JP2006332482A - 保護回路およびそれを用いた半導体装置ならびに発光装置 - Google Patents

保護回路およびそれを用いた半導体装置ならびに発光装置 Download PDF

Info

Publication number
JP2006332482A
JP2006332482A JP2005156594A JP2005156594A JP2006332482A JP 2006332482 A JP2006332482 A JP 2006332482A JP 2005156594 A JP2005156594 A JP 2005156594A JP 2005156594 A JP2005156594 A JP 2005156594A JP 2006332482 A JP2006332482 A JP 2006332482A
Authority
JP
Japan
Prior art keywords
transistor
circuit
protection circuit
bonding pad
protected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005156594A
Other languages
English (en)
Other versions
JP4896431B2 (ja
Inventor
Mitsuru Okazaki
充 岡▲崎▼
Naoki Takahashi
直樹 高橋
Akira Shimizu
彰 清水
Kenichi Nakada
健一 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005156594A priority Critical patent/JP4896431B2/ja
Priority to PCT/JP2006/310685 priority patent/WO2006129613A1/ja
Priority to US11/915,921 priority patent/US7889467B2/en
Priority to CNA2006800164768A priority patent/CN101176202A/zh
Publication of JP2006332482A publication Critical patent/JP2006332482A/ja
Application granted granted Critical
Publication of JP4896431B2 publication Critical patent/JP4896431B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Led Devices (AREA)

Abstract

【課題】 共振を抑えた電圧クランプを可能とする保護回路およびそれを用いた半導体装置を提供する。
【解決手段】 保護対象となる回路110と、インダクタンス成分を含む線路W1、W2を介して接続される保護回路100において、第1トランジスタQ1は、本保護回路100と線路W1との接続点34から接地へ至る経路上に設けられる。第2トランジスタQ2は、保護対象となる回路110と線路W2との接続点から接地へ至る経路上に設けられ、第1トランジスタQ1に流れる電流に応じた電流を接続点36から引き抜く。第1、第2トランジスタQ1、Q2は、ベース、エミッタが共通に接続されたNPN型バイポーラトランジスタである。抵抗R3は第1トランジスタQ1のベースエミッタ間に接続され、ダイオードD1はベースコレクタ間に接続される。
【選択図】 図5

Description

本発明は、保護対象となる回路をサージ電圧などから保護する回路保護技術に関する。
携帯電話やPDA(Personal Digital Assistant)、ノート型パーソナルコンピュータをはじめとするさまざまな電子機器、あるいは自動車の内部の電気系統において多くの半導体集積回路が使用されている。このような半導体集積回路は、あらゆる状況での使用が想定されるため、高い信頼性が要求される。信頼性を向上させるために、回路の外部と接続される入出力端子のボンディングパッドごとに、保護回路が設けられるのが一般的である。
こうした保護回路の中で、サージ電圧などが急激に印加された場合においても、内部の保護対象となる回路(以下、被保護回路という)の信頼性が劣化しないように、電圧クランプ回路が設けられる場合がある。こうした電圧クランプ回路による回路保護技術は、たとえば特許文献1に記載される。
ここで、例として図1に示すLED(Light Emitting Diode)のドライバ回路200の保護回路について検討する。LEDドライバ回路200は、たとえば自動車のメータの照明として設けられるLED24を駆動するための回路である。LED24のアノードには、バッテリ20から出力される電池電圧が抵抗22を介して印加される。また、LED24のカソードには、LEDドライバ回路200の駆動トランジスタM1に接続される。制御部26は、駆動トランジスタM1のゲート電圧を制御し、LED24に流れる電流を調節することにより、LED24の発光輝度を制御する。
バッテリ20から出力される電圧は不安定であるため、こうした用途に用いられる半導体集積回路には、特にサージ電圧などに対する信頼性が要求される。一方で図1のLEDドライバ回路200においては、駆動トランジスタM1の耐圧が問題となる。そのため、駆動トランジスタM1と並列に、駆動トランジスタM1のドレインに印加される電圧をクランプする保護回路100が設けられる。
特開平6−140576号公報
図2は、図1のLEDドライバ回路200を上から見た平面図を示す。LEDドライバ回路200は、半導体基板30上に集積化されており、半導体基板30はパッケージ用の基体32上にマウントされる。半導体基板30に集積化される被保護回路110は、図1の駆動トランジスタM1を含んでいる。被保護回路110である駆動トランジスタM1は、保護回路100を用いない状態、すなわち単体での耐圧を検査する必要があることから、単独のボンディングパッド34を備えている。保護回路100もまた、別にボンディングパッド36を備えており、保護回路100、被保護回路110は、基体32上に設けられたボンディングパッド38を介して、ボンディングワイヤW1、W2により互いに接続される。ボンディングパッド38はパッケージの外部電極に接続されており、その外部電極が図1のLED24のカソードと接続される。
このように、保護回路100および被保護回路110は、有意なインダクタンス成分を含む線路であるボンディングワイヤW1、W2を介して接続される。
図3は、図1のLEDドライバ回路200の等価回路図である。
保護回路100は、第1トランジスタQ1、ダイオードD1、抵抗R3を備える。
第1トランジスタQ1は、NPN型バイポーラトランジスタであって、本保護回路100とボンディングワイヤW1との接続点であるボンディングパッド36から接地へ至る経路上に設けられる。ダイオードD1は、第1トランジスタQ1のベースコレクタ間に接続され、抵抗R3は、第1トランジスタQ1のベースエミッタ間に設けられる。
図中、C1、C2は、LEDドライバ回路200中の寄生容量を表しており、寄生容量C1は主として保護回路100の第1トランジスタQ1のコレクタエミッタ間容量であり、寄生容量C2は、被保護回路110内部の駆動トランジスタM1のドレインソース間容量である。また、ボンディングワイヤW1、W2は、それぞれ抵抗成分R1、R2およびインダクタンス成分L1、L2を含んでいる。抵抗成分R1、R2には、ボンディングワイヤW1、W2のみでなく、ICチップ内の配線抵抗も含まれる。
サージ電圧が発生によりボンディングパッド38の電圧が上昇すると、これにともなってボンディングパッド34の電圧Vaが上昇する。ボンディングパッド34の電圧VaがダイオードD1のツェナー電圧Vzを超えると、カソードからアノードに向かって逆方向電流が流れ、第1トランジスタQ1がオンし、ボンディングパッド34から電流が引き抜かれる。その結果、ボンディングパッド34およびボンディングパッド36の電圧VaおよびVbがクランプされ、被保護回路110に高い電圧が印加するのを防止することができる。
このように構成された保護回路100においては、以下の問題が発生する。図4は、図3のLEDドライバ回路200の電圧波形図であり、図3のボンディングパッド34の電圧Vaおよびボンディングパッド36の電圧Vbの時間波形が示されている。
時刻T0に、ボンディングパッド38からサージ電圧が入力されると、ボンディングパッド34、36の電圧Va、Vbはともに上昇する。ボンディングパッド34の電圧Vaが上昇し、ダイオードD1のツェナー電圧Vzを超えると、ダイオードD1のカソードからアノードに向かって逆方向電流が流れ、第1トランジスタQ1がオンする。
第1トランジスタQ1のベースエミッタ間電圧をVbeとすると、ボンディングパッド34の電圧Vaは、図4に示すようにVmax=Vz+Vbe付近にクランプされる。
ところが、図3に示すように、ボンディングパッド34、ボンディングパッド36にはそれぞれ容量値の異なる寄生容量が存在する。C1>C2であるとすると、被保護回路110の寄生容量C2に蓄えられた電荷は、保護回路100によって引き抜かれる。この際に寄生容量C2に蓄えられた電荷は、インダクタンス成分L1、L2を含むボンディングワイヤW1、W2を介して保護回路100によって放電される。
インダクタンス成分L1、L2に電流が流れることによって、ボンディングワイヤW1、W2に含まれるインダクタンス成分L1、L2、抵抗R1、R2および寄生容量C1、C2によってLCR共振が発生し、インダクタンス成分L1、L2において逆起電圧が発生する。その結果、ボンディングパッド36の電圧Vbは、振動しながら上昇し、ボンディングパッド34の電圧Vaが電圧Vmaxにクランプされる時刻T1以降においても、振動を続ける。結果として、被保護回路110には、電圧Vmaxを超える電圧が印加される場合があり、保護回路100の機能としては改善の余地があった。
本発明はかかる課題に鑑みてなされたものであり、その目的は、共振を抑えた電圧クランプを可能とする保護回路およびそれを用いた半導体装置の提供にある。
本発明のある態様は、保護対象となる回路と有意なインダクタンス成分を含む線路を介して接続される保護回路に関する。この保護回路は、本保護回路と線路との接続点から接地へ至る経路上に設けられた第1トランジスタと、保護対象となる回路と線路との接続点から接地へ至る経路上に設けられ、第1トランジスタに流れる電流に応じた電流を接続点から引き抜く第2トランジスタと、を備える。
「有意なインダクタンス成分」とは、回路内の寄生容量と共振回路を構成する程度のインダクタンス成分をいう。
この態様によると、サージ電圧が発生すると、第1トランジスタに加えて第2トランジスタによって電流が引き抜かれる。その結果、有意なインダクタンス成分を含む線路の両端から電流が引き抜かれるため、LCR共振を抑制し、電圧が振動するのを抑制することができる。
第1、第2トランジスタは、ベースおよびエミッタが共通に接続されたバイポーラトランジスタであってもよい。この場合、第1トランジスタと第2トランジスタのサイズ比を調節することによりトランジスタのサイズ比に応じた定電流を引き抜くことができる。
第1、第2トランジスタは、NPN型バイポーラトランジスタであって、第1トランジスタのコレクタは、本保護回路と線路との接続点に接続され、第2トランジスタのコレクタは、保護対象となる回路と経路との接続点に接続され、共通接続されたエミッタは接地されてもよい。保護回路は、第1トランジスタのベースエミッタ間に設けられた抵抗と、カソードが第1トランジスタのコレクタに接続され、アノードが第1トランジスタのベースに接続されたダイオードと、をさらに備えてもよい。
第1、第2トランジスタのトランジスタサイズは略同一に設定されてもよい。
第1、第2トランジスタのサイズを略同一とすることによって、各トランジスタによって引き抜かれる電流量をほぼ等しくすることができ、共振を抑制することができる。
本保護回路は、保護対象となる回路と同一の半導体基板上に集積化され、保護対象となる回路および本保護回路は、それぞれがボンディングパッドを備えており、それぞれのボンディングパッドは、前期線路に相当するボンディングワイヤによって、半導体基板がマウントされる基体上に設けられた端子を介して接続されてもよい。
本発明の別の態様は、半導体装置である。この装置は、発光ダイオードのカソードに接続され、発光ダイオードの発光量を制御するドライバ回路と、ドライバ回路を保護対象の回路として設けられた上述の保護回路と、を備える。
この態様によれば、ドライバ回路をサージ電圧などから保護することができ、半導体装置の信頼性を高めることができる。
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明に係る保護回路によれば、インダクタンス成分により引き起こされる共振を抑えた電圧クランプを実現することができる。
本実施の形態に係る保護回路100は、たとえば、図1で説明したLEDドライバ回路200に用いられる。図2に示すように、本実施の形態においても、保護回路100および保護対象となる被保護回路110は、同一の半導体基板30上に集積化され、保護回路100、被保護回路110はそれぞれがボンディングパッド34、36を備えている。
ボンディングパッド34、36は、有意なインダクタンス成分を含む線路であるボンディングワイヤW1、W2によって、半導体基板30がマウントされる基体32上に設けられたボンディングパッド38を介して接続される。
図5は、本実施の形態に係る保護回路100を含むLEDドライバ回路200の構成を示す回路図である。
LEDドライバ回路200は、保護回路100、被保護回路110を含み、保護回路100と被保護回路110回路とは、インダクタンス成分L1、L2を含むボンディングワイヤW1、W2を介して接続される。ボンディングワイヤW1、W2に含まれるインダクタンス成分L1、L2は、ボンディングワイヤの長さや太さにも依存するが、通常1nH以下あるいは1nH程度の大きさとなるため、他の容量成分と抵抗成分との組み合わせにより望まれないLCR共振回路を構成する。
保護回路100は、第1トランジスタQ1、第2トランジスタQ2、ダイオードD1、 抵抗R3を備える。
第1トランジスタQ1は、NPN型バイポーラトランジスタであって、保護回路100とボンディングワイヤW1との接続点であるボンディングパッド36から接地へ至る経路上に設けられ、そのエミッタは接地され、コレクタはボンディングパッド34に接続されている。
ダイオードD1は、第1トランジスタQ1のベースコレクタ間に設けられ、そのカソードは、第1トランジスタQ1のコレクタに、アノードが第1トランジスタQ1のベースに接続される。また、抵抗R3は、第1トランジスタQ1のベースエミッタ間に設けられる。
第2トランジスタQ2は、第1トランジスタQ1と同様にNPN型のバイポーラトランジスタであり、被保護回路110とボンディングワイヤW2との接続点であるボンディングパッド36から接地へ至る経路上に設けられる。第2トランジスタQ2は、エミッタが接地され、コレクタはボンディングパッド36に接続される。
第1トランジスタQ1、第2トランジスタQ2はベースおよびエミッタが共通接続されている。本実施の形態において、第1トランジスタQ1、第2トランジスタQ2のトランジスタサイズは略同一に設定される。そのため、第2トランジスタQ2は、第1トランジスタQ1に流れる電流と同量の電流をボンディングパッド36から引き抜く。
図中、C1〜C3は、LEDドライバ回路200中の寄生容量を表している。寄生容量C1は主として保護回路100の第1トランジスタQ1のコレクタエミッタ間容量であり、寄生容量C2は、主として被保護回路110内部の駆動トランジスタM1のドレインソース間容量であり、寄生容量C3は、主として保護回路100の第2トランジスタQ2のコレクタエミッタ間容量である。すなわち、ボンディングパッド34と接地間には、寄生容量C1が存在し、ボンディングパッド36と接地間には、寄生容量(C2+C3)が存在する。ここで、C2<C1が成り立つ場合、第1トランジスタQ1、第2トランジスタQ2のサイズは同一に設定されているため、C1≒(C2+C3)が成り立つ。これにより、ボンディングパッド34と接地間、ボンディングパッド36と接地間の容量は、ほぼ等しくなる。
以上のように構成されたLEDドライバ回路200の動作について説明する。図6は、図5のLEDドライバ回路200の動作波形図である。
時刻T0に、ボンディングパッド38からサージ電圧が入力されると、ボンディングパッド38の電圧が上昇し、ボンディングパッド34の電圧Vaおよびボンディングパッド36の電圧Vbもこれに伴って上昇する。ボンディングパッド34の電圧Vaが上昇し、ダイオードD1のツェナー電圧Vzを超えると、ダイオードD1のカソードからアノードに向かって逆方向電流が流れ、第1トランジスタQ1がオンする。
上述したように、第1トランジスタQ1、第2トランジスタQ2のトランジスタサイズは略同一に設定されるため、ボンディングパッド34とボンディングパッド36の寄生容量はほぼ等しい。寄生容量値が等しいことは、同電位のときに蓄えられる電荷量がほぼ等しくなることを意味するため、寄生容量間でインダクタンス成分L1、L2を介しての電荷の受け渡しを低減することができる。その結果、ボンディングパッド34の電圧Vaの上昇にともなって、ボンディングパッド36の電圧Vbが上昇する際に発生するLCR共振が抑制され、ボンディングパッド36の電圧Vbは振動することなく、ボンディングパッド34の電圧Vaに追従して上昇していく。
上述のように、第1トランジスタQ1、第2トランジスタQ2のトランジスタサイズは略同一に設定されるため、第1トランジスタQ1に流れる電流Iq1と第2トランジスタQ2に流れる電流Iq2はほぼ等しくなる。そのため、時刻T1にボンディングパッド34、36の電圧Va、Vbが電圧Vmax=Vz+Vbeに達してクランプされた後においても、ボンディングパッド34およびボンディングパッド36からは同量の電流が引き抜かれることになる。
ボンディングパッド34およびボンディングパッド36から定常的にほぼ同量の電流を引き抜くことによって、時刻T1以降においても、ボンディングパッド36の電圧VbがLCR共振によって変動するのを防止することができる。
このように、本実施の形態に係る保護回路100によれば、被保護回路110に印加される電圧Vbが振動するのを抑制し、所定の電圧Vmaxでクランプすることができ、被保護回路110に所定の電圧Vmax以上の電圧が印加されるのを防止し、より安全に保護することができる。
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
たとえば、図5の保護回路100において、第1トランジスタQ1、第2トランジスタQ2は、PNP型のバイポーラトランジスタであってもよい。この場合、抵抗R3をベースエミッタ間に、ダイオードD1をベースコレクタ間に接続することによって、ボンディングパッド34、36の電圧をクランプすることができる。
また、保護回路100において、ダイオードD1は第1トランジスタQ1のベースコレクタ間に多段に接続されていてもよい。ダイオードD1の段数によってクランプ電圧を調節することができる。また、第1トランジスタQ1や第2トランジスタQ2の電流経路状に抵抗素子やダイオードが設けられていてもよい。
保護回路100の形式にはさまざまなバリエーションが存在し、その回路形式は特に図5に示す回路図に限定されるものではなく、ボンディングパッド34から接地に至る経路上に設けられ、過電圧状態においてオンする第1トランジスタQ1と、第1トランジスタQ1と並列に設けられ、ボンディングパッド36から接地に至る経路上に設けられた第2トランジスタQ2を備えていればよい。
実施の形態において、第1トランジスタQ1と第2トランジスタQ2のトランジスタサイズが略同一に設定される場合について説明した。ここで略同一とは、LCR共振を抑制可能なサイズを意味しており、たとえば1/2〜2倍程度であれば十分にLCR共振を抑制することができる。
また、第1トランジスタQ1、第2トランジスタQ2のサイズ比がこの範囲外の場合であっても、ボンディングパッド36の電圧Vbが若干振動する場合があるが、第2トランジスタQ2を設けない場合に比べて、LCR共振を抑制する効果を得ることができる。
また、実施の形態においては、保護回路100がLEDドライバ回路に設けられる場合について説明したが、これには限定されず、保護回路と被保護回路とが、ボンディングワイヤなどの有意なインダクタンス成分を含む線路を介して接続されるさまざまな回路において用いることができる。
さらに、実施の形態において、インダクタンス成分を有する線路がボンディングワイヤである場合について説明したが、これには限定されない。たとえば、ウェハレベルCSP(Chip Size Package)の場合には、ボンディングパッド34、36は、ポストおよび再配線によって接続されることになる。この場合、ポストや再配線はインダクタンス成分を含むため、本実施の形態に係る保護回路100を用いることにより、LCR共振を好適に抑制することができる。
保護回路を備えた一般的なLEDのドライバ回路の回路図である。 図1のLEDドライバ回路を上から見た平面図である。 図1のLEDドライバ回路の等価回路図である。 図3のLEDドライバ回路の電圧波形図である。 本実施の形態に係る保護回路を含むLEDドライバ回路の構成を示す回路図である。 図5のLEDドライバ回路の動作波形図である。
符号の説明
100 保護回路、 Q1 第1トランジスタ、 Q2 第2トランジスタ、 D1 ダイオード、 R3 抵抗、 C1 寄生容量、 C2 寄生容量、 C3 寄生容量、 R1 抵抗成分、 R2 抵抗成分、 L1 インダクタンス成分、 L2 インダクタンス成分、 110 被保護回路、 200 LEDドライバ回路、 26 制御部、 M1 駆動トランジスタ、 20 バッテリ、 22 抵抗、 24 LED、 30 半導体基板、 32 基体、 W1 ボンディングワイヤ、 W2 ボンディングワイヤ、 34 ボンディングパッド、 36 ボンディングパッド、 38 ボンディングパッド。

Claims (7)

  1. 保護対象となる回路と、有意なインダクタンス成分を含む線路を介して接続される保護回路であって、
    本保護回路と前記線路との接続点から接地へ至る経路上に設けられた第1トランジスタと、
    前記保護対象となる回路と前記線路との接続点から接地へ至る経路上に設けられ、前記第1トランジスタに流れる電流に応じた電流を前記接続点から引き抜く第2トランジスタと、
    を備えることを特徴とする保護回路。
  2. 前記第1、第2トランジスタは、ベースおよびエミッタが共通に接続されたバイポーラトランジスタであることを特徴とする請求項1に記載の保護回路。
  3. 前記第1、第2トランジスタは、NPN型バイポーラトランジスタであって、前記第1トランジスタのコレクタは、本保護回路と前記線路との接続点に接続され、前記第2トランジスタのコレクタは、前記保護対象となる回路と前記経路との接続点に接続され、共通接続されたエミッタは接地されており、
    前記第1トランジスタのベースエミッタ間に設けられた抵抗と、
    カソードが前記第1トランジスタのコレクタに接続され、アノードが前記第1トランジスタのベースに接続されたダイオードと、
    をさらに備えることを特徴とする請求項2に記載の保護回路。
  4. 前記第1、第2トランジスタのトランジスタサイズは略同一に設定されることを特徴とする請求項1から3のいずれかに記載の保護回路。
  5. 本保護回路は、前記保護対象となる回路と同一の半導体基板上に集積化され、前記保護対象となる回路および本保護回路は、それぞれがボンディングパッドを備えており、
    それぞれのボンディングパッドは、前期線路に相当するボンディングワイヤによって、前記半導体基板がマウントされる基体上に設けられた端子を介して接続されることを特徴とする請求項1から3のいずれかに記載の保護回路。
  6. 発光ダイオードのカソードに接続され、前記発光ダイオードの発光量を制御するドライバ回路と、
    前記ドライバ回路を保護対象の回路として設けられた請求項1から5のいずれかに記載の保護回路と、
    を備えることを特徴とする半導体装置。
  7. 発光ダイオードと、
    前記発光ダイオードを駆動する請求項6に記載の半導体装置と、
    を備えることを特徴とする発光装置。
JP2005156594A 2005-05-30 2005-05-30 保護回路およびそれを用いた半導体装置ならびに発光装置 Expired - Fee Related JP4896431B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005156594A JP4896431B2 (ja) 2005-05-30 2005-05-30 保護回路およびそれを用いた半導体装置ならびに発光装置
PCT/JP2006/310685 WO2006129613A1 (ja) 2005-05-30 2006-05-29 保護回路およびそれを用いた半導体装置ならびに発光装置
US11/915,921 US7889467B2 (en) 2005-05-30 2006-05-29 Protection circuit, and semiconductor device and light emitting device using such protection circuit
CNA2006800164768A CN101176202A (zh) 2005-05-30 2006-05-29 保护电路和使用了它的半导体装置及发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005156594A JP4896431B2 (ja) 2005-05-30 2005-05-30 保護回路およびそれを用いた半導体装置ならびに発光装置

Publications (2)

Publication Number Publication Date
JP2006332482A true JP2006332482A (ja) 2006-12-07
JP4896431B2 JP4896431B2 (ja) 2012-03-14

Family

ID=37481542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005156594A Expired - Fee Related JP4896431B2 (ja) 2005-05-30 2005-05-30 保護回路およびそれを用いた半導体装置ならびに発光装置

Country Status (4)

Country Link
US (1) US7889467B2 (ja)
JP (1) JP4896431B2 (ja)
CN (1) CN101176202A (ja)
WO (1) WO2006129613A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101770A1 (ja) * 2008-02-15 2009-08-20 Panasonic Corporation 半導体装置
JP2010016350A (ja) * 2008-06-30 2010-01-21 Green Solution Technology Inc トランジスタスイッチモジュール及びこれを利用した発光ダイオード駆動回路
JP2011066782A (ja) * 2009-09-18 2011-03-31 Mitsubishi Electric Corp 高出力増幅器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992827B (zh) * 2021-04-27 2021-08-06 微龛(广州)半导体有限公司 多通道信号复用的封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60183939A (ja) * 1984-02-08 1985-09-19 ローベルト・ボツシユ・ゲルシヤフト・ミツト・ベシユレンクテル・ハフツング 電気信号によつて制御される機器の保護回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8203428A (nl) * 1982-09-02 1984-04-02 Philips Nv Inrichting voor het omzetten van een elektrisch signaal in een akoestisch signaal.
JPS6074467A (ja) 1983-09-30 1985-04-26 Toshiba Corp Mos型集積回路
US4864609A (en) * 1988-05-26 1989-09-05 Northern Telecom Limited Telephone line interface circuit
JPH06140576A (ja) 1992-10-29 1994-05-20 Rohm Co Ltd Icの静電破壊保護装置
US5561391A (en) * 1995-08-31 1996-10-01 Motorola, Inc. Clamp circuit and method for detecting an activation of same
EP0768713B1 (en) 1995-09-20 2006-03-08 Texas Instruments Incorporated Circuit including protection means
JP2005065083A (ja) 2003-08-19 2005-03-10 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60183939A (ja) * 1984-02-08 1985-09-19 ローベルト・ボツシユ・ゲルシヤフト・ミツト・ベシユレンクテル・ハフツング 電気信号によつて制御される機器の保護回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101770A1 (ja) * 2008-02-15 2009-08-20 Panasonic Corporation 半導体装置
JP2009194182A (ja) * 2008-02-15 2009-08-27 Panasonic Corp 半導体装置
US7974056B2 (en) 2008-02-15 2011-07-05 Panasonic Corporation Semiconductor device
JP2010016350A (ja) * 2008-06-30 2010-01-21 Green Solution Technology Inc トランジスタスイッチモジュール及びこれを利用した発光ダイオード駆動回路
JP2011066782A (ja) * 2009-09-18 2011-03-31 Mitsubishi Electric Corp 高出力増幅器

Also Published As

Publication number Publication date
CN101176202A (zh) 2008-05-07
US20090309117A1 (en) 2009-12-17
JP4896431B2 (ja) 2012-03-14
US7889467B2 (en) 2011-02-15
WO2006129613A1 (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
Tsai et al. Smart GaN platform: performance & challenges
US5781389A (en) Transistor protection circuit
US7072157B2 (en) Electrostatic discharge protection circuit device
US7123054B2 (en) Semiconductor integrated circuit device having an ESD protection unit
US7719805B2 (en) ESD protection circuit
JPS63208324A (ja) 半導体集積回路装置
US20210366886A1 (en) Semiconductor device
JP4896431B2 (ja) 保護回路およびそれを用いた半導体装置ならびに発光装置
US7233475B1 (en) Integrated circuit with an electrostatic discharge protection circuit
US7692492B2 (en) Operational amplifier
JP2009543324A (ja) 静電気放電保護装置及びそのための方法
KR100778203B1 (ko) 자동차용 전자기기의 전원 보호 회로
US6515531B2 (en) Multichip configuration
US7933753B2 (en) Modeling circuit of a field-effect transistor reflecting electrostatic-discharge characteristic
US20080094767A1 (en) Semiconductor device having electrostatic protection circuit
US6529059B1 (en) Output stage ESD protection for an integrated circuit
JP2009302367A (ja) 半導体素子の静電保護回路
JP2014135320A (ja) 半導体装置
US20100118457A1 (en) Electrostatic discharge protection circuit
JP5929817B2 (ja) 駆動制御回路および内燃機関点火装置
KR100885375B1 (ko) 정전기 방지 회로를 포함하는 반도체 소자
JP2012174983A (ja) 集積回路
JP2007096150A (ja) Esd保護回路
KR100942956B1 (ko) 에스씨알 회로를 이용한 정전기 방전 장치
JP2004079892A (ja) 絶縁ゲート型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4896431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees