WO2006129613A1 - 保護回路およびそれを用いた半導体装置ならびに発光装置 - Google Patents

保護回路およびそれを用いた半導体装置ならびに発光装置 Download PDF

Info

Publication number
WO2006129613A1
WO2006129613A1 PCT/JP2006/310685 JP2006310685W WO2006129613A1 WO 2006129613 A1 WO2006129613 A1 WO 2006129613A1 JP 2006310685 W JP2006310685 W JP 2006310685W WO 2006129613 A1 WO2006129613 A1 WO 2006129613A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
circuit
protection circuit
protected
bonding pad
Prior art date
Application number
PCT/JP2006/310685
Other languages
English (en)
French (fr)
Inventor
Mitsuru Okazaki
Naoki Takahashi
Akira Shimizu
Kenichi Nakata
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US11/915,921 priority Critical patent/US7889467B2/en
Publication of WO2006129613A1 publication Critical patent/WO2006129613A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Definitions

  • the present invention relates to a circuit protection technique for protecting a circuit to be protected from a surge voltage or the like.
  • a protection circuit even when a surge voltage or the like is suddenly applied, a voltage is applied so that the reliability of an internal protection target circuit (hereinafter referred to as a protected circuit) does not deteriorate.
  • a clamp circuit may be provided. Circuit protection technology using such a voltage clamp circuit is described in Patent Document 1, for example.
  • the LED driver circuit 200 is a circuit for driving the LED 24 provided as, for example, illumination of a car meter.
  • the battery voltage output from the battery 20 is applied to the anode of the LED 24 via the resistor 22.
  • the LED 24 power sword is connected to the driving transistor Ml of the LED driver circuit 200.
  • the control unit 26 controls the light emission luminance of the LED 24 by controlling the gate voltage of the driving transistor Ml and adjusting the current flowing through the LED 24.
  • the semiconductor integrated circuit used for such applications is particularly required to have reliability against a surge voltage or the like.
  • the withstand voltage of the drive transistor Ml becomes a problem. Therefore, the voltage applied to the drain of the driving transistor Ml in parallel with the driving transistor Ml.
  • a protection circuit 100 for clamping the pressure is provided.
  • Patent Document 1 Japanese Patent Laid-Open No. 6-140576
  • FIG. 2 is a plan view of the LED driver circuit 200 of FIG. 1 as viewed from above.
  • the LED driver circuit 200 is integrated on the semiconductor substrate 30, and the semiconductor substrate 30 is mounted on the substrate 32 for packaging.
  • the protected circuit 110 integrated on the semiconductor substrate 30 includes the drive transistor M 1 of FIG.
  • the drive transistor M1 which is the protected circuit 110, includes a single bonding pad 34 because the protection circuit 100 is not used, that is, the breakdown voltage of the single circuit needs to be inspected.
  • the protection circuit 100 also includes a bonding pad 36.
  • the protection circuit 100 and the protected circuit 110 are connected to each other by bonding wires Wl and W2 through a bonding pad 38 provided on the base 32.
  • the bonding pad 38 is connected to the external electrode of the package, and the external electrode is connected to the force sword of the LED 24 in FIG.
  • the protection circuit 100 and the protected circuit 110 are connected via the bonding wires Wl and W2 that are lines including a significant inductance component.
  • FIG. 3 is an equivalent circuit diagram of the LED driver circuit 200 of FIG.
  • the protection circuit 100 includes a first transistor Ql, a diode Dl, and a resistor R3.
  • the first transistor Q1 is an NPN-type bipolar transistor, and is provided on a path from the bonding pad 36, which is a connection point between the protection circuit 100 and the bonding wire W1, to the ground.
  • the diode D1 is connected between the base collector of the first transistor Q1, and the resistor R3 is provided between the base emitters of the first transistor Q1.
  • Cl and C2 represent the parasitic capacitance in the LED driver circuit 200.
  • the parasitic capacitance C1 is mainly the collector-emitter capacitance of the first transistor Q1 of the protection circuit 100, and the parasitic capacitance C2 is protected.
  • the bonding wires Wl and W2 include resistance components Rl and R2 and inductance components Ll and L2, respectively.
  • the resistance components Rl and R2 include the wiring resistance in the IC chip that is formed only by the bonding wires Wl and W2. [0009] When the voltage of the bonding pad 38 rises due to the occurrence of a surge voltage, the voltage Va of the bonding pad 34 rises accordingly.
  • FIG. 4 is a voltage waveform diagram of the LED driver circuit 200 of FIG. 3, and shows time waveforms of the voltage Va of the bonding pad 34 and the voltage Vb of the bonding pad 36 of FIG.
  • both voltages Va and Vb of bonding pads 34 and 36 rise.
  • the voltage Va of the bonding pad 34 rises and exceeds the diode voltage Vz of the diode D1
  • a reverse current flows from the power sword of the diode D1 to the anode, and the first transistor Q1 is turned on.
  • the bonding pad 34 and the bonding pad 36 have parasitic capacitances having different capacitance values. If C1> C2, the charge stored in the parasitic capacitance C2 of the protected circuit 110 is extracted by the protection circuit 100. At this time, the electric charge stored in the parasitic capacitance C2 is discharged by the protective circuit 100 through the bonding wires Wl and W2 including the inductance components Ll and L2.
  • the present invention has been made in view of a serious problem, and its comprehensive purpose is to suppress resonance.
  • the present invention provides a protection circuit that enables voltage clamping and a semiconductor device using the protection circuit.
  • One embodiment of the present invention relates to a protection circuit connected to a circuit to be protected via a line including a significant inductance component.
  • This protection circuit is provided on the path leading to ground between the first transistor provided on the path from the connection point between this protection circuit and the line to the ground, and the connection point between the circuit to be protected and the line.
  • a second transistor for drawing a current corresponding to the current flowing through the first transistor from the connection point.
  • the "significant inductance component” refers to a parasitic capacitance in the circuit and an inductance component that constitutes a resonance circuit.
  • the first and second transistors may be bipolar transistors in which a base and an emitter are connected in common.
  • the constant current corresponding to the transistor size ratio can be extracted by adjusting the size ratio of the first transistor and the second transistor.
  • the first and second transistors are NPN-type bipolar transistors, and the collector of the first transistor is connected to a connection point between the protection circuit and the line, and the collector of the second transistor is to be protected.
  • the emitters connected in common and connected to the connection point between the circuit and the line may be grounded.
  • the protection circuit may further include a resistor provided between the base emitters of the first transistor, and a diode having a force sword connected to the collector of the first transistor and an anode connected to the base of the first transistor.
  • the transistor sizes of the first and second transistors may be set to be substantially the same.
  • the amount of current drawn by each transistor can be made substantially equal, and resonance can be suppressed.
  • the protection circuit is integrated on the same semiconductor substrate as the circuit to be protected, and each of the protection target circuit and the protection circuit includes a bonding pad.
  • Each bonding pad may be connected via a terminal provided on a base on which the semiconductor substrate is mounted by a bonding wire corresponding to the previous line.
  • This device includes a driver circuit that is connected to a power sword of a light emitting diode and controls the light emission amount of the light emitting diode, and the above-described protection circuit provided with the driver circuit as a circuit to be protected.
  • the driver circuit can be protected against a force such as a surge voltage, and the reliability of the semiconductor device can be improved.
  • the protection circuit according to the present invention can realize a voltage clamp that suppresses resonance caused by an inductance component.
  • FIG. 1 is a circuit diagram of a general LED driver circuit including a protection circuit.
  • FIG. 2 is a plan view of the LED driver circuit of FIG.
  • FIG. 3 is an equivalent circuit diagram of the LED driver circuit of FIG.
  • FIG. 4 is a voltage waveform diagram of the LED driver circuit of FIG.
  • FIG. 5 is a circuit diagram showing a configuration of an LED driver circuit including a protection circuit according to the present embodiment.
  • FIG. 6 is an operation waveform diagram of the LED driver circuit of FIG.
  • the protection circuit 100 is used in, for example, the LED driver circuit 200 described with reference to FIG.
  • the protection circuit 100 and the protected circuit 110 to be protected are integrated on the same semiconductor substrate 30, and the protection circuit 100 and the protected circuit 110 are Each has bonding pads 34 and 36.
  • the bonding pads 34 and 36 are connected via bonding pads 38 provided on the substrate 32 on which the semiconductor substrate 30 is mounted by bonding wires Wl and W2, which are lines including a significant inductance component.
  • FIG. 5 is a circuit diagram showing a configuration of LED driver circuit 200 including protection circuit 100 according to the present embodiment.
  • the LED driver circuit 200 includes a protection circuit 100 and a protected circuit 110, and the protection circuit 100 and the protected circuit 110 circuit are connected via bonding wires W1 and W2 including inductance components Ll and L2.
  • the inductance components Ll and L2 included in the bonding wires Wl and W2 are forces that depend on the length and thickness of the bonding wire. Usually, they are less than InH or about InH.
  • the desired ⁇ LCR resonant circuit is configured by the combination.
  • the protection circuit 100 includes a first transistor Ql, a second transistor Q2, a diode Dl, and a resistor R3.
  • the first transistor Q1 is an NPN-type bipolar transistor, and is provided on the path from the bonding pad 34, which is a connection point between the protection circuit 100 and the bonding wire W1, to the ground, the emitter is grounded, and the collector is
  • the diode D1 connected to the bonding pad 34 is provided between the base collector of the first transistor Q1, and its power sword Is connected to the collector of the first transistor Ql and the anode is connected to the base of the first transistor Q1.
  • the resistor R3 is provided between the base emitters of the first transistor Q1.
  • the second transistor Q2 like the first transistor Q1, is an NPN-type bipolar transistor, and is on a path from the bonding pad 36, which is a connection point between the protected circuit 110 and the bonding wire W2, to the ground. Provided.
  • the second transistor Q2 has an emitter grounded and a collector connected to the bonding pad 36.
  • the base and the emitter are commonly connected to the first transistor Q1 and the second transistor Q2.
  • the transistor sizes of the first transistor Ql and the second transistor Q2 are set to be substantially the same. Therefore, the second transistor Q2 draws from the bonding pad 36 the same amount of current that flows through the first transistor Q1.
  • C 1 to C 3 represent parasitic capacitances in the LED driver circuit 200.
  • the parasitic capacitance C 1 is mainly the collector-emitter capacitance of the first transistor Q 1 of the protection circuit 100
  • the parasitic capacitance C2 is mainly the drain-source capacitance of the driving transistor Ml inside the protected circuit 110
  • the parasitic capacitance C3 is This is mainly the capacitance between the collector and emitter of the second transistor Q2 of the protection circuit 100. That is, a parasitic capacitance C1 exists between the bonding pad 34 and the ground, and a parasitic capacitance (C2 + C3) exists between the bonding pad 36 and the ground.
  • FIG. 6 is an operation waveform diagram of the LED driver circuit 200 of FIG.
  • the parasitic capacitances of the bonding pad 34 and the bonding pad 36 are almost equal. Equally equal.
  • the equal parasitic capacitance value means that the amount of charge stored at the same potential is almost equal.Therefore, it is possible to reduce the charge transfer between the parasitic capacitances via the inductance components Ll and L2. it can.
  • the voltage Va of the bonding pad 34 increases, the LCR resonance that occurs when the voltage Vb of the bonding pad 36 rises is suppressed, and the voltage Vb of the bonding pad 36 does not vibrate.
  • the voltage Vb applied to the protected circuit 110 can be suppressed from oscillating and clamped at the predetermined voltage Vmax. It is possible to prevent the voltage more than the predetermined voltage Vmax from being applied to the protection circuit 110 and to protect the circuit more safely.
  • the first transistor Ql and the second transistor Q2 may be PNP-type bipolar transistors.
  • the voltage of the bonding pads 34 and 36 can be clamped by connecting the resistor R3 between the base emitters and the die capacitor D1 between the base collectors.
  • the diode D1 may be connected in multiple stages between the base collector of the first transistor Q1. Clamp voltage is adjusted by the number of diodes D1 can do. Also, a resistor element and a diode may be provided in the current path of the first transistor Q1 and the second transistor Q2.
  • protection circuit 100 There are various types of protection circuit 100, and the circuit type is not limited to the circuit diagram shown in Fig. 5.It is provided on the path from bonding pad 34 to ground and is turned on in an overvoltage condition.
  • the first transistor Q1 and the second transistor Q2 provided in parallel with the first transistor Q1 and provided on the path from the bonding pad 36 to the ground may be provided.
  • substantially the same means a size capable of suppressing LCR resonance. For example, if it is about 1Z2 to 2 times, LCR resonance can be sufficiently suppressed.
  • the voltage Vb of the bonding pad 36 may vibrate slightly. In comparison, the effect of suppressing LCR resonance can be obtained.
  • the protection circuit 100 is provided in the LED driver circuit.
  • the present invention is not limited to this, and the protection circuit and the circuit to be protected are not significantly connected to each other such as a bonding wire. It can be used for various circuits connected via a line including an inductance component.
  • the force described in the case where the line having the inductance component is a bonding wire is not limited to this.
  • the bonding pads 34 and 36 are connected by post and rewiring.
  • the post and rewiring include an inductance component, the LCR resonance can be suitably suppressed by using the protection circuit 100 according to the present embodiment.
  • the protection circuit of the present invention it is possible to realize a voltage clamp that suppresses resonance caused by an inductance component.

Abstract

　保護対象となる回路１１０と、インダクタンス成分を含む線路Ｗ１、Ｗ２を介して接続される保護回路１００において、第１トランジスタＱ１は、本保護回路１００と線路Ｗ１との接続点３４から接地へ至る経路上に設けられる。第２トランジスタＱ２は、保護対象となる回路１１０と線路Ｗ２との接続点から接地へ至る経路上に設けられ、第１トランジスタＱ１に流れる電流に応じた電流を接続点３６から引き抜く。第１、第２トランジスタＱ１、Ｑ２は、ベース、エミッタが共通に接続されたＮＰＮ型バイポーラトランジスタである。抵抗Ｒ３は第１トランジスタＱ１のベースエミッタ間に接続され、ダイオードＤ１はベースコレクタ間に接続される。

Description

明 細 書
保護回路およびそれを用いた半導体装置ならびに発光装置
技術分野
[0001] 本発明は、保護対象となる回路をサージ電圧などから保護する回路保護技術に関 する。
背景技術
[0002] 携帯電話や PDA (Personal Digital Assistant)、ノート型パーソナルコンビュ ータをはじめとするさまざまな電子機器、あるいは自動車の内部の電気系統におい て多くの半導体集積回路が使用されている。このような半導体集積回路は、あらゆる 状況での使用が想定されるため、高い信頼性が要求される。信頼性を向上させるた めに、回路の外部と接続される入出力端子のボンディングパッドごとに、保護回路が 設けられるのが一般的である。
[0003] こうした保護回路の中で、サージ電圧などが急激に印加された場合においても、内 部の保護対象となる回路 (以下、被保護回路という）の信頼性が劣化しないように、電 圧クランプ回路が設けられる場合がある。こうした電圧クランプ回路による回路保護技 術は、たとえば特許文献 1に記載される。
[0004] ここで、例として図 1に示す LED (Light Emitting Diode)のドライバ回路 200の 保護回路について検討する。 LEDドライバ回路 200は、たとえば自動車のメータの 照明として設けられる LED24を駆動するための回路である。 LED24のアノードには 、 ノ ッテリ 20から出力される電池電圧が抵抗 22を介して印加される。また、 LED24 の力ソードには、 LEDドライバ回路 200の駆動トランジスタ Mlに接続される。制御部 26は、駆動トランジスタ Mlのゲート電圧を制御し、 LED24に流れる電流を調節する ことにより、 LED24の発光輝度を制御する。
[0005] ノ ッテリ 20から出力される電圧は不安定であるため、こうした用途に用いられる半 導体集積回路には、特にサージ電圧などに対する信頼性が要求される。一方で図 1 の LEDドライバ回路 200においては、駆動トランジスタ Mlの耐圧が問題となる。その ため、駆動トランジスタ Mlと並列に、駆動トランジスタ Mlのドレインに印加される電 圧をクランプする保護回路 100が設けられる。
[0006] 特許文献 1 :特開平 6— 140576号公報
発明の開示
発明が解決しょうとする課題
[0007] 図 2は、図 1の LEDドライバ回路 200を上から見た平面図を示す。 LEDドライバ回 路 200は、半導体基板 30上に集積化されており、半導体基板 30はパッケージ用の 基体 32上にマウントされる。半導体基板 30に集積化される被保護回路 110は、図 1 の駆動トランジスタ M 1を含んでいる。被保護回路 110である駆動トランジスタ M 1は、 保護回路 100を用いない状態、すなわち単体での耐圧を検査する必要があることか ら、単独のボンディングパッド 34を備えている。保護回路 100もまた、別にボンディン グパッド 36を備えており、保護回路 100、被保護回路 110は、基体 32上に設けられ たボンディングパッド 38を介して、ボンディングワイヤ Wl、 W2により互いに接続され る。ボンディングパッド 38はパッケージの外部電極に接続されており、その外部電極 が図 1の LED24の力ソードと接続される。
このように、保護回路 100および被保護回路 110は、有意なインダクタンス成分を 含む線路であるボンディングワイヤ Wl、 W2を介して接続される。
[0008] 図 3は、図 1の LEDドライバ回路 200の等価回路図である。
保護回路 100は、第 1トランジスタ Ql、ダイオード Dl、抵抗 R3を備える。 第 1トランジスタ Q1は、 NPN型バイポーラトランジスタであって、本保護回路 100と ボンディングワイヤ W1との接続点であるボンディングパッド 36から接地へ至る経路上 に設けられる。ダイオード D1は、第 1トランジスタ Q1のベースコレクタ間に接続され、 抵抗 R3は、第 1トランジスタ Q1のベースェミッタ間に設けられる。
図中、 Cl、 C2は、 LEDドライバ回路 200中の寄生容量を表しており、寄生容量 C1 は主として保護回路 100の第 1トランジスタ Q 1のコレクタエミッタ間容量であり、寄生 容量 C2は、被保護回路 110内部の駆動トランジスタ Mlのドレインソース間容量であ る。また、ボンディングワイヤ Wl、 W2は、それぞれ抵抗成分 Rl、 R2およびインダク タンス成分 Ll、 L2を含んでいる。抵抗成分 Rl、 R2には、ボンディングワイヤ Wl、 W 2のみでなぐ ICチップ内の配線抵抗も含まれる。 [0009] サージ電圧が発生によりボンディングパッド 38の電圧が上昇すると、これにともなつ てボンディングパッド 34の電圧 Vaが上昇する。ボンディングパッド 34の電圧 Vaがダ ィオード D1のツエナー電圧 Vzを超えると、力ソードからアノードに向力つて逆方向電 流が流れ、第 1トランジスタ Q1がオンし、ボンディングパッド 34から電流が引き抜かれ る。その結果、ボンディングパッド 34およびボンディングパッド 36の電圧 Vaおよび Vb 力 Sクランプされ、被保護回路 110に高い電圧が印加するのを防止することができる。
[0010] このように構成された保護回路 100においては、以下の問題が発生する。図 4は、 図 3の LEDドライバ回路 200の電圧波形図であり、図 3のボンディングパッド 34の電 圧 Vaおよびボンディングパッド 36の電圧 Vbの時間波形が示されている。
時刻 TOに、ボンディングパッド 38からサージ電圧が入力されると、ボンディングパッ ド 34、 36の電圧 Va、 Vbはともに上昇する。ボンディングパッド 34の電圧 Vaが上昇し 、ダイオード D1のッヱナ一電圧 Vzを超えると、ダイオード D1の力ソードからアノード に向力つて逆方向電流が流れ、第 1トランジスタ Q 1がオンする。
第 1トランジスタ Q1のベースェミッタ間電圧を Vbeとすると、ボンディングパッド 34の 電圧 Vaは、図 4に示すように Vmax=Vz+Vbe付近にクランプされる。
[0011] ところ力 図 3に示すように、ボンディングパッド 34、ボンディングパッド 36にはそれ ぞれ容量値の異なる寄生容量が存在する。 C1 >C2であるとすると、被保護回路 11 0の寄生容量 C2に蓄えられた電荷は、保護回路 100によって引き抜かれる。この際 に寄生容量 C2に蓄えられた電荷は、インダクタンス成分 Ll、 L2を含むボンディング ワイヤ Wl、 W2を介して保護回路 100によって放電される。
[0012] インダクタンス成分 Ll、 L2に電流が流れることによって、ボンディングワイヤ Wl、 W 2に含まれるインダクタンス成分 Ll、 L2、抵抗 Rl、 R2および寄生容量 Cl、 C2によ つて LCR共振が発生し、インダクタンス成分 Ll、 L2において逆起電圧が発生する。 その結果、ボンディングパッド 36の電圧 Vbは、振動しながら上昇し、ボンディングパ ッド 34の電圧 Vaが電圧 Vmaxにクランプされる時刻 T1以降においても、振動を続け る。結果として、被保護回路 110には、電圧 Vmaxを超える電圧が印加される場合が あり、保護回路 100の機能としては改善の余地があった。
[0013] 本発明は力かる課題に鑑みてなされたものであり、その包括的な目的は、共振を抑 えた電圧クランプを可能とする保護回路およびそれを用いた半導体装置の提供にあ る。
課題を解決するための手段
[0014] 本発明のある態様は、保護対象となる回路と有意なインダクタンス成分を含む線路 を介して接続される保護回路に関する。この保護回路は、本保護回路と線路との接 続点から接地へ至る経路上に設けられた第 1トランジスタと、保護対象となる回路と線 路との接続点力 接地へ至る経路上に設けられ、第 1トランジスタに流れる電流に応 じた電流を接続点から引き抜く第 2トランジスタと、を備える。
[0015] 「有意なインダクタンス成分」とは、回路内の寄生容量と共振回路を構成する程度の インダクタンス成分を 、う。
この態様〖こよると、サージ電圧が発生すると、第 1トランジスタに加えて第 2トランジス タによって電流が引き抜かれる。その結果、有意なインダクタンス成分を含む線路の 両端力 電流が引き抜かれるため、 LCR共振を抑制し、電圧が振動するのを抑制す ることがでさる。
[0016] 第 1、第 2トランジスタは、ベースおよびェミッタが共通に接続されたバイポーラトラン ジスタであってもよい。この場合、第 1トランジスタと第 2トランジスタのサイズ比を調節 することによりトランジスタのサイズ比に応じた定電流を引き抜くことができる。
[0017] 第 1、第 2トランジスタは、 NPN型バイポーラトランジスタであって、第 1トランジスタ のコレクタは、本保護回路と線路との接続点に接続され、第 2トランジスタのコレクタは 、保護対象となる回路と線路との接続点に接続され、共通接続されたェミッタは接地 されてもよい。保護回路は、第 1トランジスタのベースェミッタ間に設けられた抵抗と、 力ソードが第 1トランジスタのコレクタに接続され、アノードが第 1トランジスタのベース に接続されたダイオードと、をさらに備えてもよい。
[0018] 第 1、第 2トランジスタのトランジスタサイズは略同一に設定されてもよい。
第 1、第 2トランジスタのサイズを略同一とすることによって、各トランジスタによって 引き抜かれる電流量をほぼ等しくすることができ、共振を抑制することができる。
[0019] 本保護回路は、保護対象となる回路と同一の半導体基板上に集積化され、保護対 象となる回路および本保護回路は、それぞれがボンディングパッドを備えており、そ れぞれのボンディングパッドは、前期線路に相当するボンディングワイヤによって、半 導体基板がマウントされる基体上に設けられた端子を介して接続されてもよい。
[0020] 本発明の別の態様は、半導体装置である。この装置は、発光ダイオードの力ソード に接続され、発光ダイオードの発光量を制御するドライバ回路と、ドライバ回路を保護 対象の回路として設けられた上述の保護回路と、を備える。
この態様によれば、ドライバ回路をサージ電圧など力も保護することができ、半導体 装置の信頼性を高めることができる。
[0021] なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置
、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 発明の効果
[0022] 本発明に係る保護回路によれば、インダクタンス成分により引き起こされる共振を抑 えた電圧クランプを実現することができる。
図面の簡単な説明
[0023] [図 1]保護回路を備えた一般的な LEDのドライバ回路の回路図である。
[図 2]図 1の LEDドライバ回路を上力も見た平面図である。
[図 3]図 1の LEDドライバ回路の等価回路図である。
[図 4]図 3の LEDドライバ回路の電圧波形図である。
[図 5]本実施の形態に係る保護回路を含む LEDドライバ回路の構成を示す回路図で ある。
[図 6]図 5の LEDドライバ回路の動作波形図である。
符号の説明
[0024] 100 保護回路、 Q1 第 1トランジスタ、 Q2 第 2トランジスタ、 D1 ダイオード 、 R3 抵抗、 C1 寄生容量、 C2 寄生容量、 C3 寄生容量、 R1 抵抗成分 、 R2 抵抗成分、 L1 インダクタンス成分、 L2 インダクタンス成分、 110 被 保護回路、 200 LEDドライバ回路、 26 制御部、 Ml 駆動トランジスタ、 20 バッテリ、 22 抵抗、 24 LED, 30 半導体基板、 32 基体、 W1 ボンデ イングワイヤ、 W2 ボンディングワイヤ、 34 ボンディングパッド、 36 ボンディン グパッド、 38 ボンディングパッド。 発明を実施するための最良の形態
[0025] 以下本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に 示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし 、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく 例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずし も発明の本質的なものであるとは限らない。
[0026] 本実施の形態に係る保護回路 100は、たとえば、図 1で説明した LEDドライバ回路 200に用いられる。図 2に示すように、本実施の形態においても、保護回路 100およ び保護対象となる被保護回路 110は、同一の半導体基板 30上に集積化され、保護 回路 100、被保護回路 110はそれぞれがボンディングパッド 34、 36を備えている。 ボンディングパッド 34、 36は、有意なインダクタンス成分を含む線路であるボンディ ングワイヤ Wl、 W2によって、半導体基板 30がマウントされる基体 32上に設けられた ボンディングパッド 38を介して接続される。
[0027] 図 5は、本実施の形態に係る保護回路 100を含む LEDドライバ回路 200の構成を 示す回路図である。
LEDドライバ回路 200は、保護回路 100、被保護回路 110を含み、保護回路 100 と被保護回路 110回路とは、インダクタンス成分 Ll、 L2を含むボンディングワイヤ W 1、 W2を介して接続される。ボンディングワイヤ Wl、 W2に含まれるインダクタンス成 分 Ll、 L2は、ボンディングワイヤの長さや太さにも依存する力 通常 InH以下あるい は InH程度の大きさとなるため、他の容量成分と抵抗成分との組み合わせにより望ま れな ヽ LCR共振回路を構成する。
[0028] 保護回路 100は、第 1トランジスタ Ql、第 2トランジスタ Q2、ダイオード Dl、 抵抗 R 3を備える。
第 1トランジスタ Q1は、 NPN型バイポーラトランジスタであって、保護回路 100とボ ンデイングワイヤ W1との接続点であるボンディングパッド 34から接地へ至る経路上に 設けられ、そのェミッタは接地され、コレクタはボンディングパッド 34に接続されている ダイオード D1は、第 1トランジスタ Q1のベースコレクタ間に設けられ、その力ソード は、第 1トランジスタ Qlのコレクタに、アノードが第 1トランジスタ Q1のベースに接続さ れる。また、抵抗 R3は、第 1トランジスタ Q1のベースェミッタ間に設けられる。
[0029] 第 2トランジスタ Q2は、第 1トランジスタ Q1と同様に NPN型のバイポーラトランジス タであり、被保護回路 110とボンディングワイヤ W2との接続点であるボンディングパッ ド 36から接地へ至る経路上に設けられる。第 2トランジスタ Q2は、ェミッタが接地され 、コレクタはボンディングパッド 36に接続される。
第 1トランジスタ Q1、第 2トランジスタ Q2はベースおよびェミッタが共通接続されて いる。本実施の形態において、第 1トランジスタ Ql、第 2トランジスタ Q2のトランジスタ サイズは略同一に設定される。そのため、第 2トランジスタ Q2は、第 1トランジスタ Q1 に流れる電流と同量の電流をボンディングパッド 36から引き抜く。
[0030] 図中、 C1〜C3は、 LEDドライバ回路 200中の寄生容量を表している。寄生容量 C 1は主として保護回路 100の第 1トランジスタ Q 1のコレクタエミッタ間容量であり、寄生 容量 C2は、主として被保護回路 110内部の駆動トランジスタ Mlのドレインソース間 容量であり、寄生容量 C3は、主として保護回路 100の第 2トランジスタ Q2のコレクタ ェミッタ間容量である。すなわち、ボンディングパッド 34と接地間には、寄生容量 C1 が存在し、ボンディングパッド 36と接地間には、寄生容量 (C2 + C3)が存在する。こ こで、 C2く C1が成り立つ場合、第 1トランジスタ Ql、第 2トランジスタ Q2のサイズは 同一に設定されているため、 C1 （C2 + C3)が成り立つ。これにより、ボンディング パッド 34と接地間、ボンディングパッド 36と接地間の容量は、ほぼ等しくなる。
[0031] 以上のように構成された LEDドライバ回路 200の動作について説明する。図 6は、 図 5の LEDドライバ回路 200の動作波形図である。
時刻 TOに、ボンディングパッド 38からサージ電圧が入力されると、ボンディングパッ ド 38の電圧が上昇し、ボンディングパッド 34の電圧 Vaおよびボンディングパッド 36 の電圧 Vbもこれに伴って上昇する。ボンディングパッド 34の電圧 Vaが上昇し、ダイ オード D1のッヱナ一電圧 Vzを超えると、ダイオード D1の力ソードからアノードに向か つて逆方向電流が流れ、第 1トランジスタ Q1がオンする。
[0032] 上述したように、第 1トランジスタ Ql、第 2トランジスタ Q2のトランジスタサイズは略同 一に設定されるため、ボンディングパッド 34とボンディングパッド 36の寄生容量はほ ぼ等しい。寄生容量値が等しいことは、同電位のときに蓄えられる電荷量がほぼ等し くなることを意味するため、寄生容量間でインダクタンス成分 Ll、 L2を介しての電荷 の受け渡しを低減することができる。その結果、ボンディングパッド 34の電圧 Vaの上 昇にともなって、ボンディングパッド 36の電圧 Vbが上昇する際に発生する LCR共振 が抑制され、ボンディングパッド 36の電圧 Vbは振動することなぐボンディングパッド 34の電圧 Vaに追従して上昇して!/、く。
[0033] 上述のように、第 1トランジスタ Ql、第 2トランジスタ Q2のトランジスタサイズは略同 一に設定されるため、第 1トランジスタ Q1に流れる電流 Iqlと第 2トランジスタ Q2に流 れる電流 Iq2はほぼ等しくなる。そのため、時刻 T1にボンディングパッド 34、 36の電 圧 Va、 Vbが電圧 Vmax=Vz+Vbeに達してクランプされた後においても、ボンディ ングパッド 34およびボンディングパッド 36からは同量の電流が引き抜かれることにな る。
ボンディングパッド 34およびボンディングパッド 36から定常的にほぼ同量の電流を 引き抜くことによって、時刻 T1以降においても、ボンディングパッド 36の電圧 Vbが L CR共振によって変動するのを防止することができる。
[0034] このように、本実施の形態に係る保護回路 100によれば、被保護回路 110に印加さ れる電圧 Vbが振動するのを抑制し、所定の電圧 Vmaxでクランプすることができ、被 保護回路 110に所定の電圧 Vmax以上の電圧が印加されるのを防止し、より安全に 保護することができる。
[0035] 上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せに いろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当 業者に理解されるところである。
[0036] たとえば、図 5の保護回路 100において、第 1トランジスタ Ql、第 2トランジスタ Q2 は、 PNP型のバイポーラトランジスタであってもよい。この場合、抵抗 R3をベースエミ ッタ間に、ダイ才ード D1をベースコレクタ間に接続することによって、ボンディングパ ッド 34、 36の電圧をクランプすることができる。
また、保護回路 100において、ダイオード D1は第 1トランジスタ Q1のベースコレクタ 間に多段に接続されていてもよい。ダイオード D1の段数によってクランプ電圧を調節 することができる。また、第 1トランジスタ Q1や第 2トランジスタ Q2の電流経路状に抵 抗素子やダイオードが設けられて 、てもよ 、。
保護回路 100の形式にはさまざまなノ リエーシヨンが存在し、その回路形式は特に 図 5に示す回路図に限定されるものではなぐボンディングパッド 34から接地に至る 経路上に設けられ、過電圧状態においてオンする第 1トランジスタ Q1と、第 1トランジ スタ Q1と並列に設けられ、ボンディングパッド 36から接地に至る経路上に設けられた 第 2トランジスタ Q2を備えて 、ればよ 、。
[0037] 実施の形態において、第 1トランジスタ Q1と第 2トランジスタ Q2のトランジスタサイズ が略同一に設定される場合について説明した。ここで略同一とは、 LCR共振を抑制 可能なサイズを意味しており、たとえば 1Z2〜2倍程度であれば十分に LCR共振を 抑帘 Uすることができる。
また、第 1トランジスタ Ql、第 2トランジスタ Q2のサイズ比がこの範囲外の場合であ つても、ボンディングパッド 36の電圧 Vbが若干振動する場合がある力 第 2トランジス タ Q2を設けな 、場合に比べて、 LCR共振を抑制する効果を得ることができる。
[0038] また、実施の形態においては、保護回路 100が LEDドライバ回路に設けられる場 合について説明したが、これには限定されず、保護回路と被保護回路とが、ボンディ ングワイヤなどの有意なインダクタンス成分を含む線路を介して接続されるさまざまな 回路にぉ 、て用いることができる。
さらに、実施の形態において、インダクタンス成分を有する線路がボンディングワイ ャである場合について説明した力 これには限定されない。たとえば、ウェハレベル C SP (Chip Size Package)の場合には、ボンディングパッド 34、 36は、ポストおよび 再配線によって接続されることになる。この場合、ポストや再配線はインダクタンス成 分を含むため、本実施の形態に係る保護回路 100を用いることにより、 LCR共振を 好適に抑制することができる。
[0039] 実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用 を示しているにすぎないことはいうまでもなぐ実施の形態には、請求の範囲に規定さ れた本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能 であることは 、うまでもな！/、。 産業上の利用可能性
本発明に係る保護回路によれば、インダクタンス成分により引き起こされる共振を抑 えた電圧クランプを実現することができる。

Claims

請求の範囲
[1] 保護対象となる回路と、有意なインダクタンス成分を含む線路を介して接続される 保護回路であって、
本保護回路と前記線路との接続点から接地へ至る経路上に設けられた第 1トランジ スタと、
前記保護対象となる回路と前記線路との接続点から接地へ至る経路上に設けられ
、前記第 1トランジスタに流れる電流に応じた電流を前記接続点力も引き抜く第 2トラ ンジスタと、
を備えることを特徴とする保護回路。
[2] 前記第 1、第 2トランジスタは、ベースおよびェミッタが共通に接続されたバイポーラ トランジスタであることを特徴とする請求項 1に記載の保護回路。
[3] 前記第 1、第 2トランジスタは、 NPN型バイポーラトランジスタであって、前記第 1トラ ンジスタのコレクタは、本保護回路と前記線路との接続点に接続され、前記第 2トラン ジスタのコレクタは、前記保護対象となる回路と前記線路との接続点に接続され、共 通接続されたェミッタは接地されており、
前記第 1トランジスタのベースェミッタ間に設けられた抵抗と、
力ソードが前記第 1トランジスタのコレクタに接続され、アノードが前記第 1トランジス タのベースに接続されたダイオードと、
をさらに備えることを特徴とする請求項 2に記載の保護回路。
[4] 前記第 1、第 2トランジスタのトランジスタサイズは略同一に設定されることを特徴と する請求項 1から 3の 、ずれかに記載の保護回路。
[5] 本保護回路は、前記保護対象となる回路と同一の半導体基板上に集積化され、前 記保護対象となる回路および本保護回路は、それぞれがボンディングパッドを備えて おり、
それぞれのボンディングパッドは、前期線路に相当するボンディングワイヤによって 、前記半導体基板がマウントされる基体上に設けられた端子を介して接続されること を特徴とする請求項 1から 3のいずれかに記載の保護回路。
[6] 発光ダイオードの力ソードに接続され、前記発光ダイオードの発光量を制御するド ライバ回路と、
前記ドライバ回路を保護対象の回路として設けられた請求項 1から 3のいずれかに 記載の保護回路と、
を備えることを特徴とする半導体装置。
発光ダイオードと、
前記発光ダイオードを駆動する請求項 6に記載の半導体装置と、
を備えることを特徴とする発光装置。
PCT/JP2006/310685 2005-05-30 2006-05-29 保護回路およびそれを用いた半導体装置ならびに発光装置 WO2006129613A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/915,921 US7889467B2 (en) 2005-05-30 2006-05-29 Protection circuit, and semiconductor device and light emitting device using such protection circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005156594A JP4896431B2 (ja) 2005-05-30 2005-05-30 保護回路およびそれを用いた半導体装置ならびに発光装置
JP2005-156594 2005-05-30

Publications (1)

Publication Number Publication Date
WO2006129613A1 true WO2006129613A1 (ja) 2006-12-07

Family

ID=37481542

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/310685 WO2006129613A1 (ja) 2005-05-30 2006-05-29 保護回路およびそれを用いた半導体装置ならびに発光装置

Country Status (4)

Country Link
US (1) US7889467B2 (ja)
JP (1) JP4896431B2 (ja)
CN (1) CN101176202A (ja)
WO (1) WO2006129613A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5127496B2 (ja) 2008-02-15 2013-01-23 パナソニック株式会社 半導体装置
TWI379618B (en) * 2008-06-30 2012-12-11 Green Solution Tech Co Ltd Led driving circuit and mos module thereof
JP5424790B2 (ja) * 2009-09-18 2014-02-26 三菱電機株式会社 高出力増幅器
CN112992827B (zh) * 2021-04-27 2021-08-06 微龛(广州)半导体有限公司 多通道信号复用的封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074467A (ja) * 1983-09-30 1985-04-26 Toshiba Corp Ｍｏｓ型集積回路
JPH09186249A (ja) * 1995-09-20 1997-07-15 Texas Instr Inc <Ti> Ｅｓｄ保護回路
JP2005065083A (ja) * 2003-08-19 2005-03-10 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8203428A (nl) * 1982-09-02 1984-04-02 Philips Nv Inrichting voor het omzetten van een elektrisch signaal in een akoestisch signaal.
DE3404317A1 (de) * 1984-02-08 1985-08-08 Robert Bosch Gmbh, 7000 Stuttgart Schutzschaltung fuer durch elektrische signale gesteuerte geraete
US4864609A (en) * 1988-05-26 1989-09-05 Northern Telecom Limited Telephone line interface circuit
JPH06140576A (ja) 1992-10-29 1994-05-20 Rohm Co Ltd Ｉｃの静電破壊保護装置
US5561391A (en) * 1995-08-31 1996-10-01 Motorola, Inc. Clamp circuit and method for detecting an activation of same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074467A (ja) * 1983-09-30 1985-04-26 Toshiba Corp Ｍｏｓ型集積回路
JPH09186249A (ja) * 1995-09-20 1997-07-15 Texas Instr Inc <Ti> Ｅｓｄ保護回路
JP2005065083A (ja) * 2003-08-19 2005-03-10 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2006332482A (ja) 2006-12-07
JP4896431B2 (ja) 2012-03-14
US20090309117A1 (en) 2009-12-17
US7889467B2 (en) 2011-02-15
CN101176202A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
US7800174B2 (en) Power semiconductor switching-device and semiconductor power module using the device
US5781389A (en) Transistor protection circuit
US8351172B2 (en) Power supply control apparatus
CN104253126A (zh) Esd保护电路、半导体装置、车载电子装置和系统
JP2020109909A (ja) 半導体装置及び半導体パッケージ
US20140285932A1 (en) Electrostatic protection circuit
US7719805B2 (en) ESD protection circuit
WO2006129613A1 (ja) 保護回路およびそれを用いた半導体装置ならびに発光装置
US7207325B2 (en) Engine ignition system having noise protection circuit
JPH077846A (ja) 逆バッテリ保護回路
JPH03191612A (ja) 過電圧保護回路
US20070153556A1 (en) Inverter device
KR100778203B1 (ko) 자동차용 전자기기의 전원 보호 회로
US7933753B2 (en) Modeling circuit of a field-effect transistor reflecting electrostatic-discharge characteristic
CN111819358B (zh) 开关控制电路、点火器
US6529059B1 (en) Output stage ESD protection for an integrated circuit
US6680630B1 (en) Driver circuit for power device
JP5929817B2 (ja) 駆動制御回路および内燃機関点火装置
JP2014135320A (ja) 半導体装置
US11515868B2 (en) Electronic circuit and semiconductor module
JP2020526022A (ja) ハイサイドゲートドライバ
US20050002141A1 (en) Electrostatic discharge protection circuit
JP2012174983A (ja) 集積回路
JP2005260143A (ja) 半導体出力回路
JP6168899B2 (ja) パワーモジュール

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680016476.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11915921

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06746963

Country of ref document: EP

Kind code of ref document: A1