JP2014135320A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014135320A JP2014135320A JP2013001094A JP2013001094A JP2014135320A JP 2014135320 A JP2014135320 A JP 2014135320A JP 2013001094 A JP2013001094 A JP 2013001094A JP 2013001094 A JP2013001094 A JP 2013001094A JP 2014135320 A JP2014135320 A JP 2014135320A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- node
- diode
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】サージ電圧が印加されていない状態において信号端子と電源端子との間にダイオードを介して電流が流れることを抑制することができる静電気放電保護回路を備えた半導体装置を提供することである。
【解決手段】一実施の形態にかかる半導体装置は、電源端子VDDと電源端子GNDとの間に接続された内部回路11と、アノードが内部回路11の信号端子T1と接続され、カソードがノード13と接続されたダイオードD1と、アノードが電源端子GNDと接続され、カソードが信号端子T1と接続されたダイオードD2と、アノードが電源端子GNDと接続され、カソードが電源端子VDDと接続されたダイオードD5と、アノードが電源端子VDDと接続され、カソードがノード13と接続されたダイオードD6と、ノード13と電源端子GNDとの間に設けられたクランプ回路12と、を備える。
【選択図】図1
【解決手段】一実施の形態にかかる半導体装置は、電源端子VDDと電源端子GNDとの間に接続された内部回路11と、アノードが内部回路11の信号端子T1と接続され、カソードがノード13と接続されたダイオードD1と、アノードが電源端子GNDと接続され、カソードが信号端子T1と接続されたダイオードD2と、アノードが電源端子GNDと接続され、カソードが電源端子VDDと接続されたダイオードD5と、アノードが電源端子VDDと接続され、カソードがノード13と接続されたダイオードD6と、ノード13と電源端子GNDとの間に設けられたクランプ回路12と、を備える。
【選択図】図1
Description
本発明は半導体装置に関し、例えば静電気放電保護回路を備えた半導体装置に関する。
近年、半導体装置の微細化に伴い、半導体素子のESD(Electro-Static Discharge)耐性が低下してきている。このため、半導体装置に含まれる内部回路を静電気放電から保護するために、半導体装置に静電気放電保護回路を設ける必要がある。
特許文献1には、使用状況及び端子接続状況に関係なくESD保護機能が有効に働く半導体装置に関する技術が開示されている。特許文献2には、電源逆接続時における正・逆回転制御用ICのロジック部の破壊を防止することができる直流モータ駆動回路が開示されている。
半導体装置が備える内部回路には、信号端子を経由して所定の信号が供給される。この信号端子にサージ電圧が印加されると内部回路が破壊されるおそれがある。例えば、アノードが信号端子に接続され、カソードが電源端子に接続されたダイオードを設けることで、信号端子にサージ電圧が印加された際に、サージ電圧によって発生するサージ電流を信号端子から電源端子に逃がすことができる。これにより、サージ電圧から内部回路を保護することができる。
しかしながら、信号端子と電源端子とをダイオードを用いて接続すると、信号端子と電源端子の電圧状態によっては、サージ電圧が印加されていない場合でも、信号端子と電源端子との間にダイオードを介して電流が流れる場合があり、半導体装置に不具合が生じるという問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態にかかる半導体装置は、高電位側の第1の電源端子と低電位側の第2の電源端子との間に接続された第1の内部回路と、アノードが第1の内部回路の第1の信号端子と接続され、カソードが第1のノードと接続された第1のダイオードと、アノードが第2の電源端子と接続され、カソードが第1の信号端子と接続された第2のダイオードと、アノードが第2の電源端子と接続され、カソードが第1の電源端子と接続された第3のダイオードと、アノードが第1の電源端子と接続され、カソードが第1のノードと接続された第4のダイオードと、第1のノードと第2の電源端子との間にサージ電圧が印加された際に第1のノードと第2の電源端子とを導通状態とする第1のクランプ回路と、を備える。
一実施の形態にかかる半導体装置は、高電位側の第4の電源端子と低電位側の第5の電源端子との間に接続された第3の内部回路と、アノードが第3の内部回路の第3の信号端子と接続され、カソードが第4の電源端子と接続された第9のダイオードと、アノードが第2のノードと接続され、カソードが第3の信号端子と接続された第10のダイオードと、 アノードが第5の電源端子と接続され、カソードが第4の電源端子と接続された第11のダイオードと、アノードが第2のノードと接続され、カソードが第5の電源端子と接続された第12のダイオードと、第4の電源端子と第2のノードの間にサージ電圧が印加された際に第4の電源端子と第2のノードとを導通状態とする第2のクランプ回路と、を備える。
一実施の形態にかかる半導体装置は、高電位側の第7の電源端子と低電位側の第8の電源端子との間に接続された第5の内部回路と、アノードが第5の内部回路の第5の信号端子と接続され、カソードが第3のノードと接続された第17のダイオードと、アノードが第4のノードと接続され、カソードが第5の信号端子と接続された第18のダイオードと、アノードが第8の電源端子と接続され、カソードが第7の電源端子と接続された第19のダイオードと、アノードが第7の電源端子と接続され、カソードが第3のノードと接続された第20のダイオードと、アノードが第4のノードと接続され、カソードが第8の電源端子と接続された第21のダイオードと、第3のノードと第4のノードの間にサージ電圧が印加された際に第3のノードと第4のノードとを導通状態とする第3のクランプ回路と、を備える。
前記一実施の形態によれば、サージ電圧が印加されていない状態において信号端子と電源端子との間にダイオードを介して電流が流れることを抑制することができる静電気放電保護回路を備えた半導体装置を提供することができる。
<実施の形態1>
以下、図面を参照して実施の形態1について説明する。図1は、実施の形態1にかかる半導体装置を示す回路図である。図1に示すように、本実施の形態にかかる半導体装置は、高電位側の電源端子VDD(第1の電源端子)、低電位側の電源端子GND(第2の電源端子)、内部回路11(第1の内部回路)、信号端子T1(第1の信号端子)、信号端子T2、クランプ回路12(第1のクランプ回路)、およびダイオードD1〜D6を備える。クランプ回路12およびダイオードD1〜D6は、静電気放電保護回路を構成している。なお、本実施の形態において、ダイオードには順方向バイアス(つまり、所定の電圧以上のバイアス)が印加された場合に電流が流れるものとし、逆方向バイアスが印加された場合は電流が流れないものとする。
以下、図面を参照して実施の形態1について説明する。図1は、実施の形態1にかかる半導体装置を示す回路図である。図1に示すように、本実施の形態にかかる半導体装置は、高電位側の電源端子VDD(第1の電源端子)、低電位側の電源端子GND(第2の電源端子)、内部回路11(第1の内部回路)、信号端子T1(第1の信号端子)、信号端子T2、クランプ回路12(第1のクランプ回路)、およびダイオードD1〜D6を備える。クランプ回路12およびダイオードD1〜D6は、静電気放電保護回路を構成している。なお、本実施の形態において、ダイオードには順方向バイアス(つまり、所定の電圧以上のバイアス)が印加された場合に電流が流れるものとし、逆方向バイアスが印加された場合は電流が流れないものとする。
内部回路11は信号端子T1、T2と接続されており、この信号端子T1、T2を経由して内部回路11に所定の信号が供給される。また、内部回路11は、高電位側の電源端子VDDと低電位側の電源端子GND(接地電位)と接続されている。
ダイオードD1(第1のダイオード)のアノードは内部回路11の信号端子T1と接続され、カソードはノード13(第1のノード)と接続されている。ダイオードD2(第2のダイオード)のアノードは電源端子GNDと接続され、カソードは信号端子T1と接続されている。同様に、ダイオードD3のアノードは内部回路11の信号端子T2と接続され、カソードはノード13と接続されている。ダイオードD4のアノードは電源端子GNDと接続され、カソードは信号端子T2と接続されている。
なお、図1では内部回路11が2つの信号端子T1、T2を備える場合を例として示すが、信号端子の数は1つであってもよく、また3つ以上であってもよい。信号端子が3つ以上の場合においても信号端子T1、T2と同様に、アノードが信号端子と接続され、カソードがノード13と接続されたダイオードと、アノードが電源端子GNDと接続され、カソードが信号端子と接続されたダイオードを設ける。また、信号端子T1、T2は入力端子であってもよく、また出力端子であってもよく、更に双方向に通信ができる入出力端子であってもよい。
ダイオードD5(第3のダイオード)のアノードは電源端子GNDと接続され、カソードは電源端子VDDと接続されている。ダイオードD6(第4のダイオード)のアノードは電源端子VDDと接続され、カソードはノード13と接続されている。
クランプ回路12は、ノード13と電源端子GNDとの間に設けられている。クランプ回路12は、通常動作時にノード13と電源端子GNDとを非導通状態とし、ノード13と電源端子GNDとの間にサージ電圧が印加された際にノード13と電源端子GNDとを導通状態とする。換言すると、クランプ回路12は、通常動作時に高インピーダンス状態となり、ノード13に静電気放電に起因する電位上昇が生じた際に低インピーダンス状態となる。これにより、サージ電圧により発生したサージ電流をノード13から電源端子GNDに逃がすことができる。
図2は、クランプ回路12の一例を示す回路図である。図2に示すように、クランプ回路12は、トリガ回路15とMOSFET(16)とを用いて構成することができる。MOSFET(16)は、ノード13と電源端子GNDとの間に設けられており、オン状態においてノード13と電源端子GNDとを電気的に接続する。N型のMOSFETを用いて構成した場合、MOSFET(16)のドレインはノード13に接続され、ソースは電源端子GNDに接続される。
トリガ回路15は、MOSFET(16)のゲートに駆動信号を供給する。トリガ回路15は、ノード13と電源端子GNDとの間の電位差をモニタし、ノード13にサージ電圧が印加された際にMOSFET(16)をオン状態にする。これにより、サージ電圧によって発生したサージ電流をノード13から電源端子GNDに逃がすことができる。
換言すると、トリガ回路15は、通常動作時にMOSFET(16)のゲートに対してMOSFET(16)がオフ状態となるようなバイアス電圧を供給する。一方、トリガ回路15は、静電気放電に起因してノード13の電位が電源端子GNDに対して上昇した際に、MOSFET(16)がオン状態となるようなバイアス電圧を供給する。
図3は、クランプ回路の一例を示す回路図であり、図2に示したクランプ回路12が備えるトリガ回路15のより詳細な構成を説明するための図である。図3に示すように、トリガ回路15は、一端がノード13と接続された容量素子C1と、一端が電源端子GNDと接続された抵抗素子R1とが直列に接続されたCR回路を備える。更に、トリガ回路15は駆動回路17を備える。容量素子C1の他端と抵抗素子R1の他端は駆動回路17と接続されている。また、駆動回路17はノード13と電源端子GNDと接続されている。換言すると、トリガ回路15は、容量素子C1と抵抗素子R1とが直列に接続されたCR回路を備え、CR回路の一端はノード13と接続され、CR回路の他端は電源端子GNDと接続されている。そして、トリガ回路15は、CR回路の時定数を用いてノード13にサージ電圧が印加されたことを検知するように構成されている。
つまり、通常動作時は、抵抗素子R1の両端の電位差はゼロであるが、ノード13の電位が急激に増加した場合は、容量素子C1が急激に充電されるため抵抗素子R1の両端の電位差が増加する。駆動回路17は、この抵抗素子R1の他端の電位上昇をトリガとして、MOSFET(16)をオン状態とするバイアス電圧をMOSFET(16)のゲートに供給する。
なお、図3に示すクランプ回路は一例であり、例えば容量素子C1と抵抗素子R1とが逆になるように構成してもよい。すなわち、トリガ回路15は、一端がノード13と接続された抵抗素子と、一端が電源端子GNDと接続された容量素子とが直列に接続されたCR回路を備えていてもよい。この場合、駆動回路17はインバータを用いて構成することができる。
次に、本実施の形態にかかる半導体装置にサージ電圧(ESDストレス)が印加された場合について説明する。図4は、本実施の形態にかかる半導体装置の各端子に印加されるESDストレスとサージ電流の放電経路とを示す表である。
サージ電圧が電源端子VDDに印加された場合(電源端子VDDを正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は電源端子VDD、ダイオードD6、クランプ回路12、電源端子GNDの順に流れる。サージ電圧が信号端子T1に印加された場合(信号端子T1を正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は信号端子T1、ダイオードD1、クランプ回路12、電源端子GNDの順に流れる。
サージ電圧が電源端子VDDに印加された場合(電源端子VDDを正電圧端子、信号端子T1を負電圧端子とする)、サージ電流は電源端子VDD、ダイオードD6、クランプ回路12、ダイオードD2、信号端子T1の順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、信号端子T1を負電圧端子とする)、サージ電流は電源端子GND、ダイオードD2、信号端子T1の順に流れる。
サージ電圧が信号端子T1に印加された場合(信号端子T1を正電圧端子、電源端子VDDを負電圧端子とする)、サージ電流は信号端子T1、ダイオードD1、クランプ回路12、ダイオードD5、電源端子VDDの順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、電源端子VDDを負電圧端子とする)、サージ電流は電源端子GND、ダイオードD5、電源端子VDDの順に流れる。
なお、図4では信号端子T1にサージ電圧が印加された場合を示しているが、信号端子T2にサージ電圧が印加された場合についても、信号端子T1にサージ電圧が印加された場合と同様である。
以上で説明したように、本実施の形態にかかる半導体装置では、各端子にサージ電圧が印加された場合であっても、サージ電圧により発生するサージ電流を上記に示した経路で逃がすことができるので、サージ電圧から内部回路11を保護することができる。
更に本実施の形態にかかる半導体装置では、信号端子T1と電源端子VDDとの間に、ダイオードD1、ノード13、およびダイオードD6を設けている。そして、ダイオードD1のカソードとダイオードD6のカソードとが、ノード13と接続されるように構成している。
よって、サージ電圧が印加されていない状態において、信号端子T1の電位が電源端子VDDの電位よりも高くなった場合であっても、ダイオードD6が逆バイアスとなるため、信号端子T1から電源端子VDDに電流が流れることを抑制することができる。
図22は、比較例にかかる半導体装置を示す回路図である。図22に示す半導体装置は、高電位側の電源端子VDD、低電位側の電源端子GND、内部回路111、信号端子T101、T102、クランプ回路112、およびダイオードD101〜D104を備える。クランプ回路112およびダイオードD101〜D104は、静電気放電保護回路を構成している。なお、ダイオードD101〜D104には順方向バイアスが印加された場合に電流が流れるものとし、逆方向バイアスが印加された場合は電流が流れないものとする。
内部回路111は信号端子T101、T102と接続されており、この信号端子T101、T102を経由して内部回路111に所定の信号が供給される。また、内部回路111は、高電位側の電源端子VDDと低電位側の電源端子GND(接地電位)と接続されている。
ダイオードD101のアノードは内部回路111の信号端子T101と接続され、カソードは電源端子VDDと接続されている。ダイオードD102のアノードは電源端子GNDと接続され、カソードは信号端子T101と接続されている。同様に、ダイオードD103のアノードは内部回路111の信号端子T102と接続され、カソードは電源端子VDDと接続されている。ダイオードD104のアノードは電源端子GNDと接続され、カソードは信号端子T102と接続されている。
クランプ回路112は、電源端子VDDと電源端子GNDとの間に設けられている。クランプ回路112は、通常動作時に電源端子VDDと電源端子GNDとを非導通状態とし、電源端子VDDと電源端子GNDとの間にサージ電圧が印加された際に電源端子VDDと電源端子GNDとを導通状態とする。
図23は、比較例にかかる半導体装置の各端子に印加されるESDストレスとサージ電流の放電経路とを示す表である。
サージ電圧が電源端子VDDに印加された場合(電源端子VDDを正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は電源端子VDD、クランプ回路112、電源端子GNDの順に流れる。サージ電圧が信号端子T101に印加された場合(信号端子T101を正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は信号端子T101、ダイオードD101、クランプ回路112、電源端子GNDの順に流れる。
サージ電圧が電源端子VDDに印加された場合(電源端子VDDを正電圧端子、信号端子T101を負電圧端子とする)、サージ電流は電源端子VDD、クランプ回路112、ダイオードD102、信号端子T101の順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、信号端子T101を負電圧端子とする)、サージ電流は電源端子GND、ダイオードD102、信号端子T101の順に流れる。
サージ電圧が信号端子T101に印加された場合(信号端子T101を正電圧端子、電源端子VDDを負電圧端子とする)、サージ電流は信号端子T101、ダイオードD101、電源端子VDDの順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、電源端子VDDを負電圧端子とする)、サージ電流は電源端子GND、ダイオードD102、ダイオードD101、電源端子VDDの順に流れる。
なお、図22では信号端子T101にサージ電圧が印加された場合を示しているが、信号端子T102にサージ電圧が印加された場合についても、信号端子T101にサージ電圧が印加された場合と同様である。
このように、比較例にかかる半導体装置においても、各端子にサージ電圧が印加された際に、サージ電圧により発生するサージ電流を上記に示した経路で逃がすことができるので、サージ電圧から内部回路111を保護することができる。
しかしながら、信号端子T101と電源端子VDDとをダイオードD101を用いて接続すると、信号端子T101と電源端子VDDの電圧状態によっては、サージ電圧が印加されていない場合でも、信号端子T101から電源端子VDDに電流が流れる場合があり、半導体装置に不具合が生じるという問題があった。
具体的には、サージ電圧が印加されていない場合において、電源端子VDDよりも信号端子T101に供給する電圧(直流電圧)の方が高くなると、ダイオードD101を介して信号端子T101から電源端子VDDに電流が流れる。例えば、電源端子の電圧が0V、信号端子T101の電圧が3Vである場合は、ダイオードD101を介して信号端子T101から電源端子VDDに電流が流れ、信号端子T101に電圧(信号)を供給する信号供給回路(不図示)に過剰な負荷がかかる場合があった。また、ダイオードD101に過電流が流れてダイオードD101が破壊されたりする場合があった。なお、この場合は、電源端子VDDに印加される電圧がサージ電圧よりも低いので、クランプ回路112はオフ状態のままである。
このような状態は、例えば内部回路111に電源VDDを供給する電源供給回路(不図示)よりも、信号端子T101に電圧(信号)を供給する信号供給回路(不図示)の方が先に立ち上がった場合などに発生する。特に、近年の電子回路は複数の内部回路(回路ブロック)を組み合わせて構成しているため、電源供給回路からの電源供給のタイミングよりも信号供給回路からの信号供給のタイミングの方が早くなる場合も想定される。
これに対して本実施の形態にかかる半導体装置では、図1に示すように、信号端子T1と電源端子VDDとの間に、ダイオードD1、ノード13、およびダイオードD6を設けている。そして、ダイオードD1のカソードとダイオードD6のカソードとが、ノード13と接続されるように構成している。
よって、サージ電圧が印加されていない状態において、信号端子T1の電位が電源端子VDDの電位よりも高くなった場合であっても、ダイオードD6が逆バイアスとなるため、信号端子T1から電源端子VDDに電流が流れることを抑制することができる。なお、この場合は、ノード13に印加される電圧はサージ電圧よりも低いので、クランプ回路12はオフ状態のままとなる。
以上で説明した本実施の形態により、サージ電圧が印加されていない状態において信号端子と電源端子との間にダイオードを介して電流が流れることを抑制することができる静電気放電保護回路を備えた半導体装置を提供することができる。
<実施の形態2>
次に、実施の形態2について説明する。図5は、実施の形態2にかかる半導体装置を示す回路図である。本実施の形態にかかる半導体装置では、電源端子VDD1から電源供給を受ける内部回路11_1と、電源端子VDD2から電源供給を受ける内部回路11_2とを備える点が、実施の形態1で説明した半導体装置と異なる。なお、図5において、図1に示した実施の形態1にかかる半導体装置と同一の構成要素には同一の符号を付し、重複した説明は適宜省略する。
次に、実施の形態2について説明する。図5は、実施の形態2にかかる半導体装置を示す回路図である。本実施の形態にかかる半導体装置では、電源端子VDD1から電源供給を受ける内部回路11_1と、電源端子VDD2から電源供給を受ける内部回路11_2とを備える点が、実施の形態1で説明した半導体装置と異なる。なお、図5において、図1に示した実施の形態1にかかる半導体装置と同一の構成要素には同一の符号を付し、重複した説明は適宜省略する。
本実施の形態にかかる半導体装置は、実施の形態1にかかる半導体装置が備える電源端子VDD(図5の電源端子VDD1に対応)、電源端子GND、内部回路11(図5の内部回路11_1に対応)、信号端子T1、T2、クランプ回路12、およびダイオードD1〜D6に加えて、電源端子VDD2(第3の電源端子)、内部回路11_2(第2の内部回路)、信号端子T3(第2の信号端子)、信号端子T4、およびダイオードD11〜D16を備える。本実施の形態にかかる半導体装置において、クランプ回路12およびダイオードD1〜D6、D11〜D16は、静電気放電保護回路を構成している。なお、本実施の形態において、ダイオードには順方向バイアス(つまり、所定の電圧以上のバイアス)が印加された場合に電流が流れるものとし、逆方向バイアスが印加された場合は電流が流れないものとする。
内部回路11_2は信号端子T3、T4と接続されており、この信号端子T3、T4を経由して内部回路11_2に所定の信号が供給される。また、内部回路11_2は、高電位側の電源端子VDD2と低電位側の電源端子GND(接地電位)と接続されている。
ダイオードD11(第5のダイオード)のアノードは内部回路11_2の信号端子T3と接続され、カソードはノード13と接続されている。ダイオードD12(第6のダイオード)のアノードは電源端子GNDと接続され、カソードは信号端子T3と接続されている。同様に、ダイオードD13のアノードは内部回路11_2の信号端子T4と接続され、カソードはノード13と接続されている。ダイオードD14のアノードは電源端子GNDと接続され、カソードは信号端子T4と接続されている。
なお、図5では内部回路11_2が2つの信号端子T3、T4を備える場合を例として示すが、信号端子の数は1つであってもよく、また3つ以上であってもよい。信号端子が3つ以上の場合においても信号端子T3、T4と同様に、アノードが信号端子と接続され、カソードがノード13と接続されたダイオードと、アノードが電源端子GNDと接続され、カソードが信号端子と接続されたダイオードを設ける。また、信号端子T3、T4は入力端子であってもよく、また出力端子であってもよく、更に双方向に通信ができる入出力端子であってもよい。
ダイオードD15(第7のダイオード)のアノードは電源端子GNDと接続され、カソードは電源端子VDD2と接続されている。ダイオードD16(第8のダイオード)のアノードは電源端子VDD2と接続され、カソードはノード13と接続されている。
本実施の形態においても、クランプ回路12は、ノード13と電源端子GNDとの間に設けられている。クランプ回路12は、通常動作時にノード13と電源端子GNDとを非導通状態とし、ノード13と電源端子GNDとの間にサージ電圧が印加された際にノード13と電源端子GNDとを導通状態とする。これにより、サージ電圧により発生したサージ電流をノード13から電源端子GNDに逃がすことができる。なお、クランプ回路12の詳細な構成については、実施の形態1で説明した場合と同様であるので重複した説明は省略する。
次に、本実施の形態にかかる半導体装置にサージ電圧(ESDストレス)が印加された場合について説明する。
サージ電圧が電源端子VDD2に印加された場合(電源端子VDD2を正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は電源端子VDD2、ダイオードD16、クランプ回路12、電源端子GNDの順に流れる。サージ電圧が信号端子T3に印加された場合(信号端子T3を正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は信号端子T3、ダイオードD11、クランプ回路12、電源端子GNDの順に流れる。
サージ電圧が電源端子VDD2に印加された場合(電源端子VDD2を正電圧端子、信号端子T3を負電圧端子とする)、サージ電流は電源端子VDD2、ダイオードD16、クランプ回路12、ダイオードD12、信号端子T3の順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、信号端子T3を負電圧端子とする)、サージ電流は電源端子GND、ダイオードD12、信号端子T3の順に流れる。
サージ電圧が信号端子T3に印加された場合(信号端子T3を正電圧端子、電源端子VDD2を負電圧端子とする)、サージ電流は信号端子T3、ダイオードD11、クランプ回路12、ダイオードD15、電源端子VDD2の順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、電源端子VDD2を負電圧端子とする)、サージ電流は電源端子GND、ダイオードD15、電源端子VDD2の順に流れる。
なお、信号端子T4にサージ電圧が印加された場合についても、信号端子T3にサージ電圧が印加された場合と同様である。また、電源端子VDD1、GND、信号端子T1、T2にサージ電圧が印加された場合については、実施の形態1で説明した場合と同様である。
以上で説明したように、本実施の形態にかかる半導体装置では、各端子にサージ電圧が印加された場合であっても、サージ電圧により発生するサージ電流を上記に示した経路で逃がすことができるので、サージ電圧から内部回路11_1、11_2を保護することができる。
更に本実施の形態にかかる半導体装置では、信号端子T1と電源端子VDD1との間に、ダイオードD1、ノード13、およびダイオードD6を設けている。そして、ダイオードD1のカソードとダイオードD6のカソードとが、ノード13と接続されるように構成している。よって、サージ電圧が印加されていない状態において、信号端子T1の電位が電源端子VDD1の電位よりも高くなった場合であっても、ダイオードD6が逆バイアスとなるため、信号端子T1から電源端子VDD1に電流が流れることを抑制することができる。
また、信号端子T3と電源端子VDD2との間に、ダイオードD11、ノード13、およびダイオードD16を設けている。そして、ダイオードD11のカソードとダイオードD16のカソードとが、ノード13と接続されるように構成している。よって、サージ電圧が印加されていない状態において、信号端子T3の電位が電源端子VDD2の電位よりも高くなった場合であっても、ダイオードD16が逆バイアスとなるため、信号端子T3から電源端子VDD2に電流が流れることを抑制することができる。
以上で説明した本実施の形態により、サージ電圧が印加されていない状態において信号端子と電源端子との間にダイオードを介して電流が流れることを抑制することができる静電気放電保護回路を備えた半導体装置を提供することができる。
なお、図5では半導体装置が2つの内部回路を備える場合を例として説明したが、本実施の形態にかかる半導体装置では内部回路を3つ以上備えていてもよい。また、複数ある内部回路の中に、信号端子を備えない内部回路が含まれていてもよい。
<実施の形態3>
次に、実施の形態3について説明する。図6は、実施の形態3にかかる半導体装置を示す回路図である。図6に示すように、本実施の形態にかかる半導体装置は、高電位側の電源端子GND(第4の電源端子)、低電位側の電源端子VDD(第5の電源端子)、内部回路21(第3の内部回路)、信号端子T1(第3の信号端子)、信号端子T2、クランプ回路22(第2のクランプ回路)、およびダイオードD21〜D26を備える。クランプ回路22およびダイオードD21〜D26は、静電気放電保護回路を構成している。なお、本実施の形態において、ダイオードには順方向バイアス(つまり、所定の電圧以上のバイアス)が印加された場合に電流が流れるものとし、逆方向バイアスが印加された場合は電流が流れないものとする。
次に、実施の形態3について説明する。図6は、実施の形態3にかかる半導体装置を示す回路図である。図6に示すように、本実施の形態にかかる半導体装置は、高電位側の電源端子GND(第4の電源端子)、低電位側の電源端子VDD(第5の電源端子)、内部回路21(第3の内部回路)、信号端子T1(第3の信号端子)、信号端子T2、クランプ回路22(第2のクランプ回路)、およびダイオードD21〜D26を備える。クランプ回路22およびダイオードD21〜D26は、静電気放電保護回路を構成している。なお、本実施の形態において、ダイオードには順方向バイアス(つまり、所定の電圧以上のバイアス)が印加された場合に電流が流れるものとし、逆方向バイアスが印加された場合は電流が流れないものとする。
本実施の形態にかかる半導体装置では、実施の形態1と比べて、電源端子VDDが負の電圧(VDD<0)を供給する点、並びに、各々のダイオードD21〜D26の極性およびクランプ回路22の極性が逆である点が異なる。これ以外は実施の形態1にかかる半導体装置と同様である。
内部回路21は信号端子T1、T2と接続されており、この信号端子T1、T2を経由して内部回路21に所定の信号が供給される。また、内部回路21は、高電位側の電源端子GND(接地電位)と低電位側の電源端子VDDと接続されている。
ダイオードD21(第9のダイオード)のアノードは内部回路21の信号端子T1と接続され、カソードは電源端子GNDと接続されている。ダイオードD22(第10のダイオード)のアノードはノード23(第2のノード)と接続され、カソードは信号端子T1と接続されている。同様に、ダイオードD23のアノードは内部回路21の信号端子T2と接続され、カソードは電源端子GNDと接続されている。ダイオードD24のアノードはノード23と接続され、カソードは信号端子T2と接続されている。
なお、図6では内部回路21が2つの信号端子T1、T2を備える場合を例として示すが、信号端子の数は1つであってもよく、また3つ以上であってもよい。信号端子が3つ以上の場合においても信号端子T1、T2と同様に、アノードが信号端子と接続され、カソードが電源端子GNDと接続されたダイオードと、アノードがノード23と接続され、カソードが信号端子と接続されたダイオードを設ける。また、信号端子T1、T2は入力端子であってもよく、また出力端子であってもよく、更に双方向に通信ができる入出力端子であってもよい。
ダイオードD25(第11のダイオード)のアノードは電源端子VDDと接続され、カソードは電源端子GNDと接続されている。ダイオードD26(第12のダイオード)のアノードはノード23と接続され、カソードは電源端子VDDと接続されている。
クランプ回路22は、電源端子GNDとノード23との間に設けられている。クランプ回路22は、通常動作時に電源端子GNDとノード23とを非導通状態とし、電源端子GNDとノード23との間にサージ電圧が印加された際に電源端子GNDとノード23とを導通状態とする。換言すると、クランプ回路22は、通常動作時に高インピーダンス状態となり、電源端子GNDに静電気放電に起因する電位上昇が生じた際に低インピーダンス状態となる。これにより、サージ電圧により発生したサージ電流を電源端子GNDからノード23に逃がすことができる。なお、クランプ回路22の詳細な構成については、実施の形態1で説明した場合と同様であるので重複した説明は省略する。
次に、本実施の形態にかかる半導体装置にサージ電圧(ESDストレス)が印加された場合について説明する。図7は、本実施の形態にかかる半導体装置の各端子に印加されるESDストレスとサージ電流の放電経路とを示す表である。
サージ電圧が電源端子VDDに印加された場合(電源端子VDDを正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は電源端子VDD、ダイオードD25、電源端子GNDの順に流れる。サージ電圧が信号端子T1に印加された場合(信号端子T1を正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は信号端子T1、ダイオードD21、電源端子GNDの順に流れる。
サージ電圧が電源端子VDDに印加された場合(電源端子VDDを正電圧端子、信号端子T1を負電圧端子とする)、サージ電流は電源端子VDD、ダイオードD25、クランプ回路22、ダイオードD22、信号端子T1の順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、信号端子T1を負電圧端子とする)、サージ電流は電源端子GND、クランプ回路22、ダイオードD22、信号端子T1の順に流れる。
サージ電圧が信号端子T1に印加された場合(信号端子T1を正電圧端子、電源端子VDDを負電圧端子とする)、サージ電流は信号端子T1、ダイオードD21、クランプ回路22、ダイオードD26、電源端子VDDの順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、電源端子VDDを負電圧端子とする)、サージ電流は電源端子GND、クランプ回路22、ダイオードD26、電源端子VDDの順に流れる。
なお、図7では信号端子T1にサージ電圧が印加された場合を示しているが、信号端子T2にサージ電圧が印加された場合についても、信号端子T1にサージ電圧が印加された場合と同様である。
以上で説明したように、本実施の形態にかかる半導体装置では、各端子にサージ電圧が印加された場合であっても、サージ電圧により発生するサージ電流を上記に示した経路で逃がすことができるので、サージ電圧から内部回路21を保護することができる。
更に本実施の形態にかかる半導体装置では、信号端子T1と電源端子VDDとの間に、ダイオードD22、ノード23、およびダイオードD26を設けている。よって、サージ電圧が印加されていない状態において、信号端子T1の電位が電源端子VDDの電位よりも低くなった場合であっても、ダイオードD26が逆バイアスとなるため、電源端子VDDから信号端子T1に電流が流れることを抑制することができる。
すなわち、ダイオードD26を設けずに、信号端子T1と低電位側の電源端子VDDとをダイオードD22を用いて接続した場合は、信号端子T1の電位が電源端子VDDの電位よりも低くなると、電源端子VDDから信号端子T1に電流が流れて半導体装置に不具合が生じるという問題があった。
しかし本実施の形態にかかる半導体装置では、図6に示すように、信号端子T1と電源端子VDDとの間に、ダイオードD22、ノード23、およびダイオードD26を設けている。よって、信号端子T1の電位が電源端子VDDの電位よりも低くなった場合であっても、ダイオードD26が逆バイアスとなるため、電源端子VDDから信号端子T1に電流が流れることを抑制することができる。
以上で説明した本実施の形態により、サージ電圧が印加されていない状態において信号端子と電源端子との間にダイオードを介して電流が流れることを抑制することができる静電気放電保護回路を備えた半導体装置を提供することができる。
<実施の形態4>
次に、実施の形態4について説明する。図8は、実施の形態4にかかる半導体装置を示す回路図である。本実施の形態にかかる半導体装置では、電源端子VDD1から電源供給を受ける内部回路21_1と、電源端子VDD2から電源供給を受ける内部回路21_2とを備える点が、実施の形態3で説明した半導体装置と異なる。なお、図8において、図6に示した実施の形態3にかかる半導体装置と同一の構成要素には同一の符号を付し、重複した説明は適宜省略する。
次に、実施の形態4について説明する。図8は、実施の形態4にかかる半導体装置を示す回路図である。本実施の形態にかかる半導体装置では、電源端子VDD1から電源供給を受ける内部回路21_1と、電源端子VDD2から電源供給を受ける内部回路21_2とを備える点が、実施の形態3で説明した半導体装置と異なる。なお、図8において、図6に示した実施の形態3にかかる半導体装置と同一の構成要素には同一の符号を付し、重複した説明は適宜省略する。
本実施の形態にかかる半導体装置は、実施の形態3にかかる半導体装置が備える電源端子VDD(図8の電源端子VDD1に対応)、電源端子GND、内部回路21(図8の内部回路21_1に対応)、信号端子T1、T2、クランプ回路22、およびダイオードD21〜D26に加えて、電源端子VDD2(第6の電源端子)、内部回路21_2(第4の内部回路)、信号端子T3(第4の信号端子)、信号端子T4、およびダイオードD31〜D36を備える。本実施の形態にかかる半導体装置において、クランプ回路22およびダイオードD21〜D26、D31〜D36は、静電気放電保護回路を構成している。なお、本実施の形態において、ダイオードには順方向バイアス(つまり、所定の電圧以上のバイアス)が印加された場合に電流が流れるものとし、逆方向バイアスが印加された場合は電流が流れないものとする。
内部回路21_2は信号端子T3、T4と接続されており、この信号端子T3、T4を経由して内部回路21_2に所定の信号が供給される。また、内部回路21_2は、高電位側の電源端子GND(接地電位)と低電位側の電源端子VDD2(VDD2<0)と接続されている。
ダイオードD31(第13のダイオード)のアノードは内部回路21_2の信号端子T3と接続され、カソードは電源端子GNDと接続されている。ダイオードD32(第14のダイオード)のアノードはノード23と接続され、カソードは信号端子T3と接続されている。同様に、ダイオードD33のアノードは内部回路21_2の信号端子T4と接続され、カソードは電源端子GNDと接続されている。ダイオードD34のアノードはノード23と接続され、カソードは信号端子T4と接続されている。
なお、図8では内部回路21_2が2つの信号端子T3、T4を備える場合を例として示すが、信号端子の数は1つであってもよく、また3つ以上であってもよい。信号端子が3つ以上の場合においても信号端子T3、T4と同様に、アノードが信号端子と接続され、カソードが電源端子GNDと接続されたダイオードと、アノードがノード23と接続され、カソードが信号端子と接続されたダイオードを設ける。また、信号端子T3、T4は入力端子であってもよく、また出力端子であってもよく、更に双方向に通信ができる入出力端子であってもよい。
ダイオードD35(第15のダイオード)のアノードは電源端子VDD2と接続され、カソードは電源端子GNDと接続されている。ダイオードD36(第16のダイオード)のアノードはノード23と接続され、カソードは電源端子VDD2と接続されている。
本実施の形態においても、クランプ回路22は、電源端子GNDとノード23との間に設けられている。クランプ回路22は、通常動作時に電源端子GNDとノード23とを非導通状態とし、電源端子GNDとノード23との間にサージ電圧が印加された際に電源端子GNDとノード23とを導通状態とする。これにより、サージ電圧により発生したサージ電流を電源端子GNDからノード23に逃がすことができる。なお、クランプ回路22の詳細な構成については、実施の形態1で説明した場合と同様であるので重複した説明は省略する。
次に、本実施の形態にかかる半導体装置にサージ電圧(ESDストレス)が印加された場合について説明する。
サージ電圧が電源端子VDD2に印加された場合(電源端子VDD2を正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は電源端子VDD2、ダイオードD35、電源端子GNDの順に流れる。サージ電圧が信号端子T3に印加された場合(信号端子T3を正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は信号端子T3、ダイオードD31、電源端子GNDの順に流れる。
サージ電圧が電源端子VDD2に印加された場合(電源端子VDD2を正電圧端子、信号端子T3を負電圧端子とする)、サージ電流は電源端子VDD2、ダイオードD35、クランプ回路22、ダイオードD32、信号端子T3の順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、信号端子T3を負電圧端子とする)、サージ電流は電源端子GND、クランプ回路22、ダイオードD32、信号端子T3の順に流れる。
サージ電圧が信号端子T3に印加された場合(信号端子T3を正電圧端子、電源端子VDD2を負電圧端子とする)、サージ電流は信号端子T3、ダイオードD31、クランプ回路22、ダイオードD36、電源端子VDD2の順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、電源端子VDD2を負電圧端子とする)、サージ電流は電源端子GND、クランプ回路22、ダイオードD36、電源端子VDD2の順に流れる。
なお、信号端子T4にサージ電圧が印加された場合についても、信号端子T3にサージ電圧が印加された場合と同様である。また、電源端子VDD1、GND、信号端子T1、T2にサージ電圧が印加された場合については、実施の形態3で説明した場合と同様である。
以上で説明したように、本実施の形態にかかる半導体装置では、各端子にサージ電圧が印加された場合であっても、サージ電圧により発生するサージ電流を上記に示した経路で逃がすことができるので、サージ電圧から内部回路21_1、21_2を保護することができる。
更に本実施の形態にかかる半導体装置では、信号端子T1と電源端子VDD1との間に、ダイオードD22、ノード23、およびダイオードD26を設けている。よって、サージ電圧が印加されていない状態において、信号端子T1の電位が電源端子VDDの電位よりも低くなった場合であっても、ダイオードD26が逆バイアスとなるため、電源端子VDDから信号端子T1に電流が流れることを抑制することができる。
同様に、本実施の形態にかかる半導体装置では、信号端子T3と電源端子VDD2との間に、ダイオードD32、ノード23、およびダイオードD36を設けている。よって、サージ電圧が印加されていない状態において、信号端子T3の電位が電源端子VDD2の電位よりも低くなった場合であっても、ダイオードD36が逆バイアスとなるため、電源端子VDD2から信号端子T3に電流が流れることを抑制することができる。
以上で説明した本実施の形態により、サージ電圧が印加されていない状態において信号端子と電源端子との間にダイオードを介して電流が流れることを抑制することができる静電気放電保護回路を備えた半導体装置を提供することができる。
なお、図8では半導体装置が2つの内部回路を備える場合を例として説明したが、本実施の形態にかかる半導体装置では内部回路を3つ以上備えていてもよい。
<実施の形態5>
次に、実施の形態5について説明する。図9は、実施の形態5にかかる半導体装置を示す回路図である。図9に示すように、本実施の形態にかかる半導体装置は、高電位側の電源端子VDD(第7の電源端子)、低電位側の電源端子GND(第8の電源端子)、内部回路31(第5の内部回路)、信号端子T1(第5の信号端子)、信号端子T2、クランプ回路32(第3のクランプ回路)、およびダイオードD41〜D47を備える。クランプ回路32およびダイオードD41〜D47は、静電気放電保護回路を構成している。なお、本実施の形態において、ダイオードには順方向バイアス(つまり、所定の電圧以上のバイアス)が印加された場合に電流が流れるものとし、逆方向バイアスが印加された場合は電流が流れないものとする。
次に、実施の形態5について説明する。図9は、実施の形態5にかかる半導体装置を示す回路図である。図9に示すように、本実施の形態にかかる半導体装置は、高電位側の電源端子VDD(第7の電源端子)、低電位側の電源端子GND(第8の電源端子)、内部回路31(第5の内部回路)、信号端子T1(第5の信号端子)、信号端子T2、クランプ回路32(第3のクランプ回路)、およびダイオードD41〜D47を備える。クランプ回路32およびダイオードD41〜D47は、静電気放電保護回路を構成している。なお、本実施の形態において、ダイオードには順方向バイアス(つまり、所定の電圧以上のバイアス)が印加された場合に電流が流れるものとし、逆方向バイアスが印加された場合は電流が流れないものとする。
本実施の形態にかかる半導体装置では、電源端子VDDと信号端子T1との間にノード33、ダイオードD41、ダイオードD46を設けている。ノード33、ダイオードD41、ダイオードD46はそれぞれ、実施の形態1にかかる半導体装置(図1参照)のノード13、ダイオードD1、ダイオードD6に対応している。また、本実施の形態にかかる半導体装置では、電源端子GNDと信号端子T1との間にノード34、ダイオードD42、ダイオードD47を設けている。ノード34、ダイオードD42、ダイオードD47はそれぞれ、実施の形態3にかかる半導体装置(図6参照)のノード23、ダイオードD22、ダイオードD26に対応している。つまり、本実施の形態にかかる半導体装置は、実施の形態1にかかる半導体装置(図1参照)と実施の形態3にかかる半導体装置(図6参照)とを組み合わせた構成を備える。
内部回路31は信号端子T1、T2と接続されており、この信号端子T1、T2を経由して内部回路31に所定の信号が供給される。また、内部回路31は、高電位側の電源端子VDDと低電位側の電源端子GND(接地電位)と接続されている。
ダイオードD41(第17のダイオード)のアノードは内部回路31の信号端子T1と接続され、カソードはノード33(第3のノード)と接続されている。ダイオードD42(第18のダイオード)のアノードはノード34と接続され、カソードは信号端子T1と接続されている。同様に、ダイオードD43のアノードは内部回路31の信号端子T2と接続され、カソードはノード33と接続されている。ダイオードD44のアノードはノード34と接続され、カソードは信号端子T2と接続されている。
なお、図9では内部回路31が2つの信号端子T1、T2を備える場合を例として示すが、信号端子の数は1つであってもよく、また3つ以上であってもよい。信号端子が3つ以上の場合においても信号端子T1、T2と同様に、アノードが信号端子と接続され、カソードがノード33と接続されたダイオードと、アノードがノード34と接続され、カソードが信号端子と接続されたダイオードを設ける。また、信号端子T1、T2は入力端子であってもよく、また出力端子であってもよく、更に双方向に通信ができる入出力端子であってもよい。
ダイオードD45(第19のダイオード)のアノードは電源端子GNDと接続され、カソードは電源端子VDDと接続されている。ダイオードD46(第20のダイオード)のアノードは電源端子VDDと接続され、カソードはノード33と接続されている。ダイオードD47(第21のダイオード)のアノードはノード34と接続され、カソードは電源端子GNDと接続されている。
クランプ回路32は、ノード33とノード34との間に設けられている。クランプ回路32は、通常動作時にノード33とノード34とを非導通状態とし、ノード33とノード34との間にサージ電圧が印加された際にノード33とノード34とを導通状態とする。換言すると、クランプ回路32は、通常動作時に高インピーダンス状態となり、ノード33に静電気放電に起因する電位上昇が生じた際に低インピーダンス状態となる。これにより、サージ電圧により発生したサージ電流をノード33からノード34に逃がすことができる。
次に、本実施の形態にかかる半導体装置にサージ電圧(ESDストレス)が印加された場合について説明する。図10は、本実施の形態にかかる半導体装置の各端子に印加されるESDストレスとサージ電流の放電経路とを示す表である。
サージ電圧が電源端子VDDに印加された場合(電源端子VDDを正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は電源端子VDD、ダイオードD46、クランプ回路32、ダイオードD47、電源端子GNDの順に流れる。サージ電圧が信号端子T1に印加された場合(信号端子T1を正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は信号端子T1、ダイオードD41、クランプ回路32、ダイオードD47、電源端子GNDの順に流れる。
サージ電圧が電源端子VDDに印加された場合(電源端子VDDを正電圧端子、信号端子T1を負電圧端子とする)、サージ電流は電源端子VDD、ダイオードD46、クランプ回路32、ダイオードD42、信号端子T1の順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、信号端子T1を負電圧端子とする)、サージ電流は電源端子GND、ダイオードD45、ダイオードD46、クランプ回路32、ダイオードD42、信号端子T1の順に流れる。
サージ電圧が信号端子T1に印加された場合(信号端子T1を正電圧端子、電源端子VDDを負電圧端子とする)、サージ電流は信号端子T1、ダイオードD41、クランプ回路32、ダイオードD47、ダイオードD45、電源端子VDDの順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、電源端子VDDを負電圧端子とする)、サージ電流は電源端子GND、ダイオードD45、電源端子VDDの順に流れる。
なお、図9では信号端子T1にサージ電圧が印加された場合を示しているが、信号端子T2にサージ電圧が印加された場合についても、信号端子T1にサージ電圧が印加された場合と同様である。
以上で説明したように、本実施の形態にかかる半導体装置では、各端子にサージ電圧が印加された場合であっても、サージ電圧により発生するサージ電流を上記に示した経路で逃がすことができるので、サージ電圧から内部回路31を保護することができる。
更に本実施の形態にかかる半導体装置では、信号端子T1と電源端子VDDとの間に、ダイオードD41、ノード33、およびダイオードD46を設けている。よって、サージ電圧が印加されていない状態において、信号端子T1の電位が電源端子VDDの電位よりも高くなった場合であっても、ダイオードD46が逆バイアスとなるため、信号端子T1から電源端子VDDに電流が流れることを抑制することができる。
また、本実施の形態にかかる半導体装置では、信号端子T1と電源端子GNDとの間に、ダイオードD42、ノード34、およびダイオードD47を設けている。よって、サージ電圧が印加されていない状態において、信号端子T1の電位が電源端子GNDの電位よりも低くなった場合であっても、ダイオードD47が逆バイアスとなるため、電源端子GNDから信号端子T1に電流が流れることを抑制することができる。
以上で説明した本実施の形態により、サージ電圧が印加されていない状態において信号端子と電源端子との間にダイオードを介して電流が流れることを抑制することができる静電気放電保護回路を備えた半導体装置を提供することができる。
<実施の形態6>
次に、実施の形態6について説明する。図11は、実施の形態6にかかる半導体装置を示す回路図である。本実施の形態にかかる半導体装置では、電源端子VDD1から電源供給を受ける内部回路31_1と、電源端子VDD2から電源供給を受ける内部回路31_2とを備える点が、実施の形態5で説明した半導体装置と異なる。なお、図11において、図9に示した実施の形態5にかかる半導体装置と同一の構成要素には同一の符号を付し、重複した説明は適宜省略する。
次に、実施の形態6について説明する。図11は、実施の形態6にかかる半導体装置を示す回路図である。本実施の形態にかかる半導体装置では、電源端子VDD1から電源供給を受ける内部回路31_1と、電源端子VDD2から電源供給を受ける内部回路31_2とを備える点が、実施の形態5で説明した半導体装置と異なる。なお、図11において、図9に示した実施の形態5にかかる半導体装置と同一の構成要素には同一の符号を付し、重複した説明は適宜省略する。
本実施の形態にかかる半導体装置は、実施の形態5にかかる半導体装置が備える電源端子VDD(図11の電源端子VDD1に対応)、電源端子GND、内部回路31(図11の内部回路31_1に対応)、信号端子T1、T2、クランプ回路32、およびダイオードD41〜D47に加えて、電源端子VDD2(第9の電源端子)、内部回路31_2(第6の内部回路)、信号端子T3(第6の信号端子)、信号端子T4、およびダイオードD51〜D57を備える。本実施の形態にかかる半導体装置において、クランプ回路32およびダイオードD41〜D47、D51〜D57は、静電気放電保護回路を構成している。なお、本実施の形態において、ダイオードには順方向バイアス(つまり、所定の電圧以上のバイアス)が印加された場合に電流が流れるものとし、逆方向バイアスが印加された場合は電流が流れないものとする。
内部回路31_2は信号端子T3、T4と接続されており、この信号端子T3、T4を経由して内部回路31_2に所定の信号が供給される。また、内部回路31_2は、高電位側の電源端子VDD2と低電位側の電源端子GND(接地電位)と接続されている。
ダイオードD51(第22のダイオード)のアノードは内部回路31_2の信号端子T3と接続され、カソードはノード33と接続されている。ダイオードD52(第23のダイオード)のアノードはノード34と接続され、カソードは信号端子T3と接続されている。同様に、ダイオードD53のアノードは内部回路31_2の信号端子T4と接続され、カソードはノード33と接続されている。ダイオードD54のアノードはノード34と接続され、カソードは信号端子T4と接続されている。
なお、図11では内部回路31_2が2つの信号端子T3、T4を備える場合を例として示すが、信号端子の数は1つであってもよく、また3つ以上であってもよい。信号端子が3つ以上の場合においても信号端子T3、T4と同様に、アノードが信号端子と接続され、カソードがノード33と接続されたダイオードと、アノードがノード34と接続され、カソードが信号端子と接続されたダイオードを設ける。また、信号端子T3、T4は入力端子であってもよく、また出力端子であってもよく、更に双方向に通信ができる入出力端子であってもよい。
ダイオードD55(第24のダイオード)のアノードは電源端子GNDと接続され、カソードは電源端子VDD2と接続されている。ダイオードD56(第25のダイオード)のアノードは電源端子VDD2と接続され、カソードはノード33と接続されている。ダイオードD57(第26のダイオード)のアノードはノード34と接続され、カソードは電源端子GNDと接続されている。
本実施の形態においても、クランプ回路32は、ノード33とノード34との間に設けられている。クランプ回路32は、通常動作時にノード33とノード34とを非導通状態とし、ノード33とノード34との間にサージ電圧が印加された際にノード33とノード34とを導通状態とする。これにより、サージ電圧により発生したサージ電流をノード33からノード34に逃がすことができる。なお、クランプ回路32の詳細な構成については、実施の形態1で説明したクランプ回路と同様であるので重複した説明は省略する。
次に、本実施の形態にかかる半導体装置にサージ電圧(ESDストレス)が印加された場合について説明する。
サージ電圧が電源端子VDD2に印加された場合(電源端子VDD2を正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は電源端子VDD2、ダイオードD56、クランプ回路32、ダイオードD57、電源端子GNDの順に流れる。サージ電圧が信号端子T3に印加された場合(信号端子T3を正電圧端子、電源端子GNDを負電圧端子とする)、サージ電流は信号端子T3、ダイオードD51、クランプ回路32、ダイオードD57、電源端子GNDの順に流れる。
サージ電圧が電源端子VDD2に印加された場合(電源端子VDD2を正電圧端子、信号端子T3を負電圧端子とする)、サージ電流は電源端子VDD2、ダイオードD56、クランプ回路32、ダイオードD52、信号端子T3の順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、信号端子T3を負電圧端子とする)、サージ電流は電源端子GND、ダイオードD55、ダイオードD56、クランプ回路32、ダイオードD52、信号端子T3の順に流れる。
サージ電圧が信号端子T3に印加された場合(信号端子T3を正電圧端子、電源端子VDD2を負電圧端子とする)、サージ電流は信号端子T3、ダイオードD51、クランプ回路32、ダイオードD57、ダイオードD55、電源端子VDD2の順に流れる。サージ電圧が電源端子GNDに印加された場合(電源端子GNDを正電圧端子、電源端子VDD2を負電圧端子とする)、サージ電流は電源端子GND、ダイオードD55、電源端子VDD2の順に流れる。
なお、信号端子T4にサージ電圧が印加された場合についても、信号端子T3にサージ電圧が印加された場合と同様である。また、電源端子VDD1、GND、信号端子T1、T2にサージ電圧が印加された場合については、実施の形態5で説明した場合と同様である。
以上で説明したように、本実施の形態にかかる半導体装置では、各端子にサージ電圧が印加された場合であっても、サージ電圧により発生するサージ電流を上記に示した経路で逃がすことができるので、サージ電圧から内部回路31_1、31_2を保護することができる。
更に本実施の形態にかかる半導体装置では、信号端子T1と電源端子VDD1との間に、ダイオードD41、ノード33、およびダイオードD46を設けている。よって、サージ電圧が印加されていない状態において、信号端子T1の電位が電源端子VDD1の電位よりも高くなった場合であっても、ダイオードD46が逆バイアスとなるため、信号端子T1から電源端子VDD1に電流が流れることを抑制することができる。
また、信号端子T3と電源端子VDD2との間に、ダイオードD11、ノード13、およびダイオードD16を設けている。よって、サージ電圧が印加されていない状態において、信号端子T3の電位が電源端子VDD2の電位よりも高くなった場合であっても、ダイオードD56が逆バイアスとなるため、信号端子T3から電源端子VDD2に電流が流れることを抑制することができる。
また、本実施の形態にかかる半導体装置では、信号端子T1と電源端子GNDとの間に、ダイオードD42、ノード34、およびダイオードD47を設けている。よって、サージ電圧が印加されていない状態において、信号端子T1の電位が電源端子GNDの電位よりも低くなった場合であっても、ダイオードD47が逆バイアスとなるため、電源端子GNDから信号端子T1に電流が流れることを抑制することができる。
また、本実施の形態にかかる半導体装置では、信号端子T3と電源端子GNDとの間に、ダイオードD52、ノード34、およびダイオードD57を設けている。よって、サージ電圧が印加されていない状態において、信号端子T3の電位が電源端子GNDの電位よりも低くなった場合であっても、ダイオードD57が逆バイアスとなるため、電源端子GNDから信号端子T3に電流が流れることを抑制することができる。
以上で説明した本実施の形態により、サージ電圧が印加されていない状態において信号端子と電源端子との間にダイオードを介して電流が流れることを抑制することができる静電気放電保護回路を備えた半導体装置を提供することができる。
なお、図11では半導体装置が2つの内部回路を備える場合を例として説明したが、本実施の形態にかかる半導体装置では内部回路を3つ以上備えていてもよい。
<その他の実施の形態>
以下、その他の実施の形態について説明する。
実施の形態1乃至6にかかる半導体装置は、基板と、当該基板上に配置された絶縁層と、当該絶縁層上に配置された半導体層と、を備える多層基板上に形成してもよい。例えば、多層基板にはシリコン・オン・インシュレータ技術を用いて作製したSOI(Silicon on Insulator)基板を用いることができる。
以下、その他の実施の形態について説明する。
実施の形態1乃至6にかかる半導体装置は、基板と、当該基板上に配置された絶縁層と、当該絶縁層上に配置された半導体層と、を備える多層基板上に形成してもよい。例えば、多層基板にはシリコン・オン・インシュレータ技術を用いて作製したSOI(Silicon on Insulator)基板を用いることができる。
SOI基板を採用することで、トレンチを用いて素子を分離することができる。よって、pn接合を介さない理想的な素子間分離が可能となる。このため、素子間の寄生pn接合に起因する非理想的な回路の挙動を排除することができる。ここで、非理想的な回路の挙動とは、例えば信号端子に供給される直流電圧が電源電圧よりも高くなった場合に、素子間の寄生pn接合を介して電流が流れるような挙動である。
なお、本実施の形態において、シリコン・オン・インシュレータ技術を用いた基板は、バルクシリコン基板と、当該バルクシリコン基板の上に形成された酸化シリコン層と、当該酸化シリコン層の上に形成されたシリコン薄膜層(素子が形成される層)と、を備える基板に限定される訳ではない。例えば、石英基板、サファイア基板などの絶縁体基板の上に直接シリコン薄膜層を形成した基板、また任意の基板の上に絶縁層を形成し、当該絶縁層の上にシリコン薄膜層を形成した基板であってもよい。
また、実施の形態1乃至6にかかる半導体装置が備えるクランプ回路には、下記に示すクランプ回路を用いてもよい。図12〜図21は、クランプ回路の一例を示す回路図である。
図12に示すクランプ回路は、容量素子C2と抵抗素子R2とが直列に接続されたCR回路と、N型のMOSFET(53)とを用いて構成されている。MOSFET(53)のドレインは高電位側のノード51と接続され、ソースは低電位側のノード52と接続されている。容量素子C2の一端はノード51と接続され、他端はMOSFET(53)のゲートと接続されている。抵抗素子R2の一端はノード52と接続され、他端はMOSFET(53)のゲートと接続されている。
図12に示すクランプ回路では、通常動作時は、抵抗素子R2の両端の電位差はゼロであるが、ノード51の電位が急激に増加した場合は、容量素子C2が急激に充電されるため抵抗素子R2の両端の電位差が増加する。これにより、MOSFET(53)のゲート電圧が上昇しMOSFET(53)がオン状態となる。よって、ノード51とノード52とが導通状態となる。換言すると、容量素子C2と抵抗素子R2とが直列に接続されたCR回路の時定数を用いて、ノード51にサージ電圧が印加されたことを検知することができる。
図13に示すクランプ回路は、P型のMOSFET(54)とトリガ回路55とを用いて構成されている。MOSFET(54)のソースは高電位側のノード51と接続され、ドレインは低電位側のノード52と接続され、ゲートはトリガ回路55と接続されている。トリガ回路55は、MOSFET(54)のゲートに駆動信号を供給する。トリガ回路55は、ノード51とノード52との間の電位差をモニタし、ノード51にサージ電圧が印加された際にMOSFET(54)をオン状態にすることで、サージ電圧により発生したサージ電流をノード51からノード52に逃がす。トリガ回路55は、例えば図3に示したトリガ回路15のように、容量素子と抵抗素子と駆動回路とを用いて構成することができる。
図14に示すクランプ回路は、トリガ回路55とNPN型のバイポーラトランジスタ56とを用いて構成されている。バイポーラトランジスタ56のコレクタは高電位側のノード51と接続され、エミッタは低電位側のノード52と接続され、ベースはトリガ回路55と接続されている。トリガ回路55は、バイポーラトランジスタ56のベースに駆動信号を供給する。トリガ回路55は、ノード51とノード52との間の電位差をモニタし、ノード51にサージ電圧が印加された際にバイポーラトランジスタ56をオン状態にすることで、サージ電圧により発生したサージ電流をノード51からノード52に逃がす。
図15に示すクランプ回路は、容量素子C3と抵抗素子R3とが直列に接続されたCR回路と、NPN型のバイポーラトランジスタ56とを用いて構成されている。バイポーラトランジスタ56のコレクタは高電位側のノード51と接続され、エミッタは低電位側のノード52と接続されている。容量素子C3の一端はノード51と接続され、他端はバイポーラトランジスタ56のベースと接続されている。抵抗素子R3の一端はノード52と接続され、他端はバイポーラトランジスタ56のベースと接続されている。
図15に示すクランプ回路では、通常動作時は、抵抗素子R3の両端の電位差はゼロであるが、ノード51の電位が急激に増加した場合は、容量素子C3が急激に充電されるため抵抗素子R3の両端の電位差が増加する。これにより、バイポーラトランジスタ56のベース電圧が上昇しバイポーラトランジスタ56がオン状態となる。よって、ノード51とノード52とが導通状態となる。換言すると、容量素子C3と抵抗素子R3とが直列に接続されたCR回路の時定数を用いて、ノード51にサージ電圧が印加されたことを検知することができる。
図16に示すクランプ回路は、容量素子C4およびNPN型のバイポーラトランジスタ56を用いて構成されている。バイポーラトランジスタ56のコレクタは高電位側のノード51と接続され、エミッタは低電位側のノード52と接続されている。容量素子C4の一端はノード51と接続され、他端はバイポーラトランジスタ56のベースと接続されている。図16に示すクランプ回路は、図15に示すクランプ回路の抵抗素子R3の役割を、バイポーラトランジスタ56のベース−エミッタ接合ダイオードで代替させている。
図17に示すクランプ回路は、トリガ回路57とPNP型のバイポーラトランジスタ58とを用いて構成されている。バイポーラトランジスタ58のエミッタは高電位側のノード51と接続され、コレクタは低電位側のノード52と接続され、ベースはトリガ回路57と接続されている。トリガ回路57は、バイポーラトランジスタ58のベースに駆動信号を供給する。トリガ回路57は、ノード51とノード52との間の電位差をモニタし、ノード51にサージ電圧が印加された際にバイポーラトランジスタ58をオン状態にすることで、サージ電圧により発生したサージ電流をノード51からノード52に逃がす。
図18に示すクランプ回路は、トリガ回路61とサイリスタ62とを用いて構成されている。サイリスタ62のアノードは高電位側のノード51と接続され、カソードは低電位側のノード52と接続され、ゲートはトリガ回路61と接続されている。トリガ回路61は、ノード51とノード52との間の電位差をモニタし、ノード51にサージ電圧が印加された際にサイリスタ62をオン状態とする。
図19に示すクランプ回路は、直列に接続された複数のダイオード素子を備える。複数のダイオード素子のアノード側は高電位側のノード51と接続され、カソード側は低電位側のノード52と接続されている。ダイオード素子の数は、通常動作時にはダイオード素子がオン状態とならず、且つサージ電圧がノード51に印加された場合にはダイオード素子がオン状態となるような数とすることができる。
図20に示すクランプ回路は、アノードが低電位側のノード52と接続され、カソードが高電位側のノード51と接続されているダイオード素子を備える。なお、ダイオード素子は、図21に示すツェナーダイオードであってもよい。通常動作時には、ダイオード素子は逆バイアスとなる。サージ電圧がノード51に印加された場合には、ダイオード素子がブレイクダウン状態となり、サージ電流をノード51からノード52へ逃がす。
この方式では、サージ電圧がノード51に印加された場合に、ダイオード素子にかかる電圧が大きくなるため、ダイオード素子が消費する電力、つまりダイオード素子にかかる電圧とサージ電流との積が大きくなる。ダイオード素子は、この消費電力に耐えられるように、十分に大きいサイズのものを用いる。上記実施の形態1乃至6で説明したように、クランプ回路は回路全体で1つあればよい。よって、仮にクランプ回路に用いるダイオード素子のサイズが大きくなったとしても、回路全体に与える影響は小さい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
11、21、31 内部回路
12、22、32 クランプ回路
13、23、33、34 ノード
15 トリガ回路
16 MOSFET
17 駆動回路
12、22、32 クランプ回路
13、23、33、34 ノード
15 トリガ回路
16 MOSFET
17 駆動回路
Claims (20)
- 高電位側の第1の電源端子と低電位側の第2の電源端子との間に接続された第1の内部回路と、
アノードが前記第1の内部回路の第1の信号端子と接続され、カソードが第1のノードと接続された第1のダイオードと、
アノードが前記第2の電源端子と接続され、カソードが前記第1の信号端子と接続された第2のダイオードと、
アノードが前記第2の電源端子と接続され、カソードが前記第1の電源端子と接続された第3のダイオードと、
アノードが前記第1の電源端子と接続され、カソードが前記第1のノードと接続された第4のダイオードと、
前記第1のノードと前記第2の電源端子との間に設けられ、通常動作時に前記第1のノードと前記第2の電源端子とを非導通状態とし、前記第1のノードと前記第2の電源端子との間にサージ電圧が印加された際に前記第1のノードと前記第2の電源端子とを導通状態とする第1のクランプ回路と、を備える、
半導体装置。 - 高電位側の第3の電源端子と前記第2の電源端子との間に接続された第2の内部回路と、
アノードが前記第2の内部回路の第2の信号端子と接続され、カソードが前記第1のノードと接続された第5のダイオードと、
アノードが前記第2の電源端子と接続され、カソードが前記第2の信号端子と接続された第6のダイオードと、
アノードが前記第2の電源端子と接続され、カソードが前記第3の電源端子と接続された第7のダイオードと、
アノードが前記第3の電源端子と接続され、カソードが前記第1のノードと接続された第8のダイオードと、を更に備える、
請求項1に記載の半導体装置。 - 前記第1のクランプ回路は、
前記第1のノードと前記第2の電源端子との間に設けられ、オン状態において前記第1のノードと前記第2の電源端子とを電気的に接続するMOSFETと、
前記MOSFETのゲートに駆動信号を供給するトリガ回路と、を備え、
前記トリガ回路は、前記第1のノードと前記第2の電源端子との間の電位差をモニタし、前記第1のノードにサージ電圧が印加された際に前記MOSFETをオン状態にする、
請求項1に記載の半導体装置。 - 前記トリガ回路は、容量素子と抵抗素子とが直列に接続されたCR回路を備え、前記CR回路の一端が前記第1のノードと接続され、前記CR回路の他端が前記第2の電源端子と接続され、
前記CR回路の時定数を用いて前記第1のノードにサージ電圧が印加されたことを検知する、
請求項3に記載の半導体装置。 - 前記半導体装置は、基板と、当該基板上に配置された絶縁層と、当該絶縁層上に配置された半導体層と、を備える多層基板上に形成されている、請求項1に記載の半導体装置。
- 高電位側の第4の電源端子と低電位側の第5の電源端子との間に接続された第3の内部回路と、
アノードが前記第3の内部回路の第3の信号端子と接続され、カソードが前記第4の電源端子と接続された第9のダイオードと、
アノードが第2のノードと接続され、カソードが前記第3の信号端子と接続された第10のダイオードと、
アノードが前記第5の電源端子と接続され、カソードが前記第4の電源端子と接続された第11のダイオードと、
アノードが前記第2のノードと接続され、カソードが前記第5の電源端子と接続された第12のダイオードと、
前記第4の電源端子と前記第2のノードとの間に設けられ、通常動作時に前記第4の電源端子と前記第2のノードとを非導通状態とし、前記第4の電源端子と前記第2のノードの間にサージ電圧が印加された際に前記第4の電源端子と前記第2のノードとを導通状態とする第2のクランプ回路と、を備える、
半導体装置。 - 高電位側の前記第4の電源端子と低電位側の第6の電源端子との間に接続された第4の内部回路と、
アノードが前記第4の内部回路の第4の信号端子と接続され、カソードが前記第4の電源端子と接続された第13のダイオードと、
アノードが前記第2のノードと接続され、カソードが前記第4の信号端子と接続された第14のダイオードと、
アノードが前記第6の電源端子と接続され、カソードが前記第4の電源端子と接続された第15のダイオードと、
アノードが前記第2のノードと接続され、カソードが前記第6の電源端子と接続された第16のダイオードと、を更に備える、
請求項6に記載の半導体装置。 - 前記第2のクランプ回路は、前記第4の電源端子と前記第2のノードとの間に設けられ、オン状態において前記第4の電源端子と前記第2のノードとを電気的に接続するMOSFETと、
前記MOSFETのゲートに駆動信号を供給するトリガ回路と、を備え、
前記トリガ回路は、前記第4の電源端子と前記第2のノードとの間の電位差をモニタし、前記第4の電源端子にサージ電圧が印加された際に前記MOSFETをオン状態にする、
請求項6に記載の半導体装置。 - 前記トリガ回路は、容量素子と抵抗素子とが直列に接続されたCR回路を備え、前記CR回路の一端が前記第4の電源端子と接続され、前記CR回路の他端が前記第2のノードと接続され、
前記CR回路の時定数を用いて前記第4の電源端子にサージ電圧が印加されたことを検知する、
請求項8に記載の半導体装置。 - 前記半導体装置は、基板と、当該基板上に配置された絶縁層と、当該絶縁層上に配置された半導体層と、を備える多層基板上に形成されている、請求項6に記載の半導体装置。
- 高電位側の第7の電源端子と低電位側の第8の電源端子との間に接続された第5の内部回路と、
アノードが前記第5の内部回路の第5の信号端子と接続され、カソードが第3のノードと接続された第17のダイオードと、
アノードが第4のノードと接続され、カソードが前記第5の信号端子と接続された第18のダイオードと、
アノードが前記第8の電源端子と接続され、カソードが前記第7の電源端子と接続された第19のダイオードと、
アノードが前記第7の電源端子と接続され、カソードが前記第3のノードと接続された第20のダイオードと、
アノードが前記第4のノードと接続され、カソードが前記第8の電源端子と接続された第21のダイオードと、
前記第3のノードと前記第4のノードとの間に設けられ、通常動作時に前記第3のノードと前記第4のノードとを非導通状態とし、前記第3のノードと前記第4のノードの間にサージ電圧が印加された際に前記第3のノードと前記第4のノードとを導通状態とする第3のクランプ回路と、を備える、
半導体装置。 - 高電位側の第9の電源端子と低電位側の前記第8の電源端子との間に接続された第6の内部回路と、
アノードが前記第6の内部回路の第6の信号端子と接続され、カソードが前記第3のノードと接続された第22のダイオードと、
アノードが第4のノードと接続され、カソードが前記第6の信号端子と接続された第23のダイオードと、
アノードが前記第8の電源端子と接続され、カソードが前記第9の電源端子と接続された第24のダイオードと、
アノードが前記第9の電源端子と接続され、カソードが前記第3のノードと接続された第25のダイオードと、
アノードが前記第4のノードと接続され、カソードが前記第8の電源端子と接続された第26のダイオードと、を更に備える、
請求項11に記載の半導体装置。 - 前記第3のクランプ回路は、前記第3のノードと前記第4のノードとの間に設けられ、オン状態において前記第3のノードと前記第4のノードとを電気的に接続するMOSFETと、
前記MOSFETのゲートに駆動信号を供給するトリガ回路と、を備え、
前記トリガ回路は、前記第3のノードと前記第4のノードとの間の電位差をモニタし、前記第3のノードにサージ電圧が印加された際に前記MOSFETをオン状態にする、
請求項11に記載の半導体装置。 - 前記トリガ回路は、容量素子と抵抗素子とが直列に接続されたCR回路を備え、前記CR回路の一端が前記第3のノードと接続され、前記CR回路の他端が前記第2のノードと接続され、
前記CR回路の時定数を用いて前記第3のノードにサージ電圧が印加されたことを検知する、
請求項13に記載の半導体装置。 - 前記半導体装置は、基板と、当該基板上に配置された絶縁層と、当該絶縁層上に配置された半導体層と、を備える多層基板上に形成されている、請求項11に記載の半導体装置。
- 前記第1のクランプ回路は、
前記第1のノードと前記第2の電源端子との間に設けられ、オン状態において前記第1のノードと前記第2の電源端子とを電気的に接続するバイポーラトランジスタと、
前記バイポーラトランジスタのベースに駆動信号を供給するトリガ回路と、を備え、
前記トリガ回路は、前記第1のノードと前記第2の電源端子との間の電位差をモニタし、前記第1のノードにサージ電圧が印加された際に前記バイポーラトランジスタをオン状態にする、
請求項1に記載の半導体装置。 - 前記トリガ回路は、容量素子と抵抗素子とが直列に接続されたCR回路を備え、前記CR回路の一端が前記第1のノードと接続され、前記CR回路の他端が前記第2の電源端子と接続され、
前記CR回路の時定数を用いて前記第1のノードにサージ電圧が印加されたことを検知する、
請求項16に記載の半導体装置。 - 前記第1のクランプ回路は、アノードが前記第2の電源端子に接続され、カソードが前記第1のノードに接続されたダイオード素子を含む、請求項1に記載の半導体装置。
- 前記ダイオード素子はツェナーダイオードである、請求項18に記載の半導体装置。
- 前記第1のクランプ回路は、アノード側が前記第1のノードに接続され、カソード側が前記第2の電源端子に接続された複数のダイオード素子を含む、請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013001094A JP2014135320A (ja) | 2013-01-08 | 2013-01-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013001094A JP2014135320A (ja) | 2013-01-08 | 2013-01-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014135320A true JP2014135320A (ja) | 2014-07-24 |
Family
ID=51413416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013001094A Pending JP2014135320A (ja) | 2013-01-08 | 2013-01-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014135320A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016017386A1 (ja) * | 2014-08-01 | 2016-02-04 | ソニー株式会社 | 保護素子、保護回路及び半導体集積回路 |
JP2017054864A (ja) * | 2015-09-07 | 2017-03-16 | アルプス電気株式会社 | Esd保護回路及び半導体集積回路装置 |
CN112310067A (zh) * | 2019-07-29 | 2021-02-02 | 精工爱普生株式会社 | 静电保护电路 |
JP7462653B2 (ja) | 2019-01-10 | 2024-04-05 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | 高電圧許容型高速インターフェースのための低漏れ電流による電気的過負荷保護 |
-
2013
- 2013-01-08 JP JP2013001094A patent/JP2014135320A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016017386A1 (ja) * | 2014-08-01 | 2016-02-04 | ソニー株式会社 | 保護素子、保護回路及び半導体集積回路 |
US9991253B2 (en) | 2014-08-01 | 2018-06-05 | Sony Semiconductor Solutions Corporation | Protection element, protection circuit, and semiconductor integrated circuit |
JP2017054864A (ja) * | 2015-09-07 | 2017-03-16 | アルプス電気株式会社 | Esd保護回路及び半導体集積回路装置 |
JP7462653B2 (ja) | 2019-01-10 | 2024-04-05 | アナログ・ディヴァイシス・インターナショナル・アンリミテッド・カンパニー | 高電圧許容型高速インターフェースのための低漏れ電流による電気的過負荷保護 |
CN112310067A (zh) * | 2019-07-29 | 2021-02-02 | 精工爱普生株式会社 | 静电保护电路 |
CN112310067B (zh) * | 2019-07-29 | 2023-05-02 | 精工爱普生株式会社 | 静电保护电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9634483B2 (en) | Electrostatic discharge (ESD) protection circuit with EOS and latch-up immunity | |
CN101436592B (zh) | 半导体集成电路 | |
US7570467B2 (en) | Electrostatic protection circuit | |
TWI765956B (zh) | 半導體裝置 | |
US7889469B2 (en) | Electrostatic discharge protection circuit for protecting semiconductor device | |
US11411395B2 (en) | Electrostatic discharge protection circuit and operation method | |
US10270242B2 (en) | Multi-channel transient voltage suppressor | |
US9373612B1 (en) | Electrostatic discharge protection circuits and methods | |
JP2014187288A (ja) | 静電保護回路 | |
JP2011199058A (ja) | Esd保護回路及び半導体装置 | |
CN105575960B (zh) | 用于芯片上静电放电保护方案的方法及电路 | |
JP2014135320A (ja) | 半導体装置 | |
US11450656B2 (en) | Anti-parallel diode device | |
JP2015180050A (ja) | 半導体集積回路装置及びそれを用いた電子機器 | |
JPWO2015174107A1 (ja) | 複合型半導体装置 | |
US8755156B2 (en) | Structure of protection of an integrated circuit against electrostatic discharges | |
JP6398696B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
US8598938B2 (en) | Power switch | |
US6529059B1 (en) | Output stage ESD protection for an integrated circuit | |
JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
US20130161749A1 (en) | Semiconductor integrated circuit | |
JP2009099641A (ja) | 静電保護装置 | |
US8885309B2 (en) | Undervoltage protection system | |
JP2012174983A (ja) | 集積回路 | |
WO2023003039A1 (ja) | 電子制御装置 |