CN101176202A - 保护电路和使用了它的半导体装置及发光装置 - Google Patents

保护电路和使用了它的半导体装置及发光装置 Download PDF

Info

Publication number
CN101176202A
CN101176202A CNA2006800164768A CN200680016476A CN101176202A CN 101176202 A CN101176202 A CN 101176202A CN A2006800164768 A CNA2006800164768 A CN A2006800164768A CN 200680016476 A CN200680016476 A CN 200680016476A CN 101176202 A CN101176202 A CN 101176202A
Authority
CN
China
Prior art keywords
circuit
mentioned
transistor
protective circuit
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800164768A
Other languages
English (en)
Inventor
冈崎充
高桥直树
清水彰
中田健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101176202A publication Critical patent/CN101176202A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Led Devices (AREA)

Abstract

在经由包含电感成分的线路(W1、W2)与作为保护对象的电路(110)相连接的保护电路(100)中，第1晶体管(Q1)设置在本保护电路(100)与线路(W1)的连接点(34)至接地的路径上。第2晶体管(Q2)设置在作为保护对象的电路(110)与线路(W2)的连接点至接地的路径上，并从连接点(36)牵引出与流过第1晶体管(Q1)的电流相应的电流。第1、第2晶体管(Q1、Q2)是基极、射极被共连起来的NPN型双极型晶体管。电阻(R3)连接于第1晶体管(Q1)的基极－射极之间，二极管(D1)连接于基极－集电极之间。

Description

保护电路和使用了它的半导体装置及发光装置
技术领域
本发明涉及保护作为保护对象的电路，使之不受电涌电压等的影响的电路保护技术。
背景技术
在以便携式电话、PDA(Personal Digital Assistant：个人数字助理)、笔记本式个人计算机为代表的各种电子设备、或汽车内部的电气系统中，使用有很多半导体集成电路。这样的半导体集成电路被预想在各种状况下使用，所以要求较高的可靠性。为提高可靠性，一般对电路的与外部相连接的输入输出端子的各个焊盘设置保护电路。
这些保护电路中，有的设有电压箝位电路，使得即使被突然施加电涌电压，内部的作为保护对象的电路(以下称被保护电路)的可靠性也不会变差。这样的基于电压箝位电路的电路保护技术例如记载在专利文献1中。
这里，作为例子，讨论图1所示的LED(Light Emitting Diode：发光二极管)的驱动电路200的保护电路。LED驱动电路200例如是用于驱动作为汽车的仪表照明而设的LED24的电路。LED24的阳极经由电阻22被施加从电池20输出的电池电压。另外，LED24的阴极与LED驱动电路200的驱动晶体管M1相连接。控制部26通过控制驱动晶体管M1的栅极电压、调节流过LED24的电流，来控制LED24的发光亮度。
由于从电池20输出的电压不稳定，所以这些用途中所使用的半导体集成电路被特别要求针对电涌电压等的可靠性。另一方面，在图1的LED驱动电路200中，驱动晶体管M1的耐压成为问题。因此，与驱动晶体管M1并联地设有对施加给驱动晶体管M1的漏极的电压进行箝位的保护电路100。
专利文献1：特开平6-140576号公报
发明内容
〔发明所要解决的课题〕
图2表示从上方看图1的LED驱动电路200时的平面图。LED驱动电路200被集成在半导体衬底30上，半导体衬底30安装于封装用的基体32上。集成在半导体衬底30上的被保护电路110包括图1的驱动晶体管M1。作为被保护电路110的驱动晶体管M1因需要检查不使用保护电路100的状态下、即单体时的耐压，所以具有单独的焊盘34。保护电路100也另外具有焊盘36，保护电路100、被保护电路110经由设置在基体32上的焊盘38，通过键合线W1、W2相互连接。焊盘38与封装的外部电极相连接，该外部电极与图1的LED24的阴极相连接。
这样，保护电路100和被保护电路110经由作为包含有效的电感成分的线路的键合线W1、W2相连接。
图3是图1的LED驱动电路200的等效电路图。
保护电路100具有第1晶体管Q1、二极管D1、电阻R3。
第1晶体管Q1是NPN型双极型晶体管，设置在作为本保护电路100与键合线W1的连接点的焊盘36至接地的路径上。二极管D1被连接在第1晶体管Q1的基极-集电极之间，电阻R3设置于第1晶体管Q1的基极-射极之间。
图中，C1、C2表示LED驱动电路200中的寄生电容，寄生电容C1主要是保护电路100的第1晶体管Q1的集电极-射极间电容，寄生电容C2是被保护电路110内部的驱动晶体管M1的漏极-源极间电容。另外，键合线W1、W2分别包含电阻成分R1、R2及电感成分L1、L2。电阻成分R1、R2不仅包括键合线W1、W2的电阻，还包括IC芯片内的布线电阻。
当发生电涌电压导致焊盘38的电压上升时，伴随于此，焊盘34的电压Va上升。当焊盘34的电压Va超过二极管D1的齐纳(zener)电压Vz时，从阴极向阳极流过反向电流，第1晶体管Q1导通，从焊盘34牵引出电流。结果，焊盘34和焊盘36的电压Va和Vb被箝位，能够防止对被保护电路110施加较高的电压。
在这样构成的保护电路100中，会发生以下问题。图4是图3的LED驱动电路200的电压波形图，表示有图3的焊盘34的电压Va和焊盘36的电压Vb的时间波形。
在时刻T0，从焊盘38输入电涌电压后，焊盘34、36的电压Va、Vb都上升。当焊盘34的电压Va上升，超过二极管D1的齐纳电压Vz时，从二极管D1的阴极向阳极流过反向电流，第1晶体管Q1导通。
若将第1晶体管Q1的基极-射极间电压记为Vbe，则焊盘34的电压Va如图4所示那样被箝位在Vmax＝Vz+Vbe附近。
然而，如图3所示，焊盘34、焊盘36中分别存在不同电容值的寄生电容。若C1＞C2，则蓄积在被保护电路110的寄生电容C2中的电荷被保护电路100牵引出来。此时蓄积在寄生电容C2中的电荷经由包含电感成分L1、L2的键合线W1、W2被保护电路100放电。
电感成分L1、L2中流过电流，从而键合线W1、W2所包含的电感成分L1、L2、电阻R1、R2、以及寄生电容C1、C2将产生LCR谐振，在电感成分L1、L2中产生逆起电压。结果，焊盘36的电压Vb振动地上升，在焊盘34的电压Va被箝位于电压Vmax的时刻T1以后也继续振动。结果，有时被保护电路110会被施加超过电压Vmax的电压，作为保护电路100的功能，还有需要改善的地方。
本发明是鉴于这样的课题而设计的，其总体目的在于提供一种能够实现抑制了谐振的电压箝位的保护电路及利用了它的半导体装置。
〔用于解决课题的手段〕
本发明的一个方案涉及经由包括有效的电感成分的线路与作为保护对象的电路相连接的保护电路。该保护电路包括：第1晶体管，设置在本保护电路与线路的连接点至接地的路径上；第2晶体管，设置在作为保护对象的电路与线路的连接点至接地的路径上，从连接点牵引出与流过第1晶体管的电流相应的电流。
所谓“有效的电感成分”，是指与电路内的寄生电容构成谐振电路的程度的电感成分。
根据该方案，产生电涌电压时，除第1晶体管外，还通过第2晶体管牵引出电流。结果，由于从包含有效的电感成分的线路的两端牵引出电流，所以能够抑制LCR谐振，抑制电压发生振动的情况。
第1、第2晶体管可以是基极与射极共连的双极型晶体管。此时，通过调节第1晶体管和第2晶体管的尺寸比，能够牵引出与晶体管的尺寸比相应的恒电流。
第1、第2晶体管可以是NPN型双极型晶体管，可以是第1晶体管的集电极连接于本保护电路和线路的连接点，第2晶体管的集电极连接于作为保护对象的电路和线路的连接点，被共连的射极接地。保护电路可以还包括设置在第1晶体管的基极-射极之间的电阻，和阴极连接于第1晶体管的集电极、阳极连接于第1晶体管的基极的二极管。
第1、第2晶体管的晶体管尺寸可以被设定成大致相同。
通过使第1、第2晶体管的尺寸大致相同，能够使由各晶体管牵引出的电流量几乎相等，能够抑制谐振。
可以是本保护电路与作为保护对象的电路被集成在同一个半导体衬底上，作为保护对象的电路和本保护电路分别具有焊盘，其各个焊盘通过相当于上述线路的键合线，经由设置于安装半导体衬底的基体上的端子连接起来。
本发明的另一方案是半导体装置。该装置包括：与发光二极管的阴极相连，控制发光二极管的发光量的驱动电路；将驱动电路作为保护对象电路而设的上述保护电路。
通过该方案，能够保护驱动电路不受电涌电压等影响，能够提高半导体装置的可靠性。
另外，将以上结构要件的任意组合、本发明的结构要件以及表达方式在方法、装置、系统等之间相互转换的方案，作为本发明的实施方式也是有效的。
〔发明效果〕
通过本发明的保护电路，能够实现抑制了由电感成分引起的谐振的电压箝位。
附图说明
图1是具有保护电路的一般的LED驱动电路的电路图。
图2是从上方看图1的LED驱动电路时的平面图。
图3是图1的LED驱动电路的等效电路图。
图4是图3的LED驱动电路的电压波形图。
图5是表示包含本实施方式的保护电路的LED驱动电路的结构的电路图。
图6是图5的LED驱动电路的动作波形图。
〔标号说明〕
100保护电路，Q1第1晶体管，Q2第2晶体管，D1二极管，R3电阻，C1寄生电容，C2寄生电容，C3寄生电容，R1电阻成分，R2电阻成分，L1电感成分，L2电感成分，110被保护电路，200 LED驱动电路，26控制部，M1驱动晶体管，20电池，22电阻，24 LED，30半导体衬底，32基体，W1键合线，W2键合线，34焊盘，36焊盘，38焊盘。
具体实施方式
以下，基于优选的实施方式，参照附图说明本发明。对于各附图中所示的相同或等同的结构要件、部件、处理标注相同的标号，并适当省略重复的说明。另外，实施方式只是例示，并非限定本发明，实施方式中所记述的所有特征及其组合，不一定就是本发明的本质特征。
本实施方式的保护电路100被用在例如图1所说明的LED驱动电路200中。如图2所示，在本实施方式中，保护电路100和作为保护对象的被保护电路110也是被集成在同一个半导体衬底30上，保护电路100、被保护电路110分别具有焊盘34、36。
焊盘34、36通过作为包含有效的电感成分的线路的键合线W1、W2，经由设置在安装半导体衬底30的基体32上的焊盘38连接起来。
图5是表示包含本实施方式的保护电路100的LED驱动电路200的结构的电路图。
LED驱动电路200包括保护电路100和被保护电路110，保护电路100和被保护电路110经由包含电感成分L1、L2的键合线W1、W2连接起来。键合线W1、W2所包含的电感成分L1、L2取决于键合线的长度和粗度，但其大小通常是1nH以下或1nH左右，所以通过与其他的电容成分和电阻成分的组合，构成所不希望存在的LCR谐振电路。
保护电路100具有第1晶体管Q1、第2晶体管Q2、二极管D1、电阻R3。
第1晶体管Q1是NPN型双极型晶体管，被设置在作为保护电路100与键合线W1的连接点的焊盘34至接地的路径上，其射极接地，集电极与焊盘34相连接。
二极管D1设置在第1晶体管Q1的基极-集电极之间，其阴极与第1晶体管Q1的集电极相连接，阳极与第1晶体管Q1的基极相连接。另外，电阻R3设置在第1晶体管Q1的基极-射极之间。
第2晶体管Q2与第1晶体管Q1一样，是NPN型双极型晶体管，被设置在作为被保护电路110与键合线W2的连接点的焊盘36至接地的路径上。第2晶体管Q2的射极接地，集电极与焊盘36相连接。
第1晶体管Q1、第2晶体管Q2的基极和射极被共连起来。在本实施方式中，第1晶体管Q1、第2晶体管Q2的晶体管尺寸被设定成大致相同。因此，第2晶体管Q2从焊盘36牵引出与流过第1晶体管Q1的电流相同量的电流。
图中，C1～C3表示LED驱动电路200中的寄生电容。寄生电容C1主要是保护电路100的第1晶体管Q1的集电极-射极间电容，寄生电容C2主要是被保护电路110内部的驱动晶体管M1的漏极-源极间电容，寄生电容C3主要是保护电路100的第2晶体管Q2的集电极-射极间电容。即，在焊盘34与接地间存在寄生电容C1，焊盘36与接地间存在寄生电容(C2+C3)。这里，当C2＜C1成立时，由于第1晶体管Q1、第2晶体管Q2的尺寸被设定成相同，所以C1≈(C2+C3)成立。由此，焊盘34与接地间、焊盘36与接地间的电容几乎相等。
下面说明如上这样构成的LED驱动电路200的动作。图6是图5的LED驱动电路200的动作波形图。
在时刻T0，从焊盘38输入电涌电压后，焊盘38的电压上升，焊盘34的电压Va和焊盘36的电压Vb也随之上升。若焊盘34的电压Va上升、超过二极管D1的齐纳电压Vz，则从二极管D1的阴极向阳极流过反向电流，第1晶体管Q1导通。
如上所述，由于第1晶体管Q1、第2晶体管Q2的晶体管尺寸被设定成大致相同，所以焊盘34和焊盘36的寄生电容几乎相等。寄生电容值相等，意味着相同电位时所蓄积的电荷量也几乎相等，所以能够降低寄生电容间经由电感成分L1、L2的电荷交换。结果，焊盘36的电压Vb伴随于焊盘34的电压Va上升而上升时所产生的LCR谐振被抑制，焊盘36的电压Vb不发生振动地追随焊盘34的电压Va而上升。
如上所述，第1晶体管Q1、第2晶体管Q2的晶体管尺寸被设定成大致相同，所以第1晶体管Q1中流过的电流Iq1和第2晶体管Q2中流过的电流Iq2几乎相等。因此，在时刻T1焊盘34、36的电压Va、Vb达到电压Vmax＝Vz+Vbe而被箝位后，也将从焊盘34和焊盘36牵引出相同量的电流。
由于从焊盘34和焊盘36总是牵引出几乎相同量的电流，从而在时刻T1以后，也能防止焊盘36的电压Vb因LCR谐振而发生变动。
这样，通过本实施方式的保护电路100，能够抑制施加给被保护电路110的电压Vb发生振动，并将之箝位在预定的电压Vmax，能够防止对被保护电路110施加预定的电压Vmax以上的电压，能够更加安全地进行保护。
上述实施方式是个例示，可以对其各结构要件和各处理过程的组合进行各种变形，本领域技术人员能够理解这些变形例也在本发明的范围内。
例如，在图5的保护电路100中，第1晶体管Q1、第2晶体管Q2可以是PNP型的双极型晶体管。此时，通过将电阻R3连接在基极-射极之间、将二极管D1连接在基极-集电极之间，能够箝位焊盘34、36的电压。
另外，在保护电路100中，也可以在第1晶体管Q1的基极-集电极之间连接多级二极管D1。能够利用二极管D1的级数调节箝位电压。另外，也可以在第1晶体管Q1和/或第2晶体管Q2的电流路径上设置电阻元件和/或二极管。
保护电路100的形式可以有各种变化，其电路形式不限于图5所示的电路图，只要具有设置在焊盘34至接地的路径上、在过电压状态下导通的第1晶体管Q1，和与第1晶体管Q1并联设置、设置在焊盘36至接地的路径上的第2晶体管Q2即可。
在实施方式中，说明了将第1晶体管Q1和第2晶体管Q2的晶体管尺寸设定成大致相同的情况。这里所谓大致相同，是指能够抑制LCR谐振的尺寸，例如只要是1/2～2倍程度，就能充分抑制LCR谐振。
另外，即使第1晶体管Q1、第2晶体管Q2的尺寸比在该范围以外，虽然有时焊盘36的电压Vb会有些许振动，但与不设置第2晶体管Q2时相比，也能够取得抑制LCR谐振的效果。
另外，在实施方式中，说明了保护电路100被设置于LED驱动电路的情况，但不限于此，可以在保护电路和被保护电路经由键合线等包含有效的电感成分的线路相连接的各种电路中使用。
进而，在实施方式中，说明了具有电感成分的线路是键合线的情况，但不限于此。例如，在晶圆级(wafer level)CSP(Chip Size Package：芯片尺寸封装)的情况下，焊盘34、36通过接线柱(post)和再布线相连接。此时，由于接线柱和再布线包含电感成分，所以通过使用本实施方式的保护电路100，能够很好地抑制LCR谐振。
基于实施方式对本发明进行了说明，但显然实施方式仅是表示本发明的原理、应用，在不脱离权利要求书所规定的本发明的思想的范围内，可以对实施方式进行很多变形例以及变更配置。
〔工业可利用性〕
通过本发明的保护电路，能够实现抑制了由电感成分引起的谐振的电压箝位。

Claims (7)

1.一种经由包含有效的电感成分的线路与作为保护对象的电路相连接的保护电路，其特征在于，包括：
第1晶体管，设置在本保护电路与上述线路的连接点至接地的路径上；和
第2晶体管，设置在上述作为保护对象的电路与上述线路的连接点至接地的路径上，从上述连接点牵引出与流过上述第1晶体管的电流相应的电流。
2.根据权利要求1所述的保护电路，其特征在于：
上述第1晶体管、第2晶体管是基极与射极共连的双极型晶体管。
3.根据权利要求2所述的保护电路，其特征在于：
上述第1晶体管、第2晶体管是NPN型双极型晶体管，上述第1晶体管的集电极连接于本保护电路与上述线路的连接点，上述第2晶体管的集电极连接于上述作为保护对象的电路与上述线路的连接点，其被共连的射极接地；
该保护电路还包括
设置在上述第1晶体管的基极-射极之间的电阻，和
阴极连接于上述第1晶体管的集电极、阳极连接于上述第1晶体管的基极的二极管。
4.根据权利要求1至3的任一项所述的保护电路，其特征在于：
上述第1晶体管、第2晶体管的晶体管尺寸被设定成大致相同。
5.根据权利要求1至3的任一项所述的保护电路，其特征在于：
本保护电路与上述作为保护对象的电路被集成在同一个半导体衬底上，上述作为保护对象的电路和本保护电路分别具有焊盘，
其各个焊盘通过相当于上述线路的键合线，经由设置于安装上述半导体衬底的基体上的端子连接起来。
6.一种半导体装置，其特征在于，包括：
与发光二极管的阴极相连、控制上述发光二极管的发光量的驱动电路；和
将上述驱动电路作为保护对象电路而设的权利要求1至3的任一项所述的保护电路。
7.一种发光装置，其特征在于，包括：
发光二极管；和
驱动上述发光二极管的权利要求6所述的半导体装置。
CNA2006800164768A 2005-05-30 2006-05-29 保护电路和使用了它的半导体装置及发光装置 Pending CN101176202A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP156594/2005 2005-05-30
JP2005156594A JP4896431B2 (ja) 2005-05-30 2005-05-30 保護回路およびそれを用いた半導体装置ならびに発光装置

Publications (1)

Publication Number Publication Date
CN101176202A true CN101176202A (zh) 2008-05-07

Family

ID=37481542

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800164768A Pending CN101176202A (zh) 2005-05-30 2006-05-29 保护电路和使用了它的半导体装置及发光装置

Country Status (4)

Country Link
US (1) US7889467B2 (zh)
JP (1) JP4896431B2 (zh)
CN (1) CN101176202A (zh)
WO (1) WO2006129613A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992827A (zh) * 2021-04-27 2021-06-18 微龛(广州)半导体有限公司 多通道信号复用的封装结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5127496B2 (ja) * 2008-02-15 2013-01-23 パナソニック株式会社 半導体装置
TWI379618B (en) * 2008-06-30 2012-12-11 Green Solution Tech Co Ltd Led driving circuit and mos module thereof
JP5424790B2 (ja) * 2009-09-18 2014-02-26 三菱電機株式会社 高出力増幅器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8203428A (nl) * 1982-09-02 1984-04-02 Philips Nv Inrichting voor het omzetten van een elektrisch signaal in een akoestisch signaal.
JPS6074467A (ja) 1983-09-30 1985-04-26 Toshiba Corp Ｍｏｓ型集積回路
DE3404317A1 (de) * 1984-02-08 1985-08-08 Robert Bosch Gmbh, 7000 Stuttgart Schutzschaltung fuer durch elektrische signale gesteuerte geraete
US4864609A (en) * 1988-05-26 1989-09-05 Northern Telecom Limited Telephone line interface circuit
JPH06140576A (ja) 1992-10-29 1994-05-20 Rohm Co Ltd Ｉｃの静電破壊保護装置
US5561391A (en) * 1995-08-31 1996-10-01 Motorola, Inc. Clamp circuit and method for detecting an activation of same
DE69635885T2 (de) 1995-09-20 2006-10-19 Texas Instruments Inc., Dallas Schaltung mit einem Schutzmittel
JP2005065083A (ja) 2003-08-19 2005-03-10 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992827A (zh) * 2021-04-27 2021-06-18 微龛(广州)半导体有限公司 多通道信号复用的封装结构
CN112992827B (zh) * 2021-04-27 2021-08-06 微龛(广州)半导体有限公司 多通道信号复用的封装结构

Also Published As

Publication number Publication date
JP2006332482A (ja) 2006-12-07
US20090309117A1 (en) 2009-12-17
WO2006129613A1 (ja) 2006-12-07
JP4896431B2 (ja) 2012-03-14
US7889467B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
CN103325759B (zh) 半导体模块
CN103427408A (zh) 用于高电压应用的静电放电保护
CN101730335A (zh) 发光二极管驱动电路及其晶体管开关模块
CN102195280A (zh) 静电放电保护电路和半导体设备
CN110198029A (zh) 一种芯片电源过压及反接保护电路及方法
CN101176202A (zh) 保护电路和使用了它的半导体装置及发光装置
CN101174622A (zh) 接垫的静电放电保护装置与其方法及结构
CN100530927C (zh) 逆变器装置
KR100778203B1 (ko) 자동차용 전자기기의 전원 보호 회로
CN100481440C (zh) 半导体器件
CN101682324A (zh) 半导体装置
CN100592235C (zh) 功率集成电路及其静电放电(esd)防护方法
CN101946412B (zh) 用于限制非镜像电流的方法及其电路
CN210838938U (zh) 高压集成芯片、智能功率模块及空调器
CN1319271A (zh) 集成电路的保护电路
CN110690692A (zh) 高压集成芯片、智能功率模块及空调器
CN110311668A (zh) 一种芯片输出管脚正向过压及反向电压保护电路及方法
JP2011228934A (ja) パワーモジュール
JP2015033186A (ja) パワーモジュール
CN114747109B (zh) 一种esd保护电路
JP4590888B2 (ja) 半導体出力回路
CN208479168U (zh) 一种欠压保护电路
CN102543995B (zh) 负电源集成电路的静电放电保护电路
CN101521372B (zh) 具有静电放电保护电路的集成电路
CN1835401A (zh) 输入保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication