CN112992827A - 多通道信号复用的封装结构 - Google Patents

多通道信号复用的封装结构 Download PDF

Info

Publication number
CN112992827A
CN112992827A CN202110456949.2A CN202110456949A CN112992827A CN 112992827 A CN112992827 A CN 112992827A CN 202110456949 A CN202110456949 A CN 202110456949A CN 112992827 A CN112992827 A CN 112992827A
Authority
CN
China
Prior art keywords
multiplexing
channel
signal
multiplexing signal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110456949.2A
Other languages
English (en)
Other versions
CN112992827B (zh
Inventor
刘森
李建平
刘兴龙
刘海彬
班桂春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Niche Guangzhou Semiconductor Co Ltd
Original Assignee
Micro Niche Guangzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micro Niche Guangzhou Semiconductor Co Ltd filed Critical Micro Niche Guangzhou Semiconductor Co Ltd
Priority to CN202110456949.2A priority Critical patent/CN112992827B/zh
Publication of CN112992827A publication Critical patent/CN112992827A/zh
Application granted granted Critical
Publication of CN112992827B publication Critical patent/CN112992827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明提供一种多通道信号复用的封装结构，包括：封装体及设置于所述封装体内的芯片；所述封装体包括一复用信号管脚，所述芯片包括一个复用信号输出焊盘及n个复用信号输入焊盘；所述复用信号输出焊盘及各复用信号输入焊盘分别通过一键合线与所述复用信号管脚连接；其中，n为大于等于2的自然数。本发明的多通道信号复用的封装结构的各复用信号端口分别通过一键合线与同一个外部管脚连接，通过键合线和外部大电容的作用抑制在多通道ADC同时工作时不同通道之间通过共用驱动缓冲器而导致的串扰问题，且占用管脚资源少，适于高集成度应用。

Description

多通道信号复用的封装结构
技术领域
本发明涉及芯片设计领域，特别是涉及一种多通道信号复用的封装结构。
背景技术
模拟数字数据转换器（ADC）是沟通模拟世界和数字世界的一座重要桥梁，模拟信号只有被转换成数字信号之后才能进行存储，处理以及传输，因此，ADC成为模拟数字混合电路工程人员的一个重点研究方向。而在数据采集应用中又以多通道ADC用得较多，如何设计一个高性价比的多通道ADC也是这一大研究方向中极具挑战性的一个难点。
多通道ADC一般是针对两种常用的目的而设计，一种是单纯为了提高数据输出速度，也就是吞吐率，主要是通过多通道时钟交织复用的方式，可以在单位时间内，输出多倍数据，比如四通道时钟交织复用，数字数据输出速率可以提高四倍。另外一种就是为了需要同时采集某一时刻的不同样本的模拟数据，因此需要同时用到多通道采集并转换。不论目的是否相同，多通道设计上大体思路相同，多通道ADC设计主要是采用两种思路，一种是先设计好单通道ADC，然后在复制成多通道，并不复用主要模块，这种设计通常速度能做到很快，通道之间隔离度也能做得很好，但是显然，其对应芯片面积和功耗必定不是最优的。另外一种是在单通道ADC设计基础上进行扩展，将能复用的模块尽量复用，比如有的设计会将采样通道使用多通道方式同时去采样，但是共用一个ADC内核去进行逐个通道的转换，这样就节省了内核面积，但是速度会比单通道直接复制成多通道速度慢，这样的情况一般可以通过提高ADC内核工作速度而得到解决。
在一些集成度非常高的设计中有很多情况是很难妥协的，比如在高精度SAR ADC中，为了给ADC内核中DAC建立提供一个快速响应通道，使得DAC的参考快速建立到高精度，一般会用内部驱动缓冲器驱动一个片外大电容作为ADC的参考，这个大电容在片上不太可能实现，只能通过片外，这样单通道ADC就需要一个管脚供ADC参考用，来外挂这个大电容，如果四通道就需要四个管脚，八个通道就需要八个管脚，在高度集成的应用上，管脚资源十分有限，这样的设计思路实际是不可行的。因此，设计中一般会去复用驱动缓冲器和参考管脚，但复用驱动缓冲器和管脚随之而来的问题是如何避免不同通道之间的互相干扰了，如果此问题不能得到有效的解决，那么通道之间的串扰会比较严重，多通道ADC的性能无法保证。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多通道信号复用的封装结构，用于解决现有技术中多通道复用信号导致的通道间串扰问题。
为实现上述目的及其他相关目的，本发明提供一种多通道信号复用的封装结构，所述多通道信号复用的封装结构至少包括：
封装体及设置于所述封装体内的芯片；
所述封装体包括一复用信号管脚，所述芯片包括一个复用信号输出焊盘及n个复用信号输入焊盘；所述复用信号输出焊盘及各复用信号输入焊盘分别通过一键合线与所述复用信号管脚连接；
其中，n为大于等于2的自然数。
可选地，所述芯片内设置有复用信号产生模块及n个通道的功能模块；所述复用信号产生模块用于产生复用信号，输出端连接所述复用信号输出焊盘；各通道的功能模块的复用信号输入端分别连接一复用信号输入焊盘，并基于所述复用信号执行对应功能。
更可选地，所述复用信号产生模块为参考驱动缓冲器，各通道的功能模块分别为一个通道的ADC内核。
更可选地，所述参考驱动缓冲器为低压差线性稳压器。
更可选地，所述ADC内核包括DAC电容阵列及连接于所述DAC电容阵列输出端的比较器。
可选地，各键合线的等效电感为nH级。
更可选地，所述复用信号管脚与所述封装体外部的电容连接。
更可选地，所述电容的容量为uF级。
如上所述，本发明的多通道信号复用的封装结构，具有以下有益效果：
本发明的多通道信号复用的封装结构的各复用信号端口分别通过一键合线与同一个外部管脚连接，通过键合线和外部大电容的作用抑制在多通道ADC同时工作时不同通道之间通过共用驱动缓冲器而导致的串扰问题，且占用管脚资源少，适于高集成度应用。
附图说明
图1显示为单通道ADC的架构示意图。
图2显示为本发明的多通道信号复用的封装结构的示意图。
元件标号说明
1-参考驱动缓冲器；2- ADC内核；3-封装体；31-复用信号管脚；4-芯片；41-复用信号输出焊盘；42a-第一复用信号输入焊盘；42b-第二复用信号输入焊盘；42c-第三复用信号输入焊盘；42d-第四复用信号输入焊盘；43-复用信号产生模块；431-反馈单元；432-误差放大器；44a-第一功能模块；44b-第二功能模块；44c-第三功能模块；44d-第四功能模块；441-DAC电容阵列；442-比较器；51-第一键合线；52-第二键合线；53-第三键合线；54-第四键合线；55-第五键合线。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，为单通道ADC的基本框架，其中，参考驱动缓冲器1的输出端在芯片内部连接到ADC内核2所需要的参考电压输入端上，且，参考驱动缓冲器1的输出端和ADC内核2的参考电压输入端连接芯片内的同一焊盘，再通过键合线连接该焊盘及外部管脚，并在外部管脚上外挂大电容。当ADC转换的时候，ADC内核2中DAC开关在数字控制下导通，在开关导通瞬间，DAC电容通过键合线的连接作用从外部大电容迅速抽取电荷充电，此时靠近DAC电容端的VREF信号会有较大波动。如果多通道ADC复用参考驱动缓冲器1，选择直接从参考驱动缓冲器1输出端到其他通道的ADC内核2的参考信号输入端，那么此波动会直接进入到其他通道的最终数字输出中去，影响输出结果，此即为通道间串扰。本发明旨在解决这种通道间串扰问题，具体方案如下。
如图2所示，本发明提供一种多通道信号复用的封装结构，所述多通道信号复用的封装结构包括：
封装体3及芯片4。
如图2所示，所述封装体3包括一复用信号管脚31，所述复用信号管脚31用于连接外部器件以辅助所述芯片4内的电路完成相应功能。
需要说明的是，所述封装体3包括但不仅限于所述复用信号管脚31，本领域技术人员可基于实际芯片功能及设计思路获知管脚数量及管脚功能，其它信号的管脚在此不一一列举。
如图2所示，所述芯片4设置于所述封装体3内，所述芯片4包括一个复用信号输出焊盘41及n个复用信号输入焊盘，所述复用信号输出焊盘41及各复用信号输入焊盘分别通过一键合线与所述复用信号管脚31连接，其中n为大于等于2的自然数。
具体地，所述芯片4包括一个复用信号输出焊盘41，所述复用信号输出焊盘41通过第一键合线51与所述复用信号管脚31连接。
具体地，作为示例，所述芯片4包括四个复用信号输入焊盘，分别记为第一复用信号输入焊盘42a、第二复用信号输入焊盘42b、第三复用信号输入焊盘42c及第四复用信号输入焊盘42d，其中，所述第一复用信号输入焊盘42a通过第二键合线52与所述复用信号管脚31连接，所述第二复用信号输入焊盘42b通过第三键合线53与所述复用信号管脚31连接，所述第三复用信号输入焊盘42c通过第四键合线54与所述复用信号管脚31连接，所述第四复用信号输入焊盘42d通过第五键合线55与所述复用信号管脚31连接。在实际使用中，可根据通道数量设置相应数量的复用信号输入焊盘，不以本实施例为限。
需要说明的是，作为示例，各键合线的等效电感为nH级。
具体地，所述芯片4内包括一个复用信号产生模块43及n个通道的功能模块。所述复用信号产生模块43用于产生复用信号，所述复用信号产生模块43的输出端连接所述复用信号输出焊盘41，通过所述复用信号输出焊盘41向外传输所述复用信号。所述功能模块的数量与所述复用信号输入焊盘的数量一致，并一一对应；在本示例中，包括四个通道的功能模块，分别记为第一功能模块44a，第二功能模块44b，第三功能模块44c及第四功能模块44d。所述第一功能模块44a的复用信号输入端连接所述第一复用信号输入焊盘42a，所述第二功能模块44b的复用信号输入端连接所述第二复用信号输入焊盘42b，所述第三功能模块44c的复用信号输入端连接所述第三复用信号输入焊盘42c，所述第四功能模块44d的复用信号输入端连接所述第四复用信号输入焊盘42d，分别通过各复用信号输入焊盘获取所述复用信号并基于所述复用信号执行相应的功能。
更具体地，在本实施例中，所述复用信号为ADC转换的参考电压，所述复用信号产生模块43为参考驱动缓冲器，各通道的功能模块44分别为一个通道的ADC内核。作为示例，所述参考驱动缓冲器（即所述复用信号产生模块43）为低压差线性稳压器（LDO，lowdropout regulator），包括功率开关管M1、反馈单元431及误差放大器432。所述功率开关管M1的源极连接电源电压、漏极经由所述反馈单元431接地、栅极连接所述误差放大器432的输出端，基于所述误差放大器432的输出信号控制所述功率开关管M1导通或关断；所述误差放大器432的反相输入端连接所述反馈单元431的输出端、正相输入端连接一偏置电压Vb，基于“虚短虚断”原理产生所述参考电压；所述功率开关管M1的漏极输出所述参考电压。为了简化图示，图2中仅显示所述第二功能模块44b及所述第三功能模块44c的具体结构，所述第一功能模块44a及所述第四功能模块44d的结构与所述第二功能模块44b及所述第三功能模块44c的结构相同，在此不一一示出；在实际使用中，任意可产生参考电压的电路结构均适用于本发明的参考驱动缓冲器，在此不一一赘述。作为示例，所述ADC内核（即所述功能模块）包括DAC电容阵列441及连接于所述DAC电容阵列441输出端的比较器442，所述DAC电容阵列441包括多个电容，各电容的上极板连接在一起，下级板分别连接两个开关，其中，一个开关连接至所述参考电压，另一个开关连接至参考地GND，所述DAC电容阵列441通过各开关的切换实现电荷重新分配；所述比较器442的正相输入端连接各电容的上极板，反相输入端连接参考地GND。
需要说明的是，任意在信号复用时存在多通道串扰的多通道结构均适用本发明，不限于本实施例的多通道SAR ADC（Successive-Approximation Analog to DigitalConverter，逐次逼近寄存器型模数转换器）。
作为本发明的一种实现方式，所述复用信号管脚31与所述封装体3外部的电容Cext连接。所述电容Cext的上极板连接所述复用信号管脚31，下极板接地，用于储存所述复用信号，并达到稳压的效果。进一步地，所述电容Cext的容量为uF级，作为示例，所述电容Cext的容量设置为10uF。
如图2所示，在本实施例中，多通道共用同一复用信号，但所述复用信号不直接从所述复用信号产生模块43输出端连接到各通道的功能模块，而是先依次经由所述复用信号输出焊盘41、所述第一键合线51及所述复用信号管脚31连接到外部的所述电容Cext，然后再依次经由所述复用信号管脚31、对应键合线（第二、第三、第四及第五键合线）及对应复用信号输入焊盘（第一、第二、第三及第四复用信号输入焊盘）连接到各通道功能模块的复用信号输入端，键合线的等效电感一般在nH级别，这样所有通道都是从外部管脚（所述复用信号管脚31）外挂的大电容（所述电容Cext）上直接抽取电荷，由于大电容等效阻抗很低，加上键合线等效电感作用，键合线靠近芯片封装管脚一端的波动会远小于靠近芯片内一端，而且各通道之间并不是直接相连，管脚波动再通过其他键合线传导到其他通道的复用信号输入端上，其波动会进一步降低。基于以上两种因素，其通道间串扰会被大幅度削弱。作为示例，多通道ADC复用参考驱动缓冲器，共用同一参考电压，现举例分析第一ADC内核（即所述第一功能模块44a）所在通道对第二ADC内核（即所述第二功能模块44b）所在通道的干扰机制；如图2所示，第一ADC内核所在通道转换时，其DAC电容阵列实际是一个零输入响应，第一ADC内核所在通道的参考电压会迅速变化，产生波动，此波动通过所述第二键合线52后由于键合线的寄生电感作用会将高频波动抑制掉，实际传导到芯片外部封装大电容上的波动会比较小，再加上大电容的稳压作用，波动会更小，此较小的波动经过所述第三键合线53到达第二ADC内核的参考电压输入端，又会被所述第三键合线53的寄生电感进一步削弱，因此，实际在第二ADC内核所在通道上看到第一ADC内核所在通道的转换波动导致的数据变化非常小，大大减小通道间的干扰。
本发明完美解决了多通道信号复用问题，并且只使用了一个外部封装管脚，各通道之间由于信号复用导致的干扰也能得到有效抑制。
综上所述，本发明提供一种多通道信号复用的封装结构，包括：封装体及设置于所述封装体内的芯片；所述封装体包括一复用信号管脚，所述芯片包括一个复用信号输出焊盘及n个复用信号输入焊盘；所述复用信号输出焊盘及各复用信号输入焊盘分别通过一键合线与所述复用信号管脚连接；其中，n为大于等于2的自然数。本发明的多通道信号复用的封装结构的各复用信号端口分别通过一键合线与同一个外部管脚连接，通过键合线和外部大电容的作用抑制在多通道ADC同时工作时不同通道之间通过共用驱动缓冲器而导致的串扰问题，且占用管脚资源少，适于高集成度应用。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种多通道信号复用的封装结构，其特征在于，所述多通道信号复用的封装结构至少包括：
封装体及设置于所述封装体内的芯片；
所述封装体包括一复用信号管脚，所述芯片包括一个复用信号输出焊盘及n个复用信号输入焊盘；所述复用信号输出焊盘及各复用信号输入焊盘分别通过一键合线与所述复用信号管脚连接；
所述芯片内设置有复用信号产生模块及n个通道的功能模块；所述复用信号产生模块用于产生复用信号，输出端连接所述复用信号输出焊盘；各通道的功能模块的复用信号输入端分别连接一复用信号输入焊盘，并基于所述复用信号执行对应功能；所述复用信号产生模块为参考驱动缓冲器，各通道的功能模块分别为一个通道的ADC内核；
其中，n为大于等于2的自然数。
2.根据权利要求1所述的多通道信号复用的封装结构，其特征在于：所述参考驱动缓冲器为低压差线性稳压器。
3.根据权利要求1所述的多通道信号复用的封装结构，其特征在于：所述ADC内核包括DAC电容阵列及连接于所述DAC电容阵列输出端的比较器。
4.根据权利要求1所述的多通道信号复用的封装结构，其特征在于：各键合线的等效电感为nH级。
5.根据权利要求1-4任意一项所述的多通道信号复用的封装结构，其特征在于：所述复用信号管脚与所述封装体外部的电容连接。
6.根据权利要求5所述的多通道信号复用的封装结构，其特征在于：所述电容的容量为uF级。
CN202110456949.2A 2021-04-27 2021-04-27 多通道信号复用的封装结构 Active CN112992827B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110456949.2A CN112992827B (zh) 2021-04-27 2021-04-27 多通道信号复用的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110456949.2A CN112992827B (zh) 2021-04-27 2021-04-27 多通道信号复用的封装结构

Publications (2)

Publication Number Publication Date
CN112992827A true CN112992827A (zh) 2021-06-18
CN112992827B CN112992827B (zh) 2021-08-06

Family

ID=76341684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110456949.2A Active CN112992827B (zh) 2021-04-27 2021-04-27 多通道信号复用的封装结构

Country Status (1)

Country Link
CN (1) CN112992827B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113760363A (zh) * 2021-08-18 2021-12-07 珠海妙存科技有限公司 Pad复用电路、mcu及控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340243A (zh) * 1999-12-14 2002-03-13 皇家菲利浦电子有限公司 减少电感耦合的电子元件
CN1574352A (zh) * 2003-06-24 2005-02-02 罗姆股份有限公司 半导体集成装置
CN101176202A (zh) * 2005-05-30 2008-05-07 罗姆股份有限公司 保护电路和使用了它的半导体装置及发光装置
CN111585564A (zh) * 2020-04-24 2020-08-25 核芯互联(北京)科技有限公司 一种缓冲器阻尼系数的调节方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340243A (zh) * 1999-12-14 2002-03-13 皇家菲利浦电子有限公司 减少电感耦合的电子元件
CN1574352A (zh) * 2003-06-24 2005-02-02 罗姆股份有限公司 半导体集成装置
CN101176202A (zh) * 2005-05-30 2008-05-07 罗姆股份有限公司 保护电路和使用了它的半导体装置及发光装置
CN111585564A (zh) * 2020-04-24 2020-08-25 核芯互联(北京)科技有限公司 一种缓冲器阻尼系数的调节方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113760363A (zh) * 2021-08-18 2021-12-07 珠海妙存科技有限公司 Pad复用电路、mcu及控制方法
CN113760363B (zh) * 2021-08-18 2022-09-30 珠海妙存科技有限公司 Pad复用电路、mcu及控制方法

Also Published As

Publication number Publication date
CN112992827B (zh) 2021-08-06

Similar Documents

Publication Publication Date Title
US8947277B2 (en) Multi-channel sample-and-hold circuit and analog-to-digital converter using the same
CN1526202B (zh) 具有单端输入的高速、高分辨率和低功耗的模/数转换器
US8981985B2 (en) Analog-to-digital converter for a multi-channel signal acquisition system
JP2708007B2 (ja) サンプル・ホールド回路
DE102015121385B4 (de) Kalibrierungstechniken für SAR-ADCs mit Reservoirkondensatoren auf-dem-Chip
US8952839B2 (en) Successive approximation register analog-to-digital converter with multiple capacitive sampling circuits and method
US6437720B1 (en) Code independent charge transfer scheme for switched-capacitor digital-to-analog converter
CN112992827B (zh) 多通道信号复用的封装结构
JPS6211817B2 (zh)
Maddox et al. A 16 bit linear passive-charge-sharing SAR ADC in 55nm CMOS
US20190250191A1 (en) Measurement apparatus
CN1726397A (zh) 外加电压的电流测量装置及所用具有开关的电流缓存器
US8248283B2 (en) Multi-channel SAR ADC
CN1519574A (zh) 半导体装置以及其试验方法
CN110690901A (zh) 高速低功耗sar adc电容失配自校准方法和电路
EP2940862B1 (en) Reference buffer with wide trim range
WO2021218622A1 (en) Ping pong readout structure in image sensor with dual pixel supply
WO2019067653A1 (en) SWITCHED CAPACITY CAN USING SELF-ELEVATOR SWITCHES
CN107656572B (zh) 用数模转换器实现的多路可调电压源及其控制方法
CN116341461A (zh) 一种模拟图像信号采集sip芯片
CN101237238B (zh) 基于开关电流技术的cmos电流舵da转换器
KR20120112166A (ko) 반도체 장치 및 그 구동 방법
US10659073B2 (en) Semiconductor integrated circuitry
CN111525927A (zh) 可增强adc多通道采样精度的系统及其方法
Chen et al. A parallel A/D converter array structure with common reference processing unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant