CN1519574A - 半导体装置以及其试验方法 - Google Patents

半导体装置以及其试验方法 Download PDF

Info

Publication number
CN1519574A
CN1519574A CNA2004100027250A CN200410002725A CN1519574A CN 1519574 A CN1519574 A CN 1519574A CN A2004100027250 A CNA2004100027250 A CN A2004100027250A CN 200410002725 A CN200410002725 A CN 200410002725A CN 1519574 A CN1519574 A CN 1519574A
Authority
CN
China
Prior art keywords
output circuit
semiconductor device
lead
semiconductor switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100027250A
Other languages
English (en)
Inventor
阿部恒夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1519574A publication Critical patent/CN1519574A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种，在半导体开关的特性试验中无需试验专用的端子便可以提高试验精度的半导体装置的试验方法。在半导体装置(100)的特性试验时，第1输出电路对应的控制电路(102)把P型MIS晶体管TP1以及N型MIS晶体管TN1双方设成导通状态，而第2输出电路对应的控制电路(102)则把P型MIS晶体管TP2设成导通状态把N型MIS晶体管TN2设成闭合状态。从探针#1至探针#4之间连接电流源，因而根据使用探针#2、#3测量第1输出电路中输出端子Doutl与第2输出电路中输出端子Dout2间的电位差，从而测量P型MIS晶体管TP1的导通电阻。

Description

半导体装置以及其试验方法
技术领域
本发明涉及一种半导体装置以及其试验方法，更详细讲，是涉及一种能够提高端子的特性试验精度的半导体装置、以及、其半导体装置的试验方法。
背景技术
内有阻尼器等输出电路的IC以及LSI等半导体装置中，作为半导体装置的输出端子的特性试验，输出电路(输出端子)的电阻值被测出。在特性试验中，一般，从测量装置通过探针或插口向输出电路提供电源，测出输出端子的电压，从而求出输出端子的电阻值。近年来，对输出电路中的电阻值的测量有很高的要求，从而不可忽视测量电压时由探针或插口中产生的接触电阻、以及测量装置自身的电阻。
作为提高半导体装置的特性试验精度的技术，在特开2000-214225号公报(专利文献1)中记载了，使用特性试验专用的端子，进行半导体装置的特性试验的技术。图7，表示专利文献1中记载的半导体装置的构成。在这种半导体装置200中，若通过端子P1～P3，向译码器202，输入规定的合成信号，根据从译码器202发送的第1控制信号C1，控制电路203，通过例如把双极晶体管205设成导通状态，进行双极晶体管205的特性试验。
在双极晶体管205的特性试验中，电源端子P4上连接测量型电源B，输出端子P6连接测量型负载L，构成特性试验专用端子的读出端子P10连接电压表Vt3。从测量型电源B，通过电源端子P4、双极晶体管205、输出端子P6、以及，测量型负载L有电流I0流过。在此状态下，根据来自译码器202的第2控制信号C2，首先，把第1开关SW1在规定期间内设成导通状态，再根据连接于读出端子P10的电压表Vt3，测出双极晶体管205的电源端子P4侧的电位Va。接着，把第3开关SW3在规定期间内设成导通状态，根据连接于读出端子P10的电压表Vt3，测出双极晶体管205的输出端子P6侧的电位Vb。
通过测量从测量型电源B提供的电流I0，以及运用电流IO和测出的电位Va、Vb，求出双极晶体管205的导通电阻。在这种技术中，从读出端子P10，通过第1开关SW1以及第3开关SW3，根据选择性地输出双极晶体管205的电源端子P4侧以及输出端子P6侧的电位，排除测量型电源B与电源端子P4连接时接触电阻的影响、以及，测量型负载L与输出端子P6连接时的接触电阻的影响，从而可以求出双极晶体管205的集极-发射极间的下降电压Von。
作为提高半导体装置的特性试验精度的另一种技术，在特开平11-30649号公报(专利文献2)中记载了，输出端子不与测量型负载连接，而测量半导体装置的特性的技术。图8，表示专利文献2中记载的半导体装置的构成。这种半导体装置300中，在进行特性试验时，测量电路305根据来自指示特性试验的控制电路306的指令，将构成输出电路的2个晶体管301、302双方设成导通状态，使贯通电流流过第1晶体管301以及第2晶体管302。
在半导体装置300的特性试验中，测量连接在第1晶体管301与第2晶体管302之间的中间节点310的输出端子309的电位，并根据其电位、以及电源端子303的电位间的电位差，求出第1晶体管301的源极-漏极间的下降电压，再根据输出端子309的电位、以及接地端子304的电位间的电位差，求出第2晶体管302的源极-漏极间的下降电压。半导体装置的特性，是根据各晶体管的源极-漏极间的下降电压、与从电源端子303通过第1晶体管301以及第2晶体管302流向接地端子304的贯通电流的电流值之间的关系而求出。
[专利文献1]
特开2000-214225号公报
[专利文献2]
特开平11-30649号公报
发明内容
但是，在专利文献2所记载的技术中，把多个电源端子303以及接地端子304用同一根线并联，并且在进行半导体装置的特性试验时，分别向这些多个端子连接探针，使多个接触电阻能够并联，从而解除电源端子303以及接地端子304中所产生的接触电阻的影响。因此，当电源端子303以及接地端子304的个数很少时，可以通过解除这些端子所产生的接触电阻的影响而进行半导体装置300的测量试验。且，在专利文献1所记载的技术中，半导体装置，需要配置特性试验的专用端子，因此不利于半导体装置的小型化、或，低成本化。
本发明目的在于，提供一种能够解除上述问题，而在半导体装置中增加新的端子，且，不需要多个电源端子，并能提高半导体装置的特性试验精度的半导体装置以及其试验方法。
为达到上述目的，本发明的半导体装置的试验方法为，对具备，第1电源线、第2电源线、具有分别串联于前述第1电源线和第2电源线之间的第1以及第2半导体开关以及连接于前述第1半导体开关和前述第2半导体开关之间的中间节点的输出端子的第1以及第2输出电路进行试验的方法，其特征在于，导通前述第1输出电路中的前述第1以及第2半导体开关双方的同时，导通前述第2输出电路中的前述第1以及第2半导体开关的一方而闭合另一方，从而根据前述第1输出电路中的输出端子与前述第2输出电路中的输出端子间的电压、以及流过前述第1输出电路的贯通电流，测量前述第1输出电路的前述第1或第2半导体开关的特性。
在本发明的半导体装置的试验方法中，导通第1输出电路中的第1以及第2半导体开关的双方，使得从第1电源线侧向第2电源线侧有贯通了第1输出电路的贯通电流流过，导通第2输出电路中的第1以及第2半导体开关的某一方而闭合另一方，从而求出第1输出电路中的输出端子与第2输出电路中的输出端子间的电位差，并根据其电位差与贯通第1输出电路的贯通电流，测量第1输出电路中的第1或第2半导体开关的特性(电阻值)。通过把第2输出电路中的输出端子用作测量第1输出电路中的第1以及第2半导体开关的第1电源线侧的电位或第2电源线侧的电位的端子来进行试验，使得在半导体装置中无需配置试验专用端子的情况下，便能进行消除了探针-端子间产生的接触电阻影响的高精度的特性试验。
在本发明的半导体装置的试验方法中，前述第1输出电路中的前述第1以及第2半导体开关中的至少一方，由并联的多个晶体管构成，而导通这些多个晶体管内的被选中的晶体管为好。此时，例如，使并联的晶体管可以根据保险丝等的开关而选择连接个数，从而对应半导体开关的特性试验的结果，选择其连接个数，可以得到具有所期望特性的半导体开关。
此外，本发明的半导体装置的试验方法中，从3个以上的输出电路中，选择任意的2个输出电路当作前述第1以及第2输出电路为好。当半导体装置具有3个以上的输出电路时，可从那些输出电路中，选择任意的2个输出电路，而对使用另一方输出电路中的输出端子2个中的一方的输出电路中的第1以及第2半导体开关的特性进行试验。
本发明的半导体装置的试验方法，根据从外部管脚输入的外部信号，控制前述第1以及第2输出电路中的前述第1以及第2晶体管的导通·闭合为好。特性试验中使用的第1以及第2输出电路，可以根据从外部输入到半导体的外部信号进行选择。
本发明的半导体装置的试验方法中，在前述第1电源线与前述第2电源线之间连接稳定电流源为好。在这种情况下，可使第1输出电路中有所期望的贯通电流流过。
本发明的存储媒体，其特征在于，把上述的本发明的试验方法当作程序来进行存储。
本发明的半导体装置，其特征在于，具备：第1电源线以及第2电源线；具有分别串联在第1电源线与第2电源线之间的第1以及第2半导体开关以及连接在前述第1半导体开关与前述第2半导体开关之间的中间节点上的输出端子的多个输出电路；测试时，导通1个输出电路中的前述第1以及第2半导体开关双方，而只导通另1个输出电路中的前述第1以及第2半导体开关的一方的控制电路。
本发明的半导体装置中，控制电路，在试验时，导通多个输出电路中的1个输出电路(以下，称作测量对象的输出电路)的第1以及第2半导体开关双方，导通测量对象以外的另1个输出电路(以下，称作基准的输出电路)的第1以及第2半导体开关的任一方而闭合另一方。当在测量对象的输出电路中，贯通电流从第1电源线通过第1以及第2半导体开关流过第2电源线时，使用基准输出电路中的输出端子，可以测出测量对象的输出电路中的第1或第2半导体开关的第1电源线侧的电位或第2电源线侧的电位。因此，在测出测量对象的输出电路中的第1或第2半导体开关的第1电源线侧的电位或第2电源线侧的电位的试验中无需配置试验专用的端子，便可以进行解除了端子-探针间产生的接触电阻的影响的高精度的特性试验。
本发明的半导体装置中，前述控制电路，闭合全部的前述1个以及前述另1个输出电路以外的输出电路中的前述第1以及第2半导体开关为好。在这种情况下，试验时，根据使得从第1电源线通过测量对象以及基准输出电路以外的输出电路至第2电源线没有电流流过，可以进一步提高试验精度。
本发明的半导体装置，可以使前述第1以及第2半导体开关由一对p通道晶体管以及n通道晶体管构成。p通道晶体管以及n通道晶体管，可由MIS晶体管或MOS晶体管构成，而且，也可由其他晶体管构成。
本发明的半导体装置，可由至少并联了前述第1以及第2半导体开关中的一方的多个晶体管构成。在这种情况下，例如，并联的晶体管，可根据保险丝等开关选择连接个数，而通过采用对应半导体开关特性试验的结果选择其连接个数的构成，可以得出具有所期望的特性的半导体开关。
本发明的半导体装置中，前述控制电路，具备对前述外部信号进行译码的译码器为好。在这种情况下，可使控制电路根据外部信号进行工作。
本发明的半导体装置中，前述控制电路可进一步具备，根据在前述译码器中进行了译码的信号选择输入到前述第1以及第2半导体开关的控制电位的选择器。在这种情况下，选择器中，至少输入控制第1以及第2半导体开关的导通·闭合的信号，而第1以及第2半导体开关，对应选择器的输出(选择)，控制导通·闭合。
本发明的半导体装置，进而具备，响应来自前述控制电路的信号，从前述第1以及第2电源线的至少一方断开作为前述输出电路以及前述控制电路以外的电路且与前述第1以及第2电源线连接的电路的电源控制部为好。在这种情况下，通过由电源控制部把其他电路从第1电源线以及第2电源线断开，可以使得电流通过其他电路从第1电源线流过第2电源线，从而可以进一步提高试验精度。
本发明的半导体装置中，前述的多个输出电路，共同连接在从前述第1以及第2电源线中的至少一方分出的分支电源线上为好。在这种情况下，从基准输出电路中的输出端子至测量对象的输出电路中的第1或第2半导体开关的第1或第2电源线侧之间的配线电阻的影响变小，从而可以进一步提高试验的精度。
附图说明
图1为表示本发明的第1实施方式例的半导体装置的构成例的框图。
图2(a)为表示控制电路的构成例的框图，而图(b)为表示控制电路102的输出电位的组合状态的表格。
图3为表示半导体装置100的特性试验的顺序例的流程图。
图4为试验时的半导体装置100的等价电路。
图5为试验时的半导体装置100的另一种等价电路。
图6为表示本发明的第2实施方式例的半导体装置的构成例的框图。
图7为表示以往的半导体装置构成例的框图。
图8为表示以往半导体装置的另一种构成的框图。
具体实施方式
以下，参照图面，根据本发明的实施方式的例子，进一步详细说明本发明。图1为表示本发明的第1实施方式例的半导体装置的构成例。这种半导体装置100，由例如SDRAM构成，且具备，命令译码器101、其他电路103、分离开关104、高电位侧电源发射器(以下，称作VDD发射器)105、低电位侧电源发射器(以下，称作GND发射器)106。半导体装置100，进而具备，n个(n为2以上的整数)由一对P型MIS晶体管TP以及N型MIS晶体管TN、输出端子Dout、以及控制电路102构成的输出电路。
高电位侧电源线(以下，称作VDD线)107，与可以提供电源VDD或用于输出电路的电源VDDQ的VDD发射器105连接。低电位侧电源线(以下，称作GND线)108，与可以提供接地电源GND或低电源电位VSS的GND发射器106连接。在VDD线107与GND线108之间，连接了构成输出电路的串联有源极·漏极线的一对P型MIS晶体管TP以及N型MIS晶体管TN。半导体装置100，可以从连接于一对P型MIS晶体管TP以及N型MIS晶体管TN的中间节点的输出端子Dout向外部输出信号。
命令译码器101，例如，对16位的地址输入Addr、以及控制信号输入/WE、/RAS、/CS构成的外部输入信号进行译码。命令译码器101，根据外部输入信号的译码结果制定输入命令，并向控制电路102发送控制信号Ci(i＝1～n)的同时，向分离开关104发送分离信号Coc。分离开关104，配置在和VDD线107连接在相同的VDD发射器105的分支配线109与输出电路以外的其他电路103之间，并在进行半导体装置100的输出端子(输出电路)的特性试验时，使其他电路103中没有电流。分离开关104，响应来自命令译码器101的分离信号Coc，从分支配线109断开其他电路103。
控制电路102，分别对应构成输出电路的一对P型MIS晶体管TP以及N型MIS晶体管TN而配置。各控制电路102中，输入来自命令译码器101的控制信号Ci、以及数据信号Di1、Di2。各控制电路102，则根据收到的控制信号Ci，产生分别输入到一对P型MIS晶体管TP以及N型MIS晶体管TN的门控制信号gP、gN。
图2(a)为表示控制电路102的构成例，图(b)为表示控制电路102的输出电位的组合状态。各控制电路102，具备第1选择器121以及第2选择器122。第1选择器121中，输入平时工作时作为第1门控制信号gPi可以输入到P型MIS晶体管TPi控制极的第1数据信号Di1、L电平的GND电位、H电平的VDD或VDDQ(以下，简化成VDD(Q))电位。而第2选择器122中，输入平时工作时作为第2门控制信号gNi可以输入到N型MIS晶体管TNi的第2数据信号Di2、L电平的GND电位、H电平的VDD(Q)电位。第1选择器121以及第2选择器122，把来自命令译码器101的控制信号Ci分别作为选择信号使用，并在这些输入信号中选择某一项作为门控制信号gPi、gNi输出。
控制电路102，通常工作时，从第1选择器121输出第1数据信号Di1，而从第2选择器122输出第2数据信号Di2。控制电路102，在进行半导体装置100的特性试验时，当把P型MIS晶体管TPi以及N型MIS晶体管TNi双方设定成导通状态时，如图2(b)所示，从第1选择器121输出GND电位的第1门控制信号gPi，且，从第2选择器122输出VDD(Q)电位的第2门控制信号gNi。此外，当把P型MIS晶体管TPi设定成导通状态，且把N型MIS晶体管TNi设定成闭合状态时，从第1选择器121以及第2选择器122分别输出GND电位的第1门控制信号gPi以及第2门控制信号gNi，而当把P型MIS晶体管TPi设定成闭合状态，且把N型MIS晶体管TNi设定成导通状态时，从第1选择器121以及第2选择器122分别输出VDD(Q)电位的第1门控制信号gPi以及第2门控制信号gNi。控制电路102，当把P型MIS晶体管TPi以及N型MIS晶体管TNi双方设定成闭合状态时，从第1选择器121输出VDD(Q)电位的第1门控制信号gPi，且，从第2选择器122输出GND电位的第2门控制信号gNi。
图3为表示半导体装置100的特性试验的顺序例。以下，对于进行具有第1输出端子Dout1的第1输出电路的特性试验时，作为基准使用具有第2输出端子Dout2的第2输出电路的例子进行说明。更具体讲，使用，VDD发射器105、GND发射器106、测量对象的第1输出端子Dout1、以及作为基准的第2输出端子Dout2的4个端子(发射器)，从而根据四端子法求出，连接在第1输出电路中的输出端子Dout1的P型MIS晶体管TP1的导通电阻RP1以及N型MIS晶体管TN1的导通电阻RN1。
Figure A20041000272500141
当进行第1输出电路的特性试验时，在半导体装置100中，如图1所示，探针#1与VDD发射器105连接，探针#4与GND发射器106连接，探针#2与作为试验对象的第1输出端子Dout1连接，探针#3与作为基准使用的第2输出端子Dout2连接。在探针#1与探针#4之间连接电流源，而在探针#2与探针#3之间连接电压表。再者，图1中的等价电阻RCL1，表示从VDD发射器105至P型MIS晶体管TP1之间的配线电阻以及探针#1与VDD发射器105之间的接触电阻之合，而等价电阻RCL2，则表示从GND发射器106至N型MIS晶体管TN1之间的配线电阻以及探针#4与GND发射器106之间的接触电阻之合。
作为测量对象的第1输出电路所对应的控制电路102，根据来自命令译码器101的控制信号C1，输出GND电位的第1门控制信号gP1以及VDD(Q)电位的第2门控制信号gN1，并把连接在第1输出端子Dout1的一对P型MIS晶体管TP1以及N型MIS晶体管TN1双方设成导通状态(步骤S1)。由此，在第1输出电路中，从VDD线107至GND线108，有穿过一对P型MIS晶体管TP以及N型MIS晶体管TN贯通电流流过。连接在与测量对象的输出电路相同的VDD线107以及GND线108上并用作基准的第2输出电路所对应的控制电路102，输出GND电位的第1门控制信号gP2以及第2门控制信号gN2，并把连接在第2输出端子Dout2的一方晶体管的P型MIS晶体管TP2设成导通状态，而把另一方晶体管的N型MIS晶体管TN2(步骤S2)。
在这里，第3至第n的输出电路所对应的控制电路102，根据来自命令译码器101的控制信号，输出VDD(Q)电位的第1门控制信号gP以及GND电位的第2门控制信号gN，并把P型MIS晶体管TP以及N型MIS晶体管TN双方设成闭合状态。且，当有与测量对象的输出电路连接在相同的VDD发射器105以及GND发射器108上的其他电路103时，从命令译码器101发送分离信号Coc至分离开关104，从而分离开关104从分支配线109分离其他电路103。由此，从VDD发射器105通过探针#1提供的电流，实际上只通过构成测量对象的输出电路(第1输出电路)的一对P型MIS晶体管TP1以及N型MIS晶体管TN1，从GND发射器106输出到探针#4上。
使用探针#2和探针#3测量第1输出端子Dout1与第2输出端子Dout2间的电位差V1(步骤S3)。此时，作为基准的第2输出电路中，只有VDD线107侧的P型MIS晶体管TP2是导通状态，因此第2输出端子Dout2的电位变得与VDD线107的电位相同。因此，第1输出端子Dout1与第2输出端子Dout2间的电位差V1，便成为VDD线107与第1输出端子Dout1之间的电位差，换言之，这种电位差V1，与构成第1输出电路的P型MIS晶体管TP1的源极-漏极间的下降电压相同。
图4为表示步骤S3状态中半导体装置100的等价电路。作为测量对象的第1输出电路中，从电流源110通过探针#1以及VDD发射器105提供电流I，而电流I流过，等价电阻RCL1、作为目前的测量对象的P型MIS晶体管TP1(导通电阻RP1)、N型MIS晶体管TN1(导通电阻RN1)、以及等价电阻RCL2，由GND发射器106以及探针#4输出。再看图3，测量从探针#1流入探针#4的电流I(步骤S4)，并根据该电流值I与步骤S3中所测量的电压值V1，使用欧姆法则求出P型MIS晶体管TP1的导通电阻RP1(步骤S5)。
测量P型MIS晶体管TP1的导通电阻后，第2输出电路所对应的控制电路102，输出VDD(Q)电位的第1门控制信号gP2以及第2门控制信号gN2，并把一方晶体管P型MIS晶体管TP2设成闭合状态，而把另一方晶体管N型MIS晶体管TN2设成导通状态(步骤S6)。再次使用探针#2和探针#3测量第1输出端子Dout1与第2输出端子Dout2间的电位差V2(步骤S7)。此时，作为基准的第2输出电路中，只有GND线108侧的N型MIS晶体管TN2是导通状态，因此第2输出端子Dout2的电位变得与GND线108的电位相同，而第1输出端子Dout1与第2输出端子Dout2间的电位差V2，便成为与构成第1输出电路的N型MIS晶体管TN1的源极-漏极间的下降电压的值相同。
图5为表示步骤S7状态中半导体装置100的等价电路。作为测量对象的第1输出电路中，从电流源110通过探针#1以及VDD发射器105提供电流I，而电流I流过，等价电阻RCL1、P型MIS晶体管TP1(导通电阻RP1)、作为目前的测量对象的N型MIS晶体管TN1(导通电阻RN1)、以及等价电阻RCL2，由GND发射器106以及探针#4输出。再看图3，根据从探针#1流入探针#4的电流I与步骤S7中所测量的电压值V2，使用欧姆法则求出N型MIS晶体管TN1的导通电阻RN1(步骤S8)。
在本实施方式例中，把与测量对象的输出电路连接在相同的VDD线107以及GND线108上输出电路用于作基准。作为基准使用的输出电路中，通过把一对P型MIS晶体管TP以及N型MIS晶体管TN中的某一方设成导通状态而另一方设成闭合状态，可以从基准输出端子输出VDD线107以及GND线108的电位。构成测量对象的输出电路的一对P型MIS晶体管TP以及N型MIS晶体管TN双方设定成导通状态使得有贯通电流流过，并根据该贯通电流值与测量对象的输出端子-基准输出端子间的电位差之间的关系，求出P型MIS晶体管TP的导通电阻RP1以及N型MIS晶体管TN的导通电阻RN1。在探针#2-探针#3之间(图4或图5)中没有电流流过，因此可以进行排除了探针与端子(发射器)的接触电阻的影响的特性试验，从而提高了半导体装置的特性试验的精度。
图7所示的专利文献1中，由试验专用端子把晶体管的VDD线侧电压与GND线侧电压分成2阶段输出，从而求出电流路线(集电极·发射极间)的下降电压，但在本实施方式例中，把测量对象以外的输出端子作为基准使用，而从基准输出端子输出晶体管的VDD线侧电压或GND线侧电压，并根据该电压与测量对象的输出端子间的电位差，求出晶体管的源极-漏极间的下降电压。因此，即使在探针#1以及探针#4中产生接触电阻时，也可以准确地求出P型MIS晶体管TP1以及N型MIS晶体管TN1的源极-漏极间的下降电压。在半导体装置100中，控制电路102需要有实现作为基准使用的输出电路的控制的电路，但因该电路非常小所以芯片大小几乎不增加。且，不需要另设特性试验专用的端子，因此对于限制端子数的半导体装置，也可提高特性试验的试验精度。
图6为表示本发明的第2实施方式例的半导体装置的构成例。这种半导体装置100A，在第1输出电路由m个并联的P型MIS晶体管TP1K(k：1～m)以及并联的N型MIS晶体管TN1k构成的点上与第1实施方式例有所不同。在半导体装置100A中，并联了串联在第1输出端子Dout1与VDD线107之间的一对开关SWP1K以及P型MIS晶体管TP1K，且并联了串联在第1输出端子Dout1与GND线108之间的一对开关SWN1K以及P型MIS晶体管TN1K。开关SWP1K与开关SWN1K，分别构成例如保险丝。
输出电路中VDD线107侧的导通电阻，例如，当闭合了全部从输出端子Dout1与VDD线107之间的开关SWP11至开关SWP1m时，成为并联的P型MIS晶体管TP11至TP1m的导通电阻的合成电阻，而当只闭合了第1开关SWP11时，则成为P型MIS晶体管TP11的导通电阻。即，在半导体装置100A中，通过控制开关SWP1K或开关SWN1K的开关状态，可以改变输出端子Dout1的导通电阻。在半导体装置100A中，以与图3所示的顺序相同的顺序，测量第1输出电路中的VDD线107侧以及GND线108侧的导通电阻，并分别控制开关SWP1K或开关SWN1K的开关状态，使得这些电阻值成为所期望的电阻值。
在本实施方式例中，通过控制开关SWP1K以及开关SWN1K的开关状态，输出电路中的VDD线107侧以及GND线108侧的导通电阻分别地被改变。因此，对应半导体装置的特性试验的结果，可以把输出电路的导通电阻控制成所期望的值。
再者，在上述实施方式例中，对输出电路由P型MIS晶体管以及N型MIS晶体管构成的例子进行了说明，但输出电路若由控制输出端子与高电位电源线的导通·闭合的电路、以及控制输出端子与低电位电源线的导通·闭合的电路构成为更好，且不限于P型MIS晶体管以及N型MIS晶体管。且，半导体装置，不限于SDRAM，而如果在特性试验时能分别对输出电路的高电位电源线侧以及低电位电源侧进行导通·闭合控制，由其他装置构成也无妨。
在上述实施方式例中，对第1输出端子Dout1的特性试验时第2输出端子Dout2作为基准使用的例子进行了说明，但是本发明并不限于此，作为基准可以使用与测量对象的输出电路连接在相同的VDD发射器以及GND发射器的任意的输出电路的输出端子。此时，当测量对象的输出电路所连接的VDD线与基准的输出电路所连接的VDD线有同一个分支配线时，VDD线的配线电阻的影响会减小，从而提高了试验精度。且，当测量对象的输出电路所连接的GND线与基准的输出电路所连接的GND线有同一个分支配线时，也同样会提高试验精度。
在上述第2实施方式例中，对于第1输出电路由分别并联的多个P型MIS晶体管以及N型MIS晶体管构成而第2输出电路由一对P型MIS晶体管以及N型MIS晶体管构成的例子进行了描述，但是本发明并不限于此，也可以是全部的输出电路都由分别并联的多个P型MIS晶体管以及N型MIS晶体管构成，也可以是只有连接在规定端子的输出电路由分别并联的多个P型MIS晶体管以及N型MIS晶体管构成。并联的P型MIS晶体管的并列个数与N型MIS晶体管的并列个数，可以是相同值。
此外，在第2实施方式例中，还对于并联了一对开关SWP1K以及P型MIS晶体管TP、并联了一对开关SWN1K以及N型MIS晶体管TN、在P型MIS晶体管TP以及N型MIS晶体管TN中分别输入同样的门控制信号gP以及gN的例子进行说明，但也可以代替开关SWP1K以及开关SWN1K而向每个P型MIS晶体管TP以及N型MIS晶体管TN输入不同的门输入信号，并根据P型MIS晶体管TP以及N型MIS晶体管TN自身的导通·闭合，改变输出电路的电阻值。在这种情况下，对多个P型MIS晶体管TP以及N型MIS晶体管TN中的任何1个，输入来自控制电路102的门控制信号gP以及gN，而对其他的P型MIS晶体管TP以及N型MIS晶体管TN，例如，可以使半导体100A中配置电阻器，并参照电阻器的值，决定单独输入的门控制信号的电位。
以上，根据适当的实施方式例对本发明进行了说明，但本发明的半导体装置以及其试验方法，并不限于上述实施方式例，也可以将由上述实施方式例的构成进行了种种补正以及变更的半导体装置以及其试验方法包含在本发明的范围中。例如，输出电路可由输入电路构成。
如上所述，在本发明的半导体装置以及其试验方法中，通过把多个输出电路中的测量对象的输出电路(第1输出电路)以外的另1个输出电路(第2输出电路)的第1以及第2半导体开关的某一方设成导通状态而另一方控制成闭合状态，可以使用另1个输出电路的输出端子测出测量对象的输出电路中第1或第2半导体开关的第1电源线侧的电位或第2电源线侧的电位，因此无需在试验中配置专用的端子，从而可以进行解除了端子-探针间产生的接触电阻的影响的高精度的特性试验。

Claims (14)

1.一种半导体装置的试验方法，是对于具有，第1电源线、第2电源线、以及具有分别串联在前述第1电源线与第2电源线之间的第1以及第2半导体开关以及连接在前述第1半导体开关与前述第2半导体开关之间的中间节点的输出端子的第1以及第2输出电路的半导体装置进行试验的方法，其特征在于，
把所述第1输出电路中的所述第1以及第2半导体开关双方设成导通状态的同时，把所述第2输出电路中的所述第1以及第2半导体开关的一方设成导通状态而另一方设成闭合状态，
根据所述第1输出电路中输出端子与所述第2输出电路中输出端子间的电压以及流过所述第1输出电路的贯通电流，测量所述第1输出电路中的所述第1或第2半导体开关的特性。
2.根据权利要求1所述的半导体装置的试验方法，其特征在于，所述第1输出电路的所述第1以及第2半导体开关中至少一方，由并联的多个晶体管构成，并把所选个数的多个晶体管内的晶体管设成导通状态。
3.根据权利要求1或2所述的半导体装置的试验方法，其特征在于，从3以上的输出电路中选择任意1个输出电路当作所述第1以及第2输出电路。
4.根据权利要求1至3中的任一项所述的半导体装置的试验方法，其特征在于，由从外部管脚输入的外部信号，控制所述第1以及第2输出电路的所述第1以及第2晶体管的导通·闭合状态。
5.根据权利要求1至4中的任一项所述的半导体装置的试验方法，其特征在于，在所述第1电源线与所述第2电源线之间连接稳定电流源。
6.存储媒体将权利要求1至3的任一项所述的试验方法进行程序化后进行存储。
7.半导体装置，其特征在于，具备：
第1电源线以及第2电源线；
多个输出电路，具有分别串联在所述第1电源线与第2电源线之间的第1以及第2半导体开关、以及连接在所述第1半导体开关与所述第2半导体开关之间的中间节点的输出端子；
控制电路，在测试时把1个输出电路的所述第1以及第2半导体开关双方设成导同状态而只把另1个输出电路的所述第1以及第2半导体开关的一方设成导通状态。
8.根据权利要求7所述的半导体装置，其特征在于，所述控制电路把所述1个以及所述另1个输出电路以外的输出电路的所述第1以及第2半导体开关全部设成闭合状。
9.根据权利要求7或8所述的半导体装置，其特征在于，所述第1以及第2半导体开关由一对p通道晶体管以及n通道晶体管构成。
10.根据权利要求7至9中的任一项所述的半导体装置，其特征在于，所述第1以及第2半导体开关中至少一方由并联的多个晶体管构成。
11.根据权利要求7至10中的任一项所述的半导体装置，其特征在于，所述控制电路具备对所述外部信号进行译码的译码器。
12.根据权利要求11所述的半导体装置，其特征在于，所述控制电路进而具备可以根据被所述译码器进行译码的信号选择输入到所述第1以及第2半导体开关的控制电位的选择器。
13.根据权利要求7至12中的任一项所述的半导体装置，其特征在于，进而具备，对应来自所述控制电路的信号把作为所述输出电路以及所述控制电路以外的电路连接在所述第1以及第2电源线的电路从前述第1以及第2电源线的至少一方切断的电源控制部。
14.根据权利要求7至13中的任一项所述的半导体装置，其特征在于，所述多个输出电路共同连接在从所述第1以及第2电源线的至少一方分出的分支电源线上。
CNA2004100027250A 2003-01-20 2004-01-19 半导体装置以及其试验方法 Pending CN1519574A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP011440/2003 2003-01-20
JP2003011440A JP2004226115A (ja) 2003-01-20 2003-01-20 半導体装置及びその試験方法

Publications (1)

Publication Number Publication Date
CN1519574A true CN1519574A (zh) 2004-08-11

Family

ID=32732770

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100027250A Pending CN1519574A (zh) 2003-01-20 2004-01-19 半导体装置以及其试验方法

Country Status (4)

Country Link
US (2) US6999889B2 (zh)
JP (1) JP2004226115A (zh)
CN (1) CN1519574A (zh)
TW (1) TWI232304B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237340A (zh) * 2010-04-02 2011-11-09 索尼公司 半导体装置和测试半导体装置的多个元件的方法
CN103688180A (zh) * 2012-07-18 2014-03-26 丰田自动车株式会社 半导体装置的检验装置、检验系统、检验方法、以及检验完成的半导体装置的生产方法
CN105445635A (zh) * 2014-07-29 2016-03-30 华润赛美科微电子(深圳)有限公司 金属氧化物半导体场效应管的导通电阻的测量方法
CN111766495A (zh) * 2020-06-24 2020-10-13 珠海迈巨微电子有限责任公司 Mosfet导通电阻的检测电路和方法、芯片及电池管理系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262628B2 (en) * 2004-07-02 2007-08-28 Primarion, Inc. Digital calibration with lossless current sensing in a multiphase switched power converter
US6965838B1 (en) * 2004-05-27 2005-11-15 International Business Machines Corporation Apparatus having in-circuit FET on-resistance characterization
JP2006170878A (ja) * 2004-12-17 2006-06-29 Sony Corp 電子回路デバイス、および、その測定方法
US20070031467A1 (en) * 2005-08-04 2007-02-08 Abrahams John M Composition and method for vascular embolization
US7256605B2 (en) * 2005-11-14 2007-08-14 Semiconductor Components Industries, L.L.C. Diagnostic circuit and method therefor
DE102006049324A1 (de) * 2006-10-19 2008-04-30 Austriamicrosystems Ag Halbleiterkörper und Verfahren zum Testen eines Halbleiterkörpers
JP4711940B2 (ja) * 2006-12-08 2011-06-29 株式会社東芝 半導体集積回路およびこの半導体集積回路の終端抵抗の測定方法
JP5157313B2 (ja) * 2007-08-15 2013-03-06 富士通株式会社 半導体装置
JP5057350B2 (ja) * 2008-02-27 2012-10-24 パナソニック株式会社 半導体集積回路、およびこれを備えた各種装置
JP5544717B2 (ja) * 2009-01-15 2014-07-09 富士通株式会社 半導体装置及び試験方法
US8217673B2 (en) 2009-09-02 2012-07-10 Freescale Semiconductor, Inc. Method and circuit for testing integrated circuit
US8972216B2 (en) 2010-03-09 2015-03-03 Infineon Technologies Austria Ag Methods and apparatus for calibration of power converters
CN104267329B (zh) * 2014-10-21 2017-03-15 京东方科技集团股份有限公司 晶体管测试电路以及测试方法
KR102217920B1 (ko) * 2014-12-15 2021-02-22 삼성디스플레이 주식회사 표시 장치
CN108732480B (zh) * 2018-05-24 2020-07-10 江苏矽导集成科技有限公司 基于SiC MOSFET器件并联使用的自动化分拣电路及自动化分拣方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0382868B1 (de) * 1989-02-16 1993-01-27 MANIA GmbH & Co. Schaltung zum Messen von Widerständen von Prüflingen
US5371457A (en) * 1991-02-12 1994-12-06 Lipp; Robert J. Method and apparatus to test for current in an integrated circuit
EP0585505B1 (en) * 1992-06-26 2001-10-31 STMicroelectronics S.r.l. Low noise buffer
DE59201675D1 (de) * 1992-08-07 1995-04-20 Siemens Ag Schaltungsanordnung zum Steuern einer Last und zum Erkennen einer Leitungsunterbrechung.
DE69529367T2 (de) * 1994-08-19 2004-01-22 Kabushiki Kaisha Toshiba, Kawasaki Halbleiterspeicheranordnung und hochspannungsschaltende Schaltung
US5808502A (en) * 1995-06-05 1998-09-15 Hewlett-Packard Co. Parallel micro-relay bus switch for computer network communication with reduced crosstalk and low on-resistance using charge pumps
US5875103A (en) * 1995-12-22 1999-02-23 Electronic Measurements, Inc. Full range soft-switching DC-DC converter
JPH1130649A (ja) 1997-07-10 1999-02-02 Mitsubishi Electric Corp 半導体回路のテスト方法及びテスト装置
GB2333191A (en) * 1998-01-08 1999-07-14 Fujitsu Microelectronics Ltd DAC current switch with reduced crossover noise
US6313657B1 (en) * 1998-12-24 2001-11-06 Advantest Corporation IC testing apparatus and testing method using same
JP2000214225A (ja) 1999-01-25 2000-08-04 Rohm Co Ltd 半導体装置
EP1279042A2 (en) * 2000-04-26 2003-01-29 Koninklijke Philips Electronics N.V. Electronic circuit device with a short circuit switch and method of testing such a device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237340A (zh) * 2010-04-02 2011-11-09 索尼公司 半导体装置和测试半导体装置的多个元件的方法
CN103688180A (zh) * 2012-07-18 2014-03-26 丰田自动车株式会社 半导体装置的检验装置、检验系统、检验方法、以及检验完成的半导体装置的生产方法
CN103688180B (zh) * 2012-07-18 2016-07-06 丰田自动车株式会社 半导体装置的检验装置、检验系统、检验方法、以及检验完成的半导体装置的生产方法
CN105445635A (zh) * 2014-07-29 2016-03-30 华润赛美科微电子(深圳)有限公司 金属氧化物半导体场效应管的导通电阻的测量方法
CN105445635B (zh) * 2014-07-29 2017-05-17 华润赛美科微电子(深圳)有限公司 金属氧化物半导体场效应管的导通电阻的测量方法
CN111766495A (zh) * 2020-06-24 2020-10-13 珠海迈巨微电子有限责任公司 Mosfet导通电阻的检测电路和方法、芯片及电池管理系统

Also Published As

Publication number Publication date
US20040148123A1 (en) 2004-07-29
TW200413738A (en) 2004-08-01
US20060064272A1 (en) 2006-03-23
US6999889B2 (en) 2006-02-14
JP2004226115A (ja) 2004-08-12
TWI232304B (en) 2005-05-11
US7050920B2 (en) 2006-05-23

Similar Documents

Publication Publication Date Title
CN1519574A (zh) 半导体装置以及其试验方法
CN1200433C (zh) 非易失存储器高速读出用基准单元
CN1707382A (zh) 温度传感器电路及其校准方法
CN101044411A (zh) 用于高清晰度多媒体接口集成电路的自测电路
US7808269B2 (en) Semiconductor integrated circuit
CN106251898A (zh) 半导体装置、半导体装置的读出方法、以及搭载有半导体装置的ic卡
CN110196397A (zh) 电源电压检测电路、半导体装置以及电子设备
CN109729752A (zh) 绝缘栅型半导体器件驱动电路
CN1747065A (zh) 用于生成参考电压的方法和电路
CN105850044B (zh) 电压控制型器件的驱动电路
CN1726397A (zh) 外加电压的电流测量装置及所用具有开关的电流缓存器
CN113419589B (zh) 电路参量的修调方法、修调电路、芯片、电子设备
CN106533406A (zh) Mos管参数退化电路、测试电路及预警电路
JP2005217870A (ja) Ａ／ｄ変換装置
CN106257922A (zh) 感测器件、图像感测系统及其方法
CN1877992A (zh) 最大电压检测电路和最小电压检测电路
CN218162431U (zh) 一种双向电平转换电路
JP2010230668A (ja) 試験装置およびドライバ回路
CN110248123B (zh) 图像感测装置
CN115565900A (zh) 测试电路及其操作方法
CN101995523A (zh) 互连线有源器件测试结构及方法
JP4876725B2 (ja) 多数決回路
CN101309073A (zh) 电容电路
JPH10256486A (ja) 半導体入力回路
CN1204859A (zh) 电流检测型读出放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication