TWI232304B - Semiconductor device having a test circuit for testing an output circuit - Google Patents

Description

五、發明說明 【發明所屬之技術領蜮 本發明係有關於一 半導體裝置，以及—種具有測試輸出電路之測試電路之 法。 則試半導體裝置之輸出電路之方 【先前技術] 内含有輪出電路， 如1C或LSI，係要受 如緩衝電路’之半導體裝置，比 路之輸出端（外部端）之、’則忒，其中要測量該輸出電 機台之電源電壓經由一.2、在5亥特性測試申，在將測試 測量該外部端上之輪出饋2輸出電路後’要 阻值。因為現今在輸出電路之電阻值到該外部端之電 準度，在電壓測量過程中， ’、彳里上需要特別高精 端上所造成之接觸電阻值及ς' Ζ f 插座在該外部 適當的。 μ 11式枝口本身的電阻值是不 曰本專利公開案號jp〜A〜 … 性測試中之精準度之#術 田述一種改善特 、曰丨# * 技打’其中對特性測試使用了專用的 。第7圖顯示此專利公開案中之測試電路。的 導體裝置2 0 0中’如果將特定作费細人 半 、 疋乜唬組合經由輸入端P 1〜P 3饋 入，一解碼器2〇2送出一第一控制信號π，一控制電路2〇3 根據該控制信號C1而導通一雙極電晶體20 5，因而雙極電 晶體2 0 5受到該特性測試。 在該雙極電晶體2 0 5之該特性測試中，一電源端p4係 連接至一測試電源（電池）B1 ’ 一輸出端係連接至一測量負 載L1 ’以及一感應端p 1 〇係連接至一電屢表y 士 3。一電流I 〇

2133-6096-PF(N2).ptd 第6頁 1232304 ( 五、發明說明（2) " — -- 從該電池B1流出並經過該電源端P4，雙極電晶體2〇5，該 輪出端P6與該測量負載L1。在此態下，解碼器2〇2送出Γ 第二控制信號C2，以讓一第一開關SW1導通於一特定時間 、内，因而連接至該感應端P10之該電壓表Vt3可指示出在雙 極電晶體2 0 5之該射極（或源極端p 4 )上之電壓v a。接著， ~第三開關S W 3係導通於一特定時間内，因而連接至該感 應端P1之該電壓表Vt3可指示出在雙極電晶體2〇5之該集極 (或輸出端P6 )上之電壓Vb。 也測量從該電池B1輸出之該電流丨〇，·故可從所測量之 電流10與電壓Va與Vb來得到雙極電晶體2〇5之導通電阻 值。在上述技術中，藉由選擇性導通該第一開關sw 1或該 第三開關SW3可將該電源端P4或該輸出端ρβ上之電壓通過 該感應端Ρ10。藉由送出該電源端Ρ4或該輸出端Ρ6上之電 壓，可得到該雙極電晶體2 0 5之射極至集極電壓降Von，但 本質上不考慮該測量負載L1連接至該輸出端P6所造成之接 觸電阻值之影響。 然而，在日本專利公開案號JP — A —2〇〇〇 —2 1 4 225之技術 中’該半導體裝置所用之專利測試端大大地增加該半導體 装置之尺寸。 曰本專利公開案號jp_A — 11 — 3〇649描述改善半導體裝 置之特性測試準確度之另一技術，其中可在不將該輸出端 連接至該測量負載的情況下測量半導體裝置之特性。第8 圖顯示在該特性測試中之電路圖。在該半導體裝置3 〇 〇之 特性測試中’一控制電路3 〇 6控制第一與第二電晶體3 0 1與

2133-6096-PF(N2).ptd 第7頁 1232304 五、發明說明（3) 3 0 2之導通，因而有一貫穿電流流經電晶體3 〇 1與3 〇 2。 要測量連接至一中間節點3 1 0之該輸出端3 0 9之電位， σ玄中間郎點3 1 0連接電晶體3 0 1與3 0 2之源極-汲極路徑，以 及为別根據該輸出端3 0 9與該電源端3 0 3間之電位差及該輸 出端3 0 9與該接地端3 0 4間之電位差來得到電晶體3 〇 1與3 〇 2 之源極-汲極電壓降。根據各電晶體3〇1與3〇2之源極-汲極 電壓降間之關係，以及從該電源端3 〇 3經過該第一與第二 電晶體3 0 1與3 0 2而流至該接地端3 0 4之該貫穿電流之電流 值’來得到該半導體裝置3 0 〇之特性。 在曰本專利公開案號J Ρ - A - 1 1 - 3 0 6 4 9之上述技術中， 電源端3 0 3與接地端3 〇 4之接觸電阻值之影響係被此結構所 減輕’其中各電源端3 0 3與接地端3〇4需要大量的端點接 腳’該些接腳接觸至並聯之各探針接腳。 然而’此技術受限於電源端3 0 3與接地端3 0 4要大旦 端點接腳之情況，如果電源端3〇3或接地端3〇4只有少:的 端點接腳，由接觸電阻值所造成之影響無法被有二二、 •【發明内容】 # % 。 考量習知技術之上述問題，本發明目的之一 、種測試處於特性測試下之一半導體裝置之方法，苴处二、一 需要該半導體裝置之專用測試或電源端與接地^ =旦不 腳情況下改善特性測試之準確度。 穴置接 本發明另一目的是提供一種包括複數輸出電路之 體裝置，其能減輕外部端與探針間之接觸電 導 塑。 j电阻所造成之影

1232304 五、發明說明（4) 本發明有 體裝置包括第 端，各輸出電 關於一種測試一半導體裝置之方法，該半導 一與第二電源線，複數輸出電路與複數輸出 路配置一輸出端，各輸出電路包括串聯於該 第一電源線與該第二電源線間且藉由一第一節點連接在一 與第二電晶體之組合，該第一節點係連接至一相 起之第 關輸出 該 輸出電 及分別 該第一 該第二 該第一 及根據 一或第 本 源線 端。 方法包 路當中 導通與 與第二 輸出電 輸出電 該電位 二電晶 發明也 複數輸 路包括 括下列步驟：控制該些輸出電路以導通該些 之一第一輸出電路之該第一與第二電晶體以 關閉該些輸出電路當中之一第二輸出電路之 電晶體；測量該第一輸出電路之該輸出端與 路之該輸出端間之一電位差，以及測量流經 路之該第一與第二電晶體之一貫穿電流；以 流計算該第一輸出電路之該第 差與該貫穿電 體之一特性。 提供一種半導 包括 出電路 串聯於該第一 由一第一節點連接在一起之 端，各輸出電路配置 關輸出端；以及一控 輸出電路以導通該第 及分別導通與關閉該 輸出電 數輸出 至一相 之該些 晶體以 體裝置，包括：第一與第二電 至少第一與第二輸出電路，各 電源線與該第二電源線間且藉 第一與第二電晶體之組合；複 一輸出端，該第一節點係連接 制單元，控制在一測試模式下 一輸出電路之該第一與第二電 第二輸出電路之該第一與第二 電晶體。 根據本發明方法與測試本發明之該半導體裝置之方

2133-6096-PF(N2).ptd 第9頁 1232304 五、發明說明（5) 該第仏輸出電路之該輸出端之電位中利用，第 —輸出電路之該輸出端者 ^ 〒利用該弟 之接觸電阻所造成之影〗：考端：省略該探針與端點間 專用測試端或大量電因而可高準確地測量，不需要 顯县=讓本發明土上述和其他目的、特徵、和優點处争明 詳細說明如下·· 侄灵鼽例，並配合所附圖式，作 【實施方式】 參考第1圖，根據本發明笛 ^ Α 標示為100，俜竿構為'弟一貫施例之半導體裝置， 碼器m，連：==ΑΜ(同步_)且包括…^ 墊m , -g_1G6與複數輸之出―電功路能電路方塊103，一™) 體’各輸出電路120包括p通道mis電晶 體TP與n通迢MIS電曰曰曰體TN，_輸出端D〇ut(D〇ut⑴〜 ^ n))與一控制方塊102，其中η是等於或大於2的整 - 一高電位電源（VDD)線107係連接至該VDD墊1〇5，該 ^DD墊1 05在正常操作期間係接收一電源電壓而在一測 試期間則接收一測試電源電壓几㈧。一 GND線1〇8連接至該 GND墊106，該GND墊106接收一接地電位GND，亦即低電位 電源vss。該p通道MIS電晶體仆與^通道MIS電晶體TN之源 極-，汲極路控係串聯於該VDD線丨〇 7與該GND線】〇8之間。該 半導體裝置1 〇 〇可經由連接至該中間節點之各輸出端 Dou t ( 1 ) ( 1 = 1〜n )來送出一外部信號，該中間節點將相關之 第10頁 2133-6096-PF(N2).ptd !232304 五、發明說明（6) p通道m曰曰體邝與11通道mis電晶體tn耦合在-起。 列位址信號/RAS鱼行：：::J/’二如：入致能信號，WE ’ ‘據對輸入产辦夕銥 止佗號/CAS。5亥指令解碼器1 〇 1根 UCH. 1 碼結果來辨別該輸人指令，送出-0制 i „ ,； t ΐ Λ!f，J ^ 1 0 2 (1 } Χ ^ ^ - ^ ^ «oc ^ ：； V ^ ^ ^ 〇4 103之間，因而避免刀支4 9 ;、該功能電路方塊 期間：經該功能電路]方1二 Ϊ::s!指令解碼器101輸出之該隔離信號c〇c以將續功： 電路方塊103隔離於該分支線1〇9。 乂將該功月匕 該控制方塊102(i)之位置相關於包括p通道MIS電曰 塊1。二道各輸出電路120(i)。各控制方 資料信號Dil&Di2，—控制信號^與 gP .蚪，將Π朽批.f 產生閘極控制信號 _二=制'號&鳥送⑽ 二第參ίί2二圖”各f制方塊102包括-第-選擇器⑴與 弟一込擇益122。該第一選擇器121接收一第一 hi，該接地電位GND與該VDD或該測試電源電壓vdd /在° 下，該J 一資料信腕係送至該p通糊電晶 之该閘極以，成一閘極控制信號gpi。該第二選擇器 妾收—第二育料信號Di2，該接地電位GND與該稱或該 1232304 五、發明說明（7) 測試電源電壓VDDQ ;在正常操作下，該第二資料信號D i 2 係送至該η通道Μ I S電晶體tn之該閘極以當成一閘極控制信 號§Ni。根據該指令解碼器1 〇 1所輸出之該控制信號C i，各 第一選擇器121與第二選擇器122選擇其輸入之一以將所選 信號輸出成該閘極控制信號gpi或gNi。 在正常操作下，各控制方塊1 〇 2經由該第一選擇器1 2 1 送出該第一資料信號D i 1並經由該第二選擇器1 2 2送出該第 二資料信號D i 2。參考第2 B圖，顯示在特性測試下，該控 制方塊102之輸出gPi與‘對該MIs電晶體TPi與TNi間之關 係。如第2B圖，如果MIS電晶體TPi與TNi在特性測試期間 皆為導通，該第一選擇器121送出為該接地電位GND之該第 一閘極控制信號gPi而該第二選擇器1 22送出為該測試電源 電壓V D D Q之該第二閘極控制信號gNi。如果μ I s電晶體τ p i與 TN i分別為導通與關閉，該第一選擇器丨2 1與第二選擇器 12 2都送出該接地電位g n D。如果Μ I S電晶體T P i與T N i分別 為關閉與導通，該第一選擇器丨2 j與第二選擇器丨2 2都送出 _該測試電源電壓VDDQ。如果MIS電晶體TPi與TNi皆為關 閉’ 5亥第一與第二選擇器分別送出該測試電源電壓q與 -該接地電位GND。 〃 參考第3圖，顯示測試第1圖之該半導體裝置之該特性 測a式之流程。此流程是舉例說明，其中利用具輸出端 D⑽t(，2)之該第二輸出電路120(2)來測試具輪'出端D〇ut(1) 之δ玄弟一輸出電路1 2 〇 (1 )。在此例下，四個端點，包括該 VDD墊1 05，該GND墊1 06，做為待測試端點之第一輸出端 2133-6096-PF(N2).ptd 第12頁 1232304 五、發明說明（8)

Dout(l)與做為參考端點之第二輸出端D〇ut(2)，係用於 個端點法以測量連接至第一輸出端Dout(l)之該p通道與四 通道MIS電晶體TP1與TN2之導通電阻值。 ^ 對於具輸出端Doutn)之該第一輸出電路120(1)之特 性測試，如第1圖，一探針#1係耦合至VDD墊，探 合至GND墊106，探針#2係麵合至第一輸出端D〇ut(i)，1麵 針#3係耦合至第二輸出端D〇ut(2)。一電流源連接於探 #1與探針=之間，以及一電壓表連接於探針#2與探針#3之 間。要注意，一等效電阻Rcu代表包括探針#1與該墊105 間之接觸電阻值與從該VDD墊105至該p通道MIS電晶體TP1 之線電阻值之總和’而一等效電阻RCL2代表包括探針“盥哼 GND墊1 06間之接觸電阻值與從該_墊丨〇6至該n通道mi s、雷^ 晶體之線電阻值之總和。 4 該第一輸出電路120(1)之該控制方塊1〇2〇)根據從該 指令解碼器1 01輸出之該控制信號C1而送出為該接地電壓 之"亥第一閘極控制信號gpi與為該測試電源電壓VDDQ之 —忒第一閘極控制信號gNi，因而導通該p通道與 =與，步驟S1)。因此，—貫穿電流從該敝二 經過该第一輸出電路120(1)之該p通道與n通道Mls電晶體

ΖΤΛ ^GND '^1 08 ° ^ ^ ^ ^VDD^ t,GND 之忒二考輸出電路120(2)之該控制方塊1〇2(2)送出為該接 t 之該第一與第二閑極控制信號gpi與知，因而導 心亥。P通道MIS電晶體TP2與關閉n通道㈣電晶體m (步驟

1232304 五、發明說明（9) f此階段’其他控制方塊丨〇 2 ( 3 )〜（n )根據從該指令 碼裔1 0 1輸出之該控制信號c i而送出為該測試電源電壓 VDDQ，該第一與第二閘極控制信號&與‘（1 = 3〜n),因而 關閉該p通道與n通道MIS電晶體Tpi與？1^。此外，該隔離 開關1 0 4根據該指令解碼器1 〇丨輸出之該隔離信號c〇 c而將 I接於該VDD墊1 05與該GND墊1 〇6間之該功能電路方塊1 03 隔離於該分支線1〇9。因此，從探針#1送出且經過VDD墊 1 〇 5之電流只流經待測試之該第一輸出電路丨2 〇 (丨）中之p通 道與η通道MIS電晶體並經由該GND墊106而流向探針#4。 該第一輸出Dout(l)與該第二輸出D〇ut(2)間之電位差 係利用探針#2與#3來測量（步驟S3)。在此階段中，因為只 有該第二輸出電路12〇(2)或參考電路中之p通道mis電晶體 TP2為導通，該第二輸出Dout(2)假設為該VDD線107之電 位。因此’該第一輸出D〇ut(l)與該第二輸出Dou1:(2)間之 電位差相等於該VDD線1 0 7與該第一輸出Dout (1 )間之電位 差’亦即，相等於該第一輸出電路1 2 0 (1 )之p通道Μ I S電晶 -體ΤΡ1之源極—汲極路徑之電壓降。 參考第4圖，顯示在特性測試之此步驟S 3下之該半導 '體裝置之等效電路圖。電流IΑ係從該半導體裝置1 〇 〇外部 之該定電流源110流出且經由探針#1與VDD墊1〇5而流向受 測試之第一輸出電路120(1 )。該電流IA流經等效電阻Rcu， P通道MIS電晶體TP1(亦即導通電阻RP1)，η通道MIS電晶體 TN1 (亦即導通電阻、），與等效電阻RCL2而流向該gnd墊1 0 6 與探針#4。

2133-6096-PF(N2).ptd 第14頁 1232304

回到第3圖，測I户拆 S4)，根據歐姆定^里：ί;:#1流向探針“之電流IA(步驟 可得到P通道MIS電曰體=^ 1 A與步驟S3測到之電壓V1 a :日丨旦、4日日體TP1之導通電阻RP1 〇 ，輸出電路電晶體TP1之導通電阻Rpl後’該第二 r^VDDO ^ ^ - 之該控制方塊1〇2(2)送出為該測試電源電 =ΐ::弟二與第二閘極控制信號如舆-，因而分別關 二;、勹广、道…電晶體打2與n通道MIS電晶體TN2(步 Γ二L用探針#2與#3來再次測量該第-輸出端—⑴ ”〜弟一輸出端D0ut(2)間之電位差V2(步驟S7)。由於n通

遏MIS電晶體TN2之導通狀態使得該第二輸出端D〇ut(2)之 電位相等於GND，該第一輸出端D〇ut(1)與該第二輸出端

Dout(2)間之電位差等於該第一輸出電路12〇(l) in通道 MIS電晶體TN1之源極-汲極路徑之電壓降。 參考第5圖，其顯示在步驟s?之該半導體裝置1〇〇之等 效電路。一電流IB係從該定電流源丨丨〇經由探針#丨與VD])墊 105流向該待測第一輸出電路12〇(1)。該電流IA流經等效 •電阻Rcli ’ P通道MIS電晶體TP1 (導通電阻RP1 )，η通道MIS電 曰曰體T N 1 (導通電阻RN1) ’與等效電阻而流向該〇 n d墊1 〇 6

與探針#4。回到第3圖，根據歐姆定律，從該電流丨B與步 驟S7測到之電壓V2可得到η通道M IS電晶體TN1之導通電阻 在上述實施例中，如上述，相同於受測之輸出電路 120(1)，連接於該VDD線107與該GND線108間之該第二輸出 電路120(2)係當成參考電路，其中p通道與η通道MIS電晶

第15頁 032304 五、發明說明（11) 體TP2與TN2之一電晶體為導通而另一電晶體為關閉。在此 架構中，該參考輸出電路120(2)之該輸出端D〇ut(2)之電 位為VDD線或GND線之電位。該受測之輸出電路12〇(1)：^p 通道與η通道Μ I S電晶體皆為導通以通過一貫穿電流。町根 •據該貫穿電流之電流值與該受測輸出電路12〇(1)之該輸出 ，D〇ut(l)與該參考輸出電路12〇(2)之該輸出端D〇ut(2)間 之電位差來計算p通道或n通道MIS電晶體τρι或川之導通 5電iTmi不會有電流流經探針#2與#3(第4圖與第 進㈤行特II Μ。·/木針與端點間之接觸電阻值影響的情況下 進仃特，測喊，因而改良特性測試之精準度。 在弟7圖之傳統技術中， 係經由該專用測試端而i ^ 電源電壓與該GND電位 電流路徑之電壓降以$ 隖段达出以測量該射極-集極 部端點之數量增該接觸電阻值之影響。·這導致外 體中之另一輪出雷敗方面，在上述實施例中，該半導 免增加該半導體穿 雨出端係當成該參考端點，因而避 -輸出電路之各輪出X =外部端點之數量。雖然當成該參考 制方塊102(i)所造成係具該控制方塊l〇2(i)，包括該控 於包括專用測試端=该半導體裝置之尺寸增加程度遠小 度。 ^所造成之該半導體裝置之尺寸增加程 參考苐6圖，顧— 置之方塊圖。此實施不根據本發明第二實施例之半導體裝 施例之該半導體装置丨例之该半導體裝置1 0 0 A相似於第一實 路1 2 0 (i)包括複聋* f 〇 〇 ’除了在此實施例中，各輸出電 通道MIS電晶體元件Tpik(卜卜n， 2133-6096-PF(N2).ptd 第16頁 1232304 五、發明說明（12) k=l〜m)與複數（m)n通道MIS電晶體元件TNik。MIS電晶體元 件TPik與TNik係連接至隔離開關swpu〜swpiin與 SWNil〜SWNim ’各開關串聯於一相關MIS電晶體元件，介於 該VDD線107與該輸出端D〇ut(i)或該GND線1〇8與該輸出端 Dou t (1 )之間。比如，各開關可由一保險絲實施。 比如’由選擇該開關swpu〜swpim之導通或關閉，可 由連接於该VDD線1 〇 7與該輸出端d〇u t (1 )間之p通道Μ I S電 晶體元件之數量來選擇介於該VDD線1〇7與該輸出端 Dout(l )間之該輸出電路12〇(1)之導通電阻值。相同做法 可應用至介於泫GND線1 〇 8與該輸出端d〇u t (1 )間之該輸出 儀 電路1 2 0 (1)之導通電阻值。在利用第4圖之流程來測量各 MIS電晶體元件之導通電阻值後，有效遺留於該輸出電路 120(1)内之M IS電晶體元件之數量係由開關之導通或關閉 · 來選擇，以調整該輸出電路KOd)之導通電阻值於所 . 值。 . 、、在上述實施例中，該輸出電路120(1 )包括p通道與n通 · k道乂13電晶體之組合。然而，本發明並不受限於包括mis電 晶體組合之此種輸出電路，且可應用至任一種輸出電路， 只要輸出電路包括將VDD線或GND線耦合至該輸出端之一 關元件即可。 雖該第二輸出電路丨2〇 ( 2)當成參考輸出電路以測試該 第一輸出電路120(1)，該參考電路可為任一輸出電路，只 要此種輸出電路連接於該〇1)墊105與該GND墊1〇6之間’相 同於該受測之輸出電路1 2 〇 ( 1 )。

.1232304 五、發明說明（13) 於η第一貫施例中’ P通道MIS電晶體之數量未必要相等 要有、^〜1S 1、晶體之數量。此外，未必全部的輸出電路都 雷敗^ jP通道或η通道MIS電晶體，以及任意數量的輸出 電路可有此種架構。 在第一貫施例中，開關與Μ I S電晶體在輸出電路内係 ' ^而各輸出電路内之所有ρ通道與η通道MIS電晶體係 $同閑極控制信號gpi與gNi控制。然而，各MI S電晶體可 f具有一開關，只要該Μ I S電晶體係由一專用閘極控制信 ，所控制。在此情況下，Ρ通道或η通道Μ I S電晶體之一電 ，體係由一閘極控制信號所控制，而ρ通道或η通道MIS電 二體之另一電晶體係由該半導體装置内之一暫存器所存之 一專用閘極控制信號控制。 雖，本發明已以數個較佳實施例揭露如上，然其並 f ^本發明，任何熟習此技藝者，在不脫離本發明之 當可作些許之更動與潤飾，因此本 保濩乾圍當視後附之申請專利範圍所界定者為準。 之

第18頁 1232304 圖式簡單說明 第1圖顯示根據本發明第一實施例之半導體裝襄之方 塊圖。 第2A圖顯示第1圖之該控制方塊之方塊圖，第2B圖顯 示將從第2A圖之該控制方塊所得之輸出電位與p通道與η通 道MIS電晶體之導通或關閉間之關係。 第3圖顯示用於測試第1圖之該半導體裝置之該輪出電 路之該特性測試之流程圖。 第4圖顯不在測試第1圖之該半導體裝置之第一階段間 之一測試電路之等效電路圖。 第5圖顯示在測試第1圖之該半導體裝置之第二階段間 之另一測試電路之等效電路圖。 第6圖顯示根據本發明第二實施例之半導體裝置之方 塊圖。 第7圖顯示根據測試傳統半導體裝置之測試電路之方 塊圖。 第8圖顯示根據測試另—傳統半導體裝置之測試電路 .之方塊圖。 圖式標示說明： 100，100A，200，3〇〇 :半導體裝置 1 0 1 :指令解碼器 10 2 :控制方塊 1 0 3 :功能電路方塊 104 ’ SW1，SW3，SWPil 〜SWPim，SWNi 卜SWNim :開關 10 5 : VDD 墊 1 0 6 : GND 墊

1232304 圖式簡單說明 107 :VDD 線 108 GND線 109 :分支線 110 定電流源 111 :電壓表 120 輸出電路 121 ，1 2 2 :選擇器 202 解碼器 203 ，3 0 6 :控制電路 205 雙極電晶體 301 ，3 0 2 :電晶體 303 電源端 304 :接地端 309 輸出端 310 :中間節點 Ad dr :輸入位址信號 B1 ： 測試電源 Cl，i C2 _"Cn :控制信號 Coc :隔離信號 Di 1， D i 2 :資料信號 Dou t :輸出端 gPi，gNi :閘極控制信號 GND :接地電位 10， IA ’ IB .電流 LI ： 測量負載 PI〜P3 :輸入端 P4 : 電源端 P6 ： 輸出端 PI 0 :感應端 ^CLl 12 :等效電阻 VP1

R N1 導通電阻 TP，TPik : p通道MIS電晶體 電源電壓 射極-集極電壓降 低電位電源 /RAS :列位址信號 TN，TNi k : n通道MI S電晶體 VI，V2，Va，Vb :電壓 VDD VDDQ :測試電源電壓 Von

Vt3 :電壓表 VSS /CAS :行位址信號 / W E :寫入致能信號

2133-6096-PF(N2).ptd 第20頁

Claims (1)

1232304 六、申請專利範圍 1. 一種測試半導 一與第二電源線，複 輸出端，各 間且藉 合，該 步驟： 路配置 該第二 二電晶 方法包 控 輸出電 輸出電 測 該輸出 該第一 根 第一或 電源線 體之組 括下列 制該些 路之該 路當中 量該第 端間之 與第二 據該電 第二電 輸出電 第一與 之一第 一輸出 一電位 電晶體 位差與 晶體之 體裝置之方法，該半導體裝置包括第 數輸出電路與複數輸出端，各輸出電 輸出電路包括串聯於該第一電源線與 由一第一節點連接在一起之第一與第 第一節點係連接至一相關輸出端，該 路以導通該些輸出電路當中之一第一 第二電晶體以及分別導通與關閉該些 二輸出電路之該第一與第二電晶體； 電路之該輸出端與該第二輸出電路之 差，以及測量流經該第一輸出電路之 之一貫穿電流；以及 該貫穿電流計算該第一輸出電路之該 一特性。 2.如申請專利範圍第1項所述之方法，其中至少該第 一與第二電晶體之一包括並聯之複數電晶體元件，以及於 定數量係導通於該控制步驟内。 圍第1項所述之方法，在該控制步驟 該些輸出電路之兩個輸出電路做為該 該些電晶體元 3.如申請 之前更包括任 第一與第二輸 4 ·如申請 驟利用該半導 該第一與第二 該第二電晶體 件之特 專利範 意選擇 出電路 專利範 體裝置 電晶體 圍第1項所述之方法，其中該控制步 之外部接腳以導通該第一輸出電路之 以及分別導通與關閉該第一電晶體與

2133-6096-PF(N2).ptd 第21頁 .1232304 ------- 六、申請專利範圍 5 ·如申請專利範圍第 驟利用連接於該第一電呢括項所述之方法’其中該測量步 源。 綠與該第二電源線間之一定電流 6 · —種記錄媒體，内立 •專利範圍第1項所述方半部儲存在一電腦上執行根據申請 —種半導體裝置， 嚷次十 包括： 弟一與弟二電源線； 複數輸出電路，包括 出電路包括串聯於該第一〉、第一與第二輸出電路，各輸 一第一節點連接在」起:Ϊ源線與該第二電源線間且藉由 複數輸出端，各輪出^與第二電晶體之組合； 係連接至一相關輸出端·以路配置一輸出端，該第一節點 一控制單元，控制在一= 導通該第一輸出電路之节# J试板式下之該些輸出電路以 與關閉該第二輸出電路二與第二電晶體以及分別導通 8.如申請專利範圍第^弟;與第二電晶體。 -控制單元關閉非該第一與員所述之半導體裝置，其中該 該第一與第二電晶體。”弟—輸出電路之該些輸出電路之 9·如申請專利範圍第 第一與第二電晶體分別 之半導體裝置，其中該 10.如申請專利範圍H與n通道MIS電晶體。 少該第一與第二電晶體之一勺員所述之半導體裝置，其中至 U •如申請專利範圍第7 並聯之複數電晶體元件。 控制單元包括一解 、斤迷之半導體裝置，其中該 ^ ^號以送出一控制信號

2133-6096-PF(N2).ptd 第22頁 肝’為，解碼外 1232304 六、申請專利範圍 以控制該些輸出電路。 1 2.如申請專利範圍第1 1項所述之半導體裝置，其中 該控制信號選擇要送至該第一與第二電晶體之控制電極之 一電位。 ‘ 1 3 .如申請專利範圍第7項所述之半導體裝置，更包 括： 一功能電路方塊，連接於該第一電源線與該第二電源 線之間；以及 一控制開關，在該測試模式下，將該功能電路方塊隔 離於該第一或該第二電源線。 1 4.如申請專利範圍第7項所述之半導體裝置，其中該 第一與第二輸出電路係連接於該第一電源線與該第二電源 線之間，經由從該第一或該第二電源線延伸出之一共同分 支線。 #

2133-6096-PF(N2).ptd 第23頁