JPH07271460A - 直流電源給電回路 - Google Patents
直流電源給電回路Info
- Publication number
- JPH07271460A JPH07271460A JP6064067A JP6406794A JPH07271460A JP H07271460 A JPH07271460 A JP H07271460A JP 6064067 A JP6064067 A JP 6064067A JP 6406794 A JP6406794 A JP 6406794A JP H07271460 A JPH07271460 A JP H07271460A
- Authority
- JP
- Japan
- Prior art keywords
- channel power
- power mosfet
- power supply
- source
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【構成】ドレイン、ソース、ゲートを有するＰチャンネ
ル・パワーＭＯＳＦＥＴ１、２及びＮチャンネル・パワ
ーＭＯＳＦＥＴ３、４を設ける。それぞれのパワーＭＯ
ＳＦＥＴ１、３のドレイン側に直流電源の（＋）電極
を、パワーＭＯＳＦＥＴ２、３のドレイン側に直流電源
の（−）電極を接続し、パワーＭＯＳＦＥＴ１、２のソ
ース側に負荷の（＋）端子、パワーＭＯＳＦＥＴ３、４
を負荷の（−）端子を接続し、直流電源からそれぞれの
Ｐチャンネル・パワーＭＯＳＦＥＴ及びＮチャンネル・
パワーＭＯＳＦＥＴのドレイン、ソース間に内存する寄
生ダイオードをＤ1、Ｄ2、Ｄ3、Ｄ4を通って順方向のバ
イアスを流すバイアス抵抗を１ａ〜４ａをソース、ゲー
ト間及びゲート、直流電源間にそれぞれ接続する。 【効果】導通電流による電圧降下が低く、小さい周辺部
品で、熱に対する設計条件が緩やかである。
ル・パワーＭＯＳＦＥＴ１、２及びＮチャンネル・パワ
ーＭＯＳＦＥＴ３、４を設ける。それぞれのパワーＭＯ
ＳＦＥＴ１、３のドレイン側に直流電源の（＋）電極
を、パワーＭＯＳＦＥＴ２、３のドレイン側に直流電源
の（−）電極を接続し、パワーＭＯＳＦＥＴ１、２のソ
ース側に負荷の（＋）端子、パワーＭＯＳＦＥＴ３、４
を負荷の（−）端子を接続し、直流電源からそれぞれの
Ｐチャンネル・パワーＭＯＳＦＥＴ及びＮチャンネル・
パワーＭＯＳＦＥＴのドレイン、ソース間に内存する寄
生ダイオードをＤ1、Ｄ2、Ｄ3、Ｄ4を通って順方向のバ
イアスを流すバイアス抵抗を１ａ〜４ａをソース、ゲー
ト間及びゲート、直流電源間にそれぞれ接続する。 【効果】導通電流による電圧降下が低く、小さい周辺部
品で、熱に対する設計条件が緩やかである。
Description
【０００１】
【産業上の利用分野】本発明は直流電源給電回路に関
し、特に、直流電源と負荷相互を無極性で接続できる直
流電源給電回路に係わる。
し、特に、直流電源と負荷相互を無極性で接続できる直
流電源給電回路に係わる。
【０００２】
【従来技術】従来から、直流電源給電回路は図６に示す
ようにダイオード５１、５２、５３、５４で構成され、
ダイオード５１のアノード及びダイオード５４のカソー
ドは第１電源端子Ｔ11と接続され、ダイオード５２のカ
ソード及びダイオード５３のアノードは第２電源端子Ｔ
12と接続されている。
ようにダイオード５１、５２、５３、５４で構成され、
ダイオード５１のアノード及びダイオード５４のカソー
ドは第１電源端子Ｔ11と接続され、ダイオード５２のカ
ソード及びダイオード５３のアノードは第２電源端子Ｔ
12と接続されている。
【０００３】ダイオード５１及びダイオード５３のカソ
ードは負荷側（＋）端子Ｔ13と接続され、ダイオード５
２及びダイオード５４のアノードは負荷側（−）端子Ｔ
14と接続されている。第１電源端子Ｔ11と第２電源端子
Ｔ12の間には、直流電源５５の（＋）電極、（−）電極
が接続され、負荷側（＋）端子Ｔ13と負荷側（−）端子
Ｔ14の間には負荷５６が接続される。
ードは負荷側（＋）端子Ｔ13と接続され、ダイオード５
２及びダイオード５４のアノードは負荷側（−）端子Ｔ
14と接続されている。第１電源端子Ｔ11と第２電源端子
Ｔ12の間には、直流電源５５の（＋）電極、（−）電極
が接続され、負荷側（＋）端子Ｔ13と負荷側（−）端子
Ｔ14の間には負荷５６が接続される。
【０００４】ここで、直流電源５５の（＋）電極を第１
電源端子Ｔ11に、（−）電極を第２電源端子Ｔ12に接続
すると、ダイオード５１と５２が導通し順方向電流が流
れ、ダイオード５３と５４は導通しない。このためダイ
オード５１と５２の整流作用による電流が負荷５６に流
れる。直流電源５５の（＋）電極を第２電源端子Ｔ
12に、（−）電極を第１電源端子Ｔ11に逆接続すると、
ダイオード５３と５４が導通し順方向電流が流れ、ダイ
オード５１と５２は導通せず、ダイオード５３と５４の
整流作用による電流が負荷５６に流れる。
電源端子Ｔ11に、（−）電極を第２電源端子Ｔ12に接続
すると、ダイオード５１と５２が導通し順方向電流が流
れ、ダイオード５３と５４は導通しない。このためダイ
オード５１と５２の整流作用による電流が負荷５６に流
れる。直流電源５５の（＋）電極を第２電源端子Ｔ
12に、（−）電極を第１電源端子Ｔ11に逆接続すると、
ダイオード５３と５４が導通し順方向電流が流れ、ダイ
オード５１と５２は導通せず、ダイオード５３と５４の
整流作用による電流が負荷５６に流れる。
【０００５】
【発明が解決しようとする課題】このような直流電源給
電回路では、負荷５６へ供給される直流電源５５の極性
が正、逆接続されても電流は流れるが、導通したダイオ
ード５１と５２、又はダイオード５３と５４の順方向特
性により、約１.２Ｖ（ダイオード２個分）の電圧降下
が起こり、負荷５６に加えられる電圧が低くなるという
難点がある。
電回路では、負荷５６へ供給される直流電源５５の極性
が正、逆接続されても電流は流れるが、導通したダイオ
ード５１と５２、又はダイオード５３と５４の順方向特
性により、約１.２Ｖ（ダイオード２個分）の電圧降下
が起こり、負荷５６に加えられる電圧が低くなるという
難点がある。
【０００６】この電圧降下を予じめ見込んで直流電源５
５の電圧を高くすれば、電流を増加することができる
が、電流増加に伴い放熱効果を得るためには周辺の部品
を大きくしなければならないという難点がある。
５の電圧を高くすれば、電流を増加することができる
が、電流増加に伴い放熱効果を得るためには周辺の部品
を大きくしなければならないという難点がある。
【０００７】
【発明の目的】本発明は、このような難点を解消するた
めなされたもので、直流電源給電回路における電圧降下
を減らし、小さい周辺部品で、熱に対する設計条件が確
実に保証できる直流電源給電回路を提供することを目的
とする。
めなされたもので、直流電源給電回路における電圧降下
を減らし、小さい周辺部品で、熱に対する設計条件が確
実に保証できる直流電源給電回路を提供することを目的
とする。
【０００８】
【課題を解決するための手段】この目的を達成するた
め、本発明による直流電源給電回路は、ドレイン、ソー
ス、ゲートを有するＰチャンネル・パワーＭＯＳＦＥＴ
及びＮチャンネル・パワーＭＯＳＦＥＴをそれぞれ２個
備え、一方のＰチャンネル・パワーＭＯＳＦＥＴ及び他
方のＮチャンネル・パワーＭＯＳＦＥＴのドレイン側に
直流電源の一方の電極を、他方のＰチャンネル・パワー
ＭＯＳＦＥＴ及び一方のＮチャンネル・パワーＭＯＳＦ
ＥＴのドレイン側に直流電源の他方の電極を接続し、一
方のＰチャンネル・パワーＭＯＳＦＥＴ及び他方のＰチ
ャンネル・パワーＭＯＳＦＥＴのソース側に負荷の一方
の端子を、一方のＮチャンネル・パワーＭＯＳＦＥＴ及
び他方のＮチャンネル・パワーＭＯＳＦＥＴのソース側
に負荷の他方の端子を接続し、直流電源からそれぞれの
Ｐチャンネル・パワーＭＯＳＦＥＴ及びＮチャンネル・
パワーＭＯＳＦＥＴのドレイン、ソース間に内存する寄
生ダイオードを通って順方向のバイアスを流すバイアス
抵抗をソース、ゲート間及びゲート、直流電源間にそれ
ぞれ接続することによ前記一方のＰチャンネル・パワー
ＭＯＳＦＥＴ及び前記一方のＮチャンネル・パワーＭＯ
ＳＦＥＴの導通、前記他方のＰチャンネル・パワーＭＯ
ＳＦＥＴ及び他方のＮチャンネル・パワーＭＯＳＦＥＴ
の導通によって前記直流電源から前記負荷に給電する構
成である。
め、本発明による直流電源給電回路は、ドレイン、ソー
ス、ゲートを有するＰチャンネル・パワーＭＯＳＦＥＴ
及びＮチャンネル・パワーＭＯＳＦＥＴをそれぞれ２個
備え、一方のＰチャンネル・パワーＭＯＳＦＥＴ及び他
方のＮチャンネル・パワーＭＯＳＦＥＴのドレイン側に
直流電源の一方の電極を、他方のＰチャンネル・パワー
ＭＯＳＦＥＴ及び一方のＮチャンネル・パワーＭＯＳＦ
ＥＴのドレイン側に直流電源の他方の電極を接続し、一
方のＰチャンネル・パワーＭＯＳＦＥＴ及び他方のＰチ
ャンネル・パワーＭＯＳＦＥＴのソース側に負荷の一方
の端子を、一方のＮチャンネル・パワーＭＯＳＦＥＴ及
び他方のＮチャンネル・パワーＭＯＳＦＥＴのソース側
に負荷の他方の端子を接続し、直流電源からそれぞれの
Ｐチャンネル・パワーＭＯＳＦＥＴ及びＮチャンネル・
パワーＭＯＳＦＥＴのドレイン、ソース間に内存する寄
生ダイオードを通って順方向のバイアスを流すバイアス
抵抗をソース、ゲート間及びゲート、直流電源間にそれ
ぞれ接続することによ前記一方のＰチャンネル・パワー
ＭＯＳＦＥＴ及び前記一方のＮチャンネル・パワーＭＯ
ＳＦＥＴの導通、前記他方のＰチャンネル・パワーＭＯ
ＳＦＥＴ及び他方のＮチャンネル・パワーＭＯＳＦＥＴ
の導通によって前記直流電源から前記負荷に給電する構
成である。
【０００９】
【作用】ドレイン、ソース、ゲートを有するＰチャンネ
ル・パワーＭＯＳＦＥＴ及びＮチャンネル・パワーＭＯ
ＳＦＥＴをそれぞれ２個備える。一方のＰチャンネル・
パワーＭＯＳＦＥＴ及び他方のＮチャンネル・パワーＭ
ＯＳＦＥＴのドレイン側に直流電源の（＋）電極を、他
方のＰチャンネル・パワーＭＯＳＦＥＴ及び他方のＮチ
ャンネル・パワーＭＯＳＦＥＴのドレイン側に直流電源
の（−）電極を接続すると、一方のＰチャンネル・パワ
ーＭＯＳＦＥＴと一方のＮチャンネル・パワーＭＯＳＦ
ＥＴのドレイン、ソース間に内存する寄生ダイオードを
通って順方向のバイアス電流がバイアス抵抗を介してを
ソース、ゲート間に流れる。この場合、一方のＰチャン
ネル・パワーＭＯＳＦＥＴと一方のＮチャンネル・パワ
ーＭＯＳＦＥＴの導通によって直流電源から負荷に給電
する。
ル・パワーＭＯＳＦＥＴ及びＮチャンネル・パワーＭＯ
ＳＦＥＴをそれぞれ２個備える。一方のＰチャンネル・
パワーＭＯＳＦＥＴ及び他方のＮチャンネル・パワーＭ
ＯＳＦＥＴのドレイン側に直流電源の（＋）電極を、他
方のＰチャンネル・パワーＭＯＳＦＥＴ及び他方のＮチ
ャンネル・パワーＭＯＳＦＥＴのドレイン側に直流電源
の（−）電極を接続すると、一方のＰチャンネル・パワ
ーＭＯＳＦＥＴと一方のＮチャンネル・パワーＭＯＳＦ
ＥＴのドレイン、ソース間に内存する寄生ダイオードを
通って順方向のバイアス電流がバイアス抵抗を介してを
ソース、ゲート間に流れる。この場合、一方のＰチャン
ネル・パワーＭＯＳＦＥＴと一方のＮチャンネル・パワ
ーＭＯＳＦＥＴの導通によって直流電源から負荷に給電
する。
【００１０】他方のＰチャンネル・パワーＭＯＳＦＥＴ
及び一方のＮチャンネル・パワーＭＯＳＦＥＴのドレイ
ン側に直流電源の（＋）電極を、一方のＰチャンネル・
パワーＭＯＳＦＥＴ及び他方のＮチャンネル・パワーＭ
ＯＳＦＥＴのドレイン側に直流電源の（−）電極を接続
すると、他方のＰチャンネル・パワーＭＯＳＦＥＴと他
方のＮチャンネル・パワーＭＯＳＦＥＴのドレイン、ソ
ース間に内存する寄生ダイオードを通って順方向のバイ
アス電流がバイアス抵抗を介してをソース、ゲート間に
流れる。この場合、他方のＰチャンネル・パワーＭＯＳ
ＦＥＴと他方のＮチャンネル・パワーＭＯＳＦＥＴの導
通によって直流電源から負荷に給電する。
及び一方のＮチャンネル・パワーＭＯＳＦＥＴのドレイ
ン側に直流電源の（＋）電極を、一方のＰチャンネル・
パワーＭＯＳＦＥＴ及び他方のＮチャンネル・パワーＭ
ＯＳＦＥＴのドレイン側に直流電源の（−）電極を接続
すると、他方のＰチャンネル・パワーＭＯＳＦＥＴと他
方のＮチャンネル・パワーＭＯＳＦＥＴのドレイン、ソ
ース間に内存する寄生ダイオードを通って順方向のバイ
アス電流がバイアス抵抗を介してをソース、ゲート間に
流れる。この場合、他方のＰチャンネル・パワーＭＯＳ
ＦＥＴと他方のＮチャンネル・パワーＭＯＳＦＥＴの導
通によって直流電源から負荷に給電する。
【００１１】
【実施例】以下、本発明による直流電源給電回路の実施
例を図面に沿って詳述する。本発明による直流電源給電
回路は、図１に示すように、ドレインＤ、ソースＳ、ゲ
ートＧを有するＰチャンネル・パワーＭＯＳＦＥＴ１、
２及びＮチャンネル・パワーＭＯＳＦＥＴ３、４を備
え、Ｐチャンネル・パワーＭＯＳＦＥＴ１及びＮチャン
ネル・パワーＭＯＳＦＥＴ３のドレイン側は第１電源端
子Ｔ1に接続され、Ｐチャンネル・パワーＭＯＳＦＥＴ
２及びＮチャンネル・パワーＭＯＳＦＥＴ４のドレイン
側は第２電源端子Ｔ2に接続されている。
例を図面に沿って詳述する。本発明による直流電源給電
回路は、図１に示すように、ドレインＤ、ソースＳ、ゲ
ートＧを有するＰチャンネル・パワーＭＯＳＦＥＴ１、
２及びＮチャンネル・パワーＭＯＳＦＥＴ３、４を備
え、Ｐチャンネル・パワーＭＯＳＦＥＴ１及びＮチャン
ネル・パワーＭＯＳＦＥＴ３のドレイン側は第１電源端
子Ｔ1に接続され、Ｐチャンネル・パワーＭＯＳＦＥＴ
２及びＮチャンネル・パワーＭＯＳＦＥＴ４のドレイン
側は第２電源端子Ｔ2に接続されている。
【００１２】またＰチャンネル・パワーＭＯＳＦＥＴ１
及びＰチャンネル・パワーＭＯＳＦＥＴ２のソースは負
荷側（＋）端子Ｔ3に接続され、Ｎチャンネル・パワー
ＭＯＳＦＥＴ３及びＮチャンネル・パワーＭＯＳＦＥＴ
４のソース側は負荷側（−）端子Ｔ4に接続されてい
る。第１電源端子Ｔ1と第２電源端子Ｔ2の間には、直流
電源５の一方の電極（＋）、と他方の電極（−）が正接
続されるか、又は点線で示す直流電源５ａの他方の電極
（−）と一方の電極（＋）が逆接続される。
及びＰチャンネル・パワーＭＯＳＦＥＴ２のソースは負
荷側（＋）端子Ｔ3に接続され、Ｎチャンネル・パワー
ＭＯＳＦＥＴ３及びＮチャンネル・パワーＭＯＳＦＥＴ
４のソース側は負荷側（−）端子Ｔ4に接続されてい
る。第１電源端子Ｔ1と第２電源端子Ｔ2の間には、直流
電源５の一方の電極（＋）、と他方の電極（−）が正接
続されるか、又は点線で示す直流電源５ａの他方の電極
（−）と一方の電極（＋）が逆接続される。
【００１３】また、負荷側（＋）端子Ｔ3は負荷６を介
して負荷側（−）端子4と接続されている。Ｐチャンネ
ル・パワーＭＯＳＦＥＴ１のソースＳ、ドレインＤには
構造上寄生ダイオードＤ1が内存し、第１電源端子Ｔ1と
第２電源端子Ｔ2の間に直流電源５が接続されたとき、
第１電源端子Ｔ1から寄生ダイオードＤ1を通ってＰチャ
ンネル・パワーＭＯＳＦＥＴ１に順方向のバイアス電流
を流すバイアス抵抗１ａ、１ｂがソースＳ、ゲートＧ間
及びゲートＧ、第２電源端子Ｔ2間に外付けされてい
る。
して負荷側（−）端子4と接続されている。Ｐチャンネ
ル・パワーＭＯＳＦＥＴ１のソースＳ、ドレインＤには
構造上寄生ダイオードＤ1が内存し、第１電源端子Ｔ1と
第２電源端子Ｔ2の間に直流電源５が接続されたとき、
第１電源端子Ｔ1から寄生ダイオードＤ1を通ってＰチャ
ンネル・パワーＭＯＳＦＥＴ１に順方向のバイアス電流
を流すバイアス抵抗１ａ、１ｂがソースＳ、ゲートＧ間
及びゲートＧ、第２電源端子Ｔ2間に外付けされてい
る。
【００１４】Ｎチャンネル・パワーＭＯＳＦＥＴ４のソ
ースＳ、ドレインＤには構造上寄生ダイオードＤ4が内
存し、第１電源端子Ｔ1と第２電源端子Ｔ2の間に直流電
源５が接続されたとき、第１電源端子Ｔ1から寄生ダイ
オードＤ4を通ってＮチャンネル・パワーＭＯＳＦＥＴ
４に順方向のバイアス電流を流すバイアス抵抗４ａ、４
ｂがソースＳ、ゲートＧ間及びゲートＧ、第１電源端子
Ｔ1間に外付けされている。
ースＳ、ドレインＤには構造上寄生ダイオードＤ4が内
存し、第１電源端子Ｔ1と第２電源端子Ｔ2の間に直流電
源５が接続されたとき、第１電源端子Ｔ1から寄生ダイ
オードＤ4を通ってＮチャンネル・パワーＭＯＳＦＥＴ
４に順方向のバイアス電流を流すバイアス抵抗４ａ、４
ｂがソースＳ、ゲートＧ間及びゲートＧ、第１電源端子
Ｔ1間に外付けされている。
【００１５】Ｐチャンネル・パワーＭＯＳＦＥＴ２のソ
ースＳ、ドレインＤには構造上寄生ダイオードＤ2が内
存し、第２電源端子Ｔ2と第１電源端子Ｔ1間に直流電源
５ａが接続されたとき、第２電源端子Ｔ2から寄生ダイ
オードＤ2を通ってＰチャンネル・パワーＭＯＳＦＥＴ
２に順方向のバイアス電流を流すバイアス抵抗２ａ、２
ｂがソースＳ、ゲートＧ間及びゲートＧ、第１電源端子
Ｔ1間に外付けされている。
ースＳ、ドレインＤには構造上寄生ダイオードＤ2が内
存し、第２電源端子Ｔ2と第１電源端子Ｔ1間に直流電源
５ａが接続されたとき、第２電源端子Ｔ2から寄生ダイ
オードＤ2を通ってＰチャンネル・パワーＭＯＳＦＥＴ
２に順方向のバイアス電流を流すバイアス抵抗２ａ、２
ｂがソースＳ、ゲートＧ間及びゲートＧ、第１電源端子
Ｔ1間に外付けされている。
【００１６】Ｎチャンネル・パワーＭＯＳＦＥＴ３のソ
ースＳ、ドレインＤには構造上寄生ダイオードＤ3が内
存し、第２電源端子Ｔ2と第１電源端子Ｔ1との間に直流
電源５ａが接続されたとき、第２電源端子Ｔ2から寄生
ダイオードＤ3を通ってＮチャンネル・パワーＭＯＳＦ
ＥＴ３に順方向のバイアス電流を流すバイアス抵抗３
ａ、３ｂがソースＳ、ゲートＧ間及びゲートＧ、第２電
源端子Ｔ2間に外付けされている。
ースＳ、ドレインＤには構造上寄生ダイオードＤ3が内
存し、第２電源端子Ｔ2と第１電源端子Ｔ1との間に直流
電源５ａが接続されたとき、第２電源端子Ｔ2から寄生
ダイオードＤ3を通ってＮチャンネル・パワーＭＯＳＦ
ＥＴ３に順方向のバイアス電流を流すバイアス抵抗３
ａ、３ｂがソースＳ、ゲートＧ間及びゲートＧ、第２電
源端子Ｔ2間に外付けされている。
【００１７】このような直流電源給電回路の動作を説明
する前にＰチャンネル・パワーＭＯＳＦＥＴ単体の動作
を説明する。例えば、Ｐチャンネル・パワーＭＯＳＦＥ
Ｔ１を２ＳＪ２７９とすれば、Ｐチャンネル・パワーＭ
ＯＳＦＥＴ１単体の動作特性は、図２のソースドレイン
電圧ＶSD／ソースドレイン電流ＩSD特性図（横軸単位目
盛は−０.２Ｖ、縦軸単位目盛は−０.５Ａ）に示すよう
に、ゲートソース電圧ＶGSに対応して曲線（ゲートソ
ース電圧ＶGSは０、５Ｖ）、曲線（ゲートソース電圧
ＶGSは−５Ｖ）、曲線（ゲートソース電圧ＶGSは−１
０Ｖ）となる。
する前にＰチャンネル・パワーＭＯＳＦＥＴ単体の動作
を説明する。例えば、Ｐチャンネル・パワーＭＯＳＦＥ
Ｔ１を２ＳＪ２７９とすれば、Ｐチャンネル・パワーＭ
ＯＳＦＥＴ１単体の動作特性は、図２のソースドレイン
電圧ＶSD／ソースドレイン電流ＩSD特性図（横軸単位目
盛は−０.２Ｖ、縦軸単位目盛は−０.５Ａ）に示すよう
に、ゲートソース電圧ＶGSに対応して曲線（ゲートソ
ース電圧ＶGSは０、５Ｖ）、曲線（ゲートソース電圧
ＶGSは−５Ｖ）、曲線（ゲートソース電圧ＶGSは−１
０Ｖ）となる。
【００１８】曲線（ゲートソース電圧ＶGSは０、５
Ｖ）はゲートソース電圧ＶGSが０Ｖ以上の場合で、図３
に示すＰチャンネル・パワーＭＯＳＦＥＴ１はオフであ
る。Ｐチャンネル・パワーＭＯＳＦＥＴ１がオフのと
き、電流はのように寄生ダイオードＤ1のアノードと
カソードのみを通過するので寄生ダイオードＤ1の特性
そのものである。
Ｖ）はゲートソース電圧ＶGSが０Ｖ以上の場合で、図３
に示すＰチャンネル・パワーＭＯＳＦＥＴ１はオフであ
る。Ｐチャンネル・パワーＭＯＳＦＥＴ１がオフのと
き、電流はのように寄生ダイオードＤ1のアノードと
カソードのみを通過するので寄生ダイオードＤ1の特性
そのものである。
【００１９】ゲートソース電圧ＶGSを−５Ｖとした曲
線では、Ｐチャンネル・パワーＭＯＳＦＥＴ１はオンと
なり電流は寄生ダイオードＤ1とＰチャンネル・パワー
ＭＯＳＦＥＴ１の両方に流れる。この場合、抵抗は寄生
ダイオードＤ1よりＰチャンネル・パワーＭＯＳＦＥＴ
１のオン抵抗の方がかなり小さいので、殆ど、Ｐチャン
ネル・パワーＭＯＳＦＥＴ１を通過するの電流のみと
なる。
線では、Ｐチャンネル・パワーＭＯＳＦＥＴ１はオンと
なり電流は寄生ダイオードＤ1とＰチャンネル・パワー
ＭＯＳＦＥＴ１の両方に流れる。この場合、抵抗は寄生
ダイオードＤ1よりＰチャンネル・パワーＭＯＳＦＥＴ
１のオン抵抗の方がかなり小さいので、殆ど、Ｐチャン
ネル・パワーＭＯＳＦＥＴ１を通過するの電流のみと
なる。
【００２０】更に、ゲートソース電圧ＶGSを上げ、−１
０Ｖとした曲線では、曲線に比べて同じソースドレ
イン電流ＩSDでもソースドレイン電圧ＶSDが小さくな
る。またＮチャンネル・パワーＭＯＳＦＥＴ単体の動作
特性も、Ｐチャンネル・パワーＭＯＳＦＥＴと同様であ
るから説明を省略する。このようなＰチャンネル・パワ
ーＭＯＳＦＥＴとＰチャンネル・パワーＭＯＳＦＥＴを
使用した直流電源給電回路において、外付されたバイア
ス抵抗１ａと１ｂ、２ａと２ｂ、３ａと３ｂ、４ａと４
ｂの抵抗値をそれぞれ例えば３３ＫΩに設定し、第１電
源端子Ｔ1に直流電源５の（＋）電極、第２電源端子2に
（−）電極を接続すると、Ｐチャンネル・パワーＭＯＳ
ＦＥＴ１、Ｎチャンネル・パワーＭＯＳＦＥＴ４がオン
となる。
０Ｖとした曲線では、曲線に比べて同じソースドレ
イン電流ＩSDでもソースドレイン電圧ＶSDが小さくな
る。またＮチャンネル・パワーＭＯＳＦＥＴ単体の動作
特性も、Ｐチャンネル・パワーＭＯＳＦＥＴと同様であ
るから説明を省略する。このようなＰチャンネル・パワ
ーＭＯＳＦＥＴとＰチャンネル・パワーＭＯＳＦＥＴを
使用した直流電源給電回路において、外付されたバイア
ス抵抗１ａと１ｂ、２ａと２ｂ、３ａと３ｂ、４ａと４
ｂの抵抗値をそれぞれ例えば３３ＫΩに設定し、第１電
源端子Ｔ1に直流電源５の（＋）電極、第２電源端子2に
（−）電極を接続すると、Ｐチャンネル・パワーＭＯＳ
ＦＥＴ１、Ｎチャンネル・パワーＭＯＳＦＥＴ４がオン
となる。
【００２１】つまり、Ｐチャンネル・パワーＭＯＳＦＥ
Ｔ１のソースＳは外付されたバイアス抵抗１ａと１ｂを
介して第２電源端子Ｔ2に接続されているので、寄生ダ
イオードＤ1を介してゲートＧ、ソースＳ間に順バイア
スを与えたことになり、Ｐチャンネル・パワーＭＯＳＦ
ＥＴ１はオンとなる。また、Ｎチャンネル・パワーＭＯ
ＳＦＥＴ４においては、ソースＳは外付されたバイアス
抵抗４ａと４ｂを介して第１電源端子Ｔ1に接続されて
いるので、寄生ダイオードＤ4を介してゲートＧ、ソー
スＳ間に順バイアスを与えたことになり、Ｎチャンネル
・パワーＭＯＳＦＥＴ４はオンとなる。
Ｔ１のソースＳは外付されたバイアス抵抗１ａと１ｂを
介して第２電源端子Ｔ2に接続されているので、寄生ダ
イオードＤ1を介してゲートＧ、ソースＳ間に順バイア
スを与えたことになり、Ｐチャンネル・パワーＭＯＳＦ
ＥＴ１はオンとなる。また、Ｎチャンネル・パワーＭＯ
ＳＦＥＴ４においては、ソースＳは外付されたバイアス
抵抗４ａと４ｂを介して第１電源端子Ｔ1に接続されて
いるので、寄生ダイオードＤ4を介してゲートＧ、ソー
スＳ間に順バイアスを与えたことになり、Ｎチャンネル
・パワーＭＯＳＦＥＴ４はオンとなる。
【００２２】この状態では、負荷側（＋）端子Ｔ3はＰ
チャンネルパワー・ＭＯＳＦＥＴ１を介して直流電源５
の（＋）電極に、負荷側（−）端子Ｔ4はＮチャンネル
・パワーＭＯＳＦＥＴ４を介して直流電源５の（−）電
極に接続されるので、負荷６は正しい極性でかつ電圧降
下することなく電源が給電される。第１電源端子Ｔ1に
直流電源５ａの（−）電極、第２電源端子2に（＋）電
極を点線に示すように逆接続すると、Ｎチャンネル・パ
ワーＭＯＳＦＥＴ３とＰチャンネル・パワーＭＯＳＦＥ
Ｔ２がそれぞれのゲートＧ、ソースＳ間に順バイアスを
与えられオンとなる。
チャンネルパワー・ＭＯＳＦＥＴ１を介して直流電源５
の（＋）電極に、負荷側（−）端子Ｔ4はＮチャンネル
・パワーＭＯＳＦＥＴ４を介して直流電源５の（−）電
極に接続されるので、負荷６は正しい極性でかつ電圧降
下することなく電源が給電される。第１電源端子Ｔ1に
直流電源５ａの（−）電極、第２電源端子2に（＋）電
極を点線に示すように逆接続すると、Ｎチャンネル・パ
ワーＭＯＳＦＥＴ３とＰチャンネル・パワーＭＯＳＦＥ
Ｔ２がそれぞれのゲートＧ、ソースＳ間に順バイアスを
与えられオンとなる。
【００２３】つまり、Ｎチャンネル・パワーＭＯＳＦＥ
Ｔ３のソースＳは外付されたバイアス抵抗３ａと３ｂを
介して第２電源端子Ｔ2に接続されているので、寄生ダ
イオードＤ3を介してゲートＧ、ソースＳ間に順バイア
スを与えたことになり、Ｎチャンネル・パワーＭＯＳＦ
ＥＴ３はオンとなる。また、Ｐチャンネル・パワーＭＯ
ＳＦＥＴ２においては、ソースＳは外付されたバイアス
抵抗２ａと２ｂを介して第１電源端子Ｔ1に接続されて
いるので、寄生ダイオードＤ4を介してゲートＧ、ソー
スＳ間に順バイアスを与えたことになり、Ｐチャンネル
・パワーＭＯＳＦＥＴ２はオンとなる。
Ｔ３のソースＳは外付されたバイアス抵抗３ａと３ｂを
介して第２電源端子Ｔ2に接続されているので、寄生ダ
イオードＤ3を介してゲートＧ、ソースＳ間に順バイア
スを与えたことになり、Ｎチャンネル・パワーＭＯＳＦ
ＥＴ３はオンとなる。また、Ｐチャンネル・パワーＭＯ
ＳＦＥＴ２においては、ソースＳは外付されたバイアス
抵抗２ａと２ｂを介して第１電源端子Ｔ1に接続されて
いるので、寄生ダイオードＤ4を介してゲートＧ、ソー
スＳ間に順バイアスを与えたことになり、Ｐチャンネル
・パワーＭＯＳＦＥＴ２はオンとなる。
【００２４】図４に示す測定回路で、第１源端子Ｔ5に
直流電源１０の（＋）電極、第２電源端子6に（−）電
極を正接続し、又は第１電源端子Ｔ5に直流電源１０の
（−）電極、第２電源端子Ｔ6に（＋）電極を逆接続す
る。また、第１電源端子Ｔ5と第２電源端子Ｔ6の間に電
圧計Ｖ1を接続し、第１電源端子Ｔ5と第２電源端子Ｔ6
に図６に示すダイオード５１、５２、５３、５４で構成
された直流電源給電回路１１を接続する。
直流電源１０の（＋）電極、第２電源端子6に（−）電
極を正接続し、又は第１電源端子Ｔ5に直流電源１０の
（−）電極、第２電源端子Ｔ6に（＋）電極を逆接続す
る。また、第１電源端子Ｔ5と第２電源端子Ｔ6の間に電
圧計Ｖ1を接続し、第１電源端子Ｔ5と第２電源端子Ｔ6
に図６に示すダイオード５１、５２、５３、５４で構成
された直流電源給電回路１１を接続する。
【００２５】直流電源給電回路の負荷側（＋）端子Ｔ7
と負荷側（−）端子Ｔ8に電圧計Ｖ2を接続し、負荷側
（＋）端子Ｔ7は電流計Ａを介して可変抵抗１２ａで構
成された負荷１２を経由して負荷側（−）端子Ｔ8と接
続する。更に図１に示すＰチャンネル・パワーＭＯＳＦ
ＥＴ１、Ｎチャンネル・パワーＭＯＳＦＥＴ３、Ｐチャ
ンネル・パワーＭＯＳＦＥＴ２及びＮチャンネル・パワ
ーＭＯＳＦＥＴ４で構成された直流電源給電回路１１を
同様に接続する。
と負荷側（−）端子Ｔ8に電圧計Ｖ2を接続し、負荷側
（＋）端子Ｔ7は電流計Ａを介して可変抵抗１２ａで構
成された負荷１２を経由して負荷側（−）端子Ｔ8と接
続する。更に図１に示すＰチャンネル・パワーＭＯＳＦ
ＥＴ１、Ｎチャンネル・パワーＭＯＳＦＥＴ３、Ｐチャ
ンネル・パワーＭＯＳＦＥＴ２及びＮチャンネル・パワ
ーＭＯＳＦＥＴ４で構成された直流電源給電回路１１を
同様に接続する。
【００２６】この測定回路により、負荷１２の可変抵抗
１２ａを操作し、抵抗値を変更すると、電流計Ａで測定
された電流Ｉは０Ａから２Ａの範囲で自由に替えること
ができる。図５は、横横（単位目盛は０.１Ａ）が電流
計Ａで測定された電流Ｉ、縦軸（単位目盛は０.５Ｖ）
は電圧降下（電圧計Ｖ1とＶ2の差）を示す電圧降下特性
図であり、はＰチャンネル・パワーＭＯＳＦＥＴ（２
ＳＪ３１７）とＮチャンネル・パワーＭＯＳＦＥＴ（２
ＳＫ１５７９）による直流電源給電回路の特性、はダ
イオード（１Ｇ４Ｂ４２）による直流電源給電回路の特
性である。
１２ａを操作し、抵抗値を変更すると、電流計Ａで測定
された電流Ｉは０Ａから２Ａの範囲で自由に替えること
ができる。図５は、横横（単位目盛は０.１Ａ）が電流
計Ａで測定された電流Ｉ、縦軸（単位目盛は０.５Ｖ）
は電圧降下（電圧計Ｖ1とＶ2の差）を示す電圧降下特性
図であり、はＰチャンネル・パワーＭＯＳＦＥＴ（２
ＳＪ３１７）とＮチャンネル・パワーＭＯＳＦＥＴ（２
ＳＫ１５７９）による直流電源給電回路の特性、はダ
イオード（１Ｇ４Ｂ４２）による直流電源給電回路の特
性である。
【００２７】は０.１Ａ〜２Ａの範囲で３０〜８００
ｍＶ程度しか電圧が降下せず、導通電流による電圧降下
が極めて低くなっている。
ｍＶ程度しか電圧が降下せず、導通電流による電圧降下
が極めて低くなっている。
【００２８】
【発明の効果】本発明による直流電源給電回路は、ドレ
イン、ソース、ゲートを有するＰチャンネル・パワーＭ
ＯＳＦＥＴ及びＮチャンネル・パワーＭＯＳＦＥＴをそ
れぞれ２個備え、一方のＰチャンネル・パワーＭＯＳＦ
ＥＴ及び他方のＮチャンネル・パワーＭＯＳＦＥＴのド
レイン側に直流電源の一方の電極を、他方のＰチャンネ
ル・パワーＭＯＳＦＥＴ及び一方のＮチャンネル・パワ
ーＭＯＳＦＥＴのドレイン側に前記直流電源の他方の電
極を接続し、一方のＰチャンネル・パワーＭＯＳＦＥＴ
及び他方のＰチャンネル・パワーＭＯＳＦＥＴのソース
側に負荷の一方の端子を、一方のＮチャンネル・パワー
ＭＯＳＦＥＴ及び他方のＮチャンネル・パワーＭＯＳＦ
ＥＴのソース側に負荷の他方の端子を接続し、直流電源
からそれぞれのＰチャンネル・パワーＭＯＳＦＥＴ及び
Ｎチャンネル・パワーＭＯＳＦＥＴのドレイン、ソース
間に内存する寄生ダイオードを通って順方向のバイアス
を流すバイアス抵抗をソース、ゲート間及びゲート、直
流電源間にそれぞれ接続することにより、一方のＰチャ
ンネル・パワーＭＯＳＦＥＴ及び一方のＮチャンネル・
パワーＭＯＳＦＥＴの導通、他方のＰチャンネル・パワ
ーＭＯＳＦＥＴ及び他方のＮチャンネル・パワーＭＯＳ
ＦＥＴの導通によって直流電源から負荷に給電するの
で、導通電流による電圧降下が低く、小さい周辺部品
で、熱に対する設計条件が確実に保証できる。
イン、ソース、ゲートを有するＰチャンネル・パワーＭ
ＯＳＦＥＴ及びＮチャンネル・パワーＭＯＳＦＥＴをそ
れぞれ２個備え、一方のＰチャンネル・パワーＭＯＳＦ
ＥＴ及び他方のＮチャンネル・パワーＭＯＳＦＥＴのド
レイン側に直流電源の一方の電極を、他方のＰチャンネ
ル・パワーＭＯＳＦＥＴ及び一方のＮチャンネル・パワ
ーＭＯＳＦＥＴのドレイン側に前記直流電源の他方の電
極を接続し、一方のＰチャンネル・パワーＭＯＳＦＥＴ
及び他方のＰチャンネル・パワーＭＯＳＦＥＴのソース
側に負荷の一方の端子を、一方のＮチャンネル・パワー
ＭＯＳＦＥＴ及び他方のＮチャンネル・パワーＭＯＳＦ
ＥＴのソース側に負荷の他方の端子を接続し、直流電源
からそれぞれのＰチャンネル・パワーＭＯＳＦＥＴ及び
Ｎチャンネル・パワーＭＯＳＦＥＴのドレイン、ソース
間に内存する寄生ダイオードを通って順方向のバイアス
を流すバイアス抵抗をソース、ゲート間及びゲート、直
流電源間にそれぞれ接続することにより、一方のＰチャ
ンネル・パワーＭＯＳＦＥＴ及び一方のＮチャンネル・
パワーＭＯＳＦＥＴの導通、他方のＰチャンネル・パワ
ーＭＯＳＦＥＴ及び他方のＮチャンネル・パワーＭＯＳ
ＦＥＴの導通によって直流電源から負荷に給電するの
で、導通電流による電圧降下が低く、小さい周辺部品
で、熱に対する設計条件が確実に保証できる。
【図１】本発明による直流電源給電回路の一実施例を示
すブロック図。
すブロック図。
【図２】本発明による直流電源給電回路のソースドレイ
ン電圧ＶSD／ソースドレイン電流ＩSD特性図。
ン電圧ＶSD／ソースドレイン電流ＩSD特性図。
【図３】本発明によるＰチャンネル・パワーＭＯＳＦＥ
Ｔ単体の動作説明図。
Ｔ単体の動作説明図。
【図４】本発明と従来の直流電源給電回路の測定回路。
【図５】本発明と従来の直流電源給電回路の電圧降下特
性図。
性図。
【図６】従来の直流電源給電回路のブロック図。
１、３・・・・・・Ｐチャンネル・パワーＭＯＳＦＥＴ（パワ
ーＭＯＳＦＥＴ） ２、４・・・・・・Ｎチャンネル・パワーＭＯＳＦＥＴ（パワ
ーＭＯＳＦＥＴ） ５・・・・・・直流電源 ６・・・・・・負荷 Ｄ・・・・・・ドレイン Ｓ・・・・・・ソース Ｇ・・・・・・ゲート １ａ、１ｂ、２ａ、２ｂ・・・・・・外付けされたバイアス抵
抗 ３ａ、３ｂ、４ａ、４ｂ・・・・・・外付けされたバイアス抵
抗 Ｄ1、Ｄ2、Ｄ3、Ｄ4・・・・・・寄生ダイオード
ーＭＯＳＦＥＴ） ２、４・・・・・・Ｎチャンネル・パワーＭＯＳＦＥＴ（パワ
ーＭＯＳＦＥＴ） ５・・・・・・直流電源 ６・・・・・・負荷 Ｄ・・・・・・ドレイン Ｓ・・・・・・ソース Ｇ・・・・・・ゲート １ａ、１ｂ、２ａ、２ｂ・・・・・・外付けされたバイアス抵
抗 ３ａ、３ｂ、４ａ、４ｂ・・・・・・外付けされたバイアス抵
抗 Ｄ1、Ｄ2、Ｄ3、Ｄ4・・・・・・寄生ダイオード
Claims (1)
- 【請求項１】ドレイン、ソース、ゲートを有するＰチャ
ンネル・パワーＭＯＳＦＥＴ及びＮチャンネル・パワー
ＭＯＳＦＥＴをそれぞれ２個備え、一方のＰチャンネル
・パワーＭＯＳＦＥＴ及び他方のＮチャンネル・パワー
ＭＯＳＦＥＴのドレイン側に直流電源の一方の電極を、
他方のＰチャンネル・パワーＭＯＳＦＥＴ及び一方のＮ
チャンネル・パワーＭＯＳＦＥＴのドレイン側に前記直
流電源の他方の電極を接続し、前記一方のＰチャンネル
・パワーＭＯＳＦＥＴ及び前記他方のＰチャンネル・パ
ワーＭＯＳＦＥＴのソース側に負荷の一方の端子を、前
記一方のＮチャンネル・パワーＭＯＳＦＥＴ及び前記他
方のＮチャンネル・パワーＭＯＳＦＥＴのソース側に前
記負荷の他方の端子を接続し、前記直流電源から前記そ
れぞれのＰチャンネル・パワーＭＯＳＦＥＴ及びＮチャ
ンネル・パワーＭＯＳＦＥＴの前記ドレイン、ソース間
に内存する寄生ダイオードを通って順方向のバイアスを
流すバイアス抵抗を前記ソース、前記ゲート間及び前記
ゲート、前記直流電源間にそれぞれ接続することによ
り、前記一方のＰチャンネル・パワーＭＯＳＦＥＴ及び
前記一方のＮチャンネル・パワーＭＯＳＦＥＴの導通、
前記他方のＰチャンネル・パワーＭＯＳＦＥＴ及び前記
他方のＮチャンネル・パワーＭＯＳＦＥＴの導通によっ
て前記直流電源から前記負荷に給電することを特徴とす
る直流電源給電回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6064067A JPH07271460A (ja) | 1994-03-31 | 1994-03-31 | 直流電源給電回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6064067A JPH07271460A (ja) | 1994-03-31 | 1994-03-31 | 直流電源給電回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07271460A true JPH07271460A (ja) | 1995-10-20 |
Family
ID=13247387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6064067A Pending JPH07271460A (ja) | 1994-03-31 | 1994-03-31 | 直流電源給電回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07271460A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008001644A1 (fr) * | 2006-06-27 | 2008-01-03 | Panasonic Electric Works Co., Ltd. | Circuit de commutation de polarité et unité d'alimentation |
| WO2009015664A2 (de) * | 2007-08-01 | 2009-02-05 | Sunload Gmbh | Verpolungstoleranzschaltung |
| JP2010220436A (ja) * | 2009-06-03 | 2010-09-30 | Well Shin Technology Co Ltd | 携帯式電源供給装置 |
-
1994
- 1994-03-31 JP JP6064067A patent/JPH07271460A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008001644A1 (fr) * | 2006-06-27 | 2008-01-03 | Panasonic Electric Works Co., Ltd. | Circuit de commutation de polarité et unité d'alimentation |
| JP4925363B2 (ja) * | 2006-06-27 | 2012-04-25 | パナソニック株式会社 | 極性切換回路及び給電ユニット |
| WO2009015664A2 (de) * | 2007-08-01 | 2009-02-05 | Sunload Gmbh | Verpolungstoleranzschaltung |
| WO2009015664A3 (de) * | 2007-08-01 | 2009-03-26 | Sunload Gmbh | Verpolungstoleranzschaltung |
| JP2010220436A (ja) * | 2009-06-03 | 2010-09-30 | Well Shin Technology Co Ltd | 携帯式電源供給装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6377034B1 (en) | Method and circuits for inductor current measurement in MOS switching regulators | |
| KR960005604B1 (ko) | 부하를 흐르는 전류의 선형측정용 회로 | |
| US5434534A (en) | CMOS voltage reference circuit | |
| US5397934A (en) | Apparatus and method for adjusting the threshold voltage of MOS transistors | |
| US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
| JPH08334534A (ja) | 電力用半導体構成要素の負荷電流検出用回路装置 | |
| US6995555B2 (en) | Apparatus and method for determining a current through a power semiconductor component | |
| US7521985B2 (en) | Method for regulating temperature and circuit therefor | |
| US9480193B2 (en) | Load detection circuit and method | |
| JPH03105262A (ja) | 電流検出回路 | |
| JP2570523B2 (ja) | 電流検出回路 | |
| JPH11202002A (ja) | 電流検出回路 | |
| US5006809A (en) | Apparatus for measuring the electrical resistance of a test specimen | |
| JPH07105706B2 (ja) | 電流切換え式ドライバ回路 | |
| US6686789B2 (en) | Dynamic low power reference circuit | |
| US20170363662A1 (en) | Method and circuitry for measuring current | |
| US6194956B1 (en) | Low critical voltage current mirrors | |
| JPH07271460A (ja) | 直流電源給電回路 | |
| JPH07271459A (ja) | 直流電源給電回路 | |
| US6466083B1 (en) | Current reference circuit with voltage offset circuitry | |
| JP3539194B2 (ja) | パワーｍｏｓｆｅｔ回路 | |
| US9608626B1 (en) | Integrated circuit with precision current source | |
| CN205080180U (zh) | 电流感测装置 | |
| JP2646771B2 (ja) | 半導体集積回路 | |
| US10935592B2 (en) | Current sensing circuit and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010116 |