JP4989901B2

JP4989901B2 - 半導体装置及びオン抵抗測定方法

Info

Publication number: JP4989901B2
Application number: JP2006024649A
Authority: JP
Inventors: 清一芝崎
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-02-01
Filing date: 2006-02-01
Publication date: 2012-08-01
Anticipated expiration: 2026-02-01
Also published as: JP2007205852A

Description

本発明は、半導体装置及びオン抵抗測定方法に関し、さらに詳しくは、半導体装置に内蔵されたパワートランジスタのオン抵抗測定方法に関し、特に小型のトランジスタを多数並列に接続したパワートランジスタの定格負荷電流におけるオン抵抗を正確に求めることができる半導体装置の構成と測定方法に関するものである。

従来、大電流を制御するためのパワートランジスタは、製造プロセスが異なるため大規模集積回路（ＬＳＩ）とは別チップで製造され、ＬＳＩに外付けするように構成するのが一般的であった。しかし、機器の小型化の要求に応え、最近ではパワートランジスタもＬＳＩに内蔵されるようになってきた。即ち、ＬＳＩに内蔵されるパワートランジスタの構成は、同じ特性の小型トランジスタを多数並列に接続した構成を採るのが一般的である。こうすることで、パワートランジスタの周波数特性や応答速度を改善することができ、しかもＬＳＩ上の他のトランジスタとほぼ同様の特性を有する小型トランジスタを使用してパワートランジスを設計することができる。

ここでＬＳＩに大電流制御用パワートランジスタを内蔵した場合に問題となるのが、パワートランジスタのオン抵抗の測定である。しかしオン抵抗が低いため、測定機器のプローブを半導体装置の外部端子に接続したときに発生する接触抵抗が無視できなくなり、正確なオン抵抗が測定できない。

またパワートランジスタの用途としては、ＬＥＤランプの点灯用ドライブ回路であったり、ＤＣ−ＤＣコンバータのスイッチング素子であったりする。そのためＬＥＤランプの輝度を保証するためには、パワートランジスタのオン抵抗の管理が不可欠である。また、ＤＣ−ＤＣコンバータの過電流保護を行うため、スイッチングトランジスタに流れる電流を同トランジスタの電圧降下で検出するような用途においては、さらに正確なオン抵抗の管理が求められる。

尚、小型のトランジスタを多数並列に接続したパワートランジスタのオン抵抗を正確に測定する方法としては特許文献１がある。特許文献１によればＭＩＳトランジスタを多数個並列に接続した第１ＭＩＳＦＥＴと、このＦＥＴを構成しているトランジスタセルと同じ大きさのトランジスタセルを、第１ＭＩＳＦＥＴより十分少ない数のトランジスタを並列接続した第２のＭＩＳＦＥＴを同一半導体の近傍に形成し、ウエハーテストの段階でオン抵抗の測定を第２ＭＩＳＦＥＴで行い、第１ＭＩＳＦＥＴのオン抵抗を類推し、オン抵抗測定後は、第１ＭＩＳＦＥＴと第２ＭＩＳＦＥＴをワイヤーボンディングなどの手段で電気的に接続し、１つのＦＥＴとして動作させる技術について開示されている。
特開２００１−３０８３２９公報

しかしながら、特許文献１に開示されている従来の方式では、オン抵抗測定後にワイヤーボンディングなどの電気的接続手段が必要なため、新たな工程が追加になってしまう。また、電気的接続工程を省略して、第１と第２のＭＩＳＦＥＴを接続しないと、第２ＭＩＳＦＥＴが無駄になってしまう。さらに、半導体チップをパッケージに封止した後ではオン抵抗の測定は精度よく行えなくなるという問題がある。

本発明は、かかる課題に鑑み、新たな工程の追加が無く、半導体チップをパッケージに封止した後でも、オン抵抗の測定を高精度に行うことが出来る半導体装置および測定方法を提供することを目的とする。

本発明はかかる課題を解決するために、請求項１は、同じ特性を備えた複数のトランジスタを並列に接続して構成したパワートランジスタと、該パワートランジスタのソース若しくはエミッタ電極およびドレイン若しくはコレクタ電極を外部に引き出すための端子と、を備えた半導体装置において、前記複数のトランジスタと同じ特性を備えたトランジスタを少なくとも１つ以上前記パワートランジスタと並列に接続したモニタトランジスタと、前記パワートランジスタ及び前記モニタトランジスタのゲート若しくはベース電圧を夫々独立に制御する制御回路と、を備え、前記制御回路は、前記パワートランジスタと前記モニタトランジスタのゲート若しくはベース以外の電極が共通接続されている場合、テストモード時には前記パワートランジスタを動作不可とすると共に、前記モニタトランジスタの動作が任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、通常モード時には前記パワートランジスタ及び前記モニタトランジスタを同時に任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、半導体装置の外部にある、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を測定する電圧測定手段と、前記ドレイン若しくはコレクタ電極に電流を供給する定電流源と、を用いて、前記制御回路が当該半導体装置を前記テストモードにすることにより、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を前記電圧測定手段により測定し、該測定結果に基づいて前記パワートランジスタとモニタトランジスタの合成オン抵抗Ｒを推定することを特徴とする。
請求項２は、同じ特性を備えた複数のトランジスタを並列に接続して構成したパワートランジスタと、該パワートランジスタのソース若しくはエミッタ電極およびドレイン若しくはコレクタ電極を外部に引き出すための端子と、を備えた半導体装置において、前記複数のトランジスタと同じ特性を備えたトランジスタを少なくとも１つ以上前記パワートランジスタと並列に接続したモニタトランジスタと、前記パワートランジスタ及び前記モニタトランジスタのゲート若しくはベース電圧を夫々独立に制御する制御回路と、を備え、前記制御回路は、前記パワートランジスタと前記モニタトランジスタのゲート若しくはベース以外の電極が共通接続されている場合、テストモード時には前記パワートランジスタを動作不可とすると共に、前記モニタトランジスタの動作が任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、通常モード時には前記パワートランジスタを任意に制御可能とすると共に、前記モニタトランジスタの動作が不可となるように前記ゲート若しくはベース電圧を制御し、半導体装置の外部にある、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を測定する電圧測定手段と、前記ドレイン若しくはコレクタ電極に電流を供給する定電流源と、を用いて、前記制御回路が当該半導体装置を前記テストモードにすることにより、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を前記電圧測定手段により測定し、該測定結果に基づいて前記パワートランジスタとモニタトランジスタの合成オン抵抗Ｒを推定することを特徴とする。

本発明は複数のトランジスタ群により構成したパワートランジスタに並列にモニタトランジスタを接続する。そしてパワートランジスタとモニタトランジスタのゲートを個別に制御できる制御回路を備え、テストモード時にはパワートランジスタが動作しないように制御して、モニタトランジスタにより測定を行なう構成とした。また通常モード時にはパワートランジスタとモニタトランジスタの両方を動作させる。
また、モニタトランジスタのオン抵抗を測定するには、このモニタトランジスタに一定の電流を流し、そのときのドレインとソース間の電圧降下を測定することにより、計算で求めることが出来る。そのためには、モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を測定する電圧測定手段と、ドレイン若しくはコレクタ電極に電流を供給する定電流源を備えるものである。
間の短縮が可能となる。

請求項３は、前記パワートランジスタを構成する前記複数のトランジスタの数をＮ、前記モニタトランジスタを構成するトランジスタの数をｎ、前記電圧測定手段により測定した電圧に基づいて計算した前記モニタトランジスタのオン抵抗をｒとしたとき、前記パワートランジスタおよび前記モニタトランジスタの合成オン抵抗Ｒの推定値は、Ｒ＝（ｒ×ｎ）／（Ｎ＋ｎ）により求めることを特徴とする。
並列に接続した抵抗値は、各抵抗値が等しいと仮定すれば、並列に接続する抵抗の個数分の１となる。従って、モニタトランジスタの合成オン抵抗Ｒｓの推定値は、モニタトランジスタのオン抵抗をｒ、トランジスタ群の数をＮ、モニタトランジスタを構成するトランジスタの数をｎとすると、Ｒ＝（ｒ×ｎ）／（Ｎ＋ｎ）により求めることができる。

請求項４は、前記パワートランジスタを構成する前記複数のトランジスタの数をＮ、前記モニタトランジスタを構成するトランジスタの数をｎ、前記電圧測定手段により測定した電圧に基づいて計算した前記モニタトランジスタのオン抵抗をｒとしたとき、前記パワートランジスタのオン抵抗Ｒの推定値は、Ｒ＝（ｒ×ｎ）／Ｎにより求めることを特徴とする。
並列に接続した抵抗値は、各抵抗値が等しいと仮定すれば、並列に接続する抵抗の個数分の１となる。従って、パワートランジスタのオン抵抗Ｒの推定値は、モニタトランジスタのオン抵抗をｒ、トランジスタ群の数をＮ、モニタトランジスタを構成するトランジスタの数をｎとすると、Ｒ＝（ｒ×ｎ）／Ｎにより求めることができる。

請求項５は、前記モニタトランジスタのオン抵抗ｒは、前記パワートランジスタの定格負荷電流のほぼｎ／（Ｎ＋ｎ）倍の電流Ｉ１を前記モニタトランジスタに流したときの前記モニタトランジスタに発生する電圧降下を前記電圧測定手段により測定し、該測定結果をＶ１とすると、ｒ＝Ｖ１／Ｉ１により求めることを特徴とする。
並列に接続された全てのトランジスタが等しいと仮定すると、各トランジスタに流れる電流の総和が定格電流となる。従って、モニタトランジスタには定格負荷電流のほぼｎ／（Ｎ＋ｎ）倍の電流Ｉ１を流してやれば、そのときの電圧降下を測定することにより、ｒ＝Ｖ１／Ｉ１によりモニタトランジスタのオン抵抗ｒを推定することが出来る。

請求項６は、同じ特性を備えた複数のトランジスタを並列に接続して構成したパワートランジスタと、該パワートランジスタのソース若しくはエミッタ電極およびドレイン若しくはコレクタ電極を外部に引き出すための端子と、を備えた半導体装置のオン抵抗測定方法において、前記複数のトランジスタと同じ特性を備えたトランジスタを少なくとも１つ以上前記パワートランジスタと並列に接続したモニタトランジスタと、前記パワートランジスタ及び前記モニタトランジスタのゲート若しくはベース電圧を夫々独立に制御する制御回路と、を備え、前記制御回路は、前記パワートランジスタと前記モニタトランジスタのゲート若しくはベース以外の電極が共通接続されている場合、テストモード時には前記パワートランジスタを動作不可とすると共に、前記モニタトランジスタの動作が任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、通常モード時には前記パワートランジスタ及び前記モニタトランジスタを同時に任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、半導体装置の外部にある、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を測定する電圧測定手段と、前記ドレイン若しくはコレクタ電極に電流を供給する定電流源と、を用いて、前記制御回路が当該半導体装置を前記テストモードにすることにより、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を前記電圧測定手段により測定し、該測定結果に基づいて前記パワートランジスタとモニタトランジスタの合成オン抵抗Ｒを推定することを特徴とする。
請求項７は、同じ特性を備えた複数のトランジスタを並列に接続して構成したパワートランジスタと、該パワートランジスタのソース若しくはエミッタ電極およびドレイン若しくはコレクタ電極を外部に引き出すための端子と、を備えた半導体装置のオン抵抗測定方法において、前記複数のトランジスタと同じ特性を備えたトランジスタを少なくとも１つ以上前記パワートランジスタと並列に接続したモニタトランジスタと、前記パワートランジスタ及び前記モニタトランジスタのゲート若しくはベース電圧を夫々独立に制御する制御回路と、を備え、前記制御回路は、前記パワートランジスタと前記モニタトランジスタのゲート若しくはベース以外の電極が共通接続されている場合、テストモード時には前記パワートランジスタを動作不可とすると共に、前記モニタトランジスタの動作が任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、通常モード時には前記パワートランジスタを任意に制御可能とすると共に、前記モニタトランジスタの動作が不可となるように前記ゲート若しくはベース電圧を制御し、半導体装置の外部にある、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を測定する電圧測定手段と、前記ドレイン若しくはコレクタ電極に電流を供給する定電流源と、を用いて、前記制御回路が当該半導体装置を前記テストモードにすることにより、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を前記電圧測定手段により測定し、該測定結果に基づいて前記パワートランジスタとモニタトランジスタの合成オン抵抗Ｒを推定することを特徴とする。
請求項２と同様の作用効果を奏する。

請求項８は、前記パワートランジスタを構成する前記複数のトランジスタの数をＮ、前記モニタトランジスタを構成するトランジスタの数をｎ、前記電圧測定手段により測定した電圧に基づいて計算した前記モニタトランジスタのオン抵抗をｒとしたとき、前記パワートランジスタおよび前記モニタトランジスタの合成オン抵抗Ｒの推定値は、Ｒ＝（ｒ×ｎ）／（Ｎ＋ｎ）により求めることを特徴とする。
請求項３と同様の作用効果を奏する。

請求項９は、前記パワートランジスタを構成する前記複数のトランジスタの数をＮ、前記モニタトランジスタを構成するトランジスタの数をｎ、前記電圧測定手段により測定した電圧に基づいて計算した前記モニタトランジスタのオン抵抗をｒとしたとき、前記パワートランジスタのオン抵抗Ｒの推定値は、Ｒ＝（ｒ×ｎ）／Ｎにより求めることを特徴とする。
請求項４と同様の作用効果を奏する。

請求項１０は、前記モニタトランジスタのオン抵抗ｒは、前記パワートランジスタの定格負荷電流のほぼｎ／（Ｎ＋ｎ）倍の電流Ｉ１を前記モニタトランジスタに流したときの前記モニタトランジスタに発生する電圧降下を前記電圧測定手段により測定し、該測定結果をＶ１とすると、ｒ＝Ｖ１／Ｉ１により求めることを特徴とする。
請求項４と同様の作用効果を奏する。

請求項１、２、６、７の発明によれば、制御回路は、テストモード時にはパワートランジスタを動作不可とすると共に、モニタトランジスタの動作が任意に制御可能となるようにし、通常モード時にはパワートランジスタを動作可とすると共に、モニタトランジスタの動作が任意に制御可能となるようにゲート若しくはベース電圧を制御するので、テストモードではパワートランジスタをＯＦＦにしてモニタトランジスタのみの小電流で測定が可能となる。そして測定が終了すると両者を動作させてモニタトランジスタを有効に使用することが出来る。

また請求項３、８では、合成オン抵抗Ｒｓの推定値を、Ｒ＝（ｒ×ｎ）／（Ｎ＋ｎ）により求めるので、モニタトランジスタのオン抵抗ｒを測定した電圧降下から容易に計算することにより求めることができる。

また請求項４、９では、パワートランジスタのオン抵抗Ｒの推定値を、Ｒ＝（ｒ×ｎ）／Ｎにより求めるので、モニタトランジスタのオン抵抗ｒを測定した電圧降下から容易に計算することにより求めることができる。
また請求項５、１０では、モニタトランジスタのオン抵抗ｒは、定格負荷電流のほぼｎ／（Ｎ＋ｎ）倍の電流Ｉ１をモニタトランジスタに流したときのモニタトランジスタに発生する電圧降下がＶ１とすると、ｒ＝Ｖ１／Ｉ１により求めるので、電圧降下を測定するだけで容易に求めることが出来る。

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の一実施形態に係る半導体装置の回路図である。この半導体装置１００はパワートランジスタ１とモニタトランジスタ２の構成においてモニタトランジスタ２を１つの小型トランジスタＭｓで構成した場合の回路図である。即ち、半導体装置１００は、パワートランジスタを構成している小型トランジスタ群（Ｍ１〜Ｍｎ）１と、モニタトランジスタを構成している小型トランジスタ（Ｍｓ）２と、を備えて構成されている。

パワートランジスタ１はＮＭＯＳトランジスタＭ１からＭｎで構成されている。ＮＭＯＳトランジスタＭ１からＭｎのドレイン、ソースおよびゲートはそれぞれ共通接続されている。ドレインは半導体装置の外部端子Ｄより外部に引き出されている。またソースも同様に外部端子Ｓより外部に引き出されている。ゲートは半導体装置内部のノードＧ１に接続され、後述する制御回路に接続されている。
またモニタトランジスタ２はＮＭＯＳトランジスタＭｓで構成されている。ＮＭＯＳトランジスタＭｓのドレインとソースはそれぞれパワートランジスタ１のドレインとソースに接続され、ゲートは半導体装置内部のノードＧ２に接続され、後述する制御回路に接続されている。
本実施形態では、モニタトランジスタ２は小型トランジスタ群の最も端に位置する物を使用したが、小型トランジスタ群のどのトランジスタを用いても構わない。

図２は本発明のパワートランジスタとモニタトランジスタの構成で、モニタトランジスタを複数の小型トランジスタで構成した場合の回路図である。１ａから１ｃはパワートランジスタを構成している小型トランジスタ群（Ｍ１〜Ｍｎ）、２ａと２ｂはモニタトランジスタを構成している小型トランジスタ群（Ｍｓ１、Ｍｓ２）である。パワートランジスタ１ａから１ｃはＮＭＯＳトランジスタＭ１からＭｎで構成されている。ＮＭＯＳトランジスタＭ１からＭｎのドレイン、ソースおよびゲートはそれぞれ共通接続されている。ドレインは半導体装置の外部端子Ｄより外部に引き出されている。またソースも同様に外部端子Ｓより外部に引き出されている。ゲートは半導体装置内部のノードＧ１に接続され、後述する制御回路に接続されている。

モニタトランジスタ２ａと２ｂはＮＭＯＳトランジスタＭｓ１とＭｓ２で構成されている。モニタトランジスタＭｓ１とＭｓ２もドレイン、ソースおよびゲートはそれぞれ共通接続され、さらにドレインとソースはそれぞれパワートランジスタ１ａ〜１ｃのドレインとソースに接続されている。また、ゲートは半導体装置内部のノードＧ２に接続され、後述する制御回路に接続されている。
モニタトランジスタ２の数は、パワートランジスタ１の数に比べ十分少ない数であれば何個使っても構わない。重要なことは、パワートランジスタ１の数とモニタトランジスタ２の数の比が、パワートランジスタ１のオン抵抗とモニタトランジスタ２のオン抵抗の比にできるだけ一致するようにモニタトランジスタ２の配置と数を選択することである。

図３は本発明の第１の実施例を示す図である。図１に示したトランジスタに制御回路を追加した回路図である。３の破線で囲った回路が制御回路である。制御回路３にはテスト信号１２と制御信号１３が入力されている。また、制御回路３の出力は半導体装置内のノードＧ１とＧ２に接続されている。なお、ノードＧ１はパワートランジスタ１のゲートに、ノードＧ２はモニタトランジスタ２のゲートに接続されている。
パワートランジスタ１とモニタトランジスタ２のドレインは半導体装置１００の外部端子Ｄに接続されて、ソースは半導体装置１００の外部端子Ｓに接続されている。
半導体装置１００の外部端子Ｄと電源Ｖｄｄ間には定電流源１０が接続され、半導体装置１００の外部端子Ｓは接地されている。さらに、外部端子ＤとＳの間には電圧計１１が接続されている。
制御回路３はノア回路ＮＯＲ３ａとインバータＩＮＶ３ｂで構成されている。テスト信号１２はノア回路ＮＯＲ３ａの一方の入力に接続されている。制御信号１３はノア回路ＮＯＲ３ａの他方の入力とインバータＩＮＶ３ｂの入力に接続されている。

図４は制御回路３の動作の真理値を示す図である。図４を参照しながら説明する。各Ｎｏでテスト信号１２１２がハイレベル（Ｈ）の場合はテストモードである。この状態ではノア回路ＮＯＲ３ａの出力は常にローレベル（Ｌ）となるのでノードＧ１をローレベル（Ｌ）に保ちパワートランジスタ１をオフにする。
制御信号１３はノア回路ＮＯＲ３ａとインバータＩＮＶ３ｂに入力されているが、前述したようにノア回路ＮＯＲ３ａに印加された制御信号１３はテスト信号１２でブロックされてしまうため、ノア回路ＮＯＲ３ａの出力には影響を与えない。インバータＩＮＶ３ｂに入力された信号は反転されて出力され、ノードＧ２のレベルを変化させる。ノードＧ２にはモニタトランジスタ２のゲートが接続されているので、モニタトランジスタ２は、制御信号１３がローレベル（Ｌ）のときはオン、ハイレベル（Ｈ）のときはオフとなる。
すなわち、テスト信号１２が入力されている場合は、パワートランジスタ１はオフとなり、モニタトランジスタ２は制御信号１３のレベルによってオン／オフ制御されることになる。

またテスト信号１２がローレベル（Ｌ）の場合は通常モードである。この状態ではノア回路ＮＯＲ３ａの出力は制御信号１３のレベルを反転した信号を出力するので、制御回路３の２つの出力は同じ信号を出力する。
すなわち、テスト信号１２が入力されていない場合は、制御信号１３でパワートランジスタ１とモニタトランジスタ２が同時にオン／オフ制御されることになる。このように、通常状態ではモニタトランジスタ２もパワートランジスタ１に並列に接続された状態で動作するため、モニタトランジスタ２を無駄なく使用することができる。

モニタトランジスタ２のオン抵抗（ｒ）を測定する場合は、テスト信号１２をハイレベル（Ｈ）、制御信号１３をローレベル（Ｌ）にする。すなわち、パワートランジスタ１オフ、モニタトランジスタ２をオンにする。
半導体装置１００の外部端子Ｄには定電流源１０から定電流Ｉ１が供給されているので、この電流がモニタトランジスタ２に流れ電圧降下Ｖ１が発生する。この電圧を電圧計１１で測定する。

モニタトランジスタのオン抵抗（ｒ）は（式１）によって計算で求めることができる。
ｒ＝Ｖ１／Ａ１・・・・・・・・・・（式１）
パワートランジスタ１とモニタトランジスタ２の合成オン抵抗（Ｒ）は、パワートランジスタ１を構成している小型トランジスタの個数をＮ、モニタトランジスタ２を構成している小型トランジスタの個数をｎとすると、（式２）によって計算で類推することができる。
Ｒ＝（ｒ×ｎ）／（Ｎ＋ｎ）・・・・・（式２）
モニタトランジスタ２のオン抵抗（ｒ）を測定するときの電流値Ｉ１は、パワートランジスタ１とモニタトランジスタ２の合成トランジスタの定格負荷電流をｎ／（Ｎ＋ｎ）倍した小さい電流で定格負荷電流と同じオン抵抗が測れるため、測定用プローブと半導体端子の接触抵抗に因る測定誤差を小さく測定できる。このように正確に測定したモニタトランジスタのオン抵抗からパワートランジスタ１とモニタトランジスタ２の合成オン抵抗（Ｒ）を類推するため合成オン抵抗も正確な値となる。

図５は本発明の第２の実施例を示す図である。図１に示したトランジスタに制御回路を追加した別の実施例を示す回路図である。３の破線で囲った回路が制御回路である。
制御回路３にはテスト信号１２と制御信号１３が入力されている。また、制御回路３の出力は半導体装置１００内のノードＧ１とＧ２に接続されている。なお、ノードＧ１はパワートランジスタ１のゲートに、ノードＧ２はモニタトランジスタ２のゲートに接続されている。
制御回路３はノア回路ＮＯＲ３ａとアンド回路ＡＮＤ３ｃで構成されている。テスト信号１２はノア回路ＮＯＲ３ａの一方の入力とアンド回路ＡＮＤ３ｃの一方の入力に接続されている。制御信号１３はノア回路ＮＯＲ３ａの他方の入力とアンド回路ＡＮＤ３ｃの他方の入力に接続されている。

図６は制御回路３の動作の真理値を示す図である。テスト信号１２がハイレベル（Ｈ）の場合はテストモードである。この状態ではノア回路ＮＯＲ３ａの出力は常にローレベル（Ｌ）となるのでノードＧ１をローレベル（Ｌ）に保ちパワートランジスタ１をオフにする。また、アンド回路ＡＮＤ３ｃの一方の入力をハイレベル（Ｈ）にするので、アンド回路ＡＮＤ３ｃのゲートが開き、制御信号１３がアンド回路ＡＮＤ３ｃを通過できるようになる。

制御信号１３もノア回路ＮＯＲ３ａとアンド回路ＡＮＤ３ｃに入力されているが、前述したようにノア回路ＮＯＲ３ａに印加された制御信号１３はテスト信号１２でブロックされてしまうため、ノア回路ＮＯＲ３ａの出力には影響を与えない。制御信号１３はテスト信号１２によって開かれたアンド回路ＡＮＤ３ｃを通って、ノードＧ２のレベルを変化させる。ノードＧ２にはモニタトランジスタ２のゲートが接続されているので、モニタトランジスタ２は、制御信号１３がハイレベル（Ｈ）のときはオン、ローレベル（Ｌ）のときはオフとなる。
すなわち、テスト信号１２が入力されている場合は、パワートランジスタ１はオフとなり、モニタトランジスタ２は制御信号１３のレベルによってオン／オフ制御されることになる。

テスト信号１２がローレベル（Ｌ）の場合は通常モードである。この状態ではノア回路ＮＯＲ３ａの出力は制御信号１３のレベルを反転した信号を出力する。また、アンド回路ＡＮＤ３ｃの一方の入力はローレベルになるので、ゲートは閉じてしまいアンド回路ＡＮＤ３ｃの出力はローレベル（Ｌ）のままとなり、モニタトランジスタ２をオフにする。
すなわち、テスト信号１２が入力されていない場合は、制御信号１３でパワートランジスタ１はオン／オフ制御されるが、モニタトランジスタ２はオフとなる。
この実施例では通常状態ではモニタトランジスタ２は回路動作に寄与しないため無駄が生じるが、モニタトランジスタ２を構成する小型トランジスタの個数が１個か２個と少ない場合であれば、パワートランジスタ１を構成する小型トランジスタの個数が通常数１００個に達することを考えればほとんど無視できる無駄である。

モニタトランジスタ２のオン抵抗（ｒ）を測定する場合は、テスト信号１２をハイレベル（Ｈ）、制御信号１３をハイレベル（Ｈ）にする。すなわち、パワートランジスタ１オフ、モニタトランジスタ２をオンにする。
半導体装置１００の外部端子Ｄには定電流源１０から定電流Ｉ１が供給されているので、この電流がモニタトランジスタ２に流れ電圧降下Ｖ１が発生する。この電圧を電圧計１１で測定する。
モニタトランジスタのオン抵抗（ｒ）は前記した（式１）によって計算で求めることができる。

パワートランジスタ１のオン抵抗（Ｒ）は、パワートランジスタ１を構成している小型トランジスタの個数をＮ、モニタトランジスタ２を構成している小型トランジスタの個数をｎとすると、（式３）によって計算で類推することができる。
Ｒ＝（ｒ×ｎ）／Ｎ・・・・・・・・・・（式３）
モニタトランジスタ２のオン抵抗（ｒ）を測定するときの電流値Ｉ１は、パワートランジスタ１の定格負荷電流をｎ／Ｎ倍した小さい電流で定格負荷電流と同じオン抵抗が測れるため、測定用プローブと半導体端子の接触抵抗に因る測定誤差を小さく測定できる。このように正確に測定したモニタトランジスタのオン抵抗からパワートランジスタ１のオン抵抗（Ｒ）を類推するため正確な値となる。

今までの例ではパワートランジスタ１とモニタトランジスタ２はＮＭＯＳトランジスタに付いて説明したが、本発明はＮＭＯＳトランジスタに限ることは無く、ＰＭＯＳトランジスタや、バイポーラトランジスタのＰＮＰトランジスタ、ＮＰＮトランジスタにおいても全く同様の方法で高精度のオン抵抗を測定することができることは言うまでも無い。

一実施形態に係る半導体装置の回路図である。パワートランジスタとモニタトランジスタの構成で、モニタトランジスタを複数の小型トランジスタで構成した場合の回路図である。本発明の第１の実施例で、図１に示したトランジスタに制御回路を追加した回路図である。制御回路３の動作の真理値を示す図である。本発明の第２実施例で、図１に示したトランジスタに制御回路を追加した別の実施例を示す回路図である。制御回路３の動作の真理値を示す図である。

符号の説明

１パワートランジスタ、２モニタトランジスタ、３制御回路、３ａノア回路ＮＯＲ、３ｂインバータＩＮＶ、１０定電流源、１１電圧計、１２テスト信号、１３制御信号、１００半導体装置、Ｄ、Ｓ外部端子

Claims

同じ特性を備えた複数のトランジスタを並列に接続して構成したパワートランジスタと、該パワートランジスタのソース若しくはエミッタ電極およびドレイン若しくはコレクタ電極を外部に引き出すための端子と、を備えた半導体装置において、
前記複数のトランジスタと同じ特性を備えたトランジスタを少なくとも１つ以上前記パワートランジスタと並列に接続したモニタトランジスタと、
前記パワートランジスタ及び前記モニタトランジスタのゲート若しくはベース電圧を夫々独立に制御する制御回路と、を備え、
前記制御回路は、前記パワートランジスタと前記モニタトランジスタのゲート若しくはベース以外の電極が共通接続されている場合、
テストモード時には前記パワートランジスタを動作不可とすると共に、前記モニタトランジスタの動作が任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、
通常モード時には前記パワートランジスタ及び前記モニタトランジスタを同時に任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、
半導体装置の外部にある、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を測定する電圧測定手段と、
前記ドレイン若しくはコレクタ電極に電流を供給する定電流源と、を用いて、
前記制御回路が当該半導体装置を前記テストモードにすることにより、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を前記電圧測定手段により測定し、該測定結果に基づいて前記パワートランジスタとモニタトランジスタの合成オン抵抗Ｒを推定することを特徴とする半導体装置。
同じ特性を備えた複数のトランジスタを並列に接続して構成したパワートランジスタと、該パワートランジスタのソース若しくはエミッタ電極およびドレイン若しくはコレクタ電極を外部に引き出すための端子と、を備えた半導体装置において、
前記複数のトランジスタと同じ特性を備えたトランジスタを少なくとも１つ以上前記パワートランジスタと並列に接続したモニタトランジスタと、
前記パワートランジスタ及び前記モニタトランジスタのゲート若しくはベース電圧を夫々独立に制御する制御回路と、を備え、
前記制御回路は、前記パワートランジスタと前記モニタトランジスタのゲート若しくはベース以外の電極が共通接続されている場合、テストモード時には前記パワートランジスタを動作不可とすると共に、前記モニタトランジスタの動作が任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、通常モード時には前記パワートランジスタを任意に制御可能とすると共に、前記モニタトランジスタの動作が不可となるように前記ゲート若しくはベース電圧を制御し、
半導体装置の外部にある、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を測定する電圧測定手段と、
前記ドレイン若しくはコレクタ電極に電流を供給する定電流源と、を用いて、
前記制御回路が当該半導体装置を前記テストモードにすることにより、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を前記電圧測定手段により測定し、該測定結果に基づいて前記パワートランジスタとモニタトランジスタの合成オン抵抗Ｒを推定することを特徴とする半導体装置。
前記パワートランジスタを構成する前記複数のトランジスタの数をＮ、前記モニタトランジスタを構成するトランジスタの数をｎ、前記電圧測定手段により測定した電圧に基づいて計算した前記モニタトランジスタのオン抵抗をｒとしたとき、前記パワートランジスタおよび前記モニタトランジスタの合成オン抵抗Ｒの推定値は、Ｒ＝（ｒ×ｎ）／（Ｎ＋ｎ）により求めることを特徴とする請求項１に記載の半導体装置。
前記パワートランジスタを構成する前記複数のトランジスタの数をＮ、前記モニタトランジスタを構成するトランジスタの数をｎ、前記電圧測定手段により測定した電圧に基づいて計算した前記モニタトランジスタのオン抵抗をｒとしたとき、前記パワートランジスタのオン抵抗Ｒの推定値は、Ｒ＝（ｒ×ｎ）／Ｎにより求めることを特徴とする請求項２に記載の半導体装置。
前記モニタトランジスタのオン抵抗ｒは、前記パワートランジスタの定格負荷電流のほぼｎ／（Ｎ＋ｎ）倍の電流Ｉ１を前記モニタトランジスタに流したときの前記モニタトランジスタに発生する電圧降下を前記電圧測定手段により測定し、該測定結果をＶ１とすると、ｒ＝Ｖ１／Ｉ１により求めることを特徴とする請求項１又は２に記載の半導体装置。
同じ特性を備えた複数のトランジスタを並列に接続して構成したパワートランジスタと、該パワートランジスタのソース若しくはエミッタ電極およびドレイン若しくはコレクタ電極を外部に引き出すための端子と、を備えた半導体装置のオン抵抗測定方法において、
前記複数のトランジスタと同じ特性を備えたトランジスタを少なくとも１つ以上前記パワートランジスタと並列に接続したモニタトランジスタと、
前記パワートランジスタ及び前記モニタトランジスタのゲート若しくはベース電圧を夫々独立に制御する制御回路と、を備え、
前記制御回路は、前記パワートランジスタと前記モニタトランジスタのゲート若しくはベース以外の電極が共通接続されている場合、
テストモード時には前記パワートランジスタを動作不可とすると共に、前記モニタトランジスタの動作が任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、
通常モード時には前記パワートランジスタ及び前記モニタトランジスタを同時に任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、
半導体装置の外部にある、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を測定する電圧測定手段と、
前記ドレイン若しくはコレクタ電極に電流を供給する定電流源と、を用いて、
前記制御回路が当該半導体装置を前記テストモードにすることにより、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を前記電圧測定手段により測定し、該測定結果に基づいて前記パワートランジスタとモニタトランジスタの合成オン抵抗Ｒを推定することを特徴とする半導体装置のオン抵抗測定方法。
同じ特性を備えた複数のトランジスタを並列に接続して構成したパワートランジスタと、該パワートランジスタのソース若しくはエミッタ電極およびドレイン若しくはコレクタ電極を外部に引き出すための端子と、を備えた半導体装置のオン抵抗測定方法において、
前記複数のトランジスタと同じ特性を備えたトランジスタを少なくとも１つ以上前記パワートランジスタと並列に接続したモニタトランジスタと、
前記パワートランジスタ及び前記モニタトランジスタのゲート若しくはベース電圧を夫々独立に制御する制御回路と、を備え、
前記制御回路は、前記パワートランジスタと前記モニタトランジスタのゲート若しくはベース以外の電極が共通接続されている場合、テストモード時には前記パワートランジスタを動作不可とすると共に、前記モニタトランジスタの動作が任意に制御可能となるように前記ゲート若しくはベース電圧を制御し、通常モード時には前記パワートランジスタを任意に制御可能とすると共に、前記モニタトランジスタの動作が不可となるように前記ゲート若しくはベース電圧を制御し、
半導体装置の外部にある、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を測定する電圧測定手段と、
前記ドレイン若しくはコレクタ電極に電流を供給する定電流源と、を用いて、
前記制御回路が当該半導体装置を前記テストモードにすることにより、前記モニタトランジスタのソース若しくはエミッタ電極とドレイン若しくはコレクタ電極間の電位を前記電圧測定手段により測定し、該測定結果に基づいて前記パワートランジスタとモニタトランジスタの合成オン抵抗Ｒを推定することを特徴とする半導体装置のオン抵抗測定方法。
前記パワートランジスタを構成する前記複数のトランジスタの数をＮ、前記モニタトランジスタを構成するトランジスタの数をｎ、前記電圧測定手段により測定した電圧に基づいて計算した前記モニタトランジスタのオン抵抗をｒとしたとき、前記パワートランジスタおよび前記モニタトランジスタの合成オン抵抗Ｒの推定値は、Ｒ＝（ｒ×ｎ）／（Ｎ＋ｎ）により求めることを特徴とする請求項６に記載の半導体装置のオン抵抗測定方法。
前記パワートランジスタを構成する前記複数のトランジスタの数をＮ、前記モニタトランジスタを構成するトランジスタの数をｎ、前記電圧測定手段により測定した電圧に基づいて計算した前記モニタトランジスタのオン抵抗をｒとしたとき、前記パワートランジスタのオン抵抗Ｒの推定値は、Ｒ＝（ｒ×ｎ）／Ｎにより求めることを特徴とする請求項７に記載の半導体装置のオン抵抗測定方法。
前記モニタトランジスタのオン抵抗ｒは、前記パワートランジスタの定格負荷電流のほぼｎ／（Ｎ＋ｎ）倍の電流Ｉ１を前記モニタトランジスタに流したときの前記モニタトランジスタに発生する電圧降下を前記電圧測定手段により測定し、該測定結果をＶ１とすると、ｒ＝Ｖ１／Ｉ１により求めることを特徴とする請求項６又は７に記載の半導体装置のオン抵抗測定方法。