KR102118887B1 - 온저항 측정 장치 - Google Patents

온저항 측정 장치 Download PDF

Info

Publication number
KR102118887B1
KR102118887B1 KR1020130154929A KR20130154929A KR102118887B1 KR 102118887 B1 KR102118887 B1 KR 102118887B1 KR 1020130154929 A KR1020130154929 A KR 1020130154929A KR 20130154929 A KR20130154929 A KR 20130154929A KR 102118887 B1 KR102118887 B1 KR 102118887B1
Authority
KR
South Korea
Prior art keywords
resistance
transistors
circuit
measurement unit
circuit resistance
Prior art date
Application number
KR1020130154929A
Other languages
English (en)
Other versions
KR20150068821A (ko
Inventor
신윤수
임동균
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020130154929A priority Critical patent/KR102118887B1/ko
Publication of KR20150068821A publication Critical patent/KR20150068821A/ko
Application granted granted Critical
Publication of KR102118887B1 publication Critical patent/KR102118887B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/16—Measuring impedance of element or network through which a current is passing from another source, e.g. cable, power line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

본 발명에 의한 온저항 측정 장치는 병렬로 연결된 복수의 트랜지스터들 및 상기 복수의 트랜지스터들의 양단들을 연결할 수 있고, 상기 복수의 트랜지스터들을 턴온시켜 제1 회로 저항을 측정하고, 상기 복수의 트랜지스터들 중 일부를 턴오프시켜 제2 회로 저항을 측정하는 회로 저항 측정부를 포함한다.

Description

온저항 측정 장치{DEVICE FOR MEASURING RON}
본 발명은 회로 온저항 측정 장치에 관한 것으로, 보다 상세하게는, 트랜지스터 소자를 포함하는 회로의 온저항을 정확하게 측정하는 장치에 관한 것이다.
한국공개특허 한국공개특허 제10-2012-0089751호는 송전 또는 배전 선로의 전류를 차단하는 디바이스 및 전류제한 장치에 관한 발명으로, 송전 선로 또는 배전 선로를 통해 흐르는 전류를 차단하는 디바이스는 주 차단기와 비선형 저항기의 병렬 연결을 포함하고, 주 차단기는 제 1 전류 방향의 적어도 하나의 전력 반도체 스위치를 포함하는 기술을 개시한다.
선행 기술은 외부 기생 저항 성분이 온저항 측정값에 포함되어 실제 트랜지스터의 온저항을 정확히 파악할 수 없는 문제점이 발생한다. 정확한 회로 온저항 측정은 회로 동작에 대한 예측 가능성을 높일 수 있고, 해당 회로를 사용하는 제품의 신뢰성 확보를 증가시킬 수 있다.
한국공개특허 제10-2012-0089751호
본 발명은 복수의 트랜지스터들을 포함하는 회로에서, 트랜지스터 사이의 구분된 턴온 또는 턴오프 과정을 반복하여 정확한 회로 온저항을 측정할 수 있는 온저항 측정 장치를 제공하고자 한다.
본 발명은 복수의 트랜지스터들을 포함하는 회로에서, 외부 기생 저항 성분을 제거한 실질적인 온저항 값을 측정할 수 있는 온저항 측정 장치를 제공하고자 한다.
본 발명은 내부 전극 패드를 포함하는 회로에서, 내부 기생 저항 성분을 제거한 실질적인 온저항 값을 측정할 수 있는 온저항 측정 장치를 제공하고자 한다.
본 발명은 회로 내부의 복수의 트랜지스터들이 내부 전극 패드를 공유하는 경우 또는 공유하지 않는 경우를 구분하여 온저항을 측정할 수 있는 온저항 측정 장치를 제공하고자 한다.
실시예들 중에서, 온저항 측정 장치는 병렬로 연결된 복수의 트랜지스터들 및 상기 복수의 트랜지스터들의 양단들을 연결할 수 있고, 상기 복수의 트랜지스터들을 턴온시켜 제1 회로 저항을 측정하고, 상기 복수의 트랜지스터들 중 일부를 턴오프시켜 제2 회로 저항을 측정하는 회로 저항 측정부를 포함한다.
상기 회로 저항 측정부는 상기 측정된 제1 및 제2 회로 저항들 간의 차이를 기초로 상기 복수의 트랜지스터들 상의 온저항을 결정할 수 있다.
일 실시예에서, 상기 회로 저항 측정부는 상기 복수의 트랜지스터들의 면적들을 기초로 상기 상기 제1 및 제2 회로 저항들을 계산하는 것을 특징으로 할 수 있다.
상기 회로 저항 측정부는 상기 면적들의 비율 및 상기 측정된 제1 및 제2 회로 저항들 간의 차이를 기초로 상기 복수의 트랜지스터들 상의 온저항을 결정하는 것을 특징으로 할 수 있다.
상기 회로 저항 측정부는 상기 측정된 제1 및 제2 회로 저항들 간의 차이를 상기 면적의 비율로 나누어서 상기 복수의 트랜지스터들 상의 온저항을 결정할 수 있다.
상기 복수의 트랜지스터들은 동일한 패키지 칩에 집적될 수 있고, 일 실시예에서, 상기 패키지 칩은 상기 복수의 트랜지스터들 각각의 소스(Source) 단자를 공유하는 제1 전극 패드 및 상기 복수의 트랜지스터들 각각의 드레인(Drain) 단자를 공유하는 제2 전극 패드를 포함할 수 있다.
상기 패키지 칩은 상기 제1 및 제2 전극 패드들과 각각 연결된 제1 및 제2 전극 핀부들 및 상기 전극 패드들과 상기 전극 핀부들 사이에 있는 내부 기생 저항들을 더 포함하는 것을 특징으로 할 수 있다.
다른 일 실시예에서, 상기 패키지 칩은 상기 복수의 트랜지스터들 각각의 소스(Source) 단자와 연결된 제1 전극 패드를 포함하고, 상기 복수의 트랜지스터들 각각의 드레인(Drain) 단자와 연결된 제2 전극 패드를 포함하는 것을 특징으로 할 수 있다.
상기 패키지 칩은 상기 제1 및 제2 전극 패드들과 각각 연결된 제1 및 제2 전극 핀부들 및 상기 전극 패드들과 상기 전극 핀부들 사이에 있는 내부 기생 저항들을 더 포함하는 것을 특징으로 할 수 있다.
실시예들 중에서, 온저항 측정 방법은 병렬로 연결된 복수의 트랜지스터들을 턴온 시켜 제1 회로 저항을 측정하는 단계, 상기 복수의 트랜지스터들 중 일부를 턴오프시켜 제2 회로 저항을 측정하는 단계 및 상기 측정된 제1 및 제2 회로 저항들 간의 차이를 기초로 상기 복수의 트랜지스터들 상의 온저항을 결정하는 단계를 포함한다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 온저항 측정 장치는 외부 기생 저항 성분을 측정된 온저항 값에서 제거하여 트랜지스터 회로의 온저항을 실질적으로 결정할 수 있다.
본 발명의 일 실시예에 따른 온저항 측정 장치는 측정된 온저항 값에서 내부 기생 저항과 외부 기생 저항 성분을 제거하여 실질적인 트랜지스터 회로의 온저항을 결정할 수 있다.
본 발명의 일 실시예에 따른 온저항 측정 장치는 작은 값을 갖는 회로 온저항에 대한 측정 신뢰도를 높여 회로 또는 칩의 활용도를 향상시키고 제품 신뢰도를 향상시킬 수 있다.
본 발명의 일 실시예에 따른 온저항 측정 장치는 패키지 회로 내부의 IC 패드를 공유하는 경우와 공유하지 않는 경우 각각에 대한 내부 기생 저항 성분을 제거하여 회로 종류에 따른 정확한 온저항 측정이 가능하다.
도 1는 본 발명의 일 실시예에 따른 온저항 측정 장치를 나타내는 회로도 이다.
도 2는 온저항 측정 순서를 나타내는 순서도이다.
도 3은 본 발명의 일 실시예에 따른 패키지 내부 전극 패드를 공유하는 경우의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 전극 패드를 공유하지 않는 경우의 회로도이다.
본 발명의 실시예에 관한 설명은 본 발명의 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다.
본 발명의 실시예에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것이다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 온저항 측정 장치를 나타내는 회로도 이다.
도 1를 참조하면, 온저항 측정 장치(100)는 복수의 트랜지스터들(110), 회로 저항 측정부(120), 외부 기생 저항(130) 및 전극 핀부(140)를 포함한다.
복수의 트랜지스터들(110)에서, 각 소스(Source) 단자는 하나의 노드로 연결되고, 각 드레인(Drain) 단자는 다른 하나의 노드로 연결될 수 있다. 복수의 트랜지스터들(110)은 하나의 칩에 동일한 공정을 통해 생성될 수 있고, 예를 들어, 복수의 트랜지스터들(110)은 모스펫(MOSFET)으로 구현될 수 있다.
복수의 트랜지스터들(110) 각각은 단일 스위치로 동작할 수 있다. 각 트랜지스터(110a, 110b)는 해당 트랜지스터의 게이트(Gate) 단자에 전압이 인가되지 않는 경우 턴오프될 수 있고, 각 트랜지스터(110a, 110b)의 게이트 단자에 전압이 인가되는 경우 턴온되어 소스(Source)와 드레인(Drain) 단자 사이에 전류가 흐를 수 있는 통로를 제공한다.
복수의 트랜지스터들(110)은 턴온되면 해당 트랜지스터의 소스(Source)와 드레인(Drain) 단자 사이에 일정한 저항 값(즉, 온저항 값)을 가질 수 있다. 일정한 저항 값은 각 트랜지스터에서 발생되는 온저항(RON1, RON2)에 해당할 수 있다. 일 실시예에서, 온저항(RON1, RON2) 각각은 서로 다른 값을 가질 수 있다.
온저항 값은 작은 값으로 설계되어 해당 트랜지스터를 포함하는 PMIC(Power Management IC) 회로의 소비 전력 효율을 향상시킬 수 있다. 즉, 작은 온저항 값은 전력 공급의 손실을 줄일 수 있고, 전력 효율을 높일 수 있으며, 결과적으로, 저전력 회로의 구현을 가능하게 할 수 있다. 다만, 작은 온저항 값은 외부 또는 내부의 기생 저항 성분의 영향으로 정확하게 측정하기 어려운 문제점이 발생할 수 있다.
회로 저항 측정부(120)는 복수의 트랜지스터들(110)이 포함된 칩 외부에 존재할 수 있고, 전원 핀부(140a) 및 그라운드 핀부(140b) 사이의 저항을 측정한다.
외부 기생 저항(130)은 회로 저항 측정부(120)와 전극 핀부(140)의 사이에 존재할 수 있다. 예를 들어, 외부 기생 저항(130)은 도선 저항에 해당할 수 있다.
전극 핀부(140)는 복수의 트랜지스터들(110)의 소스(Source) 단자와 드레인(Drain) 단자에 각각 위치할 수 있고, 예를 들어, 전극 핀부(140)는 패키지 칩의 리드 프레임(lead frame)에 해당할 수 있다. 전극 핀부(140) 중 전원 핀부(140a)는 복수의 트랜지스터들(110)은 각각의 소스(Source) 단자와 연결될 수 있고, 전극 핀부(140) 중 그라운드 핀부(140b)는 각각의 드레인(Drain) 단자와 연결될 수 있다.
도 1에서, 복수의 트랜지스터들(110)의 개수는 2 개에 해당할 수 있다. 제1 및 제2 트랜지스터들(110a 및 110b)은 동일한 회로 제조 공정에 의해 제조될 수 있고, 회로 상에 배치되는 면적이 동일한 경우에는 동일한 온저항을 가질 수 있다.
제1 및 제2 트랜지스터들(110a 및 110b)은 제1 및 제2 온저항들(RON1, RON2)을 각각 가질 수 있다. 제1 및 제2 트랜지스터들(110a 및 110b) 각각에서, 소스(Source) 단자는 하나의 노드로 연결되고 드레인(Drain) 단자는 다른 하나의 노드로 연결될 수 있다. 따라서 복수의 트랜지스터들(110) 상의 온저항(RON)은 RON1과 RON2의 병렬 연결 저항으로 표현될 수 있다 (RON= RON1 || RON2).
회로 저항 측정부(120)는 제1 및 제2 트랜지스터들(110a 및 110b)을 턴온시켜 제1 회로 저항(RM1)을 측정한다. 여기에서, 제1 회로 저항(RM1)은 제1 및 제2 트랜지스터들(110a, 110b)에 있는 제1 및 제2 온저항들(RON1, RON2)의 병렬 연결 저항과 외부 기생 저항의 합을 기초로 결정될 수 있다.
구체적으로, 제1 회로 저항(RM1)은 하기의 [수학식1]로 결정될 수 있다.
[수학식1]
RM1 = (RON1||RON2) + (2 * Rp)
RM1: 제1 회로 저항
RON1: 제1 트랜지스터의 온저항
RON2: 제2 트랜지스터의 온저항
Rp: 외부 기생 저항의 값
회로 저항 측정부(120)는 제1 및 제2 트랜지스터들(110a, 110b) 중 제1 트랜지스터(110a)를 턴오프시키고 제2 트랜지스터(110b)를 턴온시켜서 제2 회로 저항(RM2)을 측정한다. 여기에서, 제2 회로 저항(RM2)는 턴온된 제2 트랜지스터(310b)의 제2 온저항(RON2) 및 외부 기생 저항의 합을 기초로 결정될 수 있다.
구체적으로, 제2 회로 저항(RM2)은 하기의 [수학식2]로 결정될 수 있다.
[수학식2]
RM2 = RON2 + (2 * Rp)
RM2: 제2 회로 저항
RON2: 제2 트랜지스터의 온저항
Rp: 외부 기생 저항의 값
이렇게 측정된 제1 및 제2 회로 저항들(RM1 및 RM2)은 제1 및 제2 트랜지스터들(110a 및 110b)에 있는 제1 및 제2 온저항들(RON1, RON2)뿐만 아니라 외부 기생 저항(130)에 의해 영향받을 수 있다. 회로 저항 측정부(120)는 복수의 트랜지스터들(110) 상의 온저항(RON)을 정확하게 결정하기 위해 외부 기생 저항(130)의 영향을 최소화할 수 있다. 여기에서, 최소화는 온저항(RON)의 정확한 측정의 정밀도에 따라 결정될 수 있고, 외부 기생 저항(130)의 영향을 완전하게 없애는 것을 포함할 수 있다.
회로 저항 측정부(120)는 제1 및 제2 회로 저항(RM1, RM2)을 기초로 외부 기생 저항(130)의 영향을 최소화한 복수의 트랜지스터들(110) 상의 온저항(RON)을 결정할 수 있다. 회로 저항 측정부(120)는 제2 회로 저항(RM1)에서 제1 회로 저항(RM2)을 마이너스하여 제1 회로 저항(RM1)과 제2 회로 저항(RM2) 모두에 포함된 외부 기생 저항(130)의 영향을 최소화할 수 있다.
구체적으로, 회로 저항 측정부(120)가 제1 및 제2 회로 저항들(RM1, RM2)을 기초로 회로 온저항을 결정하는 과정은 하기의 [수학식3]으로 결정될 수 있다.
[수학식3]
RON_MEAS= (RM2-RM1)
= {RON2 + (2 * Rp)} - {(RON1||RON2) + (2 * Rp)}
= (RON1*RON2)/(RON1+RON2)
= (RON1 || RON2)
= RON
RM1: 제1 회로 저항
RM2: 제2 회로 저항
RON1: 제1 트랜지스터의 온저항
RON2: 제2 트랜지스터의 온저항
Rp: 외부 기생 저항의 값
RON: 복수의 트랜지스터들 상의 온저항
이 경우, 복수의 트랜지스터들(110) 상의 온저항(RON) 측정의 오차율은 하기의 [수학식4]로 산출될 수 있다. 하기 [수학식4]에서 나타난 바와 같이, 회로 온저항 측정의 오차율은 산술적으로 0%에 해당할 수 있다.
[수학식4]
Measurement Error= (RON_MEAS/RON)-1 = (RON/RON)-1 = 0%
일 실시예에서, 제1 및 제2 트랜지스터들(110a, 110b)은 서로 다른 배치 면적을 가질 수 있다. 제1 및 제2 트랜지스터들(110a, 110b)은 해당 트랜지스터의 배치 면적이 달라지면 해당 면적의 변화 비율(즉, 증가 또는 감소 비율)에 반비례하는 온저항을 가질 수 있다.
복수의 트랜지스터들(110) 상의 온저항(RON)은 해당 트랜지스터의 배치 면적이 달라지더라도 제1 및 제2 온저항들(RON1, RON2)의 병렬 연결 저항으로 표현될 수 있다 (RON= RON1 || RON2). 다만, 제1 및 제2 온저항들(RON1, RON2) 각각은 해당 트랜지스터의 배치 면적 비율에 따라 서로 다른 값을 가질 수 있다.
제2 트랜지스터의 제2 온저항(RON2)은 하기의 [수학식5]로 결정될 수 있다.
[수학식5]
RON2 = RON1 * (N -1)
= RON * N
RON= RON1 || RON2
N = (Size1 + Size2)/Size2
N: 트랜지스터의 배치 면적 비율
Size1: 제1 트랜지스터의 배치 면적
Size2: 제2 트랜지스터의 배치 면적
회로 저항 측정부(120)는 제1 및 제2 트랜지스터들(110a, 110b)이 서로 다른 배치 면적을 가진 경우에도 서로 동일한 배치 면적을 가진 경우와 같은 방식으로 복수의 트랜지스터들(110) 상의 온저항(RON)을 결정할 수 있다.
구체적으로, 회로 저항 측정부(120)는 제1 및 제2 트랜지스터들(110a, 110b) 모두를 턴온시켜 제1 회로 저항(RM1)을 측정한다.
회로 저항 측정부(120)는 제1 및 제2 트랜지스터들(110a, 110b) 중 제1 트랜지스터(110a)를 턴오프시키고 제2 회로 저항(RM2)을 측정한다.
회로 저항 측정부(120)는 제1 및 제2 회로 저항(RM1 및 RM2)을 기초로 외부 기생 저항(130)의 영향을 최소화한 복수의 트랜지스터들(110) 상의 온저항(RON)을 결정할 수 있다.
회로 저항 측정부(120)는 하기의 [수학식6]으로 복수의 트랜지스터들(110) 상의 온저항(RON)을 결정할 수 있다.
[수학식6]
RM1= (RON1||RON2) + (2 * Rp)
RM2= RON2 + (2 * Rp)
RON_MEAS = (RM2-RM1)/(N-1)
= [{RON2 + (2 * Rp)} - {(RON1||RON2) + (2 * Rp)}]/(N-1)
= {RON2 - (RON1||RON2)}/(N-1)
= (N*RON - RON)/(N-1)
= RON
RM1: 제1 회로 저항
RM2: 제2 회로 저항
RON1: 제1 트랜지스터의 온저항
RON2: 제2 트랜지스터의 온저항
Rp: 외부 기생 저항의 값
RON: 복수의 트랜지스터들 상의 온저항
이 경우, 복수의 트랜지스터들(110) 상의 온저항(RON) 측정의 오차율은 하기의 [수학식7]로 산출될 수 있다. 하기 [수학식7]에서 확인할 수 있듯이, 회로 온저항 측정의 오차율은 산술적으로 0%에 해당할 수 있다.
[수학식7]
Measurement Error= (RON_MEAS/RON)-1 = (RON/RON)-1 = 0%
도 1은 제1 및 제2 트랜지스터들(110a 및 110b)을 포함하는 회로를 예시하고, 해당 온저항의 결정 과정을 설명하였으나, 일반적으로, 복수의 트랜지스터들(110)을 포함하는 회로도 실질적으로 동일한 과정을 통해 해당 온저항을 결정할 수 있다. 회로 저항 측정부(120)는 복수의 트랜지스터들(110)을 포함하는 회로에서 턴온 또는 턴오프되는 트랜지스터의 개수를 제어하여 복수의 트랜지스터들(110) 상의 온저항(RON)을 결정할 수 있다.
도 2는 온저항 측정 순서를 나타내는 순서도이다.
회로 저항 측정부(120)는 복수의 트랜지스터들(110)을 턴온시키고 제1 회로 저항(RM1)을 측정한다(단계 S210).
제1 회로 저항(RM1)은 복수의 트랜지스터들(110)을 턴온시켰을 경우 해당 트랜지스터에 있는 온저항의 병렬 연결 저항과 외부 기생 저항(130)의 합을 기초로 결정될 수 있다.
회로 저항 측정부(120)는 복수의 트랜지스터들(110)의 일부를 턴오프 시키고 제2 회로 저항(RM2)을 측정한다(단계 S220). 제2 회로 저항(RM2)은 턴온된 트랜지스터 각각에 있는 온저항의 병렬 연결 저항과 외부 기생 저항(130)의 합을 기초로 결정될 수 있다.
이렇게 측정된 제1 회로 저항(RM1)과 제2 회로 저항(RM2)은 복수의 트랜지스터들(110) 각각의 온저항뿐만 아니라, 회로의 외부 기생 저항(130)에 의해 영향받을 수 있다. 회로 저항 측정부(120)복수의 트랜지스터들(110) 상의 온저항(RON)을 정확하게 결정하기 위해 외부 기생 저항(130)의 영향을 최소화한 온저항 성분을 검출할 필요가 있다.
회로 저항 측정부(120)는 측정된 제1 회로 저항(RM1) 및 제2 회로 저항(RM2)을 기초로 외부 기생 저항(130)의 영향을 최소화하여 복수의 트랜지스터들(110) 상의 온저항(RON)을 결정할 수 있다(단계 S230 및 S240). 회로 저항 측정부(120) 제2 회로 저항(RM2) 에서 제1 회로 저항(RM1)을 마이너스하여 복수의 트랜지스터들(110) 상의 온저항(RON)을 결정할 수 있다.
도 3은 본 발명의 일 실시예에 따른 패키지 내부 전극 패드를 공유하는 경우의 회로도이다.
도 3에서, 복수의 트랜지스터들(110)은 패키지 내부에 공통의 전극 패드(320)를 공유할 수 있다. 전극 패드(320)는 패키지 내부에 배치되며, 내부 연결 또는 내부 열 방출의 기능을 수행할 수 있다. 전극 패드(320)는 내부의 복수의 트랜지스터들(110)에 의해 공유될 수 있다.
내부 기생 저항(RL: 310)은 전극 패드(320)가 공유되는 경우 전극 패드(320)와 전극 핀부(140)사이에 형성될 수 있다. 회로 저항 측정부(120)는 정확한 온저항 측정을 위해 내부 기생 저항(310)의 영향을 최소화할 수 있다.
회로 저항 측정부(120)는 외부 기생 저항(130)의 영향을 최소화하는 방식과 실질적으로 동일하게 내부 기생 저항(310)의 영향을 최소화할 수 있다.
회로 저항 측정부(120)는 제1 및 제2 트랜지스터들(110a, 110b)을 턴온시키고 제1 회로 저항(RM1)을 측정한다.
회로 저항 측정부(120)는 제1 및 제2 트랜지스터들(110a 및 110b) 중 제1 트랜지스터(310a)를 턴오프시키고 제2 회로 저항을 측정한다.
회로 저항 측정부(120)는 제1 및 제2 회로 저항(RM1 및 RM2)을 기초로 외부 기생 저항(130) 및 내부 기생 저항(310)의 영향을 최소화하여 복수의 트랜지스터들(110) 상의 온저항(RON)을 결정할 수 있다. 즉, 회로 저항 측정부(120)는 측정된 제2 회로 저항(RM2)에서 제1 회로 저항(RM1)을 마이너스 하여 공통으로 포함된 외부 기생 저항(130) 및 내부 기생 저항(310)의 영향을 최소화한다.
내부 기생 저항(310)을 고려한 온저항 측정 과정은 [수학식1] 및 [수학식2] 에서 (2*Rp) 부분을 {2*(RL+Rp)}으로 대체할 수 있고, 내부 기생 저항(310)을 고려하지 않은 온저항 측정 과정과 실질적으로 동일하다.
도 4는 본 발명의 일 실시예에 따른 패키지 내부 전극 패드를 공유하지 않는 회로도이다.
도 4에서, 제1 및 제2 트랜지스터들(110a, 110b)은 패키지 내부에 전극 패드(420)를 공유하지 않도록 구현될 수 있다. 즉, 제1 및 제2 트랜지스터들(110a, 110b) 각각의 소스 및 드레인 단자들은 전극 패드(420a 내지 420d)를 가질 수 있다. 내부 기생 저항(410a 내지 410d))은 전극 패드(420a 내지 420d)와 전극 핀부(140) 사이에 형성될 수 있다.
복수의 트랜지스터들(110) 상의 온저항(RON)은 제1 및 제2 트랜지스터들(110a, 110b)에서 전극 패드(420)가 공유되지 않으면 내부 기생 저항(410)의 영향을 받을 수 있다.
회로 저항 측정부(120)는 제1 및 제2 트랜지스터들(110a, 110b)을 턴온시키고 제1 회로 저항(RM1)을 측정한다. 회로 저항 측정부(120)는 제1 및 제2 트랜지스터들(110a, 110b) 중 제1 트랜지스터(110a)를 턴오프시키고 제2 회로 저항을 측정한다.
회로 저항 측정부(120)는 제1 및 제2 회로 저항들(RM1, RM2)을 기초로 외부 기생 저항(130)의 영향을 최소화하여 복수의 트랜지스터들(110) 상의 온저항(RON)을 결정할 수 있다. 즉, 회로 저항 측정부(120)는 측정된 제2 회로 저항(RM2)에서 제1 회로 저항(RM1)을 마이너스하여 공통으로 포함된 외부 기생 저항(130)의 영향을 최소화한다.
제1 회로 저항(RM1) 및 제2 회로 저항(RM2)은 제1 및 제2 트랜지스터들(110a, 110b)에서 전극 패드(420)가 공유되지 않은 경우 [수학식 1] 및 [수학식 2]에 나타난 바와 같이 내부 기생 저항(410)의 영향을 받을 수 있다.
회로 저항 측정부(120)는 측정된 제1 회로 저항(RM1) 또는 제2 회로 저항(RM2)에 공통으로 포함된 외부 기생 저항(130)의 영향을 최소화하여 복수의 트랜지스터들 상의 온저항(RON)을 결정할 수 있다.
패키지 내부에 전극 패드(410)를 공유하지 않은 경우의 온저항 측정 방법은 [수학식1] 및 [수학식2]에서 제1 및 제2 회로 저항들(RM1 및 RM2)에 내부 기생 저항(410)을 포함하는 점을 제외하고, 전극 패드(420)를 고려하지 않은 경우와 동일하다.
상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 온저항 측정 장치
110: 복수의 트랜지스터들 120: 회로 저항 측정부
130: 외부 기생 저항 140: 전극 핀부
310 및 410: 내부 기생 저항 320 및 420: 전극 패드

Claims (11)

  1. 병렬로 연결된 복수의 트랜지스터들; 및
    상기 복수의 트랜지스터들의 양단들을 연결할 수 있고, 상기 복수의 트랜지스터들을 턴온시켜 제1 회로 저항을 측정하고, 상기 복수의 트랜지스터들 중 일부를 턴오프시켜 제2 회로 저항을 측정하는 회로 저항 측정부;를 포함하며,
    상기 회로 저항 측정부는
    상기 복수의 트랜지스터들의 면적들을 기초로 상기 제1 회로 저항 및 상기 제2 회로 저항들을 계산하는 것을 특징으로 하는 온저항 측정 장치.
  2. 제1항에 있어서, 상기 회로 저항 측정부는
    상기 측정된 제1 및 제2 회로 저항들 간의 차이를 기초로 상기 복수의 트랜지스터들 상의 온저항을 결정하는 것을 특징으로 하는 온저항 측정 장치.
  3. 삭제
  4. 제1항에 있어서, 상기 회로 저항 측정부는
    상기 면적들의 비율 및 상기 측정된 제1 및 제2 회로 저항들 간의 차이를 기초로 상기 복수의 트랜지스터들 상의 온저항을 결정하는 것을 특징으로 하는 온저항 측정 장치.
  5. 제4항에 있어서, 상기 회로 저항 측정부는
    상기 측정된 제1 및 제2 회로 저항들 간의 차이를 상기 면적의 비율로 나누어서 상기 복수의 트랜지스터들 상의 온저항을 결정하는 것을 특징으로 하는 온저항 측정 장치.
  6. 제1항에 있어서, 상기 복수의 트랜지스터들은
    동일한 패키지 칩에 집적되는 것을 특징으로 하는 온저항 측정 장치.
  7. 제6항에 있어서, 상기 패키지 칩은
    상기 복수의 트랜지스터들 각각의 소스(Source) 단자를 공유하는 제1 전극 패드; 및
    상기 복수의 트랜지스터들 각각의 드레인(Drain) 단자를 공유하는 제2 전극 패드를 포함하는 것을 특징으로 하는 온저항 측정 장치.
  8. 제7항에 있어서, 상기 패키지 칩은
    상기 제1 및 제2 전극 패드들과 각각 연결된 제1 및 제2 전극 핀부들; 및
    상기 전극 패드들과 상기 전극 핀부들 사이에 있는 내부 기생 저항들을 더 포함하는 것을 특징으로 하는 온저항 측정 장치.
  9. 제6항에 있어서, 상기 패키지 칩은
    상기 복수의 트랜지스터들 각각의 소스(Source) 단자와 연결된 제1 전극 패드를 포함하고,
    상기 복수의 트랜지스터들 각각의 드레인(Drain) 단자와 연결된 제2 전극 패드를 포함하는 것을 특징으로 하는 온저항 측정 장치.
  10. 제9항에 있어서, 상기 패키지 칩은
    상기 제1 및 제2 전극 패드들과 각각 연결된 제1 및 제2 전극 핀부들; 및
    상기 전극 패드들과 상기 전극 핀부들 사이에 있는 내부 기생 저항들을 더 포함하는 것을 특징으로 하는 온저항 측정 장치.
  11. 삭제
KR1020130154929A 2013-12-12 2013-12-12 온저항 측정 장치 KR102118887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130154929A KR102118887B1 (ko) 2013-12-12 2013-12-12 온저항 측정 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130154929A KR102118887B1 (ko) 2013-12-12 2013-12-12 온저항 측정 장치

Publications (2)

Publication Number Publication Date
KR20150068821A KR20150068821A (ko) 2015-06-22
KR102118887B1 true KR102118887B1 (ko) 2020-06-04

Family

ID=53516175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130154929A KR102118887B1 (ko) 2013-12-12 2013-12-12 온저항 측정 장치

Country Status (1)

Country Link
KR (1) KR102118887B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537859A (ja) 2001-07-31 2004-12-16 ザイリンクス　インコーポレイテッド 集積回路製造におけるテスト用ビアおよびコンタクト
JP2007165365A (ja) * 2005-12-09 2007-06-28 Toshiba Corp 半導体装置及びそのテスト方法
JP2007205852A (ja) 2006-02-01 2007-08-16 Ricoh Co Ltd 半導体装置及びオン抵抗測定方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940415B1 (ko) * 2007-12-03 2010-02-02 주식회사 동부하이텍 배면 드레인 구조 웨이퍼의 온저항 측정방법
CA2780946C (en) 2009-11-16 2016-05-10 Abb Technology Ag Device and method to break the current of a power transmission or distribution line and current limiting arrangement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537859A (ja) 2001-07-31 2004-12-16 ザイリンクス　インコーポレイテッド 集積回路製造におけるテスト用ビアおよびコンタクト
JP2007165365A (ja) * 2005-12-09 2007-06-28 Toshiba Corp 半導体装置及びそのテスト方法
JP2007205852A (ja) 2006-02-01 2007-08-16 Ricoh Co Ltd 半導体装置及びオン抵抗測定方法

Also Published As

Publication number Publication date
KR20150068821A (ko) 2015-06-22

Similar Documents

Publication Publication Date Title
US9997455B2 (en) Device architecture and method for precision enhancement of vertical semiconductor devices
US6946846B2 (en) Circuit for measuring on-chip power supply integrity
JP2011258623A (ja) パワー半導体システム
KR102005450B1 (ko) 누설전류 보호회로가 구비된 파워모듈
US9397569B2 (en) Current control circuit with in parallel transistor modules
JP2002290222A (ja) 負荷駆動回路
US20150346037A1 (en) Integrated temperature sensor
KR102118887B1 (ko) 온저항 측정 장치
CN108139433A (zh) 具有电流感测电路的电源模块
CN104350596A (zh) 半导体器件和半导体器件制造方法
US9664728B2 (en) Detection of defective electrical connections
CN106533322A (zh) 马达控制中的mosfet开关温度的计算
CN109213297B (zh) 半导体装置以及半导体装置的控制方法
US11784570B2 (en) Power path switch circuit
CN108291843B (zh) 具有第一温度测量元件的半导体构件以及用于确定流过半导体构件的电流的方法
US8667448B1 (en) Integrated circuit having local maximum operating voltage
CN114070289A (zh) 具有负载电流感测模态的晶体管封装
TWI674418B (zh) 感測裝置及其檢查方法
KR20100138999A (ko) 비-복사 전류를 제한하기 위한 방법 및 회로
JP2007195351A (ja) 蓄電池装置
TW202007041A (zh) 偵測電路與使用其之開關模組
JP2006047006A (ja) 断線検出回路
WO2015098379A1 (ja) 半導体装置およびその設計方法
US7719254B2 (en) Method for setting a reference potential of a current sensor and arrangement for determining the reference potential of a power semiconductor device
KR20010110157A (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right