JP2007165365A - 半導体装置及びそのテスト方法 - Google Patents

半導体装置及びそのテスト方法 Download PDF

Info

Publication number
JP2007165365A
JP2007165365A JP2005355925A JP2005355925A JP2007165365A JP 2007165365 A JP2007165365 A JP 2007165365A JP 2005355925 A JP2005355925 A JP 2005355925A JP 2005355925 A JP2005355925 A JP 2005355925A JP 2007165365 A JP2007165365 A JP 2007165365A
Authority
JP
Japan
Prior art keywords
resistance
resistance value
transistors
turned
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005355925A
Other languages
English (en)
Inventor
Shuichi Takada
田 秀 一 高
Eisuke Tanaka
中 栄 輔 田
Takeshi Abiru
武 阿比留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005355925A priority Critical patent/JP2007165365A/ja
Priority to US11/608,298 priority patent/US20070139034A1/en
Publication of JP2007165365A publication Critical patent/JP2007165365A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2626—Circuits therefor for testing field effect transistors, i.e. FET's for measuring noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】本発明は、半導体チップに形成された抵抗素子の抵抗値を測定する際の精度を向上させることができる半導体装置及びそのテスト方法を提供する。
【解決手段】測定対象の抵抗素子Ｒｉｎに直列接続されたスイッチング素子ＴＲ１０と、測定対象の抵抗素子及びスイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタＴＲ２０1及びＴＲ２０2と、スイッチング素子をオフ状態にした上で、複数のトランジスタのスイッチング動作を制御し、複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、測定対象の抵抗素子に接続されるように生じる寄生抵抗Ｒｐ、Ｒｓ、Ｒｂ、Ｒｐｓ及びＲｓｂの抵抗値を測定した後、スイッチング素子をオン状態にすると共に、複数のトランジスタをオフ状態にすることにより、寄生抵抗の抵抗値を基に、測定対象の抵抗素子の抵抗値を測定する測定部とを備える。
【選択図】図１

Description

本発明は、半導体装置及びそのテスト方法に関する。
出荷時の量産テストとしては、前工程が終了した後、ウエーハ上に形成された複数のシリコンチップの電気的試験をウエーハ状態で行うことにより、良品チップを選別するウエーハテストと、当該選別された良品チップにダイシングを行ってパッケージに組み込み、得られたＩＣチップの電気的試験を行うファイナルテストとがある。
かかる量産テストを行う際には、例えばシリコンチップに形成された各抵抗が有する抵抗値の合計値を測定する場合がある。この測定は、測定対象のシリコンチップにテスタを接続した後、シリコンチップに所望の電圧を印加し、当該シリコンチップに流れる電流を測定することにより行われる。
この場合、測定対象であるシリコンチップ内部に形成された各抵抗の抵抗値の合計値と、シリコンチップ及びテスタ間に生じる寄生抵抗の抵抗値の合計値とを加算した値を測定することになる。
近年では、シリコンチップ内部に形成される各抵抗の抵抗値の合計値が低くなってきており、シリコンチップ及びテスタ間に生じる寄生抵抗の抵抗値の合計値が高い場合には、シリコンチップ内部に形成された各抵抗の抵抗値の合計値を正確に測定することができなくなるという問題があった。
以下、コンタクト抵抗測定素子に関する文献名を記載する。
特開平４−３１６３４４号公報
本発明は、半導体チップに形成された抵抗素子の抵抗値を測定する際の精度を向上させることができる半導体装置及びそのテスト方法を提供する。
本発明の一態様による半導体装置は、
測定対象の抵抗素子に直列接続されたスイッチング素子と、
前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタと、
前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定した後、前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定する測定部と
を備える。
本発明の一態様による半導体装置のテスト方法は、
測定対象の抵抗素子に直列接続されたスイッチング素子と、
前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタとを有する半導体装置をテストする際に、
前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定するステップと、
前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定するステップと
を備える。
本発明の半導体装置及びそのテスト方法によれば、半導体チップに形成された抵抗素子の抵抗値を測定する際の精度を向上させることができる。
以下、本発明の実施の形態について図面を参照して説明する。
（１）第１の実施の形態
図１に、本発明の第１の実施の形態による抵抗測定装置１０の構成を示す。因みに、この抵抗測定装置１０は、ウエーハテストによって選別された良品チップにダイシングを行ってパッケージに組み込み、得られたＩＣチップの電気的試験を行うファイナルテストを実行する際に用いられる。
具体的には、この抵抗測定装置１０は、シリコンチップ２０が組み込まれたパッケージ３０を、テスタ用ボード５０上に載置されたソケット４０に接続することにより形成され、さらにテスタ用ボード５０にはテスタ５５が接続されている。シリコンチップ２０には、所望の抵抗値を有する複数の抵抗が形成され、内部抵抗Ｒｉｎは、これら各抵抗の合成抵抗を示す。従って、内部抵抗Ｒｉｎの抵抗値は、シリコンチップ２０に形成された各抵抗の合成抵抗が有する抵抗値を示す。
この測定対象の内部抵抗Ｒｉｎには、スイッチング素子としてのＭＯＳトランジスタＴＲ１０が直列に接続され、内部抵抗Ｒｉｎ及びＭＯＳトランジスタＴＲ１０の直列回路には、同一のトランジスタ特性を有するＭＯＳトランジスタＴＲ２０1及びＴＲ２０2がそれぞれ並列に接続されている。
この実施の形態の場合、パッケージ３０は、寄生抵抗として、パッケージ抵抗Ｒｐ１及びＲｐ２を有し、ソケット４０は、寄生抵抗として、ソケット抵抗Ｒｓ１及びＲｓ２を有し、テスタ用ボード５０は、寄生抵抗として、ボード抵抗Ｒｂ１及びＲｂ２を有する。さらに、パッケージ３０及びソケット４０間には、寄生抵抗として、接触抵抗Ｒｐｓ１及びＲｐｓ２を有し、ソケット４０及びテスタ用ボード５０間には、寄生抵抗として、接触抵抗Ｒｓｂ１及びＲｓｂ２を有する。
ところで、抵抗測定装置１０は、シリコンチップ２０に電圧Ｖｄｄを印加し、シリコンチップ２０に流れる電流Ｉを測定することにより、測定対象であるシリコンチップ２０内部に形成された各抵抗の合成抵抗である内部抵抗Ｒｉｎの抵抗値を測定する。
具体的には、始めに、ＭＯＳトランジスタ１０をオフ状態にし、内部抵抗Ｒｉｎが接続されていない状態にする。次いで、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2が、オン状態にされたときにそれぞれ所望の抵抗値Ｒｔｒを有するように、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2のドレイン及びソース間に印加されるドレイン／ソース間電圧、すなわち電圧Ｖｄｄを調整する。
一般に、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2は、ドレイン／ソース間電圧が増加することに応じて、一定の傾き（すなわち抵抗値Ｒｔｒ）を有するように、ドレイン及びソース間に流れる電流値が増加する線形領域と、電流が一定値に達した後には、当該一定値をほぼ保持する領域とを有する。本実施の形態の場合、線形領域の範囲内において、ドレイン／ソース間電圧を調整する。
次いで、ＭＯＳトランジスタＴＲ２０1をオン状態にすると共に、ＭＯＳトランジスタＴＲ２０2をオフ状態にし、抵抗測定装置１０を流れる電流Ｉ１を測定する。このＭＯＳトランジスタＴＲ２０1のみがオン状態にされた場合における、抵抗測定装置１０全体が有する合成抵抗の抵抗値Ｒ１は、電圧Ｖｄｄと電流Ｉ１とによって、次式
Ｒ１＝Ｖｄｄ／Ｉ１ ・・・（１）
のように表される。
ここで、抵抗測定装置１０のうち、シリコンチップ２０の外部６０に存在する外部寄生抵抗が有する抵抗値の合計値をＲｅｘとすると、当該合計値Ｒｅｘは、次式
Ｒｅｘ＝Ｒ１−Ｒｔｒ／１ ・・・（２）
のように表される。なお、抵抗値Ｒｔｒの分母の“１”は、オン状態にされたＭＯＳトランジスタＴＲ２０1の個数を表す。
続いて、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2をいずれもオン状態にし、抵抗測定装置１０を流れる電流Ｉ２を測定する。これらＭＯＳトランジスタＴＲ２０1及びＴＲ２０2がオン状態にされた場合における、抵抗測定装置１０全体が有する合成抵抗の抵抗値Ｒ２は、電圧Ｖｄｄと電流Ｉ２とによって、次式
Ｒ２＝Ｖｄｄ／Ｉ２ ・・・（３）
のように表される。
ここで、外部寄生抵抗の抵抗値の合計値Ｒｅｘは、上述の（２）式と同様に、次式
Ｒｅｘ＝Ｒ２−Ｒｔｒ／２ ・・・（４）
のように表される。なお、抵抗値Ｒｔｒの分母の“２”は、オン状態にされたＭＯＳトランジスタＴＲ２０1及びＴＲ２０2の個数を表す。
これら（２）及び（４）式から、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを消去すると、次式
Ｒ１−Ｒｔｒ／１＝Ｒ２−Ｒｔｒ／２ ・・・（５）
が成立し、この（５）式を整理すると、次式
Ｒｔｒ＝（Ｒ１−Ｒ２）×２ ・・・（６）
のように表される。
続いて、上述の（１）式によって、ＭＯＳトランジスタＴＲ２０1のみがオン状態にされた場合における、抵抗測定装置１０全体の合成抵抗の抵抗値Ｒ１を算出すると共に、上述の（３）式によって、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2がオン状態にされた場合における、抵抗測定装置１０全体の合成抵抗の抵抗値Ｒ２を算出する。
そして、算出された抵抗値Ｒ１及びＲ２を、上述の（６）式に代入することにより、ドレイン／ソース間電圧を調整した上で、オン状態にされたＭＯＳトランジスタＴＲ２０1及びＴＲ２０2が有する抵抗値Ｒｔｒを算出する。この抵抗値Ｒｔｒを上述の（４）式に代入することにより、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを算出する。
その結果、この寄生抵抗が有する抵抗値の合計値Ｒｅｘが所定値より低い場合には、ＭＯＳトランジスタＴＲ１０をオン状態にすると共に、ＭＯＳトランジスタＴＲ２０1及びＴＲ２０2をオフ状態にする。そして、抵抗測定装置１０を流れる電流Ｉを測定することにより、当該抵抗測定装置１０全体が有する合成抵抗の抵抗値を算出する。この算出された抵抗測定装置１０全体の合成抵抗の抵抗値から、シリコンチップ２０の外部６０に存在する外部寄生抵抗の抵抗値の合計値Ｒｅｘを減算することにより、シリコンチップ２０内部に形成された内部抵抗Ｒｉｎの抵抗値を算出する。
従って、本実施の形態の場合、例えば、外部寄生抵抗の抵抗値の合計値Ｒｅｘを測定する場合と、内部抵抗Ｒｉｎの抵抗値を測定する場合とにおいて、ソケット４０上に載置するＩＣチップ（シリコンチップ２０及びパッケージ３０）を入れ替える必要がない。これにより、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が変化することがなく、より正確に内部抵抗Ｒｉｎの抵抗値を測定することができる。
これに対して、外部寄生抵抗の抵抗値の合計値Ｒｅｘが所定値より高い場合には、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が高いと判断し、再度、接続し直して測定を行う。
このように本実施の形態によれば、シリコンチップ２０に形成された内部抵抗Ｒｉｎの抵抗値を測定する際の精度を向上させることができ、従って良品／不良品の判定をより正確に行うことができる。
また、本実施の形態によれば、シリコンチップ２０が本来有する回路素子に対して、ＭＯＳトランジスタＴＲ１０並びにＴＲ２０1及びＴＲ２０2を追加するだけで良く、その分、より簡易な構成で測定を行うことができる。
（２）第２の実施の形態
図２に、本発明の第２の実施の形態による抵抗測定装置１００の構成を示す。本実施の形態のシリコンチップ１１０では、測定対象の内部抵抗ＲｉｎにＭＯＳトランジスタＴＲ１０が直列に接続され、内部抵抗Ｒｉｎ及びＭＯＳトランジスタＴＲ１０の直列回路に、同一のトランジスタ特性を有する、３個以上のＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nがそれぞれ並列に接続されている。なお、抵抗測定装置１００のうち、シリコンチップ１１０を除く要素は、図１に示された要素と同一であるため、同一の符号を付して説明を省略する。
以下、測定対象であるシリコンチップ１１０内部に形成された各抵抗の合成抵抗である、内部抵抗Ｒｉｎの抵抗値を測定する測定方法について説明する。
始めに、第１の実施の形態と同様に、ＭＯＳトランジスタ１０をオフ状態にし、内部抵抗Ｒｉｎが接続されていない状態にする。次いで、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが、オン状態にされたときにそれぞれ所望の抵抗値Ｒｔｒを有するように、ドレイン／ソース間電圧すなわち電圧Ｖｄｄを調整する。
次いで、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nを全てオン状態にし、抵抗測定装置１００を流れる電流Ｉｎを測定する。これらＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが全てオン状態にされた場合における、抵抗測定装置１００全体が有する合成抵抗の抵抗値Ｒnは、電圧Ｖｄｄと電流Ｉnとによって、次式
Ｒｎ＝Ｖｄｄ／Ｉｎ ・・・（７）
のように表される。
ここで、抵抗測定装置１００のうち、シリコンチップ１１０の外部６０に存在する外部寄生抵抗が有する抵抗値の合計値をＲｅｘとすると、当該合計値Ｒｅｘは、次式
Ｒｅｘ＝Ｒｎ−Ｒｔｒ／ｎ ・・・（８）
のように表される。なお、抵抗値Ｒｔｒの分母の“ｎ”は、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nの個数を表す。
続いて、ＭＯＳトランジスタＴＲ２０nをオフ状態にし、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1がオン状態である場合における、抵抗測定装置１００を流れる電流Ｉn-1を測定する。これらＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1がオン状態にされた場合における、抵抗測定装置１００全体が有する合成抵抗の抵抗値Ｒn-1は、電圧Ｖｄｄと電流Ｉn-1とによって、次式
Ｒn-1＝Ｖｄｄ／Ｉn-1 ・・・（９）
のように表される。
ここで、外部寄生抵抗の抵抗値の合計値Ｒｅｘは、上述の（８）式と同様に、次式
Ｒｅｘ＝Ｒn-1−Ｒｔｒ／（ｎ−１） ・・・（１０）
のように表される。なお、抵抗値Ｒｔｒの分母の“ｎ−１”は、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1の個数を表す。
これら（８）及び（１０）式から、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを消去すると、次式
Ｒn-1−Ｒｔｒ／（ｎ−１）＝Ｒｎ−Ｒｔｒ／ｎ ・・・（１１）
が成立し、この（１１）式を整理すると、次式
Ｒｔｒ＝（Ｒn-1−Ｒｎ）／（１／（ｎ−１）−１／ｎ） ・・・（１２）
のように表される。
続いて、上述の（７）式によって、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが全てオン状態にされた場合における、抵抗測定装置１００全体の合成抵抗の抵抗値Ｒnを算出すると共に、上述の（９）式によって、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０n-1がオン状態にされた場合における、抵抗測定装置１００全体の合成抵抗の抵抗値Ｒn-1を算出する。
そして、算出された抵抗値Ｒn及びＲn-1を、上述の（１２）式に代入することにより、ドレイン／ソース間電圧を調整した上で、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが有する抵抗値Ｒｔｒを算出する。この抵抗値Ｒｔｒを上述の（１０）式に代入することにより、外部寄生抵抗が有する抵抗値の合計値Ｒｅｘを算出する。
その結果、この寄生抵抗が有する抵抗値の合計値Ｒｅｘが所定値より低い場合には、ＭＯＳトランジスタＴＲ１０をオン状態にすると共に、ＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nをオフ状態にする。そして、抵抗測定装置１００を流れる電流Ｉを測定することにより、当該抵抗測定装置１００全体が有する合成抵抗の抵抗値を算出する。この算出された抵抗測定装置１００全体の合成抵抗の抵抗値から、シリコンチップ１１０の外部６０に存在する外部寄生抵抗の抵抗値の合計値Ｒｅｘを減算することにより、シリコンチップ１１０内部に形成された内部抵抗Ｒｉｎの抵抗値を算出する。
従って、本実施の形態の場合、第１の実施の形態と同様に、内部抵抗Ｒｉｎの抵抗値を測定する際、ソケット４０上に載置するＩＣチップ（シリコンチップ１１０及びパッケージ３０）を入れ替える必要がない。これにより、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が変化することがなく、より正確に内部抵抗Ｒｉｎの抵抗値を測定することができる。
これに対して、外部寄生抵抗の抵抗値の合計値Ｒｅｘが所定値より高い場合には、接触抵抗Ｒｐｓ及びＲｓｂの抵抗値が高いと判断し、再度、接続し直して測定を行う。
このように本実施の形態によれば、第１の実施の形態と同様に、シリコンチップ１１０に形成された内部抵抗Ｒｉｎの抵抗値を測定する際の精度を向上させることができ、従って良品／不良品の判定をより正確に行うことができる。
なお、本実施の形態のように、内部抵抗Ｒｉｎ及びＭＯＳトランジスタＴＲ１０の直列回路に、３個以上のＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nをそれぞれ並列接続すれば、２個のＭＯＳトランジスタＴＲ２０1及びＴＲ２０2を並列接続する第１の実施の形態と比較して、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが有する抵抗値Ｒｔｒにばらつきがある場合であっても、内部抵抗Ｒｉｎの抵抗値を測定する際の精度をより向上させることができる。
ここで図３に、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nの個数と、抵抗測定装置１００を流れる電流値Ｉとの関係を示す。この図３に示すように、外部寄生抵抗の抵抗値の合計値Ｒｅｘが、オン状態にされたＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nが有する抵抗値Ｒｔｒより十分低い場合には、グラフＧ１は直線に近くなる。
これに対して、外部寄生抵抗の抵抗値の合計値Ｒｅｘが、抵抗値Ｒｔｒより十分高い場合には、グラフＧ２は曲線になり、オン状態にするＭＯＳトランジスタＴＲ２０1〜ＴＲ２０nの個数を増加させても、電流値Ｉが増加する度合いが小さくなる。
従って、例えば、外部寄生抵抗の抵抗値の合計値Ｒｅｘが所定値より高いか否かのみをテストする場合には、外部寄生抵抗の抵抗値の合計値Ｒｅｘを測定することなく、この図３におけるグラフの曲率に基づいて、当該テストを簡単に行うことができる。
なお、上述の実施の形態は一例であって、本発明を限定するものではない。例えば、測定対象であるシリコンチップ２０及び１１０内部に形成された内部抵抗Ｒｉｎの抵抗値を測定する測定方法を、ファイナルテストではなく、ウエーハテストを実行する際に使用しても良い。
本発明の第１の実施の形態による抵抗測定装置の構成を示す回路図である。 本発明の第２の実施の形態による抵抗測定装置の構成を示す回路図である。 オン状態にされたＭＯＳトランジスタの個数と、抵抗測定装置を流れる電流値Ｉとの関係を示す説明図である。
符号の説明
１０、１００ 抵抗測定装置
２０、１１０ シリコンチップ
３０ パッケージ
４０ ソケット
５０ テスタ用ボード
５５ テスタ
Ｒｉｎ 内部抵抗
ＴＲ１０、ＴＲ２０ ＭＯＳトランジスタ

Claims (5)

  1. 測定対象の抵抗素子に直列接続されたスイッチング素子と、
    前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタと、
    前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定した後、前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定する測定部と
    を備えることを特徴とする半導体装置。
  2. 前記測定部は、
    前記複数のトランジスタのうち、オン状態にされた前記トランジスタの個数と、前記半導体装置を流れる電流との関係を解析することにより、前記寄生抵抗の抵抗値が所定値より高いか否かを判定することを特徴とする請求項１記載の半導体装置。
  3. 前記測定対象の抵抗素子、前記スイッチング素子及び前記複数のトランジスタは、同一の半導体チップ上に形成されたことを特徴とする請求項１記載の半導体装置。
  4. 測定対象の抵抗素子に直列接続されたスイッチング素子と、
    前記測定対象の抵抗素子及び前記スイッチング素子の直列回路にそれぞれ並列接続され、オン状態にされた場合にはそれぞれ所望の抵抗値を有する複数のトランジスタとを有する半導体装置をテストする際に、
    前記スイッチング素子をオフ状態にした上で、前記複数のトランジスタのスイッチング動作を制御し、前記複数のトランジスタによって形成される抵抗の抵抗値を変化させることにより、前記測定対象の抵抗素子に接続されるように生じる寄生抵抗の抵抗値を測定するステップと、
    前記スイッチング素子をオン状態にすると共に、前記複数のトランジスタをオフ状態にすることにより、前記寄生抵抗の抵抗値を基に、前記測定対象の抵抗素子の抵抗値を測定するステップと
    を備えることを特徴とする半導体装置のテスト方法。
  5. 前記寄生抵抗の抵抗値を測定するステップでは、
    前記複数のトランジスタのうち、オン状態にされた前記トランジスタの個数と、前記半導体装置を流れる電流との関係を解析することにより、前記寄生抵抗の抵抗値が所定値より高いか否かを判定することを特徴とする請求項４記載の半導体装置のテスト方法。
JP2005355925A 2005-12-09 2005-12-09 半導体装置及びそのテスト方法 Pending JP2007165365A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005355925A JP2007165365A (ja) 2005-12-09 2005-12-09 半導体装置及びそのテスト方法
US11/608,298 US20070139034A1 (en) 2005-12-09 2006-12-08 Semiconductor Device and Testing Method Thereof, and Resistance Measurement Apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005355925A JP2007165365A (ja) 2005-12-09 2005-12-09 半導体装置及びそのテスト方法

Publications (1)

Publication Number Publication Date
JP2007165365A true JP2007165365A (ja) 2007-06-28

Family

ID=38172692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005355925A Pending JP2007165365A (ja) 2005-12-09 2005-12-09 半導体装置及びそのテスト方法

Country Status (2)

Country Link
US (1) US20070139034A1 (ja)
JP (1) JP2007165365A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007205852A (ja) * 2006-02-01 2007-08-16 Ricoh Co Ltd 半導体装置及びオン抵抗測定方法
WO2011151856A1 (ja) * 2010-05-31 2011-12-08 株式会社アドバンテスト 測定装置および測定方法
KR20150068821A (ko) * 2013-12-12 2015-06-22 주식회사 실리콘웍스 온저항 측정 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619936B2 (en) * 2006-11-16 2009-11-17 Qimonda North America Corp. System that prevents reduction in data retention

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933020A (en) * 1996-10-16 1999-08-03 Vlsi Technology, Inc. Parasitic resistance measuring device
JP2001313323A (ja) * 2000-05-01 2001-11-09 Mitsubishi Electric Corp 半導体装置の特性評価装置、特性評価方法、および特性評価パターン
US6603326B1 (en) * 2000-07-14 2003-08-05 Volterra Semiconductor Corporation Testing integrated circuits with integrated power transistors
US6789034B2 (en) * 2001-04-19 2004-09-07 Onwafer Technologies, Inc. Data collection methods and apparatus with parasitic correction
US6503765B1 (en) * 2001-07-31 2003-01-07 Xilinx, Inc. Testing vias and contacts in integrated circuit fabrication

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007205852A (ja) * 2006-02-01 2007-08-16 Ricoh Co Ltd 半導体装置及びオン抵抗測定方法
WO2011151856A1 (ja) * 2010-05-31 2011-12-08 株式会社アドバンテスト 測定装置および測定方法
JPWO2011151856A1 (ja) * 2010-05-31 2013-07-25 株式会社アドバンテスト 測定装置および測定方法
KR20150068821A (ko) * 2013-12-12 2015-06-22 주식회사 실리콘웍스 온저항 측정 장치
KR102118887B1 (ko) * 2013-12-12 2020-06-04 주식회사 실리콘웍스 온저항 측정 장치

Also Published As

Publication number Publication date
US20070139034A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
US7145356B2 (en) Circuits for transistor testing
TW201229541A (en) Test apparatus
US8860455B2 (en) Methods and systems to measure a signal on an integrated circuit die
JP2007165365A (ja) 半導体装置及びそのテスト方法
JP6972843B2 (ja) 抵抗測定装置の校正方法、抵抗測定装置、基板検査装置、及び基準抵抗器
JP2015002242A (ja) 半導体素子の寿命診断方法
JP5009702B2 (ja) 半導体評価素子、半導体集積回路装置および評価方法
JP2009109314A (ja) 半導体装置および半導体装置の検査方法
US8648617B2 (en) Semiconductor device and method of testing semiconductor device
US6867580B1 (en) Structures and methods for determining the effects of high stress currents on conducting layers and contacts in integrated circuits
JP5018373B2 (ja) 抵抗測定装置および抵抗測定方法
US6825671B1 (en) Integrated electromigration length effect testing method and apparatus
Wan et al. Embedded instruments for enhancing dependability of analogue and mixed-signal IPs
US6831474B2 (en) Apparatus and method for testing a plurality of electrical components that are coupled to one another
JP4811986B2 (ja) 半導体集積回路の検査方法
TW201621333A (zh) 用於裝置的測試器、操作開關電路的方法、以及測試裝置的方法
JP6197573B2 (ja) スイッチング素子検査方法及び電子回路ユニット
JP7465931B1 (ja) 評価用回路、半導体装置及び評価方法
JP2003083871A (ja) 電子部品の接合部の信頼性試験方法
Nunes et al. Operational Amplifier Performance Degradation and Time-to-Failure due to Electromigration
JP2011059085A (ja) 半導体装置及びその検査方法
JP4408726B2 (ja) 半導体装置および半導体装置検査方法
Chagawa et al. Measurement of the MOSFET drain current variation under high gate voltage
TWI567844B (zh) 電子元件的佈局結構及其測試方法
CN111859844A (zh) 建模过程中的特征芯片选择方法以及器件模型建立方法