JP5009702B2 - 半導体評価素子、半導体集積回路装置および評価方法 - Google Patents
半導体評価素子、半導体集積回路装置および評価方法 Download PDFInfo
- Publication number
- JP5009702B2 JP5009702B2 JP2007169564A JP2007169564A JP5009702B2 JP 5009702 B2 JP5009702 B2 JP 5009702B2 JP 2007169564 A JP2007169564 A JP 2007169564A JP 2007169564 A JP2007169564 A JP 2007169564A JP 5009702 B2 JP5009702 B2 JP 5009702B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- gate
- width
- floating
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Ion(W=W1)=f1(CR)
となる。したがって、N倍のトランジスタ幅WのMOSトランジスタのオン電流は、
Ion(W=W1×N)=f1(CR)×N
となる。即ち、コンタクト幅とトランジスタ幅との比CW/Wが一定であれば、オン電流Ionの比ΔIonは、図4に示されるように、トランジスタ幅W(W1×N)によらず一定の依存性を有することが分かる。
12、13 拡散層
15、16 コンタクト
18、19 メタル層
25、26 フローティングコンタクト
28、29 フローティングメタル層
101 ゲート
102、103 拡散層
105、106 コンタクト
108、109 メタル層
Claims (9)
- ゲートと、
前記ゲートの両側に形成されるソースおよびドレインとなる拡散層と、
前記拡散層の前記ゲートから離れた位置にそれぞれ設けられる測定用コンタクトと、
前記ゲートと前記測定用コンタクトとの間に設けられ、電気的に孤立するメタル層と前記拡散層とを接続するフローティングコンタクトと
を具備する
半導体評価素子。 - 前記測定用コンタクトは、前記拡散層の前記ゲートから最も離れた位置に設けられる
請求項1に記載の半導体評価素子。 - 請求項1または請求項2に記載の半導体評価素子を具備する半導体集積回路装置であって、
前記フローティングコンタクトのコンタクト幅CWと前記半導体評価素子のトランジスタ幅Wとの比CW/Wを所定の値に固定し、前記ゲートから前記フローティングコンタクトまでの距離CRを変えた複数の前記半導体評価素子と、
前記ゲートから前記フローティングコンタクトまでの距離CRを所定の値に固定し、前記フローティングコンタクトのコンタクト幅CWと前記半導体評価素子のトランジスタ幅Wとの比CW/Wを変えた複数の前記半導体評価素子と
を具備する
半導体集積回路装置。 - 前記コンタクト幅CWと前記トランジスタ幅の比CW/Wは、前記フローティングコンタクトの数と前記測定用コンタクトの数との比により設定する
請求項3に記載の半導体集積回路装置。 - 前記測定用コンタクトは、前記半導体評価素子の最小トランジスタ幅毎に1対ずつ設けられる
請求項3または請求項4に記載の半導体集積回路装置。 - 前記半導体評価素子の最小トランジスタ幅毎に前記測定コンタクトおよび前記フローティングコンタクトを1対ずつ設けて前記フローティングコンタクトのコンタクト幅CWと前記半導体評価素子のトランジスタ幅Wとの比CW/Wを固定する
請求項3から請求項5のいずれかに記載の半導体集積回路装置。 - ゲートと、前記ゲートの両側に形成されるソースおよびドレインとなる拡散層と、前記拡散層の前記ゲートから離れた位置にそれぞれ設けられる測定用コンタクトと、前記ゲートと前記測定用コンタクトとの間に設けられて電気的に孤立するメタル層と前記拡散層とを接続するフローティングコンタクトとを具備する半導体評価素子を複数備える半導体集積回路を用いて、
前記フローティングコンタクトのコンタクト幅CWと前記半導体評価素子のトランジスタ幅Wとの比CW/Wが所定の値に固定され、前記ゲートから前記フローティングコンタクトまでの距離CRが異なる複数の前記半導体評価素子のDC特性のCR依存性を測定するステップと、
前記ゲートから前記フローティングコンタクトまでの距離CRが所定の値に固定され、前記フローティングコンタクトのコンタクト幅CWと前記半導体評価素子のトランジスタ幅Wとの比CW/Wが異なる複数の前記半導体評価素子のDC特性のCW/W依存性を測定するステップと
を具備し、
コンタクトを設けることに起因する前記半導体評価素子のDC特性の影響を測定する測定方法。 - 測定された前記CR依存性と前記CW/W依存性とに基づいて、任意のトランジスタ幅の半導体評価素子における所定のコンタクト位置およびコンタクト密度に対する前記半導体評価素子のDC特性を算出するステップを更に具備する
請求項7に記載の測定方法。 - 前記DC特性は、前記半導体評価素子の前記測定用コンタクトを流れる電流を測定して得られるオン電流Ionの特性である
請求項7または請求項8に記載の測定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007169564A JP5009702B2 (ja) | 2007-06-27 | 2007-06-27 | 半導体評価素子、半導体集積回路装置および評価方法 |
US12/213,664 US7764077B2 (en) | 2007-06-27 | 2008-06-23 | Semiconductor device including semiconductor evaluation element, and evaluation method using semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007169564A JP5009702B2 (ja) | 2007-06-27 | 2007-06-27 | 半導体評価素子、半導体集積回路装置および評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009010135A JP2009010135A (ja) | 2009-01-15 |
JP5009702B2 true JP5009702B2 (ja) | 2012-08-22 |
Family
ID=40159284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007169564A Expired - Fee Related JP5009702B2 (ja) | 2007-06-27 | 2007-06-27 | 半導体評価素子、半導体集積回路装置および評価方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7764077B2 (ja) |
JP (1) | JP5009702B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140354325A1 (en) * | 2013-05-28 | 2014-12-04 | United Microelectronics Corp. | Semiconductor layout structure and testing method thereof |
KR102046986B1 (ko) | 2013-09-27 | 2019-11-20 | 삼성전자 주식회사 | 더미 셀 어레이를 포함하는 반도체 소자 |
US9449986B1 (en) | 2015-10-13 | 2016-09-20 | Samsung Electronics Co., Ltd. | 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2822951B2 (ja) * | 1995-08-28 | 1998-11-11 | 日本電気株式会社 | 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法 |
JP3736962B2 (ja) * | 1998-01-28 | 2006-01-18 | 株式会社リコー | 評価用半導体装置及びそれを用いたデバイスパラメータ抽出装置 |
-
2007
- 2007-06-27 JP JP2007169564A patent/JP5009702B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-23 US US12/213,664 patent/US7764077B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009010135A (ja) | 2009-01-15 |
US7764077B2 (en) | 2010-07-27 |
US20090001368A1 (en) | 2009-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100940415B1 (ko) | 배면 드레인 구조 웨이퍼의 온저항 측정방법 | |
US7302378B2 (en) | Electrostatic discharge protection device modeling method and electrostatic discharge simulation method | |
US20080038851A1 (en) | Pattern for evaluating electric characteristics, method for evaluating electric characteristics, method for manufacturing semiconductor device and method for providing reliability assurance | |
US7462914B2 (en) | Semiconductor circuit device and simulation method of the same | |
US8423342B2 (en) | Simulation parameter extracting method of MOS transistor | |
US20090020754A1 (en) | Test structure for determining gate-to-body tunneling current in a floating body FET | |
JP2822951B2 (ja) | 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法 | |
US20120181615A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
US20140354325A1 (en) | Semiconductor layout structure and testing method thereof | |
JP5009702B2 (ja) | 半導体評価素子、半導体集積回路装置および評価方法 | |
JP6560087B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8108175B2 (en) | Method for determining self-heating free I-V characterstics of a transistor | |
US8586981B2 (en) | Silicon-on-insulator (“SOI”) transistor test structure for measuring body-effect | |
US7932105B1 (en) | Systems and methods for detecting and monitoring nickel-silicide process and induced failures | |
JP4997710B2 (ja) | Lsiのセルのライブラリデータ生成方法 | |
JP2015002242A (ja) | 半導体素子の寿命診断方法 | |
US7898269B2 (en) | Semiconductor device and method for measuring analog channel resistance thereof | |
JP2006049818A (ja) | 静電気放電保護回路のシミュレーション方法 | |
JP2007165365A (ja) | 半導体装置及びそのテスト方法 | |
JP4302287B2 (ja) | 半導体装置の評価方法及び評価装置 | |
JP3940591B2 (ja) | 半導体装置の電気特性のシミュレーション方法 | |
Terada et al. | Measurement of the MOSFET drain current variation under high gate voltage | |
US20140203828A1 (en) | Layout structure of electronic element and testing method of the same thereof | |
CN105390409B (zh) | 鸟嘴长度的测试方法及装置 | |
US20120256651A1 (en) | Test structure for parallel test implemented with one metal layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5009702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |