JP5009702B2

JP5009702B2 - 半導体評価素子、半導体集積回路装置および評価方法

Info

Publication number: JP5009702B2
Application number: JP2007169564A
Authority: JP
Inventors: 容久成田
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2007-06-27
Filing date: 2007-06-27
Publication date: 2012-08-22
Anticipated expiration: 2027-06-27
Also published as: JP2009010135A; US20090001368A1; US7764077B2

Description

本発明は、特性を評価するための半導体評価素子と、半導体評価素子を搭載する半導体集積回路装置および評価方法に関する。

半導体素子の特性は、ＴＥＧ（ｔｅｓｔｅｌｅｍｅｎｔｇｒｏｕｐ）と呼ばれる評価素子により形成された評価回路を用いて測定される。例えば、ＭＯＳＦＥＴ（ｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒｆｉｅｌｄｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ）のＤＣ（ｄｉｒｅｃｔｃｕｒｒｅｎｔ）特性測定用のレイアウトパターンは、図１に示されるように、ゲート１０１の両側にソースおよびドレインに対応する拡散層１０２、１０３を備える。配線となるメタル層１０８は、コンタクト１０５、１０６により拡散層１０２、１０３に接続される。ＭＯＳトランジスタの各部に電圧が印加され、そのとき流れる電流を観測してＤＣ特性が測定される。

このようなＤＣ特性の測定において、図１（ａ）（ｂ）に示されるように、ゲート１０１からコンタクト１０５、１０６までの距離ＣＲを変化させたパターンを複数準備しておき、それぞれのパターンにおける電流値の変化に基づいて距離ＣＲをパラメータとした拡散層抵抗を推定することができる。

また、メタル層と拡散層とを接続するコンタクト部分にコンタクト抵抗が存在し、そのコンタクト抵抗の影響を観測することも考えられている。例えば、特許文献１（特開平９−６４１３９号公報）には、絶縁ゲート電界効果トランジスタのコンタクト抵抗を除外した特性およびコンタクト抵抗を含む特性を測定する評価素子および評価回路が開示されている。この評価素子は、評価対象である絶縁ゲート電界効果トランジスタのゲート電極を挟んでドレイン電極およびソース電極の両方向に拡大された第１および第２の拡散層領域が設けられている。これらの領域に増設される接続部を介して配線された測定用端子およびドレイン電極用およびソース電極用接続部を介して分岐配線された測定用端子を有する。これらの測定端子のうちの第１の端子は、ゲート電極にゲート電極用接続部である第１の接続部を介して第１の配線と接続される。第２および第３の端子は、第１の拡散層領域にゲート電極近傍に形成された第２の接続部を介して分岐された第２の配線と接続される。第４の端子は、第１の拡散層領域にゲート電極に対して、第２の接続部より遠方に形成された第３の接続部を介する第３の配線と接続される。第５および第６の端子は、第２の拡散層領域にゲート電極近傍に形成された第４の接続部を介して分岐された第４の配線と接続される。第７の端子は、第２の拡散層領域にゲート電極に対して、第４の接続部より遠方に形成された第５の接続部を介する第５の配線と接続される。このような回路（評価素子）により、絶縁ゲート電界効果トランジスタのコンタクト抵抗を除外した特性およびコンタクト抵抗を含む特性を測定することはできる。

最近、素子の微細化の進行に伴い、ＭＯＳトランジスタのコンタクトの位置および個数によりＭＯＳトランジスタの電流特性に大きな影響があるという報告がなされている（例えば、非特許文献１）。ストッパー膜によって与えられたチャネル領域のストレスが、コンタクトを形成することによってストレス緩和され、電流特性に大きな影響を与えると考えられている。

先端のプロセスではこの効果を利用し、意図的にチャネル領域にストレスをかけることによって、ＭＯＳトランジスタの特性向上を目的としたＣＡＰ膜（ストッパー膜）を形成する技術も開発されている。しかし、このＣＡＰ膜によって与えられたストレスがコンタクト形成の条件に応じて変動し、ＭＯＳトランジスタのＤＣ特性が大きく影響を受ける。そのため、このコンタクト形成によっておこるＭＯＳトランジスタのＤＣ変動量を解析的に見積もることが重要となっている。

上述のＭＯＳトランジスタのＤＣ測定用レイアウトでは、コンタクト位置によるストレス変動の影響を測定しようとしても、ストレス変動によるＤＣ特性変動に加え、拡散層抵抗分の寄生抵抗成分が変動し、ストレスによるＤＣ変化と寄生抵抗によるＤＣ変化とを分離することができない。

特開平９−６４１３９号公報 "Compact Model Methodology for Dual-Stress Nitride Liner Films in a 90nm SOI ULSI Technology" R.Q. Williams, D. Chidambarrao, J.H. McCullen, S. Narasimha, T.G. Mitchell and D. Onsongo、NTSI-Nanotech 2006,www.nsti.org, ISBN 0-9767985-8-1 Vol.3, 2006

本発明は、コンタクト形成に起因するＭＯＳトランジスタのＤＣ変動量を解析的に見積もることを可能とする半導体評価素子、半導体集積回路装置および評価方法を提供する。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の観点では、ＭＯＳトランジスタ等の半導体評価素子は、ゲート（１１）と、拡散層（１２、１３）と、測定用コンタクト（１５、１６）と、フローティングコンタクト（２５、２６）とを具備する。拡散層（１２、１３）は、ゲート（１１）の両側に形成され、ソースおよびドレインとなる。測定用コンタクト（１５、１６）は、拡散層（１２、１３）のゲート（１１）から離れた位置にそれぞれ設けられる。フローティングコンタクト（２５、２６）は、ゲート（１１）と測定用コンタクト（１５、１６）との間に設けられ、電気的に孤立するメタル層（２８、２９）と拡散層（１２、１３）とを接続する。

本発明の半導体集積回路装置は、このような半導体評価素子を複数具備する。一方の複数の半導体評価素子は、フローティングコンタクト（２５、２６）のコンタクト幅ＣＷと半導体評価素子のトランジスタ幅Ｗとの比ＣＷ／Ｗが所定の値に固定され、ゲート（１１）からフローティングコンタクト（２５、２６）までの距離ＣＲがそれぞれ異なっている。他方の複数の半導体評価素子は、ゲート（１１）からフローティングコンタクト（２５、２６）までの距離ＣＲが所定の値に固定され、フローティングコンタクト（２５、２６）のコンタクト幅ＣＷと半導体評価素子のトランジスタ幅Ｗとの比ＣＷ／Ｗが異なっている。

本発明の他の観点では、測定方法は、ゲート（１１）と、ゲート（１１）の両側に形成されるソースおよびドレインとなる拡散層（１２、１３）と、拡散層８１２、１３）のゲート（１１）から離れた位置にそれぞれ設けられる測定用コンタクト（１５、１６）と、ゲート（１１）と測定用コンタクト（１５、１６）との間に設けられて電気的に孤立するメタル層（２８、２９）と拡散層（１２、１３）とを接続するフローティングコンタクト（２５、２６）とを具備する半導体評価素子を複数備える半導体集積回路を用いて、コンタクトを設けることに起因する半導体評価素子のＤＣ特性の影響を測定する。この測定方法は、ＣＲ依存性を測定するステップと、ＣＷ／Ｗ依存性を測定するステップとを具備する。ＣＲ依存性を測定するステップでは、フローティングコンタクトのコンタクト幅ＣＷと半導体評価素子のトランジスタ幅Ｗとの比ＣＷ／Ｗが所定の値に固定され、ゲートからフローティングコンタクトまでの距離ＣＲが異なる複数の半導体評価素子のＤＣ特性のＣＲ依存性が測定される。ＣＷ／Ｗ依存性を測定するステップでは、ゲートからフローティングコンタクトまでの距離ＣＲが所定の値に固定され、フローティングコンタクトのコンタクト幅ＣＷと半導体評価素子のトランジスタ幅Ｗとの比ＣＷ／Ｗが異なる複数の半導体評価素子のＤＣ特性のＣＷ／Ｗ依存性が測定される。

本発明によれば、コンタクト形成に起因するＭＯＳトランジスタのＤＣ変動量を解析的に見積もることを可能とする半導体評価素子、半導体集積回路装置および評価方法を提供することができる。

図を参照して本発明の実施の形態が説明される。コンタクトによるストレス変化の要因として、コンタクトの位置とコンタクトの個数とが推定される。したがって、コンタクトの位置に対する依存性と、コンタクトの個数に対する依存性とを分離してＤＣ特性が測定される。このとき、ベース長Ｌを一定にしてＤＣ特性が測定されることが好ましい。

図２に、本発明の実施の形態に係るＭＯＳトランジスタのＴＥＧ（ＴｅｓｔＥｌｅｍｅｎｔＧｒｏｕｐ）の基本的なレイアウトパターンが示される。図２に示されるように、ＭＯＳトランジスタのサイズは、トランジスタ幅Ｗ、ソースおよびドレインとなる拡散層１２、１３の拡散層長ＳＡ、ＳＢとなっている。ＭＯＳトランジスタは、ソースおよびドレイン電極となるメタル層１８、１９と、メタル層１８、１９と拡散層１２、１３とをそれぞれ接続するコンタクト１５、１６とを具備する。さらに、このＭＯＳトランジスタは、ソースおよびドレイン電極に接続されるコンタクト１５、１６とゲート１１との間にフローティングコンタクト２５、２６およびフローティングメタル層２８、２９を備える。拡散層１２、メタル層１８および２８、コンタクト１５および２５と、拡散層１３、メタル層１９および２９、コンタクト１６および２６とは、ゲート１１に対して対照的に設けられることが好ましい。

拡散層長ＳＡ、ＳＢは、極力大きく、例えば、ＳＡ＝ＳＢ＝１〜３μｍ程度に設定される。コンタクト１５、１６は、フローティングコンタクト２５、２６と干渉しないように拡散層１２、１３のうちの最もゲート１１から離れた位置に設けられる。フローティングコンタクト２５、２６は、他の回路に接続されていないため、電圧が印加されたり、電流が流れたりすることはなく、電気的に孤立している。フローティングコンタクト２５、２６は、周辺の拡散層１２、１３にストレスを与えることになる。コンタクト１５、１６およびゲート１１に電圧が印加され、コンタクト１５、１６に流れる電流を観測することにより、このＭＯＳトランジスタのＤＣ特性が測定される。このように、測定用コンタクト１５、１６とゲート１１との間の拡散層にコンタクト１５、１６を設けたことにより、コンタクト形成により影響を受けたＭＯＳトランジスタのＤＣ特性が測定される。

まず、コンタクト幅ＣＷとトランジスタ幅Ｗの比ＣＷ／Ｗを一定にし、コンタクト位置の依存性を解析するＴＥＧレイアウトパターンが設けられる（パターン１）。即ち、図２（ａ）（ｂ）に示されるように、ゲート長Ｌが固定され、トランジスタ幅ＷをＷ１とし、フローティングコンタクト２５、２６からゲート１１までの距離ＣＲを変えたパターンが設けられる。このとき、トランジスタ幅Ｗ１は、最小トランジスタ幅であることが好ましい。

トランジスタ幅Ｗの影響を調べるため、このパターン１（図３（ａ））を基本単位セルとして、図３（ｂ）に示されるように、トランジスタ幅Ｗが基本単位セルの２倍（Ｗ＝Ｗ１×２）で、距離ＣＲを変えたパターンが設けられる（パターン２）。このとき、コンタクト幅とトランジスタ幅との比ＣＷ／Ｗは、パターン１と同じ値になるようにし、コンタクト幅とトランジスタ幅との比ＣＷ／Ｗの影響が無いようにする。

さらに、図３（ｃ）に示されるように、トランジスタ幅Ｗが基本単位セルのＮ倍（Ｗ＝Ｗ１×Ｎ、Ｎ＝３，４，…，１０，…：パターン３）のＴＥＧパターンが設けられる。即ち、トランジスタ幅Ｗとコンタクト幅ＣＷとの比は変わらず、トランジスタ幅Ｗが変化するパターンが設けられる。

コンタクトによるストレス変化は、コンタクト幅とトランジスタ幅との比ＣＷ／Ｗが一定であれば、Ｎ倍のトランジスタ幅ＷのＭＯＳトランジスタは、トランジスタ幅Ｗ１のトランジスタが並列にＮ個接続される並列トランジスタに置き換えることが可能である。ＣＷ／Ｗが一定であれば、Ｎ＝１のときのオン電流Ｉｏｎ（Ｗ＝Ｗ１）は、フローティングコンタクト２５、２６からゲート１１までの距離ＣＲの関数として表すことができ、
Ｉｏｎ（Ｗ＝Ｗ１）＝ｆ１（ＣＲ）
となる。したがって、Ｎ倍のトランジスタ幅ＷのＭＯＳトランジスタのオン電流は、
Ｉｏｎ（Ｗ＝Ｗ１×Ｎ）＝ｆ１（ＣＲ）×Ｎ
となる。即ち、コンタクト幅とトランジスタ幅との比ＣＷ／Ｗが一定であれば、オン電流Ｉｏｎの比ΔＩｏｎは、図４に示されるように、トランジスタ幅Ｗ（Ｗ１×Ｎ）によらず一定の依存性を有することが分かる。

次に、コンタクトの個数に対する依存性を解析するＴＥＧパターンが設けられる。即ち、図５に示されるように、トランジスタ幅Ｗが、Ｗ＝Ｗ１×ＮであるＭＯＳトランジスタに対して、フローティングコンタクト２５、２６からゲートまでの距離ＣＲを固定し、フローティングコンタクト２５、２６の数を変えたパターンが設けられる。図５（ａ）には、トランジスタ幅Ｗ＝Ｗ１×ＮのＭＯＳトランジスタに対して１対のフローティングコンタクト２５、２６が設けられるパターンが示される。図５（ｂ）には、同じトランジスタ幅ＷのＭＯＳトランジスタに対してＭ対のフローティングコンタクト２５、２６が設けられるパターンが示される。

このように、フローティングコンタクト２５、２６の位置を変えず、フローティングコンタクト２５、２６の数を変えてオン電流を測定すると、図６に示されるように、オン電流Ｉｏｎの比ΔＩｏｎは、ＣＲが一定であれば、トランジスタ幅Ｗ（Ｗ１×Ｎ）によらず一定の依存性を有することが分かる。

以上のように、フローティングコンタクト無しのオン電流Ｉｏｎとある場合のオン電流Ｉｏｎとの比ΔＩｏｎは、コンタクト幅とトランジスタ幅との比ＣＷ／Ｗが一定であれば、トランジスタ幅Ｗ（Ｗ１×Ｎ）によらず一定の依存性を有し、フローティングコンタクトの位置を示すＣＲが一定であれば、トランジスタ幅Ｗ（Ｗ１×Ｎ）によらず一定の依存性を有する。したがって、オン電流Ｉｏｎの比ΔＩｏｎのＣＲ依存性と、オン電流Ｉｏｎの比ΔＩｏｎのＣＷ／Ｗ依存性から、図７に示されるように、フローティングコンタクトの位置を示すＣＲと、コンタクト幅とトランジスタ幅との比ＣＷ／Ｗとのマトリクス表ができる。この表から任意のトランジスタ幅Ｗに対するコンタクト位置、個数に基づくオン電流Ｉｏｎの比ΔＩｏｎの値が算出できる。

即ち、まず、フローティングコンタクト無しの状態を示すコンタクト幅とトランジスタ幅との比ＣＷ／Ｗ＝０のとき、フローティングコンタクトの位置が無限遠点であると仮定し、ＣＲ＝∞の場合のオン電流Ｉｏｎを基準として、オン電流の比ΔＩｏｎが求められる。例えば、コンタクト幅とトランジスタ幅との比ＣＷ／Ｗ＝３０％に固定し、フローティングコンタクトの位置を示すＣＲを変えてオン電流が測定され、オン電流の比ΔＩｏｎが算出される。このオン電流の比ΔＩｏｎは、マトリクス表の縦方向に並ぶことになる。フローティングコンタクトの位置を示すＣＲを固定し、フローティングコンタクトの数を変えて（ＣＷ／Ｗが変わる）音電流が測定され、オン電流の比ΔＩｏｎが算出される。このオン電流の比ΔＩｏｎは、マトリクス表の横方向に並ぶことになる。この縦方向と横方向との関係から、マトリクス表の各コンタクト位置、コンタクト個数によるオン電流の比ΔＩｏｎ値が算出される。即ち、このマトリクス表の各ポイントを全て測定することなく、各ポイントのオン電流の比ΔＩｏｎを算出できる。

上述では、電流の比ΔＩｏｎに対しての解析が示されたが、この解析法は、閾値電圧Ｖｔｈに対しても適用することができる。閾値電圧Ｖｔｈは、フローティングコンタクト無しのときの閾値電圧Ｖｔｈと、任意のコンタクト位置、コンタクト個数のときの閾値電圧Ｖｔｈとの差分ΔＶｔｈにより解析される。

このように、上記のＴＥＧレイアウトパターンには、拡散層抵抗成分をコンタクトによるストレスの影響から分離するために、電流の流れるソースおよびドレインとは別にフローティングコンタクトが設けられている。ソースおよびドレインとメタル層とを接続する測定用のコンタクト１５、１６は、ゲート長Ｌ、トランジスタ幅Ｗ、フローティングコンタクト位置ＣＲに関わらず、一定の位置に配置される。この測定用コンタクトは、拡散層のゲートから最も離れた位置付近であることが望ましい。また、測定用コンタクトを流れる電流密度の差を無くすため、測定用コンタクト（ソースおよびドレイン）は最小トランジスタ幅Ｗ（Ｗ１）に対して１対ずつ設けられる。このようにＴＥＧレイアウトパターンを設けることにより、拡散層抵抗成分の排除および測定用コンタクトの電流密度の差を無くすことが可能となる。

このようにＴＥＧレイアウトパターンを設けることにより、拡散層抵抗成分とコンタクト電流密度差を排除することができ、コンタクトによるチャネル領域へのストレスの真の影響をＭＯＳトランジスタのＤＣ特性の変化量から把握することが可能となる。また、コンタクト幅とトランジスタ幅との比ＣＷ／Ｗによる解析手法を用いることにより、どのトランジスタ幅Ｗにも適用することが可能となる。即ち、上記のＴＥＧレイアウトパターンと解析手法とを用いることにより、コンタクトによるストレス依存性の定量的な解析が可能となる。また、コンタクトのゲートからの距離依存性とコンタクト数（密度）依存性を把握することができる。

ＭＯＳトランジスタのＤＣ特性測定用レイアウトパターン例である。本発明の実施の形態に係るＭＯＳトランジスタのＤＣ特性測定用レイアウトパターン例である。本発明の実施の形態に係るＣＷ／Ｗを一定にしてＭＯＳトランジスタのトランジスタ幅を変えた場合のＤＣ特性測定用レイアウトパターン例である。本発明の実施の形態に係るＣＷ／Ｗを一定にしてＭＯＳトランジスタのトランジスタ幅を変えた場合のオン電流の比ΔＩｏｎのＣＲ依存を示す図である。本発明の実施の形態に係るＣＲを一定にしてＣＷ／Ｗを変えた場合のＭＯＳトランジスタのＤＣ特性測定用レイアウトパターン例である。本発明の実施の形態に係るＭＯＳトランジスタのトランジスタ幅を変えた場合のオン電流の比ΔＩｏｎのＣＷ／Ｗ依存を示す図である。本発明の実施の形態に係るＣＲ−ＣＷ／Ｗマトリクスである。

符号の説明

１１ゲート
１２、１３拡散層
１５、１６コンタクト
１８、１９メタル層
２５、２６フローティングコンタクト
２８、２９フローティングメタル層
１０１ゲート
１０２、１０３拡散層
１０５、１０６コンタクト
１０８、１０９メタル層

Claims

ゲートと、
前記ゲートの両側に形成されるソースおよびドレインとなる拡散層と、
前記拡散層の前記ゲートから離れた位置にそれぞれ設けられる測定用コンタクトと、
前記ゲートと前記測定用コンタクトとの間に設けられ、電気的に孤立するメタル層と前記拡散層とを接続するフローティングコンタクトと
を具備する
半導体評価素子。
前記測定用コンタクトは、前記拡散層の前記ゲートから最も離れた位置に設けられる
請求項１に記載の半導体評価素子。
請求項１または請求項２に記載の半導体評価素子を具備する半導体集積回路装置であって、
前記フローティングコンタクトのコンタクト幅ＣＷと前記半導体評価素子のトランジスタ幅Ｗとの比ＣＷ／Ｗを所定の値に固定し、前記ゲートから前記フローティングコンタクトまでの距離ＣＲを変えた複数の前記半導体評価素子と、
前記ゲートから前記フローティングコンタクトまでの距離ＣＲを所定の値に固定し、前記フローティングコンタクトのコンタクト幅ＣＷと前記半導体評価素子のトランジスタ幅Ｗとの比ＣＷ／Ｗを変えた複数の前記半導体評価素子と
を具備する
半導体集積回路装置。
前記コンタクト幅ＣＷと前記トランジスタ幅の比ＣＷ／Ｗは、前記フローティングコンタクトの数と前記測定用コンタクトの数との比により設定する
請求項３に記載の半導体集積回路装置。
前記測定用コンタクトは、前記半導体評価素子の最小トランジスタ幅毎に１対ずつ設けられる
請求項３または請求項４に記載の半導体集積回路装置。
前記半導体評価素子の最小トランジスタ幅毎に前記測定コンタクトおよび前記フローティングコンタクトを１対ずつ設けて前記フローティングコンタクトのコンタクト幅ＣＷと前記半導体評価素子のトランジスタ幅Ｗとの比ＣＷ／Ｗを固定する
請求項３から請求項５のいずれかに記載の半導体集積回路装置。
ゲートと、前記ゲートの両側に形成されるソースおよびドレインとなる拡散層と、前記拡散層の前記ゲートから離れた位置にそれぞれ設けられる測定用コンタクトと、前記ゲートと前記測定用コンタクトとの間に設けられて電気的に孤立するメタル層と前記拡散層とを接続するフローティングコンタクトとを具備する半導体評価素子を複数備える半導体集積回路を用いて、
前記フローティングコンタクトのコンタクト幅ＣＷと前記半導体評価素子のトランジスタ幅Ｗとの比ＣＷ／Ｗが所定の値に固定され、前記ゲートから前記フローティングコンタクトまでの距離ＣＲが異なる複数の前記半導体評価素子のＤＣ特性のＣＲ依存性を測定するステップと、
前記ゲートから前記フローティングコンタクトまでの距離ＣＲが所定の値に固定され、前記フローティングコンタクトのコンタクト幅ＣＷと前記半導体評価素子のトランジスタ幅Ｗとの比ＣＷ／Ｗが異なる複数の前記半導体評価素子のＤＣ特性のＣＷ／Ｗ依存性を測定するステップと
を具備し、
コンタクトを設けることに起因する前記半導体評価素子のＤＣ特性の影響を測定する測定方法。
測定された前記ＣＲ依存性と前記ＣＷ／Ｗ依存性とに基づいて、任意のトランジスタ幅の半導体評価素子における所定のコンタクト位置およびコンタクト密度に対する前記半導体評価素子のＤＣ特性を算出するステップを更に具備する
請求項７に記載の測定方法。
前記ＤＣ特性は、前記半導体評価素子の前記測定用コンタクトを流れる電流を測定して得られるオン電流Ｉｏｎの特性である
請求項７または請求項８に記載の測定方法。