JP6560087B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6560087B2 JP6560087B2 JP2015194127A JP2015194127A JP6560087B2 JP 6560087 B2 JP6560087 B2 JP 6560087B2 JP 2015194127 A JP2015194127 A JP 2015194127A JP 2015194127 A JP2015194127 A JP 2015194127A JP 6560087 B2 JP6560087 B2 JP 6560087B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- semiconductor device
- gate
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 claims description 30
- 238000010438 heat treatment Methods 0.000 claims description 23
- 238000005259 measurement Methods 0.000 claims description 22
- 230000006866 deterioration Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000010949 copper Substances 0.000 description 30
- 238000012544 monitoring process Methods 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 15
- 238000012360 testing method Methods 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005728 strengthening Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
- G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本発明は、半導体装置およびその製造方法に係り、特に、ＨＣＩ（ホットキャリアインジェクション）加速ストレス試験に適用して有効な技術に関する。
ＭＯＳトランジスタの微細化に伴い、ゲートＯＮ時に流れるドレイン−ソース間電流起因の発熱による製品動作時の温度上昇が問題になっている。特に、ＦｉｎＦＥＴ等の３次元構造トランジスタは、電流により発生した熱が拡散で逃げ難い構造のため、上記の温度上昇が大幅に増加する。
この温度上昇によりＦｉｎＦＥＴの信頼性への影響も問題となる。特に、ゲートＯＮ時にドレイン−ソース間に電流が流れる場合の劣化であるＨＣＩ（Ｈｏｔ−Ｃａｒｒｉｅｒ−Ｉｎｊｅｃｔｉｏｎ）劣化が大きな影響を受ける。
但し、実回路動作時はＡＣ動作の為、実際の温度上昇分はＤＣ動作（ＤＣストレス）時と比較して緩和され、通常２℃〜３℃程度の温度上昇で無視できる。しかし、ＭＯＳトランジスタのＨＣＩ寿命を見積もる際のストレス加速試験は通常ＤＣストレスで行うため、発熱による温度上昇の影響が大きく、劣化も高温ワーストの為、ＨＣＩ寿命をより過大に見積もってしまう。
従って、正確な寿命予測の為には、ＤＣストレス試験時の発熱による温度上昇を正確に測定し、ＨＣＩ寿命の温度依存性から温度上昇分を補正してＡＣ動作時温度への補正を行う必要がある。
本技術分野の背景技術として、特許文献１のような技術がある。特許文献１には、「低温ワーストが発生する状況である場合の遅延特性を補償する機能を備えた半導体集積回路」が開示されている。
また、特許文献２には「マルチフィン高さを有するＦｉｎＦＥＴとその形成方法」が開示されている。
また、非特許文献１には、「ＦｉｎＦＥＴ動作時の自己発熱によるＨＣＩ信頼性への影響を解析する技術」が開示されている。
Self-Heating effect in FinFETs and Its Impact on Devices Reliability Characterization （S.E.Liu,et al., 4A.4, IRPS 2014）
上記のように、ＨＣＩ加速ストレス試験においては、ＤＣストレス時とＡＣストレス時の自己発熱による上昇温度の違いを考慮してＨＣＩ寿命を見積もる必要がある。
上記特許文献１は、回路動作時の発熱評価に関するものであるが、ＨＣＩ加速ストレス試験時におけるこのような課題やその解決手段については記載されていない。
また、上記特許文献２は、ＦｉｎＦＥＴ構造の形成プロセスに関するものであるが、ＨＣＩ加速ストレス試験に関する記述はない。
また、上記非特許文献１では、トランジスタのゲート抵抗値と消費電力との相関を実測してシミュレーションで合わせ込み、その後はシミュレーションのみで温度上昇を予測している。Ｆｉｎ数依存性等も実測してシミュレーションと合わせ込んでいるが、実際の信頼性評価トランジスタと同じ構造のＴＥＧ（ＴＥＳＴ−ＥＬＥＭＥＮＴ−ＧＲＯＵＰ）を使用しているか否かについては記載されていない。また、チャネルＯＮ（動作）時のゲート抵抗値をどのように測定しているのかも不明瞭であり、そのシミュレーション精度も不明である。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、ゲート電極に隣接して、両端に各々コンタクトを有するゲート抵抗測定用（温度モニタ用）ゲート電極を配置する。ゲート電極のゲートＯＮ時に、ゲート抵抗測定用（温度モニタ用）ゲート電極のコンタクト間にゲート電極と略同一の電圧で、かつ、コンタクト間で微小の電位差を有する電圧を印加し、ゲート抵抗測定用（温度モニタ用）ゲート電極の抵抗値を測定することで、ゲート電極の抵抗値の自己発熱による温度上昇分を高精度に予測する。
前記一実施の形態によれば、ＨＣＩ加速ストレス試験（ＤＣストレス時）において、ゲート電極の抵抗値の自己発熱による温度上昇分を高精度に予測することができる。これにより、高精度なＨＣＩ寿命予測が可能となり、過度なＨＣＩ劣化予測による半導体製品出荷時のガードバンド強化等による歩留りの低下を防ぐことができる。
また、従来手法では実現できなかった、スタンバイ状態（ゲートＯＦＦ，ドレインＯＮ時）での高精度なゲート電極の抵抗測定および温度上昇分の検証も可能となる。
以下、図面を用いて実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
先ず、図８を用いて、ＨＣＩ加速ストレス試験におけるＨＣＩ寿命予測値の補正について説明する。図８に示すグラフの横軸は、ゲート電極の温度を示している。単位は１／ｋＴであり、グラフの左側から右側に向かい温度が低下する。グラフの縦軸は、ＨＣＩ寿命を示しており、下から上に向かいＨＣＩ寿命が長くなる。なお、横軸および縦軸のいずれにおいても、グラフの数値は相対値として示している。
上述したように、ゲート電極にストレス（電圧）を印加する場合、ＤＣストレス時とＡＣストレス時では、自己発熱による上昇温度が大きく異なる。図８に示すように、ＤＣストレス時の方がＡＣストレス時に比べて、温度上昇が大きい。そこで、ＤＣストレス時に測定したゲート抵抗値に基づいて算出したＨＣＩ寿命（ＤＣ実測寿命）に、自己発熱による温度上昇分（ΔＴＳＨＥ）の補正を行うことで、実回路動作時すなわちＡＣストレス時の基板ホットエレクトロン注入（ＳＨＥ：Ｓｕｂｓｔｒａｔｅ−Ｈｏｔ−Ｅｌｅｃｔｒｏｎ）による温度上昇補正後のＨＩＣ寿命を予測することができる。
次に、図１および図２を用いて、上記のＨＣＩ寿命予測値の補正を行うためのＴＥＧ構造について説明する。図１は本実施例のＴＥＧ構造の平面図であり、図２は図１の斜視図である。なお、図１，図２はフィン型トランジスタ（ＦｉｎＦＥＴ）を有する半導体装置の一部、あるいはその半導体装置の製造工程において用いられる半導体ウエハのスクライブエリアなどに設けられるＴＥＧの例である。
本実施例のＴＥＧ構造は、図１，図２に示すように、複数の突出したフィン型の半導体領域（ここでは４枚のフィンＦＮ）に跨って、一対のソース電極（領域）ＳＥおよびドレイン電極（領域）ＤＥが設けられている。ソース電極ＳＥおよびドレイン電極ＤＥ間には、ゲート電極ＧＥが設けられており、さらにゲート電極ＧＥとドレイン電極ＤＥの間には、ゲート電極ＧＥに隣接してゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧが配置されている。
なお、フィン型の半導体領域は、図示しない半導体基板上の素子分離領域から突出して形成されている。また、図１，図２中のソースＳＥ、ドレインＤＥはフィン型の半導体領域に各々形成されたソース領域、ドレイン領域に給電するための電極である。
ソース電極ＳＥ、ゲート電極ＧＥ、ドレイン電極ＤＥの一方の端部には、各電極（領域）に電圧を印加するためのコンタクト（ビア）ＣＶが設けられている。また、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧの両端には各々コンタクト（ビア）ＣＶが設けられている。つまり、ソース電極ＳＥ、ゲート電極ＧＥ、ドレイン電極ＤＥには各々１つのコンタクト（ビア）ＣＶが設けられ、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧには両端にそれぞれ１つずつ、２つのコンタクト（ビア）ＣＶが設けられている。
なお、図１，図２のＴＥＧ構造では、ソース電極ＳＥおよびドレイン電極ＤＥの外側に、ダミーゲートＤＧがそれぞれ設けられている。ダミーゲートＤＧは、ＦｉｎＦＥＴセルの形成プロセスにおいて、ドライエッチング工程での各電極（領域）の加工の均一性の確保やフォトリソグラフィ工程での光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ−Ｐｒｏｘｉｍｉｔｙ−Ｃｏｒｒｅｃｔｉｏｎ）を目的として設けている。
図１，図２に示す構造のＴＥＧを用いて、ゲート電極のＯＮ，ＯＦＦ時に、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧの２つのコンタクト（ビア）ＣＶである、端子ａ，端子ｂにゲート電極のＯＮ電圧とほぼ同程度だが、２つのコンタクト（ビア）ＣＶ間で異なる電圧を印加して、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧの抵抗値を測定する。例えば、端子ａにはゲートＯＮ電圧よりも+５０ｍＶ高い電圧を印加し、端子ｂにはゲートＯＮ電圧と同じ電圧を印加する。ゲートＯＮ，ＯＦＦ時の抵抗値の違いから、温度上昇分を評価し、後述する方法でＨＣＩ寿命予測値の補正を行う。
なお、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧの構造は、ゲート電極ＧＥの自己発熱による温度上昇分の差分を、隣接するゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧを用いて測定するため、本来のゲート電極であるゲート電極ＧＥと可能な限り同一の構造とするのが望ましい。
図３に図１，図２のＴＥＧ構造の変形例を示す。図３のＴＥＧ構造は、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧのゲート長がゲート電極ＧＥのゲート長より幅が広く（太く）形成されている点において、図１，図２のＴＥＧ構造とは異なっている。ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧのゲート長をゲート電極ＧＥのゲート長より幅が広く（太く）形成することで、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧの抵抗値が下がり、抵抗値の温度依存性測定時の感度を向上することができる。
図４は図１，図２のＴＥＧ構造の別の変形例である。図４のＴＥＧ構造は、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧをドレイン電極ＤＥにより近接して配置している点において、図１，図２のＴＥＧ構造とは異なっている。つまり、ソース電極ＳＥとドレイン電極ＤＥの中心よりもドレイン電極ＤＥ側に寄せて配置している。ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧをドレイン電極ＤＥに近接して配置することで、実回路のスタンバイ状態（ドレインのみ電圧印加）でスタンバイリーク電流大の場合の電流起因の温度上昇も測定することが可能となる。
図５は図１，図２のＴＥＧ構造のさらに別の変形例である。図１から図４のＴＥＧ構造は、ＦｉｎＦＥＴの例で示したが、図５のＴＥＧ構造は、プレーナ型ＭＯＳＦＥＴの例である。図５のＴＥＧ構造は、平面の半導体領域に跨って、ソース電極（領域）ＳＥおよびドレイン電極（ＤＥ）が形成されている。ソース電極（領域）ＳＥおよびドレイン電極（ＤＥ）には、各々の電極（領域）に電圧を印加するためのコンタクト（ビア）ＣＶが設けられている。また、ソース電極（領域）ＳＥ／ドレイン電極（ＤＥ）間を跨いで、ゲート電極ＧＥが設けられており、さらにゲート電極ＧＥとドレイン電極（領域）ＤＥの間には、ゲート電極ＧＥに隣接してゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧが配置されている。
ゲート電極ＧＥ一方の端部には、ゲート電極ＧＥに電圧を印加するためのコンタクト（ビア）ＣＶが設けられている。また、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧの両端には各々コンタクト（ビア）ＣＶが設けられている。つまり、ソース電極（領域）ＳＥ、ゲート電極ＧＥ、ドレイン電極（領域）ＤＥには各々１つのコンタクト（ビア）ＣＶが設けられ、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧには両端にそれぞれ１つずつ、２つのコンタクト（ビア）ＣＶが設けられている。
図５に示すＴＥＧ構造は、ゲート電極（トランジスタ）構造の違いから、図１から図４に示したＴＥＧ構造とは形態が異なる。一方、一対のソース電極（領域）ＳＥ／ドレイン電極（領域）ＤＥ間にゲート電極ＧＥ、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧが設けられており、ゲート電極ＧＥとドレイン電極（領域）ＤＥ間にゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧが配置される点において、図１から図４に示したＴＥＧ構造と構成が共通している。
従って、プレーナ型ＭＯＳＦＥＴを有する半導体装置においても、図５のようなＴＥＧ構造とすることで、図１から図４に示したＦｉｎＦＥＴ型のＴＥＧ構造と同様に、ＨＣＩ寿命予測値の補正を行うことができる。すなわち、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧの２つのコンタクト（ビア）ＣＶである、端子ａ，端子ｂにゲート電極のＯＮ電圧とほぼ同程度だが、異なる電圧を印加して、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧの抵抗値を測定することで、ゲートＯＮ，ＯＦＦ時の抵抗値の違いから温度上昇分を評価し、ＨＣＩ寿命予測値の補正を行うことができる。
図６を用いて、図１から図５に示したＴＥＧ構造によりＨＣＩ寿命予測を行う方法について説明する。
先ず、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧで抵抗値の温度依存性評価を実施する。（ステップＳ１）
次に、ゲート電極ＧＥ（図１から図４ではＦｉｎＦＥＴ、図５ではＭＯＳＦＥＴ）の初期特性評価を実施する。（ステップＳ２）
続いて、ゲート電極ＧＥ（図１から図４ではＦｉｎＦＥＴ、図５ではＭＯＳＦＥＴ）のストレスゲート印加ＯＮ，ＯＦＦ時のゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧの抵抗値を測定する。（ステップＳ３）
続いて、ステップ１（Ｓ１）およびステップ３（Ｓ３）からストレスゲート印加ＯＮ時の自己発熱による温度上昇分を計算する。（ステップＳ４）
続いて、ゲート電極ＧＥ（図１から図４ではＦｉｎＦＥＴ、図５ではＭＯＳＦＥＴ）のストレス印加を開始する。（ステップＳ５）
続いて、ステップＳ５でゲート電極ＧＥにストレス（電圧）を印加した状態で一定時間経過後、ゲート電極ＧＥの特性劣化量を測定する。（ステップＳ６）
ステップ５のストレス印加およびステップ６の特性劣化量測定を許容劣化量に達するまで繰り返す。（ステップＳ７）
続いて、特性劣化量が許容劣化量に達した時間をＨＣＩ寿命として算出する。（ステップ８）
最後に、予め求めたＨＣＩ寿命の温度依存性を用いて、ステップ４およびステップ８から自己発熱による温度上昇が無い場合のＨＣＩ寿命を算出する。
次に、ゲート電極ＧＥ（図１から図４ではＦｉｎＦＥＴ、図５ではＭＯＳＦＥＴ）の初期特性評価を実施する。（ステップＳ２）
続いて、ゲート電極ＧＥ（図１から図４ではＦｉｎＦＥＴ、図５ではＭＯＳＦＥＴ）のストレスゲート印加ＯＮ，ＯＦＦ時のゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧの抵抗値を測定する。（ステップＳ３）
続いて、ステップ１（Ｓ１）およびステップ３（Ｓ３）からストレスゲート印加ＯＮ時の自己発熱による温度上昇分を計算する。（ステップＳ４）
続いて、ゲート電極ＧＥ（図１から図４ではＦｉｎＦＥＴ、図５ではＭＯＳＦＥＴ）のストレス印加を開始する。（ステップＳ５）
続いて、ステップＳ５でゲート電極ＧＥにストレス（電圧）を印加した状態で一定時間経過後、ゲート電極ＧＥの特性劣化量を測定する。（ステップＳ６）
ステップ５のストレス印加およびステップ６の特性劣化量測定を許容劣化量に達するまで繰り返す。（ステップＳ７）
続いて、特性劣化量が許容劣化量に達した時間をＨＣＩ寿命として算出する。（ステップ８）
最後に、予め求めたＨＣＩ寿命の温度依存性を用いて、ステップ４およびステップ８から自己発熱による温度上昇が無い場合のＨＣＩ寿命を算出する。
以上説明したように、本実施例のＴＥＧ構造およびＨＣＩ寿命予測方法によれば、ＨＣＩ加速ストレス試験（ＤＣストレス時）において、ゲート電極の抵抗値の自己発熱による温度上昇分を高精度に予測することができる。これにより、高精度なＨＣＩ寿命予測が可能となり、過度なＨＣＩ劣化予測による半導体製品出荷時のガードバンド強化等による歩留りの低下を防ぐことができる。
なお、本実施例では、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧをゲート電極ＧＥとドレインＤＥ間に配置する例を用いて説明したが、ゲート電極ＧＥとソースＳＥ間に配置してもよい。
図７Ａから図７Ｒを用いて、図１および図２に示すＴＥＧ構造の製造プロセスについて順に説明する。なお、図７Ａから図７Ｒの各図面において、左側の図は図２のＡ−Ａ’断面方向（Ｆｉｎ断面方向）から見た状態を示し、右側の図は図２のＢ−Ｂ’断面方向（Ｇａｔｅ断面方向）から見た状態を示している。
先ず、図７Ａに示すように、公知の技術により、シリコン基板ＳＳ上にフィン（Ｆｉｎ）状の半導体領域であるフィンＦＮを形成する。続いて、斜めイオン打ち込みによりフィン（Ｆｉｎ）状の半導体領域に、ボロン（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）等、所望の不純物を注入する。不純物が注入された領域は、トランジスタのソース／ドレイン領域となる。ここで、フィンＦＮの高さは、例えば２０ｎｍ〜１００ｎｍ程度である。また、フィンＦＮの幅（太さ）は、例えば１０ｎｍ〜５０ｎｍ程度である。なお、フィンＦＮの両側面の高さおよび上面の幅（太さ）がフィン（Ｆｉｎ）型トランジスタのチャネル幅となるため、チャネル幅は、５０ｎｍ〜２５０ｎｍ程度となる。続いて、フィンＦＮ同士の間を一定の高さまで埋めるように、絶縁膜ＩＦ１を成膜する。
次に、図７Ｂに示すように、下層から順に、ダミーポリシリコン膜ＤＳ、シリコン窒化膜（ＳｉＮ）ＳＮ、有機平坦化層（ＯＰＬ）ＯＰを所望の膜厚で成膜する。続いて、有機平坦化層（ＯＰＬ）ＯＰ上にフォトレジスト膜ＰＲを塗布し、リソグラフィにより４本のゲート電極パターンを形成する。この４本のゲート電極のうち、両端の２本はダミーゲートＤＧであり、ダミーゲートＤＧ間の２本のゲート電極のうち、一方がゲート電極ＧＥであり、他方がゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧである。
次に、図７Ｃに示すように、フォトレジスト膜ＰＲをマスクに有機平坦化層（ＯＰＬ）ＯＰ、シリコン窒化膜（ＳｉＮ）ＳＮをドライエッチング処理し、ドライエッチング処理後にＯ２（酸素）アッシング等によりエッチングされずに残ったフォトレジスト膜ＰＲおよび有機平坦化層（ＯＰＬ）ＯＰを除去し、シリコン窒化膜（ＳｉＮ）ＳＮからなるハードマスクを形成する。
次に、図７Ｄに示すように、シリコン窒化膜（ＳｉＮ）ＳＮからなるハードマスクを用いて、ダミーポリシリコン膜ＤＳをドライエッチング処理し、ダミーポリシリコン膜ＤＳからなる４本のゲート電極パターンを形成する。ドライエッチング処理後、ハードマスクであるシリコン窒化膜（ＳｉＮ）ＳＮをウェットエッチング等により除去する。
次に、図７Ｅに示すように、４本のゲート電極パターンを覆うように、絶縁膜ＩＦ２を成膜する。
次に、図７Ｆに示すように、ＣＭＰ研磨（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ）により４本のゲート電極パターンが露出するまで絶縁膜ＩＦ２を研磨し、平坦化する。
次に、図７Ｇに示すように、ウェットエッチング等により、ダミーポリシリコン膜ＤＳを除去する。
次に、図７Ｈに示すように、ダミーポリシリコン膜ＤＳを除去した後の開孔を埋め込むように、ゲート電極積層膜ＧＦを成膜する。このゲート電極積層膜ＧＦは、例えば下層から順に、シリコン酸化膜（ＳｉＯ２膜）／高誘電率膜（Ｈｉｇｈ−ｋ膜）からなるゲート絶縁膜、Ｖｔｈ調整用メタル膜、Ｗメタルゲート電極膜（タングステン膜）などからなる積層膜である。シリコン酸化膜（ＳｉＯ２膜）の膜厚は、例えば０．５ｎｍ〜２．０ｎｍ程度である。高誘電率膜（Ｈｉｇｈ−ｋ膜）の膜厚は、例えば０．５ｎｍ〜２．０ｎｍ程度である。Ｖｔｈ調整用メタル膜の膜厚は、例えば５ｎｍ〜１５ｎｍ程度である。Ｗメタルゲート電極膜（タングステン膜）の膜厚は、例えば３０ｎｍ〜１００ｎｍ程度である。
次に、図７Ｉに示すように、ＣＭＰ研磨で余分なゲート電極積層膜ＧＦを研磨・除去し、２本のダミーゲートＤＧおよびダミーゲートＤＧ間に挟まれたゲート電極ＧＥ、ゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧを形成する。
次に、図７Ｊに示すように、絶縁膜ＩＦ３を成膜した後、絶縁膜ＩＦ３上にフォトレジスト膜ＰＲを塗布し、リソグラフィによりソース／ドレイン電極の取り出し電極となるパターンを形成する。
次に、図７Ｋに示すように、フォトレジスト膜ＰＲをマスクに絶縁膜ＩＦ３をドライエッチング処理し、ダミーゲートＤＧ−ゲート電極ＧＥ間、およびゲート抵抗測定用（温度モニタ用）ゲート電極ＲＧ−ダミーゲートＤＧ間にソース／ドレイン電極の取り出し電極を形成するための開孔を形成する。
次に、図７Ｌに示すように、図７Ｋで形成した開孔を埋め込むように、例えばタングステン（Ｗ）膜等からなるソース／ドレイン電極用メタル膜を成膜し、ＣＭＰ研磨で余分なソース／ドレイン電極用メタル膜を研磨・除去することにより、ソース／ドレイン取り出し電極ＳＤＥを形成する。
次に、図７Ｍに示すように、絶縁膜ＩＦ４を成膜した後、各ゲート電極およびソース／ドレイン取り出し電極上にコンタクトホール（開孔）を形成し、コンタクトホールを埋め込むように、例えばタングステン（Ｗ）膜ＷＦをＣＶＤ法（Ｃｈｅｍｉｃａｌ−Ｖａｐｏｒ−Ｄｅｐｏｓｉｔｉｏｎ）等により成膜する。タングステン（Ｗ）膜ＷＦの膜厚は、例えば５０ｎｍ〜１００ｎｍ程度である。
次に、図７Ｎに示すように、ＣＭＰ研磨で余分なタングステン（Ｗ）膜ＷＦを研磨・除去し、コンタクト（ビア）ＣＶを形成する。なお、ＣＭＰ研磨に代えて、ドライエッチング処理によるエッチバックプロセスにより余分なタングステン（Ｗ）膜ＷＦをエッチング除去しても良い。
次に、図７Ｏに示すように、層間絶縁膜となる絶縁膜ＩＦ５を成膜した後、コンタクト（ビア）ＣＶ上に配線溝（トレンチ）を形成し、配線溝（トレンチ）を埋め込むように、メッキ法により銅（Ｃｕ）膜ＣＦを成膜する。銅（Ｃｕ）膜ＣＦの膜厚は、例えば５０ｎｍ〜１００ｎｍ程度である。
次に、図７Ｐに示すように、ＣＭＰ研磨で余分な銅（Ｃｕ）膜ＣＦを研磨・除去し、銅（Ｃｕ）配線ＣＷを形成する。図７Ｏおよび図７Ｐに示す工程は、いわゆるシングルダマシン法による銅（Ｃｕ）配線形成プロセスである。
次に、図７Ｑに示すように、層間絶縁膜となる絶縁膜ＩＦ６を成膜した後、銅（Ｃｕ）配線ＣＷ上に銅（Ｃｕ）ビア用の開孔および配線溝（トレンチ）を形成し、銅（Ｃｕ）ビア用の開孔および配線溝（トレンチ）を埋め込むように、メッキ法により銅（Ｃｕ）膜ＣＦを成膜する。銅（Ｃｕ）膜ＣＦの膜厚は、例えば５０ｎｍ〜１００ｎｍ程度である。
最後に、図７Ｒに示すように、ＣＭＰ研磨で余分な銅（Ｃｕ）膜ＣＦを研磨・除去し、銅（Ｃｕ）ビアＣＡおよび銅（Ｃｕ）配線ＣＷを形成する。図７Ｑおよび図７Ｒに示す工程は、いわゆるデュアルダマシン法による銅（Ｃｕ）ビアおよび銅（Ｃｕ）配線形成プロセスである。
以上説明したように、図７Ａから図７Ｒの工程を経て、図１，図２に示すＴＥＧ構造が形成される。
本実施例で説明した製造プロセスにより形成したＴＥＧ構造により、ＨＣＩ加速ストレス試験（ＤＣストレス時）において、ゲート電極の抵抗値の自己発熱による温度上昇分を高精度に予測することができる。これにより、高精度なＨＣＩ寿命予測が可能となり、過度なＨＣＩ劣化予測による半導体製品出荷時のガードバンド強化等による歩留りの低下を防ぐことができる。
なお、上記の各実施例において説明したＴＥＧ構造を用いたＨＣＩ加速ストレス試験では、ＦｉｎＦＥＴトランジスタ等のゲート電極の特性を評価する一般的な評価設備があれば良く、ウエハ上に抵抗モニター用回路を別途作成する必要はないため、チップ面積が増大することもない。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＧＥ…ゲート電極、ＤＧ…ダミーゲート、ＳＥ…ソース、ＤＥ…ドレイン、ＲＧ…抵抗測定用ゲート、ＣＶ…コンタクト（ビア）、ＦＮ…フィン、ＳＳ…シリコン基板、ＩＦ，ＩＦ１，ＩＦ２，ＩＦ３，ＩＦ４，ＩＦ５，ＩＦ６…絶縁膜、ＤＳ…ダミーポリシリコン膜、ＳＮ…シリコン窒化膜（ＳｉＮ）、ＯＰ…有機平坦化層（ＯＰＬ）、ＰＲ…フォトレジスト膜、ＧＦ…ゲート電極積層膜、ＳＤＥ…ソース／ドレイン取り出し電極（Ｗ）、ＷＦ…タングステン（Ｗ）膜、ＣＦ…銅（Ｃｕ）膜、ＣＷ…銅（Ｃｕ）配線、ＣＡ…銅（Ｃｕ）ビア。
Claims (11)
- 半導体基板中に形成されたソース領域及びドレイン領域と、
前記ソース領域及び前記ドレイン領域の間に配置されたゲート電極と、
前記ソース領域へ給電するための第１電極及び前記ドレイン領域へ給電するための第２電極と、
前記第１電極と前記ゲート電極の間または前記第２電極と前記ゲート電極の間に配置され、前記ゲート電極と同層の導電膜で形成された抵抗測定用ゲート電極と、を備え、
以下の工程を経て前記ゲート電極のホットキャリア寿命を算出する半導体装置；
（ｓ１）前記抵抗測定用ゲート電極を用いて、前記抵抗測定用ゲート電極の抵抗値の温度依存性を測定する工程、
（ｓ２）前記ゲート電極の初期特性を測定する工程、
（ｓ３）前記ゲート電極に対する電圧印加時および電圧ＯＦＦ時の前記抵抗測定用ゲート電極の抵抗値を測定する工程、
（ｓ４）前記（ｓ１）工程において測定した前記抵抗測定用ゲート電極の抵抗値の温度依存性、および前記（ｓ３）工程において測定した前記抵抗測定用ゲート電極の抵抗値から、前記ゲート電極の電圧印加時の自己発熱による抵抗値の上昇分を算出する工程、
（ｓ５）前記ゲート電極に所定の電圧を印加する工程、
（ｓ６）前記（ｓ５）工程において前記ゲート電極に所定の電圧を一定時間印加した後、前記ゲート電極の特性劣化量を測定する工程、
（ｓ７）前記（ｓ６）工程において測定した特性劣化量が所定の値になるまで前記（ｓ５）および前記（ｓ６）工程を繰り返す工程、
（ｓ８）前記（ｓ７）工程において前記特性劣化量が所定の値に達した時間から前記ゲート電極の自己発熱が有る場合のホットキャリア寿命を算出する工程、
（ｓ９）予め算出したホットキャリア寿命の温度依存性、前記（ｓ４）工程において算出した前記ゲート電極の電圧印加時の自己発熱による抵抗値の上昇分、および前記（ｓ８）工程において算出した前記ゲート電極の自己発熱が有る場合のホットキャリア寿命を用いて、前記ゲート電極の自己発熱が無い場合のホットキャリア寿命を算出する工程。 - 請求項１に記載の半導体装置であって、
前記抵抗測定用ゲート電極の両端にコンタクトが各々形成されている半導体装置。 - 請求項１に記載の半導体装置であって、
前記ソース領域及び前記ドレイン領域は、半導体基板上に形成された素子分離領域から突出するように形成され、
前記第１電極と前記第２電極は、前記ゲート電極及び前記抵抗測定用ゲート電極と同層の導電膜で形成されている半導体装置。 - 請求項１に記載の半導体装置であって、
前記抵抗測定用ゲート電極の幅は、前記ゲート電極の幅よりも広い半導体装置。 - 請求項１に記載の半導体装置であって、
前記抵抗測定用ゲート電極は、前記第２電極と前記ゲート電極の間に配置されている半導体装置。 - 請求項１に記載の半導体装置であって、
前記ゲート電極の一方の端部に接続されるように形成された第１コンタクトと、
前記抵抗測定用ゲート電極の両端にそれぞれ接続されるように形成された第２コンタクトと、
をさらに有し、
前記ゲート電極および前記抵抗測定用ゲート電極は、前記ソース領域から前記ドレイン領域に向かう方向において、互いに同じ厚さを有する半導体装置。 - （ａ）半導体基板の主面に導電膜を形成し、パターニングにより第１のゲート電極、第２のゲート電極、第１電極、第２電極を各々形成する工程、
（ｂ）前記半導体基板の主面にイオン打ち込みにより前記第１のゲート電極及び前記第２のゲート電極に跨り、前記第１電極及び前記第２電極と各々電気的に接続するソース領域及びドレイン領域を形成する工程、を有し、
以下の（ｓ１）から（ｓ９）工程を経て前記第１のゲート電極のホットキャリア寿命を算出する半導体装置の製造方法；
（ｓ１）前記第２のゲート電極を用いて、前記第２のゲート電極の抵抗値の温度依存性を測定する工程、
（ｓ２）前記第１のゲート電極の初期特性を測定する工程、
（ｓ３）前記第１のゲート電極に対する電圧印加時および電圧ＯＦＦ時の前記第２のゲート電極の抵抗値を測定する工程、
（ｓ４）前記（ｓ１）工程において測定した前記第２のゲート電極の抵抗値の温度依存性、および前記（ｓ３）工程において測定した前記第２のゲート電極の抵抗値から、前記第１のゲート電極の電圧印加時の自己発熱による抵抗値の上昇分を算出する工程、
（ｓ５）前記第１のゲート電極に所定の電圧を印加する工程、
（ｓ６）前記（ｓ５）工程において前記第１のゲート電極に所定の電圧を一定時間印加した後、前記第１のゲート電極の特性劣化量を測定する工程、
（ｓ７）前記（ｓ６）工程において測定した特性劣化量が所定の値になるまで前記（ｓ５）および前記（ｓ６）工程を繰り返す工程、
（ｓ８）前記（ｓ７）工程において前記特性劣化量が所定の値に達した時間から前記第１のゲート電極の自己発熱が有る場合のホットキャリア寿命を算出する工程、
（ｓ９）予め算出したホットキャリア寿命の温度依存性、前記（ｓ４）工程において算出した前記第１のゲート電極の電圧印加時の自己発熱による抵抗値の上昇分、および前記（ｓ８）工程において算出した前記第１のゲート電極の自己発熱が有る場合のホットキャリア寿命を用いて、前記第１のゲート電極の自己発熱が無い場合のホットキャリア寿命を算出する工程。 - 請求項７に記載の半導体装置の製造方法であって、さらに
（ｃ）前記第１のゲート電極、前記第２のゲート電極、前記第１電極、前記第２電極を覆うように、前記半導体基板の主面上に絶縁膜を形成する工程、
（ｄ）前記絶縁膜にドライエッチング処理を施し、前記第１のゲート電極上、前記第１電極上、前記第２電極上に各々１つの開孔および前記第２のゲート電極上の両端に各々１つの開孔を形成する工程、
（ｅ）前記開孔を埋め込むように、前記半導体基板の主面上に金属膜を形成する工程、
（ｆ）前記開孔内の金属膜を残して、前記半導体基板上の金属膜をＣＭＰ研磨またはドライエッチングにより除去する工程、
を有する半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法であって、
前記第１のゲート電極、前記第２のゲート電極、前記第１電極、前記第２電極は、フィン状の半導体領域に跨って形成されている半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法であって、
前記第２のゲート電極の幅は、前記第１のゲート電極の幅よりも広い半導体装置の製造方法。 - 請求項７に記載の半導体装置の製造方法であって、
前記第２のゲート電極は、前記第２電極と前記第１のゲート電極の間に形成されている半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015194127A JP6560087B2 (ja) | 2015-09-30 | 2015-09-30 | 半導体装置および半導体装置の製造方法 |
| US15/280,308 US10438861B2 (en) | 2015-09-30 | 2016-09-29 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015194127A JP6560087B2 (ja) | 2015-09-30 | 2015-09-30 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017069419A JP2017069419A (ja) | 2017-04-06 |
| JP6560087B2 true JP6560087B2 (ja) | 2019-08-14 |
Family
ID=58406712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015194127A Active JP6560087B2 (ja) | 2015-09-30 | 2015-09-30 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10438861B2 (ja) |
| JP (1) | JP6560087B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10354930B2 (en) | 2016-04-21 | 2019-07-16 | International Business Machines Corporation | S/D contact resistance measurement on FinFETs |
| US11215513B2 (en) * | 2019-10-17 | 2022-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device and method for temperature monitoring of a semiconductor device |
| CN112466770B (zh) * | 2020-11-20 | 2024-05-07 | 西安电子科技大学 | 基于异质结器件热电子效应测试结构及表征方法 |
| JP2024016694A (ja) * | 2022-07-26 | 2024-02-07 | 株式会社ノベルクリスタルテクノロジー | フィン型電界効果トランジスタ |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04373145A (ja) * | 1991-06-24 | 1992-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置とそれを用いた評価回路および評価方法 |
| US6198301B1 (en) * | 1998-07-23 | 2001-03-06 | Lucent Technologies Inc. | Method for determining the hot carrier lifetime of a transistor |
| US6420758B1 (en) * | 1998-11-17 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity region overlapping a gate electrode |
| JP3405713B2 (ja) * | 2000-06-27 | 2003-05-12 | 松下電器産業株式会社 | 半導体装置の寿命推定方法および信頼性シミュレーション方法 |
| JP3820172B2 (ja) * | 2002-03-26 | 2006-09-13 | 松下電器産業株式会社 | 半導体装置の寿命推定方法および信頼性シミュレーション方法 |
| US7598561B2 (en) * | 2006-05-05 | 2009-10-06 | Silicon Storage Technolgy, Inc. | NOR flash memory |
| US20080011645A1 (en) * | 2006-07-13 | 2008-01-17 | Dean Christopher F | Ancillary cracking of paraffinic naphtha in conjuction with FCC unit operations |
| US7689377B2 (en) * | 2006-11-22 | 2010-03-30 | Texas Instruments Incorporated | Technique for aging induced performance drift compensation in an integrated circuit |
| JP5498047B2 (ja) | 2009-04-01 | 2014-05-21 | 株式会社東芝 | 半導体集積回路 |
| US8373238B2 (en) | 2009-12-03 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with multiple Fin heights |
| US20120023515A1 (en) * | 2010-04-09 | 2012-01-26 | Walker Iii William | Method of Providing a TV Network |
| JP5343100B2 (ja) * | 2011-03-17 | 2013-11-13 | 株式会社東芝 | 窒化物半導体装置 |
| US9293468B2 (en) * | 2012-11-30 | 2016-03-22 | SK Hynix Inc. | Nonvolatile memory device |
-
2015
- 2015-09-30 JP JP2015194127A patent/JP6560087B2/ja active Active
-
2016
- 2016-09-29 US US15/280,308 patent/US10438861B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017069419A (ja) | 2017-04-06 |
| US10438861B2 (en) | 2019-10-08 |
| US20170092555A1 (en) | 2017-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6560087B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI672815B (zh) | 金氧半導體電晶體與形成閘極佈局圖的方法 | |
| US8530894B2 (en) | Test structure for monitoring process characteristics for forming embedded semiconductor alloys in drain/source regions | |
| US7807997B2 (en) | Test element group (TEG) system for measurement of SOI-MOSFET without a body contact comprising first and second TEGs of unequal gate electrode areas | |
| TWI466211B (zh) | 電阻式測試結構、半導體裝置及電阻裝置之操作方法 | |
| US20170005014A1 (en) | Test structure macro for monitoring dimensions of deep trench isolation regions and local trench isolation regions | |
| US9024407B2 (en) | Monitoring testkey used in semiconductor fabrication | |
| JP2012204840A (ja) | 界面接触抵抗の測定方法、界面接触抵抗の測定のための半導体デバイス、及びその製造方法 | |
| TWI626458B (zh) | 半導體測試裝置、其製造方法及其應用方法 | |
| US8309951B2 (en) | Test structure for determining gate-to-body tunneling current in a floating body FET | |
| US7858406B2 (en) | Semiconductor device test structures and methods | |
| EP3147939B1 (en) | Test method | |
| US20120181615A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US9453873B2 (en) | Non-planar field effect transistor test structure and lateral dielectric breakdown testing method | |
| CN109727976B (zh) | 半导体结构及其形成方法 | |
| US9515155B2 (en) | E-fuse design for high-K metal-gate technology | |
| JP5009702B2 (ja) | 半導体評価素子、半導体集積回路装置および評価方法 | |
| US10529631B1 (en) | Test structures and method for electrical measurement of FinFET fin height | |
| US8890551B2 (en) | Test key structure and method for measuring step height by such test key structure | |
| TW201320212A (zh) | 測試鍵結構與使用此測試鍵結構以量測階段高度的方法 | |
| JP2006234403A (ja) | 半導体素子の特性評価方法。 | |
| CN107293589B (zh) | 半导体结构及其形成方法和检测方法 | |
| JP2000133800A (ja) | 半導体装置の評価方法及び半導体装置の製造方法 | |
| KR20090026657A (ko) | 반도체 소자의 테스트 패턴 | |
| JP2010287845A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190716 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190718 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6560087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |