JPH04373145A - 半導体装置とそれを用いた評価回路および評価方法 - Google Patents
半導体装置とそれを用いた評価回路および評価方法Info
- Publication number
- JPH04373145A JPH04373145A JP3150756A JP15075691A JPH04373145A JP H04373145 A JPH04373145 A JP H04373145A JP 3150756 A JP3150756 A JP 3150756A JP 15075691 A JP15075691 A JP 15075691A JP H04373145 A JPH04373145 A JP H04373145A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain terminal
- misfet
- semiconductor device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 11
- 238000011156 evaluation Methods 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 31
- 229910052751 metal Inorganic materials 0.000 abstract description 31
- 238000012360 testing method Methods 0.000 abstract description 17
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 230000006866 deterioration Effects 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 239000000969 carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体大規模集積回路
の分野における半導体装置とそれを用いた評価回路およ
び評価方法に関するものである。
の分野における半導体装置とそれを用いた評価回路およ
び評価方法に関するものである。
【０００２】
【従来の技術】近年、ＭＩＳＦＥＴのホットキャリア耐
性は半導体デバイスの高集積化、高速化にともない、デ
バイスの信頼性を左右し、あるいはデバイスの設計ルー
ルを決める要因として重要視されている。素子の微細化
が進むと内部の、特にドレイン近傍の電界強度が高くな
り、この高電界領域に流れこんだキャリア（電子、正孔
）がシリコン結晶格子の温度よりも高い“ホットキャリ
ア”となり、さらにシリコンのバンドギャップ１．１ｅ
Ｖ 以上のエネルギーをもつと、シリコン格子と衝突し
て電子−正孔対を形成し、その電子あるいは正孔のエネ
ルギーがたとえばＳｉ−Ｓｉｏ２ 間の電位障壁３．３
ｅＶ 以下でもゲート酸化膜に注入され、ＭＩＳＦＥＴ
のしきい値電圧Ｖｔ 、相互コンダクタンスｇｍ など
の電気特性を劣化させる現象が生じる。これがホットキ
ャリア現象であり、ホットキャリア耐性を向上させる構
造が幾つも提案され、ＭＩＳＦＥＴの微細化において、
その構造を決める大きな要素になっている。
性は半導体デバイスの高集積化、高速化にともない、デ
バイスの信頼性を左右し、あるいはデバイスの設計ルー
ルを決める要因として重要視されている。素子の微細化
が進むと内部の、特にドレイン近傍の電界強度が高くな
り、この高電界領域に流れこんだキャリア（電子、正孔
）がシリコン結晶格子の温度よりも高い“ホットキャリ
ア”となり、さらにシリコンのバンドギャップ１．１ｅ
Ｖ 以上のエネルギーをもつと、シリコン格子と衝突し
て電子−正孔対を形成し、その電子あるいは正孔のエネ
ルギーがたとえばＳｉ−Ｓｉｏ２ 間の電位障壁３．３
ｅＶ 以下でもゲート酸化膜に注入され、ＭＩＳＦＥＴ
のしきい値電圧Ｖｔ 、相互コンダクタンスｇｍ など
の電気特性を劣化させる現象が生じる。これがホットキ
ャリア現象であり、ホットキャリア耐性を向上させる構
造が幾つも提案され、ＭＩＳＦＥＴの微細化において、
その構造を決める大きな要素になっている。
【０００３】以下図面を参照しながら、上記した従来の
ＭＩＳＦＥＴにおけるホットキャリア耐性の評価パター
ンおよび評価方法の一例について説明する。図５はｐ型
シリコン基板に形成された従来の信頼性試験の評価に用
いるｎチャネルＭＩＳＦＥＴの構造図を示したものであ
る。図４において、１はゲート電極を形成する多結晶シ
リコン層、２はソース・ドレイン領域を形成するｎ型半
導体層（拡散層）、３はＡ１−１％Ｓｉ−０．５％Ｃｕ
から成る金属配線層であり、金属配線層３はソース、ド
レイン、ゲート領域とコンタクト部を介して接続され、
それぞれゲート端子２１、ソース端子２２、ドレイン端
子２３に接続されている。
ＭＩＳＦＥＴにおけるホットキャリア耐性の評価パター
ンおよび評価方法の一例について説明する。図５はｐ型
シリコン基板に形成された従来の信頼性試験の評価に用
いるｎチャネルＭＩＳＦＥＴの構造図を示したものであ
る。図４において、１はゲート電極を形成する多結晶シ
リコン層、２はソース・ドレイン領域を形成するｎ型半
導体層（拡散層）、３はＡ１−１％Ｓｉ−０．５％Ｃｕ
から成る金属配線層であり、金属配線層３はソース、ド
レイン、ゲート領域とコンタクト部を介して接続され、
それぞれゲート端子２１、ソース端子２２、ドレイン端
子２３に接続されている。
【０００４】図６は図５に示すパターンを用いた評価回
路図を示したものである。図５と同様に２１はゲート端
子、２２はソース端子、２３はドレイン端子、１００
はｐ型シリコン基板端子であり、それぞれＶｇ 、Ｖｓ
、Ｖｄ 、Ｖｓｕｂ の電圧が印加されている。ＭＩ
ＳＦＥＴの信頼性試験はこれらゲート、ソース、ドレイ
ン、基板に所定の電圧を印加し、ホットキャリアによる
ＭＩＳＦＥＴの劣化をＶｔ やｇｍ などの経時変化か
ら評価している。
路図を示したものである。図５と同様に２１はゲート端
子、２２はソース端子、２３はドレイン端子、１００
はｐ型シリコン基板端子であり、それぞれＶｇ 、Ｖｓ
、Ｖｄ 、Ｖｓｕｂ の電圧が印加されている。ＭＩ
ＳＦＥＴの信頼性試験はこれらゲート、ソース、ドレイ
ン、基板に所定の電圧を印加し、ホットキャリアによる
ＭＩＳＦＥＴの劣化をＶｔ やｇｍ などの経時変化か
ら評価している。
【０００５】
【発明が解決しようとする課題】しかしながら上記のよ
うな回路構成では、信頼性試験によってＶｔ やｇｍ
などの電気特性とコンタクト抵抗がともに劣化した場合
、電気特性とコンタクト抵抗を分離して評価することが
できない。すなわちコンタクト抵抗を含めてホットキャ
リアによるＭＩＳＦＥＴの劣化を評価しているため、電
気特性とコンタクト抵抗のどちらかが劣化しているのか
が判別できない。コンタクト部が劣化する要因の１つに
エレクトロマイグレーション（ＥＭ）がある。ＥＭ現象
とは、金属配線中の金属原子と電流との相互作用、すな
わち金属原子と電子の運動量交換により金属原子が移動
する現象であり、金属配線中ではボイド、ヒロックを発
生させ、配線やコンタクトの断線、短絡の原因となって
いる。信頼性試験におけるコンタクト部のＥＭによる劣
化は、コンタクトサイズの縮小にともなう周辺長の効果
、特に酸化膜の応力の効果などが微細化により表面化す
ると予想され、コンタクト部の周辺部を含めた劣化がＭ
ＩＳＦＥＴに与える影響を評価する必要があり、従来の
評価回路ではこの評価に対処できないという問題を有し
ていた。
うな回路構成では、信頼性試験によってＶｔ やｇｍ
などの電気特性とコンタクト抵抗がともに劣化した場合
、電気特性とコンタクト抵抗を分離して評価することが
できない。すなわちコンタクト抵抗を含めてホットキャ
リアによるＭＩＳＦＥＴの劣化を評価しているため、電
気特性とコンタクト抵抗のどちらかが劣化しているのか
が判別できない。コンタクト部が劣化する要因の１つに
エレクトロマイグレーション（ＥＭ）がある。ＥＭ現象
とは、金属配線中の金属原子と電流との相互作用、すな
わち金属原子と電子の運動量交換により金属原子が移動
する現象であり、金属配線中ではボイド、ヒロックを発
生させ、配線やコンタクトの断線、短絡の原因となって
いる。信頼性試験におけるコンタクト部のＥＭによる劣
化は、コンタクトサイズの縮小にともなう周辺長の効果
、特に酸化膜の応力の効果などが微細化により表面化す
ると予想され、コンタクト部の周辺部を含めた劣化がＭ
ＩＳＦＥＴに与える影響を評価する必要があり、従来の
評価回路ではこの評価に対処できないという問題を有し
ていた。
【０００６】本発明は上記問題に鑑み、ＭＩＳＦＥＴの
動作時でのソース・ドレイン領域を形成する拡散層と金
属配線層との接触部におけるコンタクト抵抗の測定、あ
るいはＭＩＳＦＥＴの動作に関係なく独立にコンタクト
抵抗の測定を可能にすることで、電気特性とコンタクト
抵抗を分離して評価し、信頼性試験において電気特性と
コンタクト抵抗の経時変化を分離して評価する、すなわ
ちデバイスの劣化部分を細分化して評価することにより
、ＭＯＳＦＥＴの劣化を複合的に評価できる半導体装置
とそれを用いた評価回路および評価方法を提供すること
を目的とするものである。
動作時でのソース・ドレイン領域を形成する拡散層と金
属配線層との接触部におけるコンタクト抵抗の測定、あ
るいはＭＩＳＦＥＴの動作に関係なく独立にコンタクト
抵抗の測定を可能にすることで、電気特性とコンタクト
抵抗を分離して評価し、信頼性試験において電気特性と
コンタクト抵抗の経時変化を分離して評価する、すなわ
ちデバイスの劣化部分を細分化して評価することにより
、ＭＯＳＦＥＴの劣化を複合的に評価できる半導体装置
とそれを用いた評価回路および評価方法を提供すること
を目的とするものである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置とそれを用いた評価回路および評
価方法は、半導体基板の所定の位置に形成された第１導
電型ＭＩＳＦＥＴと、ゲート領域に形成されたゲート端
子と、ソース・ドレイン領域の第１導電型半導体層と配
線層との接触部と、前記配線層を介して前記接触部と接
続される少なくとも１つの第１ソース・ドレイン端子と
、さらに前記ソース・ドレイン領域に前記第１導電型半
導体層を介して前記接触部に接続される少なくとも１つ
の第２ソース・ドレイン端子を有する半導体装置とし、
さらに、この半導体装置に、前記ゲート端子と前記第１
ソース・ドレイン端子に電圧源を接続し、前記第１ソー
ス・ドレイン端子と前記電圧源間に電流計を直列に接続
し、前記第１ソース・ドレイン端子と前記第２ソース・
ドレイン端子間に電圧計を接続して評価回路とし、さら
に、この評価回路を用いて前記ゲート端子と前記第１ソ
ース・ドレイン端子にＭＩＳＦＥＴが動作する所定の電
圧を印加し、前記ＭＩＳＦＥＴの電気特性の測定と、前
記第１ソース・ドレイン端子と前記第２ソース・ドレイ
ン端子間に接続される前記電圧計により前記接触部の電
圧降下の測定を同時に行い、前記第１ソース・ドレイン
端子間に流れる電流を前記電流計により測定し、この電
流と前記接触部の電圧降下の関係から前記接触部の抵抗
を求めることにより、ＭＩＳＦＥＴの電気特性とコンタ
クト抵抗を分離して評価できる評価方法を得るようにし
たものである。
に本発明の半導体装置とそれを用いた評価回路および評
価方法は、半導体基板の所定の位置に形成された第１導
電型ＭＩＳＦＥＴと、ゲート領域に形成されたゲート端
子と、ソース・ドレイン領域の第１導電型半導体層と配
線層との接触部と、前記配線層を介して前記接触部と接
続される少なくとも１つの第１ソース・ドレイン端子と
、さらに前記ソース・ドレイン領域に前記第１導電型半
導体層を介して前記接触部に接続される少なくとも１つ
の第２ソース・ドレイン端子を有する半導体装置とし、
さらに、この半導体装置に、前記ゲート端子と前記第１
ソース・ドレイン端子に電圧源を接続し、前記第１ソー
ス・ドレイン端子と前記電圧源間に電流計を直列に接続
し、前記第１ソース・ドレイン端子と前記第２ソース・
ドレイン端子間に電圧計を接続して評価回路とし、さら
に、この評価回路を用いて前記ゲート端子と前記第１ソ
ース・ドレイン端子にＭＩＳＦＥＴが動作する所定の電
圧を印加し、前記ＭＩＳＦＥＴの電気特性の測定と、前
記第１ソース・ドレイン端子と前記第２ソース・ドレイ
ン端子間に接続される前記電圧計により前記接触部の電
圧降下の測定を同時に行い、前記第１ソース・ドレイン
端子間に流れる電流を前記電流計により測定し、この電
流と前記接触部の電圧降下の関係から前記接触部の抵抗
を求めることにより、ＭＩＳＦＥＴの電気特性とコンタ
クト抵抗を分離して評価できる評価方法を得るようにし
たものである。
【０００８】また、本発明は、上記半導体装置の第１ソ
ース・ドレイン端子と第２ソース・ドレイン端子をそれ
ぞれ２つづつにして第２の半導体装置としたものであり
、さらに上記評価回路の第１ソース・ドレイン端子と第
２ソース・ドレイン端子以外のもう一方の第１ソース・
ドレイン端子と第２ソース・ドレイン端子との間に電流
源を接続して第２の評価回路としたものであり、さらに
この第２の評価回路を用いて、前記電圧計と電流源によ
り前記接触部のコンタクト抵抗をＭＩＳＦＥＴの動作と
関係なく独立に測定することにより第２の評価方法を得
るようにしたものである。
ース・ドレイン端子と第２ソース・ドレイン端子をそれ
ぞれ２つづつにして第２の半導体装置としたものであり
、さらに上記評価回路の第１ソース・ドレイン端子と第
２ソース・ドレイン端子以外のもう一方の第１ソース・
ドレイン端子と第２ソース・ドレイン端子との間に電流
源を接続して第２の評価回路としたものであり、さらに
この第２の評価回路を用いて、前記電圧計と電流源によ
り前記接触部のコンタクト抵抗をＭＩＳＦＥＴの動作と
関係なく独立に測定することにより第２の評価方法を得
るようにしたものである。
【０００９】
【作用】本発明は上記した構成によってＭＩＳＦＥＴの
ソースあるいはドレイン領域の金属／半導体コンタクト
抵抗をＭＩＳＦＥＴの動作時に、あるいは動作に関係な
く測定できるものである。すなわち、第１ソース・ドレ
イン端子と第２ソース・ドレイン端子との間に電圧計を
接続し、その電圧とＭＩＳＦＥＴのソース−ドレイン間
電流ＩＤＳとの関係からソースあるいはドレイン端子の
金属／半導体コンタクト抵抗をＭＩＳＦＥＴの動作時に
も測定することができる。さらに第１および第２ソース
・ドレイン端子をそれぞれ２つずつ設け、電圧計と電流
源を２つの第１ソース・ドレイン端子と第２ソース・ド
レイン端子との間でそれぞれに接続することにより、Ｍ
ＩＳＦＥＴの動作に関わらずソースあるいはドレインの
コンタクト抵抗を独立して測定することができる。この
回路構成により従来の回路では不可能であったＭＩＳＦ
ＥＴの電気特性とソース・ドレイン金属／半導体コンタ
クト抵抗を分離して評価できるばかりではなく、信頼性
試験において、従来の信頼性試験では不可能であった電
気特性とコンタクト抵抗の経時変化の同時測定を可能に
し、電気特性とコンタクト抵抗の劣化を分離して評価で
きる。すなわち従来のコンタクト部のＥＭ試験ではコン
タクト抵抗の劣化だけを評価していたが、コンタクト部
のＥＭ試験でコンタクト抵抗が劣化したときのソース・
ドレイン領域およびその周辺におよぼす影響を、この評
価回路を用いればＭＩＳＦＥＴの電気特性から評価でき
る。またコンタクト抵抗の温度特性から、ＭＩＳＦＥＴ
の動作時のジュール発熱による温度上昇を評価すること
も可能となる。
ソースあるいはドレイン領域の金属／半導体コンタクト
抵抗をＭＩＳＦＥＴの動作時に、あるいは動作に関係な
く測定できるものである。すなわち、第１ソース・ドレ
イン端子と第２ソース・ドレイン端子との間に電圧計を
接続し、その電圧とＭＩＳＦＥＴのソース−ドレイン間
電流ＩＤＳとの関係からソースあるいはドレイン端子の
金属／半導体コンタクト抵抗をＭＩＳＦＥＴの動作時に
も測定することができる。さらに第１および第２ソース
・ドレイン端子をそれぞれ２つずつ設け、電圧計と電流
源を２つの第１ソース・ドレイン端子と第２ソース・ド
レイン端子との間でそれぞれに接続することにより、Ｍ
ＩＳＦＥＴの動作に関わらずソースあるいはドレインの
コンタクト抵抗を独立して測定することができる。この
回路構成により従来の回路では不可能であったＭＩＳＦ
ＥＴの電気特性とソース・ドレイン金属／半導体コンタ
クト抵抗を分離して評価できるばかりではなく、信頼性
試験において、従来の信頼性試験では不可能であった電
気特性とコンタクト抵抗の経時変化の同時測定を可能に
し、電気特性とコンタクト抵抗の劣化を分離して評価で
きる。すなわち従来のコンタクト部のＥＭ試験ではコン
タクト抵抗の劣化だけを評価していたが、コンタクト部
のＥＭ試験でコンタクト抵抗が劣化したときのソース・
ドレイン領域およびその周辺におよぼす影響を、この評
価回路を用いればＭＩＳＦＥＴの電気特性から評価でき
る。またコンタクト抵抗の温度特性から、ＭＩＳＦＥＴ
の動作時のジュール発熱による温度上昇を評価すること
も可能となる。
【００１０】
【実施例】以下本発明の一実施例の半導体装置とそれを
用いた評価回路および評価方法について、図面を参照し
ながら説明する。図１および図２はそれぞれ本発明の一
実施例におけるゲート酸化膜にシリコン酸化膜を用いた
ｎチャネルＭＯＳＦＥＴを有する半導体装置を示す。以
下これら半導体装置について、図１および図２を用いて
説明する。
用いた評価回路および評価方法について、図面を参照し
ながら説明する。図１および図２はそれぞれ本発明の一
実施例におけるゲート酸化膜にシリコン酸化膜を用いた
ｎチャネルＭＯＳＦＥＴを有する半導体装置を示す。以
下これら半導体装置について、図１および図２を用いて
説明する。
【００１１】図１において、１はゲート電極を形成する
多結晶シリコン層、２はソース・ドレイン領域を形成す
るｎ型拡散層、３はＡ１−１％Ｓｉ−０．５％Ｃｕから
成る金属配線層であり、金属配線層３はソース、ドレイ
ン、ゲート領域と金属／シリコンコンタクトを介して接
続され、１１はそのゲート端子、１２はソース端子、１
３は第１ドレイン端子、１４は第２ドレイン端子である
。また図１に示す半導体装置に、ドレイン領域の金属／
シリコンコンタクトに金属配線層３を介して接続される
第３ドレイン端子１５およびｎ型拡散層２を介して接続
される第４ドレイン端子１６を加えたものが図２に示す
半導体装置である。図１、図２ともにＭＯＳＦＥＴとそ
のゲートおよびソース領域に端子が設けられ、ドレイン
領域には、その金属／シリコンコンタクトに金属配線層
３を介して接続される端子とｎ型拡散層２を介して接続
される端子とを有する構造の半導体装置である。
多結晶シリコン層、２はソース・ドレイン領域を形成す
るｎ型拡散層、３はＡ１−１％Ｓｉ−０．５％Ｃｕから
成る金属配線層であり、金属配線層３はソース、ドレイ
ン、ゲート領域と金属／シリコンコンタクトを介して接
続され、１１はそのゲート端子、１２はソース端子、１
３は第１ドレイン端子、１４は第２ドレイン端子である
。また図１に示す半導体装置に、ドレイン領域の金属／
シリコンコンタクトに金属配線層３を介して接続される
第３ドレイン端子１５およびｎ型拡散層２を介して接続
される第４ドレイン端子１６を加えたものが図２に示す
半導体装置である。図１、図２ともにＭＯＳＦＥＴとそ
のゲートおよびソース領域に端子が設けられ、ドレイン
領域には、その金属／シリコンコンタクトに金属配線層
３を介して接続される端子とｎ型拡散層２を介して接続
される端子とを有する構造の半導体装置である。
【００１２】図１の評価パターンを用いた回路図が図３
である。図３において、１１はゲート端子、１２はソー
ス端子、１３は第１ドレイン端子、１４は第２ドレイン
端子、１７はドレインのコンタクト抵抗、１８は電流計
、１９は電圧計、１００ はｐ型シリコン基板端子であ
る。
である。図３において、１１はゲート端子、１２はソー
ス端子、１３は第１ドレイン端子、１４は第２ドレイン
端子、１７はドレインのコンタクト抵抗、１８は電流計
、１９は電圧計、１００ はｐ型シリコン基板端子であ
る。
【００１３】このように構成された半導体装置の評価回
路について、以下その動作を図３を用いて説明する。図
３は図１に示す半導体装置の第１ドレイン端子１３に電
流計１８を、第１ドレイン端子１３と第２ドレイン端子
１４との間に電圧計１９を接続してＭＯＳＦＥＴの動作
時にコンタクト抵抗１７を測定する回路図を示す。ＭＯ
ＳＦＥＴの動作時に、第１ドレイン端子１３からコンタ
クト抵抗１７へ流れる電流を電流計１８によって測定し
、そのときのコンタクト抵抗１７における電圧降下を電
圧計１９によって測定し、コンタクト抵抗１７を評価す
ることができる。しかしこの回路構成によれば電圧計１
９の値は配線層の電圧降下を含み、正確なコンタクト抵
抗を評価するには不十分である。
路について、以下その動作を図３を用いて説明する。図
３は図１に示す半導体装置の第１ドレイン端子１３に電
流計１８を、第１ドレイン端子１３と第２ドレイン端子
１４との間に電圧計１９を接続してＭＯＳＦＥＴの動作
時にコンタクト抵抗１７を測定する回路図を示す。ＭＯ
ＳＦＥＴの動作時に、第１ドレイン端子１３からコンタ
クト抵抗１７へ流れる電流を電流計１８によって測定し
、そのときのコンタクト抵抗１７における電圧降下を電
圧計１９によって測定し、コンタクト抵抗１７を評価す
ることができる。しかしこの回路構成によれば電圧計１
９の値は配線層の電圧降下を含み、正確なコンタクト抵
抗を評価するには不十分である。
【００１４】そこで図２に示す半導体装置を用いた評価
回路によって、より正確なコンタクト抵抗を評価するこ
とができる。図４にその評価回路を示す。図３と異なる
点は、ドレイン領域の金属／シリコンコンタクトに金属
配線層３を介して接続される第３ドレイン端子１５およ
びｎ型拡散層２を介して接続される第４ドレイン端子１
６を加え、第３ドレイン端子１５と第４ドレイン端子１
６との間に電流源２０を接続することで金属配線層によ
る電圧降下を取り除き、より正確なコンタクト抵抗を評
価することができるようにしている。
回路によって、より正確なコンタクト抵抗を評価するこ
とができる。図４にその評価回路を示す。図３と異なる
点は、ドレイン領域の金属／シリコンコンタクトに金属
配線層３を介して接続される第３ドレイン端子１５およ
びｎ型拡散層２を介して接続される第４ドレイン端子１
６を加え、第３ドレイン端子１５と第４ドレイン端子１
６との間に電流源２０を接続することで金属配線層によ
る電圧降下を取り除き、より正確なコンタクト抵抗を評
価することができるようにしている。
【００１５】図３および図４に示す評価回路を用いたＭ
ＯＳＦＥＴの電気特性とコンタクト抵抗を分離して評価
する方法について、以下図３および図４を用いて説明す
る。図３において、ゲート端子１１、ソース端子１２、
第１ドレイン端子１３、ｐ型シリコン１００ にそれぞ
れＶｇ 、Ｖｓ 、Ｖｄ 、Ｖｓｕｂ の所定の電圧を
印加してＭＯＳＦＥＴを動作させ、その電気特性、たと
えばＶｔ やｇｍ を測定する。同時に電流計１８と電
圧計１９によリコンタクト抵抗１７に流れるドレイン・
ソース間電流とコンタクト抵抗１７での電圧降下を測定
し、ＭＯＳＦＥＴ動作時のコンタクト抵抗値Ｒｃ を測
定することができる。
ＯＳＦＥＴの電気特性とコンタクト抵抗を分離して評価
する方法について、以下図３および図４を用いて説明す
る。図３において、ゲート端子１１、ソース端子１２、
第１ドレイン端子１３、ｐ型シリコン１００ にそれぞ
れＶｇ 、Ｖｓ 、Ｖｄ 、Ｖｓｕｂ の所定の電圧を
印加してＭＯＳＦＥＴを動作させ、その電気特性、たと
えばＶｔ やｇｍ を測定する。同時に電流計１８と電
圧計１９によリコンタクト抵抗１７に流れるドレイン・
ソース間電流とコンタクト抵抗１７での電圧降下を測定
し、ＭＯＳＦＥＴ動作時のコンタクト抵抗値Ｒｃ を測
定することができる。
【００１６】また図４に示す評価回路を用いれば、前述
のように正確なコンタクト抵抗を評価することができる
とともに、第１ドレイン端子１３と第２ドレイン端子１
４との間に電圧計１９を接続し、第３ドレイン端子１５
と第４ドレイン端子１６に電流源２０を接続することに
より、ＭＯＳＦＥＴの動作に関係なく、独立にドレイン
領域のコンタクト抵抗を評価することができる。
のように正確なコンタクト抵抗を評価することができる
とともに、第１ドレイン端子１３と第２ドレイン端子１
４との間に電圧計１９を接続し、第３ドレイン端子１５
と第４ドレイン端子１６に電流源２０を接続することに
より、ＭＯＳＦＥＴの動作に関係なく、独立にドレイン
領域のコンタクト抵抗を評価することができる。
【００１７】以上のように本実施例によれば、ＭＯＳＦ
ＥＴにドレイン領域形成する拡散領域と金属配線層との
コンタクト抵抗測定用にコンタクト部の半導体基板側と
金属配線層側にそれぞれ端子を設けることにより、ＭＯ
ＳＦＥＴの電気特性とドレインのコンタクト抵抗を同時
に測定可能にし、ｇｍ などの電気特性とコンタクト抵
抗を分離して評価することができる。なお、ソースのコ
ンタクト抵抗についても全く同様であり、ｐチャネルＭ
ＯＳＦＥＴについても同様である。また配線層は多結晶
シリコンやＴｉなどの高融点金属を含む金属シリサイド
やバリアメタルＴｉＮを含むＡｌ−Ｓｉ−Ｃｕ／ＴｉＮ
／Ｔｉ 構造で構成してもよい。
ＥＴにドレイン領域形成する拡散領域と金属配線層との
コンタクト抵抗測定用にコンタクト部の半導体基板側と
金属配線層側にそれぞれ端子を設けることにより、ＭＯ
ＳＦＥＴの電気特性とドレインのコンタクト抵抗を同時
に測定可能にし、ｇｍ などの電気特性とコンタクト抵
抗を分離して評価することができる。なお、ソースのコ
ンタクト抵抗についても全く同様であり、ｐチャネルＭ
ＯＳＦＥＴについても同様である。また配線層は多結晶
シリコンやＴｉなどの高融点金属を含む金属シリサイド
やバリアメタルＴｉＮを含むＡｌ−Ｓｉ−Ｃｕ／ＴｉＮ
／Ｔｉ 構造で構成してもよい。
【００１８】次に図３を用いて本発明の一実施例の半導
体装置の評価回路による信頼性評価方法について説明す
る。測定試料の温度を恒温槽などである一定温度、たと
えば２０℃程度に保ち、図３に示すようにゲート端子１
１、ソース端子１２、第１ドレイン端子１３、基板１０
０ にそれぞれＶｇ 、Ｖｓ 、Ｖｄ 、Ｖｓｕｂ
のＭＯＳＦＥＴが劣化する所定の電圧を連続して印加
する。その途中、ある時間間隔でＭＯＳＦＥＴを劣化さ
せる所定の電圧の印加をやめ、かつＭＯＳＦＥＴを動作
させる所定の電圧の印加をして電気特性、たとえばＶｔ
、ｇｍの測定すると同時に、ドレインのコンタクト抵
抗１７を通ってドレイン・ソース間に流れる電流を電流
計１８により、またコンタクト抵抗１７での電圧降下を
電圧計１９により測定し、ＭＯＳＦＥＴのドレイン領域
のコンタクト抵抗値Ｒｃ も測定する。たとえばｇｍ
などの電気特性とコンタクト抵抗を同一デバイスで比較
し、ＭＯＳＦＥＴの電気特性とそのコンタクト抵抗の経
時変化をそれぞれ分離して評価ができる。
体装置の評価回路による信頼性評価方法について説明す
る。測定試料の温度を恒温槽などである一定温度、たと
えば２０℃程度に保ち、図３に示すようにゲート端子１
１、ソース端子１２、第１ドレイン端子１３、基板１０
０ にそれぞれＶｇ 、Ｖｓ 、Ｖｄ 、Ｖｓｕｂ
のＭＯＳＦＥＴが劣化する所定の電圧を連続して印加
する。その途中、ある時間間隔でＭＯＳＦＥＴを劣化さ
せる所定の電圧の印加をやめ、かつＭＯＳＦＥＴを動作
させる所定の電圧の印加をして電気特性、たとえばＶｔ
、ｇｍの測定すると同時に、ドレインのコンタクト抵
抗１７を通ってドレイン・ソース間に流れる電流を電流
計１８により、またコンタクト抵抗１７での電圧降下を
電圧計１９により測定し、ＭＯＳＦＥＴのドレイン領域
のコンタクト抵抗値Ｒｃ も測定する。たとえばｇｍ
などの電気特性とコンタクト抵抗を同一デバイスで比較
し、ＭＯＳＦＥＴの電気特性とそのコンタクト抵抗の経
時変化をそれぞれ分離して評価ができる。
【００１９】以上のように本実施例によれば、ＭＯＳＦ
ＥＴの信頼性試験において、ＭＯＳＦＥＴの電気特性と
ドレインのコンタクト抵抗を同時に測定し、ｇｍ とコ
ンタクト抵抗の経時変化を分離して評価することができ
る。なおソースのコンタクト抵抗についても全く同様で
あり、ｐチャネルＭＯＳＦＥＴについても同様である。
ＥＴの信頼性試験において、ＭＯＳＦＥＴの電気特性と
ドレインのコンタクト抵抗を同時に測定し、ｇｍ とコ
ンタクト抵抗の経時変化を分離して評価することができ
る。なおソースのコンタクト抵抗についても全く同様で
あり、ｐチャネルＭＯＳＦＥＴについても同様である。
【００２０】前記の評価方法はＭＯＳＦＥＴのゲート、
ソース、ドレインに所定の電圧を印加して動作させ、ソ
ースとドレインの間にＩＤＳが流れたときのコンタクト
抵抗を測定するものであるが、コンタクトの劣化要因は
主に電流ストレスによるＥＭによるものである。そこで
コンタクトに電流ストレスを加え、そのときのＭＯＳＦ
ＥＴへの影響を評価する方法について、図４に示す評価
回路を用いて説明する。図４において、ドレイン電圧Ｖ
ｄ を加えずに、ドレインに形成された第１ドレイン端
子１３と第２ドレイン端子１４間に電圧計１９、第３ド
レイン端子１５と第４ドレイン端子１６間に電流源２０
を接続する。ある一定温度、たとえば１５０ ℃でＭＯ
ＳＦＥＴがｏｆｆ動作するようにゲート電圧Ｖｇ を設
定し、ドレインのコンタクト抵抗１７に電流源２０によ
りある一定のストレス電流を流す。その途中ある時間間
隔でコンタクト抵抗１７に流れるストレス電流を止め、
ＭＯＳＦＥＴに所定の電圧を印加してＭＯＳＦＥＴの電
気特性を測定し、電圧計１９によりコンタクトでの電圧
降下を測定し、コンタクト抵抗値Ｒｃ を求める。この
とき電流源２０を用いてコンタクト抵抗１７のＩ−Ｖ特
性を測定してコンタクト抵抗値Ｒｃ を求めてもよい
。
ソース、ドレインに所定の電圧を印加して動作させ、ソ
ースとドレインの間にＩＤＳが流れたときのコンタクト
抵抗を測定するものであるが、コンタクトの劣化要因は
主に電流ストレスによるＥＭによるものである。そこで
コンタクトに電流ストレスを加え、そのときのＭＯＳＦ
ＥＴへの影響を評価する方法について、図４に示す評価
回路を用いて説明する。図４において、ドレイン電圧Ｖ
ｄ を加えずに、ドレインに形成された第１ドレイン端
子１３と第２ドレイン端子１４間に電圧計１９、第３ド
レイン端子１５と第４ドレイン端子１６間に電流源２０
を接続する。ある一定温度、たとえば１５０ ℃でＭＯ
ＳＦＥＴがｏｆｆ動作するようにゲート電圧Ｖｇ を設
定し、ドレインのコンタクト抵抗１７に電流源２０によ
りある一定のストレス電流を流す。その途中ある時間間
隔でコンタクト抵抗１７に流れるストレス電流を止め、
ＭＯＳＦＥＴに所定の電圧を印加してＭＯＳＦＥＴの電
気特性を測定し、電圧計１９によりコンタクトでの電圧
降下を測定し、コンタクト抵抗値Ｒｃ を求める。この
とき電流源２０を用いてコンタクト抵抗１７のＩ−Ｖ特
性を測定してコンタクト抵抗値Ｒｃ を求めてもよい
。
【００２１】以上のように本実施例によれば、金属／シ
リコンコンタクトの信頼性試験において、コンタクト部
のＥＭによる拡散層およびその周辺におよぼす影響をコ
ンタクト抵抗および接合リーク電流の評価だけではなく
、信頼性試験をするコンタクト部が構成部分の１つであ
るＭＯＳＦＥＴの電気特性も測定し、コンタクト部のＥ
Ｍ劣化によるＭＯＳＦＥＴへの影響を評価することがで
きる。なおソースのコンタクト抵抗についても全く同様
であり、ｐチャネルＭＯＳＦＥＴについても同様である
。
リコンコンタクトの信頼性試験において、コンタクト部
のＥＭによる拡散層およびその周辺におよぼす影響をコ
ンタクト抵抗および接合リーク電流の評価だけではなく
、信頼性試験をするコンタクト部が構成部分の１つであ
るＭＯＳＦＥＴの電気特性も測定し、コンタクト部のＥ
Ｍ劣化によるＭＯＳＦＥＴへの影響を評価することがで
きる。なおソースのコンタクト抵抗についても全く同様
であり、ｐチャネルＭＯＳＦＥＴについても同様である
。
【００２２】次に図４を用いて本発明の温度を監視しな
がら行なう半導体装置の評価方法について説明する。Ｍ
ＯＳＦＥＴが動作しない所定の電圧を印加し、ドレイン
に形成された第１ドレイン端子１３と第２ドレイン端子
１４間に電圧計１９、第３ドレイン端子１５と第４ドレ
イン端子１６間に電流源２０を接続してコンタクト抵抗
１７を雰囲気温度を変えて測定し、コンタクト抵抗１７
の温度特性を求める。次にたとえば、実動作条件の電圧
をゲート端子１１、ソース端子１２、第３ドレイン端子
１５に印加してＭＯＳＦＥＴを動作させ、第１ドレイン
端子１３と第２ドレイン端子１４間に接続した電圧計で
ドレインのコンタクト抵抗１７を測定し、前述の温度特
性からジュール発熱による温度上昇を見積る。またＭＯ
ＳＦＥＴの動作条件を、信頼性試験の条件に設定すれば
、信頼性試験時の温度上昇を知ることができる。
がら行なう半導体装置の評価方法について説明する。Ｍ
ＯＳＦＥＴが動作しない所定の電圧を印加し、ドレイン
に形成された第１ドレイン端子１３と第２ドレイン端子
１４間に電圧計１９、第３ドレイン端子１５と第４ドレ
イン端子１６間に電流源２０を接続してコンタクト抵抗
１７を雰囲気温度を変えて測定し、コンタクト抵抗１７
の温度特性を求める。次にたとえば、実動作条件の電圧
をゲート端子１１、ソース端子１２、第３ドレイン端子
１５に印加してＭＯＳＦＥＴを動作させ、第１ドレイン
端子１３と第２ドレイン端子１４間に接続した電圧計で
ドレインのコンタクト抵抗１７を測定し、前述の温度特
性からジュール発熱による温度上昇を見積る。またＭＯ
ＳＦＥＴの動作条件を、信頼性試験の条件に設定すれば
、信頼性試験時の温度上昇を知ることができる。
【００２３】以上のように本実施例によれば、ＭＯＳＦ
ＥＴの実動作時のみではなく、信頼性試験時のジュール
発熱などによる温度上昇を見積ることができ、より精度
の高い、正確な評価ができる。なおソースのコンタクト
抵抗についても全く同様であり、ｐチャネルＭＯＳＦＥ
Ｔについても同様である。
ＥＴの実動作時のみではなく、信頼性試験時のジュール
発熱などによる温度上昇を見積ることができ、より精度
の高い、正確な評価ができる。なおソースのコンタクト
抵抗についても全く同様であり、ｐチャネルＭＯＳＦＥ
Ｔについても同様である。
【００２４】
【発明の効果】以上のように本発明によれば、ＭＩＳＦ
ＥＴのソース・ドレインに形成された拡散層と金属配線
層とのコンタクト部に、その金属配線層側と拡散層側の
それぞれに端子を設けることにより、ＭＩＳＦＥＴの電
気特性とコンタクト抵抗を同時に分離して測定すること
ができ、信頼性試験におけるＭＩＳＦＥＴの電気特性と
コンタクト抵抗の経時変化を同時に分離して評価できる
だけではなく、コンタクトのＥＭ試験でのコンタクトの
劣化の影響をＭＯＳＦＥＴの電気特性から評価できる。 またコンタクト抵抗の温度特性から、ＭＯＳＦＥＴの動
作時の温度上昇を見積ることができる。
ＥＴのソース・ドレインに形成された拡散層と金属配線
層とのコンタクト部に、その金属配線層側と拡散層側の
それぞれに端子を設けることにより、ＭＩＳＦＥＴの電
気特性とコンタクト抵抗を同時に分離して測定すること
ができ、信頼性試験におけるＭＩＳＦＥＴの電気特性と
コンタクト抵抗の経時変化を同時に分離して評価できる
だけではなく、コンタクトのＥＭ試験でのコンタクトの
劣化の影響をＭＯＳＦＥＴの電気特性から評価できる。 またコンタクト抵抗の温度特性から、ＭＯＳＦＥＴの動
作時の温度上昇を見積ることができる。
【図１】本発明の一実施例における半導体装置の構成図
である。
である。
【図２】本発明の他の実施例における半導体装置の構成
図である。
図である。
【図３】本発明の一実施例における半導体装置の評価回
路図である。
路図である。
【図４】本発明の他の実施例における半導体装置の評価
回路図である。
回路図である。
【図５】従来における半導体装置の構成図である。
【図６】従来における半導体装置の評価回路図である。
１ 多結晶シリコン層
２ ｎ型拡散層
３ 金属配線層
１１ ゲート端子
１２ ソート端子
１３ 第１ドレイン端子
１４ 第２ドレイン端子
１５ 第３ドレイン端子
１６ 第４ドレイン端子
１７ ドレインのコンタクト抵抗１８
電流計 １９ 電圧計 ２０ 電流源
電流計 １９ 電圧計 ２０ 電流源
Claims (9)
- 【請求項１】 半導体基板の所定の位置に形成された
第１導電型ＭＩＳＦＥＴと、ゲート領域に形成されたゲ
ート端子と、ソース・ドレイン領域の第１導電型半導体
層と配線層との接触部と、前記配線層を介して前記接触
部と接続される少なくとも１つの第１ソース・ドレイン
端子と、さらに前記ソース・ドレイン領域に前記第１導
電型半導体層を介して前記接触部に接続される少なくと
も１つの第２ソース・ドレイン端子を有することを特徴
とする半導体装置。 - 【請求項２】 ２つの第１ソース・ドレイン端子と、
２つの第２ソース・ドレイン端子を有することを特徴と
する請求項１記載の半導体装置。 - 【請求項３】 請求項１記載の半導体装置と、第１ソ
ース・ドレイン端子およびゲート端子に接続される電圧
源と、第１ソース・ドレイン端子と電圧源との間に直列
に接続される電流計と、第１ソース・ドレインと第２ソ
ース・ドレイン端子間に接続される電圧計を有すること
を特徴とする半導体装置の評価回路。 - 【請求項４】 請求項２記載の半導体装置と、一方の
第１ソース・ドレイン端子およびゲート端子に接続され
る電圧源と、一方の第１ソース・ドレイン端子と前記電
圧源との間に直列に接続される電流計と、一方の第１ソ
ース・ドレインと第２ソース・ドレイン端子間に接続さ
れる電圧計と、他方の第１ソース・ドレインと第２ソー
ス・ドレイン端子との間に接続される電流源とを有する
ことを特徴とする半導体装置の評価回路。 - 【請求項５】 請求項３記載の半導体装置の評価回路
を用い、前記ゲート端子と第１ソース・ドレイン端子に
ＭＩＳＦＥＴが動作する所定の電圧を前記電圧源により
印加し、前記ＭＩＳＦＥＴの電気特性の測定と合わせて
、前記電圧計により前記接触部の電圧降下の測定を同時
に行い、前記電流計により前記第１ソース・ドレイン端
子から前記接触部に流れる電流を測定し、この電流と前
記接触部の電圧降下の関係から前記接触部のコンタクト
抵抗を求めることにより、ＭＩＳＦＥＴの電気特性と同
時にコンタクト抵抗を評価する半導体装置の評価方法。 - 【請求項６】 請求項４記載の半導体装置の評価回路
を用い、前記第１ソース・ドレイン端子と前記第２ソー
ス・ドレイン端子との間に接続された前記電圧計と電流
源により前記接触部のコンタクト抵抗をＭＩＳＦＥＴの
動作と関係なく独立に測定することによりコンタクト抵
抗を評価する半導体装置の評価方法。 - 【請求項７】 請求項３記載の半導体装置の評価回路
を用い、雰囲気温度を一定とし、前記ゲート端子と前記
第１ソース・ドレイン端子にＭＩＳＦＥＴが劣化する所
定の電圧を前記電圧源により連続して印加し、その途中
、ある所定の時間間隔で前記ＭＩＳＦＥＴが劣化する所
定の電圧の印加をやめ、前記ゲート端子と前記第１ソー
ス・ドレイン端子に前記電圧源により前記ＭＩＳＦＥＴ
が動作する所定の電圧を印加して前記ＭＩＳＦＥＴの電
気特性を測定するとともに、前記第１ソース・ドレイン
端子と前記第２ソース・ドレイン端子との間に接続され
る前記電圧計により前記接触部の電圧降下の測定と前記
電流計により前記第１ソース・ドレイン端子に流れる電
流の測定を同時に行い、その電流と前記接触部の電圧降
下の関係から前記接触部のコンタクト抵抗を測定するこ
とにより、前記ＭＩＳＦＥＴの電気特性と前記接触部の
コンタクト抵抗の経時変化を分離して評価する半導体装
置の評価方法。 - 【請求項８】 請求項４記載の半導体装置の評価回路
を用い、雰囲気温度を一定とし、前記ゲート端子と第１
ソース・ドレイン端子に前記電圧源により前記ＭＩＳＦ
ＥＴが動作しない所定の電圧を印加し、前記第１ソース
・ドレイン端子と前記第２ソース・ドレイン端子との間
に前記電圧計と前記電流源を接続し、前記電流源により
前記接触部を劣化させる所定の電流を連続して流し、そ
の途中、ある所定の時間間隔で前記ＭＩＳＦＥＴが動作
しない所定の電圧の印加をやめ、前記ゲート端子と第１
ソース・ドレイン端子に前記電圧源により前記ＭＩＳＦ
ＥＴが動作する所定の電圧を印加して前記接触部のコン
タクト抵抗の測定と合わせて、前記ＭＩＳＦＥＴの電気
特性の測定を行い、電流印加による前記接触部のコンタ
クト抵抗の変化とその前記ＭＩＳＦＥＴの電気特性への
影響を経時的に評価する半導体装置の評価方法。 - 【請求項９】 請求項４記載の評価回路を用い、前記
ゲート端子と第１ソース・ドレイン端子に前記電圧源よ
り前記ＭＩＳＦＥＴが動作しない所定の電圧を印加し、
前記第１ソース・ドレイン端子と前記第２ソース・ドレ
イン端子との間に接続された前記電流源と前記電圧計に
より前記接触部のコンタクト抵抗の測定を雰囲気温度を
変えて行うことにより前記接触部の温度特性を求め、前
記ＭＩＳＦＥＴの動作時の前記接触部のコンタクト抵抗
を請求項５記載の半導体装置の評価方法により測定し、
このコンタクト抵抗の値と前記接触部の温度特性から前
記ＭＩＳＦＥＴの動作中の温度上昇を測定する半導体装
置の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3150756A JPH04373145A (ja) | 1991-06-24 | 1991-06-24 | 半導体装置とそれを用いた評価回路および評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3150756A JPH04373145A (ja) | 1991-06-24 | 1991-06-24 | 半導体装置とそれを用いた評価回路および評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04373145A true JPH04373145A (ja) | 1992-12-25 |
Family
ID=15503731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3150756A Pending JPH04373145A (ja) | 1991-06-24 | 1991-06-24 | 半導体装置とそれを用いた評価回路および評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04373145A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760600A (en) * | 1995-08-28 | 1998-06-02 | Nec Corporation | Test device for insulated-gate field effect transistor and testing circuit and testing method using the same |
| GB2460310A (en) * | 2008-03-18 | 2009-12-02 | Austriamicrosystems Ag | Semiconductor arrangement and method of measuring a resistance |
| JP2015073094A (ja) * | 2013-09-05 | 2015-04-16 | 株式会社半導体エネルギー研究所 | コンタクト抵抗測定パターンおよび半導体装置 |
| JP2017069419A (ja) * | 2015-09-30 | 2017-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
-
1991
- 1991-06-24 JP JP3150756A patent/JPH04373145A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5760600A (en) * | 1995-08-28 | 1998-06-02 | Nec Corporation | Test device for insulated-gate field effect transistor and testing circuit and testing method using the same |
| GB2460310A (en) * | 2008-03-18 | 2009-12-02 | Austriamicrosystems Ag | Semiconductor arrangement and method of measuring a resistance |
| GB2460310B (en) * | 2008-03-18 | 2010-05-05 | Austriamicrosystems Ag | Semiconductor arrangement and method for the measurement of a resistance |
| US7948258B2 (en) | 2008-03-18 | 2011-05-24 | Austriamicrosystems Ag | Semiconductor arrangement and method for the measurement of a resistance |
| JP2015073094A (ja) * | 2013-09-05 | 2015-04-16 | 株式会社半導体エネルギー研究所 | コンタクト抵抗測定パターンおよび半導体装置 |
| JP2017069419A (ja) * | 2015-09-30 | 2017-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0352940B1 (en) | Method of measuring specific contact resistivity of self-aligned contacts in integrated circuits | |
| Martens et al. | On the correct extraction of interface trap density of MOS devices with high-mobility semiconductor substrates | |
| Williams et al. | Iddq test: Sensitivity analysis of scaling | |
| US6873170B2 (en) | Method for detecting the reliability of integrated semiconductor components at high temperatures | |
| US20110074459A1 (en) | Structure and method for semiconductor testing | |
| US6348808B1 (en) | Mobile ionic contamination detection in manufacture of semiconductor devices | |
| US20080038851A1 (en) | Pattern for evaluating electric characteristics, method for evaluating electric characteristics, method for manufacturing semiconductor device and method for providing reliability assurance | |
| US7807997B2 (en) | Test element group (TEG) system for measurement of SOI-MOSFET without a body contact comprising first and second TEGs of unequal gate electrode areas | |
| Lou et al. | A novel single-device DC method for extraction of the effective mobility and source-drain resistances of fresh and hot-carrier degraded drain-engineered MOSFET's | |
| Rosenbaum et al. | Accelerated testing of SiO/sub 2/reliability | |
| US5760600A (en) | Test device for insulated-gate field effect transistor and testing circuit and testing method using the same | |
| Ji et al. | An analysis of the NBTI-induced threshold voltage shift evaluated by different techniques | |
| CN106898562A (zh) | 半导体结构以及测试栅极氧化层的击穿电压的方法 | |
| Segura et al. | A detailed analysis and electrical modeling of gate oxide shorts in MOS transistors | |
| CN100362642C (zh) | 同时测多个金属-氧化物-半导体器件热载流子的测试结构 | |
| JPH04373145A (ja) | 半導体装置とそれを用いた評価回路および評価方法 | |
| JP2001133510A (ja) | 集積回路の検査方法及び集積回路 | |
| US7764077B2 (en) | Semiconductor device including semiconductor evaluation element, and evaluation method using semiconductor device | |
| CN112230067B (zh) | 电阻测试结构及方法 | |
| Terada et al. | Measurement of the MOSFET drain current variation under high gate voltage | |
| US8723528B2 (en) | Active 2-dimensional array structure for parallel testing | |
| JPH11345885A (ja) | 半導体装置 | |
| JPH02111044A (ja) | 半導体装置 | |
| Lozano et al. | Improvement of the triangular MOS transistor for misalignment measurement | |
| Seo et al. | Temperature Dependence of Quiescent Currents as a Defect Prognosticator and Evaluation Tool |