JP2015073094A - コンタクト抵抗測定パターンおよび半導体装置 - Google Patents

コンタクト抵抗測定パターンおよび半導体装置 Download PDF

Info

Publication number
JP2015073094A
JP2015073094A JP2014180005A JP2014180005A JP2015073094A JP 2015073094 A JP2015073094 A JP 2015073094A JP 2014180005 A JP2014180005 A JP 2014180005A JP 2014180005 A JP2014180005 A JP 2014180005A JP 2015073094 A JP2015073094 A JP 2015073094A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
conductor
terminal
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014180005A
Other languages
English (en)
Other versions
JP6419493B2 (ja
JP2015073094A5 (ja
Inventor
宏充 郷戸
Hiromitsu Goto
宏充 郷戸
哲弘 田中
Tetsuhiro Tanaka
哲弘 田中
卓之 井上
Takayuki Inoue
卓之 井上
亮 徳丸
Ryo Tokumaru
亮 徳丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014180005A priority Critical patent/JP6419493B2/ja
Publication of JP2015073094A publication Critical patent/JP2015073094A/ja
Publication of JP2015073094A5 publication Critical patent/JP2015073094A5/ja
Application granted granted Critical
Publication of JP6419493B2 publication Critical patent/JP6419493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】コンタクト抵抗を正しく測定するコンタクト抵抗測定パターンを提供する。
【解決手段】第1の半導体と、第1の半導体と接し、互いに離間して配置された第1の導電体、第2の導電体および第3の導電体と、第1の半導体と重なる第1の絶縁体と、第1の絶縁体を介し、第1の半導体の第1の導電体、第2の導電体および第3の導電体と接しない領域と重なる第4の導電体を有するコンタクト抵抗測定パターンにおいて、第4の導電体に電圧を印加することで、第1の半導体を低抵抗化し、コンタクト抵抗を測定する。
【選択図】図1

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明の一態様は、コンタクト抵抗測定パターンに関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、電気光学装置、半導体回路および電気機器は、半導体装置を有している場合がある。
半導体を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体(Oxide Semiconductor:OS)が注目されている。
回路の高集積化に伴い、トランジスタのサイズも微細化している。トランジスタを微細化すると、トランジスタの抵抗成分のうち、半導体と電極とのコンタクト抵抗が占める割合が大きくなり、オン電流の低下を招く。そのため、コンタクト抵抗を正しく測定することは微細化を進める上で重要である。
従来、二つの異なる配線のコンタクト抵抗を測定する際、4端子ケルビン法によるパターンが用いられてきた(例えば、特許文献1参照)。
特開昭63−33665号公報
本発明の一態様は、半導体と電極とのコンタクト抵抗を正しく測定することを目的の一つとする。または、半導体装置と共に作製することが可能なコンタクト抵抗測定パターンを提供することを目的の一つとする。または、新規な半導体装置を提供することを目的の一つとする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
本発明の一態様は、第1の半導体と、第1の半導体と接し、互いに離間して配置された第1の導電体、第2の導電体および第3の導電体と、第1の半導体と重なる第1の絶縁体と、第1の絶縁体を介し、第1の半導体の、第1の導電体、第2の導電体および第3の導電体と接しない領域と重なる第4の導電体を有するコンタクト抵抗測定パターンである。
上記態様において、第1の半導体と第2の導電体とのコンタクト抵抗を測定することが可能である。
上記態様において、第2の導電体は、第1の導電体と第3の導電体の間に配置されることが好ましい。
上記態様において、第1の導電体、第2の導電体および第3の導電体は、第1の半導体の上面と接することが好ましい。
上記態様において、第4の導電体は第1の半導体の上に配置されてもよい。
上記態様において、第4の導電体は第1の半導体の下に配置されてもよい。
本発明の一態様は、上記コンタクト抵抗測定パターンにおいて、第1の導電体と電気的に接続された第1の端子と、第3の導電体と電気的に接続された第2の端子と、第2の導電体と電気的に接続された第3の端子および第4の端子と、第4の導電体と電気的に接続された第5の端子と、を有し、第5の端子には第1の半導体にキャリアを誘起させる電位を与え、第1の端子と第3の端子との間には一定の電流が流れるような電位差を与え、第2の端子と第4の端子との間には電流が測定されないような電位差を与え、第2の端子と第4の端子との電位差を、第1の端子と第3の端子との間を流れる電流値で除することでコンタクト抵抗を算出することを特徴とする、コンタクト抵抗測定パターンの使用方法である。
本発明の一態様は、トランジスタと、トランジスタと同一基板上に作製された上記コンタクト抵抗測定パターンを有する半導体装置である。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
なお、本明細書等における「第1」、「第2」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
本発明の一態様により、半導体と電極とのコンタクト抵抗を正しく測定するコンタクト抵抗測定パターンを提供することが可能になる。または、本発明の一態様により、半導体装置と共に作製することが可能なコンタクト抵抗測定パターンを提供することが可能になる。または、本発明の一態様により、新規な半導体装置を提供することが可能になる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
実施の形態のパターンと半導体装置の上面図および断面図。 実施の形態の半導体装置の断面図。 実施の形態のパターンと半導体装置の上面図および断面図。 コンタクト抵抗の測定結果を示す図。 コンタクト抵抗パターンと同時に作製したトランジスタの電気特性を示す図。 実施の形態の半導体装置の模式図。 表示モジュールを説明する図である。 実施の形態に係る、電子機器。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。
(実施の形態1)
本実施の形態では、同一基板上に作製した本発明の一態様の、コンタクト抵抗測定パターン及び半導体装置について、図面を用いて説明する。なお、本実施の形態では、半導体装置はトップゲート構造のトランジスタ(基板とゲート電極の間に半導体が存在するトランジスタ)について説明する。
図1(A)は本発明の一態様のパターン309の上面図であり、図1(B)はパターン309と同一基板上に作製したトランジスタ310の上面図である。図1(A)に示す一点鎖線A−Bの断面図と、図1(B)に示す一点鎖線C−Dの断面図が、図1(C)に相当する。
図1(A)に示すパターン309は、酸化物半導体303aと、電極302aと、電極302bと、電極302cと、ゲート電極304aと、配線307aと、配線307bと、配線307cと、コンタクトホール308aと、コンタクトホール308bと、コンタクトホール308cと、端子P31と、端子P32と、端子P33と、端子P34と、端子P35と、を有する。
図1(A)において、電極302a、電極302bおよび電極302cは、酸化物半導体303aの上面と接し、かつ互いに離間するように配置される。ゲート電極304aは、酸化物半導体303aの、電極302a、電極302bおよび電極302cと接しない領域と重なるように配置される。配線307aは電極302aとコンタクトホール308aを介して接続され、配線307bは電極302bとコンタクトホール308bを介して接続され、配線307cは電極302cとコンタクトホール308cを介して接続される。端子P31は配線307aと電気的に接続され、端子P32は配線307cと電気的に接続され、端子P33および端子P34は配線307bの両端と電気的に接続され、端子P35はゲート電極304aと電気的に接続される。
図1(B)に示すトランジスタ310は、酸化物半導体303bと、ソース電極302dと、ドレイン電極302eと、ゲート電極304bと、コンタクトホール308dと、配線307dと、コンタクトホール308eと、配線307eと、を有する。
図1(B)において、ソース電極302dおよびドレイン電極302eは、酸化物半導体303bの上面と接し、かつ互いに離間するように配置される。ゲート電極304bは、酸化物半導体303bのソース電極302dおよびドレイン電極302eと接しない領域と重なるように配置される。配線307dはソース電極302dとコンタクトホール308dを介して接続され、配線307eはドレイン電極302eとコンタクトホール308eを介して接続される。
図1(C)に示すように、パターン309およびトランジスタ310は、図1(A)および図1(B)で示した構成要素以外に、基板300と、下地絶縁体301と、ゲート絶縁体305aと、ゲート絶縁体305bと、層間絶縁体306と、を有する。
図1(C)において、下地絶縁体301は基板300の上面と接し、酸化物半導体303aおよび酸化物半導体303bは、下地絶縁体301の上面と接する。電極302a、電極302bおよび電極302cは、酸化物半導体303aの上面と接し、かつ互いに離間するように配置され、ソース電極302dおよびドレイン電極302eは、酸化物半導体303bの上面と接し、かつ互いに離間するように配置される。ゲート電極304aは、酸化物半導体303aの電極302a、電極302bおよび電極302cと接しない領域と重なるように配置され、ゲート電極304bは、酸化物半導体303bのソース電極302dおよびドレイン電極302eと接しない領域と重なるように配置される。配線307aは電極302aとコンタクトホール308aを介して接続され、配線307bは電極302bとコンタクトホール308bを介して接続され、配線307cは電極302cとコンタクトホール308cを介して接続され、配線307dはソース電極302dとコンタクトホール308dを介して接続され、配線307eはドレイン電極302eとコンタクトホール308eを介して接続される。
パターン309は、酸化物半導体303aと電極302bとのコンタクト抵抗を測定するためのパターンで、従来の4端子ケルビン法によるパターンに対して、端子が1つ追加された5端子で構成されている。
以下にパターン309でコンタクト抵抗を測定する方法を説明する。
まず、端子P35に電圧を加えて、酸化物半導体303aにキャリアを誘起させる。端子P35に加える電圧は、トランジスタ310のしきい値電圧以上、好ましくはトランジスタ310のしきい値電圧より1V以上大きい値、さらに好ましくはトランジスタ310のしきい値電圧より2V以上大きい値がよい。端子P35に上記電圧を加えることで、ゲート電極304aにゲート電界が発生し、酸化物半導体303aにキャリアが誘起される。その結果、酸化物半導体303aは低抵抗化される。
次に、端子P31と端子P33との間に電圧を加えて、一定の電流を流す。そして、端子P32と端子P34との間に電流が流れないように、端子P32と端子P34の電位を調整する。なお、電流が流れないとは、電流値が測定機器の測定下限値を下回ることを表す。このときの端子P32と端子P34の間の電位差を、端子P31と端子P33の電流値で除して算出された値がコンタクト抵抗である。
上記の場合において、コンタクト抵抗をR、端子P31と端子P33の間に流れる電流をI、端子P32と端子P34の間の電位差をVとすると、以下の式が成り立つ。
Rc=V/I (1)
端子P31からコンタクトホール308bまでの抵抗値と、端子P32からコンタクトホール308bまでの抵抗値は同程度が好ましい。また、端子P33からコンタクトホール308bまでの抵抗値と、端子P34からコンタクトホール308bまでの抵抗値は同程度が好ましい。コンタクト抵抗を測定する際に、端子P32と端子P34の間で電流が流れないように、端子P32と端子P34に印加する電位を調整する必要があるが、上述のように抵抗値を揃えることで、電位の調整が容易になるためである。
酸化物半導体でトランジスタ310を作製する場合、ノーマリーオフのトランジスタ特性を得るために、酸化物半導体303a及び303bは、キャリア濃度が低い高抵抗な酸化物半導体を用いることが好ましい。
従来の4端子ケルビン法によるパターンでは、酸化物半導体303aが高抵抗な場合、コンタクト抵抗が正しく測定できないという問題が確認されている。一方、本発明の一態様であるパターン309は、端子P35に電圧を加えることで、酸化物半導体303aを低抵抗化できるため、コンタクト抵抗を正しく測定することが可能になる。
パターン309とトランジスタ310は共通の方法で作製できるため、パターン309で測定される酸化物半導体303aと電極302bのコンタクト抵抗は、トランジスタ310における、酸化物半導体303bとソース電極302dまたはドレイン電極302eとのコンタクト抵抗に相当する。
また、パターン309はトランジスタ310と共通のフォトリソグラフィで作製することが可能である。そのため、トランジスタ310の工程が終了すると同時に、パターン309でコンタクト抵抗を測定することが可能であるので、トランジスタ310の異常を、製造工程の早い段階で検出することができる。
図1(C)の各要素について、それぞれ詳細な説明を行う。なお、酸化物半導体303aおよび酸化物半導体303bをまとめて酸化物半導体303と呼称し、ゲート絶縁体305aおよびゲート絶縁体305bをまとめてゲート絶縁体305と呼称し、ゲート電極304aおよびゲート電極304bをまとめてゲート電極304と呼称する。
なお、チャネル長とは、半導体とゲート電極とが重なる領域における、ソース(ソース領域またはソース電極)とドレイン(ドレイン領域またはドレイン電極)との距離をいう。すなわち、図1(B)では、チャネル長は、酸化物半導体303bとゲート電極304bとが重なる領域における、ソース電極302dとドレイン電極302eとの距離となる。チャネル幅とは、半導体とゲート電極とが重なる領域における、ソースとドレインとが平行に向かい合っている長さをいう。すなわち、図1(B)では、チャネル幅は、酸化物半導体303bとゲート電極304bとが重なる領域における、ソース電極302dとドレイン電極302eとが平行に向かい合っている長さをいう。
基板300には、例えば、ガラス基板、セラミック基板、石英基板、サファイア基板を用いることができる。また、シリコンや炭化シリコンから成る単結晶半導体基板又は多結晶半導体基板、シリコンゲルマニウムから成る化合物半導体基板、SOI(Silicon On Insulator)基板などを用いることも可能であり、これらの基板上に半導体素子が作製されたものを用いてもよい。
下地絶縁体301は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁体、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁体、またはこれらの混合材料を用いて形成することができる。また、上記材料の積層であってもよく、少なくとも酸化物半導体303と接する上層は酸化物半導体303への酸素の供給源となりえる過剰な酸素を含む材料で構成することが好ましい。
また、下地絶縁体301にイオン注入法、イオンドーピング法などを用いて酸素を添加してもよい。酸素を添加することによって、下地絶縁体301から酸化物半導体303への酸素の供給をさらに容易にすることができる。
ソース電極302dおよびドレイン電極302eには、酸素と結合し得る導電材料を用いることが好ましい。例えば、Al、Cr、Cu、Ta、Ti、Mo、Wなどを用いることができる。上記材料において、特に酸素と結合し易いTiや、後のプロセス温度が比較的高くできることなどから、融点の高いWを用いることがより好ましい。なお、酸素と結合し得る導電材料には、酸素が拡散し得る材料も含まれる。
酸素と結合し得る導電材料と酸化物半導体を接触させると、酸化物半導体の酸素が、酸素と結合し得る導電材料側に拡散する現象が起こる。当該現象は、温度が高いほど顕著に起こる。トランジスタの作製工程には、いくつかの加熱工程があることから、上記現象により、酸化物半導体のソース電極またはドレイン電極と接触した近傍の領域に酸素欠損が発生し、層中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域はn型化する。したがって、n型化した当該領域はトランジスタのソース領域またはドレイン領域として作用させることができる。
なお、チャネル長が極短いトランジスタを形成する場合、上記酸素欠損の発生によってn型化した領域がトランジスタのチャネル長方向に延在することで短絡してしまうことがある。この場合、トランジスタの電気特性には、しきい値電圧のシフトにより、実用的なゲート電圧でオンオフの制御ができない状態(導通状態)が現れる。そのため、チャネル長が極短いトランジスタを形成する場合は、ソース電極およびドレイン電極に酸素と結合しやすい導電材料を用いることが必ずしも好ましいとはいえない場合がある。
このような場合にはソース電極302dおよびドレイン電極302eには、上述した材料よりも酸素と結合しにくい導電材料を用いることが好ましい。当該導電材料としては、例えば、窒化タンタル、窒化チタン、またはルテニウムを含む材料などを用いることができる。なお、当該導電材料を酸化物半導体303と接触させる構成として、当該導電材料と前述した酸素と結合しやすい導電材料を積層してもよい。
ゲート絶縁体305には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁体を用いることができる。また、ゲート絶縁体305は上記材料の積層であってもよい。なお、ゲート絶縁体305に、ランタン(La)、窒素、ジルコニウム(Zr)などを、不純物として含んでいてもよい。
ゲート電極304は、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、TaおよびWなどの導電体を用いることができる。また、当該ゲート電極は、上記材料の積層であってもよい。また、ゲート電極304には、窒素を含んだ導電体を用いてもよい。たとえば、ゲート電極304に窒化チタン上にタングステンの積層、窒化タングステン上にタングステンの積層、窒化タンタル上にタングステンの積層などを用いることができる。
層間絶縁体306には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムおよび酸化タンタルを一種以上含む絶縁体を用いることができる。また、当該絶縁体は上記材料の積層であってもよい。
ここで、層間絶縁体306は過剰酸素を有することが好ましい。過剰酸素を含む絶縁体とは、加熱処理などによって酸素を放出することができる酸化物絶縁体をいう。好ましくは、昇温脱離ガス分光法分析にて、酸素原子に換算しての酸素の放出量が1.0×1019atoms/cm以上である層とする。なお、上記TDS分析時における膜の表面基板温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。当該酸化物絶縁体から放出される酸素はゲート絶縁体305を経由して酸化物半導体303のチャネル形成領域に拡散させることができることから、チャネル形成領域に酸素欠損が形成された場合においても酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
トランジスタ310のオン電流を向上させるために、ゲート電極304bはソース電極302dおよびドレイン電極302eと重なる方が好ましいが、ソース電極302dとドレイン電極302eとの間に流れるリーク電流を抑えるために、ゲート電極304bとソース電極302dまたはドレイン電極302eとの間に距離が与えられる場合がある。この場合、トランジスタ310に合わせて、ゲート電極304aと、電極302a、電極302bまたは電極302cとの間に距離が与えられてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態2)
本実施の形態では、実施の形態1で説明した酸化物半導体303について説明する。
酸化物半導体303は、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、酸化物半導体303は、元素Mを含むと好ましい。元素Mとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Mは、例えば、酸素との結合エネルギーが高い元素である。元素Mは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体303は、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。酸化物の価電子帯上端のエネルギーは、例えば、亜鉛の原子数比によって制御できる。
ただし、酸化物半導体303は、インジウムを含む酸化物に限定されない。酸化物半導体303は、例えば、Zn−Sn酸化物、Ga−Sn酸化物であっても構わない。
また酸化物半導体303は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体303のエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.8eV以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする。
酸化物半導体303は、スパッタリング法、化学気相堆積(CVD)法(有機金属化学堆積(MOCVD)法、原子層成膜(ALD)法あるいはプラズマ化学気相堆積(PECVD)法を含む)、真空蒸着法、またはパルスレーザー堆積(PLD)法を用いて形成するとよい。プラズマによるダメージを減らすには、MOCVD法あるいはALD法が好ましい。
なお、酸化物半導体303をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Mの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、DC放電、AC放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
酸化物半導体303をスパッタリング法で成膜する場合、ターゲットの原子数比は、In:M:Znが3:1:1、3:1:2、3:1:4、1:1:0.5、1:1:1、1:1:2、1:4:4、などとすればよい。
酸化物半導体303をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の40atomic%以上90atomic%程度以下となる場合がある。
以下では、酸化物半導体303中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体303中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、酸化物半導体303のキャリア密度は、1×1017個/cm未満、1×1015個/cm未満、または1×1013個/cm未満とする。酸化物半導体303中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
例えば、酸化物半導体303中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。そのため、酸化物半導体303と下地絶縁体301との間におけるシリコン濃度を、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)において、1×1019atoms/cm未満、好ましくは5×1018atoms/cm未満、さらに好ましくは2×1018atoms/cm未満とする。また、酸化物半導体303とゲート絶縁体305との間におけるシリコン濃度を、SIMSにおいて、1×1019atoms/cm未満、好ましくは5×1018atoms/cm未満、さらに好ましくは2×1018atoms/cm未満とする。
また、酸化物半導体303中に水素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体303の水素濃度はSIMSにおいて、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。また、酸化物半導体303中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体303の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、酸化物半導体303の水素濃度を低減するために、下地絶縁体301の水素濃度を低減すると好ましい。下地絶縁体301の水素濃度はSIMSにおいて、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。また、酸化物半導体303の窒素濃度を低減するために、下地絶縁体301の窒素濃度を低減すると好ましい。下地絶縁体301の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、酸化物半導体303の水素濃度を低減するために、ゲート絶縁体305の水素濃度を低減すると好ましい。ゲート絶縁体305の水素濃度はSIMSにおいて、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。また、酸化物半導体303の窒素濃度を低減するために、ゲート絶縁体305の窒素濃度を低減すると好ましい。ゲート絶縁体305の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
以下では、酸化物半導体303に適用可能な酸化物半導体膜の構造について説明する。
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
なお、非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物半導体などがある。
まずは、CAAC−OS膜について説明する。
CAAC−OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって観察すると、明確な結晶部同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC−OS膜を、試料面と略平行な方向からTEMによって観察(断面TEM観察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、CAAC−OS膜を、試料面と略垂直な方向からTEMによって観察(平面TEM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有していることがわかる。
なお、CAAC−OS膜に含まれるほとんどの結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。ただし、CAAC−OS膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面TEM像において、2500nm以上、5μm以上または1000μm以上となる結晶領域が観察される場合がある。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
一方、CAAC−OS膜に対し、c軸に概略垂直な方向からX線を入射させるin−plane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、CAAC−OS膜中において、c軸配向した結晶部の分布が均一でなくてもよい。例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもc軸配向した結晶部の割合が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にc軸配向した結晶部の割合の異なる領域が形成されることもある。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、CAAC−OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、TEMによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc−OS(nanocrystalline Oxide Semiconductor)膜と呼ぶ。また、nc−OS膜は、例えば、TEMによる観察像では、結晶粒界を明確に確認できない場合がある。
nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子線回折(制限視野電子線回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径(例えば1nm以上30nm以下)の電子線を用いる電子線回折(ナノビーム電子線回折ともいう。)を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子線回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc−OS膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
nc−OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−OS膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
なお、酸化物半導体膜は、nc−OS膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体(a−like OS:amorphous−like Oxide Semiconductor)膜と呼ぶ。
a−like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。a−like OS膜は、TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なnc−OS膜であれば、TEMによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、a−like OS膜およびnc−OS膜の結晶部の大きさの計測は、高分解能TEM像を用いて行うことができる。例えば、InGaZnO4の結晶は層状構造を有し、In−O層の間に、Ga−Zn−O層を2層有する。InGaZnO4の結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInGaZnO4の結晶のa−b面に対応する。
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、a−like OS膜の密度は78.6%以上92.3%未満となる。また、例えば、単結晶の密度に対し、nc−OS膜の密度およびCAAC−OS膜の密度は92.3%以上100%未満となる。なお、単結晶の密度に対し密度が78%未満となる酸化物半導体膜は、成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnO4の密度は6.357g/cm3となる。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、a−like OS膜の密度は5.0g/cm3以上5.9g/cm3未満となる。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、nc−OS膜の密度およびCAAC−OS膜の密度は5.9g/cm3以上6.3g/cm3未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a−like OS膜、微結晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
(実施の形態3)
本実施の形態では、実施の形態1で説明した酸化物半導体303が、複数の酸化物半導体の積層構造の場合について説明する。
例えば、図2のトランジスタ410は、図1(C)におけるトランジスタ310の酸化物半導体303bを、2層からなる酸化物半導体の積層膜で作製し、ゲート絶縁体305bを酸化物半導体とゲート絶縁体の積層膜で作製した場合の断面図である。簡略化のため、トランジスタの部分のみ示すが、図1(C)と同様に、同一基板上に作製されたコンタクト抵抗測定パターンが存在し、当該パターンの酸化物半導体とゲート絶縁体は、トランジスタ410と同じ積層膜で作製されている。
トランジスタ410は、基板400と、下地絶縁体401と酸化物半導体403aと、酸化物半導体403bと、酸化物半導体403cと、ソース電極402dと、ドレイン電極402eと、ゲート電極404bと、ゲート絶縁体405bと、コンタクトホール408dと、配線407dと、コンタクトホール408eと、配線407eと、を有する。なお、酸化物半導体403a、酸化物半導体403b、酸化物半導体403cおよびゲート絶縁体405b以外の構成はトランジスタ310と同一である。
トランジスタ410は、は3層の酸化物半導体が積層された構造である。基板側から順に、酸化物半導体403a、酸化物半導体403b、酸化物半導体403cが積層されている。
酸化物半導体403b(中層)は、実施の形態2で説明した酸化物半導体303についての記載を参照する。酸化物半導体403a(下層)および酸化物半導体403c(上層)は、酸化物半導体403bを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。そのため、酸化物半導体403aと酸化物半導体403bとの界面、および酸化物半導体403bと酸化物半導体403cとの界面において、界面準位が形成されにくい。
なお、酸化物半導体403aがIn−M−Zn酸化物のとき、InとMの原子数比率は、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%以上、さらに好ましくはInが25atomic%未満、Mが75atomic%以上とする。
また、酸化物半導体403bがIn−M−Zn酸化物のとき、InとMの原子数比率は、InおよびMの和を100atomic%としたとき、好ましくはInが25atomic%以上、Mが75atomic%未満、さらに好ましくはInが34atomic%以上、Mが66atomic%未満とする。
また、酸化物半導体403cがIn−M−Zn酸化物のとき、InとMの原子数比率は、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%以上、さらに好ましくはInが25atomic%未満、Mが75atomic%以上とする。なお、酸化物半導体403cは、酸化物半導体403aと同種の酸化物を用いても構わない。
ここで、酸化物半導体403aと酸化物半導体403bとの間には、酸化物半導体403aと酸化物半導体403bとの混合領域を有する場合がある。また、酸化物半導体403bと酸化物半導体403cとの間には、酸化物半導体403bと酸化物半導体403cとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、酸化物半導体403a、酸化物半導体403bおよび酸化物半導体403cの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する(連続接合ともいう。)バンド構造となる。
酸化物半導体403bは、酸化物半導体403aおよび酸化物半導体403cよりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体403bとして、酸化物半導体403aおよび酸化物半導体403cよりも電子親和力の0.07eV以上1.3eV以下、好ましくは0.1eV以上0.7eV以下、さらに好ましくは0.15eV以上0.4eV以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
このとき、ゲート電極404bに電界を印加すると、酸化物半導体403a、酸化物半導体403b、酸化物半導体403cのうち、電子親和力の大きい酸化物半導体403bにチャネルが形成される。
また、トランジスタのオン電流のためには、酸化物半導体403cの厚さは小さいほど好ましい。例えば、酸化物半導体403cは、10nm未満、好ましくは5nm以下、さらに好ましくは3nm以下とする。一方、酸化物半導体403cは、チャネルの形成される酸化物半導体403bへ、ゲート絶縁体405bを構成する酸素以外の元素(シリコンなど)が入り込まないようブロックする機能を有する。そのため、酸化物半導体403cは、ある程度の厚さを有することが好ましい。例えば、酸化物半導体403cの厚さは、0.3nm以上、好ましくは1nm以上、さらに好ましくは2nm以上とする。
また、信頼性を高めるためには、酸化物半導体403aは厚く、酸化物半導体403cは薄いことが好ましい。具体的には、酸化物半導体403aの厚さは、20nm以上、好ましくは30nm以上、さらに好ましくは40nm以上、より好ましくは60nm以上とする。酸化物半導体403aの厚さを、20nm以上、好ましくは30nm以上、さらに好ましくは40nm以上、より好ましくは60nm以上とすることで、下地絶縁体401と酸化物半導体403aとの界面からチャネルの形成される酸化物半導体403bまでを20nm以上、好ましくは30nm以上、さらに好ましくは40nm以上、より好ましくは60nm以上離すことができる。ただし、生産性が低下する場合があるため、酸化物半導体403aの厚さは、200nm以下、好ましくは120nm以下、さらに好ましくは80nm以下とする。
例えば、酸化物半導体403bと酸化物半導体403aとの間におけるシリコン濃度を、SIMSにおいて、1×1019atoms/cm未満、好ましくは5×1018atoms/cm未満、さらに好ましくは2×1018atoms/cm未満とする。また、酸化物半導体403bと酸化物半導体403cとの間におけるシリコン濃度を、SIMSにおいて、1×1019atoms/cm未満、好ましくは5×1018atoms/cm未満、さらに好ましくは2×1018atoms/cm未満とする。
また、酸化物半導体403bの水素濃度を低減するために、酸化物半導体403aおよび酸化物半導体403cの水素濃度を低減すると好ましい。酸化物半導体403aおよび酸化物半導体403cの水素濃度はSIMSにおいて、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。また、酸化物半導体403bの窒素濃度を低減するために、酸化物半導体403aおよび酸化物半導体403cの窒素濃度を低減すると好ましい。酸化物半導体403aおよび酸化物半導体403cの窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
上述の3層構造は一例である。例えば、酸化物半導体403aまたは酸化物半導体403cのない2層構造としても構わない。
(実施の形態4)
本実施の形態では、実施の形態1で示したパターンと半導体装置について、半導体装置がボトムゲート構造のトランジスタ(基板と半導体の間にゲート電極が存在するトランジスタ)の場合について、図を用いて説明を行う。
図3(A)は本発明の一態様のパターン509の上面図であり、図3(B)はパターン509と同一基板上に作製したトランジスタ510の上面図である。図3(A)に示す一点鎖線A−Bの断面図と、図3(B)に示す一点鎖線C−Dの断面図が、図3(C)に相当する。
図3(A)に示すパターン509は、酸化物半導体503aと、電極502aと、電極502bと、電極502cと、ゲート電極504aと、配線507aと、配線507bと、配線507cと、コンタクトホール508aと、コンタクトホール508bと、コンタクトホール508cと、端子P51と、端子P52と、端子P53と、端子P54と、端子P55と、を有する。
図3(A)において、電極502a、電極502bおよび電極502cは、酸化物半導体503aの上面と接し、かつ互いに離間するように配置される。ゲート電極504aは酸化物半導体503aの下に位置し、酸化物半導体503aの、電極502a、電極502bおよび電極502cと接しない領域と重なるように配置される。配線507aは電極502aとコンタクトホール508aを介して接続され、配線507bは電極502bとコンタクトホール508bを介して接続され、配線507cは電極502cとコンタクトホール508cを介して接続される。端子P51は配線507aと電気的に接続され、端子P52は配線507cと電気的に接続され、端子P53および端子P54は配線507bの両端と電気的に接続され、端子P55はゲート電極504aと電気的に接続される。
図3(B)に示すトランジスタ510は、酸化物半導体503bと、ソース電極502dと、ドレイン電極502eと、ゲート電極504bと、コンタクトホール508dと、配線507dと、コンタクトホール508eと、配線507eと、を有する。
図3(B)において、ソース電極502dおよびドレイン電極502eは、酸化物半導体503bの上面と接し、かつ互いに離間するように配置される。ゲート電極504bは酸化物半導体503bの下に位置し、酸化物半導体503bのソース電極502dおよびドレイン電極502eと接しない領域と重なるように配置される。配線507dはソース電極502dとコンタクトホール508dを介して接続され、配線507eはドレイン電極502eとコンタクトホール508eを介して接続される。
図3(C)に示すように、パターン509およびトランジスタ510は、図3(A)および図3(B)で示した構成要素以外に、基板500と、ゲート絶縁体505と、層間絶縁体506と、を有する。
図3(C)において、ゲート電極504aおよびゲート電極504bは基板500の上面と接し、ゲート絶縁体505は、ゲート電極504a、ゲート電極504b、および基板500の上面と接する。酸化物半導体503aおよび酸化物半導体503bはゲート絶縁体505の上面と接する。電極502a、電極502bおよび電極502cは、酸化物半導体503aの上面と接し、かつ互いに離間するように配置され、ソース電極502dおよびドレイン電極502eは、酸化物半導体503bの上面と接し、かつ互いに離間するように配置される。ゲート電極504aは、酸化物半導体503aの、電極502a、電極502bおよび電極502cと接しない領域と重なるように配置され、ゲート電極504bは、酸化物半導体503bのソース電極502dおよびドレイン電極502eと接しない領域と重なるように配置される。配線507aは電極502aとコンタクトホール508aを介して接続され、配線507bは電極502bとコンタクトホール508bを介して接続され、配線507cは電極502cとコンタクトホール508cを介して接続される。配線507dはソース電極502dとコンタクトホール508dを介して接続され、配線507eはドレイン電極502eとコンタクトホール508eを介して接続される。
図3(C)では基板500と、ゲート電極504a、ゲート電極504bおよびゲート絶縁体505との間に、図1(C)で示した下地絶縁体301が省略されているが、下地絶縁体301と同様の機能を有する下地絶縁体が、基板500と、ゲート電極504a、ゲート電極504bおよびゲート絶縁体505との間に存在してもよい。
図3に示す各構成要素(電極、酸化物半導体、絶縁体、配線など)は、対応する図1の各構成要素と同様に作製することが可能で、同等の機能を有することが好ましい。例えば、層間絶縁体506には、層間絶縁体306と同等の過剰酸素を有することが好ましい。その結果、本実施の形態は実施の形態1と同等の効果が得られる。
端子P51からコンタクトホール508bまでの抵抗値と、端子P52からコンタクトホール508bまでの抵抗値は同程度が好ましい。また、端子P53からコンタクトホール508bまでの抵抗値と、端子P54からコンタクトホール508bまでの抵抗値は同程度が好ましい。コンタクト抵抗を測定する際に、端子P52と端子P54の間で電流が流れないように、端子P52と端子P54に印加する電位を調整する必要があるが、上述のように抵抗値を揃えることで、電位の調整がた易くなるためである。
実施の形態3と同様に、酸化物半導体503aおよび酸化物半導体503bを複数の酸化物半導体の積層にしてもよい。
トランジスタ510のオン電流を向上させるために、ゲート電極504bはソース電極502dおよびドレイン電極502eと重なる方が好ましいが、ソース電極502dとドレイン電極502eとの間に流れるリーク電流を抑えるために、ゲート電極504bとソース電極502dまたはドレイン電極502eとの間に距離が与えられる場合がある。この場合、トランジスタ510に合わせて、ゲート電極504aと、電極502a、電極502bまたは電極502cとの間に距離が与えられてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態5)
本実施の形態では、TEG(TEST ELEMENT GROUP)520を有する半導体装置や表示装置の例を示す。
図6(A)に、半導体装置522の例を示す。半導体装置522には、TEG520と回路524とが設けられている。TEG520には、パターン309などが設けられている。回路524には、トランジスタ310などが設けられている。回路524には、論理回路、デジタル回路、記憶回路、アナログ回路などが設けられている。
図6(B)に、表示装置526の例を示す。表示装置526には、TEG520と画素領域528とが設けられている。TEG520には、パターン309などが設けられている。画素領域528には、トランジスタ310や、表示素子、発光素子、液晶素子、EL素子などが設けられている。また、駆動回路530が設けられている場合もある。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態6)
本実施の形態では、本発明の一態様の半導体装置を適用した表示モジュールについて、図7を用いて説明を行う。
図7に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された表示パネル8006、バックライトユニット8007、フレーム8009、プリント基板8010、バッテリー8011を有する。なお、バックライトユニット8007、バッテリー8011、タッチパネル8004などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、表示パネル8006に用いることができる。
上部カバー8001及び下部カバー8002は、タッチパネル8004及び表示パネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル8004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル8006に重畳して用いることができる。また、表示パネル8006の対向基板(封止基板)に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル8006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル8006の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。
バックライトユニット8007は、光源8008を有する。光源8008をバックライトユニット8007の端部に設け、光拡散板を用いる構成としてもよい。
フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。
プリント基板8010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー8011による電源であってもよい。バッテリー8011は、商用電源を用いる場合には、省略可能である。
また、表示モジュール8000には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
(実施の形態7)
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図8に示す。
図8(A)は携帯型ゲーム機であり、筐体901、筐体902、表示部903、表示部904、マイクロフォン905、スピーカー906、操作キー907、スタイラス908等を有する。なお、図8(A)に示した携帯型ゲーム機は、2つの表示部903と表示部904とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図8(B)は携帯データ端末であり、第1筐体911、第2筐体912、第1表示部913、第2表示部914、接続部915、操作キー916等を有する。第1表示部913は第1筐体911に設けられており、第2表示部914は第2筐体912に設けられている。そして、第1筐体911と第2筐体912とは、接続部915により接続されており、第1筐体911と第2筐体912の間の角度は、接続部915により変更が可能である。第1表示部913における映像を、接続部915における第1筐体911と第2筐体912との間の角度に従って、切り替える構成としても良い。また、第1表示部913および第2表示部914の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図8(C)はノート型パーソナルコンピュータであり、筐体921、表示部922、キーボード923、ポインティングデバイス924等を有する。
図8(D)は電気冷凍冷蔵庫であり、筐体931、冷蔵室用扉932、冷凍室用扉933等を有する。
図8(E)はビデオカメラであり、第1筐体941、第2筐体942、表示部943、操作キー944、レンズ945、接続部946等を有する。操作キー944およびレンズ945は第1筐体941に設けられており、表示部943は第2筐体942に設けられている。そして、第1筐体941と第2筐体942とは、接続部946により接続されており、第1筐体941と第2筐体942の間の角度は、接続部946により変更が可能である。表示部943における映像を、接続部946における第1筐体941と第2筐体942との間の角度に従って切り替える構成としても良い。
図8(F)は普通自動車であり、車体951、車輪952、ダッシュボード953、ライト954等を有する。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、実施の形態1で示したパターン309でコンタクト抵抗を測定した結果、およびパターン309と同時に作製したトランジスタ310のトランジスタ特性について説明する。
実施の形態1で示した5端子からなるパターン309と、トップゲート型のトランジスタ310を作製し、それぞれ評価を行った。シリコンウェハ上に、下地絶縁体として酸化窒化シリコンを成膜した。また酸素供給能力を持たせるため、下地絶縁体にはイオン注入による酸素添加を施した。図2で示したように、酸化物半導体を3層からなるIn−Ga−Zn酸化物の積層膜で形成した。これらの積層膜はスパッタリング法で作製され、スパッタリング法で用いたターゲットの原子数比は、基板側から順に、In:Ga:Zn=1:3:2、1:1:1、1:3:2である。酸化物半導体の膜の厚さは、基板側から順に、20nm、15nm、5nmである。ソース電極およびドレイン電極はタングステンを使用し、ゲート電極は、窒化タンタルとタングステンの積層膜で作製した。ゲート絶縁体として厚さ20nmの酸化窒化シリコンを採用した。ゲート電極上の層間絶縁体は酸化アルミニウムと酸化窒化シリコンの積層構造で作製した。
図4には5端子からなるパターン309で測定したコンタクト抵抗の測定結果を示す。端子P35に電圧(VG=0V乃至+3V)を印加しながら、端子P33と端子P31との間に0.1Vの電位差を与えたときの電流値と、端子P34と端子P32間の電流値が測定下限値(1×10−13A)以下になるときの電位差を測定し、コンタクト抵抗を算出した。図4には、比較として4端子ケルビン法のパターンで測定したコンタクト抵抗の値を示している。なおコンタクト抵抗の値は、コンタクト面積が30μmの場合に換算している。
図4より、5端子のパターンで測定したコンタクト抵抗はゲート電圧VGに依存しており、ゲート電圧を高くすると測定されるコンタクト抵抗は低下し、その後、一定の値に落ち着く傾向が見られている。VG=3Vにおけるコンタクト抵抗は3.7Ωとなった。これはゲート電圧を高くするほど酸化物半導体が低抵抗化し、測定されるコンタクト抵抗が真の値に近づくことを示している。一方、4端子のパターンで測定したコンタクト抵抗は3.0×10Ωと非常に高い値を示した。
図5にパターン309と同時に作製したトランジスタ310のVG−ID特性(VD=3V)を示す。トランジスタのチャネル長は0.48μm、チャネル幅は10μmである。図5から算出したトランジスタのしきい値は0.85Vであり、VG=3V,VD=3Vにおけるトランジスタのドレイン電流値からトランジスタの抵抗値を算出すると4.3×10Ωとなる、この抵抗値はチャネル抵抗やコンタクト抵抗などトランジスタに含まれる全ての抵抗が含まれた値である。
図4のコンタクト抵抗の値はコンタクト面積が30μmの場合に換算しているが、当該面積は図5で電気特性を測定したトランジスタのコンタクト面積に相当する。そのため、図4で測定されたコンタクト抵抗値は、図5から算出されたトランジスタの抵抗値よりも低くなるはずであるが、4端子のパターンで測定されたコンタクト抵抗値は、トランジスタの抵抗値よりも値が大きくなってしまい矛盾が生じた。5端子のパターンで測定した場合は、コンタクト抵抗値はトランジスタの抵抗値よりも低い値となり、妥当な結果が得られた。OSと電極のコンタクト抵抗は、4端子のパターンで正確に測定することは難しいが、本発明の一態様である5端子のパターンで測定を行うと、より正確に測定できることが確認された。
P31 端子
P32 端子
P33 端子
P34 端子
P35 端子
P51 端子
P52 端子
P53 端子
P54 端子
P55 端子
300 基板
301 下地絶縁体
302a 電極
302b 電極
302c 電極
302d ソース電極
302e ドレイン電極
303 酸化物半導体
303a 酸化物半導体
303b 酸化物半導体
304 ゲート電極
304a ゲート電極
304b ゲート電極
305 ゲート絶縁体
305a ゲート絶縁体
305b ゲート絶縁体
306 層間絶縁体
307a 配線
307b 配線
307c 配線
307d 配線
307e 配線
308a コンタクトホール
308b コンタクトホール
308c コンタクトホール
308d コンタクトホール
308e コンタクトホール
309 パターン
310 トランジスタ
400 基板
401 下地絶縁体
402d ソース電極
402e ドレイン電極
403a 酸化物半導体
403b 酸化物半導体
403c 酸化物半導体
404b ゲート電極
405b ゲート絶縁体
407d 配線
407e 配線
408d コンタクトホール
408e コンタクトホール
410 トランジスタ
500 基板
502a 電極
502b 電極
502c 電極
502d ソース電極
502e ドレイン電極
503a 酸化物半導体
503b 酸化物半導体
504a ゲート電極
504b ゲート電極
505 ゲート絶縁体
506 層間絶縁体
507a 配線
507b 配線
507c 配線
507d 配線
507e 配線
508a コンタクトホール
508b コンタクトホール
508c コンタクトホール
508d コンタクトホール
508e コンタクトホール
509 パターン
510 トランジスタ
520 TEG
522 半導体装置
524 回路
526 表示装置
528 画素領域
530 駆動回路
901 筐体
902 筐体
903 表示部
904 表示部
905 マイクロフォン
906 スピーカー
907 操作キー
908 スタイラス
911 筐体
912 筐体
913 表示部
914 表示部
915 接続部
916 操作キー
921 筐体
922 表示部
923 キーボード
924 ポインティングデバイス
931 筐体
932 冷蔵室用扉
933 冷凍室用扉
941 筐体
942 筐体
943 表示部
944 操作キー
945 レンズ
946 接続部
951 車体
952 車輪
953 ダッシュボード
954 ライト
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8005 FPC
8006 表示パネル
8007 バックライトユニット
8008 光源
8009 フレーム
8010 プリント基板
8011 バッテリー

Claims (8)

  1. 半導体と、
    前記半導体と接し、互いに離間して配置された第1の導電体、第2の導電体および第3の導電体と、
    前記半導体と重なる絶縁体と、
    前記絶縁体を介し、前記半導体の、前記第1の導電体、前記第2の導電体および前記第3の導電体と接しない領域と重なる第4の導電体と、を有することを特徴とするコンタクト抵抗測定パターン。
  2. 請求項1において、
    前記半導体と前記第2の導電体とのコンタクト抵抗が測定可能であることを特徴とするコンタクト抵抗測定パターン。
  3. 請求項1または請求項2において、
    前記第2の導電体は、前記第1の導電体と前記第3の導電体の間に配置されることを特徴とするコンタクト抵抗測定パターン。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記第1の導電体、前記第2の導電体および前記第3の導電体は、前記半導体の上面と接することを特徴とするコンタクト抵抗測定パターン。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記第4の導電体は前記半導体の上に配置されることを特徴とするコンタクト抵抗測定パターン。
  6. 請求項1乃至請求項4のいずれか一項において、
    前記第4の導電体は前記半導体の下に配置されることを特徴とするコンタクト抵抗測定パターン。
  7. 前記第1の導電体と電気的に接続された第1の端子と、
    前記第3の導電体と電気的に接続された第2の端子と、
    前記第2の導電体と電気的に接続された第3の端子および第4の端子と、
    前記第4の導電体と電気的に接続された第5の端子と、を有し、
    前記第5の端子には前記半導体にキャリアを誘起させる電位を与え、前記第1の端子と前記第3の端子との間には一定の電流が流れるような電位差を与え、前記第2の端子と前記第4の端子との間には電流が測定されないような電位差を与え、前記第2の端子と前記第4の端子との電位差を、前記第1の端子と前記第3の端子との間を流れる電流値で除することでコンタクト抵抗を算出することを特徴とする、請求項1乃至請求項6のいずれか一項に記載のコンタクト抵抗測定パターンの使用方法。
  8. トランジスタと
    前記トランジスタと同一基板上に作製された請求項1乃至請求項6のいずれか一項に記載のパターンと、を有することを特徴とした半導体装置。
JP2014180005A 2013-09-05 2014-09-04 コンタクト抵抗測定パターン及び半導体装置 Expired - Fee Related JP6419493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014180005A JP6419493B2 (ja) 2013-09-05 2014-09-04 コンタクト抵抗測定パターン及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013183778 2013-09-05
JP2013183778 2013-09-05
JP2014180005A JP6419493B2 (ja) 2013-09-05 2014-09-04 コンタクト抵抗測定パターン及び半導体装置

Publications (3)

Publication Number Publication Date
JP2015073094A true JP2015073094A (ja) 2015-04-16
JP2015073094A5 JP2015073094A5 (ja) 2017-10-12
JP6419493B2 JP6419493B2 (ja) 2018-11-07

Family

ID=53015231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014180005A Expired - Fee Related JP6419493B2 (ja) 2013-09-05 2014-09-04 コンタクト抵抗測定パターン及び半導体装置

Country Status (1)

Country Link
JP (1) JP6419493B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181261A1 (ja) * 2015-05-14 2016-11-17 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器
JP2018101681A (ja) * 2016-12-20 2018-06-28 株式会社Joled 半導体装置および表示装置
WO2022201461A1 (ja) * 2021-03-25 2022-09-29 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119068A (ja) * 1987-10-30 1989-05-11 Fujitsu Ltd 薄膜トランジスタ
JPH0268946A (ja) * 1988-07-25 1990-03-08 American Teleph & Telegr Co <Att> 半導体集積回路ウェーハ
JPH04373145A (ja) * 1991-06-24 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置とそれを用いた評価回路および評価方法
JPH07142736A (ja) * 1993-11-17 1995-06-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそのコンタクト抵抗の測定方法
JPH0964139A (ja) * 1995-08-28 1997-03-07 Nec Corp 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法
US20080278182A1 (en) * 2007-05-10 2008-11-13 Agarwal Kanak B Test Structure for Statistical Characterization of Metal and Contact/Via Resistances

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119068A (ja) * 1987-10-30 1989-05-11 Fujitsu Ltd 薄膜トランジスタ
JPH0268946A (ja) * 1988-07-25 1990-03-08 American Teleph & Telegr Co <Att> 半導体集積回路ウェーハ
JPH04373145A (ja) * 1991-06-24 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置とそれを用いた評価回路および評価方法
JPH07142736A (ja) * 1993-11-17 1995-06-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそのコンタクト抵抗の測定方法
JPH0964139A (ja) * 1995-08-28 1997-03-07 Nec Corp 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法
US20080278182A1 (en) * 2007-05-10 2008-11-13 Agarwal Kanak B Test Structure for Statistical Characterization of Metal and Contact/Via Resistances

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181261A1 (ja) * 2015-05-14 2016-11-17 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器
JP2018101681A (ja) * 2016-12-20 2018-06-28 株式会社Joled 半導体装置および表示装置
WO2022201461A1 (ja) * 2021-03-25 2022-09-29 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Also Published As

Publication number Publication date
JP6419493B2 (ja) 2018-11-07

Similar Documents

Publication Publication Date Title
US9537014B2 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
JP7141439B2 (ja) 半導体装置
JP6411820B2 (ja) 半導体装置および半導体装置の作製方法
TWI656578B (zh) 半導體裝置以及半導體裝置的製造方法
TWI621130B (zh) 半導體裝置及用於製造半導體裝置之方法
TWI605591B (zh) 氧化物半導體疊層膜及半導體裝置
TWI594430B (zh) 半導體裝置及其製造方法
KR102657220B1 (ko) 반도체 장치
JP2023109902A (ja) 半導体装置
TWI635613B (zh) 半導體裝置
US9293599B2 (en) Semiconductor device and method for manufacturing the same
US9443990B2 (en) Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
KR20230152795A (ko) 디스플레이 장치
JP2022136090A (ja) 蓄電装置
JP2016110688A (ja) 半導体装置及びその駆動方法
JP6419493B2 (ja) コンタクト抵抗測定パターン及び半導体装置
JP6378908B2 (ja) 半導体装置
JP6068748B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181010

R150 Certificate of patent or registration of utility model

Ref document number: 6419493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees