JP2015073094A5 - コンタクト抵抗測定パターン及びその使用方法、半導体装置 - Google Patents

コンタクト抵抗測定パターン及びその使用方法、半導体装置 Download PDF

Info

Publication number
JP2015073094A5
JP2015073094A5 JP2014180005A JP2014180005A JP2015073094A5 JP 2015073094 A5 JP2015073094 A5 JP 2015073094A5 JP 2014180005 A JP2014180005 A JP 2014180005A JP 2014180005 A JP2014180005 A JP 2014180005A JP 2015073094 A5 JP2015073094 A5 JP 2015073094A5
Authority
JP
Japan
Prior art keywords
conductor
terminal
semiconductor
contact resistance
measurement pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014180005A
Other languages
English (en)
Other versions
JP2015073094A (ja
JP6419493B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2014180005A priority Critical patent/JP6419493B2/ja
Priority claimed from JP2014180005A external-priority patent/JP6419493B2/ja
Publication of JP2015073094A publication Critical patent/JP2015073094A/ja
Publication of JP2015073094A5 publication Critical patent/JP2015073094A5/ja
Application granted granted Critical
Publication of JP6419493B2 publication Critical patent/JP6419493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (4)

  1. 半導体と、
    前記半導体と接し、互いに離間して配置された第1の導電体、第2の導電体および第3の導電体と、
    前記半導体と重なる絶縁体と、
    前記絶縁体を介し、前記半導体の、前記第1の導電体、前記第2の導電体および前記第3の導電体と接しない領域と重なる第4の導電体と、を有し、
    前記第1の導電体、前記第2の導電体、及び前記第3の導電体の各々は、前記半導体の上面と接する領域を有し、
    前記第2の導電体は、前記第1の導電体と前記第3の導電体の間に配置され、
    前記半導体と前記第2の導電体とのコンタクト抵抗が測定可能であることを特徴とするコンタクト抵抗測定パターン。
  2. 請求項1において、
    前記第4の導電体は前記半導体の上又は下に配置されることを特徴とするコンタクト抵抗測定パターン。
  3. 前記第1の導電体と電気的に接続された第1の端子と、
    前記第3の導電体と電気的に接続された第2の端子と、
    前記第2の導電体と電気的に接続された第3の端子および第4の端子と、
    前記第4の導電体と電気的に接続された第5の端子と、を有し、
    前記第5の端子には前記半導体にキャリアを誘起させる電位を与え、前記第1の端子と前記第3の端子との間には一定の電流が流れるような電位差を与え、前記第2の端子と前記第4の端子との間には電流が測定されないような電位差を与え、前記第2の端子と前記第4の端子との電位差を、前記第1の端子と前記第3の端子との間を流れる電流値で除することでコンタクト抵抗を算出することを特徴とする、請求項1又は2に記載のコンタクト抵抗測定パターンの使用方法。
  4. トランジスタと
    前記トランジスタと同一基板上に作製された請求項1又は2に記載のパターンと、を有することを特徴とした半導体装置。
JP2014180005A 2013-09-05 2014-09-04 コンタクト抵抗測定パターン及び半導体装置 Expired - Fee Related JP6419493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014180005A JP6419493B2 (ja) 2013-09-05 2014-09-04 コンタクト抵抗測定パターン及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013183778 2013-09-05
JP2013183778 2013-09-05
JP2014180005A JP6419493B2 (ja) 2013-09-05 2014-09-04 コンタクト抵抗測定パターン及び半導体装置

Publications (3)

Publication Number Publication Date
JP2015073094A JP2015073094A (ja) 2015-04-16
JP2015073094A5 true JP2015073094A5 (ja) 2017-10-12
JP6419493B2 JP6419493B2 (ja) 2018-11-07

Family

ID=53015231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014180005A Expired - Fee Related JP6419493B2 (ja) 2013-09-05 2014-09-04 コンタクト抵抗測定パターン及び半導体装置

Country Status (1)

Country Link
JP (1) JP6419493B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016181261A1 (ja) * 2015-05-14 2016-11-17 株式会社半導体エネルギー研究所 表示装置、表示モジュール、電子機器
JP2018101681A (ja) * 2016-12-20 2018-06-28 株式会社Joled 半導体装置および表示装置
WO2022201461A1 (ja) * 2021-03-25 2022-09-29 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01119068A (ja) * 1987-10-30 1989-05-11 Fujitsu Ltd 薄膜トランジスタ
US4896108A (en) * 1988-07-25 1990-01-23 American Telephone And Telegraph Company, At&T Bell Laboratories Test circuit for measuring specific contact resistivity of self-aligned contacts in integrated circuits
JPH04373145A (ja) * 1991-06-24 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置とそれを用いた評価回路および評価方法
JP2944869B2 (ja) * 1993-11-17 1999-09-06 松下電器産業株式会社 薄膜トランジスタおよびそのコンタクト抵抗の測定方法
JP2822951B2 (ja) * 1995-08-28 1998-11-11 日本電気株式会社 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法
US20080278182A1 (en) * 2007-05-10 2008-11-13 Agarwal Kanak B Test Structure for Statistical Characterization of Metal and Contact/Via Resistances

Similar Documents

Publication Publication Date Title
JP2014197211A5 (ja)
JP2015133482A5 (ja)
JP2014143408A5 (ja) 半導体装置
JP2014195063A5 (ja)
JP2015053477A5 (ja) 半導体装置
JP2015111742A5 (ja) 半導体装置の作製方法、及び半導体装置
JP2014199921A5 (ja) 半導体装置
JP2015164220A5 (ja)
JP2015135976A5 (ja) 半導体装置の作製方法
JP2015073101A5 (ja) 半導体装置
JP2015181151A5 (ja) 半導体装置
JP2014241404A5 (ja)
JP2013047808A5 (ja) 表示装置
JP2013236066A5 (ja)
JP2015088739A5 (ja)
JP2015195365A5 (ja)
JP2015073089A5 (ja)
JP2012199534A5 (ja)
JP2016192576A5 (ja)
JP2016189464A5 (ja)
WO2016123609A3 (en) Localized sealing of interconnect structures in small gaps
JP2014232867A5 (ja) 半導体装置
JP2015038797A5 (ja) 半導体装置
JP2016208023A5 (ja)
JP2016058729A5 (ja) 表示装置