JP2014241404A5 - - Google Patents

Claims (7)

1. 第１のゲート電極と、
   前記第１のゲート電極上の第１の絶縁膜と、
   前記第１の絶縁膜上であって、前記第１の絶縁膜の第１の領域と重なる第１の酸化物半導体膜と、
   前記第１の酸化物半導体膜上の一対の電極と、
   前記第１の酸化物半導体膜上、及び前記一対の電極上の第２の絶縁膜と、
   前記第２の絶縁膜上の第２のゲート電極と、
   を有するトランジスタであって、
   前記第２のゲート電極は、前記第１の絶縁膜の第２の領域と接し、
   前記第１の酸化物半導体膜は、前記第１のゲート電極と前記第２のゲート電極との間に位置することを特徴とする半導体装置。
2. 第１のゲート電極と、
   前記第１のゲート電極上の第１の絶縁膜と、
   前記第１の絶縁膜上であって、前記第１の絶縁膜の第１の領域と重なる第１の酸化物半導体膜と、
   前記第１の酸化物半導体膜上の一対の電極と、
   前記第１の酸化物半導体膜上、及び前記一対の電極上の第２の絶縁膜と、
   前記第２の絶縁膜上の第２のゲート電極と、
   前記一対の電極の一方と前記第１の絶縁膜に接する第３の電極と、
   を有するトランジスタであって、
   前記第２のゲート電極は、前記第１の絶縁膜の第２の領域と接し、
   前記第１の酸化物半導体膜は、前記第１のゲート電極と前記第２のゲート電極との間に位置することを特徴とする半導体装置。
3. 請求項２において、
   前記第３の電極は画素電極として機能することを特徴とする半導体装置。
4. 第１のゲート電極と、
   前記第１のゲート電極上の第１の絶縁膜と、
   前記第１の絶縁膜上であって、前記第１の絶縁膜の第１の領域と重なる第１の酸化物半導体膜と、
   前記第１の酸化物半導体膜上の一対の電極と、
   前記第１の酸化物半導体膜上、及び前記一対の電極上の第２の絶縁膜と、
   前記第２の絶縁膜上の第２のゲート電極と、
   を有するトランジスタであって、
   前記第２のゲート電極は、前記第１の絶縁膜の第２の領域と接し、
   前記第１の酸化物半導体膜は、前記第１のゲート電極と前記第２のゲート電極との間に位置し、
   前記第１の酸化物半導体膜は、第１の層と、前記第１の層上の第２の層とを有することを特徴とする半導体装置。
5. 請求項１乃至請求項４のいずれか一において、
   前記第１のゲート電極は、前記第２のゲート電極と電気的に接続されることを特徴とする半導体装置。
6. 請求項１乃至請求項５のいずれか一において、
   前記酸化物半導体膜は、Ｉｎを含むことを特徴とする半導体装置。
7. 請求項１乃至請求項６のいずれか一において、
   前記第１の絶縁膜の第１の領域の膜厚は、前記第１の絶縁膜の第２の領域の膜厚よりも大きいことを特徴とする半導体装置。