JP2015128163A5 - - Google Patents

Claims (3)

1. 第１の絶縁膜上のゲート電極層と、
   前記ゲート電極層上の第２の絶縁膜と、
   前記第２の絶縁膜上の第１の酸化物半導体層と、
   前記第１の酸化物半導体層と電気的に接続されるソース電極層及びドレイン電極層と、
   前記第１の酸化物半導体層上の第３の絶縁膜と、
   前記第３の絶縁膜上の画素電極と、
   前記第１の絶縁膜上の第２の酸化物半導体層と、を有し、
   前記画素電極は、前記第１の酸化物半導体層と電気的に接続され、
   前記第２の酸化物半導体層は容量素子の一方の電極として機能することを特徴とする半導体装置。
2. 第１の絶縁膜上のゲート電極層と、
   前記ゲート電極層上の第２の絶縁膜と、
   前記第２の絶縁膜上の第１の酸化物半導体層と、
   前記第１の酸化物半導体層と電気的に接続されるソース電極層及びドレイン電極層と、
   前記第１の酸化物半導体層上の第３の絶縁膜と、
   前記第３の絶縁膜上の画素電極と、
   前記第１の絶縁膜上の第２の酸化物半導体層と、を有し、
   前記画素電極は、前記第１の酸化物半導体層と電気的に接続され、
   前記画素電極は、前記第２の酸化物半導体層と重なる第１の領域を有し、
   前記第１の領域は容量素子として機能することを特徴とする半導体装置。
3. 請求項１または請求項２において、
   前記画素電極は、透光性導電膜を有することを特徴とする半導体装置。