TWI802017B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI802017B
TWI802017B TW110135054A TW110135054A TWI802017B TW I802017 B TWI802017 B TW I802017B TW 110135054 A TW110135054 A TW 110135054A TW 110135054 A TW110135054 A TW 110135054A TW I802017 B TWI802017 B TW I802017B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
insulating film
semiconductor film
oxide
Prior art date
Application number
TW110135054A
Other languages
English (en)
Other versions
TW202215670A (zh
Inventor
山崎舜平
三宅博之
岡崎健一
早川昌彥
松田慎平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202215670A publication Critical patent/TW202215670A/zh
Application granted granted Critical
Publication of TWI802017B publication Critical patent/TWI802017B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)

Abstract

本發明的一個方式提供一種使用氧化物半導體的半導體裝置，其中抑制閘極BT應力所導致的寄生通道的形成，或者一種包括電特性優良的電晶體的半導體裝置。本發明的一個方式是一種半導體裝置，包括：具有在第一閘極電極和第二閘極電極之間設置氧化物半導體膜的雙閘極結構的電晶體，其中，在第一閘極電極或第二閘極電極和氧化物半導體膜之間設置閘極絕緣膜，並且，在電晶體的通道寬度方向上，第一閘極電極或第二閘極電極與氧化物半導體膜的側面隔著閘極絕緣膜相對。

Description

半導體裝置
本發明的一個方式係關於一種包括具有氧化物半導體膜的電晶體的半導體裝置以及其製造方法。
使用形成在基板上的半導體薄膜構成電晶體(也稱為薄膜電晶體(TFT))的技術引人注目。該電晶體被廣泛地應用於電子裝置諸如積體電路(IC)或影像顯示裝置(顯示裝置)。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。作為其他材料，氧化物半導體受到關注。
例如，已公開有作為電晶體的活性層使用包含銦(In)、鎵(Ga)及鋅(Zn)的氧化物半導體的電晶體(參照專利文獻1)。
此外，已公開有藉由使氧化物半導體層具有疊層結構提高載子的移動率的技術(參照專利文獻2、專利文獻3)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2011-138934號公報
[專利文獻3]日本專利申請公開第2011-124360號公報
在包括氧化物半導體膜的電晶體中，當氧化物半導體膜中所含的缺損量較多時，不僅導致電晶體的電特性不良，而且由此因經過時間或進行應力測試(例如，BT(Bias-Temperature：偏壓溫度)應力測試)而臨界電壓的變動量增大。
例如，使用氧化物半導體的電晶體產生如下不良，即在施加閘極BT應力(特別是，正偏壓)之後的電晶體特性(汲極電流-閘極電壓曲線(Id-Vg曲線))中，臨界電壓中的汲極電流分階段地上升。這認為是由於氧化物半導體的側面的n型化所導致的與閘極電極重疊的氧化物半導體膜的側面上的寄生通道而產生的。在氧化物半導體膜的側面上因用於元件分離的加工所導致的損傷而形成缺陷且因雜質的附著等而產生污染。因此，在該區域被施加電場等的應力時，氧化物半導體膜的端部容易活化而成為n型(低電阻)，所以形成寄生通道。
此外，作為包括在氧化物半導體膜中的缺陷有氧缺損。例如，在使用包含氧缺損的氧化物半導體膜形成的電晶體中，臨界電壓容易向負方向變動，而容易具有常開啟(normally-on)特性。這是因為由於氧化物半導體膜所包含的氧缺損而產生電荷，這導致低電阻化。當電晶體具有常開啟特性時產生各種問題諸如在半導體裝置的工 作時容易產生工作故障或者在非工作時耗電量增大等。另外，存在以下問題：即因經過時間或進行應力測試而導致電晶體的電特性，典型的是臨界電壓的變動量的增大。
鑒於上述問題，本發明的一個方式的目的之一是提供一種抑制閘極BT應力所導致的寄生通道的形成的使用氧化物半導體的半導體裝置。或者，本發明的一個方式的目的之一是提供一種包括電特性優良的電晶體的半導體裝置。
本發明的一個方式是一種半導體裝置，包括：具有在第一閘極電極和第二閘極電極之間設置有氧化物半導體膜的雙閘極結構的電晶體，其中，閘極絕緣膜設置在第一閘極電極和氧化物半導體膜之間及第二閘極電極和氧化物半導體膜之間，並且，在電晶體的通道寬度方向上第一閘極電極或第二閘極電極與氧化物半導體膜的側面隔著閘極絕緣膜相對。
此外，本發明的一個方式是一種包括電晶體的半導體裝置，該電晶體包括：與氧化物半導體膜的一個表面相對的第一閘極電極；與氧化物半導體膜的另一個表面相對的第二閘極電極；設置在氧化物半導體膜和第一閘極電極之間的第一閘極絕緣膜；設置在氧化物半導體膜和第二閘極電極之間的第二閘極絕緣膜；以及與氧化物半導體膜接觸的一對電極，其中，在電晶體的通道寬度方向 上，第一閘極電極或第二閘極電極與氧化物半導體膜的側面隔著第一閘極絕緣膜或第二閘極絕緣膜相對。
閘極絕緣膜、第一閘極絕緣膜或第二閘極絕緣膜也可以與形成在相鄰的電晶體的閘極絕緣膜、第一閘極絕緣膜或第二閘極絕緣膜分離。
閘極絕緣膜、第一閘極絕緣膜或第二閘極絕緣膜也可以包括多個開口部，在從垂直於第一閘極絕緣膜或第二閘極絕緣膜的表面的方向看時，氧化物半導體膜位於該多個開口部之間。
第一閘極電極和第二閘極電極也可以相接。
也可以包括與一對電極的一個連接的導電膜。該導電膜用作像素電極。
閘極絕緣膜、第一閘極絕緣膜或第二閘極絕緣膜也可以包括包含超過化學計量組成的氧的氧化物絕緣膜。另外，當進行熱脫附譜分析(Thermal Desorption Spectroscopy：TDS)時，包含超過化學計量組成的氧的氧化物絕緣膜的換算為氧原子的氧脫離量為1.0×1018atoms/cm3以上或3.0×1020atoms/cm3以上。
當在電晶體的通道寬度方向上，第一閘極電極或第二閘極電極與氧化物半導體膜的側面隔著閘極絕緣膜相對時，因第一閘極電極或第二閘極電極的電場的影響而氧化物半導體膜的側面或其附近的寄生通道的產生得到抑制。其結果是，得到臨界電壓時的汲極電流急劇上升且電特性優良的電晶體。此外，在電晶體的通道寬度方向 上，氧化物半導體膜的側面和第二閘極電極之間的最短間隔較佳為0.5μm以上且1.5μm以下。其結果是，可以防止氧化物半導體膜和第二閘極電極之間的短路，從而可以提高良率。
此外，閘極絕緣膜、第一閘極絕緣膜或第二閘極絕緣膜具有包含超過化學計量組成的氧的氧化物絕緣膜，從而閘極絕緣膜、第一閘極絕緣膜或第二閘極絕緣膜所包含的氧移動到氧化物半導體膜中而可以減少氧化物半導體膜的氧缺損。其結果是，得到具有常關閉特性的電晶體。此外，可以減少因經過時間或進行應力測試而導致的電晶體的電特性，典型的是臨界電壓的變動。
根據本發明的一個方式，可以提供一種抑制閘極BT應力所導致的寄生通道的形成的使用氧化物半導體的半導體裝置。此外，根據本發明的一個方式，可以提供一種包括電特性優良的電晶體的半導體裝置。
11:基板
15:閘極電極
16:絕緣膜
17:閘極絕緣膜
17a:氮化物絕緣膜
17b:氧化物絕緣膜
17c:氮化物絕緣膜
17d:氮化物絕緣膜
17e:氮化物絕緣膜
19:氧化物半導體膜
19a:低電阻區域
19b:低電阻區域
19c:虛線
19d:虛線
20:電極
21:電極
22:氧化物絕緣膜
23:氧化物絕緣膜
24:氧化物絕緣膜
25:氧化物絕緣膜
26:氮化物絕緣膜
27:氮化物絕緣膜
28:閘極絕緣膜
28c:開口部
29:閘極電極
29a:閘極電極
29b:閘極電極
30:電極
31:閘極絕緣膜
32:氧化物半導體膜
33:氧化物絕緣膜
35:氧化物絕緣膜
37:氮化物絕緣膜
38:閘極絕緣膜
38a:開口部
38b:開口部
38c:開口部
39:閘極電極
40:電極
47:多層膜
48:多層膜
49a:氧化物半導體膜
49b:氧化物半導體膜
50:電晶體
51:電晶體
52:電晶體
60:電晶體
65:電晶體
70:電晶體
71:電晶體
102:導電膜
201:閘極電極
203:絕緣膜
205:氧化物半導體膜
207:電極
208:電極
209:絕緣膜
211b:氧化物膜
213:閘極電極
231:閘極電極
233:閘極絕緣膜
235:氧化物半導體膜
237:電極
238:電極
239:絕緣膜
901:第一基板
902:像素部
903:信號線驅動電路
904:掃描線驅動電路
905:密封材料
906:第二基板
908:液晶層
910:電晶體
911:電晶體
913:液晶元件
915:連接端子電極
916:端子電極
917:導電膜
918:FPC
919:各向異性導電劑
921:平坦化膜
924:絕緣膜
925:密封材料
926:氧化物半導體膜
930:第一電極
931:第二電極
932:絕緣膜
933:絕緣膜
935:間隔物
936:密封材料
960:隔壁
961:發光層
963:發光元件
964:填充材料
在圖式中：
圖1A至1C是說明電晶體的一個方式的俯視圖及剖面圖；
圖2A至2J是說明電晶體的製造方法的一個方式的剖面圖；
圖3A至3C是說明電晶體的一個方式的俯視圖及剖面 圖；
圖4A至4C是說明電晶體的一個方式的俯視圖及剖面圖；
圖5A至5C是說明電晶體的一個方式的俯視圖及剖面圖；
圖6A至6D是說明電晶體的製造方法的一個方式的剖面圖；
圖7A和7B是說明電晶體的結構的剖面圖；
圖8A和8B是說明對電流電壓曲線進行計算而得到的結果的圖；
圖9A和9B是說明對電晶體的勢進行計算而得到的結果的圖；
圖10A和10B是說明模型的圖；
圖11A至11C是說明模型的圖；
圖12A至12C是說明對電流電壓曲線進行計算而得到的結果的圖；
圖13A至13C是說明電晶體的一個方式的剖面圖；
圖14是說明電晶體的一個方式的剖面圖；
圖15A至15D是說明電晶體的一個方式的俯視圖及剖面圖；
圖16A至16C是說明電晶體的帶結構的圖；
圖17是示出氧化物半導體的奈米束電子繞射圖案的圖；
圖18A至18C是說明半導體裝置的一個方式的俯視 圖；
圖19A和19B是說明半導體裝置的一個方式的剖面圖。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式及實施例所記載的內容中。另外，在下面所說明的實施方式及實施例中，在不同的圖式中使用相同的元件符號或相同的陰影線來表示相同部分或具有相同功能的部分，而省略反復說明。
注意，在本說明書所說明的每一個圖式中，有時為了明確起見，誇大地表示各構成要素的大小、膜厚度或區域。因此，本發明並不侷限於圖式中的尺寸。
另外，在本說明書中使用的“第一”、“第二”、“第三”等的用語是為了避免構成要素的混同而附加的，而不是為了在數目方面上進行限定。因此，例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。
另外，“源極”及“汲極”的功能在電路工作中的電流方向變化等時，有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷所具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，當在進行光微影製程之後進行蝕刻製程時，去除在光微影製程中所形成的遮罩。
實施方式1
在本實施方式中參照圖式說明本發明的一個方式的半導體裝置及其製造方法。
圖1A至1C示出半導體裝置所包括的電晶體50的俯視圖及剖面圖。圖1A至1C所示的電晶體50是通道蝕刻型電晶體。圖1A是電晶體50的俯視圖，圖1B是沿著圖1A的點劃線A-B的剖面圖，圖1C是沿著圖1A的點劃線C-D的剖面圖。注意，在圖1A中，為了明確起見而省略基板11、閘極絕緣膜17、氧化物絕緣膜23、氧化物絕緣膜25、氮化物絕緣膜27等。
圖1B及1C所示的電晶體50包括：設置在基板11上的閘極電極15；形成在基板11及閘極電極15上的閘極絕緣膜17；隔著閘極絕緣膜17與閘極電極15重疊的氧化物半導體膜19；與氧化物半導體膜19接觸的一對 電極20、21；閘極絕緣膜17、氧化物半導體膜19及一對電極20、21上的閘極絕緣膜28；以及閘極絕緣膜28及閘極絕緣膜17上的閘極電極29。此外，閘極絕緣膜28包括氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜27。此外，一對電極20、21的一個，即在此的與電極21連接的電極30形成在閘極絕緣膜17上。另外，電極30用作像素電極。
在本實施方式所示的電晶體50中，在閘極電極15和閘極電極29之間設置有氧化物半導體膜19。此外，與相鄰的電晶體的閘極絕緣膜分離的閘極絕緣膜28與氧化物半導體膜19重疊。明確而言，如圖1B所示，在通道長度方向上閘極絕緣膜28的端部位於一對電極20、21上，並且如圖1C所示，在通道寬度方向上閘極絕緣膜28的端部位於氧化物半導體膜19的外側。此外，在圖1C所示的通道寬度方向上，閘極電極29與氧化物半導體膜19的側面隔著閘極絕緣膜28相對。另外，如圖1C所示，在通道寬度方向上氧化物半導體膜19和閘極絕緣膜28的介面與閘極絕緣膜28和閘極電極29的介面之間的最短間隔較佳為0.5μm以上且1.5μm以下。也就是說，氧化物半導體膜19的側面與閘極電極29之間的最短間隔較佳為0.5μm以上且1.5μm以下。由此，可以防止閘極電極29和氧化物半導體膜19之間的短路，從而可以提高良率。
氧化物半導體膜19典型地由In-Ga氧化物膜、In-Zn氧化物膜、In-M-Zn氧化物膜(M是Al、Ga、 Y、Zr、La、Ce或Nd)等形成。
在藉由蝕刻等被加工的氧化物半導體膜的端部中，加工時的損傷導致缺陷的產生且雜質的附著等導致污染的產生。因此，由於被施加電場等的應力，氧化物半導體膜的端部容易活化而成為n型(低電阻)，所以在本實施方式中與閘極電極15重疊的氧化物半導體膜19的端部容易n型化。當該n型化的端部如圖1A的虛線19c、19d那樣設置在一對電極20、21時，n型化的區域成為載子路徑而形成寄生通道。但是，如圖1C所示，當在通道寬度方向上閘極電極29隔著閘極絕緣膜28與氧化物半導體膜19的側面相對時，因閘極電極29的電場的影響而抑制氧化物半導體膜19的側面或其附近的寄生通道的產生。其結果是，得到臨界電壓時的汲極電流急劇上升且電特性優良的電晶體。
此外，因為藉由設置閘極電極15及閘極電極29可以遮罩來自外部的電場，所以形成在基板11和閘極電極15之間、閘極電極29上的帶電粒子等電荷不影響到氧化物半導體膜19。其結果是，可以抑制應力測試(例如，-GBT(Gate Bias-Temperature：閘極偏壓溫度)應力測試)所導致的劣化以及汲極電壓不同時的通態電流(on-state current)的上升電壓的變動。注意，在閘極電極15及閘極電極29具有相同的電位時或不同的電位時得到這效果。
另外，BT應力測試是一種加速測試，其可以 在短時間內對長期間的使用所引起的電晶體的特性變化(即，隨時間變化)進行評價。特別是，BT應力測試前後的電晶體的臨界電壓的變動量成為用於檢查可靠性的重要的指標。可以說是，BT應力測試前後的臨界電壓的變動量越少，電晶體的可靠性越高。
接著，說明具體的BT應力測試方法。首先，測量電晶體的初始特性。接著，使形成有電晶體的基板的溫度(基板溫度)為固定，使用作電晶體的源極及汲極的一對電極具有相同的電位，在一定時間對閘極電極施加與用作源極及汲極的一對電極不同的電位。也可以根據測試的目的適當地設定基板溫度。接著，在將基板溫度設定為與測量初始特性時相同的溫度的條件下測量電晶體的電特性。由此得到初始特性的臨界電壓和BT應力測試之後的電特性的臨界電壓之間的差異作為臨界電壓的變動量。
注意，施加到閘極電極的電位比源極及汲極的電位高的測試被稱為正GBT(+GBT)應力測試，而施加到閘極電極的電位比源極及汲極的電位低的測試被稱為負GBT(-GBT)應力測試。另外，在照射光的同時進行GBT應力測試的測試被稱為光GBT應力測試。照射光且施加到閘極電極的電位比源極及汲極的電位高的測試被稱為光正GBT應力測試，而照射光且施加到閘極電極的電位比源極及汲極的電位低的測試被稱為光負GBT應力測試。
此外，藉由設置閘極電極15及閘極電極29且使閘極電極15及閘極電極29具有相同的電位，減少臨界 電壓的變動量。因此，在同時還減少多個電晶體中的電特性的偏差。另外，因為在膜厚度方向上氧化物半導體膜19中的載子流過的區域進一步增大，所以載子的移動量增加。其結果是，在電晶體50的通態電流增大的同時，場效移動率也增高，場效移動率典型的是20cm2/Vs以上。
此外，設置在氧化物半導體膜19上的閘極絕緣膜28包括包含超過化學計量組成的氧的氧化物絕緣膜。藉由加熱，氧的一部分從包含超過化學計量組成的氧的氧化物絕緣膜脫離。在進行TDS分析時，包含超過化學計量組成的氧的氧化物絕緣膜的換算為氧原子的氧脫離量為1.0×1018atoms/cm3以上或3.0×1020atoms/cm3以上。
在閘極絕緣膜28包括包含超過化學計量組成的氧的氧化物絕緣膜時，可以使閘極絕緣膜28所包含的氧的一部分移動到氧化物半導體膜19中來減少氧化物半導體膜19所包含的氧缺損。
在使用包含氧缺損的氧化物半導體膜形成的電晶體中，臨界電壓容易向負方向變動，而容易具有常開啟特性。這是因為由於氧化物半導體膜所包含的氧缺損而產生電荷，這導致低電阻化。當電晶體具有常開啟特性時產生各種問題諸如在工作時容易產生工作故障或者在非工作時耗電量增大等。另外，存在以下問題：即因經過時間或進行應力測試而導致電晶體的電特性，典型的是臨界電壓的變動量的增大。
然而，在本實施方式所示的電晶體50中，設 置在氧化物半導體膜19上的閘極絕緣膜28包括包含超過化學計量組成的氧的氧化物絕緣膜。由此，閘極絕緣膜28所包括的氧移動到氧化物半導體膜19中，從而可以減少氧化物半導體膜19的氧缺損。其結果是，得到具有常關閉特性的電晶體。此外，還可以減少因經過時間或進行應力測試而導致的電晶體的電特性，典型的是臨界電壓的變動。
下面，說明電晶體50的詳細結構。
雖然對基板11的材料等沒有特別的限制，但是至少需要具有能夠承受後面的加熱處理的耐熱性。例如，作為基板11也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以利用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon-on-Insulator：絕緣體上矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板11。另外，當作為基板11使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
另外，作為基板11也可以使用撓性基板，並且在撓性基板上直接形成電晶體50。或者，也可以在基板11與電晶體50之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部， 然後將其從基板11分離並轉置到其他基板上的情況。此時，也可以將電晶體50轉置到耐熱性低的基板或撓性基板上。
閘極電極15可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素或者以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。另外，也可以使用選自錳和鋯中的一種或多種的金屬元素。此外，閘極電極15可以具有單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在鈦膜上層疊銅膜的兩層結構以及依次層疊鈦膜、鋁膜及鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜或組合多種元素形成的合金膜或氮化膜。
另外，閘極電極15也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。此外，也可以採用上述透光導電材料與上述金屬元素的疊層結構。
閘極絕緣膜17例如使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或者Ga-Zn類金屬氧化物、氮化矽等即可，並且以疊層結構或單層結 構來設置。
此外，藉由使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料來形成閘極絕緣膜17，可以減少電晶體的閘極漏電流。
較佳為將閘極絕緣膜17的厚度設定為5nm以上且400nm以下、10nm以上且300nm以下或50nm以上且250nm以下。
氧化物半導體膜19的典型為In-Ga氧化物膜、In-Zn氧化物膜或In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)。
另外，在氧化物半導體膜19為In-M-Zn氧化物的情況下，當In與M之和為100atomic%時，In與M的原子百分比如下：In為25atomic%以上且M低於75atomic%或者In為34atomic%以上且M低於66atomic%。
氧化物半導體膜19的能隙為2eV以上、2.5eV以上或3eV以上。如此，藉由使用能隙較寬的氧化物半導體，能夠降低電晶體50的關態電流(off-state current)。
氧化物半導體膜19的厚度為3nm以上且200nm以下、3nm以上且100nm以下或3nm以上且50nm以下。
當氧化物半導體膜19為In-M-Zn氧化物(M為Al、Ga、Y、Zr、La、Ce或Nd)時，用來形成In-M-Zn 氧化物膜的濺射靶材的金屬元素的原子數比較佳為滿足In
Figure 110135054-A0202-12-0016-61
M及Zn
Figure 110135054-A0202-12-0016-62
M。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2。另外，在所形成的氧化物半導體膜19的原子數比中分別包含上述濺射靶材中的金屬元素的原子數比的±40%的範圍內的誤差。
作為氧化物半導體膜19使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜19使用載子密度為1×1017個/cm3以下、1×1015個/cm3以下、1×1013個/cm3以下或1×1011個/cm3以下的氧化物半導體膜。
注意，不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定氧化物半導體膜19的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
此外，藉由作為氧化物半導體膜19使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺損少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為在高純度本質或實質上高純度本質的氧化物半導體中載子發生源較少，所以有時可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓(也稱為常開啟 特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜的缺陷態密度較低，因此有時該氧化物半導體膜的陷阱態密度也較低。此外，高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著小，即便是通道寬度為1×106μm且通道長度為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。因此，有時在該氧化物半導體膜中形成有通道區域的電晶體的電特性變動小且可靠性高。此外，被氧化物半導體膜的陷阱態俘獲的電荷到消失需要長時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
氧化物半導體膜中的氫與鍵合於金屬原子的氧發生反應生成水，且與此同時在發生氧脫離的晶格(或發生氧脫離的部分)中形成氧缺損。當氫進入該氧缺損中時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用含氫的氧化物半導體的電晶體容易具有常開啟特性。
由此，較佳為盡可能減少氧化物半導體膜19中的氧缺損及氫。明確而言，在氧化物半導體膜19中，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量出的氫濃度為2×1020atoms/cm3以下、 5×1019atoms/cm3以下、1×1019atoms/cm3以下、5×1018atoms/cm3以下、1×1018atoms/cm3以下、5×1017atoms/cm3以下或1×1016atoms/cm3以下。
當氧化物半導體膜19包含第14族元素之一的矽或碳時，氧化物半導體膜19中氧缺損增加，會導致氧化物半導體膜19的n型化。因此，氧化物半導體膜19中的矽或碳的濃度(利用二次離子質譜分析法得到的濃度)為2×1018atoms/cm3以下或2×1017atoms/cm3以下。
另外，將藉由二次離子質譜分析法得到的氧化物半導體膜19的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下或2×1016atoms/cm3以下。有時鹼金屬及鹼土金屬在與氧化物半導體鍵合時生成載子而增大電晶體的關態電流。由此，較佳為降低氧化物半導體膜19中的鹼金屬或鹼土金屬的濃度。
另外，當在氧化物半導體膜19中含有氮時生成作為載子的電子，載子密度增加而容易導致氧化物半導體膜19的n型化。其結果是，使用含有氮的氧化物半導體的電晶體容易具有常開啟特性。因此，在該氧化物半導體膜中，較佳為盡可能地減少氮。例如，藉由二次離子質譜分析法得到的氮濃度較佳為5×1018atoms/cm3以下。
另外，氧化物半導體膜19例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非 單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
氧化物半導體膜19例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如具有完全的非晶結構且不具有結晶部。
此外，氧化物半導體膜19也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
一對電極20、21使用選自鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭和鎢中的金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鈦膜上層疊鋁膜的兩層結構、在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜以及鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜以及鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的 透明導電材料。
閘極絕緣膜28包括與氧化物半導體膜19接觸的氧化物絕緣膜23、與氧化物絕緣膜23接觸的氧化物絕緣膜25以及與氧化物絕緣膜25接觸的氮化物絕緣膜27。閘極絕緣膜28較佳為至少包括包含超過化學計量組成的氧的氧化物絕緣膜。在此，作為氧化物絕緣膜23形成使氧透過的氧化物絕緣膜，作為氧化物絕緣膜25形成包含超過化學計量組成的氧的氧化物絕緣膜，並且作為氮化物絕緣膜27形成阻擋氫及氧的氮化物絕緣膜。
氧化物絕緣膜23為使氧透過的氧化物絕緣膜。因此，可以使從設置在氧化物絕緣膜23上的氧化物絕緣膜25脫離的氧藉由氧化物絕緣膜23移動到氧化物半導體膜19中。此外，氧化物絕緣膜23還用作緩和在後面形成氧化物絕緣膜25時氧化物半導體膜19所受到的損傷的膜。
作為氧化物絕緣膜23，可以使用厚度為5nm以上且150nm以下或5nm以上且50nm以下的氧化矽膜、氧氮化矽膜等。注意，在本說明書中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
此外，較佳為氧化物絕緣膜23中的缺陷量較少，典型的是，藉由ESR測量出的在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為若氧化物絕緣膜23中所含的缺陷密度較 高，則氧與該缺陷鍵合，氧化物絕緣膜23中的氧透過量有可能減少。
此外，較佳為氧化物絕緣膜23與氧化物半導體膜19之間的介面的缺陷量較少，典型的是，藉由自旋共振(ESR)測量出的在起因於氧化物半導體膜19中的缺陷的g=1.93處呈現的信號的自旋密度較佳為1×1017spins/cm3以下，更佳為檢測下限以下。
此外，在氧化物絕緣膜23中，有時從外部進入氧化物絕緣膜23中的氧都移動到氧化物絕緣膜23的外部。或者，有時從外部進入氧化物絕緣膜23中的氧的一部分殘留在氧化物絕緣膜23中。此外，在氧從外部進入氧化物絕緣膜23中的同時，氧化物絕緣膜23中所含的氧移動到氧化物絕緣膜23的外部，由此有時會在氧化物絕緣膜23中發生氧的移動。
氧化物絕緣膜25以與氧化物絕緣膜23接觸的方式形成。氧化物絕緣膜25使用包含超過化學計量組成的氧的氧化物絕緣膜形成。在包含超過化學計量組成的氧的氧化物絕緣膜中，藉由加熱，氧的一部分脫離。在進行TDS分析時，包含超過化學計量組成的氧的氧化物絕緣膜的換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上或3.0×1020atoms/cm3以上。
作為氧化物絕緣膜25可以使用厚度為30nm以上且500nm以下或50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為氧化物絕緣膜25中的缺陷量較少，典型的是，藉由ESR測量出的在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。另外，由於氧化物絕緣膜25與氧化物絕緣膜23相比離氧化物半導體膜19更遠，因此，氧化物絕緣膜25的缺陷密度可以高於氧化物絕緣膜23。
氮化物絕緣膜27至少對氫及氧具有阻擋效果或對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果。
作為氮化物絕緣膜27，有厚度為50nm以上且300nm以下或100nm以上且200nm以下的氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等。
另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替氮化物絕緣膜27。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
閘極電極29及電極30使用透光導電膜。作為透光導電膜，有包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面稱為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
接著，參照圖2A至2J說明圖1A至1C所示的電晶體50的製造方法。注意，圖2A、2C、2E、2G、2I 是表示圖1B所示的電晶體50的製程的通道長度方向上的剖面圖。圖2B、2D、2F、2H、2J是表示圖1C所示的電晶體50的製程的通道寬度方向上的剖面圖。
如圖2A及2B所示，在基板11上形成閘極電極15，並且在閘極電極15上形成在後面成為閘極絕緣膜17的絕緣膜16。接著，在絕緣膜16上形成氧化物半導體膜19。
在此，作為基板11使用玻璃基板。
以下示出閘極電極15的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等形成導電膜，並且藉由使用第一光罩的光微影製程在導電膜上形成遮罩。接著，使用該遮罩對導電膜的一部分進行蝕刻來形成閘極電極15。然後，去除遮罩。
另外，對於閘極電極15，也可以利用電鍍法、印刷法、噴墨法等來代替上述形成方法。
在此，藉由濺射法形成厚度為100nm的鎢膜。接著，藉由光微影製程形成遮罩，用該遮罩對鎢膜進行乾蝕刻來形成閘極電極15。
絕緣膜16藉由濺射法、CVD法、蒸鍍法等形成。
當作為絕緣膜16形成氧化矽膜、氧氮化矽膜或氮氧化矽膜時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化氣體的例子為氧、臭 氧、一氧化二氮、二氧化氮等。
當作為絕緣膜16形成氧化鎵膜時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬氣相沉積)法來形成。
下面，說明氧化物半導體膜19的形成方法。在絕緣膜16上形成成為氧化物半導體膜19的氧化物半導體膜。接著，藉由使用第二光罩的光微影製程在氧化物半導體膜上形成遮罩，然後使用該遮罩對氧化物半導體膜進行部分蝕刻，如圖2A及2B所示，形成與元件分離的氧化物半導體膜19。此後去除遮罩。
在後面成為氧化物半導體膜19的氧化物半導體膜可以利用濺射法、塗佈法、脈衝雷射沉積法、雷射燒蝕法等來形成。
在利用濺射法形成氧化物半導體膜的情況下，作為用來生成電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧氣體或稀有氣體和氧的混合氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳為增高相對於稀有氣體的氧氣體比例。
另外，根據所形成的氧化物半導體膜的組成而適當地選擇靶材即可。
為了獲得高純度本質或實質上高純度本質的氧化物半導體膜，不僅需要對處理室內進行高真空排氣， 而且需要使濺射氣體高度純化。作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下、-80℃以下、-100℃以下或-120℃以下的高純度氣體，從而能夠盡可能地防止水分等混入氧化物半導體膜中。
在此，作為氧化物半導體膜，利用使用In-Ga-Zn氧化物靶材(In：Ga：Zn=3：1：2)的濺射法形成厚度為35nm的In-Ga-Zn氧化物膜。接著，在氧化物半導體膜上形成遮罩，對氧化物半導體膜的一部分選擇性地進行蝕刻，從而形成氧化物半導體膜19。
接著，如圖2C、2D所示，形成一對電極20、21。
以下示出一對電極20、21的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等來形成導電膜。接著，藉由使用第三光罩的光微影製程在該導電膜上形成遮罩。接著，使用該遮罩對導電膜進行蝕刻以形成一對電極20、21。然後，去除遮罩。
在此，依次藉由濺射法層疊50nm厚的鎢膜和300nm厚的銅膜。接著，藉由光微影製程在銅膜上形成遮罩。接著，藉由使用該遮罩的濕蝕刻法對銅膜進行蝕刻。接著，藉由使用SF6的乾蝕刻法對鎢膜進行蝕刻，從而當蝕刻時在銅膜的表面形成氟化物。由該氟化物減少來自銅膜的銅元素的擴散，從而可以減少氧化物半導體膜19的銅濃度。
接著，如圖2E、2F所示，在氧化物半導體膜 19及一對電極20、21上形成在後面成為氧化物絕緣膜23的氧化物絕緣膜22及在後面成為氧化物絕緣膜25的氧化物絕緣膜24。
另外，較佳為在形成氧化物絕緣膜22之後，以不暴露於大氣的方式連續地形成氧化物絕緣膜24。在形成氧化物絕緣膜22之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上以連續地形成氧化物絕緣膜24，由此能夠在減少來源於氧化物絕緣膜22與氧化物絕緣膜24之間的介面的大氣成分的雜質濃度的同時，能夠使包含於氧化物絕緣膜24中的氧移動到氧化物半導體膜19中，由此能夠減少氧化物半導體膜19的氧缺損量。
作為氧化物絕緣膜22，可以利用以下述條件形成氧化矽膜或氧氮化矽膜：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室中，將處理室內的壓力設定為20Pa以上且250Pa以下或100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻功率。
作為氧化物絕緣膜22的源氣體，較佳為使用含有矽的沉積氣體及氧化氣體。含有矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
藉由採用上述條件，作為氧化物絕緣膜22可以形成使氧透過的氧化物絕緣膜。另外，藉由設置氧化物 絕緣膜22，在後面形成氧化物絕緣膜25的製程中，能夠降低氧化物半導體膜19所受到的損傷。
此外，可以利用以下述條件形成氧化矽膜或氧氮化矽膜以作為氧化物絕緣膜22：在280℃以上且400℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室中，將處理室中的壓力設定為100Pa以上且250Pa以下，並且對設置在處理室中的電極供應高頻功率。
在該成膜條件下，藉由將基板溫度設定為上述溫度，矽及氧的鍵合力變強。其結果是，作為氧化物絕緣膜22可以形成氧透過，緻密且硬的氧化物絕緣膜，典型的是，在25℃下對0.5wt%的氟酸的蝕刻速度為10nm/分鐘以下或8nm/分鐘以下的氧化矽膜或氧氮化矽膜。
此外，由於在進行加熱的同時形成氧化物絕緣膜22，所以在該製程中可以使包含在氧化物半導體膜19中的氫、水等脫離。包含在氧化物半導體膜19中的氫與在電漿中產生的氧自由基鍵合，而成為水。由於在氧化物絕緣膜22的形成製程中基板被加熱，所以因氧與氫的鍵合產生的水從氧化物半導體膜脫離。即，藉由電漿CVD法形成氧化物絕緣膜22，可以減少包含在氧化物半導體膜19中的水及氫。
此外，由於在形成氧化物絕緣膜22的製程中進行加熱，所以氧化物半導體膜19被露出的狀態下的加 熱時間短，由此可以減少因加熱處理從氧化物半導體膜脫離的氧量。即，可以減少包含在氧化物半導體膜中的氧缺損量。
再者，藉由將處理室的壓力設定為100Pa以上且250Pa以下，氧化物絕緣膜23中的含水量下降，因此能夠在降低電晶體50的電特性偏差的同時抑制臨界電壓的變動。
另外，藉由將處理室的壓力設定為100Pa以上且250Pa以下，當形成氧化物絕緣膜22時，能夠降低氧化物半導體膜19所受到的損傷，因此能夠降低氧化物半導體膜19中的氧缺損量。尤其是，當提高氧化物絕緣膜22或者在後面形成的氧化物絕緣膜24的成膜溫度，典型的為高於220℃的溫度，氧化物半導體膜19所包含的氧的一部分脫離，容易形成氧缺損。另外，當為了提高電晶體的可靠性而採用用來降低在後面形成的氧化物絕緣膜24中的缺陷量的成膜條件時，氧的脫離量容易降低。其結果是，有時難以減少氧化物半導體膜19中的氧缺損。然而，藉由將處理室的壓力設定為100Pa以上且250Pa以下，並降低在形成氧化物絕緣膜22時氧化物半導體膜19所受到的損傷，即使從氧化物絕緣膜24脫離的氧量較低，也能夠減少氧化物半導體膜19中的氧缺損。
另外，藉由將氧化氣體量設定為包含矽的沉積氣體量的100倍以上，能夠減少氧化物絕緣膜22中的含氫量。其結果是，能夠減少混入氧化物半導體膜19中 的氫量，因此能夠抑制電晶體的臨界電壓的負向漂移。
在此，作為氧化物絕緣膜22，藉由採用如下條件的電漿CVD法形成厚度為50nm的氧氮化矽膜：將流量為30sccm的矽烷及流量為4000sccm的一氧化二氮用作源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，使用27.12MHz的高頻電源將150W的高頻功率供應到平行平板電極。藉由採用上述條件，能夠形成使氧透過的氧氮化矽膜。
作為氧化物絕緣膜24藉由以下述條件形成氧化矽膜或氧氮化矽膜：在180℃以上且280℃以下或200℃以上且240℃以下的溫度下保持設置在電漿CVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為100Pa以上且250Pa以下或100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下或0.25W/cm2以上且0.35W/cm2以下的高頻功率。
作為氧化物絕緣膜24的源氣體，較佳為使用包含矽的沉積氣體及氧化氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。氧化氣體的例子為氧、臭氧、一氧化二氮、二氧化氮等。
作為氧化物絕緣膜24的形成條件，在上述壓力的處理室中供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且源氣體的氧化進展，所以氧化物絕緣膜25中的含氧量超過 化學計量組成。另一方面，在上述基板溫度下形成的膜中，由於矽與氧的鍵合力較弱，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果是，能夠形成包含超過化學計量組成的氧且因加熱而使氧的一部分脫離的氧化物絕緣膜。此外，在氧化物半導體膜19上設置有氧化物絕緣膜22。由此，在氧化物絕緣膜24的形成製程中，氧化物絕緣膜22用作氧化物半導體膜19的保護膜。其結果是，能夠在減少氧化物半導體膜19所受到的損傷的同時，使用功率密度高的高頻功率來形成氧化物絕緣膜24。
在此，作為氧化物絕緣膜24，在利用如下條件的電漿CVD法形成厚度為400nm的氧氮化矽膜：將流量為200sccm的矽烷及流量為4000sccm的一氧化二氮用作源氣體，將處理室的壓力設定為200Pa，將基板溫度設定為220℃，使用27.12MHz的高頻電源將1500W的高頻功率供應到平行平板電極。另外，電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的功率的換算為每單位面積的功率(功率密度)為0.25W/cm2。
接著，進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下、300℃以上且400℃以下或320℃以上且370℃以下。
該加熱處理可以使用電爐、RTA(Rapid Thermal Anneal：快速熱退火)裝置等來進行。藉由使用 RTA裝置，可以只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下、1ppm以下或10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外，上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。
藉由該加熱處理，能夠將氧化物絕緣膜24中所含的氧的一部分移動到氧化物半導體膜19中以減少氧化物半導體膜19中的氧缺損。由此，可以進一步減少氧化物半導體膜19所包含的氧缺損量。
另外，當氧化物絕緣膜22及氧化物絕緣膜24包含水、氫等時，若在後面形成具有阻擋水、氫等的功能的氮化物絕緣膜26並進行加熱處理，則氧化物絕緣膜22及氧化物絕緣膜24所包含的水、氫等會移動到氧化物半導體膜19中，因此，在氧化物半導體膜19中產生缺陷。然而，藉由進行上述加熱處理，能夠使氧化物絕緣膜22及氧化物絕緣膜24中所包含的水、氫等脫離，由此在能夠降低電晶體50的電特性偏差的同時，能夠抑制臨界電壓的變動。
另外，當在進行加熱的同時，在氧化物絕緣膜22上形成氧化物絕緣膜24時，可以將氧移動到氧化物半導體膜19中以減少氧化物半導體膜19中的氧缺損，因此，不需要進行上述加熱處理。
在此，在氮及氧氛圍下，以350℃進行1小時 的加熱處理。
另外，當形成一對電極20、21時，由於導電膜的蝕刻，氧化物半導體膜19會受到損傷而在氧化物半導體膜19的背通道(在氧化物半導體膜19中與對置於閘極電極15的表面相反一側的表面)一側產生氧缺損。然而，在氧化物絕緣膜24中使用包含超過化學計量組成的氧的氧化物絕緣膜，從而能夠藉由加熱處理修復產生在該背通道一側的氧缺損。由此，能夠減少氧化物半導體膜19中的缺陷，因此能夠提高電晶體50的可靠性。
接著，利用濺射法、CVD法等來形成氮化物絕緣膜26。
另外，當利用電漿CVD法形成氮化物絕緣膜26時，藉由在300℃以上且400℃以下或320℃以上且370℃以下的溫度下來保持設置在電漿CVD設備的抽成真空的處理室中的基板，能夠形成緻密的氮化物絕緣膜，所以是較佳的。
當作為氮化物絕緣膜26利用電漿CVD法來形成氮化矽膜時，較佳為使用包含矽的沉積氣體、氮及氨作為源氣體。藉由作為源氣體使用與氮相比少量的氨，在電漿中氨發生解離而產生活性種。該活性種切斷包含矽的沉積氣體中所含的矽與氫之間的鍵合及氮之間的三鍵。其結果是，能夠促進矽與氮的鍵合，能夠形成矽與氫的鍵合較少，缺陷較少且緻密的氮化矽膜。另一方面，藉由在源氣體中使用與氮相比多量的氨，包含矽的沉積氣體及氮各自 的分解不進展，矽與氫的鍵合殘留，導致形成缺陷較多且不緻密的氮化矽膜。由此，在源氣體中，較佳為將氮對氨的流量比設定為5以上且50以下或10以上且50以下。
在此，在電漿CVD設備的處理室中，在利用如下條件的電漿CVD法來形成厚度為50nm的氮化矽膜作為氮化物絕緣膜26：將流量為50sccm的矽烷、流量為5000sccm的氮以及流量為100sccm的氨用作源氣體，將處理室的壓力設定為100Pa，將基板溫度設定為350℃，用27.12MHz的高頻電源對平行平板電極供應1000W的高頻功率。另外，電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備，將所供應的功率的換算為每單位面積的功率(功率密度)為1.7×10-1W/cm2。
藉由上述製程，能夠形成氧化物絕緣膜22、氧化物絕緣膜24及氮化物絕緣膜26。
接著，也可以進行加熱處理。將該加熱處理的溫度典型地為150℃以上且400℃以下、300℃以上且400℃以下或320℃以上且370℃以下。
接著，在氮化物絕緣膜26上藉由使用第四光罩的光微影製程形成遮罩，然後使用該遮罩分別對氧化物絕緣膜22、氧化物絕緣膜24及氮化物絕緣膜26部分地進行蝕刻來形成包括氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜27的閘極絕緣膜28。
另外，如圖2G所示，以在通道長度方向上閘極絕緣膜28的端部位於一對電極20、21上，且如圖2H 所示那樣在通道寬度方向上閘極絕緣膜28的端部位於氧化物半導體膜19的外側的方式分別對氧化物絕緣膜22、氧化物絕緣膜24及氮化物絕緣膜26進行蝕刻。其結果是，可以形成被分離的閘極絕緣膜28。另外，在絕緣膜16的一部分，至少表面區域由氧化物絕緣膜23形成的情況下，在氧化物絕緣膜23被蝕刻的同時絕緣膜16的一部分也被蝕刻。由此形成具有步階的閘極絕緣膜17。
另外，在該蝕刻製程中，如圖2H所示，通道寬度方向上的氧化物半導體膜19的側面和閘極絕緣膜28的側面之間的最短間隔較佳為0.5μm以上且1.5μm以下。其結果是，可以防止在後面形成的閘極電極29和氧化物半導體膜19之間的短路，從而可以提高良率。
接著，如圖2I及2J所示，形成閘極電極29及電極30。下面示出閘極電極29及電極30。首先，藉由濺射法、CVD法、蒸鍍法等形成導電膜。在導電膜上藉由使用第五光罩的光微影製程形成遮罩。接著，使用該遮罩對導電膜的一部分進行蝕刻來形成閘極電極29及電極30。然後，去除遮罩。
另外，如圖2I所示，以在通道長度方向上閘極電極29的端部位於閘極絕緣膜28上的方式形成閘極電極29及電極30。此外，如圖2J所示，以在通道寬度方向上使閘極電極29隔著閘極絕緣膜28與氧化物半導體膜19的側面相對的方式，即以閘極電極29的端部位於氧化物半導體膜19的端部的外側的方式形成閘極電極29及電極 30。
可以藉由上述製程製造電晶體50。
另外，在圖2G及2H中，在形成閘極絕緣膜28之後藉由光微影製程形成遮罩，對閘極絕緣膜17的一部分進行蝕刻，從而形成使閘極電極15的一部分露出的開口部28c。接著，也可以以在開口部28c中與閘極電極15連接的方式形成閘極電極29a。其結果是，可以製造閘極電極15和閘極電極29a連接的電晶體51(參照圖3A至3C)。也就是說，可以使閘極電極15和閘極電極29a具有相同的電位。
此外，如圖4A至4C所示的電晶體52，也可以採用在通道寬度方向上閘極電極29b的端部位於閘極電極15的外側的形狀。典型的是，如圖4C所示，在通道寬度方向上閘極電極29b的端部位於閘極電極15的端部的外側。
在本實施方式所示的電晶體中，當在通道寬度方向上閘極電極29、29a、29b隔著閘極絕緣膜28與氧化物半導體膜19的側面相對時，因閘極電極29、29a、29b的電場的影響而抑制氧化物半導體膜19的側面或其附近的寄生通道的產生。其結果是，可以得到臨界電壓時的汲極電流急劇上升且電特性優良的電晶體。
此外，藉由以與用作通道區域的氧化物半導體膜重疊的方式形成包含超過化學計量組成的氧的氧化物絕緣膜，能夠使該氧化物絕緣膜中的氧移動到氧化物半導 體膜中。由此，能夠減少氧化物半導體膜中的氧缺損量。
另外，在本實施方式中，由於利用以280℃以上且400℃以下的溫度進行加熱的電漿CVD法形成成為閘極絕緣膜28的絕緣膜，所以可以使氧化物半導體膜19中的氫、水等脫離。此外，在該製程中，氧化物半導體膜被露出的狀態下的加熱時間短，即使將藉由加熱處理的氧化物半導體膜的溫度設定為400℃以下，也可以製造其臨界電壓的變動量與在高溫下進行加熱處理而成的電晶體相等的電晶體。由此，可以縮減半導體裝置的成本。
根據上述記載，可以得到一種使用氧化物半導體的半導體裝置，其中抑制閘極BT應力所引起的寄生通道的形成。此外，可以得到一種電特性得到提高的使用氧化物半導體膜的半導體裝置。
注意，本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式2
在本實施方式中，參照圖式說明與實施方式1不同的半導體裝置及其製造方法。本實施方式與實施方式1的不同之處在於每個電晶體的保護膜都彼此不分離。
圖5A至5C示出半導體裝置所具有的電晶體60的俯視圖及剖面圖。圖5A至5C所示的電晶體60是通道蝕刻型電晶體。圖5A是電晶體60的俯視圖，圖5B是沿著圖5A的點劃線A-B的剖面圖，圖5C是沿著圖5A的 點劃線C-D的剖面圖。另外，在圖5A中，為了明確起見而省略基板11、閘極絕緣膜31、氧化物絕緣膜33、氧化物絕緣膜35、氮化物絕緣膜37等。
圖5B及5C所示的電晶體60包括：設置在基板11上的閘極電極15；形成在基板11及閘極電極15上的閘極絕緣膜31；隔著閘極絕緣膜31與閘極電極15重疊的氧化物半導體膜19；與氧化物半導體膜19接觸的一對電極20、21；閘極絕緣膜31、氧化物半導體膜19及一對電極20、21上的閘極絕緣膜38；以及閘極絕緣膜38上的閘極電極39。閘極絕緣膜38包括氧化物絕緣膜33、氧化物絕緣膜35及氮化物絕緣膜37。一對電極20、21的一個，在此與電極21連接的電極40形成在氮化物絕緣膜37上。另外，電極40用作像素電極。
在本實施方式所示的電晶體60中，在閘極電極15和閘極電極39之間設置有氧化物半導體膜19。此外，閘極絕緣膜38包括多個開口部。典型的是，閘極絕緣膜38包括在通道寬度方向上夾著氧化物半導體膜19的開口部38a、38b。開口部38a、38b還在閘極絕緣膜31中形成開口部。閘極絕緣膜38包括使一對電極20、21的一個露出的開口部38c。在圖5C所示的通道寬度方向上設置在閘極絕緣膜31及閘極絕緣膜38中的開口部38a、38b及閘極絕緣膜38上形成閘極電極39。在該開口部38a、38b中，閘極電極15和閘極電極39連接。在該開口部38a、38b的側面上，閘極電極39與氧化物半導體膜19的側面 相對。如圖5C所示，較佳的是，在通道寬度方向上氧化物半導體膜19的側面和開口部38a、38b的側面之間的最短間隔為0.5μm以上且1.5μm以下。典型的是，在開口部38a、38b中，與氧化物半導體膜19的側面最靠近的側面和氧化物半導體膜19的側面之間的間隔較佳為0.5μm以上且1.5μm以下。也就是說，氧化物半導體膜19的側面和閘極電極39之間的最短間隔較佳為0.5μm以上且1.5μm以下。其結果是，可以防止閘極電極39和氧化物半導體膜19之間的短路，從而可以提高良率。
在藉由蝕刻等加工的氧化物半導體膜的端部中，由於加工所引起的損傷而產生缺陷且雜質的附著等導致污染的產生。因此，因為被施加電場等的應力而氧化物半導體膜的端部容易活化而成為n型(低電阻)化。因而，在本實施方式中，與閘極電極15重疊的氧化物半導體膜19的端部容易n型化。在該n型化的端部設置在一對電極20和21之間時，n型化的區域成為載子路徑，因此形成寄生通道。然而，在如圖5C所示，當在通道寬度方向上閘極電極39與氧化物半導體膜19的側面隔著閘極絕緣膜38相對時，因閘極電極39的電場的影響而抑制氧化物半導體膜19的側面或其附近的寄生通道的產生。其結果是，可以得到臨界電壓時的汲極電流急劇上升且電特性優良的電晶體。
此外，因為藉由設置彼此連接的閘極電極15和閘極電極39可以遮蔽來自外部的電場，所以產生在基 板11和閘極電極15之間、閘極電極39上的帶電粒子等電荷不影響到氧化物半導體膜19。其結果是，可以抑制應力測試(例如，-GBT應力測試)所帶來的劣化以及汲極電壓不同時的通態電流的上升電壓的變動。
此外，藉由包括連接的閘極電極15和閘極電極39，減少臨界電壓的變動量。因此，在同時減少多個電晶體中的電特性的偏差。
此外，設置在氧化物半導體膜19上的閘極絕緣膜38包括包含超過化學計量組成的氧的氧化物絕緣膜。藉由加熱，氧的一部分從包含超過化學計量組成的氧的氧化物絕緣膜脫離。在進行TDS分析時，包含超過化學計量組成的氧的氧化物絕緣膜的換算為氧原子的氧脫離量為1.0×1018atoms/cm3以上或3.0×1020atoms/cm3以上。
在閘極絕緣膜38包括包含超過化學計量組成的氧的氧化物絕緣膜時，可以使閘極絕緣膜38所包含的氧的一部分移動到氧化物半導體膜19中，並減少氧化物半導體膜19所包含的氧缺損。其結果是，可以進一步減少氧化物半導體膜19所包含的氧缺損量。
在使用包含氧缺損的氧化物半導體膜形成的電晶體中，臨界電壓容易向負方向變動，而容易具有常開啟特性。這是因為由於氧化物半導體膜所包含的氧缺損而產生電荷且導致低電阻化。當電晶體具有常開啟特性時產生各種問題，諸如在工作時容易產生工作故障或者在非工作時耗電量增大等。另外，存在以下問題：即因經過時間 或進行應力測試而導致電晶體的電特性，典型的是臨界電壓的變動量的增大。
然而，在本實施方式所示的電晶體60中，設置在氧化物半導體膜19上的閘極絕緣膜38包括包含超過化學計量組成的氧的氧化物絕緣膜。其結果是，可以減少氧化物半導體膜19的氧缺損，從而得到具有常關閉特性的電晶體。此外，還可以減少因經過時間或進行應力測試而導致的電晶體的電特性，典型的是臨界電壓的變動。
下面，說明電晶體60的詳細結構。另外，省略由與實施方式1相同的元件符號表示的結構的說明。
閘極絕緣膜31可以適當地使用與實施方式1所示的閘極絕緣膜17相同的材料。
閘極絕緣膜38包括與氧化物半導體膜19接觸的氧化物絕緣膜33、與氧化物絕緣膜33接觸的氧化物絕緣膜35以及與氧化物絕緣膜35接觸的氮化物絕緣膜37。另外，氧化物絕緣膜33可以適當地使用與實施方式1所示的氧化物絕緣膜23相同的材料。氧化物絕緣膜35可以適當地使用與實施方式1所示的氧化物絕緣膜25相同的材料。氮化物絕緣膜37可以適當地使用與實施方式1所示的氮化物絕緣膜27相同的材料。
閘極電極39及電極40可以適當地使用與實施方式1所示的閘極電極29及電極30相同的材料。
接著，圖2A至2F以及圖6A至6D說明圖5A至5C所示的電晶體60的製造方法。另外，圖6A、6C是 表示圖5B所示的電晶體60的製程的通道長度方向上的剖面圖。圖6B、6D是表示圖5C所示的電晶體60的製程的通道寬度方向上的剖面圖。
與實施方式1同樣，經過圖2A至2F的製程在基板11上形成閘極電極15、絕緣膜16、氧化物半導體膜19、一對電極20、21、氧化物絕緣膜22、氧化物絕緣膜24、氮化物絕緣膜26。在該製程中進行使用第一光罩至第三光罩的光微影製程。
接著，在氮化物絕緣膜26上藉由使用第四光罩的光微影製程形成遮罩，然後使用該遮罩分別對氧化物絕緣膜22、氧化物絕緣膜24及氮化物絕緣膜26部分地進行蝕刻，從而形成包括氧化物絕緣膜33、氧化物絕緣膜35及氮化物絕緣膜37的閘極絕緣膜38。
另外，在該製程中，如圖6A所示，分別對氧化物絕緣膜33、氧化物絕緣膜35及氮化物絕緣膜37部分地進行蝕刻來形成在通道長度方向上使一對電極20、21的一個電極21露出的開口部38c，且如圖6B所示，在通道寬度方向上以夾著氧化物半導體膜19的方式形成開口部38a、38b。在通道寬度方向上氧化物半導體膜19的側面和開口部38a、38b的側面之間的最短間隔較佳為0.5μm以上且1.5μm以下。其結果是，可以防止在後面形成的閘極電極39和氧化物半導體膜19之間的短路，從而可以提高良率。此外，包括開口部38a、38b、38c的閘極絕緣膜38。
接著，如圖6C及6D所示，形成閘極電極39及電極40。下面示出閘極電極39及電極40的形成方法。首先，藉由濺射法、CVD法、蒸鍍法等形成導電膜，並且在導電膜上藉由使用第五光罩的光微影製程形成遮罩。接著，使用該遮罩對導電膜的一部分進行蝕刻來形成閘極電極39及電極40。然後，去除遮罩。
另外，如圖6D所示，以在通道寬度方向上使閘極電極39在開口部38a、38b的側面與氧化物半導體膜19的側面相對的方式，即以閘極電極39的端部位於氧化物半導體膜19的端部的外側的方式形成閘極電極39及電極40。
可以藉由上述製程製造電晶體60。
在本實施方式所示的電晶體中，當在通道寬度方向上閘極電極39在設置在閘極絕緣膜38的開口部38a、38b的側面與氧化物半導體膜19的側面相對時，因閘極電極39的電場的影響而抑制氧化物半導體膜19的側面或其附近的寄生通道的產生。其結果是，可以得到臨界電壓時的汲極電流急劇上升且電特性優良的電晶體。
此外，藉由以與用作通道區域的氧化物半導體膜重疊的方式形成包含超過化學計量組成的氧的氧化物絕緣膜，能夠使該氧化物絕緣膜中的氧移動到氧化物半導體膜中。由此，能夠減少氧化物半導體膜中的氧缺損量。
另外，在本實施方式中，由於利用在以280℃以上且400℃以下的溫度進行加熱的電漿CVD法形成成為 閘極絕緣膜28的絕緣膜，所以可以使氧化物半導體膜19中的氫、水等脫離。此外，在該製程中，氧化物半導體膜被露出的狀態下的加熱時間短，即使將藉由加熱處理的氧化物半導體膜的溫度設定為400℃以下，也可以製造其臨界電壓的變動量與在高溫下進行加熱處理而成的電晶體相等的電晶體。由此，可以縮減半導體裝置的成本。
根據上述記載，可以得到一種使用氧化物半導體的半導體裝置，其中抑制閘極BT應力所引起的寄生通道的形成。此外，可以得到一種電特性得到提高的使用氧化物半導體膜的半導體裝置。
注意，本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式3
在本實施方式中參照圖1A至1C以及圖7A至圖12C說明連接不同的閘極電極且使它們具有相同的電位時的實施方式1及實施方式2所示的雙閘極結構的電晶體的電特性。
注意，在此將使圖1A所示的閘極電極15和閘極電極29電短路並施加閘極電壓的驅動方法稱為雙閘極(dual gate)驅動。換言之，在進行雙閘極驅動時，閘極電極15的電壓和閘極電極29的電壓總是相等。
在此，對電晶體的電特性進行計算。圖7A和7B示出用於計算的電晶體的結構。另外，在計算時使用 元件模擬軟體Atlas(由Silvaco公司製造)。
圖7A所示的結構1的電晶體是雙閘極結構的電晶體。
結構1的電晶體的結構如下：在閘極電極201上形成絕緣膜203，在絕緣膜203上形成氧化物半導體膜205，在絕緣膜203及氧化物半導體膜205上形成一對電極207、208，在氧化物半導體膜205及一對電極207、208上形成絕緣膜209，在絕緣膜209上形成閘極電極213，並且閘極電極201和閘極電極213在形成在絕緣膜203及絕緣膜209中的開口部(未圖示)中連接。
圖7B所示的結構2的電晶體是單閘極結構的電晶體。
結構2的電晶體的結構如下：在閘極電極201上形成絕緣膜203，在絕緣膜203上形成氧化物半導體膜205，在絕緣膜203及氧化物半導體膜205上形成一對電極207、208，並且在氧化物半導體膜205及一對電極207、208上形成絕緣膜209。
注意，在計算時採用的條件如下：將閘極電極201的功函數ΦM設定為5.0eV；將絕緣膜203設定為介電常數為4.1的100nm厚的膜；作為氧化物半導體膜205設想In-Ga-Zn氧化物膜(In：Ga：Zn=1：1：1)單層；將In-Ga-Zn氧化物膜的能帶間隙Eg設定為3.15eV，電子親和力χ設定為4.6eV，相對介電常數設定為15，電子移動率設定為10cm2/Vs，施體密度Nd設定為3×1017 atoms/cm3；將一對電極207、208的功函數Φsd設定為4.6eV並使該一對電極207、208與氧化物半導體膜205形成歐姆接觸；將絕緣膜209的相對介電常數設定為4.1，將其厚度設定為100nm。注意，不考慮氧化物半導體膜205的缺陷能階或表面散射等的模型。此外，分別將電晶體的通道長度及通道寬度設定為10μm以及100μm。
〈初始特性偏差的減少〉
藉由採用具有結構1的電晶體那樣的雙閘極驅動，可以減少初始特性的偏差。這是因為藉由採用雙閘極驅動使Id-Vg特性的臨界電壓Vth的變動量小於具有結構2的電晶體。
在此，作為一個例子說明半導體膜的n型化所導致的Id-Vg特性的臨界電壓的負向漂移。
氧化物半導體膜中的施體離子的電荷量的總計為Q(C)，由閘極電極201、絕緣膜203及氧化物半導體膜205形成的電容為CBottom，由氧化物半導體膜205、絕緣膜209及閘極電極213形成的電容為CTop。算式1示出此時的具有結構1的電晶體的臨界電壓Vth的變動量△V。此外，算式2示出具有結構2的電晶體的臨界電壓Vth的變動量△V。
[算式1]
Figure 110135054-A0202-12-0046-1
Figure 110135054-A0202-12-0046-2
如算式1所示，因為在具有結構1的電晶體那樣的雙閘極驅動中，氧化物半導體膜中的施體離子和閘極電極之間的電容為CBottom和CTop的總和，所以臨界電壓的變動量減小。
此外，圖8A和8B示出分別在結構1及結構2的電晶體中計算汲極電壓為0.1V及1V時的電流電壓曲線而得到的結果。注意，圖8A是具有結構1的電晶體的電流電壓曲線，圖8B是具有結構2的電晶體的電流電壓曲線。在汲極電壓Vd為0.1V時，具有結構1的電晶體的臨界電壓為-2.26V，具有結構2的電晶體的臨界電壓為-4.73V。
藉由如具有結構1的電晶體那樣採用雙閘極驅動，減少臨界電壓的變動量。因此，在同時減少多個電晶體中的電特性的偏差。
另外，在此考慮到氧化物半導體膜中的施體離子所引起的臨界電壓的負向漂移，但是同樣地抑制絕緣膜203及絕緣膜209中的固定電荷、可動電荷或負的電荷 (被受體相似的能階俘獲的電子等)所引起的臨界電壓的正向漂移，所以減少偏差。
〈-GBT應力測試所引起的劣化的抑制〉
此外，藉由採用具有結構1的電晶體那樣的雙閘極驅動，可以減少-GBT應力測試所引起的劣化。下面說明可以減少-GBT應力測試所引起的劣化的理由。
作為第一理由有藉由採用雙閘極驅動不產生靜電壓力的點。圖9A示出標繪出在結構1的電晶體中分別對閘極電極201及閘極電極213施加-30V時的勢能等高線的圖。此外，圖9B示出沿著圖9A的A-B剖面的勢能。
氧化物半導體膜205是本質半導體，其中在對閘極電極201、213施加負的電壓而氧化物半導體膜205完全空乏化時，在閘極電極201和213之間完全不存在電荷。當在這種狀態下使閘極電極201和閘極電極213具有相同的電位時，如圖9B所示，閘極電極201的電位與閘極電極213的電位完全相同。因為電位相同，所以絕緣膜203、氧化物半導體膜205及絕緣膜209不受到靜電壓力。其結果是，不產生引起-GBT應力測試所引起的劣化的現象諸如可動離子或絕緣膜203及絕緣膜209中的載子的俘獲/解俘獲等。
作為第二理由有藉由採用雙閘極驅動，遮蔽來自FET的外部的電場的點。在此，圖10A示出在圖7A所示的結構1的電晶體中空氣中的帶電離子附著到閘極電 極213上的模型。圖10B示出在圖7B所示的結構2的電晶體中空氣中的帶電離子附著到絕緣膜209的模型。
如圖10B所示，在具有結構2的電晶體中，空氣中的帶正電粒子附著到絕緣膜209的表面上。當閘極電極201被施加負的電壓時，帶正電粒子附著到絕緣膜209。其結果是，如圖10B的箭頭所示，帶正電粒子的電場影響到氧化物半導體膜205與絕緣膜209的之間介面而造成實質上被施加正的偏壓的狀態。其結果是，可以認為臨界電壓漂移到負一側。
另一方面，如圖10A所示，在具有結構1的電晶體中即使帶正電粒子附著到閘極電極213的表面上，帶正電粒子也不影響到電晶體的電特性，因為如圖10A的箭頭所示閘極電極213遮蔽帶正電粒子的電場。也就是說，藉由包括閘極電極213可以電保護電晶體免受來自外部的電荷的影響，從而-GBT應力測試所引起的劣化得到抑制。
根據上述兩個理由，在雙閘極驅動的電晶體中抑制-GBT應力測試所引起的劣化。
〈汲極電壓不同時的通態電流的上升電壓的變動的抑制〉
在此說明採用結構2的情況下的汲極電壓不同時的通態電流的上升電壓的變動及其原因。
圖11A至11C所示的電晶體的結構如下：在閘極電極231上設置有閘極絕緣膜233，在閘極絕緣膜233 上設置有氧化物半導體膜235，在氧化物半導體膜235上設置有一對電極237、238，並且在閘極絕緣膜233、氧化物半導體膜235及一對電極237、238上設置有絕緣膜239。
注意，在計算時採用如下條件：將閘極電極231的功函數ΦM設定為5.0eV；將閘極絕緣膜233設定為介電常數為7.5的400nm厚的膜和介電常數為4.1的50nm厚的膜的疊層結構；作為氧化物半導體膜235設想In-Ga-Zn氧化物膜(In：Ga：Zn=1：1：1)單層；將In-Ga-Zn氧化物膜的能帶間隙Eg設定為3.15eV，電子親和力χ設定為4.6eV，相對介電常數設定為15，電子移動率設定為10cm2/Vs，施體密度Nd設定為1×1013atoms/cm3；將一對電極237、238的功函數Φsd設定為4.6eV並使該一對電極237、238與氧化物半導體膜235形成歐姆接觸；將絕緣膜239的相對介電常數設定為3.9，將其厚度設定為550nm。注意，不考慮氧化物半導體膜235的缺陷能階或表面散射等的模型。此外，分別將電晶體的通道長度及通道寬度設定為3μm以及50μm。
接著，圖11B及11C示出在圖11A所示的電晶體中帶正電粒子附著到絕緣膜239的表面上的電晶體的模型。另外，圖11B具有在絕緣膜239的表面上均勻地假定固定正電荷的結構，而圖11C具有在絕緣膜239的表面上部分地假定固定正電荷的結構。
圖12A至12C示出計算圖11A至11C所示的 電晶體的電特性而得到的結果。
如圖12A所示，當在圖11A所示的電晶體的絕緣膜239上不假定固定正電荷時，汲極電壓(Vd)為1V及10V時的上升電壓大致一致。
另一方面，如圖12B所示，當在圖11B所示的電晶體的絕緣膜239上均勻地假定固定正電荷時，臨界電壓負向漂移。此外，汲極電壓(Vd)為1V及10V時的上升電壓大致一致。
如圖12C所示，當在圖11C所示的電晶體的絕緣膜239上部分地假定正的固定正電荷時，汲極電壓(Vd)為1V及10V時的上升電壓互不相同。
另一方面，因為在具有結構1的電晶體中設置有閘極電極213，所以如上述〈-GBT應力測試所引起的劣化的抑制〉中說明那樣閘極電極213遮蔽來自外部的帶電粒子的電場，帶電粒子不影響到電晶體的電特性。也就是說，藉由包括閘極電極213可以電保護電晶體免受來自外部的電荷的影響，從而可以抑制汲極電壓不同時的通態電流的上升電壓的變動。
根據上述記載，藉由採用雙閘極結構並對各閘極電極施加任意電壓，可以抑制-GBT應力測試所引起的劣化及汲極電壓不同時的通態電流的上升電壓的變動。此外，藉由採用雙閘極結構並對各閘極電極施加具有相同電位的電壓，可以減少初始特性的偏差並抑制-GBT應力測試所引起的劣化及汲極電壓不同時的通態電流的上升電 壓的變動。
注意，本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式4
在實施方式1至實施方式3所示的電晶體中，可以根據需要在基板11與閘極電極15之間設置基底絕緣膜。作為基底絕緣膜的材料，可以舉出氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等。另外，作為基底絕緣膜的材料，藉由使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等，可以抑制雜質，典型的為鹼金屬、水、氫等從基板11擴散到氧化物半導體膜19中。
基底絕緣膜可以利用濺射法、CVD法等來形成。
注意，本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式5
在實施方式1至實施方式4所示的電晶體中，可以根據需要使閘極絕緣膜17採用層疊結構。這裡，參照圖13A至13C並使用實施方式1所示的電晶體50說明閘極絕緣膜17的結構。
如圖、13A所示，作為閘極絕緣膜17的結構可 以採用從閘極電極15一側依次層疊氮化物絕緣膜17a及氧化物絕緣膜17b的疊層結構。藉由在閘極電極15一側設置氮化物絕緣膜17a，可以防止來自閘極電極15的雜質，典型的是氫、氮、鹼金屬或鹼土金屬等移動到氧化物半導體膜19中。
此外，藉由在氧化物半導體膜19一側設置氧化物絕緣膜17b，可以降低在閘極絕緣膜17與氧化物半導體膜19之間的介面的缺陷態密度。其結果是，可以得到電特性的劣化少的電晶體。此外，與氧化物絕緣膜25同樣地，藉由使用包含超過化學計量組成的氧的氧化物絕緣膜形成氧化物絕緣膜17b，可以進一步降低在閘極絕緣膜17與氧化物半導體膜19之間的介面的缺陷態密度，所以是較佳的。
如圖13B所示，閘極絕緣膜17可以採用從閘極電極15一側依次層疊缺陷少的氮化物絕緣膜17c、氫阻擋性高的氮化物絕緣膜17d及氧化物絕緣膜17b的疊層結構。藉由作為閘極絕緣膜17設置缺陷少的氮化物絕緣膜17c，可以提高閘極絕緣膜17的絕緣耐壓。此外，藉由設置氫阻擋性高的氮化物絕緣膜17d，可以防止來自閘極電極15及氮化物絕緣膜17c的氫移動到氧化物半導體膜19中。
以下示出圖13B所示的氮化物絕緣膜17c、17d的製造方法的一個例子。首先，藉由將矽烷、氮和氨的混合氣體用作源氣體的電漿CVD法形成缺陷少的氮化 矽膜作為氮化物絕緣膜17c。接著，將源氣體切換為矽烷和氮的混合氣體而形成氫濃度低且能夠阻擋氫的氮化矽膜作為氮化物絕緣膜17d。藉由採用上述形成方法，可以形成層疊有缺陷少且具有氫阻擋性的氮化物絕緣膜的閘極絕緣膜17。
如圖13C所示，閘極絕緣膜17可以採用從閘極電極15一側依次層疊雜質阻擋性高的氮化物絕緣膜17e、缺陷少的氮化物絕緣膜17c、氫阻擋性高的氮化物絕緣膜17d及氧化物絕緣膜17b的疊層結構。藉由作為閘極絕緣膜17設置雜質阻擋性高的氮化物絕緣膜17e，可以防止來自閘極電極15的雜質，典型的是氫、氮、鹼金屬或鹼土金屬等移動到氧化物半導體膜19中。
以下示出圖13C所示的氮化物絕緣膜17e、17c、17d的製造方法的一個例子。首先，藉由將矽烷、氮和氨的混合氣體用作源氣體的電漿CVD法形成雜質阻擋性高的氮化矽膜作為氮化物絕緣膜17e。接著，藉由增加氨流量，形成缺陷少的氮化矽膜作為氮化物絕緣膜17c。接著，將源氣體切換為矽烷和氮的混合氣體而形成氫濃度低且能夠阻擋氫的氮化矽膜作為氮化物絕緣膜17d。藉由採用上述形成方法，可以形成層疊有缺陷少且具有雜質阻擋性的氮化物絕緣膜的閘極絕緣膜17。
注意，本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式6
作為設置在實施方式1至實施方式5所示的電晶體中的一對電極20、21，可以使用鎢、鈦、鋁、銅、鉬、鉻或鉭或者其合金等容易與氧鍵合的導電材料。其結果是，氧化物半導體膜19中所含的氧與一對電極20、21中所含的導電材料鍵合，氧缺損區域形成在氧化物半導體膜19中。此外，有時形成一對電極20、21的導電材料的構成元素的一部分混入氧化物半導體膜19。其結果是，如圖14所示，低電阻區域19a、19b形成在氧化物半導體膜19中的與一對電極20、21接觸的區域附近。低電阻區域19a、19b形成在閘極絕緣膜17與一對電極20、21之間以與一對電極20、21接觸。低電阻區域19a、19b由於導電性高，所以可以降低氧化物半導體膜19與一對電極20、21之間的接觸電阻，因此可以增大電晶體的通態電流。
另外，一對電極20、21也可以具有上述容易與氧鍵合的導電材料和氮化鈦、氮化鉭、釕等不容易與氧鍵合的導電材料的疊層結構。藉由採用上述疊層結構，能夠防止一對電極20、21與氧化物絕緣膜23之間的介面處的一對電極20、21的氧化，由此能夠抑制一對電極20、21被高電阻化。
注意，本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式7
在本實施方式中，參照圖式對包括與實施方式1至實施方式6相比能夠進一步減少氧化物半導體膜中的缺陷量的電晶體的半導體裝置進行說明。本實施方式所說明的電晶體與實施方式1至實施方式6之間的不同點在於，本實施方式所示的電晶體包括層疊有氧化物半導體膜的多層膜。在此，參照實施方式1說明電晶體的詳細內容。
圖15A至15D示出半導體裝置所具有的電晶體70的俯視圖及剖面圖。圖15A是電晶體70的俯視圖，圖15B是沿著圖15A的點劃線A-B的剖面圖，圖15C是沿著圖15A的點劃線C-D的剖面圖。另外，在圖15A中，為了明確起見而省略基板11、閘極絕緣膜17、氧化物絕緣膜23、氧化物絕緣膜25、氮化物絕緣膜27等。
圖15A至15C所示的電晶體70包括：設置在基板11上的閘極電極15；閘極絕緣膜17；隔著閘極絕緣膜17與閘極電極15重疊的多層膜47；與多層膜47接觸的一對電極20、21；閘極絕緣膜17、多層膜47及一對電極20、21上的閘極絕緣膜28；以及閘極絕緣膜28及閘極絕緣膜17上的閘極電極29。此外，閘極絕緣膜28包括氧化物絕緣膜23、氧化物絕緣膜25及氮化物絕緣膜27。此外，一對電極20、21的一個，即在此的與電極21連接的電極30形成在閘極絕緣膜17上。另外，電極30用作像素電極。
在本實施方式所示的電晶體70中，多層膜47包括氧化物半導體膜19及氧化物半導體膜49a。即，多層 膜47為兩層結構。另外，將氧化物半導體膜19的一部分用作通道區域。此外，以與多層膜47接觸的方式形成有氧化物絕緣膜23。在氧化物半導體膜19與氧化物絕緣膜23之間設置有氧化物半導體膜49a。此外，以與氧化物絕緣膜23接觸的方式形成有氧化物絕緣膜25。
氧化物半導體膜49a是由構成氧化物半導體膜19的元素中的一種以上構成的氧化物膜。因此，由於氧化物半導體膜19與氧化物半導體膜49a之間的介面不容易產生介面散射。由此，由於在該介面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
作為氧化物半導體膜49a典型是In-Ga氧化物膜、In-Zn氧化物膜或In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd)，並且與氧化物半導體膜19相比，氧化物半導體膜49a的導帶底端的能量較接近於真空能階，典型的是，氧化物半導體膜49a的導帶底端的能量和氧化物半導體膜19的導帶底端的能量之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換而言之，氧化物半導體膜49a的電子親和力與氧化物半導體膜19的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或者0.15eV以上，且2eV以下、1eV以下、0.5eV以下或者0.4eV以下。
氧化物半導體膜49a藉由包含In提高載子移動率(電子移動率)，所以是較佳的。
藉由使氧化物半導體膜49a具有其原子數比高於In的原子數比的Al、Ga、Y、Zr、La、Ce或Nd，有時具有如下效果：(1)增大氧化物半導體膜49a的能隙。 (2)減小氧化物半導體膜49a的電子親和力。(3)遮蔽來自外部的雜質。(4)氧化物半導體膜49a的絕緣性比氧化物半導體膜19高。(5)由於Al、Ga、Y、Zr、La、Ce或Nd是與氧的鍵合力強的金屬元素，所以不容易產生氧缺損。
在氧化物半導體膜49a為In-M-Zn氧化物膜的情況下，當In和M之總和為100atomic%時，In與M的原子百分比為如下：In的原子百分比低於50atomic%且M的原子百分比為50atomic%以上或者In的原子百分比低於25atomic%且M的原子百分比為75atomic%以上。
另外，當氧化物半導體膜19及氧化物半導體膜49a為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)時，氧化物半導體膜49a中所含的M(Al、Ga、Y、Zr、La、Ce或Nd)的原子數比大於氧化物半導體膜19中所含的M的原子數比，典型的是，氧化物半導體膜49a中所含的M的原子數比為氧化物半導體膜19中所含的M的原子數比率的1.5倍以上，2倍以上或3倍以上。
另外，當氧化物半導體膜19及氧化物半導體膜49a為In-M-Zn氧化物膜(M為Al、Ga、Y、Zr、La、Ce或Nd)時，並且氧化物半導體膜49a的原子數比為 In：M：Zn=x1：y1：z1，且氧化物半導體膜19的原子數比為In：M：Zn=x2：y2：z2的情況下，y1/x1大於y2/x2或y1/x1為y2/x2的1.5倍以上。或者，y1/x1為y2/x2的2倍以上，並且y1/x1為y2/x2的3倍以上。此時，當在氧化物半導體膜中y2為x2以上時，可以使使用該氧化物半導體膜的電晶體具有穩定的電特性，因此是較佳的。
當氧化物半導體膜19是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd等)時，在用於形成氧化物半導體膜19的靶材中，假設金屬元素的原子數比為In：M：Zn=x1：y1：z1時，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，可以使用作氧化物半導體膜19的CAAC-OS膜容易形成。作為靶材的金屬元素的原子數比的典型例子，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2等。
當氧化物半導體膜49a是In-M-Zn氧化物膜(M是Al、Ga、Y、Zr、La、Ce或Nd等)時，在用於形成氧化物半導體膜49a的靶材中，假設金屬元素的原子數比為In：M：Zn=x2：y2：z2時，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z2/y2為1以上且6以下，可以使用作氧化物半導體膜49a的CAAC-OS膜容易形成。作為靶材的金屬元素的原子數比的典型例子，可以舉出In：M：Zn=1：3：2、 In：M：Zn=1：3：4、In：M：Zn=1：3：6、In：M：Zn=1：3：8等。
另外，氧化物半導體膜19及氧化物半導體膜49a的原子數比作為誤差包括上述原子數比的±40%的變動。
當在後面形成氧化物絕緣膜25時，氧化物半導體膜49a還用作緩和氧化物半導體膜19所受到的損傷的膜。
將氧化物半導體膜49a的厚度設定為3nm以上且100nm以下或3nm以上且50nm以下。
另外，氧化物半導體膜49a與氧化物半導體膜19同樣地例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS、多晶結構、下述微晶結構或非晶結構。
氧化物半導體膜49a例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，氧化物半導體膜19及氧化物半導體膜49a也可以是具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時採用例如層疊有非晶結構的區域、微晶 結構的區域、多晶結構的區域、CAAC-CS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
在此，在氧化物半導體膜19與氧化物絕緣膜23之間設置有氧化物半導體膜49a。因此，在氧化物半導體膜49a與氧化物絕緣膜23之間即使因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體膜19之間有間隔。其結果是，在氧化物半導體膜19中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜19與陷阱能階之間有間隔時，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物半導體膜49a能夠遮蔽來自外部的雜質，所以可以減少從外部移動到氧化物半導體膜19中的雜質量。另外，在氧化物半導體膜49a中不容易形成氧缺損。由此，能夠減少氧化物半導體膜19中的雜質濃度及氧缺損量。
此外，氧化物半導體膜19及氧化物半導體膜49a不以簡單地層疊各膜的方式來形成，而是以形成連續接合(在此，特指在各膜之間導帶底端的能量產生連續的變化的結構)的方式來形成。換而言之，採用在各膜之間的介面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊有的氧化物半 導體膜19與氧化物半導體膜49a之間，能帶則失去連續性，因此，載子在介面被俘獲或者因再結合而消失。
為了形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各室中，較佳為使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以盡可能地去除對氧化物半導體膜來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
另外，如圖15D所示的電晶體71那樣，包括隔著閘極絕緣膜17與閘極電極15重疊的多層膜48及與多層膜48接觸的一對電極20、21。
多層膜48包括氧化物半導體膜49b、氧化物半導體膜19及氧化物半導體膜49a。即，多層膜48具有三層結構。此外，氧化物半導體膜19用作通道區域。
此外，閘極絕緣膜17與氧化物半導體膜49b相接觸。即，在閘極絕緣膜17與氧化物半導體膜19之間設置有氧化物半導體膜49b。
此外，多層膜48與氧化物絕緣膜23相接觸。另外，氧化物半導體膜49a與氧化物絕緣膜23相接觸。即，在氧化物半導體膜19與氧化物絕緣膜23之間設置有氧化物半導體膜49a。
氧化物半導體膜49b可以適當地使用與氧化物 半導體膜49a同樣的材料及形成方法。
較佳為氧化物半導體膜49b的厚度比氧化物半導體膜19的厚度薄。藉由將氧化物半導體膜49b的厚度設定為1nm以上且5nm以下或1nm以上且3nm以下，可以減少電晶體的臨界電壓的變動量。
本實施方式所示的電晶體在氧化物半導體膜19與氧化物絕緣膜23之間設置有氧化物半導體膜49a。因此，在氧化物半導體膜49a與氧化物絕緣膜23之間即使因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體膜19之間有間隔。其結果是，在氧化物半導體膜19中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。然而，當氧化物半導體膜19與陷阱能階之間有間隔時，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，由於氧化物半導體膜49a能夠遮蔽來自外部的雜質，所以可以減少從外部移動氧化物半導體膜19的雜質量。此外，在氧化物半導體膜49a中不容易形成氧缺損。由此，能夠減少氧化物半導體膜19中的雜質濃度及氧缺損量。
另外，由於在閘極絕緣膜17與氧化物半導體膜19之間設置有氧化物半導體膜49b，並且在氧化物半導體膜19與氧化物絕緣膜23之間設置有氧化物半導體膜 49a，因此，能夠降低氧化物半導體膜49b與氧化物半導體膜19之間的介面附近的矽或碳的濃度、氧化物半導體膜19中的矽或碳的濃度或者氧化物半導體膜49a與氧化物半導體膜19之間的介面附近的矽或碳的濃度。其結果是，在多層膜48中，利用恆定光電流法導出的吸收係數低於1×10-3/cm或低於1×10-4/cm，即定域能階密度極低。
在具有這種結構的電晶體71中，因為包括氧化物半導體膜19的多層膜48中的缺陷極少，因此，能夠提高電晶體的電特性，典型的是能夠實現通態電流的增大及場效移動率的提高。另外，當進行應力測試的一個例子，即BT應力測試及光BT應力測試時，臨界電壓的變動量少，由此可靠性較高。
<電晶體的帶結構>
接著，參照圖16A至16C說明設置在圖15B所示的電晶體70中的多層膜47以及設置在圖15C所示的電晶體71的多層膜48的帶結構。
這裡，作為例子，使用能隙為3.15eV的In-Ga-Zn氧化物作為氧化物半導體膜19，使用能隙為3.5eV的In-Ga-Zn氧化物作為氧化物半導體膜49a。可以利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測量能隙。
氧化物半導體膜19及氧化物半導體膜49a的真空能階與價帶頂端之間的能量差(也稱為游離電位) 分別為8eV及8.2eV。另外，真空能階與價帶頂端之間的能量差可以利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)來測量。
因此，氧化物半導體膜19及氧化物半導體膜49a的真空能階與導帶底端之間的能量差(也稱為電子親和力)分別為4.85eV及4.7eV。
圖16A示意性地示出多層膜47的帶結構的一部分。這裡，對以與多層膜47接觸的方式設置氧化矽膜的情況進行說明。圖16A所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜19的導帶底端的能量，EcS2表示氧化物半導體膜49a的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖15B中相當於閘極絕緣膜17，EcI2在圖15B中相當於氧化物絕緣膜23。
如圖16A所示那樣，在氧化物半導體膜19及氧化物半導體膜49a中，導帶底端的能量沒有障壁而產生平緩的變化。換言之，可以說導帶底端的能量產生連續的變化。這是由於如下緣故：多層膜47含有與氧化物半導體膜19相同的元素，氧在氧化物半導體膜19與氧化物半導體膜49a之間移動而可以形成混合層。
從圖16A可知，多層膜47的氧化物半導體膜19成為井(well)，在使用多層膜47的電晶體中通道區域形成在氧化物半導體膜19中。另外，由於多層膜47的 導帶底端的能量產生連續的變化，所以也可以說氧化物半導體膜19與氧化物半導體膜49a連續地接合。
另外，如圖16A所示那樣，雖然在氧化物半導體膜49a與氧化物絕緣膜23之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物半導體膜49a，可以使氧化物半導體膜19與該陷阱能階離開。注意，當EcS1與EcS2之間的能量差小時，有時氧化物半導體膜19的電子越過該能量差到達陷阱能階。因電子在陷阱能階中被俘獲，在氧化物絕緣膜介面產生負的電荷，導致電晶體的臨界電壓漂移到正方向。因此，藉由將EcS1與EcS2之間的能量差設定為0.1eV以上或0.15eV以上，電晶體的臨界電壓變動得到降低而使電晶體具有穩定的電特性，所以是較佳的。
此外，圖16B示意性地示出多層膜47的帶結構的一部分，其是圖16A所示的帶結構的變形例子。這裡，對以與多層膜47接觸的方式設置氧化矽膜的情況進行說明。圖16B所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜19的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖15B中相當於閘極絕緣膜17，EcI2在圖15B中相當於氧化物絕緣膜23。
在圖15B所示的電晶體中，當形成一對電極20、21時，有時多層膜47的上方，即氧化物半導體膜49a被蝕刻。另一方面，在氧化物半導體膜19的頂面上，有 時在形成氧化物半導體膜49a時形成氧化物半導體膜19與氧化物半導體膜49a的混合層。
例如，在如下情況下，氧化物半導體膜49a中的Ga的含量比氧化物半導體膜19中的Ga的含量多。該情況是：氧化物半導體膜19是將原子數比為In：Ga：Zn=1：1：1的In-Ga-Zn氧化物或者原子數比為In：Ga：Zn=3：1：2的In-Ga-Zn氧化物用作濺射靶材形成的氧化物半導體膜；氧化物半導體膜49a是將原子數比為In：Ga：Zn=1：3：4的In-Ga-Zn氧化物、原子數比為In：Ga：Zn=1：3：2的In-Ga-Zn氧化物或者原子數比為In：Ga：Zn=1：3：6的In-Ga-Zn氧化物用作濺射靶材形成的氧化物半導體膜。因此，在氧化物半導體膜19的頂面上有可能形成GaOx層或其Ga含量比氧化物半導體膜19多的混合層。
因此，即使氧化物半導體膜49a被蝕刻，EcS1的位於EcI2一側的導帶底端的能量也會變高，有時成為如圖16B所示那樣的帶結構。
當形成如圖16B所示那樣的帶結構時，多層膜47有時在觀察通道區域的剖面時外觀上被觀察到只包括氧化物半導體膜19。然而，因為實質上在氧化物半導體膜19上形成有其Ga含量多於氧化物半導體膜19中的Ga含量的混合層，所以可以將該混合層認為第1.5層。另外，例如在藉由EDX分析等對多層膜47所包含的元素進行測量時，可以對氧化物半導體膜19的上方的組成進行 分析來確認該混合層。例如，當氧化物半導體膜19的上方的組成中的Ga含量多於氧化物半導體膜19的組成中的Ga含量時可以確認該混合層。
圖16C示意性地示出多層膜48的帶結構的一部分。這裡，對以與多層膜48接觸的方式設置氧化矽膜的情況進行說明。圖16C所示的EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物半導體膜19的導帶底端的能量，EcS2表示氧化物半導體膜49a的導帶底端的能量，EcS3表示氧化物半導體膜49b的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。此外，EcI1在圖15D中相當於閘極絕緣膜17，EcI2在圖15D中相當於氧化物絕緣膜23。
如圖16C所示那樣，在氧化物半導體膜49b、氧化物半導體膜19及氧化物半導體膜49a中，導帶底端的能量沒有障壁而產生平緩的變化。換言之，可以說導帶底端的能量產生連續的變化。這是由於如下緣故：多層膜48含有與氧化物半導體膜19相同的元素，且氧在氧化物半導體膜19與氧化物半導體膜49b之間以及在氧化物半導體膜19與氧化物半導體膜49a之間移動而可以形成混合層。
從圖16C可知，多層膜48的氧化物半導體膜19成為井(well)，在使用多層膜48的電晶體中通道區域形成在氧化物半導體膜19中。另外，由於多層膜48的導帶底端的能量產生連續的變化，所以也可以說氧化物半 導體膜49b、氧化物半導體膜19與氧化物半導體膜49a連續地接合。
另外，雖然在氧化物半導體膜19與氧化物絕緣膜23之間的介面附近、氧化物半導體膜19與閘極絕緣膜17之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是如圖16C所示，藉由設置氧化物半導體膜49a、49b，可以使氧化物半導體膜19與該陷阱能階離開。注意，當EcS1與EcS2之間的能量差及EcS1與EcS3之間的能量差小時，有時氧化物半導體膜19的電子越過該能量差到達陷阱能階。因電子在陷阱能階中被俘獲，在氧化物絕緣膜介面產生負的電荷，導致電晶體的臨界電壓漂移到正方向。因此，藉由將EcS1與EcS2之間的能量差及EcS1與EcS3之間的能量差設定為0.1eV以上或0.15eV以上，電晶體的臨界電壓變動得到降低而使電晶體具有穩定的電特性，所以是較佳的。
注意，本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式8
在本實施方式中，對能夠用於包含在上述實施方式所說明的半導體裝置中的電晶體的氧化物半導體膜的一個方式進行說明。
氧化物半導體膜可以由如下氧化物半導體構成：單晶結構的氧化物半導體(以下，稱為單晶氧化物半 導體)、多晶結構的氧化物半導體(以下，稱為多晶氧化物半導體)、微晶結構的氧化物半導體(以下，稱為微晶氧化物半導體)及非晶結構的氧化物半導體(以下，稱為非晶氧化物半導體)中的一種以上；CAAC-OS膜；非晶氧化物半導體及具有晶粒的氧化物半導體。以下對單晶氧化物半導體、CAAC-OS、多晶氧化物半導體、微晶氧化物半導體以及非晶氧化物半導體進行說明。
〈單晶氧化物半導體〉
單晶氧化物半導體膜是雜質濃度低且缺陷態密度低(氧缺損少)的氧化物半導體膜。由此，可以降低載子密度。因此，使用單晶氧化物半導體膜的電晶體很少具有常開啟電特性。此外，因為單晶氧化物半導體膜的雜質濃度低且缺陷態密度低，所以載子陷阱有時變少。因此，使用單晶氧化物半導體膜的電晶體的電特性變動小，而成為可靠性高的電晶體。
注意，氧化物半導體膜的缺陷越少其密度越高。氧化物半導體膜的結晶性越高其密度越高。氧化物半導體膜的氫等雜質的濃度越低其密度越高。單晶氧化物半導體膜的密度比CAAC-OS膜的密度高。CAAC-OS膜的密度比微晶氧化物半導體膜的密度高。多晶氧化物半導體膜的密度比微晶氧化物半導體膜的密度高。微晶氧化物半導體膜的密度比非晶氧化物半導體膜的密度高。
〈CAAC-OS〉
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一。包括在CAAC-OS膜中的結晶部具有c軸配向性。在平面TEM影像中，包括在CAAC-OS膜中的結晶部的面積為2500nm2以上、5μm2以上或1000μm2以上；在剖面TEM影像中，該結晶部的含量為50%以上、80%以上或95%以上，則成為其物理性質類似於單晶的薄膜。
在CAAC-OS膜的透射電子顯微鏡(TEM：Transmission Electron Microscope)圖像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。在本說明書中，“平行”是指兩條直線所形成的角度為-10°以上且10°以下，因此也包括角度為-5°以上且5°以下的情況。“垂直”是指兩條直線所形成的角度為80°以上且100°以下，因此也包括角度為85°以上且95°以下的情況。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知 在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
此外，在對CAAC-OS膜進行電子繞射時，觀察到表示配向性的斑點(亮點)。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZn氧化物的(00x)面(x為整數)，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZn氧化物的結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZn氧化物的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS 膜中，雖然a軸及b軸的配向在不同的結晶部之間沒有規律性，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的a-b面平行的面。
結晶是在形成CAAC-OS膜時或在進行加熱處理等晶化處理時形成的。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的結晶度不一定均勻。例如，當CAAC-OS膜的結晶部是由於CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的結晶度高於被形成面附近的結晶度。另外，還有如下情況：當對CAAC-OS膜添加雜質時，被添加了雜質的區域的結晶度改變，所以CAAC-OS膜中的結晶度根據區域而不同。
當利用out-of-plane法分析CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶部。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導 體膜的主要成分以外的元素。尤其是，某一種元素如矽等與氧的鍵合力比包括在氧化物半導體膜中的金屬元素與氧的鍵合力強，該元素會奪取氧化物半導體膜中的氧，從而打亂氧化物半導體膜的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果包含在氧化物半導體膜內，也會打亂氧化物半導體膜的原子排列，導致結晶性下降。包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺損有時成為載子陷阱或因俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺損少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，採用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟)。此外，在高純度本質或實質上高純度本質的氧化物半導體膜中載子陷阱少。因此，採用該氧化物半導體膜的電晶體的電特性變動小，於是成為可靠性高的電晶體。被氧化物半導體膜的載子陷阱俘獲的電荷直到被釋放需要的時間長，有時像固定電荷那樣動作。所以，採用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
〈多晶氧化物半導體〉
在使用TEM觀察的多晶氧化物半導體膜的影像中，可以觀察到晶粒。多晶氧化物半導體膜所包括的晶粒例如在使用TEM的觀察影像中，在大多數情況下，粒徑為2nm以上且300nm以下、3nm以上且100nm以下或5nm以上且50nm以下。此外，例如在使用TEM觀察的多晶氧化物半導體膜的影像中，有時可以確認到晶界。
多晶氧化物半導體膜具有多個晶粒，該多個晶粒有時晶體配向不同。此外，例如在使用XRD裝置並採用out-of-plane法對多晶氧化物半導體膜進行分析時，有時出現一個或多個峰值。例如，在多晶的IGZO膜中，有時出現表示配向的2θ為31°附近的峰值或表示多種配向的多個峰值。
因為多晶氧化物半導體膜具有高結晶性，所以有時具有高電子移動率。因此，使用多晶氧化物半導體膜的電晶體具有高場效移動率。但是，多晶氧化物半導體膜有時在晶界產生雜質的偏析。多晶氧化物半導體膜的晶界成為缺陷能階。由於多晶氧化物半導體膜的晶界有時成為載子發生源、陷阱能階，因此有時與使用CAAC-OS膜的電晶體相比，使用多晶氧化物半導體膜的電晶體的電特性變動大，且可靠性低。
〈微晶氧化物半導體〉
在使用TEM觀察的微晶氧化物半導體膜的影像中，有時不能明確地觀察到結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶體(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。例如，在使用TEM觀察nc-OS膜時，有時不能明確地確認到晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由其中利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。在對nc-OS膜進行使用其束徑比結晶部大(例如，50nm以上)的電子射線的電子繞射(也稱為選區電子繞射)時，觀察到類似於光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小(例如，1nm以上且30nm以下)的電子射線的電子繞射(也稱為奈米束電子繞射)時，觀察到斑點。在對nc-OS膜進 行奈米束電子繞射時，還有時觀察到如圓圈那樣的(環狀的)亮度高的區域。在對nc-OS膜進行奈米束電子繞射時，還有時還觀察到環狀的區域內的多個斑點。
圖17示出對具有nc-OS膜的樣本以改變測量位置的方式進行了奈米束電子繞射的例子。在此，將樣本沿著垂直於nc-OS膜的被形成面的方向截斷，使其厚度減薄以使其厚度為10nm以下。在此，使電子束徑為1nm的電子線從垂直於樣本的截斷面的方向入射。從圖17可知，藉由對具有nc-OS膜的樣本進行奈米束電子繞射獲得表示晶面的繞射圖案，但是觀察不到特定方向上的晶面的配向性。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式9
在實施方式1至實施方式8所示的電晶體的製造方法中，可以在形成一對電極20、21之後，將氧化物半導體膜19暴露於產生在氧化氛圍中的電漿，來對氧化物半導體膜19供應氧。氧化氛圍的例子為氧、臭氧、一氧化二 氮、二氧化氮等的氛圍。而且，在該電漿處理中，較佳為將氧化物半導體膜19暴露於在對基板11一側不施加偏壓的狀態下產生的電漿中。其結果是，能夠不使氧化物半導體膜19受損傷，且能供應氧，可以減少氧化物半導體膜19中的氧缺損量。此外，可以去除因蝕刻處理而殘留在氧化物半導體膜19的表面上的雜質諸如氟、氯等鹵素等。較佳為在進行300℃以上的加熱的同時進行該電漿處理。電漿中的氧與氧化物半導體膜19中的氫鍵合而成為水。由於對基板進行加熱，所以該水從氧化物半導體膜19脫離。其結果是，可以減少氧化物半導體膜19中的含氫量及含水量。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式10
雖然上述實施方式所公開的氧化物半導體膜可以利用濺射法形成，但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜： 將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上起反應。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室中，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以利用真空抽氣將第一源氣體排出來代替引入惰性氣體，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適合用於形成微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、氧化物半導體膜、無機絕緣膜等各種膜，例如，當形成InGaZnO膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式 為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。二甲基鋅的化學式為Zn(CH3)2。但是，不侷限於上述組合，也可以使用三乙基銦(化學式為In(C2H5)3)代替三甲基銦，使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入Zn(CH3)2和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。也可以使用Zn(C2H5)2氣體。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
實施方式11
藉由使用在上述實施方式中示出一個例子的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。 此外，藉由將包括電晶體的驅動電路的一部分或整個部分形成在與像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。在本實施方式中，參照圖18A至圖19B來說明使用了在上述實施方式中示出一個例子的電晶體的顯示裝置的例子。注意，圖19A和19B是示出沿著圖18B中的M-N的點劃線的剖面結構的剖面圖。
在圖18A中，以圍繞設置在第一基板901上的像素部902的方式設置有密封材料905，並且，使用第二基板906進行密封。在圖18A中，在第一基板901上的與被密封材料905圍繞的區域不同的區域中，安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903和掃描線驅動電路904。此外，供應給信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位由FPC(Flexible printed circuit：撓性印刷電路)918及918b供應。
在圖18B和18C中，以圍繞設置在第一基板901上的像素部902和掃描線驅動電路904的方式設置有密封材料905。此外，在像素部902和掃描線驅動電路904上設置有第二基板906。因此，像素部902和掃描線驅動電路904與顯示元件一起被第一基板901、密封材料905以及第二基板906密封。在圖18B和18C中，在第一基板901上的與被密封材料905圍繞的區域不同的區域中，安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的信號線驅動電路903。在圖18B和18C中，供應給信 號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位由FPC918供應。
此外，圖18B和18C示出了另行形成信號線驅動電路903並將其安裝到第一基板901的例子，但是並不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)法、打線接合法、或者TAB(Tape Automated Bonding：捲帶式自動接合)法等。圖18A是利用COG法來安裝信號線驅動電路903和掃描線驅動電路904的例子，圖18B是利用COG法安裝信號線驅動電路903的例子，圖18C是利用TAB法安裝信號線驅動電路903的例子。
顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
本說明書中的顯示裝置是指影像顯示裝置。另外，顯示裝置還包括：安裝有連接器諸如FPC或TCP的模組；在TCP的端部上設置有印刷佈線板的模組；利用COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，可以應用上述實施方式所示的 電晶體。還可以將上述實施方式所示的電晶體應用於掃描線驅動電路所包括的緩衝電路。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。對於發光元件，將由電流或電壓來控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等因電作用而改變對比度的顯示媒體。圖19A示出了使用液晶元件來作為顯示元件的液晶顯示裝置的例子，圖19B示出了使用發光元件來作為顯示元件的發光顯示裝置的例子。
如圖19A和19B所示，半導體裝置包括連接端子電極915及端子電極916，並且，連接端子電極915及端子電極916藉由各向異性導電劑919而電連接到FPC918所包括的端子。
連接端子電極915由與第一電極930相同的導電膜形成，並且，端子電極916由與電晶體910及電晶體911的一對電極相同的導電膜形成。
此外，設置在第一基板901上的像素部902和掃描線驅動電路904包括多個電晶體，在圖19A和19B中示出了像素部902所包括的電晶體910和掃描線驅動電路904所包括的電晶體911。在圖19A中，在電晶體910及電晶體911上設置有絕緣膜924，在圖19B中，在絕緣膜924上還設置有平坦化膜921。
在本實施方式中，作為電晶體910及電晶體911可以使用上述實施方式所示的電晶體。藉由將上述實施方式所示的電晶體用作電晶體910及電晶體911，可以製造高顯示品質的顯示裝置。
此外，圖19B示出了在平坦化膜921上的與驅動電路用電晶體911的氧化物半導體膜926的通道區域重疊的位置設置有導電膜917的例子。在本實施方式中，由與第一電極930相同的導電膜來形成導電膜917。藉由將導電膜917設置在與氧化物半導體膜的通道區域重疊的位置，可以進一步減少BT應力測試前後的電晶體911的臨界電壓的變動量。此外，導電膜917的電位既可以與電晶體911的閘極電極的電位相同，也可以不同，並且，還可以將導電膜用作第二閘極電極。此外，導電膜917的電位也可以為GND、0V、浮動狀態或與驅動電路的最低電位(Vss，例如以源極電極的電位為標準時的源極電極的電位)相等的電位或與其大致相等的電位。
此外，導電膜917還具有遮蔽外部的電場的功能。就是說，導電膜917還具有不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其是遮蔽靜電的靜電遮蔽功能)。利用導電膜917的遮蔽功能，可以防止由於靜電等外部電場的影響而使電晶體的電特性發生變動。導電膜917可以用於上述實施方式所示的任何電晶體。
設置在像素部902中的電晶體910電連接到顯示元件以構成顯示面板。只要可以進行顯示就對顯示元件 沒有特別的限制，可以使用各種各樣的顯示元件。
在圖19A中，作為顯示元件的液晶元件913包括第一電極930、第二電極931以及液晶層908。另外，以夾持液晶層908的方式設置有用作配向膜的絕緣膜932及絕緣膜933。此外，第二電極931設置在第二基板906一側，並且第一電極930與第二電極931隔著液晶層908重疊。
此外，間隔物935是藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，且是為了控制第一電極930與第二電極931之間的間隔(單元間隙)而設置的。另外，也可以使用球狀間隔物。
另外，也可以採用不使用配向膜的呈現藍相的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成各向同性相之前呈現為藍相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合手性試劑的液晶組成物用於液晶層。由於包括呈現藍相的液晶和手性試劑的液晶組成物的回應時間較短，為1msec以下，並且因為它具有光學各向同性，所以不需要配向處理且視角依賴性較低。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。因此，可以提高液晶顯示裝置的生產率。
第一基板901和第二基板906被密封材料925 固定。作為密封材料925，可以使用熱固性樹脂、光硬化性樹脂等有機樹脂。
另外，上述實施方式中使用的包括氧化物半導體膜的電晶體具有優良的開關特性。另外，由於能夠得到較高的場效移動率，因此能夠進行高速驅動。由此，藉由在具有顯示功能的半導體裝置的像素部中使用上述電晶體，可以提供高品質的影像。另外，因為可以使用上述電晶體在同一基板上分別製造驅動電路和像素部，所以可以縮減半導體裝置的部件數量。
考慮到配置在像素部中的電晶體的洩漏電流等，將設置在液晶顯示裝置中的儲存電容器的大小設定為能夠在指定期間中保存電荷。藉由使用包括高純度的氧化物半導體膜的電晶體，由於設置具有各像素中的液晶電容的1/3以下或1/5以下的電容的儲存電容器就已足夠，所以可以提高像素的孔徑比。
此外，在顯示裝置中，適當地設置黑矩陣(遮光膜)、偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色因素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，也 可以採用RGBW(W表示白色)或對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，本發明的一個方式不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
在圖19B中，作為顯示元件的發光元件963與設置在像素部902中的電晶體910電連接。發光元件963的結構是第一電極930、發光層961以及第二電極931的疊層結構，但是，不侷限於所示的結構。根據從發光元件963取出光的方向等，可以適當地改變發光元件963的結構。
隔壁960使用有機絕緣材料或無機絕緣材料形成。特別佳為藉由如下方法來形成隔壁960：即，使用感光樹脂材料並在第一電極930上形成開口部，且將該開口部的側壁形成為具有連續曲率的傾斜面。
發光層961可以由單層構成，也可以由包含多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入發光元件963中，也可以在第二電極931及隔壁960上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、DLC膜等。此外，在由第一基板901、第二基板906以及密封材料936所密封的空間中設置有填充材料964並被密封。如 此，為了不使發光元件暴露於外部氣體中，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線硬化性樹脂薄膜等)、覆蓋材料來進行封裝(封入)。
作為密封材料936，可以使用熱固性樹脂或光硬化性樹脂等有機樹脂或者包括低熔點玻璃的玻璃粉等。上述玻璃粉對水或氧等雜質具有高阻擋性，所以是較佳的。此外，當使用玻璃粉來作為密封材料936時，如圖19B所示，藉由在絕緣膜924上設置玻璃粉，可以提高附著性。
作為填充材料964，除了氮或氬等惰性氣體以外，也可以使用紫外線硬化性樹脂或熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮即可。
另外，如果需要，也可以在發光元件的射出面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板、λ/2板)、濾色片等光學薄膜。此外，也可以在偏光板或者圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光以降低眩光的處理。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、共用電極、反電極等)，根據所取出的光的方向、設置電極的地方以及電極的圖案結構來選擇其透光性、反射性即可。
作為第一電極930、第二電極931，可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料。
此外，第一電極930和第二電極931可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或者其金屬氮化物中的一種或多種來形成。
此外，作為第一電極930和第二電極931，可以使用包含導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者苯胺、吡咯及噻吩中的兩種以上的共聚物或其衍生物等。
此外，由於電晶體容易因靜電等而損壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件來構成。
如上所述，藉由應用上述實施方式所示的電晶體，可以提供具有顯示功能的可靠性高的半導體裝置。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合而使用。
11:基板
15:閘極電極
17:閘極絕緣膜
19:氧化物半導體膜
20:電極
21:電極
23:氧化物絕緣膜
27:氮化物絕緣膜
28:閘極絕緣膜
29:閘極電極
30:電極
50:電晶體

Claims (5)

  1. 一種半導體裝置，包括：電晶體，包括：第一閘極電極；該第一閘極電極上的第一絕緣膜；該第一絕緣膜上的第一氧化物半導體膜；該第一氧化物半導體膜上的第二絕緣膜；以及該第二絕緣膜上的第二閘極電極；其中：該第一氧化物半導體膜位於該第一閘極電極與該第二閘極電極之間，該第二絕緣膜包含接觸該第一氧化物半導體膜的區域，該第一絕緣膜包含與該第一氧化物半導體膜重疊的第一區域和與該第一氧化物半導體膜不重疊的第二區域，該第一區域的膜厚大於該第二區域的膜厚，該第二閘極電極包含與該第二區域重疊的第三區域，該第二閘極電極的該第三區域位於低於該第一氧化物半導體膜之下表面的位置，以及在通道寬度方向上，該第二閘極電極之下表面包含接觸該第一絕緣膜之上表面的區域。
  2. 一種半導體裝置，包括：電晶體，包括：第一閘極電極； 該第一閘極電極上的第一絕緣膜；該第一絕緣膜上的包含In、Ga和Zn的第一氧化物半導體膜；該第一氧化物半導體膜上的第二絕緣膜；以及該第二絕緣膜上的第二閘極電極；其中：該第一氧化物半導體膜位於該第一閘極電極與該第二閘極電極之間，該第二絕緣膜包含接觸該第一氧化物半導體膜的區域，該第一絕緣膜包含與該第一氧化物半導體膜重疊的第一區域和與該第一氧化物半導體膜不重疊的第二區域，該第一區域的膜厚大於該第二區域的膜厚，該第二閘極電極包含與該第二區域重疊的第三區域，該第二閘極電極的該第三區域位於低於該第一氧化物半導體膜之下表面的位置，以及在通道寬度方向上，該第二閘極電極之下表面包含接觸該第一絕緣膜之上表面的區域。
  3. 一種半導體裝置，包括：電晶體，包括：第一閘極電極；該第一閘極電極上的第一絕緣膜；該第一絕緣膜上的氧化物半導體膜；該氧化物半導體膜上的第二絕緣膜；以及 該第二絕緣膜上的第二閘極電極；其中：在通道寬度方向的剖面圖中，該第一絕緣膜包含與該氧化物半導體膜重疊的第一區域，在通道寬度方向的剖面圖中，該第一絕緣膜包含與該第二絕緣膜、該第一閘極電極和該第二閘極電極皆不重疊的第二區域，在通道寬度方向的剖面圖中，該第二閘極電極包含與該第一閘極電極不重疊的第三區域，該第一區域的膜厚大於該第二區域的膜厚，以及在該第三區域中，該第二閘極電極的底面位於比該氧化物半導體膜的上表面更下方處。
  4. 一種半導體裝置，包括：電晶體，包括：第一閘極電極；該第一閘極電極上的第一絕緣膜；該第一絕緣膜上的氧化物半導體膜；該氧化物半導體膜上的第二絕緣膜；以及該第二絕緣膜上的第二閘極電極；其中：在通道寬度方向的剖面圖中，該第一絕緣膜包含與該氧化物半導體膜重疊的第一區域，在通道寬度方向的剖面圖中，該第一絕緣膜包含與該第二絕緣膜、該第一閘極電極和該第二閘極電極皆不重疊 的第二區域，在通道寬度方向的剖面圖中，該第二閘極電極包含與該第一閘極電極不重疊的第三區域，該第一區域的膜厚大於該第二區域的膜厚，以及在該第三區域中，該第二閘極電極的底面位於比該氧化物半導體膜的底面更下方處。
  5. 如請求項3或4之半導體裝置，其中，該第一絕緣膜具有氧化矽和氮化矽的層疊結構。
TW110135054A 2013-05-16 2014-05-06 半導體裝置 TWI802017B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-103708 2013-05-16
JP2013103708 2013-05-16

Publications (2)

Publication Number Publication Date
TW202215670A TW202215670A (zh) 2022-04-16
TWI802017B true TWI802017B (zh) 2023-05-11

Family

ID=51895521

Family Applications (5)

Application Number Title Priority Date Filing Date
TW108119812A TWI690085B (zh) 2013-05-16 2014-05-06 半導體裝置
TW109109236A TWI742574B (zh) 2013-05-16 2014-05-06 半導體裝置
TW110135054A TWI802017B (zh) 2013-05-16 2014-05-06 半導體裝置
TW103116089A TWI627751B (zh) 2013-05-16 2014-05-06 半導體裝置
TW107111955A TWI669824B (zh) 2013-05-16 2014-05-06 半導體裝置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW108119812A TWI690085B (zh) 2013-05-16 2014-05-06 半導體裝置
TW109109236A TWI742574B (zh) 2013-05-16 2014-05-06 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW103116089A TWI627751B (zh) 2013-05-16 2014-05-06 半導體裝置
TW107111955A TWI669824B (zh) 2013-05-16 2014-05-06 半導體裝置

Country Status (5)

Country Link
US (4) US9508861B2 (zh)
JP (5) JP6320840B2 (zh)
KR (4) KR102244511B1 (zh)
TW (5) TWI690085B (zh)
WO (1) WO2014185480A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9754971B2 (en) 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9461126B2 (en) 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9379192B2 (en) 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI646658B (zh) 2014-05-30 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
WO2016132681A1 (ja) * 2015-02-18 2016-08-25 出光興産株式会社 積層体及び積層体の製造方法
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI695513B (zh) * 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
CN104952879B (zh) * 2015-05-05 2018-01-30 深圳市华星光电技术有限公司 采用coa技术的双栅极tft基板结构
CN104821339B (zh) * 2015-05-11 2018-01-30 京东方科技集团股份有限公司 Tft及制作方法、阵列基板及制作驱动方法、显示装置
TWI595650B (zh) * 2015-05-21 2017-08-11 蘇烱光 適應性雙閘極金氧半場效電晶體
CN106298883B (zh) * 2015-06-04 2020-09-15 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
JP6698649B2 (ja) * 2015-06-18 2020-05-27 株式会社半導体エネルギー研究所 半導体装置
JP2017050537A (ja) 2015-08-31 2017-03-09 株式会社半導体エネルギー研究所 半導体装置
US10559697B2 (en) 2015-11-20 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
US20170168333A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and separation method
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
US10714633B2 (en) * 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US10114263B2 (en) 2015-12-18 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR20170096956A (ko) * 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기
CN105932032A (zh) * 2016-06-16 2016-09-07 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
US10475869B2 (en) 2016-08-23 2019-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device including display element and transistor
WO2018096425A1 (ja) 2016-11-23 2018-05-31 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
US11257959B2 (en) * 2017-12-06 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR102550633B1 (ko) * 2018-05-04 2023-07-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
CN108767016B (zh) * 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
CN110890385A (zh) * 2018-09-11 2020-03-17 夏普株式会社 薄膜晶体管基板、液晶显示装置及有机电致发光显示装置
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN109449157A (zh) * 2019-01-28 2019-03-08 南京中电熊猫平板显示科技有限公司 静电防护电路及制造方法、静电防护模块及液晶显示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN109920800A (zh) * 2019-02-28 2019-06-21 武汉华星光电半导体显示技术有限公司 一种显示装置及其制作方法
CN112186004A (zh) 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
KR20210004795A (ko) * 2019-07-04 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
JP7444436B2 (ja) * 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof
JP7520690B2 (ja) * 2020-10-26 2024-07-23 株式会社ジャパンディスプレイ 表示装置
JP7437359B2 (ja) * 2021-08-30 2024-02-22 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
TWI792545B (zh) * 2021-09-09 2023-02-11 力晶積成電子製造股份有限公司 基於氧化物半導體的鐵電記憶體
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034189A (en) * 2008-10-24 2010-09-16 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US20100264412A1 (en) * 2009-04-16 2010-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011096263A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201244112A (en) * 2011-03-11 2012-11-01 Sharp Kk Thin-film transistor, manufacturing method therefor, and display device

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6521474B2 (en) 1998-11-27 2003-02-18 Sanyo Electric Co., Ltd. Manufacturing method for reflection type liquid crystal display
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003051599A (ja) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US8314420B2 (en) 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7250627B2 (en) 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7309895B2 (en) 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217555B1 (ko) 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JPWO2010097862A1 (ja) 2009-02-24 2012-08-30 パナソニック株式会社 半導体メモリセル及びその製造方法並びに半導体記憶装置
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
KR101768786B1 (ko) 2009-07-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP5796760B2 (ja) 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
CN102428519B (zh) 2009-10-29 2014-08-06 松下电器产业株式会社 驱动半导体存储装置的方法
KR101750982B1 (ko) * 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101857693B1 (ko) * 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5743407B2 (ja) 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
KR20120130763A (ko) * 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101706081B1 (ko) 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101403409B1 (ko) 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
KR101732988B1 (ko) 2010-05-20 2017-05-08 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법
CN102269900B (zh) 2010-06-03 2013-04-24 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
KR20120006218A (ko) 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
KR101778224B1 (ko) 2010-10-12 2017-09-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
JP2012146956A (ja) 2010-12-20 2012-08-02 Canon Inc チャネルエッチ型薄膜トランジスタとその製造方法
US9006803B2 (en) * 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
TWI671911B (zh) 2011-05-05 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101969568B1 (ko) * 2011-05-20 2019-04-17 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101851567B1 (ko) 2011-07-04 2018-04-25 삼성전자주식회사 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102014876B1 (ko) 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8847220B2 (en) * 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878176B2 (en) 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034189A (en) * 2008-10-24 2010-09-16 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US20100264412A1 (en) * 2009-04-16 2010-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011096263A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201244112A (en) * 2011-03-11 2012-11-01 Sharp Kk Thin-film transistor, manufacturing method therefor, and display device

Also Published As

Publication number Publication date
US10043828B2 (en) 2018-08-07
JP6320840B2 (ja) 2018-05-09
JP2018139296A (ja) 2018-09-06
US9508861B2 (en) 2016-11-29
TWI742574B (zh) 2021-10-11
US20140340608A1 (en) 2014-11-20
KR102409894B1 (ko) 2022-06-15
KR20210045526A (ko) 2021-04-26
TWI669824B (zh) 2019-08-21
JP2014241404A (ja) 2014-12-25
KR102244511B1 (ko) 2021-04-23
TW202215670A (zh) 2022-04-16
US20170309650A1 (en) 2017-10-26
TW202029511A (zh) 2020-08-01
TW201937741A (zh) 2019-09-16
KR20160009646A (ko) 2016-01-26
US9728556B2 (en) 2017-08-08
JP2022022331A (ja) 2022-02-03
JP2020123733A (ja) 2020-08-13
KR102325150B1 (ko) 2021-11-10
JP2023129724A (ja) 2023-09-14
TWI690085B (zh) 2020-04-01
US20170040348A1 (en) 2017-02-09
KR20220084204A (ko) 2022-06-21
JP6684843B2 (ja) 2020-04-22
TW201842673A (zh) 2018-12-01
US20190006393A1 (en) 2019-01-03
WO2014185480A1 (en) 2014-11-20
TW201501317A (zh) 2015-01-01
JP7324826B2 (ja) 2023-08-10
KR20210134852A (ko) 2021-11-10
US10475819B2 (en) 2019-11-12
TWI627751B (zh) 2018-06-21

Similar Documents

Publication Publication Date Title
JP7324826B2 (ja) 半導体装置
KR102582722B1 (ko) 반도체 장치
JP2023144004A (ja) 半導体装置