CN102428519B - 驱动半导体存储装置的方法 - Google Patents
驱动半导体存储装置的方法 Download PDFInfo
- Publication number
- CN102428519B CN102428519B CN201080021659.5A CN201080021659A CN102428519B CN 102428519 B CN102428519 B CN 102428519B CN 201080021659 A CN201080021659 A CN 201080021659A CN 102428519 B CN102428519 B CN 102428519B
- Authority
- CN
- China
- Prior art keywords
- electrode
- resistance value
- grid electrode
- mentioned
- semiconductor storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000003860 storage Methods 0.000 title claims abstract description 34
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000002360 preparation method Methods 0.000 claims description 2
- 230000010287 polarization Effects 0.000 description 22
- 239000000758 substrate Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000002305 electric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
在本发明的驱动方法中，具有：通过分别对第一栅极电极(12)、第二栅极电极(17)、源极电极(15s)和漏极电极(15d)施加满足V1＞Vs、V1＞Vd、V2＞Vs和V2＞Vd的关系的电压V1、V2、Vs和Vd，对半导体存储装置写入第一电阻值的工序(1)；通过施加满足V1＞Vs、V1＞Vd、V2＜Vs和V2＜Vd的关系的电压，对半导体存储装置写入第二电阻值的工序(2)；和通过施加满足V1＜Vs、V1＜Vd、V2＜Vs和V2＜Vd的关系的电压，对半导体存储装置写入第三电阻值的工序(3)。
Description
技术领域
本发明涉及驱动由强电介质膜构成栅极绝缘膜的场效应晶体管型的半导体存储装置的方法。
背景技术
使用强电介质的非易失性存储器大致分为电容器型和由强电介质膜构成栅极绝缘膜的场效应晶体管(Field Effect Transistor，FET)型两种。
电容器型为与动态随机存储器(DRAM)类似的结构，在强电介质电容器中保持电荷，根据强电介质的极化方向，区分信息的0、1。蓄积于强电介质电容器的极化，与被配置在其上下的电极诱发的电荷结合，在切断电压的状态下不会消失。但是，读出信息时，会破坏已存储的极化，失去信息，所以在该方式下需要进行信息的二次写入动作。因此，伴随每次进行读出动作时的信息二次写入动作，反复进行极化反转，极化的疲劳劣化成为问题。进而，由于在该结构中用读出放大器(sense amplifier)读出极化电荷，所以需要读出放大器的检测极限以上的电荷量(典型的为100fC)。强电介质的单位面积的极化电荷是材料固有的，即使在使元件微细化的情况下，只要使用相同材料，电极面积就需要一定的大小。从而，难以与工艺规则的微细化成比例地缩小使电容器尺寸变小，不适于大容量化。
与之相对地，FET型的强电介质存储器，通过检测出根据强电介质膜的极化方向变化的沟道层的导通状态来读出信息，所以能够不破坏地读出信息。进而，通过FET的放大作用能够使输出电压振幅增大，能够实现依赖比例法则(Scaling law)的微细化。现有技术中，提出有在成为沟道层的硅基板上形成成为栅极绝缘膜的强电介质膜的FET型晶体管。该结构被称为Metal-Ferroelectric-Semiconductor(MFS：金属-铁电体-半导体)型FET。作为MFSFET的结构，考虑了专利文献1记载的使用下部栅极电极的结构，和如专利文献2～4所示在具有下部栅极电极的MFSFET上使用上部栅极电极的结构。
另一方面，在使用强电介质的半导体存储装置中通过调整强电介质的极化的强度能够存储多值数据是众所周知的事实。用使用上述的下部栅极、上部栅极电极的结构的MFSFET写入多值数据的示例能够考虑专利文献5所示的例子。图6是表示专利文献5记载的半导体存储装置的图，图中101为半导体区域，102、103为源极·漏极区域，104为沟道形成区域，105为强电介质膜，106为栅极电极，107为背面电极，108为绝缘膜。使用该装置进行多值数据写入时，首先通过对绝缘膜一侧的背面电极107施加一定的固定电压(图中为+5V)使沟道为反转状态而将源极·漏极和沟道固定为相同的电位。之后，通过调整施加到强电介质一侧的栅极电极106的电压来写入多值数据。即，沟道中流过的电流根据对与强电介质连接的栅极电极施加的电压而变化。
先行技术文献
专利文献
专利文献1：日本特开2008-270313号公报
专利文献2：日本特开2008-263019号公报
专利文献3：日本特开2009-164473号公报
专利文献4：日本特开2003-163331号公报
专利文献5：日本特开平08-335645号公报
发明内容
发明要解决的课题
以专利文献5为代表的MFSFET，通过仅对与强电介质连接的栅极电压进行各种变更来存储多值数据。在这种情况下，相对于写入电压，沟道电阻会按指数函数变化。
图2是对于与专利文献5记载的MFSFET结构一致的MFSFET，仅对与强电介质连接的栅极电极施加电压并写入数据的情况的漏极电流值。如上所述使写入电压线性地增加时，漏极电流会按指数函数变化。其结果是，因写入电压的波动而使沟道电阻值较大地变化，所以存在控制性较差的问题。
本发明鉴于上述问题，其主要目的在于，提供一种驱动能够控制性良好地存储多值数据的半导体存储装置的方法。
用于解决课题的方法
本发明的方法是驱动半导体存储装置的方法，其特征在于，具备以下工序(a)～(c)：
准备具备以下部件的上述半导体存储装置的工序(a)，第一栅极电极、强电介质层、半导体层、源极电极、漏极电极、普通电介质层和第二栅极电极，在此，上述第一栅极电极、上述强电介质层、上述半导体层、上述普通电介质层和上述第二栅极电极以此顺序层叠，上述源极电极被夹在上述半导体层和上述普通电介质层之间，并且与上述半导体层连接，上述漏极电极被夹在上述半导体层和上述普通电介质层之间，并且与上述半导体层连接；
对上述半导体存储装置写入第一、第二或第三电阻值的工序(b)，在此，在对上述半导体存储装置写入第一电阻值的情况下，分别对上述第一栅极电极、上述第二栅极电极、上述源极电极和上述漏极电极施加满足V1＞Vs、V1＞Vd、V2＞Vs和V2＞Vd的不等式的电压V1、V2、Vs和Vd，在对上述半导体存储装置写入第二电阻值的情况下，分别对上述第一栅极电极、上述第二栅极电极、上述源极电极和上述漏极电极施加满足V1＞Vs、V1＞Vd、V2＜Vs和V2＜Vd的不等式的电压V1、V2、Vs和Vd，在对上述半导体存储装置写入第三电阻值的情况下，分别对上述第一栅极电极、上述第二栅极电极、上述源极电极和上述漏极电极施加满足V1＜Vs、V1＜Vd、V2＜Vs和V2＜Vd的不等式的电压V1、V2、Vs和Vd，在此，满足上述第三电阻值＞上述第二电阻值＞上述第一电阻值的不等式；和
根据对上述源极电极和上述漏极电极之间施加电位差而产生的上述源极电极与上述漏极电极之间的电流，从上述第一电阻值、上述第二电阻值和上述第三电阻值中决定被写入到上述半导体存储装置的电阻值的工序(c)。
在一个实施方式中，在上述工序(b)之前还具备：一边分别对上述第二栅极电极、上述源极电极和上述漏极电极施加满足V2＝Vs＝Vd的关系的电压V2、Vs和Vd，一边对上述第一栅极电极施加满足V1＜V2的不等式的电压V1的重置工序。
在一个实施方式中，在上述工序(c)中，分别对上述第一栅极电极和上述第二栅极电极施加满足V1＝V2的等式的电压V1和V2。
在一个实施方式中，在上述工序(c)中，分别对上述第一栅极电极和上述第二栅极电极施加满足V1＝V2的等式的电压V1和V2。
在一个实施方式中，V1＝V2＝0伏。
在一个实施方式中，V1＝V2＝0伏。
发明效果
根据本发明的驱动半导体存储装置的方法，能够控制性良好地记录多值数据。
附图说明
图1是表示本发明的实施方式的半导体存储装置的截面的图。
图2是表示对于现有例的半导体存储装置，对仅使用与强电介质连接的栅极电极来写入多值数据时的读出电流进行测定的结果的图。
图3是用于说明该实施方式中的多值数据写入时对各电极的施加电压的图。
图4是表示该实施方式中多值数据写入时的施加电压的图。
图5是表示该实施方式中对多值数据读出时的电流进行测定的结果的图。
图6是用于说明现有技术例的写入方法的图。
具体实施方式
以下，参照附图说明本发明的实施方式。
(实施方式1)
图1表示本发明的一个实施方式的半导体存储装置的截面。
如图1所示，在基板11上，强电介质膜13和普通电介质膜(常电介质膜)16隔着半导体膜14层叠形成。第一栅极电极12被夹在强电介质膜13和基板11之间。在普通电介质膜16上，形成第二栅极电极17。在半导体膜14和顺电体16之间，夹有源极电极15s和漏极电极15d。
由第一栅极电极12、强电介质膜13、源极电极15s、漏极电极15d和半导体膜14，构成第一场效应晶体管。由第二栅极电极17、普通电介质膜16、源极电极15s、漏极电极15d和半导体膜14，构成第二场效应晶体管。
在该半导体存储装置中，根据强电介质膜13的极化的大小控制流过沟道的电流。即，当强电介质的极化朝向沟道方向(从第一栅极电极12朝向半导体膜14的方向)时，在半导体膜14中电子被诱发，成为低电阻状态。极化朝向与沟道相反的方向时，电子从半导体膜14中被排出，成为高电阻状态。进而，通过使极化的强度变化，能够取得2值以上的沟道的电阻状态。
(写入)
接着，参照图3和图4，说明上述的半导体存储装置的数据写入方法。
图3表示写入第一电阻值、第二电阻值和第三电阻值时第一栅极电极12、第二栅极电极17、源极电极15s和漏极电极15d的电位。图4在截面示意图上表示各电位。图4(a)表示第一电阻值的写入。图4(b)表示第二电阻值的写入。图4(c)表示第三电阻值的写入。
以下，表示第一电阻值、第二电阻值和第三电阻值的写入方法的一例。
优选在写入各电阻值之前，进行重置动作。重置动作通过一边分别对上述第二栅极电极17、上述源极电极15s和上述漏极电极15d施加满足V2＝Vs＝Vd的关系的电压V2、Vs和Vd，一边对上述第一栅极电极12施加满足V1＜V2的关系的电压V1来实行。更具体而言，更优选通过一边对源极电极15s、漏极电极15d和第二栅极电极17施加0V，一边对第一栅极电极12施加-10V来进行。由此，使强电介质的极化全部朝向下方。
通过这样的方式，能够总是从极化为相同状态写入数据，能够在写入多值数据时再现性良好地写入数据。
在写入第一电阻值的情况下，分别对上述第一栅极电极12、上述第二栅极电极17、上述源极电极15s和上述漏极电极15d施加满足V1＞Vs、V1＞Vd、V2＞Vs和V2＞Vd的关系的电压V1、V2、Vs和Vd。更具体而言，一边将源极电极15s的电压和漏极电极15d的电压保持在0V，一边对第一栅极电极12施加10V，一边对第二栅极电极17施加10V。由此，强电介质膜13的极化发生变化。
在写入第二电阻值的情况下，分别对上述第一栅极电极12、上述第二栅极电极17、上述源极电极15s和上述漏极电极15d施加满足V1＞Vs、V1＞Vd、V2＜Vs和V2＜Vd的关系的电压V1、V2、Vs和Vd。更具体而言，一边将源极电极15s的电压和漏极电极15d的电压保持为0V，一边对第一栅极电极12施加10V，并且对第二栅极电极17施加-10V。由此，强电介质膜13的极化发生变化。
在写入第三电阻值的情况下，分别对上述第一栅极电极12、上述第二栅极电极17、上述源极电极15s和上述漏极电极15d施加满足V1＜Vs、V1＜Vd、V2＜Vs和V2＜Vd的关系的电压V1、V2、Vs和Vd。更具体而言，一边将源极电极15s的电压和漏极电极15d的电压保持为0V，一边对第一栅极电极12施加-10V，并且对第二栅极电极17施加-10V。由此，强电介质膜13的极化发生变化。
在此，第三电阻值＞第二电阻值＞第一电阻值。即，朝向沟道方向的强电介质的极化的强度为，第一电阻值的极化的强度＞第二电阻值的极化的强度＞第三电阻值的极化的强度的顺序。
(读出)
以下说明被写入到半导体存储装置的数据的读出的一例。
对第一栅极电极12和第二栅极电极17二者施加0V，对漏极电极15s和漏极电极15d之间施加具有电位差的电压，测定流过沟道层(半导体膜14)的电流。优选对源极电极15s和漏极电极15d之间施加的电压，为写入时对第一栅极电极12施加的电压的1/5以下。作为一例，源极电极15s和漏极电极15d之间的电位差为0.1V。
根据流过的电流的大小决定电阻值。即，根据读出的电流，从第一电阻值、第二电阻值和第三电阻值中决定写入到半导体存储装置的值。流过的电流的大小为，第一电阻值的电流＞第二电阻值的电流＞第三电阻值的电流。
在现有例中，使对与强电介质连接的第一栅极电极12施加的电压变化而写入多值数据。与此相对，本实施方式中，通过改变第一栅极电极12和第二栅极电极17的电位，写入由第一～第三电阻值构成的多值数据。
即使对第一栅极电极12施加的电位相同，只要对第二栅极电极17施加的电位不同，则写入的电阻值不同。通过对第二栅极电极17施加正电压，在沟道中电子被诱发，被其吸引，由此强电介质13的极化在沟道侧更强地极化。
相反，通过对第二栅极电极17施加负电压，电子从沟道中被排斥，所以朝向沟道侧的强电介质13的极化变弱。在此，应注意并不是单纯地第一栅极电极12和第二栅极电极17的电位差大就能够使极化增大。
一般而言，为了增强强电介质的极化，可以考虑使第一栅极电极和第二栅极电极的电位差增大。但是，本实施方式中，不需要为了使强电介质13更大地极化而增大第一栅极电极12和第二栅极电极17的电位差。
(实施例)
以下，参照实施例进一步详细地说明本发明。以下的实施例仅用于例示本发明的目的，并不用于限定本发明的目的。
(实施例1)
使用具有被氧化硅膜2覆盖的表面的硅基板1作为基板11。
(1)如下所述地在硅基板1上形成第一栅极电极12。即，在通过光刻法而进行了图案形成(patterning)的硅基板1上，依次用电子枪蒸镀法形成具有5nm厚度的Ti膜、具有30nm厚度的Pt膜和用脉冲激光沉积法形成的具有10nm厚度的SrRuO3(以下称为SRO)膜。之后，用剥离(liftoff)法形成第一栅极电极12的图案。
(2)使用脉冲激光沉积法将基板加热至700℃，形成由厚度450nm的Pb(Zr，Ti)O3组成的强电介质膜13。
(3)使基板温度为400℃，形成由具有30nm厚度的ZnO构成的半导体膜14。
(4)在半导体膜14上通过光刻形成抗蚀剂的图案，使用硝酸将形成区域以外的半导体膜14通过蚀刻除去。
(5)在半导体膜14上将抗蚀剂通过光刻进行图案形成，通过湿法蚀刻除去元件区域以外的半导体膜14。之后，在半导体膜14上将抗蚀剂通过光刻进行图案形成，在其上方，用电子枪蒸镀法，形成具有5nm厚度的Ti膜和具有30nm厚度的Pt膜。进而在此之后，通过除去抗蚀剂，形成源极电极15s和漏极电极15d。
(6)以覆盖源极电极15s、漏极电极15d和半导体膜14的方式，通过溅射法，形成由具有100nm厚度的SiN构成的普通电介质膜16。
(7)通过光刻在普通电介质膜16上形成抗蚀剂的图案。之后，通过反应离子蚀刻(active ion etching)，在普通电介质膜16形成开口部(未图示)。在该开口部，在之后的工序中，形成用于将源极电极15s、漏极电极15d与外部连接的配线。
(8)通过光刻形成抗蚀剂的图案，在抗蚀剂的图案上，形成厚度5nm的Ti膜、厚度30nm的Pt膜、厚度170nm的Au膜。之后，使用剥离工艺，除去Ti膜、Pt膜和Au膜中不需要的部分，从而形成第二栅极电极17。
对基于以上实施例获得的沟道宽度100微米、沟道长度3微米的半导体存储装置，基于图3和图4写入由第一～第三电阻值组成的数据。之后，通过对源极电极·漏极电极之间施加0.1V，读出该数据。图5表示其结果。如上所述，流过的电流的大小为第一电阻值＞第二电阻值＞第三电阻值的顺序。
在本实施方式中，分别使用SRO/Pt/Ti的层叠膜作为第一栅极电极12，Au/Pt/Ti的层叠膜作为第二栅极电极17，Pt/Ti的层叠膜作为源极电极15s和漏极电极15d。但是，本发明中，不限于这些材料，也可以使用其他导电膜。
与此相同，也可以使用Sr(Bi，Ta)Ox、BiTiOx等其他强电介质作为强电介质膜13。也可以使用GaN、InGaZnOx等作为半导体膜14。也可以使用Al2O3、HfO2等其他绝缘膜作为绝缘膜16。
产业上的利用可能性
根据本发明，能够提供对能够控制性良好地记录多值数据的半导体存储装置进行驱动的方法。
符号说明
1 硅基板
2 氧化硅膜
11 基板
12 第一栅极电极
13 强电介质膜
14 半导体膜
15d 漏极电极
15s 源极电极
16 普通电介质膜
17 第二栅极电极
20 半导体存储装置
101 半导体区域
102 源极区域
103 漏极区域
104 沟道形成区域
105 强电介质膜
106 栅极电极
107 背面电极
108 绝缘膜
Claims (6)
1.一种驱动半导体存储装置的方法，其特征在于，具备以下工序(a)～(c)：
准备具备以下部件的所述半导体存储装置的工序(a)，
第一栅极电极、
强电介质层、
半导体层、
源极电极、
漏极电极、
普通电介质层和
第二栅极电极，
在此，所述第一栅极电极、所述强电介质层、所述半导体层、所述普通电介质层和所述第二栅极电极以此顺序层叠，
所述源极电极被夹在所述半导体层和所述普通电介质层之间，并且与所述半导体层连接，
所述漏极电极被夹在所述半导体层和所述普通电介质层之间，并且与所述半导体层连接；
对所述半导体存储装置写入第一、第二或第三电阻值的工序(b)，
在此，
在对所述半导体存储装置写入第一电阻值的情况下，分别对所述第一栅极电极、所述第二栅极电极、所述源极电极和所述漏极电极施加满足V1＞Vs、V1＞Vd、V2＞Vs和V2＞Vd的不等式的电压V1、V2、Vs和Vd，
在对所述半导体存储装置写入第二电阻值的情况下，分别对所述第一栅极电极、所述第二栅极电极、所述源极电极和所述漏极电极施加满足V1＞Vs、V1＞Vd、V2＜Vs和V2＜Vd的不等式的电压V1、V2、Vs和Vd，
在对所述半导体存储装置写入第三电阻值的情况下，分别对所述第一栅极电极、所述第二栅极电极、所述源极电极和所述漏极电极施加满足V1＜Vs、V1＜Vd、V2＜Vs和V2＜Vd的不等式的电压V1、V2、Vs和Vd，
在此，满足所述第三电阻值＞所述第二电阻值＞所述第一电阻值的不等式；和
根据对所述源极电极和所述漏极电极之间施加电位差而产生的所述源极电极与所述漏极电极之间的电流，从所述第一电阻值、所述第二电阻值和所述第三电阻值中决定被写入到所述半导体存储装置的电阻值的工序(c)。
2.如权利要求1所述的方法，其特征在于：
在所述工序(b)之前还具备：一边分别对所述第二栅极电极、所述源极电极和所述漏极电极施加满足V2＝Vs＝Vd的关系的电压V2、Vs和Vd，一边对所述第一栅极电极施加满足V1＜V2的不等式的电压V1的重置工序。
3.如权利要求1所述的方法，其特征在于：
在所述工序(c)中，分别对所述第一栅极电极和所述第二栅极电极施加满足V1＝V2的等式的电压V1和V2。
4.如权利要求2所述的方法，其特征在于：
在所述工序(c)中，分别对所述第一栅极电极和所述第二栅极电极施加满足V1＝V2的等式的电压V1和V2。
5.如权利要求3所述的方法，其特征在于：
V1＝V2＝0伏。
6.如权利要求4所述的方法，其特征在于：
V1＝V2＝0伏。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009248715 | 2009-10-29 | ||
| JP2009-248715 | 2009-10-29 | ||
| PCT/JP2010/006299 WO2011052179A1 (ja) | 2009-10-29 | 2010-10-25 | 半導体記憶装置を駆動する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102428519A CN102428519A (zh) | 2012-04-25 |
| CN102428519B true CN102428519B (zh) | 2014-08-06 |
Family
ID=43921614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080021659.5A Expired - Fee Related CN102428519B (zh) | 2009-10-29 | 2010-10-25 | 驱动半导体存储装置的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8228708B2 (zh) |
| JP (1) | JP4724258B2 (zh) |
| CN (1) | CN102428519B (zh) |
| WO (1) | WO2011052179A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103493140B (zh) * | 2011-07-15 | 2016-07-06 | 松下知识产权经营株式会社 | 驱动半导体存储装置的方法 |
| US9368581B2 (en) | 2012-02-20 | 2016-06-14 | Micron Technology, Inc. | Integrated circuitry components, switches, and memory cells |
| WO2013183242A1 (ja) * | 2012-06-04 | 2013-12-12 | パナソニック株式会社 | 不揮発性半導体装置を駆動する方法 |
| TWI802017B (zh) | 2013-05-16 | 2023-05-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI624936B (zh) | 2013-06-05 | 2018-05-21 | 半導體能源研究所股份有限公司 | 顯示裝置 |
| TWI560508B (en) * | 2015-11-11 | 2016-12-01 | Au Optronics Corp | Thin film transistor and operating method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5723885A (en) * | 1995-06-08 | 1998-03-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a ferroelectric film and control method thereof |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2367424B (en) * | 2000-09-29 | 2004-10-27 | Seiko Epson Corp | Semiconductor memory device |
| US6580633B2 (en) * | 2000-09-28 | 2003-06-17 | Seiko Epson Corporation | Nonvolatile semiconductor memory device |
| US6642552B2 (en) * | 2001-02-02 | 2003-11-04 | Grail Semiconductor | Inductive storage capacitor |
| JP2003163331A (ja) | 2001-11-28 | 2003-06-06 | Ricoh Co Ltd | 不揮発性有機半導体記憶素子及びそれを有する非接触情報管理表示装置 |
| DE102005017533A1 (de) * | 2004-12-29 | 2006-07-13 | Hynix Semiconductor Inc., Ichon | Nichtflüchtige ferroelektrische Speichervorrichtung |
| JP2008263019A (ja) | 2007-04-11 | 2008-10-30 | Matsushita Electric Ind Co Ltd | 半導体メモリセル及びその製造方法 |
| JP2008270313A (ja) | 2007-04-17 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体記憶素子 |
| JP2009152235A (ja) | 2007-12-18 | 2009-07-09 | Panasonic Corp | 強誘電体積層構造及びその製造方法、電界効果トランジスタ及びその製造方法、並びに強誘電体キャパシタ及びその製造方法 |
| JP5190275B2 (ja) | 2008-01-09 | 2013-04-24 | パナソニック株式会社 | 半導体メモリセル及びそれを用いた半導体メモリアレイ |
| US8004871B2 (en) | 2008-05-26 | 2011-08-23 | Panasonic Corporation | Semiconductor memory device including FET memory elements |
-
2010
- 2010-10-25 WO PCT/JP2010/006299 patent/WO2011052179A1/ja active Application Filing
- 2010-10-25 CN CN201080021659.5A patent/CN102428519B/zh not_active Expired - Fee Related
- 2010-10-25 JP JP2011504073A patent/JP4724258B2/ja not_active Expired - Fee Related
-
2011
- 2011-08-31 US US13/222,658 patent/US8228708B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5723885A (en) * | 1995-06-08 | 1998-03-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a ferroelectric film and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US8228708B2 (en) | 2012-07-24 |
| WO2011052179A1 (ja) | 2011-05-05 |
| US20110310650A1 (en) | 2011-12-22 |
| JPWO2011052179A1 (ja) | 2013-03-14 |
| CN102428519A (zh) | 2012-04-25 |
| JP4724258B2 (ja) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102428519B (zh) | 驱动半导体存储装置的方法 | |
| JP5190275B2 (ja) | 半導体メモリセル及びそれを用いた半導体メモリアレイ | |
| JP5572165B2 (ja) | グラフェンメモリセルおよびその製造方法 | |
| US8004871B2 (en) | Semiconductor memory device including FET memory elements | |
| CN103250252B (zh) | 非易失性存储元件及非易失性存储装置 | |
| WO2010097862A1 (ja) | 半導体メモリセル及びその製造方法並びに半導体記憶装置 | |
| WO2010131310A1 (ja) | 半導体メモリセルおよびその製造方法 | |
| JP6543727B2 (ja) | 非破壊読み出し強誘電体メモリ及びその製造方法並びに操作方法 | |
| JP5081069B2 (ja) | 半導体記憶装置 | |
| US8406037B2 (en) | Apparatus and a method | |
| US7869335B2 (en) | Multiple ferroelectric films | |
| WO2011142068A1 (ja) | 不揮発論理回路を駆動する方法 | |
| US9036394B2 (en) | Method of driving nonvolatile semiconductor device | |
| JP3944451B2 (ja) | メモリセルの強誘電体トランジスタから状態を読み出す、および、強誘電体トランジスタに状態を格納する方法、ならびに、メモリマトリックス | |
| US8284588B2 (en) | Non-volatile logic circuit and a method for operating the same | |
| JP2009283877A (ja) | 半導体記憶装置 | |
| US11837270B2 (en) | Ferroelectric memory and memory element thereof | |
| JP5406415B1 (ja) | 不揮発性半導体装置を駆動する方法 | |
| KR101850212B1 (ko) | 불휘발성 강유전체 인버터 및 작동방법 | |
| JP2008021917A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2010186500A (ja) | 不揮発性半導体記憶装置並びにその駆動方法 | |
| JP2000182379A (ja) | 強誘電体ゲートトランジスタを用いた半導体記憶装置 | |
| JP2007201052A (ja) | 分極信号検出デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140806 Termination date: 20211025 |