WO2011142068A1 - 不揮発論理回路を駆動する方法 - Google Patents

不揮発論理回路を駆動する方法 Download PDF

Info

Publication number
WO2011142068A1
WO2011142068A1 PCT/JP2011/001117 JP2011001117W WO2011142068A1 WO 2011142068 A1 WO2011142068 A1 WO 2011142068A1 JP 2011001117 W JP2011001117 W JP 2011001117W WO 2011142068 A1 WO2011142068 A1 WO 2011142068A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
state
input
logic circuit
voltage
Prior art date
Application number
PCT/JP2011/001117
Other languages
English (en)
French (fr)
Inventor
幸広 金子
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2011516604A priority Critical patent/JP4837149B1/ja
Priority to CN201180007890.3A priority patent/CN102742162B/zh
Priority to US13/221,029 priority patent/US8390322B2/en
Publication of WO2011142068A1 publication Critical patent/WO2011142068A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Definitions

  • the present invention relates to a method for driving a nonvolatile logic circuit including a laminated film formed of a ferroelectric film and a semiconductor film.
  • Patent Document 1 discloses a nonvolatile switching device.
  • FIG. 8 shows a conventional nonvolatile switching device disclosed in FIG.
  • the nonvolatile switching device includes a substrate 11, a control electrode 12, a ferroelectric layer 13, a semiconductor layer 14, and first to third electrodes 15a to 15c.
  • the control electrode 12, the ferroelectric layer 13, and the semiconductor layer 14 are laminated on the substrate 11 in this order.
  • the first to third electrodes 15 a to 15 c are provided on the semiconductor layer 14.
  • a voltage is applied between the control electrode 12 and the first to third electrodes 15a to 15c to change the polarization direction of the ferroelectric layer 13.
  • the part of the semiconductor layer 14 laminated on the part has a low resistance. This corresponds to the on state.
  • FIG. 8A only a part of the ferroelectric layer 13 located under the third electrode 15c has a downward polarization direction. Therefore, as shown in FIG. 8B, a current selectively flows from the first electrode 15a to the second electrode 15b.
  • An object of the present invention is to provide a novel method for driving a nonvolatile logic circuit using the switching of the resistance state shown in FIG.
  • a method is a method for driving a nonvolatile logic circuit, and includes the following steps (a) to (c): Preparing the non-volatile logic circuit (a), wherein:
  • the nonvolatile logic circuit includes a control electrode, a ferroelectric film, a semiconductor film, and an electrode group,
  • the control electrode, the ferroelectric film, the semiconductor film, and the electrode group are stacked on the control electrode in this order
  • the electrode group includes a power electrode, an output electrode, a first input electrode, and a second input electrode,
  • the X direction, the Y direction, and the Z direction are the longitudinal direction of the ferroelectric film, the direction orthogonal to the longitudinal direction, and the stacking direction, respectively.
  • V1, Va, and Vb are a voltage applied to the control electrode, a voltage applied to the first input electrode, and a voltage applied to the second input electrode, respectively.
  • the first state is a low resistance state;
  • the second state, the third state, and the fourth state are high resistance states, and measures the current generated by applying a voltage between the power supply electrode and the output electrode, Determining whether the non-volatile logic circuit has the high resistance state or the low resistance state based on a current (c);
  • a first input signal that is either true or false is input to the first input electrode
  • a second input signal that is either true or false is input to the second input electrode
  • the high resistance state corresponds to a false logical product based on the first input signal and the second input signal
  • the low resistance state may correspond to a logical AND based on the first input signal and the second input signal.
  • the method may further include a step of turning off the power of the nonvolatile logic circuit between the step (b) and the step (c).
  • the present invention provides a novel method for driving a non-volatile logic circuit.
  • FIG. 1A shows a top view of the nonvolatile logic circuit in Embodiment 1.
  • FIG. 1B is a sectional view taken along line A-A ′ in FIG. 1A.
  • FIG. 2 is a top view of the nonvolatile logic circuit in Embodiment 1.
  • FIG. 3 shows a truth table in the first embodiment.
  • FIG. 4 shows the voltages of the input electrodes 17a-17b at the time of writing.
  • FIG. 5A shows a top view of the input electrodes 17a to 17b in the first state.
  • FIG. 5B shows a top view of the input electrodes 17a to 17b in the second state.
  • FIG. 5C shows a top view of the input electrodes 17a to 17b in the third state.
  • FIG. 5D shows a top view of the input electrodes 17a to 17b in the fourth state.
  • FIG. 6 shows the polarization state of the ferroelectric film 13 and the state of the semiconductor film 14 when a voltage of ⁇ 10 V and a voltage of 10 V are applied to the first input electrode 17a and the second input electrode 17b, respectively.
  • FIG. 7 shows the resistance values calculated in the first state to the fourth state.
  • FIG. 8A shows a cross-sectional perspective view of a conventional nonvolatile switching device.
  • FIG. 8B shows an equivalent circuit diagram of a conventional nonvolatile switching device.
  • FIG. 1A shows a top view of the nonvolatile logic circuit in Embodiment 1.
  • FIG. 1B is a sectional view taken along line AA ′ in FIG. 1A.
  • a ferroelectric film 13 and a semiconductor film 14 are laminated on a substrate 11.
  • a control electrode 12 is sandwiched between the ferroelectric film 13 and the substrate 11.
  • An electrode group is formed on the semiconductor film 14.
  • the electrode group includes a power supply electrode 15, an output electrode 16, a first input electrode 17a, and a second input electrode 17b.
  • the input electrodes 17a-17b are sandwiched between the power supply electrode 15 and the output electrode 16.
  • the longitudinal direction of the ferroelectric film 13 is defined as the X direction
  • the short direction of the ferroelectric film 13 is defined as the Y direction
  • the stacking direction is defined as the Z direction.
  • the X direction, the Y direction, and the Z direction mean the longitudinal direction of the ferroelectric film 13, the direction orthogonal to the longitudinal direction, and the stacking direction of the films 13 to 14, respectively. To do.
  • the first input electrode 17 a and the second input electrode 17 b are sandwiched between the power supply electrode 15 and the output electrode 16.
  • the first input electrode 17a is sandwiched between the power supply electrode 15 and the second input electrode 17b along the X direction.
  • the second input electrode 17b is sandwiched between the first input electrode 17a and the output electrode 16 along the X direction.
  • the current flowing through the semiconductor film 14 is controlled according to the direction of polarization in the ferroelectric film 13. That is, when the polarization direction of the ferroelectric film 13 matches the + Z direction, the electrons induced in the semiconductor film 14 make the semiconductor film 14 have a low resistance. When the polarization direction matches the ⁇ Z direction, the discharge of electrons from the semiconductor film 14 makes the semiconductor film 14 high resistance.
  • a voltage is applied between the input electrodes 17a-17b and the control electrode 12, and the resistance value of the semiconductor film 14 is controlled. Thereby, the resistance value between the power supply electrode 15 and the output electrode 16 is controlled.
  • Nonvolatile logic circuit 20 performs a logical product of two inputs and one output.
  • the two input signals include a first input signal and a second input signal. As shown in FIG. 2, a first input signal is input to the first input electrode 17a, and a second input signal is input to the second input electrode 17b. Based on the truth table shown in FIG. 3, the execution result of the logical sum is output.
  • FIG. 4 shows the potentials of the input electrodes 17a-17b at the time of writing.
  • a voltage of ⁇ 10V is input as “1” shown in FIG.
  • a voltage of 10V is input as “0”.
  • the voltage of the control electrode 12 is always a constant value, preferably 0V.
  • FIG. 5A shows a top view of the input electrodes 17a to 17b in the first state.
  • FIG. 5B shows a top view of the input electrodes 17a to 17b in the second state.
  • FIG. 5C shows a top view of the input electrodes 17a to 17b in the third state.
  • FIG. 5D shows a top view of the input electrodes 17a to 17b in the fourth state.
  • FIG. 6 shows the polarization state of the ferroelectric film 13 and the state of the semiconductor film 14 when a voltage of ⁇ 10 V and a voltage of 10 V are applied to the first input electrode 17 a and the second input electrode 17 b.
  • the semiconductor 31 located under the portion of the input electrode 33 to which ⁇ 10 V is applied has a low resistance due to the accumulation of electrons caused by the ferroelectric polarization 30a.
  • the semiconductor 32 positioned under the input electrode 34 to which 10 V is applied has a high resistance because electrons are discharged by the polarization 30 b of the ferroelectric 13.
  • a reset operation is performed before writing is started.
  • the voltage Vin is applied to the input electrodes 17a-17b, and the voltage Vreset that satisfies the relationship Vin ⁇ Vreset is applied to the control electrode 12. More specifically, it is preferable that 10V is applied to the control electrode 12 while 0V is applied to the input electrodes 17a-17b. Thereby, all the polarizations of the ferroelectric film 13 are set upward.
  • This reset operation enables driving of the non-volatile logic circuit 20 with good reproducibility.
  • V1 is applied to the control electrode 12
  • Va is applied to the first input electrode 17a
  • Vb is applied to the second input electrode 17b, respectively, and the ferroelectrics located below the input electrodes 17a-17b.
  • Each part of the body membrane 13 is polarized. This polarization brings each part of the semiconductor film 14 located under the input electrodes 17a-17b into a high resistance state or a low resistance state.
  • One state selected from the first state, the second state, the third state, and the fourth state is written into the nonvolatile logic circuit 20.
  • true (1) and false (0) are input to the first input electrode 17a and the second input electrode 17b, respectively.
  • V1 ⁇ Va and V1 ⁇ Vb IV More specifically, Va of + 10V and Vb of + 10V are applied while V1 is held at 0V.
  • the resistance between the power electrode 15 and the output electrode 16 is low. In the second state, the third state, and the fourth state, the resistance between the power supply electrode 15 and the output electrode 16 is high.
  • the first input electrode 17a has a first that is either true or false. Input signal is input. A second input signal that is either true or false is input to the second input electrode 17b.
  • a potential difference is applied between the power supply electrode 15 and the output electrode 16 while 0 V is applied to the control electrode 12 and the input electrodes 17a-17b, and the current flowing through the semiconductor film 14 is measured.
  • the potential difference applied between the power supply electrode 15 and the output electrode 16 is preferably 1/5 or less of the voltage applied to the input electrodes 17a and 17b during writing.
  • the potential difference between the power supply electrode 15 and the output electrode 16 may be 0.1V.
  • the resistance value is determined according to the current value. That is, based on the measured current, it is determined whether the nonvolatile logic circuit 20 has a high resistance state or a low resistance state. As described above, the first state is a low resistance state. The second state, the third state, and the fourth state are high resistance states.
  • the high resistance state corresponds to “false” of the logical product based on the first input signal and the second input signal.
  • the low resistance state corresponds to “true” of the logical product based on the first input signal and the second input signal.
  • the nonvolatile logic circuit 20 functions as a nonvolatile AND circuit.
  • Example 1 As the substrate 11, a silicon substrate having a surface covered with a silicon oxide film was prepared.
  • the control electrode 12 was formed on the substrate 11 according to the following procedure.
  • a Ti film having a thickness of 5 nm, a Pt film having a thickness of 30 nm, and a SrRuO 3 (hereinafter referred to as SRO) film having a thickness of 10 nm are sequentially formed on the substrate 11 by an electron gun evaporation method. did.
  • the substrate temperature was set to 400 ° C., and the semiconductor film 14 made of ZnO having a thickness of 30 nm was formed.
  • a resist pattern was formed on the semiconductor film 14 by photolithography. Thereafter, the portion of the semiconductor film 14 not covered with the resist pattern was removed by etching using nitric acid.
  • the resist on the semiconductor film 14 was patterned by photolithography.
  • a Ti film having a thickness of 5 nm and a Pt film having a thickness of 30 nm were formed thereon by an electron gun evaporation method.
  • the resist was removed, and the power supply electrode 15, the output electrode 16, and the input electrodes 17a-17b were formed.
  • the obtained non-volatile logic circuit had input electrodes of 100 micrometers in length and 200 micrometers in width.
  • the non-volatile logic circuit had an electrode spacing of 10 micrometers.
  • the first to fourth states are written in the nonvolatile logic circuit. Thereafter, a voltage of 0.1 V was applied between the power supply electrode 15 and the output electrode 16, and the current flowing between the power supply electrode 15 and the output electrode 16 was measured. The resistance value of the nonvolatile logic circuit was calculated from the current.
  • FIG. 7 shows the resistance values calculated in the first state to the fourth state.
  • the first state has a low resistance value.
  • the second state, the third state, and the fourth state have high resistance values.
  • control electrode 12 made of a laminated film of SRO / Pt / Ti
  • power supply electrode 15 made of a laminated film of Pt / Ti
  • output electrode 16 the input electrodes 17a-17b
  • Conductive films made of other materials can also be used.
  • ferroelectric film 13 As Sr (Bi, Ta) material of the ferroelectric film 13 other ferroelectric materials such as O x or BiTiO x may be used. Other semiconductor materials such as GaN or InGaZnO x can be used as the material of the semiconductor film 14.
  • the present invention provides a novel method for driving a non-volatile logic circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　不揮発論理回路(20)では、強誘電体膜(13)の長手方向に沿って、第１の入力電極(17a)は、電源電極(15)および第２の入力電極(17b)の間に挟まれている。強誘電体膜(13)の長手方向に沿って、第２の入力電極(17b)は、第１の入力電極(17a)および出力電極(16)の間に挟まれている。本発明の不揮発論理回路(20)の駆動方法は、４つの状態から選択される１つの状態を当該状態に応じてそれぞれ規定された電圧Ｖ１、Ｖａ、およびＶｂをそれぞれ制御電極(12)、第１の入力電極(17a)、および第２の入力電極(17b)に印加して不揮発論理回路(20)に書き込む工程と、電源電極(15)および出力電極(16)の間に電圧を印加することによって生じた電流に基づいて高抵抗状態または低抵抗状態のどちらを不揮発論理回路(20)が有するかを決定する工程と、を具備する。

Description

不揮発論理回路を駆動する方法
　本発明は、強誘電体膜および半導体膜から形成された積層膜を具備する不揮発論理回路を駆動する方法に関する。
　特許文献１は、不揮発スイッチング装置を開示している。図８は、特許文献１の図３に開示された従来の不揮発スイッチング装置を示す。
　図８Ａに示されるように、当該不揮発スイッチング装置は、基板１１、制御電極１２、強誘電体層１３、半導体層１４、および第１～第３の電極１５ａ～１５ｃを具備している。制御電極１２、強誘電体層１３、および半導体層１４がこの順で基板１１上に積層されている。第１～第３の電極１５ａ～１５ｃは、半導体層１４上に設けられている。
　制御電極１２と第１～第３の電極１５ａ～１５ｃとの間に電圧が印加され、強誘電体層１３の分極方向を変化させる。
　強誘電体層１３の一部分が上方向の分極方向を有する場合、当該一部分の上に積層している半導体層１４の部分は低い抵抗を有する。これは、オン状態に対応する。
　一方、強誘電体層１３の一部分が下方向の分極方向を有する場合、当該一部分の上に積層している半導体層１４の部分は高い抵抗を有する。これは、オフ状態に対応する。
　図８Ａでは、第３の電極１５ｃの下に位置する強誘電体層１３の一部分のみが下方向の分極方向を有する。従って、図８Ｂに示されるように、第１の電極１５ａから第２の電極１５ｂに選択的に電流が流れる。
特開２００９－９９６０６号公報
　本発明の目的は、図８に示される抵抗状態の切り替えを利用した不揮発論理回路を駆動する新規な方法を提供することにある。
　上記目的を達成するために、本発明のある形態(aspect)に係る方法は、不揮発論理回路を駆動する方法であって、以下の工程（ａ）～工程（ｃ）を具備する：
　前記不揮発論理回路を準備する工程（ａ）、ここで、
　前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、
　　前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に前記制御電極上に積層されており、
　　前記電極群は、電源電極、出力電極、第１の入力電極、および第２の入力電極を具備しており、
　ここで、Ｘ方向、Ｙ方向、およびＺ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、
　　Ｘ方向に沿って、前記第１の入力電極は、前記電源電極および前記第２の入力電極の間に挟まれており、
　　Ｘ方向に沿って、前記第２の入力電極は、前記第１の入力電極および前記出力電極の間に挟まれており、
　第１の状態、第２の状態、第３の状態、および第４の状態から選択される１つの状態を前記不揮発論理回路に書き込む工程（ｂ）、ここで、
　Ｖ１、Ｖａ、およびＶｂは、それぞれ、前記制御電極に印加される電圧、前記第１の入力電極に印加される電圧、および前記第２の入力電極に印加される電圧であり、
　前記第１の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
　前記第２の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
　前記第３の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
　前記第４の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
　前記第１の状態は低抵抗状態であり、
　前記第２の状態、前記第３の状態、および前記第４の状態は高抵抗状態であり、および
　前記電源電極および前記出力電極の間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記高抵抗状態または前記低抵抗状態のどちらを前記不揮発論理回路が有するかを決定する工程（ｃ）。
　上記方法は、前記工程（ａ）と前記工程（ｂ）との間に、
　電圧Ｖｉｎを前記第１の入力電極および前記第２の入力電極に印加し、かつ電圧Ｖｒｅｓｅｔ（ただし、Ｖｒｅｓｅｔ＞Ｖｉｎ）を前記制御電極に印加して、前記不揮発論理回路をリセットする工程
を具備してもよい。
　前記工程（ｂ）において、
　前記第１の入力電極には、真または偽のどちらかである第１の入力信号が入力され、
　前記第２の入力電極には、真または偽のどちらかである第２の入力信号が入力され、
　前記高抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の偽に対応し、
　前記低抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の真に対応してもよい。
　上記方法は、前記工程（ｂ）と前記工程（ｃ）との間に、前記不揮発論理回路の電源を切る工程をさらに具備してもよい。
　本発明は、不揮発論理回路を駆動する新規な方法を提供する。
図１Ａは、実施の形態１における不揮発論理回路の上面図を示す。 図１Ｂは図１ＡにおけるＡ－Ａ’線の断面図を示す。 図２は、実施の形態１における不揮発論理回路の上面図を示す。 図３は、実施の形態１における真理値表を示す。 図４は、書き込み時における入力電極１７ａ－１７ｂの電圧を示す。 図５Ａは、第１の状態における入力電極１７ａ～１７ｂの上面図を示す。 図５Ｂは、第２の状態における入力電極１７ａ～１７ｂの上面図を示す。 図５Ｃは、第３の状態における入力電極１７ａ～１７ｂの上面図を示す。 図５Ｄは、第４の状態における入力電極１７ａ～１７ｂの上面図を示す。 図６は、－１０Ｖの電圧および１０Ｖの電圧をそれぞれ第１入力電極１７ａおよび第２入力電極１７ｂに印加したときの強誘電体膜１３の分極状態および半導体膜１４の状態を示す。 図７は、第一の状態～第四の状態において算出された抵抗値を示す。 図８Ａは従来の不揮発スイッチング装置の断面斜視図を示す。 図８Ｂは従来の不揮発スイッチング装置の等価回路図を示す。
　本発明の実施の形態を、図面を参照しながら以下、説明する。
　（実施の形態１）
　図１Ａは、実施の形態１における不揮発論理回路の上面図を示す。図１Ｂは図１ＡにおけるＡ－Ａ’線の断面図を示す。
　図１Ａおよび図１Ｂに示すように、基板１１上に、強誘電体膜１３および半導体膜１４が積層されている。制御電極１２が、強誘電体膜１３と基板１１との間に挟まれている。
　半導体膜１４上に電極群が形成されている。当該電極群は、電源電極１５、出力電極１６、第一の入力電極１７ａ、および第二の入力電極１７ｂを具備する。平面視において、入力電極１７ａ－１７ｂは、電源電極１５と出力電極１６に挟まれている。
　以下、入力電極１７ａ－１７ｂの配置関係を、より詳細に説明する。
　図１Ａおよび図１Ｂに示すように、強誘電体膜１３の長手方向はＸ方向、強誘電体膜１３の短手方向はＹ方向、積層方向はＺ方向と定義される。
　図１Ａおよび図１Ｂに示すように、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれ、強誘電体膜１３の長手方向、当該長手方向に直交する方向、および膜１３～１４の積層方向を意味する。
　第１の入力電極１７ａおよび第２の入力電極１７ｂは、電源電極１５および出力電極１６の間に挟まれている。
　Ｘ方向に沿って、第１の入力電極１７ａは、電源電極１５と第２の入力電極１７ｂとの間に挟まれている。Ｘ方向に沿って、第２の入力電極１７ｂは、第１の入力電極１７ａと出力電極１６との間に挟まれている。
　不揮発論理回路２０においては、強誘電体膜１３における分極の方向に応じて半導体膜１４を流れる電流が制御される。つまり、強誘電体膜１３の分極方向が＋Ｚ方向に合致している場合では、半導体膜１４中に誘起された電子が半導体膜１４を低抵抗にする。当該分極の向きが－Ｚ方向に合致している場合、半導体膜１４からの電子の排出が半導体膜１４を高抵抗にする。
　入力電極１７ａ－１７ｂと制御電極１２との間に電圧が印加され、半導体膜１４の抵抗値を制御する。これにより、電源電極１５と出力電極１６との間の抵抗値が制御される。
　不揮発論理回路２０は、２入力１出力の論理積を実行する。２つの入力信号は第１入力信号および第２入力信号からなる。図２に示すように、第１の入力電極１７ａには第１入力信号、第２の入力電極１７ｂには第２入力信号がそれぞれ入力される。図３に示す真理値表に基づいて、論理和の実行結果が出力される。
　（不揮発論理回路２０への書き込み）
　次に、図４、図５、および図６を参照しながら、不揮発論理回路２０への書き込みを説明する。
　図４は書き込み時の入力電極１７ａ－１７ｂの電位を示す。－１０Ｖの電圧が、図３に示される「１」として入力される。１０Ｖの電圧が、「０」として入力される。制御電極１２の電圧は常に一定値であり、好ましくは０Ｖである。
　図５Ａは、第１の状態における入力電極１７ａ～１７ｂの上面図を示す。
　図５Ｂは、第２の状態における入力電極１７ａ～１７ｂの上面図を示す。
　図５Ｃは、第３の状態における入力電極１７ａ～１７ｂの上面図を示す。
　図５Ｄは、第４の状態における入力電極１７ａ～１７ｂの上面図を示す。
　図６は、－１０Ｖの電圧および１０Ｖの電圧を第１入力電極１７ａおよび第２入力電極１７ｂに印加したときの強誘電体膜１３の分極状態および半導体膜１４の状態を示す。－１０Ｖが印加された入力電極３３の部分の下に位置する半導体３１は、強誘電体の分極３０ａによって引き起こされる電子の蓄積のため、低い抵抗を有する。一方、１０Ｖが印加された入力電極３４の下に位置する半導体３２は、強誘電体１３の分極３０ｂによって電子が排出されるため、高い抵抗を有する。
　以下、第一の状態、第二の状態、第三の状態、および第四の状態の書き込み手順を説明する。
　好ましくは、書き込みを開始する前にリセット動作が行なわれる。リセット動作では、電圧Ｖｉｎが入力電極１７ａ－１７ｂに印加され、かつＶｉｎ＜Ｖｒｅｓｅｔの関係を満たす電圧Ｖｒｅｓｅｔが制御電極１２に印加される。より具体的には、入力電極１７ａ－１７ｂに０Ｖが印加されながら、制御電極１２に１０Ｖが印加されることが好ましい。これにより、強誘電体膜１３の全ての分極が上向きに設定される。
　このリセット動作は、再現性の良い不揮発論理回路２０の駆動を可能にする。
　書き込みにおいては、制御電極１２にはＶ１が、第１入力電極１７ａにはＶａが、第２入力電極１７ｂにはＶｂが、それぞれ印加され、入力電極１７ａ－１７ｂの下に位置している強誘電体膜１３の各部分を分極させる。この分極が、入力電極１７ａ－１７ｂの下に位置している半導体膜１４の各部分を高抵抗状態または低抵抗状態にすることをもたらす。第一の状態、第二の状態、第三の状態、および第四の状態から選択される１つの状態が、不揮発論理回路２０に書き込まれる。
　第１の状態が書き込まれる場合、以下の不等式（Ｉ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
　Ｖ１＞Ｖａ、およびＶ１＞Ｖｂ・・・（Ｉ）
　より具体的には、Ｖ１が０Ｖに保持されながら、－１０ＶのＶａ、および－１０ＶのＶｂが印加される。
　－１０Ｖが真（１）、＋１０Ｖが偽（０）に対応する場合、第一の状態では、第１の入力電極１７ａには真（１）、第２の入力電極１７ｂには真（１）が入力される。
　第２の状態が書き込まれる場合、以下の不等式（ＩＩ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
　Ｖ１＜Ｖａ、およびＶ１＞Ｖｂ・・・（ＩI）
　より具体的には、Ｖ１が０Ｖに保持されながら、＋１０ＶのＶａ、および－１０ＶのＶｂが印加される。
　第二の状態では、偽（０）および真（１）が、第１の入力電極１７ａおよび第２の入力電極１７ｂにそれぞれ入力される。
　第３の状態が書き込まれる場合、以下の不等式（ＩＩＩ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
      Ｖ１＞Ｖａ　および　Ｖ１＜Ｖｂ      （ＩＩＩ）
　より具体的には、Ｖ１が０Ｖに保持されながら、－１０ＶのＶａ、および＋１０ＶのＶｂが印加される。
　第三の状態では、真（１）および偽（０）が、第１の入力電極１７ａおよび第２の入力電極１７ｂにそれぞれ入力される。
　第４の状態が書き込まれる場合、以下の不等式（ＩＶ）を充足する電圧Ｖ１、ＶａおよびＶｄが印加される。
      Ｖ１＜Ｖａ　および　Ｖ１＜Ｖｂ      （ＩＶ）
　より具体的には、Ｖ１が０Ｖに保持されながら、＋１０ＶのＶａ、および＋１０ＶのＶｂが印加される。
　第四の状態では、偽（０）および偽（０）が、第１の入力電極１７ａおよび第２の入力電極１７ｂにそれぞれ入力される。
　第一の状態では、電源電極１５と出力電極１６との間の抵抗が低い。第二の状態、第三の状態、および第四の状態では、電源電極１５と出力電極１６との間の抵抗が高い。
　第一～第四の状態において入力される真（１）および偽（０）の間の関係から理解されるように、第１の入力電極１７ａには、真または偽のどちらかである第１の入力信号が入力される。第２の入力電極１７ｂには、真または偽のどちらかである第２の入力信号が入力される。
　（読み出し）
　以下、不揮発論理回路２０からの読み出しの一例を説明する。
　制御電極１２、および入力電極１７ａ－１７ｂに０Ｖが印加されながら、電源電極１５と出力電極１６との間に電位差が印加され、半導体膜１４を流れる電流を測定する。
　電源電極１５と出力電極１６との間に印加する電位差は、書き込み時に入力電極１７ａおよび１７ｂに印加される電圧の１／５以下とすることが好ましい。一例として、電源電極１５と出力電極１６との間の電位差は０．１Ｖであり得る。
　当該電流の値に応じて抵抗値が決定される。すなわち、測定された電流に基づいて、不揮発論理回路２０が高抵抗状態または低抵抗状態のどちらを有するかを決定する。上記の通り、第一の状態は低抵抗状態である。第二の状態、第三の状態、および第四の状態は高抵抗状態である。
　高抵抗状態は、第１の入力信号および第２の入力信号に基づく論理積の「偽」に対応する。低抵抗状態は、第１の入力信号および第２の入力信号に基づく論理積の「真」に対応する。このように、不揮発論理回路２０は不揮発性論理積回路として機能する。
　（実施例）
　以下、実施例を参照しながら本発明をより詳細に説明する。
　（実施例１）
　基板１１として、シリコン酸化膜によって被覆された表面を有するシリコン基板を用意した。
　（１）　制御電極１２を、以下の手順に従って基板１１上に形成した。基板１１上に、電子銃蒸着法にて５ｎｍの厚みを有するＴｉ膜、３０ｎｍの厚みを有するＰｔ膜、及びパルスレーザーデポジション法によって１０ｎｍの厚みを有するＳｒＲｕＯ3（以下、ＳＲＯ）膜を順に形成した。
　（２）　基板を加熱し、パルスレーザーデポジション法を用いて４５０ｎｍの厚みを有するＰｂ（Ｚｒ，Ｔｉ）Ｏ3からなる強誘電体膜１３を形成した。
　（３）　基板温度を４００℃に設定し、３０ｎｍの厚みを有するＺｎＯからなる半導体膜１４を形成した。
　（４）　半導体膜１４上にフォトリソグラフィによってレジストのパターンを形成した。その後、レジストのパターンが被覆していない部分の半導体膜１４を、硝酸を用いるエッチングにより除去した。
　（５）　その後、半導体膜１４上のレジストをフォトリソグラフィによってパターニングした。その上に、５ｎｍの厚みを有するＴｉ膜および３０ｎｍの厚みを有するＰｔ膜を電子銃蒸着法にて形成した。レジストを除去し、電源電極１５、出力電極１６、および入力電極１７ａ－１７ｂを形成した。
　得られた不揮発論理回路は、縦１００マイクロメータ、横２００マイクロメータの入力電極を有していた。不揮発論理回路は１０マイクロメートルの電極間隔を有していた。当該不揮発論理回路に、図４および図５に基づいて第一の状態～第四の状態を書き込んだ。その後、電源電極１５と出力電極１６との間に０．１Ｖの電圧を印加し、電源電極１５と出力電極１６との間に流れる電流を測定した。当該電流から、当該不揮発論理回路の抵抗値を算出した。
　図７は、第一の状態～第四の状態において算出された抵抗値を示す。図７から理解されるように、第一の状態は低い抵抗値を有する。一方、第二の状態、第三の状態、および第四の状態は高い抵抗値を有する。
　本実施例では、ＳＲＯ／Ｐｔ／Ｔｉの積層膜からなる制御電極１２、Ｐｔ／Ｔｉの積層膜からなる電源電極１５、出力電極１６、および入力電極１７ａ－１７ｂが用いられた。他の材料からなる導電膜もまた用いられ得る。
　強誘電体膜１３の材料としてＳｒ（Ｂｉ，Ｔａ）ＯxまたはＢｉＴｉＯxのような他の強誘電材料が用いられ得る。半導体膜１４の材料としてＧａＮまたはＩｎＧａＺｎＯxのような他の半導体材料が用いられ得る。
　本発明は、不揮発論理回路を駆動する新規な方法を提供する。
１１　基板
１２　制御電極
１３　強誘電体膜
１４　半導体膜
１５　電源電極
１６　出力電極
１７ａ　第一の入力電極
１７ｂ　第二の入力電極
２０　不揮発論理回路
３０ａ　強誘電体膜中の上向き分極
３０ｂ　強誘電体膜中の下向き分極
３１　半導体膜のうち低抵抗部分
３２　半導体膜のうち高抵抗部分
３３　信号１が入力されている入力電極
３４　信号０が入力されている入力電極

Claims (4)

  1. 　不揮発論理回路を駆動する方法であって、以下の工程（ａ）～工程（ｃ）を具備する：
    　前記不揮発論理回路を準備する工程（ａ）、ここで、
    　前記不揮発論理回路は、制御電極、強誘電体膜、半導体膜、および電極群を具備し、
    　　前記制御電極、前記強誘電体膜、前記半導体膜、および前記電極群は、この順に前記制御電極上に積層されており、
    　　前記電極群は、電源電極、出力電極、第１の入力電極、および第２の入力電極を具備しており、
    　ここで、Ｘ方向、Ｙ方向、およびＺ方向が、それぞれ、前記強誘電体膜の長手方向、前記長手方向に直交する方向、および、前記積層方向であり、
    　　Ｘ方向に沿って、前記第１の入力電極は、前記電源電極および前記第２の入力電極の間に挟まれており、
    　　Ｘ方向に沿って、前記第２の入力電極は、前記第１の入力電極および前記出力電極の間に挟まれており、
    　第１の状態、第２の状態、第３の状態、および第４の状態から選択される１つの状態を前記不揮発論理回路に書き込む工程（ｂ）、ここで、
    　Ｖ１、Ｖａ、およびＶｂは、それぞれ、前記制御電極に印加される電圧、前記第１の入力電極に印加される電圧、および前記第２の入力電極に印加される電圧であり、
    　前記第１の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
    　前記第２の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＞Ｖｂの不等式を満たす電圧が印加され、
    　前記第３の状態が書き込まれる場合には、Ｖ１＞ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
    　前記第４の状態が書き込まれる場合には、Ｖ１＜ＶａおよびＶ１＜Ｖｂの不等式を満たす電圧が印加され、
    　前記第１の状態は低抵抗状態であり、
    　前記第２の状態、前記第３の状態、および前記第４の状態は高抵抗状態であり、および
    　前記電源電極および前記出力電極の間に電圧を印加することによって生じた電流を測定し、前記電流に基づいて前記高抵抗状態または前記低抵抗状態のどちらを前記不揮発論理回路が有するかを決定する工程（ｃ）。
  2. 　前記工程（ａ）と前記工程（ｂ）との間に、
    　電圧Ｖｉｎを前記第１の入力電極および前記第２の入力電極に印加し、かつ電圧Ｖｒｅｓｅｔ（ただし、Ｖｒｅｓｅｔ＞Ｖｉｎ）を前記制御電極に印加して、前記不揮発論理回路をリセットする工程
    を具備する、請求項１に記載の方法。
  3. 　前記工程（ｂ）において、
    　前記第１の入力電極には、真または偽のどちらかである第１の入力信号が入力され、
    　前記第２の入力電極には、真または偽のどちらかである第２の入力信号が入力され、
    　前記高抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の偽に対応し、
    　前記低抵抗状態が、前記第１の入力信号および前記第２の入力信号に基づく論理積の真に対応する、
    請求項１に記載の方法。
  4. 　前記工程（ｂ）と前記工程（ｃ）との間に、前記不揮発論理回路の電源を切る工程をさらに具備する、請求項１に記載の方法。
PCT/JP2011/001117 2010-05-11 2011-02-25 不揮発論理回路を駆動する方法 WO2011142068A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011516604A JP4837149B1 (ja) 2010-05-11 2011-02-25 不揮発論理回路を駆動する方法
CN201180007890.3A CN102742162B (zh) 2010-05-11 2011-02-25 驱动非易失性逻辑电路的方法
US13/221,029 US8390322B2 (en) 2010-05-11 2011-08-30 Non-volatile logic circuit and a method for operating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010108888 2010-05-11
JP2010-108888 2010-05-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/221,029 Continuation US8390322B2 (en) 2010-05-11 2011-08-30 Non-volatile logic circuit and a method for operating the same

Publications (1)

Publication Number Publication Date
WO2011142068A1 true WO2011142068A1 (ja) 2011-11-17

Family

ID=44914131

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/001117 WO2011142068A1 (ja) 2010-05-11 2011-02-25 不揮発論理回路を駆動する方法

Country Status (4)

Country Link
US (1) US8390322B2 (ja)
JP (1) JP4837149B1 (ja)
CN (1) CN102742162B (ja)
WO (1) WO2011142068A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103460375A (zh) * 2012-02-07 2013-12-18 松下电器产业株式会社 驱动非易失性半导体装置的方法
CN103636128A (zh) * 2012-06-04 2014-03-12 松下电器产业株式会社 驱动非易失性半导体装置的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4837149B1 (ja) * 2010-05-11 2011-12-14 パナソニック株式会社 不揮発論理回路を駆動する方法
US8427202B2 (en) * 2010-11-04 2013-04-23 Panasonic Corporation Nonvolatile logic circuit and a method for operating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086625A1 (ja) * 2003-03-26 2004-10-07 Japan Science And Technology Agency スピン依存伝達特性を有するトランジスタを用いた再構成可能な論理回路
US20090097299A1 (en) * 2007-10-12 2009-04-16 Hiroyuki Tanaka Semiconductor memory device, method for fabricating the same and semiconductor switching device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4177131B2 (ja) 2003-02-06 2008-11-05 ローム株式会社 論理演算回路、論理演算装置および論理演算方法
JP2006120702A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
WO2010097862A1 (ja) * 2009-02-24 2010-09-02 パナソニック株式会社 半導体メモリセル及びその製造方法並びに半導体記憶装置
WO2011111305A1 (ja) * 2010-03-10 2011-09-15 パナソニック株式会社 排他的論理和回路として不揮発論理回路を駆動する方法
WO2011111309A1 (ja) * 2010-03-11 2011-09-15 パナソニック株式会社 焦電型温度センサを用いて温度を測定する方法
JP4837149B1 (ja) * 2010-05-11 2011-12-14 パナソニック株式会社 不揮発論理回路を駆動する方法
CN102742160B (zh) * 2010-05-11 2014-12-17 松下电器产业株式会社 驱动非易失性逻辑电路的方法
WO2012029211A1 (ja) * 2010-09-02 2012-03-08 パナソニック株式会社 不揮発性論理回路を駆動する方法
US8427202B2 (en) * 2010-11-04 2013-04-23 Panasonic Corporation Nonvolatile logic circuit and a method for operating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086625A1 (ja) * 2003-03-26 2004-10-07 Japan Science And Technology Agency スピン依存伝達特性を有するトランジスタを用いた再構成可能な論理回路
US20090097299A1 (en) * 2007-10-12 2009-04-16 Hiroyuki Tanaka Semiconductor memory device, method for fabricating the same and semiconductor switching device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103460375A (zh) * 2012-02-07 2013-12-18 松下电器产业株式会社 驱动非易失性半导体装置的方法
CN103460375B (zh) * 2012-02-07 2016-11-02 松下知识产权经营株式会社 驱动非易失性半导体装置的方法
CN103636128A (zh) * 2012-06-04 2014-03-12 松下电器产业株式会社 驱动非易失性半导体装置的方法
CN103636128B (zh) * 2012-06-04 2016-12-28 松下知识产权经营株式会社 驱动非易失性半导体装置的方法

Also Published As

Publication number Publication date
US8390322B2 (en) 2013-03-05
US20110309859A1 (en) 2011-12-22
JPWO2011142068A1 (ja) 2013-07-22
JP4837149B1 (ja) 2011-12-14
CN102742162B (zh) 2015-03-25
CN102742162A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
JP4762379B1 (ja) 排他的論理和回路として不揮発論理回路を駆動する方法
JP5158295B1 (ja) 半導体記憶装置を駆動する方法
JP4907747B1 (ja) 不揮発性論理回路を駆動する方法
JP4852670B1 (ja) 不揮発スイッチング装置を駆動する方法
WO2011142068A1 (ja) 不揮発論理回路を駆動する方法
WO2011142067A1 (ja) 不揮発論理回路を駆動する方法
JP5450912B1 (ja) 不揮発性半導体装置を駆動する方法
US8508253B2 (en) Nonvolatile logic circuit and a method for operating the same
JP5406415B1 (ja) 不揮発性半導体装置を駆動する方法
JP4955129B1 (ja) 不揮発性論理回路を駆動する方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180007890.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2011516604

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11780329

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11780329

Country of ref document: EP

Kind code of ref document: A1