CN103636128B - 驱动非易失性半导体装置的方法 - Google Patents

驱动非易失性半导体装置的方法 Download PDF

Info

Publication number
CN103636128B
CN103636128B CN201380002007.0A CN201380002007A CN103636128B CN 103636128 B CN103636128 B CN 103636128B CN 201380002007 A CN201380002007 A CN 201380002007A CN 103636128 B CN103636128 B CN 103636128B
Authority
CN
China
Prior art keywords
gate electrode
film
width
voltage
upper gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380002007.0A
Other languages
English (en)
Other versions
CN103636128A (zh
Inventor
金子幸广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN103636128A publication Critical patent/CN103636128A/zh
Application granted granted Critical
Publication of CN103636128B publication Critical patent/CN103636128B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Logic Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的驱动非易失性半导体装置的方法，分别向源电极(15)、漏电极(16)及下部栅电极膜(12)施加电压Vs、Vd及V3，同时，在比使强电介质膜(13)所包含的所有极化反转所需的期间短的期间内，分别向第1上部栅电极(17a)及第2上部栅电极(17b)施加脉冲电压V1及V2，以使得宽度WRL1及宽度WRL2变大且宽度WRH变小。脉冲电压V1及V2的绝对值小于使强电介质膜(13)所包含的所有极化反转所需的电压的绝对值。电压Vs、Vd及V3、脉冲电压V1及V2满足Vs、Vd、V3>V1、V2的关系。

Description

驱动非易失性半导体装置的方法
技术领域
本公开涉及驱动非易失性半导体装置的方法。
背景技术
图8A及图8B分别表示专利文献1公开的非易失性半导体装置的俯视图及剖视图。
如图8A及图8B所示，该非易失性半导体装置920具备：基板911、控制电极膜912、强电介质膜913及半导体膜914。在半导体膜914上形成源电极915、漏电极916及第1～第4输入电极917a～917d。
【在先技术文献】
【专利文献】
【专利文献1】国际公开第2011／111305号
发明内容
【发明要解决的问题】
本公开提供一种驱动非易失性半导体装置的新方法。
【用于解决问题的手段】
本公开提供包括以下工序的驱动非易失性半导体装置的方法：
准备非易失性半导体装置的工序a，其中，
非易失性半导体装置具备：下部栅电极膜12、强电介质膜13、半导体膜14、源电极15、漏电极16、第1上部栅电极17a及第2上部栅电极17b，
下部栅电极膜12、强电介质膜13及半导体膜14按照该顺序依次被层叠，
源电极15、漏电极16、第1上部栅电极17a及第2上部栅电极17b形成在半导体膜14上，
Z方向表示下部栅电极膜12、强电介质膜13及半导体膜14的层叠方向，
俯视时，源电极15及漏电极16沿着X方向相互对置，
俯视时，第1上部栅电极17a及第2上部栅电极17b沿着Y方向相互对置，
X方向及Y方向相互正交，
X方向及Y方向都与Z方向正交，
高电阻区域32、第1低电阻区域31a及第2低电阻区域31b形成在半导体膜14内，
俯视时，高电阻区域32沿着Y方向具有宽度WRH，
俯视时，第1低电阻区域31a沿着Y方向具有宽度WRL1，
俯视时，第2低电阻区域31b沿着Y方向具有宽度WRL2，
宽度WRH的值在0以上，
宽度WRL1的值在0以上，
宽度WRL2的值在0以上，
俯视时，高电阻区域32、第1低电阻区域31a及第2低电阻区域31b被夹在第1上部栅电极17a与第2上部栅电极17b之间，
俯视时，第1低电阻区域31a被夹在第1上部栅电极17a与高电阻区域32之间，
俯视时，第2低电阻区域31b被夹在第2上部栅电极17b与高电阻区域32之间，
俯视时，高电阻区域32被夹在第1低电阻区域31a与第2低电阻区域31b之间，
分别向源电极15、漏电极16及下部栅电极膜12施加电压Vs、电压Vd及电压V3的同时，在比使强电介质膜13所包含的所有极化反转所需的期间更短的期间T1内，分别向第1上部栅电极17a及第2上部栅电极17b施加脉冲电压V1及V2，以使得宽度WRL1及宽度WRL2的值变大且宽度WRH的值变小的工序b，其中，
脉冲电压V1的绝对值小于使强电介质膜13所包含的所有极化反转所需的电压的绝对值，
脉冲电压V2的绝对值小于使强电介质膜13所包含的所有极化反转所需的电压的绝对值，
电压Vs、电压Vd、电压V3、脉冲电压V1及脉冲电压V2满足以下的关系(I)，
Vs、Vd、V3>V1、V2(I)，
反复进行n次工序(b)直到源电极15及漏电极16间的电阻值成为预先确定的电阻值以下为止的工序(c)，其中n是2以上的整数。
强电介质膜13也可以与半导体膜14相接。
也可以满足以下的关系(II)及(III)。
Vs=Vd=V3(II)；
V1=V2<V3(III)。
n也可以在3以上。
n也可以在5以上。
n也可以在10以上。
在进行工序(b)之前，宽度WRL1及宽度WRL2的值也可以都为0。
在进行工序(c)之后，宽度WRH的值也可以为0。
本公开提供包括以下工序的驱动非易失性半导体装置的方法：
准备非易失性半导体装置的工序a，其中，
非易失性半导体装置具备：下部栅电极膜12、强电介质膜13、半导体膜14、源电极15、漏电极16、第1上部栅电极17a及第2上部栅电极17b，
下部栅电极膜12、强电介质膜13及半导体膜14按照该顺序依次被层叠，
源电极15、漏电极16、第1上部栅电极17a及第2上部栅电极17b形成在半导体膜14上，
Z方向表示下部栅电极膜12、强电介质膜13及半导体膜14的层叠方向，
俯视时，源电极15及漏电极16沿着X方向相互对置，
俯视时，第1上部栅电极17a及第2上部栅电极17b沿着Y方向相互对置，
X方向及Y方向相互正交，
X方向及Y方向都与Z方向正交，
高电阻区域32、第1低电阻区域31a及第2低电阻区域31b形成在半导体膜14内，
俯视时，高电阻区域32沿着Y方向具有宽度WRH，
俯视时，第1低电阻区域31a沿着Y方向具有宽度WRL1，
俯视时，第2低电阻区域31b沿着Y方向具有宽度WRL2，
宽度WRH的值在0以上，
宽度WRL1的值在0以上，
宽度WRL2的值在0以上，
俯视时，高电阻区域32、第1低电阻区域31a及第2低电阻区域31b被夹在第1上部栅电极17a与第2上部栅电极17b之间，
俯视时，第1低电阻区域31a被夹在第1上部栅电极17a与高电阻区域32之间，
俯视时，第2低电阻区域31b被夹在第2上部栅电极17b与高电阻区域32之间，
俯视时，高电阻区域32被夹在第1低电阻区域31a与第2低电阻区域31b之间，
分别向源电极15、漏电极16及下部栅电极膜12施加电压Vs、电压Vd及电压V3，同时，在比使强电介质膜13所包含的所有极化反转所需的期间更短的期间T1内，分别向第1上部栅电极17a及第2上部栅电极17b施加脉冲电压V1及V2，以使得宽度WRL1及宽度WRL2的值变大且宽度WRH的值变小的工序(b)，其中，
脉冲电压V1的绝对值小于使强电介质膜13所包含的所有极化反转所需的电压的绝对值，
脉冲电压V2的绝对值小于使强电介质膜13所包含的所有极化反转所需的电压的绝对值，
电压Vs、电压Vd、电压V3、脉冲电压V1及脉冲电压V2满足以下的关系(I)，
Vs、Vd、V3>V1、V2(I)，
工序(b)之后，进行工序(c)：分别向源电极15、漏电极16及下部栅电极膜12施加电压Vs、电压Vd及电压V3，同时，在期间T1内，再次分别向第1上部栅电极17a及第2上部栅电极17b施加脉冲电压V1及V2，以使得宽度WRL1及宽度WRL2的值进一步变大且宽度WRH的值进一步变小。
强电介质膜13也可以与半导体膜14相接。
也可以满足以下的关系(II)及(III)。
Vs=Vd=V3(II)；
V1=V2<V3(III)。
n也可以在3以上。
n也可以在5以上。
n也可以在10以上。
在进行工序(b)之前，宽度WRL1及宽度WRL2的值也可以都为0。
在进行工序(c)之后，宽度WRH的值也可以为0。
【发明效果】
本公开提供一种驱动非易失性半导体装置的新方法。
附图说明
图1A表示实施方式的非易失性半导体装置的俯视图。
图1B表示实施方式的非易失性半导体装置的剖视图。
图2A表示实施方式的非易失性半导体装置的俯视图。
图2B表示实施方式的非易失性半导体装置的俯视图。
图3表示实施方式的非易失性半导体装置的俯视图。
图4A表示实施方式的非易失性半导体装置的俯视图。
图4B表示实施方式的非易失性半导体装置的俯视图。
图5表示实施例1的非易失性半导体装置的俯视图。
图6是表示在实施例1中流过半导体膜14的电流及所施加的脉冲次数之间的关系的图表。
图7表示施加到实施方式的非易失性半导体装置的脉冲电压V1。
图8A表示专利文献1公开的非易失性半导体装置920的俯视图。
图8B表示专利文献1公开的非易失性半导体装置920的剖视图。
具体实施方式
以下，参照附图，说明本公开的实施方式。
(实施方式1)
图1A是实施方式1的非易失性半导体装置20的俯视图。图1B是图1A所包含的A-A'线的剖视图。
如图1B所示，非易失性半导体装置20具备：下部栅电极膜12、强电介质膜13、半导体膜14、源电极15及漏电极16。下部栅电极膜12、强电介质膜13及半导体膜14，按照该顺序依次被层叠在基板11(例如硅基板)上。例如，强电介质膜13与半导体膜14相接。但是，具有极其薄的厚度的如绝缘膜这样的其他膜，可介于强电介质膜13及半导体膜14之间。
下部栅电极膜12的示例为由SrRuO3膜、铂膜及钛膜构成的层叠体。
强电介质膜13的材料的示例为Pb(Zr，Ti)O3、SrBi2Ta2O9、或Bi4Ti3O12。
半导体膜14的材料的示例为ZnO、GaN、或InGaZnOx。
源电极15的示例为由铂膜及钛膜构成的层叠膜。漏电极16的示例也可以是由铂膜及钛膜构成的层叠膜。
如图1A所示，源电极15及漏电极16形成在半导体膜14上。另外，第1上部栅电极17a及第2上部栅电极17b形成在半导体膜14上。
第1上部栅电极17a的示例为由金膜、铂膜及钛膜构成的层叠膜。第2上部栅电极17b的示例也是由金膜、铂膜及钛膜构成的层叠膜。
在此，说明本说明书中所使用的3个方向、即X方向、Y方向及Z方向。这些X方向、Y方向及Z方向也在图1A～图5中示出。
如图1A及图1B所示，Z方向表示下部栅电极膜12、强电介质膜13及半导体膜14的层叠方向。
X方向平行于源电极15及漏电极16相互对置的方向。换言之，如图1A及图1B所示，源电极15及漏电极16沿着X方向相互对置。
Y方向平行于第1上部栅电极17a及第2上部栅电极17b相互对置的方向。换言之，如图1A所示，俯视时，第1上部栅电极17a及第2上部栅电极17b沿着Y方向相互对置。
当然，X方向及Y方向相互正交。X方向及Y方向都与Z方向正交。
如图2A所示，高电阻区域32、第1低电阻区域31a及第2低电阻区域31b形成在半导体膜14内。
高电阻区域32沿着Y方向具有宽度WRH。WRH的值在0以上。
第1低电阻区域31a沿着Y方向具有宽度WRL1。宽度WRL1的值在0以上。同样，第2低电阻区域31b沿着Y方向具有宽度WRL2。宽度WRL2的值在0以上。
如图2A所示，高电阻区域32、第1低电阻区域31a及第2低电阻区域31b沿着Y方向介于第1上部栅电极17a及第2上部栅电极17b之间。
第1低电阻区域31a介于第1上部栅电极17a及高电阻区域32之间。同样，第2低电阻区域31b介于第2上部栅电极17b及高电阻区域32之间。高电阻区域32介于第1低电阻区域31a及第2低电阻区域31b之间。
图2B表示后述的复位动作之后的初始状态。复位动作使半导体膜14的电阻值上升。因此，能够将半导体膜14的整个区域作为高电阻区域32。在图2B中，宽度WRL1及宽度WRL2都为0。因此，第1低电阻区域31a及第2低电阻区域31b都没有形成在半导体膜14内。
接着，说明驱动非易失性半导体装置20的方法。
在非易失性半导体装置20中，根据强电介质膜13所包含的极化方向控制流过半导体膜14的电流。详细而言，在强电介质膜13的极化被设定为向上的情况下，半导体膜14中感应出的电子使半导体膜14的电阻值下降。相反，在强电介质膜13的极化被设定为向下的情况下，从半导体膜14中排出电子，半导体膜14的电阻值上升。
首先，进行复位动作是有益的。在复位动作中，满足V1=V2=Vs=Vd的关系的电压V1、V2、Vs及Vd分别被施加到第1上部栅电极17a、第2上部栅电极17b、源电极15及漏电极16，同时，满足V1>V3的关系的电压V3被施加到下部栅电极膜12。
更详细而言，例如，向第1上部栅电极17a、第2上部栅电极17b、源电极15、漏电极16施加0伏电压，同时，向下部栅电极膜12施加-15伏的电压V3。由此，将强电介质膜13的全部极化方向设定为向下，半导体膜14整体的电阻值上升。此时，若在非易失性半导体装置20中构成图2B所示的状态则是有益的。
接着，分别向源电极15、漏电极16及下部栅电极膜12施加电压Vs、电压Vd及电压V3，同时，在期间T1期间分别向第1上部栅电极17a及第2上部栅电极17b施加脉冲电压V1及V2。脉冲电压V1及V2的绝对值小于使强电介质膜13所包含的所有极化反转所需的电压的绝对值。期间T1短于使强电介质膜13所包含的所有极化反转所需的期间。
电压Vs、电压Vd、电压V3、脉冲电压V1及脉冲电压V2满足以下的关系式(I)。
Vs、Vd、V3>VI、V2(I)
电压Vs、电压Vd、电压V3、脉冲电压V1及脉冲电压V2满足例如以下的关系(II)及(III)。
Vs=Vd=V3(II)；
V1=V2<V3(III)。
通过脉冲电压V1及V2的施加，强电介质膜13所包含的极化方向被设定为向上。但是，如上所述，脉冲电压V1及V2这两者的绝对值小于使强电介质膜13所包含的所有极化反转所需的电压的绝对值，且脉冲电压V1及V2是在比使强电介质膜13所包含的所有极化反转所需的期间短的期间T1内被施加的。因此，强电介质膜13中只有一部分强电介质膜所包含的极化被设定为向上。并不是将强电介质膜13所包含的所有极化设定为向上。
由此，非易失性半导体装置20的状态从图2A所示的状态变化成图3所示的状态。或者，非易失性半导体装置20的状态从图2B所示的状态变化成图3所示的状态。
从图2A及图3可知，图3所示的宽度WRH小于图2A所示的宽度WRH。图3所示的宽度WRL1大于图2A所示的宽度WRL1。图3所示的宽度WRL2大于图2A所示的宽度WRL2。
图7表示脉冲电压V1的时序图。如图7所示，脉冲电压V1具有电压V1及施加期间T1。相邻的2个脉冲电压V1之间的期间被定义为T2。当然，期间T2比期间T1长。
在电压V1的绝对值大于使强电介质膜13所包含的所有极化反转所需的电压的绝对值的情况下，不能反复施加脉冲电压V1及V2。同样，在施加期间T1长于使强电介质膜13所包含的所有极化反转所需的时间的情况下，也不能反复施加脉冲电压V1及V2。
本发明排除n=1的情况。即，本发明排除了不反复施加脉冲电压V1及V2的情况。在n=1的情况下，从图2A、图2B、图3及图4A所示的状态直接变化到图4B所示的状态。这是因为强电介质膜13所包含的所有极化直接被设定为向上。
对于阅读了本说明书特别是其实施例的本领域的技术人员而言，脉冲电压V1的具体的电压V1、波形、期间T1及期间T2是显而易见的。脉冲电压V1为矩形波或三角波是有益的。若脉冲电压V1为矩形波则更有益。
脉冲电压V2被设为例如与脉冲电压V1相同。与脉冲电压V1同时施加脉冲电压V2是有益的。
如上所述，要求反复施加脉冲电压V1及V2。换言之，反复n次施加脉冲电压V1及V2。在此，n是2以上的整数。因此，反复2次以上施加脉冲电压V1及V2。由此，非易失性半导体装置20的状态从图3所示的状态变化到图4A所示的状态。
从图3及图4A可知，图4A所示的宽度WRH小于图3所示的宽度WRH。图4A所示的宽度WRL1大于图3所示的宽度WRL1。图4A所示的宽度WRL2大于图3所示的宽度WRL2。
直到源电极15及漏电极16间的电阻值为预先确定的电阻值以下为止，反复施加脉冲电压V1及V2。通过脉冲电压V1及V2的施加，非易失性半导体装置20的状态可变化成图4B所示的状态。在图4B中，宽度WRH的值为0。换言之，高电阻区域32消失。
源电极15及漏电极16之间的电阻值可按照如下方式测量。以下，“电阻值”指源电极15及漏电极16之间的电阻值。
将第1上部栅电极17a及第2上部栅电极17b维持浮置状态，同时，向下部栅电极膜12施加0伏电压。并且，向源电极15及漏电极16之间赋予电位差。由此，测量流过半导体膜14的电流。
将向源电极15及漏电极16之间施加的电压的绝对值设为脉冲电压V1的绝对值的1／5以下是有益的。作为一例，源电极15及漏电极16之间的电位差是0.1伏。通过测量到的电流，求出电阻值。
以下，分别将图2A、图3及图4A所示的半导体膜14的电阻值分别称作第1电阻值、第2电阻值及第3电阻值。从上述的说明可知，满足以下的关系(IV)。
第1电阻值>第2电阻值>第3电阻值(IV)
(实施例)
通过以下的实施例，更详细说明本公开。
(实施例1)
通过与专利文献1公开的方法类似的方法，制作实施例1的非易失性半导体装置20。更详细而言，按照以下方式制作实施例1的非易失性半导体装置20。
首先，准备具有被氧化硅膜覆盖的表面的硅基板11。
通过在硅基板11上形成钛膜及铂膜，从而获得下部栅电极膜12。钛膜具有5纳米的厚度。铂膜具有30纳米的厚度。
接着，通过脉冲激光堆积法，在下部栅电极膜12上形成了SrRuO3(以下称作“SRO”)膜。SRO膜具有10纳米的厚度。
将硅基板11加热至700℃，通过脉冲激光堆积法在下部栅电极膜12上形成Pb(Zr，Ti)O3膜，获得强电介质膜13。Pb(Zr，Ti)O3膜具有675纳米的厚度。
接着，将硅基板11加热至400℃，在Pb(Zr，Ti)O3膜上形成ZnO膜，获得半导体膜14。ZnO膜具有30纳米的厚度。
通过光刻，在半导体膜14上形成了抗蚀剂的图案。之后，在半导体膜14中，通过使用了硝酸的蚀刻去除未被抗蚀剂覆盖的部分。
接着，通过光刻，在半导体膜14上再次形成抗蚀剂的图案，通过电子线蒸镀法，在图案上形成具有5纳米厚度的钛膜、和具有30纳米厚度的铂膜。
去除抗蚀剂，形成源电极15、漏电极16、第1上部栅电极17a及第2上部栅电极17b。由此，获得实施例1的非易失性半导体装置20。
长度Lx、长度Ly、长度LL及长度IL(参照图5)分别是80微米、80微米、50微米及60微米。
首先，进行复位动作。分别向第1上部栅电极17a、第2上部栅电极17b、源电极15及漏电极16施加满足V1=V2=Vs=Vd=0伏的关系的电压V1、V2、Vs及Vd，同时，向下部栅电极膜12施加-15伏的电压V3。施加电压V3的时间是10微秒。
接着，对所得到的非易失性半导体装置20施加脉冲电压V1及V2。脉冲电压V2与脉冲电压V1相同。
以下详细表示脉冲电压V1。
V1：-6伏
T1：10纳秒
(参照图7)
施加脉冲电压V1及V2之后，向源电极15及漏电极16之间赋予0.1伏的电位差，测量流过半导体膜14的电流。测量到的电流值约为1.49×10-6安培。
经过2微秒(期间T2)之后，再次向所得到的非易失性半导体装置20施加脉冲电压V1及V2。之后，同样地测量流过半导体膜14的电流。反复10次上述动作。图6表示脉冲的施加次数及流过半导体膜14的电流之间的关系。
从图6可知，伴随着脉冲施加次数的增加，电流值慢慢增加。
【工业上的可利用性】
本公开的方法可用于多值存储器或可变电阻元件。
【符号说明】
11：基板
12：下部栅电极膜
13：强电介质膜
14：半导体膜
15：源电极
16：漏电极
17a：第1上部栅电极
17b：第2上部栅电极
20：非易失性半导体装置
31a：第1低电阻区域
31b：第2低电阻区域
32：高电阻区域
WRL1：第1低电阻区域31a的宽度
WRL2：第2低电阻区域31b的宽度
WRH：高电阻区域32的宽度

Claims (13)

1.一种驱动非易失性半导体装置的方法，包括以下工序：
准备所述非易失性半导体装置的工序a，其中，
所述非易失性半导体装置具备：下部栅电极膜、强电介质膜、半导体膜、源电极、漏电极、第1上部栅电极及第2上部栅电极，
所述下部栅电极膜、所述强电介质膜及所述半导体膜按照下部栅电极膜、强电介质膜及半导体膜的顺序依次被层叠，
所述源电极、所述漏电极、所述第1上部栅电极及所述第2上部栅电极形成在所述半导体膜上，
Z方向表示所述下部栅电极膜、所述强电介质膜及所述半导体膜的层叠方向，
俯视时，所述源电极及所述漏电极沿着X方向相互对置，
俯视时，所述第1上部栅电极及所述第2上部栅电极沿着Y方向相互对置，
所述X方向及所述Y方向相互正交，
所述X方向及所述Y方向都与所述Z方向正交，
高电阻区域、第1低电阻区域及第2低电阻区域形成在所述半导体膜内，
俯视时，所述高电阻区域沿着所述Y方向具有宽度WRH，
俯视时，所述第1低电阻区域沿着所述Y方向具有宽度WRL1，
俯视时，所述第2低电阻区域沿着所述Y方向具有宽度WRL2，
所述宽度WRH的值在0以上，
所述宽度WRL1的值在0以上，
所述宽度WRL2的值在0以上，
俯视时，所述高电阻区域、所述第1低电阻区域及所述第2低电阻区域被夹在所述第1上部栅电极与所述第2上部栅电极之间，
俯视时，所述第1低电阻区域被夹在所述第1上部栅电极与所述高电阻区域之间，
俯视时，所述第2低电阻区域被夹在所述第2上部栅电极与所述高电阻区域之间，
俯视时，所述高电阻区域被夹在所述第1低电阻区域与所述第2低电阻区域之间；
分别向所述源电极、所述漏电极及所述下部栅电极膜施加电压Vs、电压Vd及电压V3，同时，在比使所述强电介质膜所包含的所有极化反转所需的期间更短的期间T1内，分别向所述第1上部栅电极及所述第2上部栅电极施加脉冲电压V1及V2，以使得所述宽度WRL1及所述宽度WRL2的值变大且所述宽度WRH的值变小的工序b，其中，
所述脉冲电压V1的绝对值小于使所述强电介质膜所包含的所有极化反转所需的电压的绝对值，
所述脉冲电压V2的绝对值小于使所述强电介质膜所包含的所有极化反转所需的电压的绝对值，
所述电压Vs、所述电压Vd、所述电压V3、所述脉冲电压V1及所述脉冲电压V2满足以下的关系I，
Vs、Vd、V3＞V1、V2(I)，
反复进行n次所述工序b直到所述源电极及所述漏电极间的电阻值成为预先确定的电阻值以下为止的工序c，其中n表示2以上的整数。
2.根据权利要求1所述的驱动非易失性半导体装置的方法，其中，
所述强电介质膜与所述半导体膜相接。
3.根据权利要求1所述的驱动非易失性半导体装置的方法，其中，满足以下的关系II及III：
Vs＝Vd＝V3(II)，
V1＝V2＜V3(III)。
4.根据权利要求1所述的驱动非易失性半导体装置的方法，其中，
n为3以上。
5.根据权利要求1所述的驱动非易失性半导体装置的方法，其中，
n为5以上。
6.根据权利要求1所述的驱动非易失性半导体装置的方法，其中，
n为10以上。
7.根据权利要求1所述的驱动非易失性半导体装置的方法，其中，
在进行所述工序b之前，所述宽度WRL1及所述宽度WRL2的值都为0。
8.根据权利要求1所述的驱动非易失性半导体装置的方法，其中，
在进行所述工序c之后，所述宽度WRH的值为0。
9.一种驱动非易失性半导体装置的方法，包括以下工序：
准备所述非易失性半导体装置的工序a，其中，
所述非易失性半导体装置具备：下部栅电极膜、强电介质膜、半导体膜、源电极、漏电极、第1上部栅电极及第2上部栅电极，
所述下部栅电极膜、所述强电介质膜及所述半导体膜按照下部栅电极膜、强电介质膜及半导体膜的顺序依次被层叠，
所述源电极、所述漏电极、所述第1上部栅电极及所述第2上部栅电极形成在所述半导体膜上，
Z方向表示所述下部栅电极膜、所述强电介质膜及所述半导体膜14的层叠方向，
俯视时，所述源电极及所述漏电极沿着X方向相互对置，
俯视时，所述第1上部栅电极及所述第2上部栅电极沿着Y方向相互对置，
所述X方向及所述Y方向相互正交，
所述X方向及所述Y方向都与所述Z方向正交，
高电阻区域、第1低电阻区域及第2低电阻区域形成在所述半导体膜内，
俯视时，所述高电阻区域沿着所述Y方向具有宽度WRH，
俯视时，所述第1低电阻区域沿着所述Y方向具有宽度WRL1，
俯视时，所述第2低电阻区域沿着所述Y方向具有宽度WRL2，
所述宽度WRH的值在0以上，
所述宽度WRL1的值在0以上，
所述宽度WRL2的值在0以上，
俯视时，所述高电阻区域、所述第1低电阻区域及所述第2低电阻区域被夹在所述第1上部栅电极与所述第2上部栅电极17b之间，
俯视时，所述第1低电阻区域被夹在所述第1上部栅电极与所述高电阻区域之间，
俯视时，所述第2低电阻区域被夹在所述第2上部栅电极与所述高电阻区域之间，
俯视时，所述高电阻区域被夹在所述第1低电阻区域与所述第2低电阻区域之间；
分别向所述源电极、所述漏电极及所述下部栅电极膜施加电压Vs、电压Vd及电压V3，同时，在比使所述强电介质膜所包含的所有极化反转所需的期间更短的期间T1内，分别向所述第1上部栅电极及所述第2上部栅电极施加脉冲电压V1及V2，以使得所述宽度WRL1及所述宽度WRL2的值变大且所述宽度WRH的值变小的工序b，其中，
所述脉冲电压V1的绝对值小于使所述强电介质膜所包含的所有极化反转所需的电压的绝对值，
所述脉冲电压V2的绝对值小于使所述强电介质膜所包含的所有极化反转所需的电压的绝对值，
所述电压Vs、所述电压Vd、所述电压V3、所述脉冲电压V1及所述脉冲电压V2满足以下的关系I，
Vs、Vd、V3＞V1、V2(I)，
工序b之后，进行工序c：分别向所述源电极、所述漏电极及所述下部栅电极膜施加所述电压Vs、所述电压Vd及所述电压V3，同时，在所述期间T1内，再次分别向所述第1上部栅电极及所述第2上部栅电极(17b)施加所述脉冲电压V1及V2，以使得所述宽度WRL1及所述宽度WRL2的值进一步变大且所述宽度WRH的值进一步变小。
10.根据权利要求9所述的驱动非易失性半导体装置的方法，其中，
所述强电介质膜与所述半导体膜相接。
11.根据权利要求9所述的驱动非易失性半导体装置的方法，其中，满足以下的关系II及III：
Vs＝Vd＝V3(II)，
V1＝V2＜V3(III)。
12.根据权利要求9所述的驱动非易失性半导体装置的方法，其中，
在进行所述工序b之前，所述宽度WRL1及所述宽度WRL2的值都为0。
13.根据权利要求9所述的驱动非易失性半导体装置的方法，其中，
在进行所述工序c之后，所述宽度WRH的值为0。
CN201380002007.0A 2012-06-04 2013-05-22 驱动非易失性半导体装置的方法 Expired - Fee Related CN103636128B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-126773 2012-06-04
JP2012126773 2012-06-04
PCT/JP2013/003254 WO2013183242A1 (ja) 2012-06-04 2013-05-22 不揮発性半導体装置を駆動する方法

Publications (2)

Publication Number Publication Date
CN103636128A CN103636128A (zh) 2014-03-12
CN103636128B true CN103636128B (zh) 2016-12-28

Family

ID=49711650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380002007.0A Expired - Fee Related CN103636128B (zh) 2012-06-04 2013-05-22 驱动非易失性半导体装置的方法

Country Status (4)

Country Link
US (1) US9036394B2 (zh)
JP (1) JP5450912B1 (zh)
CN (1) CN103636128B (zh)
WO (1) WO2013183242A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103460220A (zh) * 2012-01-23 2013-12-18 松下电器产业株式会社 神经网络电路的学习方法
JP5659361B1 (ja) 2013-07-04 2015-01-28 パナソニックＩｐマネジメント株式会社 ニューラルネットワーク回路、およびその学習方法
US9966466B2 (en) * 2016-08-08 2018-05-08 Globalfoundries Inc. Semiconductor-on-insulator wafer, semiconductor structure including a transistor, and methods for the formation and operation thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962341A2 (en) * 2007-02-22 2008-08-27 Fujitsu Limited SRAM device integrated with a resistor and fabrication process thereof
CN101456282A (zh) * 2007-12-11 2009-06-17 国际联合科技股份有限公司 热汽泡式喷墨头芯片结构及其制造方法
WO2011052179A1 (ja) * 2009-10-29 2011-05-05 パナソニック株式会社 半導体記憶装置を駆動する方法
WO2011142068A1 (ja) * 2010-05-11 2011-11-17 パナソニック株式会社 不揮発論理回路を駆動する方法
WO2012029211A1 (ja) * 2010-09-02 2012-03-08 パナソニック株式会社 不揮発性論理回路を駆動する方法
WO2012060027A1 (ja) * 2010-11-04 2012-05-10 パナソニック株式会社 不揮発性論理回路を駆動する方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
CN101636840B (zh) 2006-11-17 2011-05-25 松下电器产业株式会社 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
JP2008270313A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP2011100847A (ja) * 2009-11-05 2011-05-19 Sharp Corp 半導体装置及びその製造方法
WO2011111305A1 (ja) 2010-03-10 2011-09-15 パナソニック株式会社 排他的論理和回路として不揮発論理回路を駆動する方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962341A2 (en) * 2007-02-22 2008-08-27 Fujitsu Limited SRAM device integrated with a resistor and fabrication process thereof
CN101456282A (zh) * 2007-12-11 2009-06-17 国际联合科技股份有限公司 热汽泡式喷墨头芯片结构及其制造方法
WO2011052179A1 (ja) * 2009-10-29 2011-05-05 パナソニック株式会社 半導体記憶装置を駆動する方法
CN102428519A (zh) * 2009-10-29 2012-04-25 松下电器产业株式会社 驱动半导体存储装置的方法
WO2011142068A1 (ja) * 2010-05-11 2011-11-17 パナソニック株式会社 不揮発論理回路を駆動する方法
WO2012029211A1 (ja) * 2010-09-02 2012-03-08 パナソニック株式会社 不揮発性論理回路を駆動する方法
WO2012060027A1 (ja) * 2010-11-04 2012-05-10 パナソニック株式会社 不揮発性論理回路を駆動する方法

Also Published As

Publication number Publication date
US9036394B2 (en) 2015-05-19
JPWO2013183242A1 (ja) 2016-01-28
US20140112051A1 (en) 2014-04-24
WO2013183242A1 (ja) 2013-12-12
JP5450912B1 (ja) 2014-03-26
CN103636128A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
Mikheev et al. Ferroelectric second-order memristor
CN102742163B (zh) 驱动非易失性逻辑电路作为“异”电路的方法
CN103636128B (zh) 驱动非易失性半导体装置的方法
JP4907747B1 (ja) 不揮発性論理回路を駆動する方法
JP4852670B1 (ja) 不揮発スイッチング装置を駆動する方法
KR20180115995A (ko) 멤캐패시터를 이용한 트랜지스터 소자 및 그 제조방법
CN102742162B (zh) 驱动非易失性逻辑电路的方法
CN102742160B (zh) 驱动非易失性逻辑电路的方法
CN103460375B (zh) 驱动非易失性半导体装置的方法
US8427202B2 (en) Nonvolatile logic circuit and a method for operating the same
JP4955129B1 (ja) 不揮発性論理回路を駆動する方法
JP2021527390A (ja) 電場を利用した電流経路範囲制御方法及び電子回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160107

Address after: Japan Osaka

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161228