JP2021527390A - 電場を利用した電流経路範囲制御方法及び電子回路 - Google Patents

電場を利用した電流経路範囲制御方法及び電子回路 Download PDF

Info

Publication number
JP2021527390A
JP2021527390A JP2021524016A JP2021524016A JP2021527390A JP 2021527390 A JP2021527390 A JP 2021527390A JP 2021524016 A JP2021524016 A JP 2021524016A JP 2021524016 A JP2021524016 A JP 2021524016A JP 2021527390 A JP2021527390 A JP 2021527390A
Authority
JP
Japan
Prior art keywords
low resistance
region
active layer
variable low
resistance region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021524016A
Other languages
English (en)
Other versions
JP7055244B2 (ja
Inventor
ジョンファ ソン
ジョンヨク ソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VMemory Corp
Original Assignee
VMemory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VMemory Corp filed Critical VMemory Corp
Publication of JP2021527390A publication Critical patent/JP2021527390A/ja
Application granted granted Critical
Publication of JP7055244B2 publication Critical patent/JP7055244B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C10/00Adjustable resistors
    • H01C10/06Adjustable resistors adjustable by short-circuiting different amounts of the resistive element
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225Auxiliary circuits
    • G11C11/2275Writing or programming circuits or methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C10/00Adjustable resistors
    • H01C10/50Adjustable resistors structurally combined with switching arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明の一実施形態は、電場を利用した電流経路範囲制御方法であって、自発分極性材料を含む活性層、及び前記活性層に隣接するように配置された印加電極に対して、前記印加電極を介して、前記活性層に電場を印加し、前記活性層の分極領域を形成するステップと、前記分極領域の境界に対応する変動低抵抗領域を形成するステップと、を含み、前記変動低抵抗領域は、前記活性層の領域のうち、前記変動低抵抗領域と隣接する他の領域よりも電気抵抗が低い領域であり、電気的パスを形成するようにする電流経路範囲制御方法を開示する。

Description

本発明は、電場を利用した電流経路範囲制御方法及び電子回路に関する。
技術の発展及び人々の生活の利便性に対する関心が高くなるにつれて、様々な電子製品についての開発の試みが盛んになってきている。
また、このような電子製品は、益々小型化されつつ集積化されており、使用される場所が広範囲に増加している。
このような電子製品は、様々な電気素子を含み、例えば、CPU、メモリ、その他の様々な電気素子を含む。当該電気素子は、様々な種類の電気回路を含む。
例えば、コンピュータ、スマートフォンだけでなく、IoTのための家庭用センサ素子、人間工学用バイオ電子素子など、様々な分野の製品において電気素子が使用されている。
一方、近年の技術の発達速度とユーザの生活水準の急激な向上に伴い、当該電気素子の使用と応用分野が急激に増加し、それによって、その需要も増加している。
このような傾向によって、一般に使用している様々な電気素子に容易かつ迅速に適用する電気回路を実装して制御するには限界がある。
本発明は、様々な用途に容易に適用することが可能な電流経路範囲制御方法及び電子回路を提供する。
本発明の一実施形態は、電場を利用した電流経路範囲制御方法であって、自発分極性材料を含む活性層、及び前記活性層に隣接するように配置された印加電極に対して、前記印加電極を介して、前記活性層に電場を印加し、前記活性層の分極領域を形成するステップと、前記分極領域の境界に対応する変動低抵抗領域を形成するステップと、を含み、前記変動低抵抗領域は、前記活性層の領域のうち、前記変動低抵抗領域と隣接する他の領域よりも電気抵抗が低い領域であり、電気的パスを形成するようにする電流経路範囲制御方法を開示する。
本実施形態では、前記変動低抵抗領域を形成するステップは、前記活性層の分極領域が、前記活性層の厚さ方向に成長するステップと、前記分極領域が、前記活性層の厚さ方向と交差する方向に成長するステップと、を含んでもよい。
本実施形態では、前記印加電極を介して電場を制御して、前記変動低抵抗領域の生成及び消滅を制御し、それによる電気的パスの生成及び消滅を制御してもよい。
本実施形態では、前記変動低抵抗領域を形成するステップは、前記印加電極を介して、前記活性層の抗電場よりも高い強度の電場を印加するステップを含んでもよい。
本実施形態では、前記変動低抵抗領域を形成するステップは、前記印加電極を介して電場の強度を制御して、前記活性層の厚さ方向への前記変動低抵抗領域の深さを制御してもよい。
本実施形態では、前記変動低抵抗領域を形成するステップは、前記印加電極から、前記変動低抵抗領域が、前記活性層の平面方向に距離をもって離隔されるように形成することを含んでもよい。
本実施形態では、前記変動低抵抗領域を形成するステップは、前記印加電極を介して電場の印加の時間を制御して、前記変動低抵抗領域の大きさまたは幅を制御してもよい。
本実施形態では、前記変動低抵抗領域を形成するステップは、互いに離隔されるように配置された複数の変動低抵抗領域を形成するステップを含んでもよい。
本実施形態では、前記複数の変動低抵抗領域を形成するステップは、前記印加電極から遠く配置された変動低抵抗領域を先に形成してから、前記印加電極に近く配置された変動低抵抗領域を形成するステップを含んでもよい。
本実施形態では、前記複数の変動低抵抗領域を形成するステップは、前記1つの変動低抵抗領域を境界として、両側に異なる方向の分極領域が位置するように進行することを含んでもよい。
本実施形態では、前記印加電極は、互いに離隔されて複数備えられ、前記複数の印加電極を介して、前記活性層に少なくとも1つの領域において離隔された分極領域を形成するステップと、それに対応する複数の変動低抵抗領域を形成するステップと、を含んでもよい。
本実施形態では、前記印加電極を介して電場を印加する時間を制御して、前記互いに離隔された複数の分極領域が1つの領域で重なり合うステップを含み、それに対応する複数の変動低抵抗領域の1つの領域が互いに重なり合って統合されるステップを含んでもよい。
本実施形態では、少なくとも一つの接続電極を、前記変動低抵抗領域に隣接するように形成するステップを含んでもよい。
本実施形態では、前記変動低抵抗領域は、前記印加電極を介して印加された電場が取り除かれても、前記分極領域の保持により保持される。
本発明の他の実施形態は、自発分極性材料を含む活性層と、前記活性層に隣接するように配置された印加電極と、前記印加電極を介して、前記活性層に電場を印加し、前記活性層に形成された分極領域と、前記分極領域の境界に対応する変動低抵抗領域と、を含み、前記変動低抵抗領域は、前記活性層の領域のうち、前記変動低抵抗領域と隣接する他の領域よりも電気抵抗が低い領域であり、電気的パスを形成するように形成された電子回路を開示する。
本実施形態では、前記変動低抵抗領域は、前記印加電極を介して電場を制御して、前記分極領域の制御によって生成または消滅する。
本実施形態では、前記変動低抵抗領域は、前記印加電極を介して電場の強度を制御して、前記活性層の厚さ方向への前記変動低抵抗領域の深さが制御されてもよい。
本実施形態では、前記変動低抵抗領域は、前記印加電極を介して電場の印加の時間を制御して、大きさまたは幅が制御されてもよい。
本実施形態では、前記変動低抵抗領域は、互いに離隔されるように配置された複数の変動低抵抗領域を含んでもよい。
本実施形態では、前記複数の変動低抵抗領域は、前記印加電極から遠く配置された変動低抵抗領域が先に形成され、前記印加電極に近く配置された変動低抵抗領域が後に形成されてもよい。
本実施形態では、前記複数の変動低抵抗領域の1つの変動低抵抗領域を境界として、両側に異なる方向の分極領域が形成されてもよい。
本実施形態では、前記印加電極は、互いに離隔されて複数備えられてもよい。
本実施形態では、前記互いに離隔された複数の印加電極に対応する、複数の分極領域及び複数の変動低抵抗領域を含んでもよい。
本実施形態では、前記印加電極を介して電場を印加する時間を制御して、前記互いに離隔された複数の分極領域が1つの領域で重なり合った領域を含み、それに対応する複数の変動低抵抗領域の1つの領域が互いに重なり合って統合される領域を含んでもよい。
本実施形態では、前記変動低抵抗領域に隣接するように形成された少なくとも一つの接続電極をさらに含んでもよい。
本実施形態では、前記活性層は、強誘電性材料を含んでもよい。
本実施形態では、前記印加電極は、前記活性層の一面に形成されてもよい。
本実施形態では、前記印加電極は、前記活性層と離隔されるように配置されてもよい。
本実施形態では、前記変動低抵抗領域は、前記印加電極を介して印加された電場が取り除かれても保持される。
本実施形態では、前記変動低抵抗領域は、前記印加電極の周辺に形成されてもよい。
本実施形態では、前記変動低抵抗領域は、前記印加電極の周辺に線状形状を含むように形成されてもよい。
前述した以外の他の側面、特徴及び利点は、以下の図面、特許請求の範囲及び発明の詳細な説明から明らかになるであろう。
本発明に係る電流経路範囲制御方法及び電子回路は、様々な用途に容易に適用することができる。
本発明の一実施形態に係る電子回路を示す概略的な平面図である。 図1のIII−III線に沿って切り取った断面図である。 図2のKの拡大図である。 図1の電子回路に関し、電流経路範囲制御方法を説明するための図面である。 本発明の他の実施形態に係る電子回路を示す概略的な平面図である。 図5のVI−VI線に沿って切り取った断面図である。 図5の電子回路に関し、電流経路範囲制御方法を説明するための図面である。 本発明の一実施形態に係る電子回路を示す概略的な平面図である。 図8のIII−III線に沿って切り取った断面図である。 図8の電子回路の動作を説明するための図面である。 図8の電子回路の動作を説明するための図面である。 図8の電子回路の動作を説明するための図面である。 図8の電子回路の動作を説明するための図面である。 図8の電子回路の動作を説明するための図面である。 本発明の他の実施形態に係る電子回路を示す概略的な平面図である。 図15のVIII−VIII線に沿って切り取った断面図である。 本発明のさらに他の実施形態に係る電子回路を示す概略的な平面図である。 本発明のさらに他の実施形態に係る電子回路を示す概略的な平面図である。 本発明のさらに他の実施形態に係る電子回路を示す概略的な平面図である。
以下、添付した図面に示した本発明に係る実施形態を参照して、本発明の構成及び作用を詳細に説明する。
本発明は、様々な変換を加えることができ、様々な実施形態を有するが、特定の実施形態を図面に例示し、詳細な説明で詳細に説明する。本発明の効果及び特徴、並びにそれらを達成する方法は、図面と共に詳細に後述されている実施形態を参照すれば明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、様々な形態に実装可能である。
以下、添付された図面を参照して、本発明の実施形態を詳細に説明する。図面を参照して説明するとき、同一または対応する構成要素は、同じ図面符号を付与し、それについての重複説明は省略する。
以下の実施形態では、第1、第2などの用語は、限定的な意味ではなく、一つの構成要素を他の構成要素と区別する目的に使用される。
以下の実施形態では、単数の表現は、文脈上明らかに別の方法で意味しない限り、複数の表現を含む。
以下の実施形態では、“含む”または“有する”などの用語は、明細書に記載された特徴または構成要素が存在することを意味するものであり、一つ以上の他の特徴または構成要素が付加される可能性を予め排除するものではない。
図面では、説明の便宜上、構成要素の大きさが誇張されたり縮小されたりする。例えば、図面に示された各構成要素の大きさ及び厚さは、説明の便宜上、任意に表しているので、本発明は必ずしも図示されたところに限定されない。
以下の実施形態では、x軸、y軸及びz軸は、直交座標系上の三つの軸に限定されず、それらを含む広い意味で解釈される。例えば、x軸、y軸及びz軸は、互いに直交してもよいが、互いに直交しない異なる方向を指すこともある。
ある実施形態が異なって実装可能な場合に、特定の工程順序は、説明される順序と異なって行われることもある。例えば、連続して説明される二つの工程が実質的に同時に行われてもよいし、説明される順序と逆の順序で行われてもよい。
図1は、本発明の一実施形態に係る電子回路を示す概略的な平面図であり、図2は、図1のIII−III線に沿って切り取った断面図であり、図3は、図2のKの拡大図である。
図1及び図2を参照すると、本実施形態の電子回路10は、活性層11と、印加電極12と、変動低抵抗領域VLとを含む。
活性層11は、自発分極性材料を含む。例えば、活性層11は、絶縁材料を含み、強誘電性材料を含む。すなわち、活性層11は、電場の存在下で反転可能な自発的な電気分極(電気双極子)を有する材料を含む。
選択的な実施形態として、活性層11は、ペロブスカイト系物質を含んでもよく、例えば、BaTiO、SrTiO、BiFe、PbTiO、PbZrO、SrBiTaを含んでもよい。
また、他の例として、活性層11は、ABX3構造であり、Aは、CnH2n+1のアルキル基、及びペロブスカイト太陽電池の構造の形成が可能な、Cs、Ruなどの無機物から選択される一つ以上の物質を含み、Bは、Pb、Sn、Ti、Nb、Zr及びCeから構成される群から選択される一つ以上の物質を含み、Xは、ハロゲン物質を含む。具体例として、活性層11は、CHNHPbI、CHNHPbICl3−x、MAPbI、CHNHPbIBr3−x、CHNHPbClBr3−x、HC(NHPbI、HC(NHPbICl3−x、HC(NHPbIBr3−x、HC(NHPbClBr3−x、(CHNH)(HC(NH1−yPbI、(CHNH)(HC(NH1−yPbICl3−x、(CHNH)(HC(NH1−yPbIBr3−x、または(CHNH)(HC(NH1−yPbClBr3−x(0≦x、y≦1)を含む。
その他の様々な強誘電性材料を利用して、活性層11を形成することができるので、これについての全ての例示の説明は省略する。また、活性層11を形成する際、強誘電性材料にその他の様々な物質をドーピングして、付加的な機能を含むか、または電気的特性の向上を行うこともできる。
活性層11は、自発分極性を有し、電場の印加によって、分極の程度及び方向を制御することができる。また、活性層11は、印加された電場が取り除かれても、分極状態を維持することができる。
印加電極12は、活性層11に電場を印加するように形成され、例えば、電圧を活性層11に印加する。
選択的な実施形態として、印加電極12は、活性層11の上面に接するように形成されてもよい。
また、印加電極12は、活性層11に様々な大きさの電圧を印加し、電圧印加時間が制御できるように形成される。
選択的な実施形態として、印加電極12は、ゲート電極であってもよい。
例えば、印加電極12は、電源(図示せず)または電源制御部と電気的に接続されてもよい。
印加電極12は、様々な材料を含み、導電性の高い材料を含む。例えば、様々な金属を利用して、印加電極12を形成することができる。
例えば、印加電極12は、アルミニウム、クロム、チタン、タンタル、モリブデン、タングステン、ネオジム、スカンジウムまたは銅を含有するように形成することができる。または、それらの材料の合金を利用して形成してもよく、それらの材料の窒化物を利用して形成してもよい。
また、選択的な実施形態として、印加電極12は、積層体構造を含んでもよい。
図示していないが、選択的な実施形態として、印加電極12と活性層11との間に、一層以上の絶縁層がさらに配置されてもよい。
変動低抵抗領域VLは、活性層11に形成された領域であり、かつ電流が流れる領域であり、また、図1に示すように、印加電極12の周辺に線状形状を有する電流の通路として形成される。
具体的には、変動低抵抗領域VLは、活性層11の領域のうち、変動低抵抗領域VLと隣接する他の領域よりも電気抵抗が低くなった領域である。
また、印加電極12を介して変動低抵抗領域VLを形成した後、印加電極12を介して電場を取り除いても、例えば、電圧を取り除いても、活性層11の分極状態は維持されるので、変動低抵抗領域VLは保持され、電流の通路を形成した状態を維持することができる。
これにより、様々な電子回路を構成することが可能である。
変動低抵抗領域VLは、高さHVLを有し、当該高さHVLは、活性層11の全厚に対応する。
当該変動低抵抗領域VLの高さHVLは、印加電極12を介して電場を印加する際、電場の強度、例えば、電圧の大きさに比例する。少なくとも当該電場の大きさは、活性層11が有する固有の抗電場よりは大きい。
変動低抵抗領域VLは、印加電極12を介して、電圧が活性層11に印加されれば形成される領域であり、印加電極12の制御によって、変動、例えば、生成、消滅する。
活性層11は、第1分極方向を有する第1分極領域11Fを含み、変動低抵抗領域VLは、当該第1分極領域11Fの境界に形成される。
また、活性層11は、第1分極領域11Fに隣接するように、第2分極方向を有する第2分極領域11Rを含み、変動低抵抗領域VLは、当該第2分極領域11Rの境界に形成される。第2方向は、少なくとも第1方向とは異なる方向であり、例えば、第1方向と逆方向であってもよい。
例えば、変動低抵抗領域VLは、第1分極領域11Fと第2分極領域11Rとの間に形成されてもよい。
変動低抵抗領域VLは、一方向の幅WVLを有し、それは、変動低抵抗領域VLの移動距離に比例するが、それについては後述する。
選択的な実施形態として、このような厚さTVLは、0.1〜0.3nmであってもよい。
図4A〜図4Cは、図1の電子回路に関し、電流経路範囲制御方法を説明するための図面である。
図4Aを参照すると、活性層11は、第2分極方向を有する第2分極領域11Rを含む。選択的な実施形態として、印加電極12を介して初期化電場を印加して、図4Aのような活性層11の分極状態を形成してもよい。
次に、図4Bを参照すると、活性層11に第1分極領域11Fが形成される。具体例として、印加電極12の幅に対応するように、印加電極12と重なり合った領域に、まず、第1分極領域11Fが形成される。
印加電極12を介して、活性層11の抗電場よりも大きく、かつ少なくとも活性層11の全厚に対応するように、第1分極領域11Fの高さHVLが形成可能な程度の大きさの電場を活性層11に印加する。
このような印加電極12を介して電場の印加により、活性層11の第2分極領域11Rの1つの領域に対する分極方向を変えて、第1分極領域11Fに変化することができる。
選択的な実施形態として、第1分極領域11Fの高さHVL方向への成長速度は非常に速いが、例えば、1km/sec(秒)の速度で成長してもよい。
次に、印加電極12を介して電場を保持し続ければ、すなわち、時間が経てば、第1分極領域11Fは、水平方向H、すなわち、高さHVLと直交する方向に移動して、その大きさが大きくなる。すなわち、第2分極領域11Rの領域を漸進的に第1分極領域11Fに変換することができる。
選択的な実施形態として、第1分極領域11Fの水平方向Hへの成長速度は非常に速いが、例えば、1m/sec(秒)の速度で成長してもよい。
これにより、変動低抵抗領域VLの大きさを制御することが可能であるが、当該大きさは、例えば、変動低抵抗領域VLの幅であり、第1分極領域11Fの成長距離に対応するので、成長速度及び電場保持時間に比例する。例えば、成長距離は、成長速度と電場保持時間との積に比例する。
また、第1分極領域11Fの成長速度は、高さHVL方向への成長速度と、水平方向Hへの成長速度との和に比例する。
したがって、変動低抵抗領域VLの大きさは、電場保持時間を制御して、必要に応じて調節可能である。
具体的には、図4Cに示すように、第1分極領域11Fは広がって大きくなり、それによって、変動低抵抗領域VLも、印加電極12から遠く離れる方向に移動することができる。
本実施形態は、印加電極を介して、活性層に電場を印加し、活性層に第2分極方向と異なる第1分極方向を有する第1分極領域を形成し、当該第1分極領域と第2分極領域との間の境界に該当する変動低抵抗領域を形成することができる。当該変動低抵抗領域は、抵抗が低い領域であり、かつ抵抗が低下した領域であり、電流の通路となることができるので、電子回路を容易に形成することができる。
また、本実施形態は、印加電極を介して電場の大きさを制御して、例えば、電圧の大きさを制御して、変動低抵抗領域の高さを決めることができ、具体的には、活性層の全厚に対応する高さを有するように制御することができる。
また、印加電極を介して電場を保持する時間を制御して、変動低抵抗領域の大きさ、例えば、幅を決めることができる。このような変動低抵抗領域の大きさの制御により、電流のフローの通路の大きさを容易に制御することができる。
また、印加電極を介して電場を取り除いても、分極領域の分極状態は維持されるので、電流の通路を容易に保持することができ、印加電極を介して電場を持続的に保持して、分極領域が拡大すれば、既に形成されていた変動低抵抗領域は、抵抗が低くなり、電流が流れなくなる。
これにより、電流の通路に対する消滅を制御することができ、結果として電流のフローに対する容易な制御が可能である。
本実施形態の電子回路を制御して、様々な用途に使用可能であり、例えば、変動低抵抗領域に接するように一つ以上の電極を接続してもよい。
図5は、本発明の他の実施形態に係る電子回路を示す概略的な平面図であり、図6は、図5のVI−VI線に沿って切り取った断面図である。
図5及び図6を参照すると、本実施形態の電子回路20は、活性層21と、印加電極22と、変動低抵抗領域VL1、VL2、VL3とを含む。
活性層21は、自発分極性材料を含む。例えば、活性層21は、絶縁材料を含み、強誘電性材料を含む。すなわち、活性層21は、電場の存在下で反転可能な自発的な電気分極(電気双極子)を有する材料を含む。
選択的な実施形態として、活性層21は、ペロブスカイト系物質を含んでもよく、具体的な説明は、前述した実施形態と同じであるので省略する。
印加電極22は、活性層21に電場を印加するように形成され、例えば、電圧を活性層21に印加する。具体的な内容は、前述した実施形態と同じであるので省略する。
変動低抵抗領域VL1、VL2、VL3は、第1変動低抵抗領域VL1と、第2変動低抵抗領域VL2と、第3変動低抵抗領域VL3とを含む。
第1変動低抵抗領域VL1は、第2変動低抵抗領域VL2よりも大きい幅を有し、第2変動低抵抗領域VL2は、第3変動低抵抗領域VL3よりも大きい幅を有する。
選択的な実施形態として、第1変動低抵抗領域VL1は、第2変動低抵抗領域VL2の外郭に配置され、第2変動低抵抗領域VL2は、第3変動低抵抗領域VL3の外郭に配置されてもよい。
第1変動低抵抗領域VL1、第2変動低抵抗領域VL2及び第3変動低抵抗領域VL3は、活性層21に形成された領域であり、かつ電流が流れる領域であり、線状形状を有する電流の通路として形成される。
具体的には、第1変動低抵抗領域VL1、第2変動低抵抗領域VL2及び第3変動低抵抗領域VL3は、活性層21の領域のうち、第1変動低抵抗領域VL1、第2変動低抵抗領域VL2及び第3変動低抵抗領域VL3と隣接する他の領域よりも電気抵抗が低くなった領域である。
また、印加電極22を介して第1変動低抵抗領域VL1、第2変動低抵抗領域VL2及び第3変動低抵抗領域VL3を形成した後、印加電極22を介して電場を取り除いても、例えば、電圧を取り除いても、活性層21の分極状態は維持されるので、第1変動低抵抗領域VL1、第2変動低抵抗領域VL2及び第3変動低抵抗領域VL3は保持され、電流の通路を形成した状態を維持することができる。
これにより、様々な電子回路を構成することが可能である。
変動低抵抗領域VL1、VL2、VL3は、高さHVLを有し、当該高さHVLは、活性層21の全厚に対応する。
活性層21は、第1分極方向を有する第1分極領域21F1、21F2、21F3を含み、変動低抵抗領域VL1、VL2、VL3は、当該第1分極領域21F1、21F2、21F3の境界に形成される。
また、活性層21は、第1分極領域21F1、21F2、21F3に隣接するように、第2分極方向を有する第2分極領域21R1、21R2を含み、変動低抵抗領域VL1、VL2、VL3は、当該第2分極領域21R1、21R2の境界に形成される。第2方向は、少なくとも第1方向とは異なる方向であり、例えば、第1方向と逆方向であってもよい。
例えば、第1変動低抵抗領域VL1は、第1分極領域21F1と第2分極領域21R1との間に形成される。
また、第2変動低抵抗領域VL2は、第1分極領域21F1と第2分極領域21R2との間に形成される。
さらに、第3変動低抵抗領域VL3は、第1分極領域21F3と第2分極領域21R2との間に形成される。
図7A〜図7Dは、図5の電子回路に関し、電流経路範囲制御方法を説明するための図面である。
図7Aを参照すると、活性層21は、第2分極方向を有する第2分極領域21Rを含む。選択的な実施形態として、印加電極22を介して初期化電場を印加して、図7Aのような活性層21の分極状態を形成してもよい。
次に、図7Bを参照すると、活性層21に第1分極領域21Fが形成される。具体例として、印加電極22の幅に対応するように、印加電極22と重なり合った領域に、まず、第1分極領域21Fが形成された後、水平方向に成長して、図7Bのような状態を形成することができる。また、図7Aの第2分極領域21Rは縮小して、図7Bのような形態の第2分極領域21R1に変わり得る。
第1分極領域21Fと第2分極領域21R1との間に、第1変動低抵抗領域VL1が形成される。
次に、図7Cを参照すると、図7Bと逆方向の電場を印加して、第1分極領域21Fの一部の領域の分極方向を、第2方向の分極方向を有する第2分極領域21R2に変換する。例えば、第1分極領域21Fの第1分極方向と逆方向である第2方向の分極方向を有する第2分極領域21R2が形成される。
また、これにより、図7Bの第1分極領域21Fは縮小して、図7Cのような形態の第1分極領域21F1に変わり得る。
前記第2分極領域21R2と第1分極領域21F1との間に、第2変動低抵抗領域VL2が形成される。
このような分極状態を維持するので、第1変動低抵抗領域VL1はそのまま保持されることができる。
次に、図7Dを参照すると、図7Cと逆方向の電場を印加して、第2分極領域21R2の一部の領域の分極方向を、第1方向の分極方向を有する第1分極領域21F3に変換する。例えば、第2分極領域21R2の第2分極方向と逆方向である第1方向の分極方向を有する第1分極領域21F3が形成される。
また、これにより、図7Cの第2分極領域21R2は縮小して、図7Dのような形態の第2分極領域21R2に変わり得る。
前記第2分極領域21R2と第1分極領域21F3との間に、第3変動低抵抗領域VL3が形成される。
このような分極状態を維持するので、第1変動低抵抗領域VL1及び第2変動低抵抗領域VL2はそのまま保持され、かつ第3変動低抵抗領域VL3が追加される。
本実施形態は、印加電極を介して、活性層に電場を印加し、活性層に第2分極方向と異なる第1分極方向を有する第1分極領域を形成し、当該第1分極領域と第2分極領域との間の境界に該当する変動低抵抗領域を形成することができる。当該変動低抵抗領域は、抵抗が低い領域であり、かつ抵抗が低下した領域であり、電流の通路となることができるので、電子回路を容易に形成することができる。
また、本実施形態は、印加電極を介して電場の大きさを制御し、電場の方向を制御することができ、これにより、活性層に対して、複数の第1分極領域、または複数の第2分極領域を形成することができる。
当該複数の第1分極領域、または複数の第2分極領域の間の境界線には、複数の変動低抵抗領域を形成することができる。当該複数の変動低抵抗領域それぞれは、電流の通路を形成することができるので、様々な形態と用途の電子回路を容易に生成及び制御することが可能である。
図8は、本発明の一実施形態に係る電子回路を示す概略的な平面図であり、図9は、図8のIII−III線に沿って切り取った断面図である。
図8及び図9を参照すると、本実施形態の電子回路100は、活性層110と、印加電極120と、変動低抵抗領域VLと、一つ以上の接続電極部131、132とを含む。
活性層110は、自発分極性材料を含む。例えば、活性層110は、絶縁材料を含み、強誘電性材料を含む。すなわち、活性層110は、電場の存在下で反転可能な自発的な電気分極(電気双極子)を有する材料を含む。
選択的な実施形態として、活性層110は、ペロブスカイト系物質を含んでもよく、例えば、BaTiO、SrTiO、BiFe、PbTiO、PbZrO、SrBiTaを含んでもよい。
また、他の例として、活性層110は、ABX3構造であり、Aは、CnH2n+1のアルキル基、及びペロブスカイト太陽電池の構造の形成が可能な、Cs、Ruなどの無機物から選択される一つ以上の物質を含み、Bは、Pb、Sn、Ti、Nb、Zr及びCeから構成される群から選択される一つ以上の物質を含み、Xは、ハロゲン物質を含む。具体例として、活性層110は、CHNHPbI、CHNHPbICl3−x、MAPbI、CHNHPbIBr3−x、CHNHPbClBr3−x、HC(NHPbI、HC(NHPbICl3−x、HC(NHPbIBr3−x、HC(NHPbClBr3−x、(CHNH)(HC(NH1−yPbI、(CHNH)(HC(NH1−yPbICl3−x、(CHNH)(HC(NH1−yPbIBr3−x、または(CHNH)(HC(NH1−yPbClBr3−x(0≦x、y≦1)を含む。
その他の様々な強誘電性材料を利用して、活性層110を形成することができるので、これについての全ての例示の説明は省略する。また、活性層110を形成する際、強誘電性材料にその他の様々な物質をドーピングして、付加的な機能を含むか、または電気的特性の向上を行うこともできる。
活性層110は、自発分極性を有し、電場の印加によって、分極の程度及び方向を制御することができる。また、活性層110は、印加された電場が取り除かれても、分極状態を維持することができる。
印加電極120は、活性層110に電場を印加するように形成され、例えば、電圧を活性層110に印加する。
選択的な実施形態として、印加電極120は、活性層110の上面に接するように形成されてもよい。
また、印加電極120は、活性層110に様々な大きさの電圧を印加し、電圧印加時間が制御できるように形成される。
選択的な実施形態として、印加電極120は、ゲート電極であってもよい。
例えば、印加電極120は、電源(図示せず)または電源制御部と電気的に接続されてもよい。
印加電極120は、様々な材料を含み、導電性の高い材料を含む。例えば、様々な金属を利用して、印加電極120を形成することができる。
例えば、印加電極120は、アルミニウム、クロム、チタン、タンタル、モリブデン、タングステン、ネオジム、スカンジウムまたは銅を含有するように形成することができる。または、それらの材料の合金を利用して形成してもよく、それらの材料の窒化物を利用して形成してもよい。
また、選択的な実施形態として、印加電極120は、積層体構造を含んでもよい。
接続電極部131、132は、一つ以上の電極部材を含み、例えば、第1接続電極部材131及び第2接続電極部材132を含む。
接続電極部131、132は、活性層110上に形成され、例えば、活性層110の上面に印加電極120と離隔されるように形成され、選択的な実施形態として、活性層110と接するように形成されてもよい。
第1接続電極部材131及び第2接続電極部材132は、様々な導電性材料を利用して形成することができる。例えば、第1接続電極部材131及び第2接続電極部材132は、アルミニウム、クロム、銅、タンタル、チタン、モリブデンまたはタングステンを含有するように形成することができる。
選択的な実施形態として、第1接続電極部材131及び第2接続電極部材132は、複数の導電層を積層した構造を含んでもよい。
選択的な実施形態として、第1接続電極部材131及び第2接続電極部材132は、導電性の金属酸化物を利用して形成してもよく、例えば、酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム−酸化スズ合金(In−SnO)、または酸化インジウム−酸化亜鉛合金(In−ZnO)を含有するように形成してもよい。
選択的な実施形態として、接続電極部131、132は、電気的信号の入出力を含む端子部材であってもよい。
また、具体例として、接続電極部131、132の第1接続電極部材131及び第2接続電極部材132は、ソース電極またはドレイン電極を含む。
図10〜図14は、図8の電子回路の動作を説明するための図面である。
図10は、印加電極120を介して、第1電場が印加された状態を示す図面であり、図11は、図10のIV−IV線に沿って切り取った断面図であり、図12は、図11のKの拡大図である。
図10〜図12を参照すると、印加電極120を介して、第1電場が活性層110に印加されれば、活性層110の少なくとも1つの領域は、分極領域110Fを含む。
当該分極領域110Fは、印加電極120を中心に、印加電極120を取り囲む形態である。分極領域110Fは、境界線を有する。
第1変動低抵抗領域VL1は、当該境界線の側面に対応する領域に形成される。図3を参照すると、印加電極120を中心に、印加電極120を取り囲む線状形状に形成される。
例えば、第1変動低抵抗領域VL1は、印加電極120を取り囲むように、一方向に第1幅WVL1を有する。
また、第1変動低抵抗領域VL1は、分極領域110Fの境界線の側面の全体に対応するように形成され、分極領域110Fの側面から遠くなる方向に厚さTVL1を有する。
選択的な実施形態として、当該厚さTVL1は、0.1〜0.3nmであってもよい。
選択的な実施形態として、印加電極120を介して、第1電圧が活性層110に印加される前に、初期化電場を活性層110に印加するプロセスを実行してもよい。
このような初期化電場を活性層110に印加するプロセスにより、活性層110の領域を、分極領域110Fとは異なる方向の分極、例えば、逆方向の分極領域にいずれも切り替えるステップを含むことができる。
次に、それと逆方向の電場を印加して、1つの領域に分極領域110Fを形成することができる。
活性層110の分極領域110Fの境界に形成された第1変動低抵抗領域VL1は、活性層110の他の領域に比べて、抵抗が低い領域に変化することができる。例えば、第1変動低抵抗領域VL1は、活性層110の分極領域110F、及び第1変動低抵抗領域VL1の周辺の活性層110の領域よりも低い抵抗を有する。
これにより、第1変動低抵抗領域VL1は、電流の通路を形成することができる。
選択的な実施形態として、第1変動低抵抗領域VL1は、活性層110に備えられた複数のドメインウォールの1つの領域に対応してもよい。
また、当該第1変動低抵抗領域VL1は、活性層110の分極領域110Fの分極状態が維持されれば、保持され続ける。すなわち、印加電極120を介して、活性層110に印加された第1電圧を取り除いても、第1変動低抵抗領域VL1の状態、すなわち、低抵抗状態を維持することができる。
図10及び図11に示すように、第1変動低抵抗領域VL1を介して、電流の通路が形成される。但し、接続電極部131、132が第1変動低抵抗領域VL1に対応しないので、接続電極部131、132を介して電流のフローは生じないこともある。
図13は、印加電極120を介して、第1電場を一定の時間さらに維持した状態を示す図面であり、図14は、図13のVII−VII線に沿って切り取った断面図である。
図13及び図14を参照すると、印加電極120を介して第1電場の維持時間が長くなり、図11及び図12の分極領域110Fが水平方向に移動して、分極領域110Fが大きくなり、それによって、第1変動低抵抗領域VL1よりも大きい第2変動低抵抗領域VL2が形成される。
例えば、図11及び図12において印加した電圧を一定の時間維持して、図13及び図14のような構造を形成することができる。
分極領域110Fは、印加電極120を中心に、印加電極120を取り囲む形態である。分極領域110Fは、境界線を有する。第2変動低抵抗領域VL2は、当該分極領域110Fの境界線の側面に対応する領域に形成される。図13を参照すると、印加電極120を中心に、印加電極120を取り囲む線状形状に形成される。
例えば、第2変動低抵抗領域VL2は、印加電極120を取り囲むように、一方向に第2幅WVL2を有し、第2幅WVL2は、第1幅WVL1よりも広い。
また、第2変動低抵抗領域VL2は、分極領域110Fの境界線の側面の全体に対応するように形成され、分極領域110Fの側面から遠くなる方向に厚さを有し、選択的な実施形態として、当該厚さは、0.1〜0.3nmであってもよい。
活性層110の分極領域110Fの境界に形成された第2変動低抵抗領域VL2は、活性層110の他の領域に比べて、抵抗が低い領域に変化することができる。例えば、第2変動低抵抗領域VL2は、活性層110の分極領域110F、及び第2変動低抵抗領域VL2の周辺の活性層110の領域よりも低い抵抗を有する。
これにより、第2変動低抵抗領域VL2は、電流の通路を形成することができる。
選択的な実施形態として、第2変動低抵抗領域VL2は、活性層110に備えられた複数のドメインウォールの1つの領域に対応してもよい。
また、当該第2変動低抵抗領域VL2は、活性層110の分極領域110Fの分極状態が維持されれば、保持され続ける。すなわち、印加電極120を介して、活性層110に印加された第2電圧を取り除いても、第2変動低抵抗領域VL2の状態、すなわち、低抵抗状態を維持することができる。
したがって、第2変動低抵抗領域VL2を介して、電流の通路が形成される。
また、具体例として、接続電極部131、132が第2変動低抵抗領域VL2に対応するように形成され、例えば、接続電極部131、132の第1接続電極部材131及び第2接続電極部材132が互いに離隔されたまま、第2変動低抵抗領域VL2の上面と接するように配置されてもよい。
これにより、接続電極部131、132の第1接続電極部材131及び第2接続電極部材132を介して、電流が流れる。
また、様々な電気的信号を発生することができる。例えば、図13及び図14の状態における電場をさらに持続的に印加する場合、すなわち、印加時間が増加する場合、第2変動低抵抗領域VL2はさらに移動して、第1接続電極部材131及び第2接続電極部材132から離脱することとなる。それによって、第1接続電極部材131及び第2接続電極部材132を介して、電流が流れないことがある。
また、選択的な実施形態として、活性層110の全体に対する初期化プロセスを行ってもよい。
次に、再び印加電極120を介して、活性層110に電場を印加する場合、接続電極部131、132の第1接続電極部材131及び第2接続電極部材132に電流が流れることとなる。
本実施形態の電子回路は、印加電極を介して、活性層に様々な大きさの電圧を印加することができ、印加される時間を制御することができる。
これにより、所望の大きさの領域で活性層に分極領域を形成することができ、当該分極領域の境界に変動低抵抗領域を形成することができる。
当該変動低抵抗領域に対応するように、例えば、接するように接続電極部を形成する場合、接続電極部を介して電流が流れ、電圧を取り除いても、強誘電性材料を含有する活性層は、分極状態を維持することができ、それによって、その境界の変動低抵抗領域も保持されるので、電流は流れ続けることができる。
また、変動低抵抗領域を分極領域に変えるように、印加電極を介して、電圧を活性層に印加することができ、これにより電流が流れていた接続電極部には電流が流れなくなる。
このような印加電極の電圧を制御して、電流のフローを制御することができ、このような電流のフローの制御により、電子回路は様々な用途に利用可能である。
選択的な実施形態として、電子回路は、メモリとして使用してもよい。
例えば、電流が流れることを1、流れないことを0と定義して、メモリとして使用でき、具体例として、電圧が取り除かれても電流が流れるところ、不揮発性メモリとしても使用できる。
また、電子回路は、様々な信号を生成して伝達する回路部を構成し、スイッチング素子としても使用できる。
さらに、その他に電気的信号の制御を要する部分に簡単な構造で適用することができるので、可変回路、CPU、バイオチップなど様々な分野に適用可能である。
図15は、本発明の他の実施形態に係る電子回路を示す概略的な平面図であり、図16は、図15のVIII−VIII線に沿って切り取った断面図である。
図15及び図16を参照すると、本実施形態の電子回路200は、活性層210と、印加電極220と、変動低抵抗領域VLと、接続電極部231、232とを含む。
説明の便宜上、前述した実施形態と相異なる点を中心に説明する。
活性層210は、自発分極性材料を含む。例えば、活性層210は、絶縁材料を含み、強誘電性材料を含む。すなわち、活性層210は、電場の存在下で反転可能な自発的な電気分極(電気双極子)を有する材料を含む。
活性層210を形成する材料についての説明は、前述した実施形態で説明したものと同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
印加電極220は、活性層210に電場を印加するように形成され、例えば、電圧を活性層210に印加する。
選択的な実施形態として、印加電極220は、活性層210の上面に接するように形成されてもよい。
印加電極220を形成する材料についての説明は、前述した実施形態で説明したものと同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
接続電極部231、232は、一つ以上の電極部材を含み、例えば、第1接続電極部材231及び第2接続電極部材232を含む。
接続電極部231、232は、活性層210上に形成され、例えば、印加電極220と離隔されるように、活性層210の面のうち、印加電極220が形成された面の反対面に形成される。
印加電極220は、活性層210の上面に、接続電極部231、232は、活性層210の下面に形成される。
選択的な実施形態として、接続電極部231、232は、活性層210と接するように形成されてもよい。
第1接続電極部材231及び第2接続電極部材232は、様々な導電性材料を利用して形成することができる。
第1接続電極部材231及び第2接続電極部材232を形成する材料についての説明は、前述した実施形態で説明したものと同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
図16を参照すると、印加電極220を介して、電圧が活性層210に印加されれば、活性層210の少なくとも1つの領域は、分極領域210Fを含む。
変動低抵抗領域VLは、当該分極領域210Fの境界線の側面に対応する領域に形成され、図15を参照すると、印加電極220を中心に、印加電極220を取り囲む線状形状に形成される。
例えば、変動低抵抗領域VLは、印加電極220を取り囲むように、一方向に幅を有する。
また、変動低抵抗領域VLは、分極領域210Fの境界線の側面の全体に対応するように形成され、分極領域210Fの側面から遠くなる方向に厚さを有し、選択的な実施形態として、当該厚さは、0.1〜0.3nmであってもよい。
活性層210の分極領域210Fの境界に形成された変動低抵抗領域VLは、活性層210の他の領域に比べて、抵抗が低い領域に変化することができる。例えば、変動低抵抗領域VLは、活性層210の分極領域210F、及び変動低抵抗領域VLの周辺の活性層210の領域よりも低い抵抗を有する。
これにより、変動低抵抗領域VLは、電流の通路を形成することができる。
選択的な実施形態として、変動低抵抗領域VLは、活性層210に備えられた複数のドメインウォールの1つの領域に対応してもよい。
また、当該変動低抵抗領域VLは、活性層210の分極領域210Fの分極状態が維持されれば、保持され続ける。すなわち、印加電極220を介して、活性層210に印加された電圧を取り除いても、変動低抵抗領域VLの状態、すなわち、低抵抗状態を維持することができる。
したがって、変動低抵抗領域VLを介して、電流の通路が形成される。
また、具体例として、接続電極部231、232が変動低抵抗領域VLに対応するように形成され、例えば、接続電極部231、232の第1接続電極部材231及び第2接続電極部材232が互いに離隔されたまま、変動低抵抗領域VLの下面と接するように配置されてもよい。
これにより、接続電極部231、232の第1接続電極部材231及び第2接続電極部材232を介して、電流が流れる。
本実施形態の電子回路は、印加電極を介して、活性層に様々な大きさの電圧を印加することができ、印加される時間を制御することができる。
これにより、所望の大きさの領域で活性層に分極領域を形成することができ、当該分極領域の境界に変動低抵抗領域を形成することができる。
また、活性層の一面に印加電極を形成し、他面に接続電極部を形成して、電子回路の精密なパターニング及び微細化を容易に行うことができる。
図17は、本発明のさらに他の実施形態に係る電子回路を示す概略的な平面図である。
図17を参照すると、本実施形態の電子回路600は、活性層610、第1及び第2印加電極621、622、第1及び第2変動低抵抗領域VL1、VL2、並びに接続電極部631、632、641、642を含む。
活性層610は、自発分極性材料を含む。例えば、活性層610は、絶縁材料を含み、強誘電性材料を含む。すなわち、活性層610は、電場の存在下で反転可能な自発的な電気分極(電気双極子)を有する材料を含む。
活性層610を形成する材料についての説明は、前述した実施形態で説明したものと同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
第1及び第2印加電極621、622は、活性層610に電場を印加するように形成され、例えば、電圧を活性層610に印加する。
選択的な実施形態として、第1及び第2印加電極621、622は、活性層610の上面に接するように形成され、第1印加電極621及び第2印加電極622は、互いに離隔されるように配置されてもよい。
第1及び第2印加電極621、622を形成する材料についての説明は、前述した実施形態で説明した印加電極と同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
接続電極部631、632、641、642は、一つ以上の電極部材を含み、例えば、第1接続電極部材631、第2接続電極部材632、第3接続電極部材641及び第4接続電極部材642を含む。
接続電極部631、632、641、642は、活性層610上に形成され、例えば、活性層610の上面に印加電極620と離隔されるように形成され、選択的な実施形態として、活性層610と接するように形成されてもよい。
第1接続電極部材631、第2接続電極部材632、第3接続電極部材641及び第4接続電極部材642は、様々な導電性材料を利用して形成することができる。
第1接続電極部材631、第2接続電極部材632、第3接続電極部材641及び第4接続電極部材642は、前述した実施形態における接続電極部についての説明と同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
図17は、第1及び第2印加電極621、622を介して、第1電場が印加された状態を示す図面である。
図17を参照すると、第1印加電極621を介して、第1電圧が活性層610に印加されれば、活性層610の少なくとも1つの領域は、分極領域(例えば、VL1の内側領域)を含む。
当該活性層610の分極領域は、第1印加電極621を中心に、印加電極620を取り囲む形態である。すなわち、第1変動低抵抗領域VL1の内側領域が、活性層610の分極領域に対応する。
第1変動低抵抗領域VL1は、当該境界線の側面に対応する領域に形成される。図17を参照すると、印加電極620を中心に、印加電極620を取り囲む線状形状に形成される。
また、第1変動低抵抗領域VL1は、活性層610の分極領域の境界線の側面の全体に対応するように形成され、分極領域の側面から遠くなる方向に厚さを有する。
選択的な実施形態として、当該厚さは、0.1〜0.3nmであってもよい。
図17を参照すると、第2印加電極622を介して、第1電場が活性層610に印加されれば、活性層610の少なくとも1つの領域は、分極領域(例えば、VL2の内側領域)を含む。
当該活性層610の分極領域は、第2印加電極622を中心に、印加電極620を取り囲む形態である。すなわち、第2変動低抵抗領域VL2の内側領域が、活性層610の分極領域に対応する。
第2変動低抵抗領域VL2は、当該境界線の側面に対応する領域に形成される。図17を参照すると、印加電極620を中心に、印加電極620を取り囲む線状形状に形成される。
また、第2変動低抵抗領域VL2は、活性層610の分極領域の境界線の側面の全体に対応するように形成され、分極領域の側面から遠くなる方向に厚さを有する。
選択的な実施形態として、当該厚さは、0.1〜0.3nmであってもよい。
第2変動低抵抗領域VL2は、第1変動低抵抗領域VL1と離隔されるように形成される。
例えば、第1変動低抵抗領域VL1及び第2変動低抵抗領域VL2は、それぞれ多角形または閉曲線のような形態を有する。
第1及び第2変動低抵抗領域VL1、VL2は、それぞれ電流の通路を形成することができる。
第1変動低抵抗領域VL1を介して、電流の通路が形成され、接続電極部631、632が第1変動低抵抗領域VL1に対応して、接続電極部631、632を介して電流のフローが発生する。
また、第2変動低抵抗領域VL2を介して、電流の通路が形成され、接続電極部641、642が第2変動低抵抗領域VL2に対応して、接続電極部641、642を介して電流のフローが発生する。
すなわち、第1及び第2印加電極621、622を介して電圧の印加を制御すると共に、各領域別に相異なる電流の通路を形成することができる。
選択的な実施形態として、第1接続電極部材631及び第2接続電極部材632の形成位置を、第3接続電極部材641及び第4接続電極部材642の形成位置を互いに対向するように配置し、電流の通路の位置が区別されるように制御してもよい。
本実施形態の電子回路は、印加電極を介して、活性層に様々な大きさの電圧を印加することができ、印加される時間を制御することができる。
これにより、所望の大きさの領域で活性層に分極領域を形成することができ、当該分極領域の境界に第1変動低抵抗領域及び第2変動低抵抗領域を形成することができる。
当該第1変動低抵抗領域及び第2変動低抵抗領域に対応するように、例えば、接するように接続電極部を形成する場合、接続電極部を介して電流が流れ、電圧を取り除いても、強誘電性材料を含有する活性層は、分極状態を維持することができ、それによって、その境界の変動低抵抗領域も保持されるので、電流は流れ続けることができる。
また、変動低抵抗領域を分極領域に変えるように、印加電極を介して、電圧を活性層に印加することができ、これにより電流が流れていた接続電極部には電流が流れなくなる。
このような印加電極の電圧を制御して、電流のフローを制御することができ、このような電流のフローの制御により、電子回路は様々な用途に利用可能である。
また、第1変動低抵抗領域及び第2変動低抵抗領域の二つの電流の通路を形成することができるので、様々な信号の発生及び利用を容易にすることができる。
図18は、本発明のさらに他の実施形態に係る電子回路を示す概略的な平面図である。
図18を参照すると、本実施形態の電子回路700は、活性層710、第1及び第2印加電極721、722、変動低抵抗領域VL、並びに接続電極部731、732、741、742を含む。
活性層710は、自発分極性材料を含む。例えば、活性層710は、絶縁材料を含み、強誘電性材料を含む。すなわち、活性層710は、電場の存在下で反転可能な自発的な電気分極(電気双極子)を有する材料を含む。
活性層710を形成する材料についての説明は、前述した実施形態で説明したものと同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
第1及び第2印加電極721、722は、活性層710に電場を印加するように形成され、例えば、電圧を活性層710に印加する。
選択的な実施形態として、第1及び第2印加電極721、722は、活性層710の上面に接するように形成され、第1印加電極721及び第2印加電極722は、互いに離隔されるように配置されてもよい。
第1及び第2印加電極721、722を形成する材料についての説明は、前述した実施形態で説明した印加電極と同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
接続電極部731、732、741、742は、一つ以上の電極部材を含み、例えば、第1接続電極部材731、第2接続電極部材732、第3接続電極部材741及び第4接続電極部材742を含む。
接続電極部731、732、741、742は、活性層710上に形成され、例えば、活性層710の上面に印加電極720と離隔されるように形成され、選択的な実施形態として、活性層710と接するように形成されてもよい。
第1接続電極部材731、第2接続電極部材732、第3接続電極部材741及び第4接続電極部材742は、様々な導電性材料を利用して形成することができる。
第1接続電極部材731、第2接続電極部材732、第3接続電極部材741及び第4接続電極部材742は、前述した実施形態における接続電極部についての説明と同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
図18は、第1及び第2印加電極721、722を介して、第2電場が印加された状態を示す図面である。
選択的な実施形態として、図18は、図17の構造と同じであり、第1及び第2印加電極721、722を介して、第1電場を図17の状態よりもさらに維持したものであってもよい。具体例として、図17において形成された二つの分極領域が互いに重なり合って統合されたものであり、これにより、変動低抵抗領域VLも変形されたことが見られる。
これにより、変動低抵抗領域も重なり合わない、一つの変動低抵抗領域VLを形成することができる。
変動低抵抗領域VLは、長く延びて、活性層710の一側面及びそれと対向する他の側面に対応する。
変動低抵抗領域VLは、電流の通路を形成することができる。
接続電極部731、741が変動低抵抗領域VLの一つの線に対応して、電流のフローが発生する。
また、接続電極部732、742が変動低抵抗領域VLの一つの線に対応して、電流のフローが発生する。
これにより、活性層710の領域のうち、第1印加電極721及び第2印加電極722を中心に置いて、両側にそれぞれ電流のフローが発生する。
本実施形態の電子回路は、複数の印加電極を介して、活性層に様々な大きさの電圧を印加することができ、印加される時間を制御することができる。
これにより、所望の大きさの領域で活性層に分極領域を形成することができ、当該分極領域を重なり合うように制御することができる。
このように重なり合った大きさの分極領域の境界に変動低抵抗領域を形成し、活性層の側面に対応するように形成することができる。
当該変動低抵抗領域を介して、活性層の様々な領域に対して、電流のフローを形成することができる。
図19は、本発明のさらに他の実施形態に係る電子回路を示す概略的な平面図である。
図19を参照すると、本実施形態の電子回路800は、活性層810、第1、第2及び第3印加電極821、822、823、変動低抵抗領域VL、並びに接続電極部831、832を含む。
活性層810は、自発分極性材料を含む。例えば、活性層810は、絶縁材料を含み、強誘電性材料を含む。すなわち、活性層810は、電場の存在下で反転可能な自発的な電気分極(電気双極子)を有する材料を含む。
活性層810を形成する材料についての説明は、前述した実施形態で説明したものと同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
第1、第2及び第3印加電極821、822、823は、活性層810に電場を印加するように形成され、例えば、電圧を活性層810に印加する。
選択的な実施形態として、第1、第2及び第3印加電極821、822、823は、活性層810の上面に接するように形成され、第1印加電極821、第2印加電極822及び第3印加電極823は、互いに離隔されるように配置されてもよい。
第1、第2及び第3印加電極821、822、823を形成する材料についての説明は、前述した実施形態で説明した印加電極と同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
接続電極部831、832は、一つ以上の電極部材を含み、例えば、第1接続電極部材831及び第2接続電極部材832を含む。
接続電極部831、832は、活性層810上に形成され、例えば、活性層810の上面に印加電極820と離隔されるように形成され、選択的な実施形態として、活性層810と接するように形成されてもよい。
第1接続電極部材831及び第2接続電極部材832は、様々な導電性材料を利用して形成することができる。第1接続電極部材831及び第2接続電極部材832は、前述した実施形態における接続電極部についての説明と同じであるか、またはそれを変形して適用可能であるので、具体的な説明は省略する。
図19は、第1、第2及び第3印加電極821、822、823を介して、電場が印加された状態を示す図面である。
例えば、図19を参照すると、第1印加電極821を介して、電圧が活性層810に印加され、第2印加電極822を介して、電圧が活性層810に印加され、第3印加電極823を介して、電圧が活性層810に印加された状態を示すものである。
第1印加電極821を介して分極領域、第2印加電極822を介して分極領域、及び第3印加電極822が重なり合わない、これにより変動低抵抗領域も重なり合って、一つの変動低抵抗領域VLを形成することができる。
選択的な実施形態として、一つの変動低抵抗領域VLの内側の領域は、第1印加電極821を介して分極領域、第2印加電極822を介して分極領域、及び第3印加電極822が重なり合った領域であってもよい。
変動低抵抗領域VLは、電流の通路を形成することができる。
接続電極部831、832が変動低抵抗領域VLに対応して、電流のフローが発生する。
本実施形態の電子回路は、複数の印加電極を介して、活性層に様々な大きさの電圧を印加することができ、印加される時間を制御することができる。
これにより、所望の大きさの領域で活性層に分極領域を形成することができ、当該分極領域を重なり合うように制御することができる。
このように重なり合った大きさの分極領域の境界に変動低抵抗領域を形成し、活性層の側面に対応するように形成することができる。
当該変動低抵抗領域を介して、活性層の様々な領域に対して、電流のフローを形成することができる。
このように、本発明は、図面に示した実施形態を参考にして説明したが、それは、例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、それから様々な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって定められなければならない。
実施形態で説明する特定の実施は、一実施形態であり、いかなる方法でも実施形態の範囲を限定するものではない。また、“必須な”、“重要に”のような具体的な断りがなければ、必ずしも本発明の適用のために必要な構成要素ではないことがある。
実施形態の明細書(特に、特許請求の範囲)において、“前記”の用語及びそれと類似した指示用語の使用は、単数及び複数の両方に該当するものである。また、実施形態において、範囲(range)を記載した場合、前記範囲に属する個別的な値を適用した発明を含むものであり(それに反する記載がなければ)、詳細な説明に前記範囲を構成する各個別的な値を記載したものと同じである。最後に、実施形態による方法を構成するステップについて、明らかに順序を記載するか、または反する記載がなければ、前記ステップは、適当な順序で行われる。必ずしも前記ステップの記載順序によって、実施形態が限定されるものではない。実施形態において、全ての例または例示的な用語(例えば、など)の使用は、単に実施形態を詳細に説明するためのものであり、特許請求の範囲によって限定されない限り、前記の例または例示的な用語によって、実施形態の範囲が限定されるものではない。また、当業者は、様々な修正、組み合わせ及び変更が付加された特許請求の範囲、またはその均等物の範疇内で、設計条件及びファクターによって構成されることが分かる。
産業上利用可能性
本発明の一実施形態は、電場を利用した電流経路範囲制御方法であって、自発分極性材料を含む活性層、及び前記活性層に隣接するように配置された印加電極に対して、前記印加電極を介して、前記活性層に電場を印加し、前記活性層の分極領域を形成するステップと、前記分極領域の境界に対応する変動低抵抗領域を形成するステップと、を含み、前記変動低抵抗領域は、前記活性層の領域のうち、前記変動低抵抗領域と隣接する他の領域よりも電気抵抗が低い領域であり、電気的パスを形成するようにする電流経路範囲制御方法を開示する。

Claims (31)

  1. 電場を利用した電流経路範囲制御方法であって、
    自発分極性材料を含む活性層、及び前記活性層に隣接するように配置された印加電極に対して、
    前記印加電極を介して、前記活性層に電場を印加し、前記活性層の分極領域を形成するステップと、
    前記分極領域の境界に対応する変動低抵抗領域を形成するステップと、を含み、
    前記変動低抵抗領域は、前記活性層の領域のうち、前記変動低抵抗領域と隣接する他の領域よりも電気抵抗が低い領域であり、電気的パスを形成するようにする電流経路範囲制御方法。
  2. 前記変動低抵抗領域を形成するステップは、
    前記活性層の分極領域が、前記活性層の厚さ方向に成長するステップと、前記分極領域が、前記活性層の厚さ方向と交差する方向に成長するステップと、を含むことを特徴とする請求項1に記載の電流経路範囲制御方法。
  3. 前記印加電極を介して電場を制御して、
    前記変動低抵抗領域の生成及び消滅を制御し、それによる電気的パスの生成及び消滅を制御することを特徴とする請求項1に記載の電流経路範囲制御方法。
  4. 前記変動低抵抗領域を形成するステップは、
    前記印加電極を介して、前記活性層の抗電場よりも高い強度の電場を印加するステップを含むことを特徴とする請求項1に記載の電流経路範囲制御方法。
  5. 前記変動低抵抗領域を形成するステップは、
    前記印加電極を介して電場の強度を制御して、前記活性層の厚さ方向への前記変動低抵抗領域の深さを制御することを特徴とする請求項1に記載の電流経路範囲制御方法。
  6. 前記変動低抵抗領域を形成するステップは、
    前記印加電極から、前記変動低抵抗領域が、前記活性層の平面方向に距離をもって離隔されるように形成することを含むことを特徴とする請求項1に記載の電流経路範囲制御方法。
  7. 前記変動低抵抗領域を形成するステップは、
    前記印加電極を介して電場の印加の時間を制御して、前記変動低抵抗領域の大きさまたは幅を制御することを特徴とする請求項1に記載の電流経路範囲制御方法。
  8. 前記変動低抵抗領域を形成するステップは、
    互いに離隔されるように配置された複数の変動低抵抗領域を形成するステップを含むことを特徴とする請求項1に記載の電流経路範囲制御方法。
  9. 前記複数の変動低抵抗領域を形成するステップは、
    前記印加電極から遠く配置された変動低抵抗領域を先に形成してから、前記印加電極に近く配置された変動低抵抗領域を形成するステップを含むことを特徴とする請求項8に記載の電流経路範囲制御方法。
  10. 前記複数の変動低抵抗領域を形成するステップは、
    前記1つの変動低抵抗領域を境界として、両側に異なる方向の分極領域が位置するように進行することを含むことを特徴とする請求項8に記載の電流経路範囲制御方法。
  11. 前記印加電極は、互いに離隔されて複数備えられ、前記複数の印加電極を介して、前記活性層に少なくとも1つの領域において離隔された分極領域を形成するステップと、それに対応する複数の変動低抵抗領域を形成するステップと、を含むことを特徴とする請求項1に記載の電流経路範囲制御方法。
  12. 前記印加電極を介して電場を印加する時間を制御して、
    前記互いに離隔された複数の分極領域が1つの領域で重なり合うステップを含み、それに対応する複数の変動低抵抗領域の1つの領域が互いに重なり合って統合されるステップを含むことを特徴とする請求項11に記載の電流経路範囲制御方法。
  13. 少なくとも一つの接続電極を、前記変動低抵抗領域に隣接するように形成するステップを含むことを特徴とする請求項1に記載の電流経路範囲制御方法。
  14. 前記変動低抵抗領域は、前記印加電極を介して印加された電場が取り除かれても、前記分極領域の保持により保持されることを特徴とする請求項1に記載の電流経路範囲制御方法。
  15. 自発分極性材料を含む活性層と、
    前記活性層に隣接するように配置された印加電極と、
    前記印加電極を介して、前記活性層に電場を印加し、前記活性層に形成された分極領域と、
    前記分極領域の境界に対応する変動低抵抗領域と、を含み、
    前記変動低抵抗領域は、前記活性層の領域のうち、前記変動低抵抗領域と隣接する他の領域よりも電気抵抗が低い領域であり、電気的パスを形成するように形成された、
    電子回路。
  16. 前記変動低抵抗領域は、前記印加電極を介して電場を制御して、前記分極領域の制御によって生成または消滅することを特徴とする請求項15に記載の電子回路。
  17. 前記変動低抵抗領域は、
    前記印加電極を介して電場の強度を制御して、前記活性層の厚さ方向への前記変動低抵抗領域の深さが制御されることを特徴とする請求項15に記載の電子回路。
  18. 前記変動低抵抗領域は、
    前記印加電極を介して電場の印加の時間を制御して、大きさまたは幅が制御されることを特徴とする請求項15に記載の電子回路。
  19. 前記変動低抵抗領域は、互いに離隔されるように配置された複数の変動低抵抗領域を含むことを特徴とする請求項15に記載の電子回路。
  20. 前記複数の変動低抵抗領域は、
    前記印加電極から遠く配置された変動低抵抗領域が先に形成され、前記印加電極に近く配置された変動低抵抗領域が後に形成されることを特徴とする請求項19に記載の電子回路。
  21. 前記複数の変動低抵抗領域の1つの変動低抵抗領域を境界として、両側に異なる方向の分極領域が形成されたことを特徴とする請求項19に記載の電子回路。
  22. 前記印加電極は、互いに離隔されて複数備えられることを特徴とする請求項15に記載の電子回路。
  23. 前記互いに離隔された複数の印加電極に対応する、複数の分極領域及び複数の変動低抵抗領域を含むことを特徴とする請求項22に記載の電子回路。
  24. 前記印加電極を介して電場を印加する時間を制御して、
    前記互いに離隔された複数の分極領域が1つの領域で重なり合った領域を含み、それに対応する複数の変動低抵抗領域の1つの領域が互いに重なり合って統合される領域を含むことを特徴とする請求項23に記載の電子回路。
  25. 前記変動低抵抗領域に隣接するように形成された少なくとも一つの接続電極をさらに含むことを特徴とする請求項15に記載の電子回路。
  26. 前記活性層は、強誘電性材料を含むことを特徴とする請求項15に記載の電子回路。
  27. 前記印加電極は、前記活性層の一面に形成されることを特徴とする請求項15に記載の電子回路。
  28. 前記印加電極は、前記活性層と離隔されるように配置されることを特徴とする請求項15に記載の電子回路。
  29. 前記変動低抵抗領域は、前記印加電極を介して印加された電場が取り除かれても保持されることを特徴とする請求項15に記載の電子回路。
  30. 前記変動低抵抗領域は、前記印加電極の周辺に形成されることを特徴とする請求項15に記載の電子回路。
  31. 前記変動低抵抗領域は、前記印加電極の周辺に線状形状を含むように形成されることを特徴とする請求項15に記載の電子回路。
JP2021524016A 2018-09-04 2019-08-29 電場を利用した電流経路範囲制御方法及び電子回路 Active JP7055244B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0105315 2018-09-04
KR1020180105315A KR102151711B1 (ko) 2018-09-04 2018-09-04 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로
PCT/KR2019/011060 WO2020050549A1 (ko) 2018-09-04 2019-08-29 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로

Publications (2)

Publication Number Publication Date
JP2021527390A true JP2021527390A (ja) 2021-10-11
JP7055244B2 JP7055244B2 (ja) 2022-04-15

Family

ID=69721683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021524016A Active JP7055244B2 (ja) 2018-09-04 2019-08-29 電場を利用した電流経路範囲制御方法及び電子回路

Country Status (5)

Country Link
US (2) US11251724B2 (ja)
JP (1) JP7055244B2 (ja)
KR (1) KR102151711B1 (ja)
CN (1) CN112640289B (ja)
WO (1) WO2020050549A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102151711B1 (ko) * 2018-09-04 2020-09-07 브이메모리 주식회사 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107466A1 (ja) * 2003-05-08 2004-12-09 Matsushita Electric Industrial Co. Ltd. 電気スイッチおよびそれを用いた記憶素子
JP2012099720A (ja) * 2010-11-04 2012-05-24 Saitama Univ スピントロニクス装置及び論理演算素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2308773T3 (es) * 1995-01-18 2008-12-01 Roland Butcher Filtro electrooptico.
JP3915868B2 (ja) * 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
EP1344223A4 (en) * 2000-10-31 2005-05-25 Univ California BISTABLE ORGANIC DEVICE AND ORGANIC MEMORY CELLS
CN100428520C (zh) * 2003-05-08 2008-10-22 松下电器产业株式会社 电气开关及使用该电气开关的存储元件
KR102538701B1 (ko) * 2018-02-22 2023-06-01 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 구동 방법
KR102151711B1 (ko) * 2018-09-04 2020-09-07 브이메모리 주식회사 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107466A1 (ja) * 2003-05-08 2004-12-09 Matsushita Electric Industrial Co. Ltd. 電気スイッチおよびそれを用いた記憶素子
JP2012099720A (ja) * 2010-11-04 2012-05-24 Saitama Univ スピントロニクス装置及び論理演算素子

Also Published As

Publication number Publication date
CN112640289B (zh) 2022-10-11
JP7055244B2 (ja) 2022-04-15
WO2020050549A1 (ko) 2020-03-12
US20220131483A1 (en) 2022-04-28
US11251724B2 (en) 2022-02-15
KR102151711B1 (ko) 2020-09-07
KR20200027601A (ko) 2020-03-13
CN112640289A (zh) 2021-04-09
US20210249975A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
JP7052148B2 (ja) 変動低抵抗ライン不揮発性メモリ素子及びその動作方法
JP7055244B2 (ja) 電場を利用した電流経路範囲制御方法及び電子回路
KR102652757B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR20200106015A (ko) 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로
KR102585903B1 (ko) 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법
KR102246247B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246246B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102051042B1 (ko) 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법
KR102623526B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102280823B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102293876B1 (ko) 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법
KR102230796B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102606509B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102629599B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102370745B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102059485B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102154638B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102472111B1 (ko) 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법
KR102302898B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20210033961A (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20200106869A (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR20200083908A (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210430

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220405

R150 Certificate of patent or registration of utility model

Ref document number: 7055244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150