KR102585903B1 - 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법 - Google Patents

변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법 Download PDF

Info

Publication number
KR102585903B1
KR102585903B1 KR1020190152591A KR20190152591A KR102585903B1 KR 102585903 B1 KR102585903 B1 KR 102585903B1 KR 1020190152591 A KR1020190152591 A KR 1020190152591A KR 20190152591 A KR20190152591 A KR 20190152591A KR 102585903 B1 KR102585903 B1 KR 102585903B1
Authority
KR
South Korea
Prior art keywords
connection electrode
active layer
region
variable low
electrode member
Prior art date
Application number
KR1020190152591A
Other languages
English (en)
Other versions
KR20200083902A (ko
Inventor
손종화
손종역
강명신
Original Assignee
브이메모리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180173528A external-priority patent/KR102051042B1/ko
Application filed by 브이메모리 주식회사 filed Critical 브이메모리 주식회사
Priority to KR1020190152591A priority Critical patent/KR102585903B1/ko
Publication of KR20200083902A publication Critical patent/KR20200083902A/ko
Application granted granted Critical
Publication of KR102585903B1 publication Critical patent/KR102585903B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N89/00—Integrated devices, or assemblies of multiple devices, comprising at least one bulk negative resistance effect element covered by group H10N80/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 일 실시예는자발 분극성 재료를 포함하는 활성층, 상기 활성층에 인접하도록 배치된 하나 이상의 인가 전극, 상기 인가 전극을 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역, 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 변동 저저항 영역 및 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 의하여 선택적으로 전류의 패쓰가 생성되도록 형성된 복수의 연결 전극부를 포함하는 전자 회로를 개시한다.

Description

변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법{Electric circuit using variable low resistance area and controlling thereof}
본 발명은 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법에 관한 것이다.
기술의 발전 및 사람들의 생활의 편의에 대한 관심이 증가함에 따라 다양한 전자 제품에 대한 개발 시도가 활발해지고 있다.
또한 이러한 전자 제품은 갈수록 소형화되고 있고 집적화되고 있으며, 사용되는 장소가 광범위하게 증가하고 있다.
이러한 전자 제품은 다양한 전기 소자를 포함하고, 예를들면 CPU, 메모리, 기타 다양한 전기 소자를 포함한다. 이러한 기 소자들은 다양한 종류의 전기 회로를 포함할 수 있다.
예를들면 컴퓨터, 스마트폰 뿐만 아니라 IoT를 위한 가정용 센서 소자, 인체 공학용 바이오 전자 소자 등 다양한 분야의 제품에 전기 소자가 사용된다.
한편, 최근의 기술 발달 속도와 사용자들의 생활 수준의 급격한 향상에 따라 이러한 전기 소자의 사용과 응용 분야가 급격하게 늘어나 그 수요도 이에 따라 증가하고 있다.
이러한 추세에 따라 흔히 사용하고 있는 다양한 전기 소자들에 쉽고 빠르게 적용하는 전자 회로를 구현하고 제어하는데 한계가 있다.
본 발명은 다양한 용도에 용이하게 적용할 수 있는 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법을 제공할 수 있다.
본 발명의 일 실시예는 자발 분극성 재료를 포함하는 활성층, 상기 활성층에 인접하도록 배치된 하나 이상의 인가 전극, 상기 인가 전극을 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역, 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 변동 저저항 영역 및 상기 인가 전극과 이격되고 상기 변동 저저항 영역에 의하여 선택적으로 전류의 패쓰가 생성되도록 형성된 복수의 연결 전극부를 포함하는 전자 회로를 개시한다.
본 실시예에 있어서 상기 인가 전극은 서로 이격된 복수 개의 인가 전극을 포함하도록 형성될 수 있다.
본 실시예에 있어서 상기 복수의 연결 전극 중 적어도 하나의 연결 전극은 상기 복수 개의 인가 전극의 일측에 배치되고, 상기 복수의 연결 전극 중 적어도 다른 하나의 연결 전극은 상기 복수 개의 인가 전극의 타측에 배치되는 것을 포함할 수 있다.
본 실시예에 있어서 상기 인가 전극은 적어도 일 방향으로 배열된 복수 개의 인가 전극 및 이와 교차하는 다른 일 방향으로 배열된 복수 개의 인가 전극을 포함할 수 있다.
본 실시예에 있어서 상기 복수의 연결 전극 중 하나의 연결 전극은 상기 일 방향으로 배열된 복수 개의 인가 전극의 일측에 배치되고, 상기 복수의 연결 전극 중 하나의 연결 전극은 상기 일 방향으로 배열된 복수 개의 인가 전극의 타측에 배치될 수 있다.
본 실시예에 있어서 상기 인가 전극은 서로 이격된 복수 개의 인가 전극을 포함하고, 상기 복수의 연결 전극 중 적어도 하나 이상은 상기 복수 개의 인가 전극의 사이에 배치될 수 있다.
본 실시예에 있어서 상기 연결 전극부는 단자부인 것을 포함할 수 있다.
본 실시예에 있어서 상기 변동 저저항 영역은 상기 인가 전극을 통한 전기장을 제어하여 상기 분극 영역의 제어에 따라 생성 또는 소멸할 수 있다.
본 실시예에 있어서 상기 복수의 변동 저저항 영역의 일 변동 저저항 영역을 경계로 양측에 서로 다른 방향의 분극 영역이 형성될 수 있다.
본 실시예에 있어서 상기 인가 전극을 통한 전기장을 인가하는 시간을 제어하여, 서로 이격된 복수 개의 분극 영역이 일 영역에서 중첩된 영역을 포함하고, 이에 대응되는 복수의 변동 저저항 영역의 일 영역이 서로 중첩되어 통합되는 영역을 포함할 수 있다.
본 실시예에 있어서 상기 변동 저저항 영역은 상기 인가 전극을 통하여 인가된 전기장이 제거되어도 유지될 수 있다.
본 실시예에 있어서 상기 변동 저저항 영역은 상기 인가 전극의 주변에 선형을 포함하도록 형성될 수 있다.
본 발명의 다른 실시예는 자발 분극성 재료를 포함하는 활성층 및 상기 활성층에 인접하도록 배치된 인가 전극에 대하여, 상기 인가 전극을 통하여 상기 활성층에 전기장을 인가하여 상기 활성층의 분극 영역을 형성하는 단계, 상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 변동 저저항 영역을 형성하는 단계 및 상기 변동 저저항 영역에 의하여 상기 인가 전극과 이격되는 복수의 연결 전극부에 전류의 패쓰가 선택적으로 생성되는 단계를 포함하는 하는 전자 회로 제어 방법을 개시한다.
본 실시예에 있어서 상기 인가 전극은 서로 이격된 복수 개의 인가 전극을 포함하도록 형성하고, 상기 복수 개의 인가 전극을 통하여 상기 변동 저저항 영역이 복수 개로 형성될 수 있다.
본 실시예에 있어서 상기 복수 개로 형성된 변동 저저항 영역은 중첩되어 적어도 일 영역에서 통합되는 것을 포함할 수 있다.
본 실시예에 있어서 상기 복수의 연결 전극을 통하여 적어도 일 방향으로 전류의 흐름을 형성할 수 있다.
본 실시예에 있어서 상기 복수의 연결 전극을 통하여 일 방향 및 이와 교차하는 다른 일 방향으로 전류의 흐름을 형성할 수 있다.
본 실시예에 있어서 상기 변동 저저항 영역은 상기 인가 전극을 통한 전기장을 제어하여 상기 분극 영역의 제어에 따라 생성 또는 소멸하는 단계를 포함할 수 있다.
본 실시예에 있어서 상기 인가 전극은 서로 이격된 복수 개의 인가 전극을 포함하도록 형성하고, 상기 복수 개의 인가 전극 및 상기 복수 개의 연결 전극부를 통하여 곱 또는 합의 값을 포함하는 논리 회로를 형성할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명에 관한 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법은 다양한 용도에 용이하게 적용할 수 있다.
도 1은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 3은 도 2의 K의 확대도이다.
도 4a 내지 도 4c는 도 1의 전자 회로 관련 제어 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 6은 도 5의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 7 내지 도 11은 도 5의 전자 회로의 동작을 설명하기 위한 도면들이다.
도 12는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 13은 도 12의 Ⅴ-Ⅴ선을 따라 절취한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 15는 본 발명의 또 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 16은 본 발명의 또 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 17은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 18 및 도 19는 도 17의 전자 소자의 동작을 설명하기 위한 도면들이다.
도 20은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 21 및 도 22는 도 20의 전기 소자의 동작을 설명하기 위한 도면들이다.
도 23은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 24 및 도 25는 도 23의 전기 소자의 동작을 설명하기 위한 도면들이다.
도 26은 도 23의 전기 소자의 동작의 다른 예를 설명하기 위한 도면들이다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이고, 도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도이고, 도 3은 도 2의 K의 확대도이다.
도 1 및 도 2를 참조하면 본 실시예의 전자 회로(10)는 활성층(11), 인가 전극(12), 변동 저저항 영역(VL)을 포함할 수 있다.
활성층(11)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(11)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(11)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 활성층(11)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3 , SrTiO3 , BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 활성층(11)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(11)은 CH3NH3PbI3, CH3NH3PbIxCl3 -x, MAPbI3 , CH3NH3PbIxBr3-x, CH3NH3PbClxBr3 -x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3 -x, HC(NH2)2PbIxBr3 -x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1- yPbI3, (CH3NH3)(HC(NH2)2)1- yPbIxCl3 -x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1- yPbClxBr3 - x (0≤x, y≤1)를 포함할 수 있다.
기타 다양한 강유전성 재료를 이용하여 활성층(11)을 형성할 수 있는 바 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(11)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.
활성층(11)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(11)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
인가 전극(12)은 활성층(11)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(11)에 인가할 수 있다.
선택적 실시예로서 인가 전극(12)은 활성층(11)의 상면에 접하도록 형성될 수 있다.
또한, 인가 전극(12)은 활성층(11)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다.
선택적 실시예로서 인가 전극(12)은 게이트 전극일 수 있다.
예를들면 인가 전극(12)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.
인가 전극(12)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(12)을 형성할 수 있다.
예를들면 인가 전극(12)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.
또한 선택적 실시예로서 인가 전극(12)은 적층체 구조를 포함할 수도 있다.
도시하지 않았으나 선택적 실시예로서 인가 전극(12)과 활성층(11)의 사이에 하나 이상의 절연층이 더 배치될 수도 있다.
변동 저저항 영역(VL)은 활성층(11)에 형성된 영역으로서 전류가 흐를 수 있는 영역이고, 또한 도 1에 도시한 것과 같이 인가 전극(12)의 주변에 선형을 갖는 전류의 패쓰로 형성될 수 있다.
구체적으로 변동 저저항 영역(VL)은 활성층(11)의 영역 중 변동 저저항 영역(VL)과 인접한 다른 영역보다 전기적 저항이 낮아진 영역이다.
또한, 인가 전극(12)을 통한 변동 저저항 영역(VL)을 형성한 후에, 인가 전극(12)을 통한 전기장을 제거하여도, 예를들면 전압을 제거하여도 활성층(11)의 분극 상태는 유지되므로 변동 저저항 영역(VL)은 유지되고, 전류의 패쓰를 형성한 상태를 유지할 수 있다.
이를 통하여 다양한 전자 회로를 구성할 수 있다.
변동 저저항 영역(VL)은 높이(HVL)을 갖고, 이러한 높이(HVL)은 활성층(11)의 전체의 두께에 대응될 수 있다.
이러한 변동 저저항 영역(VL)은 높이(HVL)는 인가 전극(12)을 통한 전기장의 가할 때 전기장의 세기, 예를들면 전압의 크기에 비례할 수 있다. 적어도 이러한 전기장의 크기는 활성층(11)이 갖는 고유의 항전기장보다는 클 수 있다.
변동 저저항 영역(VL)은 인가 전극(12)을 통하여 전압이 활성층(11)에 인가되면 형성되는 영역이고, 인가 전극(12)의 제어를 통하여 변동, 예를들면 생성, 소멸 또는 이동할 수 있다.
활성층(11)은 제1 분극 방향을 갖는 제1 분극 영역(11F)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제1 분극 영역(11F)의 경계에 형성될 수 있다.
또한, 제1 분극 영역(11F)에 인접하도록 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있고, 변동 저저항 영역(VL)은 이러한 제2 분극 영역(11R)의 경계에 형성될 수 있다. 제2 방향은 적어도 제1 방향과 상이한 방향일 수 있고, 예를들면 제1 방향과 반대 방향일 수 있다.
예를들면 변동 저저항 영역(VL)은 제1 분극 영역(11F)과 제2 분극 영역(11R)의 사이에 형성될 수 있다.
변동 저저항 영역(VL)은 일 방향의 폭(WVL)을 가질 수 있고, 이는 변동 저저항 영역(VL)의 이동 거리에 비례할 수 있다.
또한, 이러한 폭(WVL)은 변동 저저항 영역(VL)으로 정의되는 평면상의 영역의 폭일 수 있고, 이는 제1 분극 영역(11F)의 폭에 대응한다고 할 수 있다.
또한, 변동 저저항 영역(VL)은 제1 분극 영역(11F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 제1 분극 영역(11F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)를 가질 수 있다.
선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.
도 4a 내지 도 4c는 도 1의 전자 회로에 대하여 전류 경로 범위 제어 방법을 설명하기 위한 도면이다.
도 4a를 참조하면, 활성층(11)은 제2 분극 방향을 갖는 제2 분극 영역(11R)을 포함할 수 있다. 선택적 실시예로서 인가 전극(12)을 통한 초기화 전기장을 인가하여 도 4a와 같은 활성층(11)의 분극 상태를 형성할 수 있다.
그리고 나서 도 4b를 참조하면, 활성층(11)에 제1 분극 영역(11F)이 형성된다. 구체적 예로서 인가 전극(12)의 폭에 대응하도록 인가 전극(12)과 중첩된 영역에 우선 제1 분극 영역(11F)이 형성될 수 있다.
인가 전극(12)을 통하여 활성층(11)의 항전기장보다 크고, 또한 적어도 활성층(11)의 두께 전체에 대응하도록 제1 분극 영역(11F)의 높이(HVL)가 형성될 수 있을 정도의 크기의 전기장을 활성층(11)에 인가할 수 있다.
이러한 인가 전극(12)을 통한 전기장의 인가를 통하여 활성층(11)의 제2 분극 영역(11R)의 일 영역에 대한 분극 방향을 바꾸어 제1 분극 영역(11F)으로 변하게 할 수 있다.
선택적 실시예로서 제1 분극 영역(11F)의 높이(HVL)방향으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1km/sec(초)의 속도를 갖고 성장할 수 있다.
그리고 나서 계속적으로 인가 전극(12)을 통한 전기장을 유지하면, 즉 시간이 지나면 제1 분극 영역(11F)은 수평 방향(H), 즉 높이(HVL)과 직교하는 방향으로 이동하여 그 크기가 커질 수 있다. 즉, 제2 분극 영역(11R)의 영역을 점진적으로 제1 분극 영역(11F)으로 변환할 수 있다.
선택적 실시예로서 제1 분극 영역(11F)의 수평 방향(H)으로의 성장 속도는 매우 빠를 수 있는데, 예를들면 1m/sec(초)의 속도를 갖고 성장할 수 있다.
이를 통하여 변동 저저항 영역(VL)의 크기를 제어할 수 있는데, 이러한 크기는 예를들면 변동 저저항 영역(VL)의 폭이고 제1 분극 영역(11F)의 성장 거리에 대응하므로 성장 속력과 전기장 유지 시간에 비례할 수 있다. 예를들면 성장 거리는 성장 속력과 전기장 유지 시간의 곱에 비례할 수 있다.
또한, 제1 분극 영역(11F)의 성장 속력은 높이(HVL)방향으로의 성장 속도와 수평 방향(H)으로의 성장 속도의 합에 비례할 수 있다.
그러므로 변동 저저항 영역(VL)의 크기는 전기장 유지 시간을 제어하여 원하는 대로 조절할 수 있다.
구체적으로 도 4c에 도시한 것과 같이 제1 분극 영역(11F)은 넓게 퍼져서 커지고, 그에 따라 변동 저저항 영역(VL)도 인가 전극(12)으로부터 멀리 떨어지는 방향으로 이동할 수 있다.
본 실시예는 인가 전극을 통하여 활성층에 전기장을 가하여 활성층에 제2 분극 방향과 다른 제1 분극 방향을 갖는 제1 분극 영역을 형성하고, 이러한 제1 분극 영역과 제2 분극 영역의 사이의 경계에 해당하는 변동 저저항 영역을 형성할 수 있다. 이러한 변동 저저항 영역은 저항이 낮은 영역으로서 저항이 감소한 영역으로서 전류의 패쓰가 될 수 있어 전자 회로를 용이하게 형성할 수 있다.
또한, 본 실시예는 인가 전극을 통한 전기장의 크기를 제어하여, 예를들면 전압의 크기를 제어하여 변동 저저항 영역의 높이를 정할 수 있고, 구체적으로 활성층의 전체 두께에 대응하는 높이를 갖도록 제어할 수 있다.
또한, 인가 전극을 통한 전기장을 유지하는 시간을 제어하여 변동 저저항 영역의 크기, 예를들면 폭을 결정할 수 있다. 이러한 변동 저저항 영역의 크기의 제어를 통하여 전류의 흐름의 패쓰의 크기를 용이하게 제어할 수 있다.
또한, 인가 전극을 통한 전기장을 제거하여도 분극 영역의 분극 상태는 유지되므로 전류의 패쓰를 용이하게 유지할 수 있고, 인가 전극을 통한 전기장을 지속적으로 유지하여 분극 영역이 확대되면 이미 형성되어 있던 변동 저저항 영역은 저항이 낮아져 전류가 흐르지 않게 될 수 있다.
이를 통하여 전류의 패쓰에 대한 소멸을 제어할 수 있고, 결과적으로 전류의 흐름에 대한 용이한 제어를 할 수 있다.
본 실시예의 전자 회로를 제어하여 다양한 용도에 사용할 수 있고, 예를들면 변동 저저항 영역에 접하도록 하나 이상의 전극을 연결할 수 있다.
도 5는 본 발명의 일 실시예에 관한 전자 회로를 도시한 개략적인 평면도이고, 도 6은 도 5의 Ⅱ-Ⅱ선을 따라 절취한 단면도이다.
도 5 및 도 6을 참조하면 본 실시예의 전자 회로(100)는 활성층(110), 인가 전극(120), 변동 저저항 영역(VL) 및 하나 이상의 연결 전극부(131, 132)를 포함할 수 있다.
활성층(110)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(110)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(110)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
선택적 실시예로서 활성층(110)은 페로브스카이트 계열 물질을 포함할 수 있고, 예를들면 BaTiO3 , SrTiO3 , BiFe3, PbTiO3, PbZrO3, SrBi2Ta2O9을 포함할 수 있다.
또한 다른 예로서 활성층(110)은 ABX3 구조로서, A는 CnH2n+1의 알킬기, 및 페로브스카이트 태양전지 구조형성이 가능한 Cs, Ru 등의 무기물로부터 선택된 하나 이상의 물질을 포함할 수 있고, B는 Pb, Sn, Ti, Nb, Zr, 및 Ce으로 구성된 군으로부터 선택된 하나 이상의 물질을 포함할 수 있고, X는 할로겐 물질을 포함할 수 있다. 구체적인 예로서 활성층(110)은 CH3NH3PbI3, CH3NH3PbIxCl3 -x, MAPbI3 , CH3NH3PbIxBr3-x, CH3NH3PbClxBr3 -x, HC(NH2)2PbI3, HC(NH2)2PbIxCl3 -x, HC(NH2)2PbIxBr3 -x, HC(NH2)2PbClxBr3-x, (CH3NH3)(HC(NH2)2)1- yPbI3, (CH3NH3)(HC(NH2)2)1- yPbIxCl3 -x, (CH3NH3)(HC(NH2)2)1-yPbIxBr3-x, 또는 (CH3NH3)(HC(NH2)2)1- yPbClxBr3 - x (0≤x, y≤1)를 포함할 수 있다.
기타 다양한 강유전성 재료를 이용하여 활성층(110)을 형성할 수 있는 바에 이에 대한 모든 예시의 설명은 생략한다. 또한 활성층(110)을 형성 시 강유전성 재료에 기타 다양한 물질을 도핑을 하여 부가적인 기능을 포함하거나 전기적 특성의 향상을 진행할 수도 있다.
활성층(110)은 자발 분극성을 갖고, 전기장의 인가에 따라 분극의 정도와 방향을 제어할 수 있다. 또한, 활성층(110)은 가해준 전기장이 제거되어도 분극 상태를 유지할 수 있다.
인가 전극(120)은 활성층(110)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(110)에 인가할 수 있다.
선택적 실시예로서 인가 전극(120)은 활성층(110)의 상면에 접하도록 형성될 수 있다.
또한, 인가 전극(120)은 활성층(110)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다.
선택적 실시예로서 인가 전극(120)은 게이트 전극일 수 있다.
예를들면 인가 전극(120)은 전원(미도시) 또는 전원 제어부와 전기적으로 연결될 수 있다.
인가 전극(120)은 다양한 재료를 포함할 수 있고, 전기적 도전성이 높은 재료를 포함할 수 있다. 예를들면 다양한 금속을 이용하여 인가 전극(120)을 형성할 수 있다.
예를들면 인가 전극(120)은 알루미늄, 크롬, 티타늄, 탄탈, 몰리브덴, 텅스텐, 네오디뮴, 스칸듐 또는 구리를 함유하도록 형성할 수 있다. 또는 이러한 재료들의 합금을 이용하여 형성하거나 이러한 재료들의 질화물을 이용하여 형성할 수도 있다.
또한 선택적 실시예로서 인가 전극(120)은 적층체 구조를 포함할 수도 있다.
연결 전극부(131, 132)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 포함할 수 있다.
연결 전극부(131, 132)는 활성층(110)상에 형성될 수 있고, 예를들면 활성층(110)의 상면에 인가 전극(120)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(110)과 접하도록 형성될 수 있다.
제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 다양한 도전성 재료를 이용하여 형성할 수 있다. 예를들면 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 알루미늄, 크롬, 구리, 탄탈륨, 티타늄, 몰리브덴 또는 텅스텐을 함유하도록 형성할 수 있다.
선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 복수의 도전층을 적층한 구조를 포함할 수 있다.
선택적 실시예로서 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)은 도전성의 금속 산화물을 이용하여 형성할 수 있고, 예를들면 산화 인듐(예, In2O3), 산화 주석(예, SnO2), 산화 아연(예, ZnO), 산화 인듐 산화 주석 합금(예, In2O3―SnO2) 또는 산화 인듐 산화 아연 합금(예, In2O3―ZnO)을 함유하도록 형성할 수 있다.
선택적 실시예로서 연결 전극부(131, 132)는 전기적 신호의 입출력을 포함하는 단자 부재일 수 있다.
또한 구체적 예로서 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)는 소스 전극 또는 드레인 전극을 포함할 수 있다.
도 7 내지 도 11은 도 5의 전자 회로의 동작을 설명하기 위한 도면들이다.
도 7은 인가 전극(120)을 통하여 제1 전기장이 인가된 상태를 도시한 도면이고, 도 8은 도 7의 Ⅷ-Ⅷ선을 따라 절취한 단면도이고, 도 9는 도 8의 K의 확대도이다.
도 7 내지 도 9를 참조하면 인가 전극(120)을 통하여 제1 전기장이 활성층(110)에 인가되면 활성층(110)의 적어도 일 영역은 분극 영역(110F)을 포함할 수 있다.
이러한 분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다.
제1 변동 저저항 영역(VL1)은 이러한 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 10을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.
예를들면 제1 변동 저저항 영역(VL1)은 인가 전극(120)을 둘러싸도록 일 방향으로 제1 폭(WVL1)을 가질 수 있다.
또한, 제1 변동 저저항 영역(VL1)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께(TVL1)을 가질 수 있다.
선택적 실시예로서 이러한 두께(TVL1)는 0.1 내지 0.3 나노미터일 수 있다.
선택적 실시예로서 인가 전극(120)을 통하여 제1 전압이 활성층(110)에 인가되기 전에 초기화 전기장을 활성층(110)에 인가하는 과정을 진행할 수 있다.
이러한 초기화 전기장을 활성층(110)에 인가하는 과정을 통하여 활성층(110)의 영역을 분극 영역(110F)과 상이한 방향의 분극, 예를들면 반대 방향의 분극 영역으로 모두 전환하는 단계를 포함할 수 있다.
그리고 나서, 이와 반대 방향의 전기장을 가하여 일 영역에 분극 영역(110F)을 형성할 수 있다.
활성층(110)의 분극 영역(110F)의 경계에 형성된 제1 변동 저저항 영역(VL1)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F) 및 제1 변동 저저항 영역(VL1)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.
이를 통하여 제1 변동 저저항 영역(VL1)은 전류의 통로를 형성할 수 있다.
선택적 실시예로서 제1 변동 저저항 영역(VL1)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.
또한, 이러한 제1 변동 저저항 영역(VL1)은 활성층(110)의 분극 영역(110F)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제1 전압을 제거하여도 변동 저저항 영역(VL1)의 상태, 즉 저저항 상태는 유지될 수 있다.
도 7 및 도 8에 도시한 것과 같이 제1 변동 저저항 영역(VL1)을 통하여 전류의 통로가 형성될 수 있다. 다만, 연결 전극부(131, 132)가 제1 변동 저저항 영역(VL1)에 대응되지 않으므로 연결 전극부(131, 132)를 통한 전류의 흐름은 발생하지 않을 수 있다.
도 10은 인가 전극(120)을 통하여 제1 전기장을 일정시간 더 유지한 상태를 도시한 도면이고, 도 11은 도 10의 ⅩⅠ-ⅩⅠ선을 따라 절취한 단면도이다.
도 10 및 도 11을 참조하면 인가 전극(120)을 통한 제1 전기장의 유지 시간이 길어져, 도 7 및 도 8의 분극 영역(110F)이 수평 방향으로 이동하여 분극 영역(110F)이 커지고 그에 따라 제1 변동 저저항 영역(VL1)보다 큰 제2 변동 저저항 영역(VL2) 이 형성될 수 있다.
예를들면 도 7 및 도 8에서 인가한 전압을 일정 시간 동안 계속적으로 유지하여 도 10 및 도 11과 같은 구조를 형성할 수 있다.
분극 영역(110F)은 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 형태일 수 있다. 분극 영역(110F)은 경계선을 가질 수 있다. 제2 변동 저저항 영역(VL2)은 이러한 분극 영역(110F)의 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 10을 참조하면 인가 전극(120)을 중심으로 인가 전극(120)을 둘러싸는 선형으로 형성될 수 있다.
예를들면 제2 변동 저저항 영역(VL2)은 인가 전극(120)을 둘러싸도록 일 방향으로 제2 폭(WVL2)을 가질 수 있고, 제2 폭(WVL2)은 제1 폭(WVL1)보다 클 수 있다.
또한, 제2 변동 저저항 영역(VL2)은 분극 영역(110F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(110F)의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있고, 선택적 실시예로서 이러한 두께는 0.1 내지 0.3 나노미터일 수 있다.
활성층(110)의 분극 영역(110F)의 경계에 형성된 제2 변동 저저항 영역(VL2)은 활성층(110)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 영역(110F) 및 제2 변동 저저항 영역(VL2)의 주변의 활성층(110)의 영역보다 낮은 저항을 가질 수 있다.
이를 통하여 제2 변동 저저항 영역(VL2)은 전류의 통로를 형성할 수 있다.
선택적 실시예로서 제2 변동 저저항 영역(VL2)은 활성층(110)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.
또한, 이러한 제2 변동 저저항 영역(VL2)은 활성층(110)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(120)을 통하여 활성층(110)에 인가된 제2 전압을 제거하여도 제2 변동 저저항 영역(VL2)의 상태, 즉 저저항 상태는 유지될 수 있다.
그러므로 제2 변동 저저항 영역(VL2)을 통하여 전류의 통로가 형성될 수 있다.
또한, 구체적인 예로서 연결 전극부(131, 132)가 제2 변동 저저항 영역(VL2)에 대응되도록 형성되고, 예를들면 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)가 서로 이격된 채 제2 변동 저저항 영역(VL2)의 상면과 접하도록 배치될 수 있다.
이를 통하여 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통하여 전류가 흐를 수 있다.
또한, 다양한 전기적 신호를 발생할 수 있다. 예를들면 도 10 및 도 11 상태에서의 전기장을 더 지속적으로 인가할 경우, 즉 인가 시간이 증가할 경우 제2 변동 저저항 영역(VL2)은 더 이동하여 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)을 벗어날 수 있다. 이에 따라 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)를 통해서 전류가 흐르지 않을 수 있다.
또한, 선택적 실시예로서 활성층(110)의 전체에 대한 초기화 과정을 진행할 수도 있다.
그리고 나서 다시 인가 전극(120)을 통하여 활성층(110)에 전기장을 인가할 경우 연결 전극부(131, 132)의 제1 연결 전극 부재(131) 및 제2 연결 전극 부재(132)에 전류가 흐를 수 있다.
본 실시예의 전자 회로는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.
이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있다.
이러한 변동 저저항 영역에 대응하도록, 예를들면 접하도록 연결 전극부를 형성할 경우 연결 전극부를 통하여 전류가 흐를 수 있고, 전압을 제거하여도 강유전성 재료를 함유하는 활성층은 분극 상태를 유지할 수 있고 이에 따라 그 경계의 변동 저저항 영역도 유지될 수 있어 전류가 계속 흐를 수 있다.
또한, 변동 저저항 영역을 분극 영역으로 변하도록 인가 전극을 통하여 전압을 활성층에 인가할 수 있고, 이를 통하여 전류가 흐르던 연결 전극부에는 전류가 흐르지 않게 된다.
이러한 인가 전극의 전압을 제어하여 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 회로는 다양한 용도에 이용될 수 있다.
선택적 실시예로서 전자 회로는 메모리로 사용할 수 있다.
예를들면 전류의 흐름을 1, 흐르지 않음을 0이라고 정의하여 메모리로 사용할 수 있고, 구체적 예로서 전압 제 거시에도 전류가 흐를 수 있는 바 비휘발성 메모리로도 사용할 수 있다.
또한, 전자 회로는 다양한 신호를 생성하여 전달하는 회로부를 구성할 수 있고, 스위칭 소자로도 사용될 수 있다.
또한, 그 밖에 전기적 신호의 제어를 요하는 부분에 간단한 구조로 적용할 수 있으므로 가변 회로, CPU, 바이오 칩 등 다양한 분야에 적용될 수 있다.
도 12는 본 발명의 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이고, 도 13은 도 12의 Ⅴ-Ⅴ선을 따라 절취한 단면도이다.
도 12 및 도 13을 참조하면 본 실시예의 전자 회로(200)는 활성층(210), 인가 전극(220), 변동 저저항 영역(VL) 및 연결 전극부(231, 232)를 포함할 수 있다.
설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
활성층(210)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(210)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(210)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
활성층(210)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
인가 전극(220)은 활성층(210)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(210)에 인가할 수 있다.
선택적 실시예로서 인가 전극(220)은 활성층(210)의 상면에 접하도록 형성될 수 있다.
인가 전극(220)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
연결 전극부(231, 232)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)를 포함할 수 있다.
연결 전극부(231, 232)는 활성층(210)상에 형성될 수 있고, 예를들면 인가 전극(220)과 이격되도록 활성층(210)의 면 중 인가 전극(220)이 형성된 면의 반대면에 형성될 수 있다.
인가 전극(220)은 활성층(210)의 상면에, 연결 전극부(231, 232)은 활성층(210)의 하면에 형성될 수 있다.
선택적 실시예로서 연결 전극부(231, 232)는 활성층(210)과 접하도록 형성될 수 있다.
제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)는 다양한 도전성 재료를 이용하여 형성할 수 있다.
제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
도 13을 참조하면 인가 전극(220)을 통하여 전압이 활성층(210)에 인가되면 활성층(210)의 적어도 일 영역은 분극 영역(210F)을 포함할 수 있다.
변동 저저항 영역(VL)은 이러한 분극 영역(210F)의 경계선의 측면에 대응하는 영역에 형성될 수 있고, 도 12를 참조하면 인가 전극(220)을 중심으로 인가 전극(220)을 둘러싸는 선형으로 형성될 수 있다.
예를들면 변동 저저항 영역(VL2)은 인가 전극(220)을 둘러싸도록 일 방향으로 폭을 가질 수 있다.
또한, 변동 저저항 영역(VL)은 분극 영역(210F)의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역(210F)의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있고, 선택적 실시예로서 이러한 두께는 0.1 내지 0.3 나노미터일 수 있다.
활성층(210)의 분극 영역(210F)의 경계에 형성된 변동 저저항 영역(VL)은 활성층(210)의 다른 영역에 비하여 저항이 낮은 영역으로 변할 수 있다. 예를들면 변동 저저항 영역(VL)은 활성층(210)의 분극 영역(210F) 및 변동 저저항 영역(VL)의 주변의 활성층(210)의 영역보다 낮은 저항을 가질 수 있다.
이를 통하여 변동 저저항 영역(VL)은 전류의 통로를 형성할 수 있다.
선택적 실시예로서 변동 저저항 영역(VL)은 활성층(210)에 구비된 복수의 도메인 월의 일 영역에 대응될 수 있다.
또한, 이러한 변동 저저항 영역(VL)은 활성층(210)의 분극 상태가 유지되면 계속 유지될 수 있다. 즉, 인가 전극(220)을 통하여 활성층(210)에 인가된 전압을 제거하여도 변동 저저항 영역(VL)의 상태, 즉 저저항 상태는 유지될 수 있다.
변동 저저항 영역(VL)을 통하여 전류의 통로가 형성될 수 있다.
또한 구체적인 예로서 연결 전극부(231, 232)가 변동 저저항 영역(VL)에 대응되도록 형성되고, 예를들면 연결 전극부(231, 232)의 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)가 서로 이격된 채 변동 저저항 영역(VL)의 하면과 접하도록 배치될 수 있다.
이를 통하여 연결 전극부(231, 232)의 제1 연결 전극 부재(231) 및 제2 연결 전극 부재(232)를 통하여 전류가 흐를 수 있다.
본 실시예의 전자 회로는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.
이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있다.
또한 활성층의 일면에 인가 전극을 형성하고 타면에 연결 전극부를 형성하여 전자 회로의 정밀한 패터닝 및 미세화를 용이하게 진행할 수 있다.
도 14는 본 발명의 또 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 14를 참조하면 본 실시예의 전자 회로(600)는 활성층(610), 제1, 2 인가 전극(621, 622), 제1, 2 변동 저저항 영역(VL1, VL2) 및 연결 전극부(631, 632, 641, 642)를 포함할 수 있다.
활성층(610)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(610)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(610)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
활성층(610)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
제1, 2 인가 전극(621, 622)은 활성층(610)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(610)에 인가할 수 있다.
선택적 실시예로서 제1, 2 인가 전극(621, 622)은 활성층(610)의 상면에 접하도록 형성될 수 있고, 제1 인가 전극(621)과 제2 인가 전극(622)은 서로 이격되도록 배치될 수 있다.
제1, 2 인가 전극(621, 622)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 인가 전극과 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
연결 전극부(631, 632, 641, 642)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(631), 제2 연결 전극 부재(632), 제3 연결 전극 부재(641), 제4 연결 전극 부재(642)를 포함할 수 있다.
연결 전극부(631, 632, 641, 642)는 활성층(610)상에 형성될 수 있고, 예를들면 활성층(610)의 상면에 인가 전극(620)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(610)과 접하도록 형성될 수 있다.
제1 연결 전극 부재(631), 제2 연결 전극 부재(632), 제3 연결 전극 부재(641), 제4 연결 전극 부재(642)는 다양한 도전성 재료를 이용하여 형성할 수 있다.
제1 연결 전극 부재(631), 제2 연결 전극 부재(632), 제3 연결 전극 부재(641), 제4 연결 전극 부재(642)는 전술한 실시예에서의 연결 전극부에 대한 설명과 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
도 14는 제1, 2 인가 전극(621, 622)을 통하여 제1 전기장이 인가된 상태를 도시한 도면이다.
도 14를 참조하면 제1 인가 전극(621)을 통하여 제1 전압이 활성층(610)에 인가되면 활성층(610)의 적어도 일 영역은 분극 영역(예를들면 VL1의 안쪽 영역)을 포함할 수 있다.
이러한 활성층(610)의 분극 영역은 제1 인가 전극(621)을 중심으로 인가 전극(620)을 둘러싸는 형태일 수 있다. 즉, 제1 변동 저저항 영역(VL1)의 내측 영역이 활성층(610)의 분극 영역에 대응될 수 있다.
제1 변동 저저항 영역(VL1)은 이러한 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 14를 참조하면 인가 전극(620)을 중심으로 인가 전극(620)을 둘러싸는 선형으로 형성될 수 있다.
또한, 제1 변동 저저항 영역(VL1)은 활성층(610)의 분극 영역의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있다.
선택적 실시예로서 이러한 두께는 0.1 내지 0.3 나노미터일 수 있다.
도 14를 참조하면 제2 인가 전극(622)을 통하여 제1 전기장이 활성층(610)에 인가되면 활성층(610)의 적어도 일 영역은 분극 영역(예를들면 VL2의 안쪽 영역)을 포함할 수 있다.
이러한 활성층(610)의 분극 영역은 제2 인가 전극(621)을 중심으로 인가 전극(620)을 둘러싸는 형태일 수 있다. 즉, 제2 변동 저저항 영역(VL2)의 내측 영역이 활성층(610)의 분극 영역에 대응될 수 있다.
제2 변동 저저항 영역(VL2)은 이러한 경계선의 측면에 대응하는 영역에 형성될 수 있다. 도 14를 참조하면 인가 전극(620)을 중심으로 인가 전극(620)을 둘러싸는 선형으로 형성될 수 있다.
또한, 제2 변동 저저항 영역(VL2)은 활성층(610)의 분극 영역의 경계선의 측면 전체에 대응하도록 형성될 수 있고, 분극 영역의 측면으로부터 멀어지는 방향으로 두께를 가질 수 있다.
선택적 실시예로서 이러한 두께는 0.1 내지 0.3 나노미터일 수 있다.
제2 변동 저저항 영역(VL2)은 제1 변동 저저항 영역(VL1)과 이격되도록 형성될 수 있다.
예를들면 제1 변동 저저항 영역(VL1) 및 제2 변동 저저항 영역(VL2)은 각각 다각형 또는 폐곡선과 같은 형태를 가질 수 있다.
제1, 2 변동 저저항 영역(VL1, VL2)는 각각 전류의 통로를 형성할 수 있다.
제1 변동 저저항 영역(VL1)을 통하여 전류의 통로가 형성될 수 있고, 연결 전극부(631, 632)가 제1 변동 저저항 영역(VL1)에 대응되어 연결 전극부(631, 632)를 통한 전류의 흐름이 발생할 수 있다.
또한, 제2 변동 저저항 영역(VL2)을 통하여 전류의 통로가 형성될 수 있고, 연결 전극부(641, 642)가 제2 변동 저저항 영역(VL2)에 대응되어 연결 전극부(641, 642)를 통한 전류의 흐름이 발생할 수 있다.
즉, 제1, 2 인가 전극(621, 622)을 통한 전압의 인가를 제어하여 동시에 각 영역별로 상이한 전류의 통로를 형성할 수 있다.
선택적 실시예로서 제1 연결 전극 부재(641) 및 제2 연결 전극 부재(642)의 형성 위치를 제3 연결 전극 부재(643) 및 제4 연결 전극 부재(644)의 형성 위치를 서로 마주보도록 배치하여 전류의 통로의 위치를 구별되도록 제어할 수 있다.
본 실시예의 전자 회로는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.
이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역의 경계에 제1 변동 저저항 영역 및 제2 변동 저저항 영역을 형성할 수 있다.
이러한 제1 변동 저저항 영역 및 제2 변동 저저항 영역에 대응하도록, 예를들면 접하도록 연결 전극부를 형성할 경우 연결 전극부를 통하여 전류가 흐를 수 있고, 전압을 제거하여도 강유전성 재료를 함유하는 활성층은 분극 상태를 유지할 수 있고 이에 따라 그 경계의 변동 저저항 영역도 유지될 수 있어 전류가 계속 흐를 수 있다.
또한, 변동 저저항 영역을 분극 영역으로 변하도록 인가 전극을 통하여 전압을 활성층에 인가할 수 있고, 이를 통하여 전류가 흐르던 연결 전극부에는 전류가 흐르지 않게 된다.
이러한 인가 전극의 전압을 제어하여 전류의 흐름을 제어할 수 있고, 이러한 전류의 흐름의 제어를 통하여 전자 회로는 다양한 용도에 이용될 수 있다.
또한, 제1 변동 저저항 영역 및 제2 변동 저저항 영역의 2개의 전류의 통로를 형성할 수 있어 다양한 신호 발생 및 이용을 용이하게 할 수 있다.
도 15는 본 발명의 또 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 15를 참조하면 본 실시예의 전자 회로(700)는 활성층(710), 제1, 2 인가 전극(721, 722), 변동 저저항 영역(VL) 및 연결 전극부(731, 732, 741, 742)를 포함할 수 있다.
활성층(710)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(710)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(710)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
활성층(710)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
제1, 2 인가 전극(721, 722)은 활성층(710)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(710)에 인가할 수 있다.
선택적 실시예로서 제1, 2 인가 전극(721, 722)은 활성층(710)의 상면에 접하도록 형성될 수 있고, 제1 인가 전극(721)과 제2 인가 전극(722)은 서로 이격되도록 배치될 수 있다.
제1, 2 인가 전극(721, 722)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 인가 전극과 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
연결 전극부(731, 732, 741, 742)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(731), 제2 연결 전극 부재(732), 제3 연결 전극 부재(741), 제4 연결 전극 부재(742)를 포함할 수 있다.
연결 전극부(731, 732, 741, 742)는 활성층(710)상에 형성될 수 있고, 예를들면 활성층(710)의 상면에 인가 전극(720)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(710)과 접하도록 형성될 수 있다.
제1 연결 전극 부재(731), 제2 연결 전극 부재(732), 제3 연결 전극 부재(741), 제4 연결 전극 부재(742)는 다양한 도전성 재료를 이용하여 형성할 수 있다.
제1 연결 전극 부재(731), 제2 연결 전극 부재(732), 제3 연결 전극 부재(741), 제4 연결 전극 부재(742)는 전술한 실시예에서의 연결 전극부에 대한 설명과 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
도 15는 제1, 2 인가 전극(721, 722)을 통하여 제2 전기장이 인가된 상태를 도시한 도면이다.
선택적 실시예로서 도 15는 도 14의 구조와 동일하고 제1, 2 인가 전극(721, 722)을 통하여 제1 전기장을 도 14의 상태보다 더 오랫동안 유지한 것일 수 있다. 구체적 예로서 도 14에서 형성된 2개의 분극 영역들이 서로 중첩되어 통합된 것일 수 있고, 이에 따라 도 15의 변동 저저항 영역(VL)은 도 14의 제1 변동 저저항 영역(VL1)과 제2 변동 저저항 영역(VL2)이 통합되면서 중첩된 것일 수 있다.
변동 저저항 영역(VL)은 길게 연장되어 활성층(710)의 일 측면 및 이와 마주하는 다른 측면에 대응될 수 있다.
변동 저저항 영역(VL)은 전류의 통로를 형성할 수 있다.
연결 전극부(731, 741)가 변동 저저항 영역(VL)의 하나의 선에 대응되어 전류의 흐름이 발생할 수 있다.
또한, 연결 전극부(732, 742)가 변동 저저항 영역(VL)의 하나의 선에 대응되어 전류의 흐름이 발생할 수 있다.
이를 통하여 활성층(710)의 영역 중 제1 인가 전극(721), 제2 인가 전극(722)을 중심에 두고 양측에 각각 전류의 흐름이 발생할 수 있다.
본 실시예의 전자 회로는 복수의 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.
이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역을 중첩하도록 제어할 수 있다.
이러한 중첩된 크기의 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있고, 활성층의 측면에 대응되도록 형성할 수 있다.
이러한 변동 저저항 영역을 통하여 활성층의 다양한 영역에 대하여 전류의 흐름을 형성할 수 있다.
도 16은 본 발명의 또 다른 실시예에 관한 전자 회로를 도시한 개략적인 평면도이다.
도 16을 참조하면 본 실시예의 전자 회로(800)는 활성층(810), 제1, 2, 3 인가 전극(821, 822, 823), 변동 저저항 영역(VL) 및 연결 전극부(831, 832)를 포함할 수 있다.
활성층(810)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(810)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(810)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
활성층(810)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
제1, 2, 3 인가 전극(821, 822, 823)은 활성층(810)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(810)에 인가할 수 있다.
선택적 실시예로서 제1, 2, 3 인가 전극(821, 822, 823)은 활성층(810)의 상면에 접하도록 형성될 수 있고, 제1 인가 전극(821), 제2 인가 전극(822) 및 제3 인가 전극(823)은 서로 이격되도록 배치될 수 있다.
제1, 2, 3 인가 전극(821, 822, 823)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 인가 전극과 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
연결 전극부(831, 832)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(831), 제2 연결 전극 부재(832)를 포함할 수 있다.
또한 구체적인 예로서 이러한 제1 연결 전극 부재(831), 제2 연결 전극 부재(832)은 단자부에 대응되는 것일 수 있고 제1 연결 전극 부재(831)는 제1 단자부, 제2 연결 전극 부재(832)는 제2 단자부에 대응되는 것일 수 있다.
연결 전극부(831, 832)는 활성층(810)상에 형성될 수 있고, 예를들면 활성층(810)의 상면에 인가 전극(820)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(810)과 접하도록 형성될 수 있다.
제1 연결 전극 부재(831), 제2 연결 전극 부재(832)는 다양한 도전성 재료를 이용하여 형성할 수 있다. 제1 연결 전극 부재(831), 제2 연결 전극 부재(832)는 전술한 실시예에서의 연결 전극부에 대한 설명과 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
도 16은 제1, 2, 3 인가 전극(821, 822, 823)을 통하여 전기장이 인가된 상태를 도시한 도면이다.
예를들면 도 16을 참조하면 제1 인가 전극(821)을 통하여 전압이 활성층(810)에 인가되고, 제2 인가 전극(822)을 통하여 전압이 활성층(810)에 인가되고, 제3 인가 전극(823)을 통하여 전압이 활성층(810)에 인가된 상태를 도시하는 것일 수 있다.
제1 인가 전극(821)을 통한 분극 영역, 제2 인가 전극(822)을 통한 분극 영역 및 제3 인가 전극(822)이 중첩될 수 있고, 이에 따라 변동 저저항 영역도 중첩되어 하나의 변동 저저항 영역(VL)을 형성할 수 있다.
선택적 실시예로서 하나의 변동 저저항 영역(VL)의 내측의 영역은 제1 인가 전극(821)을 통한 분극 영역, 제2 인가 전극(822)을 통한 분극 영역 및 제3 인가 전극(822)이 중첩된 영역일 수 있다.
변동 저저항 영역(VL)은 전류의 통로를 형성할 수 있다.
연결 전극부(831, 832)가 변동 저저항 영역(VL)에 대응되어 전류의 흐름이 발생할 수 있다.
구체적 예로서 제1 단자부에 대응되는 제1 연결 전극 부재(831)로부터 제2 단자부에 대응되는 제2 연결 전극 부재(832)로 전류가 흐르거나 또는 그 반대 방향으로 전류의 흐름이 생성될 수 있다.
본 실시예의 전자 회로는 복수의 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.
이를 통하여 원하는 크기의 영역으로 활성층에 분극 영역을 형성할 수 있고, 이러한 분극 영역을 중첩하도록 제어할 수 있다.
이러한 중첩된 크기의 분극 영역의 경계에 변동 저저항 영역을 형성할 수 있고, 활성층의 측면에 대응되도록 형성할 수 있다.
이러한 변동 저저항 영역을 통하여 활성층의 다양한 영역에 대하여 전류의 흐름을 형성할 수 있다.
도 17은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 17을 참조하면 본 실시예의 전자 소자(900)는 활성층(910), 복수의 인가 전극(921, 922, 923, 924, 925, 925, 926, 927, 928, 929) 및 연결 전극부(931, 932, 933, 934, 935, 936)을 포함할 수 있다.
활성층(910)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(910)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(910)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
활성층(910)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
복수의 인가 전극(921, 922, 923, 924, 925, 925, 926, 927, 928, 929)은 활성층(910)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(910)에 인가할 수 있다.
선택적 실시예로서 복수의 인가 전극(921, 922, 923, 924, 925, 925, 926, 927, 928, 929)은 활성층(910)의 상면에 접하도록 형성될 수 있다.
또한, 복수의 인가 전극(921, 922, 923, 924, 925, 925, 926, 927, 928, 929)은 활성층(910)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다.
복수의 인가 전극(921, 922, 923, 924, 925, 926, 927, 928, 929)은 서로 이격된 채 배치될 수 있다.
선택적 실시예로서 복수의 인가 전극(921, 922, 923, 924, 925, 926, 927, 928, 929)은 일 방향 및 이와 교차하는 다른 일 방향을 따라 배열될 수 있다.
복수의 인가 전극(921, 922, 923, 924, 925, 926, 927, 928, 929)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
연결 전극부(931, 932, 933, 934, 935, 936, 941, 942, 943, 944, 945, 946)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(931), 제2 연결 전극 부재(932), 제3 연결 전극 부재(933), 제4 연결 전극 부재(934), 제5 연결 전극 부재(935), 제6 연결 전극 부재(936), 제7 연결 전극 부재(941), 제8 연결 전극 부재(942), 제9 연결 전극 부재(943), 제10 연결 전극 부재(944), 제11 연결 전극 부재(945) 및 제12 연결 전극 부재(946)를 포함할 수 있다.
연결 전극부(931, 932, 933, 934, 935, 936, 941, 942, 943, 944, 945, 946)는 활성층(910)상에 형성될 수 있고, 예를들면 활성층(910)의 상면에 복수의 인가 전극(921, 922, 923, 924, 925, 926, 927, 928, 929)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(910)과 접하도록 형성될 수 있다.
연결 전극부(931, 932, 933, 934, 935, 936, 941, 942, 943, 944, 945, 946)는 서로 이격된 채 배치될 수 있고, 선택적 실시예로서 복수의 인가 전극(921, 922, 923, 924, 925, 926, 927, 928, 929)의 주변에 배치될 수 있다.
선택적 실시예로서 연결 전극부(931, 932, 933, 934, 935, 936, 941, 942, 943, 944, 945, 946)는 복수의 인가 전극(921, 922, 923, 924, 925, 926, 927, 928, 929)의 배열 방향을 따라서 양측에 각각 배열될 수 있다.
예를들면 연결 전극부(931, 932, 933, 934, 935, 936, 941, 942, 943, 944, 945, 946)의 각각은 도 17을 기준으로 복수의 인가 전극(921, 922, 923, 924, 925, 926, 927, 928, 929)의 X축 방향으로의 각각의 배열의 양측에 배치되고, 복수의 인가 전극(921, 922, 923, 924, 925, 926, 927, 928, 929)의 Y축 방향으로의 각각의 배열의 양측에 배치될 수 있다.
또한 구체적인 예로서 이러한 연결 전극부(931, 932, 933, 934, 935, 936, 941, 942, 943, 944, 945, 946)의 각각은 단자부에 대응되는 것일 수 있다.
제1 연결 전극 부재(931), 제3 연결 전극 부재(933) 및 제5 연결 전극 부재(935)는 각각 우측 단자부에 대응되는 것일 수 있고, 제2 연결 전극 부재(932), 제4 연결 전극 부재(934) 및 제6 연결 전극 부재(936)는 각각 좌측 단자부에 대응되는 것일 수 있다
제7 연결 전극 부재(941), 제9 연결 전극 부재(943) 및 제11 연결 전극 부재(945)은 각각 상측 단자부에 대응되는 것일 수 있고, 제8 연결 전극 부재(942), 제10 연결 전극 부재(944) 및 제12 연결 전극 부재(946)는 하측 단자부에 대응되는 것일 수 있다.
연결 전극부(931, 932, 933, 934, 935, 936, 941, 942, 943, 944, 945, 946)를 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 연결 전극부와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
도 18 및 도 19는 도 17의 전자 소자의 동작을 설명하기 위한 도면들이다.
도 18을 참조하면 복수의 인가 전극(924, 925, 926)을 통하여 전압이 활성층(910)에 인가된 상태를 도시한 도면이고, 이를 통하여 활성층(910)의 적어도 일 영역은 분극 영역을 포함할 수 있고, 인가 전극(924, 925, 926)의 각각을 통하여 형성된 분극 영역이 전술한 것과 같이 통합 및 중첩되고 그로 인하여 변동 저저항 영역들도 중첩되면서 통합될 수 있다.
예를들면 도 21에 도시한 것과 같이 분극 영역의 경계면에 수평 변동 저저항 영역(VLH)이 형성될 수 있다.
예를들면 수평 변동 저저항 영역(VLH)의 내측의 영역이 활성층(910)의 분극 영역에 대응될 수 있다.
수평 변동 저저항 영역(VLH)에 대응된 제3 연결 전극 부재(933), 제4 연결 전극 부재(934)를 통하여 전류의 흐름이 발생할 수 있다.
구체적 예로서 우측 단자부 중 하나인 제3 연결 전극 부재(933)로부터 좌측 단자부 중 하나인 제4 연결 전극 부재(934)로 전류가 흐르거나 또는 그 반대 방향으로 전류의 흐름이 생성될 수 있다.
도 19를 참조하면 복수의 인가 전극(922, 925, 928)을 통하여 전압이 활성층(910)에 인가된 상태를 도시한 도면이고, 이를 통하여 활성층(910)의 적어도 일 영역은 분극 영역을 포함할 수 있고, 인가 전극(922, 925, 928)의 각각을 통하여 형성된 분극 영역이 전술한 것과 같이 통합 및 중첩되고 그로 인하여 변동 저저항 영역들도 중첩되면서 통합될 수 있다.
이를 통하여 도 19에 도시한 것과 같이 분극 영역의 경계면에 수직 변동 저저항 영역(VLv)이 형성될 수 있고, 수직 변동 저저항 영역(VLv)의 내측의 영역이 활성층(910)의 분극 영역에 대응될 수 있다.
수직 변동 저저항 영역(VLv)에 대응된 제9 연결 전극 부재(943), 제10 연결 전극 부재(944)을 통하여 전류의 흐름이 발생할 수 있다.
구체적 예로서 상측 단자부 중 하나인 제9 연결 전극 부재(943)로부터 하측 단자부 중 하나인 제10 연결 전극 부재(944)로 전류가 흐르거나 또는 그 반대 방향으로 전류의 흐름이 생성될 수 있다.
본 실시예의 전기 소자는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.
복수 개의 인가 전극을 일 방향 및 이와 다른 방향으로 배열하고 그 주위에 복수의 연결 전극 부재를 형성할 수 있다.
이를 통하여 복수 개의 인가 전극에 선택적으로 전압을 인가할 수 있고, 그에 따라 원하는 형태로 변동 저저항 영역을 형성하여 전류의 흐름의 방향을 제어할 수 있다.
즉, 원하는 위치, 원하는 방향으로의 전류의 흐름을 제어하여 원하는 형태 및 기능의 전기 소자를 용이하게 형성할 수 있다.
도 20은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 20을 참조하면 본 실시예의 전기 소자(1000)는 활성층(1010), 복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325) 및 연결 전극부(1031, 1032, 1131, 1132, 1231, 1232, 1331, 1332, 1041, 1042, 1141, 1142, 1241, 1242, 1341, 1342, 1441, 1442)을 포함할 수 있다.
활성층(1010)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(1010)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(1010)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
활성층(1010)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)은 활성층(1010)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(1010)에 인가할 수 있다.
선택적 실시예로서 복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)은 활성층(1010)의 상면에 접하도록 형성될 수 있다.
또한, 복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)은 활성층(1010)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다.
복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)은 서로 이격된 채 배치될 수 있다.
선택적 실시예로서 복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)은 일 방향 및 이와 교차하는 다른 일 방향을 따라 배열될 수 있다. 선택적 실시예로서 도 20에 도시한 것과 같이 X축 방향 및 이와 교차하는 Y축 방향으로 배열될 수 있다.
복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
또한 복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)의 개수는 더 많게 또는 더 적에 전기 소자에 적합하도록 자유롭게 결정될 수 있다.
연결 전극부(1031, 1032, 1131, 1132, 1231, 1232, 1331, 1332, 1041, 1042, 1141, 1142, 1241, 1242, 1341, 1342, 1441, 1442)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(1031), 제2 연결 전극 부재(1032), 제3 연결 전극 부재(1131), 제4 연결 전극 부재(1132), 제5 연결 전극 부재(1231), 제6 연결 전극 부재(1232), 제7 연결 전극 부재(1331), 제8 연결 전극 부재(1332), 제9 연결 전극 부재(1041), 제10 연결 전극 부재(1042), 제11 연결 전극 부재(1141), 제12 연결 전극 부재(1142), 제13 연결 전극 부재(1241), 제14 연결 전극 부재(1242), 제15 연결 전극 부재(1341) 및 제16 연결 전극 부재(1342), 제17 연결 전극 부재(1441) 및 제18 연결 전극 부재(1442)를 포함할 수 있다.
연결 전극부(1031, 1032, 1131, 1132, 1231, 1232, 1331, 1332, 1041, 1042, 1141, 1142, 1241, 1242, 1341, 1342, 1441, 1442)의 개수는 더 많게 또는 더 적게 자유롭게 결정될 수 있다.
연결 전극부(1031, 1032, 1131, 1132, 1231, 1232, 1331, 1332, 1041, 1042, 1141, 1142, 1241, 1242, 1341, 1342, 1441, 1442)는 활성층(1010)상에 형성될 수 있고, 예를들면 활성층(1010)의 상면에 복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(1010)과 접하도록 형성될 수 있다.
연결 전극부(1031, 1032, 1131, 1132, 1231, 1232, 1331, 1332, 1041, 1042, 1141, 1142, 1241, 1242, 1341, 1342, 1441, 1442)는 서로 이격된 채 배치될 수 있고, 선택적 실시예로서 복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)의 주변에 배치될 수 있다.
선택적 실시예로서 연결 전극부(1031, 1032, 1131, 1132, 1231, 1232, 1331, 1332, 1041, 1042, 1141, 1142, 1241, 1242, 1341, 1342, 1441, 1442)는 복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)의 배열 방향을 따라서 양측에 각각 배열될 수 있다.
예를들면 연결 전극부(1031, 1032, 1131, 1132, 1231, 1232, 1331, 1332, 1041, 1042, 1141, 1142, 1241, 1242, 1341, 1342, 1441, 1442)의 각각은 도 23을 기준으로 복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)의 X축 방향으로의 각각의 배열의 양측에 배치되고, 복수의 인가 전극(1021, 1022, 1023, 1024, 1025, 1121, 1122, 1123, 1124, 1125, 1221, 1222, 1223, 1224, 1225, 1321, 1322, 1323, 1324, 1325)의 Y축 방향으로의 각각의 배열의 양측에 배치될 수 있다.
또한 구체적인 예로서 이러한 연결 전극부(1031, 1032, 1131, 1132, 1231, 1232, 1331, 1332, 1041, 1042, 1141, 1142, 1241, 1242, 1341, 1342, 1441, 1442)의 각각은 단자부에 대응되는 것일 수 있다.
제1 연결 전극 부재(1031), 제3 연결 전극 부재(1131), 제5 연결 전극 부재(1231) 및 제7 연결 전극 부재(1331)는 각각 우측 단자부에 대응되는 것일 수 있고, 제2 연결 전극 부재(1032), 제4 연결 전극 부재(1132) 및 제6 연결 전극 부재(1232), 제8 연결 전극 부재(1332)는 각각 좌측 단자부에 대응되는 것일 수 있다.
제9 연결 전극 부재(1041), 제11 연결 전극 부재(1141), 제13 연결 전극 부재(1241), 제15 연결 전극 부재(1341) 및 제17 연결 전극 부재(1441)은 각각 상측 단자부에 대응되는 것일 수 있고, 제10 연결 전극 부재(1042), 제12 연결 전극 부재(1142), 제14 연결 전극 부재(1242), 및 제16 연결 전극 부재(1342), 및 제18 연결 전극 부재(1442)는 하측 단자부에 대응되는 것일 수 있다.
연결 전극부(1031, 1032, 1131, 1132, 1231, 1232, 1331, 1332, 1041, 1042, 1141, 1142, 1241, 1242, 1341, 1342, 1441, 1442)를 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 연결 전극부와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
도 21 및 도 22는 도 20의 전기 소자의 동작을 설명하기 위한 도면들이다.
도 21을 참조하면 복수의 인가 전극(1022, 1122, 1222, 1221)를 통하여 전압이 활성층(1010)에 인가된 상태를 도시한 도면이고, 이를 통하여 활성층(1010)의 적어도 일 영역은 분극 영역(1010F)을 포함할 수 있고, 분극 영역(1010F)의 경계면에 변동 저저항 영역(VLa)이 형성될 수 있다.
예를들면, 전술한 실시예에서 설명한 바와 같이 복수의 인가 전극(1022, 1122, 1222, 1221)를 통하여 전압이 활성층(1010)에 인가되어 복수의 분극 영역이 중첩 및 통합되고 이에 따라 변동 저저항 영역들도 중첩되고 통합되어 도 21에 도시한 분극 영역(1010F) 및 변동 저저항 영역(VLa)이 형성된 것일 수 있다.
변동 저저항 영역(VLa)에 대응된 제6 연결 전극 부재(1232), 제11 연결 전극 부재(1141)를 통하여 전류의 흐름이 발생할 수 있다. 이러한 전류의 흐름은 논리 회로 구현 시 용이한 방법을 제공할 수 있고, 예를들면 도 21은 곱의 논리 회로(AND)를 구현한 것이라고 볼 수 있다.
즉, 먼저 인가 전극(1221)를 통하여 전압이 활성층(1010)에 인가된 후에, 복수의 인가 전극(1022, 1122, 1222)의 모두를 통하여 전압이 활성층(1010)에 인가되면 제6 연결 전극 부재(1232)와 제11 연결 전극 부재(1141)간의 전류의 흐름이 생성될 수 있다.
또한 좌측 단자부 중 하나인 제6 연결 전극 부재(1232)로부터 상측 단자부 중 하나인 제11 연결 전극 부재(1141)로 전류가 흐르거나 또는 그 반대 방향으로 전류의 흐름이 생성될 수 있다.
도 22를 참조하면 복수의 인가 전극(1122, 1123, 1124, 1222, 1223, 1224, 1322, 1324)를 통하여 전압이 활성층(1010)에 인가된 상태를 도시한 도면이고, 이를 통하여 활성층(1010)의 적어도 일 영역은 분극 영역(1010F)을 포함할 수 있고, 분극 영역(1010F)의 경계면에 변동 저저항 영역(VLr)이 형성될 수 있다.
예를들면, 전술한 실시예에서 설명한 바와 같이 복수의 인가 전극(1122, 1123, 1124, 1222, 1223, 1224, 1322, 1324)를 통하여 전압이 활성층(1010)에 인가되어 복수의 분극 영역이 중첩 및 통합되고 이에 따라 변동 저저항 영역들도 중첩되고 통합되어 도 22에 도시한 분극 영역(1010F) 및 변동 저저항 영역(VLr)이 형성된 것일 수 있다.
변동 저저항 영역(VLr)에 대응된 제12 연결 전극 부재(1142), 제16 연결 전극 부재(1342)를 통하여 전류의 흐름이 발생할 수 있다. 이러한 전류의 흐름은 논리 회로 구현 시 용이한 방법을 제공할 수 있고, 예를들면 도 22는 합의 논리 회로(OR)를 구현한 것이라고 볼 수 있다.
즉, 먼저 인가 전극(1122, 1222, 1322, 1124, 1224, 1324)를 통하여 전압이 활성층(1010)에 인가된 후에, 복수의 인가 전극(1123, 1223) 중 적어도 어느 하나를 통하여 전압이 활성층(1010)에 인가되면 제12 연결 전극 부재(1142)와 제16 연결 전극 부재(1342)간의 전류의 흐름이 생성될 수 있다.
또한 하측 단자부 중 하나인 제12 연결 전극 부재(1142)로부터 이와 다른 하측 단자부 하나인 제16 연결 전극 부재(1342)로 전류가 흐르거나 또는 그 반대 방향으로 전류의 흐름이 생성될 수 있다.
본 실시예의 전기 소자는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.
복수 개의 인가 전극을 일 방향 및 이와 다른 방향으로 배열하고 그 주위에 복수의 연결 전극 부재를 형성할 수 있다.
이를 통하여 복수 개의 인가 전극에 선택적으로 전압을 인가할 수 있고, 그에 따라 원하는 형태로 변동 저저항 영역을 형성하여 전류의 흐름의 방향을 제어할 수 있다.
즉, 원하는 위치, 원하는 방향으로의 전류의 흐름을 제어하여 원하는 형태 및 기능의 전기 소자를 용이하게 형성할 수 있고, 다양한 형태의 논리 회로를 구현할 수 있다.
도 23은 본 발명의 또 다른 실시예에 관한 전자 소자를 도시한 개략적인 평면도이다.
도 23을 참조하면 본 실시예의 전기 소자(2000)는 활성층(2010), 복수의 인가 전극(2021, 2022, 2023, 2024) 및 연결 전극부(2031, 2032, 2033, 2034, 2131, 2132, 2133, 2134, 2231, 2232, 2233, 2234, 2331, 2332, 2333, 2334)을 포함할 수 있다.
활성층(2010)은 자발 분극성 재료를 포함할 수 있다. 예를들면 활성층(2010)은 절연 재료를 포함하고 강유전성 재료를 포함할 수 있다. 즉, 활성층(2010)은 전기장의 존재시 역전될 수 있는 자발적 전기 분극(전기 쌍극자)을 가진 재료를 포함할 수 있다.
활성층(2010)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
복수의 인가 전극(2021, 2022, 2023, 2024)은 활성층(2010)에 전기장을 인가할 수 있도록 형성될 수 있고, 예를들면 전압을 활성층(2010)에 인가할 수 있다.
선택적 실시예로서 복수의 인가 전극(2021, 2022, 2023, 2024)은 활성층(2010)의 상면에 접하도록 형성될 수 있다.
또한, 복수의 인가 전극(2021, 2022, 2023, 2024)은 활성층(2010)에 다양한 크기의 전압을 인가할 수 있고 전압 인가의 시간을 제어할 수 있도록 형성될 수 있다.
복수의 인가 전극(2021, 2022, 2023, 2024)은 서로 이격된 채 배치될 수 있다.
선택적 실시예로서 복수의 인가 전극(2021, 2022, 2023, 2024)은 일 방향 및 이와 교차하는 다른 일 방향을 따라 배열될 수 있다.
선택적 실시예로서 복수의 인가 전극(2021, 2022, 2023, 2024) 중 적어도 어느 하나는 활성층(2010)의 단부에 배치될 수 있고, 다른 예로서 모서리에 배치될 수도 있다.
일 예로 도 23에 도시한 것과 같이 활성층(2010)의 각 모서리에 복수의 인가 전극(2021, 2022, 2023, 2024)이 배열될 수 있다.
복수의 인가 전극(2021, 2022, 2023, 2024)을 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 바와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
또한 복수의 인가 전극(2021, 2022, 2023, 2024) 의 개수는 더 많게 또는 더 적에 전기 소자에 적합하도록 자유롭게 결정될 수 있다.
연결 전극부(2031, 2032, 2033, 2034, 2131, 2132, 2133, 2134, 2231, 2232, 2233, 2234, 2331, 2332, 2333, 2334)는 하나 이상의 전극 부재를 포함할 수 있고, 예를들면 제1 연결 전극 부재(2031), 제2 연결 전극 부재(2032), 제3 연결 전극 부재(2033), 제4 연결 전극 부재(2034), 제5 연결 전극 부재(2131), 제6 연결 전극 부재(2132), 제7 연결 전극 부재(2133), 제8 연결 전극 부재(2134), 제9 연결 전극 부재(2231), 제10 연결 전극 부재(2232), 제11 연결 전극 부재(2233), 제12 연결 전극 부재(2234), 제13 연결 전극 부재(2331), 제14 연결 전극 부재(2332), 제15 연결 전극 부재(2333) 및 제16 연결 전극 부재(2334)를 포함할 수 있다.
연결 전극부(2031, 2032, 2033, 2034, 2131, 2132, 2133, 2134, 2231, 2232, 2233, 2234, 2331, 2332, 2333, 2334)의 개수는 더 많게 또는 더 적게 자유롭게 결정될 수 있다.
연결 전극부(2031, 2032, 2033, 2034, 2131, 2132, 2133, 2134, 2231, 2232, 2233, 2234, 2331, 2332, 2333, 2334)는 활성층(2010)상에 형성될 수 있고, 예를들면 활성층(2010)의 상면에 복수의 인가 전극(2021, 2022, 2023, 2024)과 이격되도록 형성될 수 있고, 선택적 실시예로서 활성층(2010)과 접하도록 형성될 수 있다.
연결 전극부(2031, 2032, 2033, 2034, 2131, 2132, 2133, 2134, 2231, 2232, 2233, 2234, 2331, 2332, 2333, 2334)는 서로 이격된 채 배치될 수 있다.
선택적 실시예로서 복수의 인가 전극(2021, 2022, 2023, 2024)의 배열 방향을 따라서 복수의 인가 전극(2021, 2022, 2023, 2024) 중 두 개의 전극의 사이에 배치될 수 있다.
일 예로 인가 전극(2021)과 인가 전극(2023)의 사이에 연결 전극부(2031, 2032, 2033, 2034)가 배열될 수 있고, 인가 전극(2023)과 인가 전극(2022)의 사이에 연결 전극부(2331, 2332, 2333, 2334)가 배열될 수 있고, 인가 전극(2022)과 인가 전극(2024)의 사이에 연결 전극부(2231, 2232, 2233, 2234)가 배열될 수 있고, 인가 전극(2024)과 인가 전극(2021)의 사이에 연결 전극부(2131, 2132, 2133, 2134)가 배열될 수 있다.
제1 연결 전극 부재(2031), 제2 연결 전극 부재(2032), 제3 연결 전극 부재(2033), 제4 연결 전극 부재(2034), 제5 연결 전극 부재(2131), 제6 연결 전극 부재(2132), 제7 연결 전극 부재(2133), 제8 연결 전극 부재(2134), 제9 연결 전극 부재(2231), 제10 연결 전극 부재(2232), 제11 연결 전극 부재(2233), 제12 연결 전극 부재(2234), 제13 연결 전극 부재(2331), 제14 연결 전극 부재(2332), 제15 연결 전극 부재(2333) 및 제16 연결 전극 부재(2334)
또한 구체적인 예로서 이러한 연결 전극부(2031, 2032, 2033, 2034, 2131, 2132, 2133, 2134, 2231, 2232, 2233, 2234, 2331, 2332, 2333, 2334)의 각각은 단자부에 대응되는 것일 수 있다.
제1 연결 전극 부재(2031), 제2 연결 전극 부재(2032), 제3 연결 전극 부재(2033) 및 제4 연결 전극 부재(2034)는 각각 상측 단자부에 대응되는 것일 수 있고, 제9 연결 전극 부재(2231), 제10 연결 전극 부재(2232), 제11 연결 전극 부재(2233) 및 제12 연결 전극 부재(2234)는 각각 하측 단자부에 대응되는 것일 수 있다.
제5 연결 전극 부재(2131), 제6 연결 전극 부재(2132), 제7 연결 전극 부재(2133) 및 제8 연결 전극 부재(2134)는 각각 좌측 단자부에 대응되는 것일 수 있고, 제13 연결 전극 부재(2331), 제14 연결 전극 부재(2332), 제15 연결 전극 부재(2333) 및 제16 연결 전극 부재(2334)는 각각 우측 단자부에 대응되는 것일 수 있다.
연결 전극부(2031, 2032, 2033, 2034, 2131, 2132, 2133, 2134, 2231, 2232, 2233, 2234, 2331, 2332, 2333, 2334)를 형성하는 재료에 대한 설명은 전술한 실시예에서 설명한 연결 전극부와 동일하거나 이를 변형하여 적용할 수 있는 바 구체적 설명은 생략한다.
도 24 및 도 25는 도 23의 전기 소자의 동작을 설명하기 위한 도면들이다.
도 24를 참조하면 복수의 인가 전극(2021, 2022)를 통하여 전압이 활성층(2010)에 인가된 상태를 도시한 도면이고, 이를 통하여 활성층(2010)은 2개의 분극 영역(2010F1, 2010F2)을 포함할 수 있고, 분극 영역(2010F1, 2010F2)의 각각의 경계면에 2개의 변동 저저항 영역(VL1, VL2)이 형성될 수 있다.
예를들면, 인가 전극(2021)을 통하여 전압이 활성층(2010)에 인가되어 분극 영역(2010F1)이 형성 및 변동 저저항 영역(VL1)이 형성되고, 인가 전극(2022)을 통하여 전압이 활성층(2010)에 인가되어 분극 영역(2010F2)이 형성 및 변동 저저항 영역(VL1)이 형성된 것일 수 있다.
제1 변동 저저항 영역(VL1)에 대응된 2개의 연결 전극 부재(2031, 2131)를 통하여 전류의 흐름이 발생할 수 있다.
예를들면 좌측 단자부 중 하나인 제5 연결 전극 부재(2131)로부터 상측 단자부 중 하나인 제1 연결 전극 부재(2031)로 전류가 흐르거나 또는 그 반대 방향으로 전류의 흐름이 생성될 수 있다.
또한 제2 변동 저저항 영역(VL2)에 대응된 2개의 연결 전극 부재(2231, 2331)를 통하여 전류의 흐름이 발생할 수 있다.
예를들면 우측 단자부 중 하나인 제13 연결 전극 부재(2331)로부터 하측 단자부 중 하나인 제9 연결 전극 부재(2231)로 전류가 흐르거나 또는 그 반대 방향으로 전류의 흐름이 생성될 수 있다.
또한, 이러한 변동 저저항 영역(VL1, VL2)의 교차로 인하여 2개의 연결 전극 부재(2031, 2131) 및 2개의 연결 전극 부재(2231, 2331)가 전기적 통로를 형성할 수도 있다.
예를들면 좌측 단자부 중 하나인 제5 연결 전극 부재(2131), 상측 단자부 중 하나인 제1 연결 전극 부재(2031), 우측 단자부 중 하나인 제13 연결 전극 부재(2331) 및 하측 단자부 중 하나인 제9 연결 전극 부재(2231)들 간에 전류의 흐름이 생성될 수 있다.
도 25를 참조하면 복수의 인가 전극(2021, 2022)를 통하여 전압이 활성층(2010)에 인가된 상태를 도시한 도면이고, 이를 통하여 활성층(2010)은 2개의 분극 영역(2010F1, 2010F2)을 포함할 수 있고, 분극 영역(2010F1, 2010F2)의 각각의 경계면에 2개의 변동 저저항 영역(VL1, VL2)이 형성될 수 있다.
예를들면, 인가 전극(2021)을 통하여 전압이 활성층(2010)에 인가되어 분극 영역(2010F1)이 형성 및 제1 변동 저저항 영역(VL1)이 형성되고, 인가 전극(2022)을 통하여 전압이 활성층(2010)에 인가되어 분극 영역(2010F2)이 형성 및 제2 변동 저저항 영역(VL1)이 형성된 것일 수 있다.
도 25를 참조하면 도 24와 비교할 때, 변동 저저항 영역(VL1, VL2)의 크기가 변하였고, 구체적으로 제1 변동 저저항 영역(VL1)의 크기는 커지고 제2 변동 저저항 영역(VL2)의 크기는 작아졌다.
이러한 변동 저저항 영역의 크기는 인가 전극을 통한 인가되는 전압의 크기와 인가 유지 시간에 비례할 수 있다. 즉, 도 25는 도 24와 비교 시 인가 전극(2021)을 통하여 인가되는 전압의 크기 또는 인가 유지 시간의 값이 클 수 있다.
또한, 도 25는 도 24와 비교 시 인가 전극(2022)을 통하여 인가되는 전압의 크기 또는 인가 유지 시간의 값이 작을 수 있다.
제1 변동 저저항 영역(VL1)에 대응된 2개의 연결 전극 부재(2032, 2132)를 통하여 전류의 흐름이 발생할 수 있다.
예를들면 좌측 단자부 중 하나인 제6 연결 전극 부재(2132)로부터 상측 단자부 중 하나인 제2 연결 전극 부재(2032)로 전류가 흐르거나 또는 그 반대 방향으로 전류의 흐름이 생성될 수 있다.
또한 제2 변동 저저항 영역(VL2)에 대응된 2개의 연결 전극 부재(2232, 2332)를 통하여 전류의 흐름이 발생할 수 있다.
예를들면 우측 단자부 중 하나인 제14 연결 전극 부재(2332)로부터 하측 단자부 중 하나인 제10 연결 전극 부재(2232)로 전류가 흐르거나 또는 그 반대 방향으로 전류의 흐름이 생성될 수 있다.
또한, 이러한 변동 저저항 영역(VL1, VL2)의 교차로 인하여 2개의 연결 전극 부재(2032, 2132) 및 2개의 연결 전극 부재(2232, 2332)가 전기적 통로를 형성할 수도 있다.
예를들면 좌측 단자부 중 하나인 제6 연결 전극 부재(2132), 상측 단자부 중 하나인 제2 연결 전극 부재(2032), 우측 단자부 중 하나인 제14 연결 전극 부재(2332) 및 하측 단자부 중 하나인 제10 연결 전극 부재(2232)들 간에 전류의 흐름이 생성될 수 있다.
도 26은 도 23의 전기 소자의 동작의 다른 예를 설명하기 위한 도면들이다.
도 26을 참조하면 도 25와 비교할 때, 제2 변동 저저항 영역(VL2)의 내측에 제3 변동 저저항 영역(VL3)이 형성된 것이 도시되어 있다.
이러한 구조는 도 26의 상태에서 인가 전극(2022)을 통하여 인가되는 전기장을 제어하여 형성할 수 있는데,
예를들면 도 25의 상태를 이루기 위해 인가 전극(2022)을 통하여 인가된 전기장과 반대 방향의 전기장을 인가하여 분극 영역(2010F2)와 반대 방향의 분극 방향을 갖는 분극 영역(2010F3)을 형성할 수 있다.
그리고, 이러한 분극 영역(2010F3)과 분극 영역(2010F2)의 경계에 제3 변동 저저항 영역(VL3)이 형성될 수 있다.
즉, 인가 전극(2022)을 통한 전기장의 세기 및 방향을 제어하여 하나의 변동 저저항 영역(예를들면 제2 변동 저저항 영역(VL2))을 형성한 후에 그 내측에 하나 이상의 변동 저저항 영역(예를들면 제3 변동 저저항 영역(VL3))을 형성할 수 있다.
이를 통하여 제1 변동 저저항 영역(VL1)에 대응된 2개의 연결 전극 부재(2032, 2132)를 통하여 전류의 흐름이 발생할 수 있다.
또한 제2 변동 저저항 영역(VL2)에 대응된 2개의 연결 전극 부재(2232, 2332)를 통하여 전류의 흐름이 발생할 수 있다.
또한 제3 변동 저저항 영역(VL3)에 대응된 2개의 연결 전극 부재(2233, 2333)를 통하여 전류의 흐름이 발생할 수 있다.본 실시예의 전기 소자는 인가 전극을 통하여 활성층에 다양한 크기의 전압을 인가할 수 있고, 인가되는 시간을 제어할 수 있다.
복수 개의 인가 전극을 일 방향 및 이와 다른 방향으로 배열하고 그 사이에 복수의 연결 전극 부재를 형성할 수 있다.
이를 통하여 복수 개의 인가 전극에 선택적으로 전압을 인가할 수 있고, 그에 따라 원하는 형태로 변동 저저항 영역을 형성하여 전류의 흐름의 방향을 제어할 수 있다. 예를들면 인가 전극을 통한 전압의 크기 및 인가 시간을 제어하여 변동 저저항 영역의 크기를 제어하고 이에 따라 원하는 방향으로의 전류의 흐름을 제어할 수 있다.
즉, 원하는 위치, 원하는 방향으로의 전류의 흐름을 제어하여 원하는 형태 및 기능의 전기 소자를 용이하게 형성할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
실시예에서 설명하는 특정 실행들은 일 실시 예들로서, 어떠한 방법으로도 실시 예의 범위를 한정하는 것은 아니다. 또한, "필수적인", "중요하게" 등과 같이 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다.
실시예의 명세서(특히 특허청구범위에서)에서 "상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 또한, 실시 예에서 범위(range)를 기재한 경우 상기 범위에 속하는 개별적인 값을 적용한 발명을 포함하는 것으로서(이에 반하는 기재가 없다면), 상세한 설명에 상기 범위를 구성하는 각 개별적인 값을 기재한 것과 같다. 마지막으로, 실시 예에 따른 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 상기 단계들은 적당한 순서로 행해질 수 있다. 반드시 상기 단계들의 기재 순서에 따라 실시 예들이 한정되는 것은 아니다. 실시 예에서 모든 예들 또는 예시적인 용어(예들 들어, 등등)의 사용은 단순히 실시 예를 상세히 설명하기 위한 것으로서 특허청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 실시 예의 범위가 한정되는 것은 아니다. 또한, 당업자는 다양한 수정, 조합 및 변경이 부가된 특허청구범위 또는 그 균등물의 범주 내에서 설계 조건 및 팩터에 따라 구성될 수 있음을 알 수 있다.
10, 100, 200, 600, 700, 800, 900, 1000, 2000: 전자 회로
11, 21, 110, 210, 610, 710, 810, 910, 1010, 2010: 활성층
12, 120, 220, 621, 622, 721, 722, 821, 822, 823, 921-929, 1021-1025, 1121-1125, 1221-1225, 1321-1325, 2021-2024: 인가 전극
131, 132, 231, 232, 631, 632, 641, 642, 731, 732, 741, 742, 831, 832, 931-936, 941-946, 1031, 1032, 1131, 1132, 1231, 1232, 1331, 1332, 1041, 1042, 1141, 1142, 1241, 1242, 1341, 1342, 1441, 1442, 2031-2034, 2131-2134, 2231-2234, 2331-2334: 연결 전극부
VL: 변동 저저항 영역

Claims (1)

  1. 자발 분극성 재료를 포함하는 활성층;
    상기 활성층에 인접하도록 배치된 하나 이상의 인가 전극;
    상기 인가 전극을 통하여 상기 활성층에 전기장을 인가하여 상기 활성층에 형성된 분극 영역;
    상기 분극 영역의 경계에 대응하여 인접한 다른 영역보다 전기적 저항이 낮은 영역을 포함하는 변동 저저항 영역; 및
    상기 인가 전극과 이격되고 상기 변동 저저항 영역에 의하여 선택적으로 전류의 패쓰가 생성되도록 형성된 복수의 연결 전극부를 포함하고,
    상기 하나 이상의 인가 전극은 적어도 일 방향을 따라 이격되도록 배치된 복수 개의 인가 전극을 포함하고,
    상기 변동 저저항 영역은 상기 복수 개의 인가 전극에 대응되도록 상기 일 방향을 따라 서로 이격되어 형성된 복수 개의 변동 저저항 영역을 포함하고,
    상기 이격되어 형성된 복수 개의 변동 저저항 영역은 상기 인가 전극의 제어에 따라 서로 가까워지도록 성장하여 연결되어 한 개의 변동 저저항 영역으로 형태가 변하는 특징을 포함하는, 전자 회로.
KR1020190152591A 2018-12-31 2019-11-25 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법 KR102585903B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190152591A KR102585903B1 (ko) 2018-12-31 2019-11-25 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180173528A KR102051042B1 (ko) 2018-12-31 2018-12-31 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법
KR1020190152591A KR102585903B1 (ko) 2018-12-31 2019-11-25 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173528A Division KR102051042B1 (ko) 2018-12-31 2018-12-31 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법

Publications (2)

Publication Number Publication Date
KR20200083902A KR20200083902A (ko) 2020-07-09
KR102585903B1 true KR102585903B1 (ko) 2023-10-10

Family

ID=88291855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190152591A KR102585903B1 (ko) 2018-12-31 2019-11-25 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법

Country Status (1)

Country Link
KR (1) KR102585903B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009972A (ja) 2010-06-23 2012-01-12 Nec Corp 処理装置、処理開始方法、制御プログラムおよび記録媒体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1628352A4 (en) * 2003-05-08 2009-07-22 Panasonic Corp ELECTRIC SWITCH AND MEMORY BLOCK WITH THIS
JP5106031B2 (ja) * 2007-10-12 2012-12-26 パナソニック株式会社 半導体記憶装置及びその製造方法並びに半導体スイッチング装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009972A (ja) 2010-06-23 2012-01-12 Nec Corp 処理装置、処理開始方法、制御プログラムおよび記録媒体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
L. J. McGilly et al., "Controlling domain wall motion in ferroelectric thin films", Nature Nanotechnology, 2014 (26 January 2015),

Also Published As

Publication number Publication date
KR20200083902A (ko) 2020-07-09

Similar Documents

Publication Publication Date Title
KR102652757B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
KR102585903B1 (ko) 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법
KR102151711B1 (ko) 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로
KR102051042B1 (ko) 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법
KR102246248B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102629599B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102606509B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102623526B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102656291B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102280823B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR20200106015A (ko) 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로
KR102599623B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102230796B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102370745B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102059485B1 (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR102246246B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102642562B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102246247B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102302898B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR102293876B1 (ko) 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법
KR20200083908A (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR20200083842A (ko) 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법
KR20220012449A (ko) 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법
KR20210021201A (ko) 변동 저저항 영역 기반 전자 소자, 이의 제조 방법 및 이의 제어 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right