JP7055244B2 - 電場を利用した電流経路範囲制御方法及び電子回路 - Google Patents
電場を利用した電流経路範囲制御方法及び電子回路 Download PDFInfo
- Publication number
- JP7055244B2 JP7055244B2 JP2021524016A JP2021524016A JP7055244B2 JP 7055244 B2 JP7055244 B2 JP 7055244B2 JP 2021524016 A JP2021524016 A JP 2021524016A JP 2021524016 A JP2021524016 A JP 2021524016A JP 7055244 B2 JP7055244 B2 JP 7055244B2
- Authority
- JP
- Japan
- Prior art keywords
- low resistance
- region
- variable low
- active layer
- resistance region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/06—Adjustable resistors adjustable by short-circuiting different amounts of the resistive element
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
- H02N99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/50—Adjustable resistors structurally combined with switching arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
印加電極12は、活性層11に電場を印加するように形成され、例えば、電圧を活性層11に印加する。
選択的な実施形態として、印加電極12は、活性層11の上面に接するように形成されてもよい。
活性層11は、第1分極方向を有する第1分極領域11Fを含み、変動低抵抗領域VLは、当該第1分極領域11Fの境界に形成される。
変動低抵抗領域VL1、VL2、VL3は、第1変動低抵抗領域VL1と、第2変動低抵抗領域VL2と、第3変動低抵抗領域VL3とを含む。
第1分極領域21Fと第2分極領域21R1との間に、第1変動低抵抗領域VL1が形成される。
印加電極120は、様々な材料を含み、導電性の高い材料を含む。例えば、様々な金属を利用して、印加電極120を形成することができる。
接続電極部131、132は、一つ以上の電極部材を含み、例えば、第1接続電極部材131及び第2接続電極部材132を含む。
選択的な実施形態として、第1接続電極部材131及び第2接続電極部材132は、複数の導電層を積層した構造を含んでもよい。
図10~図14は、図8の電子回路の動作を説明するための図面である。
説明の便宜上、前述した実施形態と相異なる点を中心に説明する。
選択的な実施形態として、印加電極220は、活性層210の上面に接するように形成されてもよい。
したがって、変動低抵抗領域VLを介して、電流の通路が形成される。
図17は、第1及び第2印加電極621、622を介して、第1電場が印加された状態を示す図面である。
選択的な実施形態として、当該厚さは、0.1~0.3nmであってもよい。
Claims (31)
- 電場を利用した電流経路範囲制御方法であって、
自発分極性材料を含む活性層、及び前記活性層に隣接するように配置された印加電極に対して、
前記印加電極を介して、前記活性層に電場を印加し、前記活性層の分極領域を形成するステップと、
前記分極領域の境界に対応する変動低抵抗領域を形成するステップと、を含み、
前記変動低抵抗領域は、前記活性層の領域のうち、前記変動低抵抗領域と隣接する他の領域よりも電気抵抗が低い領域であり、電気的パスを形成するようにし、
前記分極領域は、前記活性層の厚さ方向に全厚に対応するように形成され、前記変動低抵抗領域は、前記分極領域に沿って、前記活性層の厚さ方向に全厚に対応するように形成され、前記変動低抵抗領域は、前記印加電極と接せず、前記変動低抵抗領域のエッジは、前記活性層の厚さ方向を基準として、前記印加電極と重畳され重なり合わないように形成されることを含む電流経路範囲制御方法。 - 前記変動低抵抗領域を形成するステップは、
前記活性層の分極領域が、前記活性層の厚さ方向に成長するステップと、前記分極領域が、前記活性層の厚さ方向と交差する方向に成長するステップと、を含むことを特徴とする請求項1に記載の電流経路範囲制御方法。 - 前記印加電極を介して電場を制御して、
前記変動低抵抗領域の生成及び消滅を制御し、それによる電気的パスの生成及び消滅を制御することを特徴とする請求項1に記載の電流経路範囲制御方法。 - 前記変動低抵抗領域を形成するステップは、
前記印加電極を介して、前記活性層の抗電場よりも高い強度の電場を印加するステップを含むことを特徴とする請求項1に記載の電流経路範囲制御方法。 - 前記変動低抵抗領域を形成するステップは、
前記印加電極を介して電場の強度を制御して、前記活性層の厚さ方向への前記変動低抵抗領域の深さを制御することを特徴とする請求項1に記載の電流経路範囲制御方法。 - 前記変動低抵抗領域を形成するステップは、
前記印加電極から、前記変動低抵抗領域が、前記活性層の平面方向に距離をもって離隔されるように形成することを含むことを特徴とする請求項1に記載の電流経路範囲制御方法。 - 前記変動低抵抗領域を形成するステップは、
前記印加電極を介して電場の印加の時間を制御して、前記変動低抵抗領域の大きさまたは幅を制御することを特徴とする請求項1に記載の電流経路範囲制御方法。 - 前記変動低抵抗領域を形成するステップは、
互いに離隔されるように配置された複数の変動低抵抗領域を形成するステップを含むことを特徴とする請求項1に記載の電流経路範囲制御方法。 - 前記複数の変動低抵抗領域を形成するステップは、
前記印加電極から遠く配置された変動低抵抗領域を先に形成してから、前記印加電極に近く配置された変動低抵抗領域を形成するステップを含むことを特徴とする請求項8に記載の電流経路範囲制御方法。 - 前記複数の変動低抵抗領域を形成するステップは、
前記1つの変動低抵抗領域を境界として、両側に異なる方向の分極領域が位置するように進行することを含むことを特徴とする請求項8に記載の電流経路範囲制御方法。 - 前記印加電極は、互いに離隔されて複数備えられ、前記複数の印加電極を介して、前記活性層に少なくとも1つの領域において離隔された分極領域を形成するステップと、それに対応する複数の変動低抵抗領域を形成するステップと、を含むことを特徴とする請求項1に記載の電流経路範囲制御方法。
- 前記印加電極を介して電場を印加する時間を制御して、
前記互いに離隔された複数の分極領域が1つの領域で重なり合うステップを含み、それに対応する複数の変動低抵抗領域の1つの領域が互いに重なり合って統合されるステップを含むことを特徴とする請求項11に記載の電流経路範囲制御方法。 - 少なくとも一つの接続電極を、前記変動低抵抗領域に隣接するように形成するステップを含むことを特徴とする請求項1に記載の電流経路範囲制御方法。
- 前記変動低抵抗領域は、前記印加電極を介して印加された電場が取り除かれても、前記分極領域の保持により保持されることを特徴とする請求項1に記載の電流経路範囲制御方法。
- 自発分極性材料を含む活性層と、
前記活性層に隣接するように配置された印加電極と、
前記印加電極を介して、前記活性層に電場を印加し、前記活性層に形成された分極領域と、
前記分極領域の境界に対応する変動低抵抗領域と、を含み、
前記変動低抵抗領域は、前記活性層の領域のうち、前記変動低抵抗領域と隣接する他の領域よりも電気抵抗が低い領域であり、電気的パスを形成するように形成され、
前記分極領域は、前記活性層の厚さ方向に全厚に対応するように形成され、前記変動低抵抗領域は、前記分極領域に沿って、前記活性層の厚さ方向に全厚に対応するように形成され、前記変動低抵抗領域は、前記印加電極と接せず、前記変動低抵抗領域のエッジは、前記活性層の厚さ方向を基準として、前記印加電極と重畳され重なり合わないように形成されることを含む電子回路。 - 前記変動低抵抗領域は、前記印加電極を介して電場を制御して、前記分極領域の制御によって生成または消滅することを特徴とする請求項15に記載の電子回路。
- 前記変動低抵抗領域は、
前記印加電極を介して電場の強度を制御して、前記活性層の厚さ方向への前記変動低抵抗領域の深さが制御されることを特徴とする請求項15に記載の電子回路。 - 前記変動低抵抗領域は、
前記印加電極を介して電場の印加の時間を制御して、大きさまたは幅が制御されることを特徴とする請求項15に記載の電子回路。 - 前記変動低抵抗領域は、互いに離隔されるように配置された複数の変動低抵抗領域を含むことを特徴とする請求項15に記載の電子回路。
- 前記複数の変動低抵抗領域は、
前記印加電極から遠く配置された変動低抵抗領域が先に形成され、前記印加電極に近く配置された変動低抵抗領域が後に形成されることを特徴とする請求項19に記載の電子回路。 - 前記複数の変動低抵抗領域の1つの変動低抵抗領域を境界として、両側に異なる方向の分極領域が形成されたことを特徴とする請求項19に記載の電子回路。
- 前記印加電極は、互いに離隔されて複数備えられることを特徴とする請求項15に記載の電子回路。
- 前記互いに離隔された複数の印加電極に対応する、複数の分極領域及び複数の変動低抵抗領域を含むことを特徴とする請求項22に記載の電子回路。
- 前記印加電極を介して電場を印加する時間を制御して、
前記互いに離隔された複数の分極領域が1つの領域で重なり合った領域を含み、それに対応する複数の変動低抵抗領域の1つの領域が互いに重なり合って統合される領域を含むことを特徴とする請求項23に記載の電子回路。 - 前記変動低抵抗領域に隣接するように形成された少なくとも一つの接続電極をさらに含むことを特徴とする請求項15に記載の電子回路。
- 前記活性層は、強誘電性材料を含むことを特徴とする請求項15に記載の電子回路。
- 前記印加電極は、前記活性層の一面に形成されることを特徴とする請求項15に記載の電子回路。
- 前記印加電極は、前記活性層と離隔されるように配置されることを特徴とする請求項15に記載の電子回路。
- 前記変動低抵抗領域は、前記印加電極を介して印加された電場が取り除かれても保持されることを特徴とする請求項15に記載の電子回路。
- 前記変動低抵抗領域は、前記印加電極の周辺に形成されることを特徴とする請求項15に記載の電子回路。
- 前記変動低抵抗領域は、前記印加電極の周辺に線状形状を含むように形成されることを特徴とする請求項15に記載の電子回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180105315A KR102151711B1 (ko) | 2018-09-04 | 2018-09-04 | 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로 |
KR10-2018-0105315 | 2018-09-04 | ||
PCT/KR2019/011060 WO2020050549A1 (ko) | 2018-09-04 | 2019-08-29 | 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021527390A JP2021527390A (ja) | 2021-10-11 |
JP7055244B2 true JP7055244B2 (ja) | 2022-04-15 |
Family
ID=69721683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021524016A Active JP7055244B2 (ja) | 2018-09-04 | 2019-08-29 | 電場を利用した電流経路範囲制御方法及び電子回路 |
Country Status (5)
Country | Link |
---|---|
US (2) | US11251724B2 (ja) |
JP (1) | JP7055244B2 (ja) |
KR (1) | KR102151711B1 (ja) |
CN (1) | CN112640289B (ja) |
WO (1) | WO2020050549A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102151711B1 (ko) * | 2018-09-04 | 2020-09-07 | 브이메모리 주식회사 | 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004107466A1 (ja) | 2003-05-08 | 2004-12-09 | Matsushita Electric Industrial Co. Ltd. | 電気スイッチおよびそれを用いた記憶素子 |
JP2012099720A (ja) | 2010-11-04 | 2012-05-24 | Saitama Univ | スピントロニクス装置及び論理演算素子 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953082A (en) * | 1995-01-18 | 1999-09-14 | Butcher; Roland | Electro-optical active masking filter using see through liquid crystal driven by voltage divider photosensor |
JP3915868B2 (ja) * | 2000-07-07 | 2007-05-16 | セイコーエプソン株式会社 | 強誘電体メモリ装置およびその製造方法 |
WO2002037500A1 (en) * | 2000-10-31 | 2002-05-10 | The Regents Of The University Of California | Organic bistable device and organic memory cells |
CN100428520C (zh) * | 2003-05-08 | 2008-10-22 | 松下电器产业株式会社 | 电气开关及使用该电气开关的存储元件 |
KR102538701B1 (ko) * | 2018-02-22 | 2023-06-01 | 에스케이하이닉스 주식회사 | 강유전성 메모리 장치 및 그 구동 방법 |
KR102151711B1 (ko) * | 2018-09-04 | 2020-09-07 | 브이메모리 주식회사 | 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로 |
-
2018
- 2018-09-04 KR KR1020180105315A patent/KR102151711B1/ko active IP Right Grant
-
2019
- 2019-08-29 JP JP2021524016A patent/JP7055244B2/ja active Active
- 2019-08-29 US US17/273,162 patent/US11251724B2/en active Active
- 2019-08-29 WO PCT/KR2019/011060 patent/WO2020050549A1/ko active Application Filing
- 2019-08-29 CN CN201980057519.4A patent/CN112640289B/zh active Active
-
2022
- 2022-01-11 US US17/573,388 patent/US20220131483A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004107466A1 (ja) | 2003-05-08 | 2004-12-09 | Matsushita Electric Industrial Co. Ltd. | 電気スイッチおよびそれを用いた記憶素子 |
JP2012099720A (ja) | 2010-11-04 | 2012-05-24 | Saitama Univ | スピントロニクス装置及び論理演算素子 |
Also Published As
Publication number | Publication date |
---|---|
CN112640289B (zh) | 2022-10-11 |
KR102151711B1 (ko) | 2020-09-07 |
WO2020050549A1 (ko) | 2020-03-12 |
US20210249975A1 (en) | 2021-08-12 |
KR20200027601A (ko) | 2020-03-13 |
US11251724B2 (en) | 2022-02-15 |
JP2021527390A (ja) | 2021-10-11 |
CN112640289A (zh) | 2021-04-09 |
US20220131483A1 (en) | 2022-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7052148B2 (ja) | 変動低抵抗ライン不揮発性メモリ素子及びその動作方法 | |
JP7055244B2 (ja) | 電場を利用した電流経路範囲制御方法及び電子回路 | |
KR102652757B1 (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
KR102585903B1 (ko) | 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법 | |
KR20200106015A (ko) | 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로 | |
KR102623526B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
KR102606509B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
KR102246247B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
KR102280823B1 (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 | |
KR102230796B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
KR102246246B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
KR102656291B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
KR102051042B1 (ko) | 변동 저저항 영역을 이용한 전자 회로 및 이의 제어 방법 | |
KR102629599B1 (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 | |
KR102370745B1 (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 | |
KR102302898B1 (ko) | 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법 | |
KR102293876B1 (ko) | 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법 | |
KR102154638B1 (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
KR102059485B1 (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 | |
KR20200083908A (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 | |
KR20200106869A (ko) | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 | |
KR20200083842A (ko) | 변동 저저항 영역 기반 메모리 소자 및 이의 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210430 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7055244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |