JP2022022331A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022022331A
JP2022022331A JP2021198377A JP2021198377A JP2022022331A JP 2022022331 A JP2022022331 A JP 2022022331A JP 2021198377 A JP2021198377 A JP 2021198377A JP 2021198377 A JP2021198377 A JP 2021198377A JP 2022022331 A JP2022022331 A JP 2022022331A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
semiconductor film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021198377A
Other languages
English (en)
Other versions
JP7324826B2 (ja
Inventor
舜平 山崎
Shunpei Yamazaki
博之 三宅
Hiroyuki Miyake
健一 岡崎
Kenichi Okazaki
昌彦 早川
Masahiko Hayakawa
慎平 松田
Shimpei Matsuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022022331A publication Critical patent/JP2022022331A/ja
Priority to JP2023124639A priority Critical patent/JP2023129724A/ja
Application granted granted Critical
Publication of JP7324826B2 publication Critical patent/JP7324826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】酸化物半導体を用いた半導体装置において、ゲートＢＴストレスによる寄生チャネルの形成を抑制した半導体装置を提供する。または、電気特性の優れたトランジスタを有する半導体装置を提供する。【解決手段】第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設けられるデュアルゲート構造のトランジスタであって、第１のゲート電極または第２のゲート電極と酸化物半導体膜との間に設けられるゲート絶縁膜を有し、第１のゲート電極または第２のゲート電極と、酸化物半導体膜の側面とが、トランジスタのチャネル幅方向において、ゲート絶縁膜を介して対向する半導体装置である。【選択図】図１

Description

酸化物半導体膜を有するトランジスタを備えた半導体装置及びその作製方法に関する。
基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）と
もいう。）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画
像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適
用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料と
して酸化物半導体が注目されている。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜
鉛（Ｚｎ）を含む酸化物半導体を用いたトランジスタが開示されている（特許文献１参照
。）。
また、酸化物半導体層を、積層構造とすることで、キャリアの移動度を向上させる技術
が開示されている（特許文献２、特許文献３参照）。
特開２００６－１６５５２８号公報 特開２０１１－１３８９３４号公報 特開２０１１－１２４３６０号公報
酸化物半導体膜を用いたトランジスタにおいて、酸化物半導体膜に含まれる欠陥量が多
いことは、トランジスタの電気特性の不良に繋がると共に、時間経過やストレス試験（例
えば、ＢＴ（Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）において、しきい値電
圧の変動量が増大することの原因となる。
例えば、酸化物半導体を用いたトランジスタは、ゲートＢＴストレス（特にプラスバイ
アス）印加後のトランジスタ特性（ドレイン電流－ゲート電圧曲線（Ｉｄ－Ｖｇ曲線））
において、しきい値電圧におけるドレイン電流の上昇が段階的になる不良が発生する。こ
れは、ゲート電極と重なる酸化物半導体膜の側面において、酸化物半導体のｎ型化による
寄生チャネルが形成されることが原因と考えられる。酸化物半導体膜の側面は、素子分離
のための加工におけるダメージにより欠陥が形成される共に、不純物付着などにより汚染
される。そのため、当該領域に電界などのストレスが与えられると、酸化物半導体膜の端
部は活性化してｎ型（低抵抗）となりやすく、結果として寄生チャネルが形成される。
また、酸化物半導体膜に含まれる欠陥として、酸素欠損がある。例えば、酸化物半導体
膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧が
マイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体
膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタが
ノーマリーオン特性を有すると、半導体装置の動作時に動作不良が発生しやすくなる、ま
たは非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、時間経過やスト
レス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大する
という問題がある。
そこで、本発明の一態様は、酸化物半導体を用いた半導体装置において、ゲートＢＴス
トレスによる寄生チャネルの形成を抑制した半導体装置を提供することを課題の一とする
。または、電気特性の優れたトランジスタを有する半導体装置を提供する。
本発明の一態様は、第１のゲート電極及び第２のゲート電極の間に酸化物半導体膜が設
けられるデュアルゲート構造のトランジスタであって、第１のゲート電極及び第２のゲー
ト電極と酸化物半導体膜との間に設けられるゲート絶縁膜を有し、トランジスタのチャネ
ル幅方向において、第１のゲート電極または第２のゲート電極と、酸化物半導体膜の側面
とが、ゲート絶縁膜を介して対向する半導体装置である。
また、本発明の一態様は、酸化物半導体膜の一方の面と対向する第１のゲート電極と、
酸化物半導体膜の他方の面と対向する第２のゲート電極と、酸化物半導体膜及び第１のゲ
ート電極の間に設けられる第１のゲート絶縁膜と、酸化物半導体膜及び第２のゲート電極
の間に設けられる第２のゲート絶縁膜と、酸化物半導体膜に接する一対の電極とを有する
トランジスタであって、トランジスタのチャネル幅方向において、第１のゲート電極また
は第２のゲート電極と、酸化物半導体膜の側面が第１のゲート絶縁膜または第２のゲート
絶縁膜を介して対向する半導体装置である。
なお、ゲート絶縁膜、第１のゲート絶縁膜または第２のゲート絶縁膜は、隣接するトラ
ンジスタに形成される、ゲート絶縁膜、第１のゲート絶縁膜または第２のゲート絶縁膜と
分離されていてもよい。
また、ゲート絶縁膜、第１のゲート絶縁膜または第２のゲート絶縁膜は、これらの膜表
面に対し垂直な方向から見て、酸化物半導体膜が間に位置するように設けられた複数の開
口部を有していてもよい。
また、第１のゲート電極及び第２のゲート電極は互いに接続されていてもよい。
また、一対の電極の一方と接続する導電膜を有してもよい。該導電膜は画素電極として
機能する。
また、ゲート絶縁膜、第１のゲート絶縁膜または第２のゲート絶縁膜は、化学量論的組
成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有していてもよい。なお、化学量
論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（Ｔ
ｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ、ＴＤＳ）による分析
にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、
または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である。
トランジスタのチャネル幅方向において、第１のゲート電極または第２のゲート電極が
、ゲート絶縁膜を介して、酸化物半導体膜の側面と対向すると、第１のゲート電極または
第２のゲート電極の電界の影響により、酸化物半導体膜の側面またはその近傍における寄
生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が
急峻であり、電気特性の優れたトランジスタとなる。また、トランジスタのチャネル幅方
向において、酸化物半導体膜の側面と第２のゲート電極の最も短い間隔が、０．５μｍ以
上１．５μｍ以下であることが好ましい。この結果、酸化物半導体膜と第２のゲート電極
の短絡を防ぐことが可能であり、歩留まりを高めることが可能である。
また、ゲート絶縁膜、第１のゲート絶縁膜または第２のゲート絶縁膜が、化学量論的組
成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することで、ゲート絶縁膜、第
１のゲート絶縁膜または第２のゲート絶縁膜に含まれる酸素が酸化物半導体膜に移動し、
酸化物半導体膜の酸素欠損を低減することが可能である。この結果、ノーマリーオフ特性
を有するトランジスタとなる。また、時間経過やストレス試験による、トランジスタの電
気特性、代表的にはしきい値電圧の変動量を低減することができる。
本発明の一態様により、酸化物半導体を用いた半導体装置において、ゲートＢＴストレ
スによる寄生チャネルの形成を抑制した半導体装置を提供することができる。また、電気
特性の優れたトランジスタを有する半導体装置を提供することができる。
トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの構造を説明する断面図である。 電流電圧曲線を計算した結果を説明する図である。 トランジスタのポテンシャルを計算した結果を説明する図である。 モデルを説明する図である。 モデルを説明する図である。 電流電圧曲線を計算した結果を説明する図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタのバンド構造を説明する図である。 酸化物半導体の極微電子線回折パターンを示す図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また
、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部
分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰
り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場
合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレ
イン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は
、フォトリソグラフィ工程で形成したマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を
参照して説明する。
図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ５０の上面図及び断面
図を示す。図１に示すトランジスタ５０は、チャネルエッチ型のトランジスタである。図
１（Ａ）はトランジスタ５０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ－
Ｂ間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ－Ｄ間の断面図である。な
お、図１（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、酸化物絶縁膜２３、
酸化物絶縁膜２５、窒化物絶縁膜２７などを省略している。
図１（Ｂ）及び図１（Ｃ）に示すトランジスタ５０は、基板１１上に設けられるゲート
電極１５と、基板１１及びゲート電極１５上に形成されるゲート絶縁膜１７と、ゲート絶
縁膜１７を介して、ゲート電極１５と重なる酸化物半導体膜１９と、酸化物半導体膜１９
に接する一対の電極２０、２１と、ゲート絶縁膜１７、酸化物半導体膜１９、及び一対の
電極２０、２１上のゲート絶縁膜２８と、ゲート絶縁膜２８及びゲート絶縁膜１７上のゲ
ート電極２９とを有する。また、ゲート絶縁膜２８は、酸化物絶縁膜２３、酸化物絶縁膜
２５、及び窒化物絶縁膜２７を有する。また、一対の電極２０、２１の一方、ここでは電
極２１に接続する電極３０がゲート絶縁膜１７上に形成される。なお、電極３０は画素電
極として機能する。
本実施の形態に示すトランジスタ５０は、ゲート電極１５及びゲート電極２９の間に酸
化物半導体膜１９が設けられている。また、隣接するトランジスタと分離されたゲート絶
縁膜２８が酸化物半導体膜１９と重畳する。具体的には、図１（Ｂ）に示すチャネル長方
向において、一対の電極２０、２１上にゲート絶縁膜２８の端部が位置し、図１（Ｃ）に
示すチャネル幅方向において、酸化物半導体膜１９の外側にゲート絶縁膜２８の端部が位
置する。また、図１（Ｃ）に示すチャネル幅方向において、ゲート電極２９は、ゲート絶
縁膜２８を介して酸化物半導体膜１９の側面と対向する。なお、図１（Ｃ）に示すように
、チャネル幅方向において、酸化物半導体膜１９及びゲート絶縁膜２８の界面と、ゲート
絶縁膜２８及びゲート電極２９の界面との最も短い間隔が、０．５μｍ以上１．５μｍ以
下であることが好ましい。即ち、酸化物半導体膜１９の側面とゲート電極２９の最も短い
間隔が、０．５μｍ以上１．５μｍ以下であることが好ましい。この結果、ゲート電極２
９と酸化物半導体膜１９との短絡を防ぐことが可能であり、歩留まりを高めることができ
る。
酸化物半導体膜１９は、代表的には、Ｉｎ－Ｇａ酸化物膜、Ｉｎ－Ｚｎ酸化物膜、Ｉｎ
－Ｍ－Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）等で形成さ
れる。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージに
より欠陥が形成される共に、不純物付着などにより汚染される。このため、電界などのス
トレスが与えられることによって、酸化物半導体膜の端部は、活性化してｎ型（低抵抗）
となりやすい。そのため、本実施の形態ではゲート電極１５と重なる酸化物半導体膜１９
の端部において、ｎ型化しやすくなる。当該ｎ型化された端部が、図１（Ａ）の破線１９
ｃ、１９ｄのように、一対の電極２０、２１の間に設けられると、ｎ型化された領域がキ
ャリアのパスとなってしまい、寄生チャネルが形成される。しかしながら、図１（Ｃ）に
示すように、チャネル幅方向において、ゲート電極２９が、ゲート絶縁膜２８を介して、
酸化物半導体膜１９の側面と対向すると、ゲート電極２９の電界の影響により、酸化物半
導体膜１９の側面またはその近傍における寄生チャネルの発生が抑制される。この結果、
しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタ
となる。
また、ゲート電極１５及びゲート電極２９を有することで、それぞれが外部からの電界
を遮蔽する機能を有するため、基板１１及びゲート電極１５の間、ゲート電極２９上に設
けられる荷電粒子等の電荷が酸化物半導体膜１９に影響しない。この結果、ストレス試験
（例えば、－ＧＢＴ（Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の
劣化が抑制されると共に、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動
を抑制することができる。なお、この効果は、ゲート電極１５及びゲート電極２９が、同
電位、または異なる電位の場合において生じる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトラン
ジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴス
トレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための
重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど
、信頼性が高いトランジスタであるといえる。
次に、具体的なＢＴストレス試験方法について説明する。はじめに、トランジスタの初
期特性を測定する。次に、トランジスタが形成されている基板の温度（基板温度）を一定
に維持し、トランジスタのソース及びドレインとして機能する一対の電極を同電位とし、
ソース及びドレインとして機能する一対の電極とは異なる電位をゲート電極に一定時間印
加する。基板温度は、試験目的に応じて適宜設定すればよい。次に、基板の温度を初期特
性を測定したときと同様の温度とし、トランジスタの電気特性を測定する。この結果、初
期特性におけるしきい値電圧、及びＢＴストレス試験後の電気特性におけるしきい値電圧
の差を、しきい値電圧の変動量として得ることができる。
なお、ゲート電極に印加する電位がソース及びドレインの電位よりも高い場合をプラス
ＧＢＴ（＋ＧＢＴ）ストレス試験といい、ゲート電極に印加する電位がソース及びドレイ
ンの電位よりも低い場合をマイナスＧＢＴ（－ＧＢＴ）ストレス試験という。また、光を
照射しながらＢＴストレス試験を行うことを光ＧＢＴストレス試験という。光が照射され
、且つゲート電極に印加する電位がソース及びドレインの電位よりも高い場合を光プラス
ＧＢＴストレス試験といい、光が照射され、且つゲート電極に印加する電位がソース及び
ドレインの電位よりも低い場合を光マイナスＧＢＴストレス試験という。
また、ゲート電極１５及びゲート電極２９を有し、且つゲート電極１５及びゲート電極
２９を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトラ
ンジスタにおける電気特性のバラつきも同時に低減される。また、酸化物半導体膜１９に
おいてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量
が増加する。この結果、トランジスタ５０のオン電流が大きくなる共に、電界効果移動度
が高くなり、代表的には電界効果移動度が２０ｃｍ２／Ｖ・ｓ以上となる。
また、酸化物半導体膜１９上に設けられるゲート絶縁膜２８において、化学量論的組成
を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれる。化学量論的組成を満たす
酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量
論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原
子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、または３．０
×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
ゲート絶縁膜２８において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化
物絶縁膜が含まれると、ゲート絶縁膜２８に含まれる酸素の一部を酸化物半導体膜１９に
移動させ、酸化物半導体膜１９に含まれる酸素欠損を低減することが可能である。
酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、
しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは
、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。
トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、
または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、時間経過化や
ストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大
するという問題がある。
しかしながら、本実施の形態に示すトランジスタ５０は、酸化物半導体膜１９上に設け
られるゲート絶縁膜２８に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物
絶縁膜が含まれる。この結果、ゲート絶縁膜２８に含まれる酸素が酸化物半導体膜１９に
移動し、酸化物半導体膜１９の酸素欠損を低減することが可能である。この結果、ノーマ
リーオフ特性を有するトランジスタとなる。また、時間経過やストレス試験による、トラ
ンジスタの電気特性、代表的にはしきい値電圧の変動量を低減することができる。
以下に、トランジスタ５０の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単
結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯ
Ｉ（Ｓｉｌｉｃｏｎ－ｏｎ－Ｉｎｓｕｌａｔｏｒ）基板等を適用することも可能であり、
これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。なお、
基板１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、
第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、
第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）
等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ５０を
形成してもよい。または、基板１１とトランジスタ５０の間に剥離層を設けてもよい。剥
離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他
の基板に転載するのに用いることができる。その際、トランジスタ５０は耐熱性の劣る基
板や可撓性の基板にも転載できる。
ゲート電極１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タン
グステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した
金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコ
ニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電
極１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むア
ルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン
膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構
造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、
チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を
積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、
チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選
ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加
したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、
上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
ゲート絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属
酸化物、窒化シリコンなどを用いればよく、積層または単層で設ける。
また、ゲート絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアル
ミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－
ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、１０ｎｍ以上３００ｎｍ以下
、または５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物半導体膜１９は、代表的には、Ｉｎ－Ｇａ酸化物膜、Ｉｎ－Ｚｎ酸化物膜、また
はＩｎ－Ｍ－Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）があ
る。
なお、酸化物半導体膜１９がＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＩｎとＭの和を１００
ａｔｏｍｉｃ％とすると、ＩｎとＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％以上及び
Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％以上及びＭが６６ａｔｏ
ｍｉｃ％未満とする。
酸化物半導体膜１９は、エネルギーギャップが２ｅＶ以上、２．５ｅＶ以上、または３
ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、
トランジスタ５０のオフ電流を低減することができる。
酸化物半導体膜１９の厚さは、３ｎｍ以上２００ｎｍ以下、３ｎｍ以上１００ｎｍ以下
、または３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１９がＩｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ
、またはＮｄ）の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングタ
ーゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このよ
うなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：
１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、
成膜される酸化物半導体膜１９の原子数比はそれぞれ、誤差として上記のスパッタリング
ターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜１９としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、
酸化物半導体膜１９は、キャリア密度が１×１０１７個／ｃｍ３以下、１×１０１５個／
ｃｍ３以下、１×１０１３個／ｃｍ３以下、または１×１０１１個／ｃｍ３以下の酸化物
半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１９のキャリア密度や不純物
濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとするこ
とが好ましい。
なお、酸化物半導体膜１９として、不純物濃度が低く、欠陥準位密度の低い酸化物半導
体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ
好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）こと
を高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性で
ある酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができ
る場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは
、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少
ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密
度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的
に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０
６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（
ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナラ
イザの測定限界以下、すなわち１×１０－１３Ａ以下という特性を得ることができる。従
って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動
が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラッ
プ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のよう
に振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領
域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、
水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性と
なりやすい。
このため、酸化物半導体膜１９は酸素欠損と共に、水素ができる限り低減されているこ
とが好ましい。具体的には、酸化物半導体膜１９において、二次イオン質量分析法（ＳＩ
ＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得ら
れる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、５×１０１９ａｔｏｍｓ／ｃｍ
３以下、１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、
１×１０１８ａｔｏｍｓ／ｃｍ３以下、５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１
×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１９において、第１４族元素の一つであるシリコンや炭素が含まれると
、酸化物半導体膜１９において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物
半導体膜１９におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度
）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以
下とする。
また、酸化物半導体膜１９において、二次イオン質量分析法により得られるアルカリ金
属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×
１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物
半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大して
しまうことがある。このため、酸化物半導体膜１９のアルカリ金属またはアルカリ土類金
属の濃度を低減することが好ましい。
また、酸化物半導体膜１９に窒素が含まれていると、キャリアである電子が生じ、キャ
リア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜におい
て、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法に
より得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜１９は、例えば非単結晶構造でもよい。非単結晶構造は、例えば
、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または
非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡ
ＡＣ－ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１９は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、
例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜
は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１９が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領
域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい
。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡ
Ｃ－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また
、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡ
Ｃ－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合が
ある。
一対の電極２０、２１は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウ
ム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、
またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコ
ンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、
タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウ
ム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングス
テン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜また
は窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜
または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その
モリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さ
らにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、
酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
ゲート絶縁膜２８は、酸化物半導体膜１９に接する酸化物絶縁膜２３、酸化物絶縁膜２
３に接する酸化物絶縁膜２５、酸化物絶縁膜２５に接する窒化物絶縁膜２７を有する。ゲ
ート絶縁膜２８は、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物絶縁膜を有することが好ましい。ここでは、酸化物絶縁膜２３として、酸素を透過す
る酸化物絶縁膜を形成し、酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも
多くの酸素を含む酸化物絶縁膜を形成し、窒化物絶縁膜２７として、水素及び酸素をブロ
ックする窒化物絶縁膜を形成する。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜２
３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸
化物半導体膜１９に移動させることができる。また、酸化物絶縁膜２３は、後に形成する
酸化物絶縁膜２５を形成する際の、酸化物半導体膜１９へのダメージ緩和膜としても機能
する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、または５ｎｍ以上５０
ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中
において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜
を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を
指す。
また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、電子スピン
共鳴（ＥＳＲ）測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に
現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。
これは、酸化物絶縁膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしま
い、酸化物絶縁膜２３における酸素の透過量が減少してしまうためである。
また、酸化物絶縁膜２３と酸化物半導体膜１９との界面における欠陥量が少ないことが
好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１９の欠陥に由来するｇ＝１
．９３に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、さらには検出
下限以下であることが好ましい。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸
化物絶縁膜２３の外部に移動する場合がある。または、外部から酸化物絶縁膜２３に入っ
た酸素の一部が、酸化物絶縁膜２３にとどまる場合もある。また、外部から酸化物絶縁膜
２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ
移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。酸化物絶縁膜２
５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成す
る。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸
素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜
は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ
／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜であ
る。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、または５０ｎｍ以上
４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、酸化物絶縁膜２５は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン
密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ
３以下であることが好ましい。なお、酸化物絶縁膜２５は、酸化物絶縁膜２３と比較して
酸化物半導体膜１９から離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよ
い。
窒化物絶縁膜２７は、少なくとも、水素及び酸素のブロッキング効果を有する。または
、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する。
窒化物絶縁膜２７としては、厚さが５０ｎｍ以上３００ｎｍ以下、または１００ｎｍ以
上２００ｎｍ以下の、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化
酸化アルミニウム膜等がある。
なお、窒化物絶縁膜２７の代わりに、酸素、水素、水等のブロッキング効果を有する酸
化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜
としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガ
リウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化
ハフニウム膜等がある。
ゲート電極２９及び電極３０は、透光性を有する導電膜を用いる。透光性を有する導電
膜は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物等がある。
次に、図１に示すトランジスタ５０の作製方法について、図２を用いて説明する。なお
、図２（Ａ）、（Ｃ）、（Ｅ）、（Ｇ）、（Ｉ）はそれぞれ、図１（Ｂ）に示すトランジ
スタ５０のチャネル長方向の断面図における作製工程を示し、図２（Ｂ）、（Ｄ）、（Ｆ
）、（Ｈ）、（Ｊ）はそれぞれ、図１（Ｃ）に示すトランジスタ５０のチャネル幅方向の
断面図における作製工程を示す。
図２（Ａ）及び図２（Ｂ）に示すように、基板１１上にゲート電極１５を形成し、ゲー
ト電極１５上に、後にゲート絶縁膜１７となる絶縁膜１６を形成する。次に、絶縁膜１６
上に酸化物半導体膜１９を形成する。
ここでは、基板１１としてガラス基板を用いる。
ゲート電極１５の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸
着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いたフォトリソグラフ
ィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして
、ゲート電極１５を形成する。この後、マスクを除去する。
なお、ゲート電極１５は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジ
ェット法等で形成してもよい。
ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に
、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜を
ドライエッチングして、ゲート電極１５を形成する。
絶縁膜１６は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
絶縁膜１６として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を
形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸
化窒素等がある。
絶縁膜１６として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａ
ｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成するこ
とができる。
酸化物半導体膜１９の形成方法について、以下に説明する。絶縁膜１６上に、酸化物半
導体膜１９となる酸化物半導体膜を形成する。次に、酸化物半導体膜上に、第２のフォト
マスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸
化物半導体膜の一部をエッチングすることで、図２（Ａ）及び図２（Ｂ）に示すような、
素子分離された酸化物半導体膜１９を形成する。この後、マスクを除去する。
のちに酸化物半導体膜１９となる酸化物半導体膜は、スパッタリング法、塗布法、パル
スレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、または希ガス及び
酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して
酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバ
ー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスと
して用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、－８０℃以下、－１００℃
以下、または－１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水
分等が取り込まれることを可能な限り防ぐことができる。
ここでは、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２）を用
いたスパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ－Ｇａ－Ｚｎ酸
化物膜を形成する。次に、酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を
選択的にエッチングすることで、酸化物半導体膜１９を形成する。
次に、図２（Ｃ）及び図２（Ｄ）に示すように、一対の電極２０、２１を形成する。
一対の電極２０、２１の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ
法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用いたフォ
トリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチン
グして、一対の電極２０、２１を形成する。この後、マスクを除去する。
ここでは、厚さ５０ｎｍのタングステン膜及び厚さ３００ｎｍの銅膜を順にスパッタリ
ング法により積層する。次に、銅膜上にフォトリソグラフィ工程によりマスクを形成する
。次に、当該マスクを用いて、ウエットエッチング法を用いて銅膜をエッチングする。次
に、ＳＦ６を用いたドライエッチング法により、タングステン膜をエッチングすることで
、該エッチングにおいて、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜
からの銅元素の拡散が低減され、酸化物半導体膜１９における銅濃度を低減することがで
きる。
次に、図２（Ｅ）及び図２（Ｆ）に示すように、酸化物半導体膜１９及び一対の電極２
０、２１上に、後に酸化物絶縁膜２３となる酸化物絶縁膜２２、及び後に酸化物絶縁膜２
５となる酸化物絶縁膜２４を形成する。
なお、酸化物絶縁膜２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２
４を形成することが好ましい。酸化物絶縁膜２２を形成した後、大気開放せず、原料ガス
の流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的
に形成することで、酸化物絶縁膜２２及び酸化物絶縁膜２４における界面の大気成分由来
の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物
半導体膜１９に移動させることが可能であり、酸化物半導体膜１９の酸素欠損量を低減す
ることができる。
酸化物絶縁膜２２としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を２０Ｐａ以上２５０Ｐａ以下、または１００Ｐａ以上２５０Ｐａ以下とし、処
理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化
窒化シリコン膜を形成することができる。
酸化物絶縁膜２２の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２２として酸素を透過する酸化物絶縁膜を形成
することができる。また、酸化物絶縁膜２２を設けることで、後に形成する酸化物絶縁膜
２５の形成工程において、酸化物半導体膜１９へのダメージ低減が可能である。
なお、酸化物絶縁膜２２は、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力
を供給する条件により、酸化物絶縁膜２２として、酸化シリコン膜または酸化窒化シリコ
ン膜を形成することができる。
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力
が強くなる。この結果、酸化物絶縁膜２２として、酸素が透過し、緻密であり、且つ硬い
酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチング速
度が１０ｎｍ／分以下、または８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリ
コン膜を形成することができる。
また、加熱をしながら酸化物絶縁膜２２を形成するため、当該工程において酸化物半導
体膜１９に含まれる水素、水等を脱離させることができる。酸化物半導体膜１９に含まれ
る水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２２の
成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は
、酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２２を形
成することで、酸化物半導体膜１９に含まれる水及び水素の含有量を低減することができ
る。
また、酸化物絶縁膜２２を形成する工程において加熱するため、酸化物半導体膜１９が
露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離
量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減するこ
とができる。
さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜
２３に含まれる水の含有量が少なくなるため、トランジスタ５０の電気特性のばらつきを
低減すると共に、しきい値電圧の変動を抑制することができる。
また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２２
を成膜する際に、酸化物半導体膜１９へのダメージを低減することが可能であり、酸化物
半導体膜１９に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２２ま
たは後に形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高
い温度とすることで、酸化物半導体膜１９に含まれる酸素の一部が脱離し、酸素欠損が形
成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２
４の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの
結果、酸化物半導体膜１９の酸素欠損を低減することが困難な場合がある。しかしながら
、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２２の成膜時におけ
る酸化物半導体膜１９へのダメージを低減することで、酸化物絶縁膜２４からの少ない酸
素脱離量でも酸化物半導体膜１９中の酸素欠損を低減することが可能である。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、
酸化物絶縁膜２２に含まれる水素含有量を低減することが可能である。この結果、酸化物
半導体膜１９に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナ
スシフトを抑制することができる。
ここでは、酸化物絶縁膜２２として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃ
ｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃と
し、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給
したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件
により、酸素が透過する酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を１８０℃以上２８０℃以下、または２００℃以上２４０℃以下に保持し、処理室
に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、または１
００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上
０．５Ｗ／ｃｍ２以下、または０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波
電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周
波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増
加し、原料ガスの酸化が進むため、酸化物絶縁膜２５中における酸素含有量が化学量論的
組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素
の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果
、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離す
る酸化物絶縁膜を形成することができる。また、酸化物半導体膜１９上に酸化物絶縁膜２
２が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２
２が酸化物半導体膜１９の保護膜となる。この結果、酸化物半導体膜１９へのダメージを
低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することがで
きる。
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓ
ｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃
とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に
供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。な
お、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ
装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ
／ｃｍ２である。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、３００℃以上４００℃以下、または３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等
を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の
温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、１ｐｐｍ以下、
または１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行
えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれない
ことが好ましい。
当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１９に
移動させ、酸化物半導体膜１９に含まれる酸素欠損を低減することが可能である。この結
果、酸化物半導体膜１９に含まれる酸素欠損量をさらに低減することができる。
また、酸化物絶縁膜２２及び酸化物絶縁膜２４に水、水素等が含まれる場合、水、水素
等をブロッキングする機能を有する窒化物絶縁膜２６を後に形成し、加熱処理を行うと、
酸化物絶縁膜２２及び酸化物絶縁膜２４に含まれる水、水素等が、酸化物半導体膜１９に
移動し、酸化物半導体膜１９に欠陥が生じてしまう。しかしながら、当該加熱により、酸
化物絶縁膜２２及び酸化物絶縁膜２４に含まれる水、水素等を脱離させることが可能であ
り、トランジスタ５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑
制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２２上に形成することで、酸化
物半導体膜１９に酸素を移動させ、酸化物半導体膜１９に含まれる酸素欠損を低減するこ
とが可能であるため、当該加熱処理を行わなくともよい。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
また、一対の電極２０、２１を形成する際、導電膜のエッチングによって、酸化物半導
体膜１９はダメージを受け、酸化物半導体膜１９のバックチャネル（酸化物半導体膜１９
において、ゲート電極１５と対向する面と反対側の面）側に酸素欠損が生じる。しかし、
酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を
適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復するこ
とができる。これにより、酸化物半導体膜１９に含まれる欠陥を低減することができるた
め、トランジスタ５０の信頼性を向上させることができる。
次に、スパッタリング法、ＣＶＤ法等により、窒化物絶縁膜２６を形成する。
なお、窒化物絶縁膜２６をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真
空排気された処理室内に載置された基板を３００℃以上４００℃以下、または３２０℃以
上３７０℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
窒化物絶縁膜２６としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリ
コンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。
原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモ
ニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれる
シリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素
の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコ
ン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が
多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素
結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。
これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、
または１０以上５０以下とすることが好ましい。
ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を
１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００
Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、窒化物絶縁膜２６と
して、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積
が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面
積あたりの電力（電力密度）に換算すると１．７×１０－１Ｗ／ｃｍ２である。
以上の工程により、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６を形
成することができる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４０
０℃以下、３００℃以上４００℃以下、または３２０℃以上３７０℃以下とする。
次に、窒化物絶縁膜２６上に第４のフォトマスクを用いたフォトリソグラフィ工程によ
りマスクを形成した後、該マスクを用いて、酸化物絶縁膜２２、酸化物絶縁膜２４、及び
窒化物絶縁膜２６のそれぞれ一部をエッチングして、酸化物絶縁膜２３、酸化物絶縁膜２
５、及び窒化物絶縁膜２７を有するゲート絶縁膜２８を形成する。
なお、図２（Ｇ）に示すように、チャネル長方向において、一対の電極２０、２１上に
ゲート絶縁膜２８の端部が位置し、且つ図２（Ｈ）に示すように、チャネル幅方向におい
て、酸化物半導体膜１９の外側にゲート絶縁膜２８の端部が位置するように、酸化物絶縁
膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６をそれぞれエッチングする。この結果
、分離されたゲート絶縁膜２８を形成することができる。なお、絶縁膜１６の一部、少な
くとも表面領域が、酸化物絶縁膜２３で形成される場合、酸化物絶縁膜２３のエッチング
と共に、絶縁膜１６の一部もエッチングされる。この結果、段差を有するゲート絶縁膜１
７が形成される。
なお、当該エッチング工程において、図２（Ｈ）に示すように、チャネル幅方向におい
て、酸化物半導体膜１９の側面とゲート絶縁膜２８の側面の最も短い間隔が、０．５μｍ
以上１．５μｍ以下であることが好ましい。この結果、後に形成するゲート電極２９と酸
化物半導体膜１９との短絡を防ぐことが可能であり、歩留まりを高めることができる。
次に、図２（Ｉ）及び図２（Ｊ）に示すように、ゲート電極２９及び電極３０を形成す
る。ゲート電極２９及び電極３０の形成方法を以下に示す。はじめに、スパッタリング法
、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上に第５のフォトマスクを用いたフ
ォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部を
エッチングして、ゲート電極２９及び電極３０を形成する。この後、マスクを除去する。
なお、図２（Ｉ）に示すように、チャネル長方向において、ゲート絶縁膜２８上にゲー
ト電極２９の端部が位置するようにゲート電極２９及び電極３０を形成する。また、図２
（Ｊ）に示すように、チャネル幅方向において、ゲート電極２９がゲート絶縁膜２８を介
して酸化物半導体膜１９との側面と対向するように、即ち、酸化物半導体膜１９の端部よ
りも外側にゲート電極２９の端部が位置するように、ゲート電極２９及び電極３０を形成
する。
以上の工程により、トランジスタ５０を作製することができる。
なお、図２（Ｇ）及び図２（Ｈ）において、ゲート絶縁膜２８を形成した後、フォトリ
ソグラフィ工程によりマスクを形成し、ゲート絶縁膜１７の一部をエッチングし、ゲート
電極１５の一部を露出する開口部２８ｃを形成する。次に、開口部２８ｃにおいてゲート
電極１５と接続するように、ゲート電極２９ａを形成してもよい。この結果、ゲート電極
１５及びゲート電極２９ａが接続されたトランジスタ５１を作製することが可能である（
図３（Ａ）乃至図３（Ｃ）参照）。即ち、ゲート電極１５及びゲート電極２９ａを同電位
とすることができる。
また、図４（Ａ）乃至図４（Ｃ）に示すトランジスタ５２のように、チャネル幅方向に
おいて、ゲート電極２９ｂの端部をゲート電極１５よりも外側に位置する形状としてもよ
い。代表的には、図４（Ｃ）に示すように、チャネル幅方向において、ゲート電極１５の
端部の外側に、ゲート電極２９ｂの端部が位置する。
本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート電極２９、２９
ａ、２９ｂが、ゲート絶縁膜２８を介して、酸化物半導体膜１９の側面と対向すると、ゲ
ート電極２９、２９ａ、２９ｂの電界の影響により、酸化物半導体膜１９の側面またはそ
の近傍における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレ
イン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。
また、チャネル領域として機能する酸化物半導体膜に重畳して、化学量論的組成を満た
す酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素
を酸化物半導体膜に移動させることができる。この結果、酸化物半導体膜に含まれる酸素
欠損の含有量を低減することができる。
また、本実施の形態では、２８０℃以上４００℃以下に加熱をしながら、プラズマＣＶ
Ｄ法を用いてゲート絶縁膜２８となる絶縁膜を形成するため、酸化物半導体膜１９に含ま
れる水素、水等を脱離させることができる。また、当該工程においては、酸化物半導体膜
が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体の温度が４００℃
以下としても、高温で加熱処理したトランジスタと、しきい値電圧の変動量が同等である
トランジスタを作製することができる。この結果、半導体装置のコスト削減が可能である
。
上記より、酸化物半導体を用いた半導体装置において、ゲートＢＴストレスによる寄生
チャネルの形成を抑制した半導体装置を得ることができる。また、酸化物半導体膜を用い
た半導体装置において電気特性が向上した半導体装置を得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる半導体装置及びその作製方法について図面を
参照して説明する。本実施の形態では、保護膜がトランジスタごとに分離されていない点
が実施の形態１と異なる。
図５（Ａ）乃至図５（Ｃ）に、半導体装置が有するトランジスタ６０の上面図及び断面
図を示す。図５に示すトランジスタ６０は、チャネルエッチ型のトランジスタである。図
５（Ａ）はトランジスタ６０の上面図であり、図５（Ｂ）は、図５（Ａ）の一点鎖線Ａ－
Ｂ間の断面図であり、図５（Ｃ）は、図５（Ａ）の一点鎖線Ｃ－Ｄ間の断面図である。な
お、図５（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜３１、酸化物絶縁膜３３、
酸化物絶縁膜３５、窒化物絶縁膜３７などを省略している。
図５（Ｂ）及び図５（Ｃ）に示すトランジスタ６０は、基板１１上に設けられるゲート
電極１５と、基板１１及びゲート電極１５上に形成されるゲート絶縁膜３１と、ゲート絶
縁膜３１を介して、ゲート電極１５と重なる酸化物半導体膜１９と、酸化物半導体膜１９
に接する一対の電極２０、２１と、ゲート絶縁膜３１、酸化物半導体膜１９、及び一対の
電極２０、２１上のゲート絶縁膜３８と、ゲート絶縁膜３８上のゲート電極３９とを有す
る。また、ゲート絶縁膜３８は、酸化物絶縁膜３３、酸化物絶縁膜３５、及び窒化物絶縁
膜３７を有する。また、一対の電極２０、２１の一方、ここでは電極２１に接続する電極
４０が窒化物絶縁膜３７上に形成される。なお、電極４０は画素電極として機能する。
本実施の形態に示すトランジスタ６０は、ゲート電極１５及びゲート電極３９の間に酸
化物半導体膜１９が設けられている。また、ゲート絶縁膜３８は、複数の開口部を有する
。代表的には、ゲート絶縁膜３８は、チャネル幅方向において、酸化物半導体膜１９を挟
む開口部３８ａ、３８ｂを有する。なお、開口部３８ａ、３８ｂは、ゲート絶縁膜３１に
おいても開口部が形成される。また、ゲート絶縁膜３８は、一対の電極２０、２１の一方
を露出する開口部３８ｃを有する。また、図５（Ｃ）に示すチャネル幅方向において、ゲ
ート絶縁膜３１及びゲート絶縁膜３８に設けられた開口部３８ａ、３８ｂおよびゲート絶
縁膜３８上に、ゲート電極３９が形成される。当該開口部３８ａ、３８ｂにおいて、ゲー
ト電極１５及びゲート電極３９が接続する。また、当該開口部３８ａ、３８ｂの側面にお
いて、ゲート電極３９は酸化物半導体膜１９の側面と対向する。なお、図５（Ｃ）に示す
ように、チャネル幅方向において、酸化物半導体膜１９の側面と開口部３８ａ、３８ｂの
側面の最も短い間隔が、０．５μｍ以上１．５μｍ以下であることが好ましい。代表的に
は、開口部３８ａ、３８ｂにおいて酸化物半導体膜１９の側面と最も近い側面と、酸化物
半導体膜１９の側面との間隔が、０．５μｍ以上１．５μｍ以下であることが好ましい。
即ち、酸化物半導体膜１９の側面とゲート電極３９の最も短い間隔が、０．５μｍ以上１
．５μｍ以下であることが好ましい。この結果、ゲート電極３９と酸化物半導体膜１９と
の短絡を防ぐことが可能であり、歩留まりを高めることができる。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージに
より欠陥が形成される共に、不純物付着などにより汚染される。このため、電界などのス
トレスが与えられることによって、酸化物半導体膜の端部は、活性化しやすくなり、ｎ型
（低抵抗）となりやすい。そのため、本実施の形態ではゲート電極１５と重なる酸化物半
導体膜１９の端部において、ｎ型化しやすくなる。当該ｎ型化された端部が、一対の電極
２０、２１の間に設けられると、ｎ型化された領域がキャリアのパスとなってしまい、寄
生チャネルが形成される。しかしながら、図５（Ｃ）に示すように、チャネル幅方向にお
いて、ゲート電極３９が、ゲート絶縁膜３８を介して、酸化物半導体膜１９の側面と対向
すると、ゲート電極３９の電界の影響により、酸化物半導体膜１９の側面またはその近傍
における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電
流の上昇が急峻である、電気特性の優れたトランジスタとなる。
また、接続されたゲート電極１５及びゲート電極３９を有することで、それぞれが外部
からの電界を遮蔽する機能を有するため、基板１１及びゲート電極１５の間、ゲート電極
３９上に設けられる荷電粒子等の電荷が酸化物半導体膜１９に影響しない。この結果、ス
トレス試験（例えば、－ＧＢＴストレス試験）の劣化が抑制されると共に、異なるドレイ
ン電圧におけるオン電流の立ち上がり電圧の変動を抑制することができる。
また、接続されたゲート電極１５及びゲート電極３９を有することで、しきい値電圧の
変動量が低減される。このため、複数のトランジスタにおける電気特性のバラつきも同時
に低減される。
また、酸化物半導体膜１９上に設けられるゲート絶縁膜３８において、化学量論的組成
を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれる。化学量論的組成を満たす
酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量
論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原
子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、または３．０
×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜である。
ゲート絶縁膜３８において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化
物絶縁膜が含まれると、ゲート絶縁膜３８に含まれる酸素の一部を酸化物半導体膜１９に
移動させ、酸化物半導体膜１９に含まれる酸素欠損を低減することが可能である。この結
果、酸化物半導体膜１９に含まれる酸素欠損量をさらに低減することができる。
酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、
しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは
、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。
トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、
または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、時間経過やス
トレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大す
るという問題がある。
しかしながら、本実施の形態に示すトランジスタ６０は、酸化物半導体膜１９上に設け
られるゲート絶縁膜３８に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物
絶縁膜が含まれる。この結果、酸化物半導体膜１９の酸素欠損を低減することが可能であ
り、ノーマリーオフ特性を有するトランジスタとなる。また、時間経過やストレス試験に
よる、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減することができ
る。
以下に、トランジスタ６０の構成の詳細について説明する。なお、実施の形態１と同じ
符号の構成については、説明を省略する。
ゲート絶縁膜３１は、実施の形態１に示すゲート絶縁膜１７と同様の材料を適宜用いる
ことができる。
ゲート絶縁膜３８は、酸化物半導体膜１９に接する酸化物絶縁膜３３、酸化物絶縁膜３
３に接する酸化物絶縁膜３５、酸化物絶縁膜３５に接する窒化物絶縁膜３７を有する。な
お、酸化物絶縁膜３３は、実施の形態１に示す酸化物絶縁膜２３と同様の材料を適宜用い
ることができる。酸化物絶縁膜３５は、実施の形態１に示す酸化物絶縁膜２５と同様の材
料を適宜用いることができる。窒化物絶縁膜３７は、実施の形態１に示す窒化物絶縁膜２
７と同様の材料を適宜用いることができる。
ゲート電極３９及び電極４０は、実施の形態１に示すゲート電極２９及び電極３０と同
様の材料を適宜用いることができる。
次に、図５に示すトランジスタ６０の作製方法について、図２及び図６を用いて説明す
る。なお、図６（Ａ）、図６（Ｃ）はそれぞれ、図５（Ｂ）に示すトランジスタ６０のチ
ャネル長方向の断面図における作製工程を示し、図６（Ｂ）、（Ｄ）はそれぞれ、図５（
Ｃ）に示すトランジスタ６０のチャネル幅方向の断面図における作製工程を示す。
実施の形態１と同様に、図２（Ａ）乃至図２（Ｆ）の工程を経て、基板１１上にゲート
電極１５、絶縁膜１６、酸化物半導体膜１９、一対の電極２０、２１、酸化物絶縁膜２２
、酸化物絶縁膜２４、窒化物絶縁膜２６をそれぞれ形成する。当該工程においては、第１
のフォトマスク乃至第３のフォトマスクを用いたフォトリソグラフィ工程を行う。
次に、窒化物絶縁膜２６上に第４のフォトマスクを用いたフォトリソグラフィ工程によ
りマスクを形成した後、該マスクを用いて、酸化物絶縁膜２２、酸化物絶縁膜２４、及び
窒化物絶縁膜２６のそれぞれ一部をエッチングして、酸化物絶縁膜３３、酸化物絶縁膜３
５、及び窒化物絶縁膜３７を有するゲート絶縁膜３８を形成する。
なお、当該工程においては、図６（Ａ）に示すように、酸化物絶縁膜３３、酸化物絶縁
膜３５、及び窒化物絶縁膜３７のそれぞれ一部をエッチングして、チャネル長方向におい
て、一対の電極２０、２１の一方の電極２１を露出する開口部３８ｃを形成し、図６（Ｂ
）に示すように、チャネル幅方向において、酸化物半導体膜１９を挟むように、開口部３
８ａ、３８ｂを形成する。チャネル幅方向において、酸化物半導体膜１９の側面と開口部
３８ａ、３８ｂの側面の最も短い間隔が、０．５μｍ以上１．５μｍであることが好まし
い。この結果、後に形成するゲート電極３９と酸化物半導体膜１９との短絡を防ぐことが
可能であり、歩留まりを高めることができる。また、開口部３８ａ、３８ｂ、３８ｃを有
するゲート絶縁膜３８を形成することができる。
次に、図６（Ｃ）及び図６（Ｄ）に示すように、ゲート電極３９及び電極４０を形成す
る。ゲート電極３９及び電極４０の形成方法を以下に示す。はじめに、スパッタリング法
、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上に第５のフォトマスクを用いたフ
ォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部を
エッチングして、ゲート電極３９及び電極４０を形成する。この後、マスクを除去する。
なお、図６（Ｄ）に示すように、チャネル幅方向において、ゲート電極３９が開口部３
８ａ、３８ｂの側面において酸化物半導体膜１９と対向するように、即ち、酸化物半導体
膜１９の端部よりも外側にゲート電極３９の端部が位置するように、ゲート電極３９及び
電極４０を形成する。
以上の工程により、トランジスタ６０を作製することができる。
本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート電極３９が、ゲ
ート絶縁膜３８に設けられる開口部３８ａ、３８ｂの側面において、酸化物半導体膜１９
の側面と対向すると、ゲート電極３９の電界の影響により、酸化物半導体膜１９の側面ま
たはその近傍における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけ
るドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。
また、チャネル領域として機能する酸化物半導体膜に重畳して、化学量論的組成を満た
す酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素
を酸化物半導体膜に移動させることができる。この結果、酸化物半導体膜に含まれる酸素
欠損の含有量を低減することができる。
また、本実施の形態では、２８０℃以上４００℃以下に加熱をしながら、プラズマＣＶ
Ｄ法を用いてゲート絶縁膜２８となる絶縁膜を形成するため、酸化物半導体膜１９に含ま
れる水素、水等を脱離させることができる。また、当該工程においては、酸化物半導体膜
が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体の温度が４００℃
以下としても、高温で加熱処理したトランジスタと、しきい値電圧の変動量が同等である
トランジスタを作製することができる。この結果、半導体装置のコスト削減が可能である
。
上記より、酸化物半導体を用いた半導体装置において、ゲートＢＴストレスによる寄生
チャネルの形成を抑制した半導体装置を得ることができる。また、酸化物半導体膜を用い
た半導体装置において電気特性が向上した半導体装置を得ることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２に示すデュアルゲート構造のトラン
ジスタにおいて、異なるゲート電極を接続し、同電位とした場合のトランジスタの電気特
性について、図１、及び図７乃至図１２を用いて説明する。
なお、ここでは、図１（Ａ）に示すゲート電極１５と、ゲート電極２９とを、電気的に
短絡させてゲート電圧を加えるような駆動方法を、Ｄｕａｌ Ｇａｔｅ駆動という。即ち
、Ｄｕａｌ Ｇａｔｅ駆動では、常にゲート電極１５の電圧と、ゲート電極２９の電圧と
が等しくなる。
ここで、トランジスタの電気特性について計算した。図７に計算で用いたトランジスタ
の構造を示す。なお、計算にはデバイスシミュレーションソフト Ａｔｌａｓ（Ｓｉｌｖ
ａｃｏ社製）を用いた。
図７（Ａ）に示す構造１のトランジスタは、デュアルゲート構造のトランジスタである
。
構造１のトランジスタは、ゲート電極２０１上に絶縁膜２０３が形成され、絶縁膜２０
３上に酸化物半導体膜２０５が形成される。絶縁膜２０３及び酸化物半導体膜２０５上に
一対の電極２０７、２０８が形成され、酸化物半導体膜２０５及び一対の電極２０７、２
０８上に絶縁膜２０９が形成される。絶縁膜２０９上にゲート電極２１３が形成される。
また、ゲート電極２０１及びゲート電極２１３は、絶縁膜２０３及び絶縁膜２０９に形成
される開口部（図示しない。）において、接続される。
図７（Ｂ）に示す構造２のトランジスタはシングルゲート構造のトランジスタである。
構造２のトランジスタは、ゲート電極２０１上に絶縁膜２０３が形成され、絶縁膜２０
３上に酸化物半導体膜２０５が形成される。絶縁膜２０３及び酸化物半導体膜２０５上に
一対の電極２０７、２０８が形成され、酸化物半導体膜２０５及び一対の電極２０７、２
０８上に絶縁膜２０９が形成される。
なお、計算において、ゲート電極２０１の仕事関数φＭを５．０ｅＶと設定した。絶縁
膜２０３を、誘電率が４．１である厚さ１００ｎｍの膜と設定した。酸化物半導体膜２０
５としてはＩｎ－Ｇａ－Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）単層を想定し、
Ｉｎ－Ｇａ－Ｚｎ酸化物膜のバンドギャップＥｇを３．１５ｅＶ、電子親和力χを４．６
ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓとし、ドナー密度Ｎｄを３×１０
１７ａｔｏｍｓ／ｃｍ３と設定した。一対の電極２０７、２０８の仕事関数φｓｄを４．
６ｅＶとし、酸化物半導体膜２０５とオーミック接合と設定した。絶縁膜２０９の比誘電
率を４．１とし、厚さを１００ｎｍと設定した。なお、酸化物半導体膜２０５における欠
陥準位や表面散乱などのモデルは考慮していない。また、トランジスタのチャネル長及び
チャネル幅をそれぞれ１０μｍ及び１００μｍとした。
＜初期特性バラつきの低減＞
構造１に示すトランジスタのようにＤｕａｌ Ｇａｔｅ駆動とすることで、初期特性の
バラつきを低減することができる。これは、Ｄｕａｌ Ｇａｔｅ駆動とすることで、Ｉｄ
－Ｖｇ特性のしきい値電圧Ｖｔｈの変動量が、構造２に示すトランジスタに比べて小さく
なることに起因する。
ここで、一例として、半導体膜がｎ型化したことによるＩｄ－Ｖｇ特性のしきい値電圧
のマイナスシフトについて説明する。
酸化物半導体膜中のドナーイオンの電荷量の合計をＱ（Ｃ）とし、ゲート電極２０１、
絶縁膜２０３、及び酸化物半導体膜２０５で形成される容量をＣＢｏｔｔｏｍとし、酸化
物半導体膜２０５、絶縁膜２０９、及びゲート電極２１３で形成される容量をＣＴｏｐと
する。このとき、構造１に示すトランジスタのしきい値電圧Ｖｔｈの変動量ΔＶを数式（
１）に示す。また、構造２に示すトランジスタのしきい値電圧Ｖｔｈの変動量ΔＶを式（
２）に示す。
Figure 2022022331000002
Figure 2022022331000003
数式（１）に示すように、構造１に示すトランジスタのようなＤｕａｌ Ｇａｔｅ駆動
では、酸化物半導体膜中のドナーイオンとゲート電極の間の容量が、ＣＢｏｔｔｏｍ、及
びＣＴｏｐの和となるため、しきい値電圧の変動量が小さくなる。
また、構造１及び構造２のトランジスタそれぞれにおいて、ドレイン電圧が０．１Ｖ及
び１Ｖのときの電流電圧曲線を計算した結果を図８に示す。なお、図８（Ａ）は、構造１
に示すトランジスタの電流電圧曲線であり、図８（Ｂ）は、構造２に示すトランジスタの
電流電圧曲線である。ドレイン電圧Ｖｄが０．１Ｖのとき、構造１に示すトランジスタの
しきい値電圧は－２．２６Ｖであり、構造２に示すトランジスタのしきい値電圧は－４．
７３Ｖであった。
構造１に示すトランジスタのように、Ｄｕａｌ Ｇａｔｅ駆動を採用すると、しきい値
電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のバラつき
も同時に低減される。
なお、ここでは酸化物半導体膜中のドナーイオンによるしきい値電圧のマイナスシフト
を考慮したが、絶縁膜２０３及び絶縁膜２０９中の固定電荷、可動電荷、あるいは負の電
荷（アクセプターライクな準位にトラップされた電子など）によるしきい値電圧のプラス
シフトも同様に抑制されるため、バラつきが低減すると考えられる。
＜－ＧＢＴストレス試験の劣化の抑制＞
また、構造１に示すトランジスタのようにＤｕａｌ Ｇａｔｅ駆動とすることで、－Ｇ
ＢＴストレス試験の劣化を低減することができる。以下に、－ＧＢＴストレス試験の劣化
を低減することができる理由について説明する。
一つ目の理由としては、Ｄｕａｌ Ｇａｔｅ駆動とすることで、静電ストレスが生じな
い点がある。図９（Ａ）に、構造１のトランジスタにおいて、ゲート電極２０１及びゲー
ト電極２１３それぞれに－３０Ｖを印加したときの、ポテンシャル等高線をプロットした
図を示す。また、図９（Ｂ）に、図９（Ａ）のＡ－Ｂ断面におけるポテンシャルを示す。
酸化物半導体膜２０５は真性半導体であり、ゲート電極２０１、２１３に負の電圧が印
加され、酸化物半導体膜２０５が完全空乏化した時は、ゲート電極２０１、２１３の間に
は、一切の電荷が存在しない。この状態で、ゲート電極２０１及びゲート電極２１３を等
電位にすると、図９（Ｂ）に示すように、ゲート電極２０１及びゲート電極２１３の間は
完全に等電位となる。電位が等しいため、絶縁膜２０３、酸化物半導体膜２０５、及び絶
縁膜２０９に静電ストレスは生じない。この結果、可動イオンや、絶縁膜２０３及び絶縁
膜２０９におけるキャリアのトラップ・デトラップなど、－ＧＢＴストレス試験の劣化の
原因となる現象が発生しない。
二つ目の理由としては、Ｄｕａｌ Ｇａｔｅ駆動とすることで、ＦＥＴの外部からの電
場が遮蔽されることである。ここでは、図７（Ａ）に示す構造１のトランジスタ、及び図
７（Ｂ）に示す構造２のトランジスタそれぞれにおいて、絶縁膜２０９またはゲート電極
２１３上に空気中の荷電粒子が吸着するモデルを図１０に示す。
図１０（Ｂ）に示すように、構造２に示すトランジスタにおいては、絶縁膜２０９表面
に空気中の正の荷電粒子が吸着する。ゲート電極２０１に負の電圧が印加されると、正の
荷電粒子が絶縁膜２０９に吸着される。この結果、図１０（Ｂ）の矢印で示すように、正
の荷電粒子の電場が酸化物半導体膜２０５の絶縁膜２０９の界面まで影響し、実質的に正
のバイアスが印加された状態となる。この結果、しきい値電圧が負にシフトすると考えら
れる。
一方、図１０（Ａ）に示すように、構造１に示すトランジスタにおいては、ゲート電極
２１３表面に、正の荷電粒子が付着したとしても、図１０（Ａ）の矢印で示すように、ゲ
ート電極２１３が正の荷電粒子の電場を遮蔽するため、トランジスタの電気特性に正の荷
電粒子が影響しない。即ち、ゲート電極２１３を有すると、外部からの電荷から、トラン
ジスタを電気的に保護することが可能であり、－ＧＢＴストレス試験の劣化が抑制される
。
以上の、二つの理由からＤｕａｌ Ｇａｔｅ駆動のトランジスタにおいて、－ＧＢＴス
トレス試験の劣化が抑制される。
＜異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制＞
ここで、構造２とした場合の、異なるドレイン電圧におけるオン電流の立ち上がり電圧
の変動、及びその原因について説明する。
図１１に示すトランジスタは、ゲート電極２３１上にゲート絶縁膜２３３が設けられ、
ゲート絶縁膜２３３上に酸化物半導体膜２３５が設けられる。酸化物半導体膜２３５上に
一対の電極２３７、２３８が設けられ、ゲート絶縁膜２３３、酸化物半導体膜２３５、及
び一対の電極２３７、２３８上に、絶縁膜２３９が設けられる。
なお、計算において、ゲート電極２３１の仕事関数φＭを５．０ｅＶと設定した。ゲー
ト絶縁膜２３３を、誘電率が７．５である厚さ４００ｎｍの膜と、誘電率が４．１である
厚さ５０ｎｍの膜の積層構造と設定した。酸化物半導体膜２３５としてはＩｎ－Ｇａ－Ｚ
ｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）単層を想定し、Ｉｎ－Ｇａ－Ｚｎ酸化物膜
のバンドギャップＥｇを３．１５ｅＶ、電子親和力χを４．６ｅＶ、比誘電率を１５、電
子移動度を１０ｃｍ２／Ｖｓとし、ドナー密度Ｎｄは１×１０１３／ｃｍ３と設定した。
一対の電極２３７、２３８の仕事関数φｓｄを４．６ｅＶとし、酸化物半導体膜２３５と
オーミック接合と設定した。絶縁膜２３９の比誘電率を３．９とし、厚さを５５０ｎｍと
設定した。なお、酸化物半導体膜２３５における欠陥準位や表面散乱などのモデルは考慮
していない。また、トランジスタのチャネル長及びチャネル幅をそれぞれ３μｍ及び５０
μｍとした。
次に、図１１（Ａ）に示すトランジスタにおいて、絶縁膜２３９表面に正の荷電粒子が
吸着したトランジスタのモデルを図１１（Ｂ）及び図１１（Ｃ）に示す。なお、図１１（
Ｂ）においては、絶縁膜２３９の表面に正の固定電荷を一様に仮定した構造であり、図１
１（Ｃ）においては、絶縁膜２３９の表面に正の固定電荷を部分的に仮定した構造である
。
図１１（Ａ）乃至図１１（Ｃ）に示すトランジスタの電気特性を計算した結果を図１２
（Ａ）乃至図１２（Ｃ）に示す。
図１２（Ａ）に示すように、図１１（Ａ）に示すトランジスタの絶縁膜２３９に正の固
定電荷を仮定しない場合において、ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それぞれの
立ち上がり電圧が略一致している。
一方、図１２（Ｂ）に示すように、図１１（Ｂ）に示すトランジスタの絶縁膜２３９に
正の固定電荷を一様に仮定した場合は、しきい値電圧がマイナスシフトしている。一方、
ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、それぞれの立ち上がり電圧が略一致している。
また、図１２（Ｃ）に示すように、図１１（Ｃ）に示すトランジスタの絶縁膜２３９に
正の固定電荷を、部分的に仮定した場合は、ドレイン電圧（Ｖｄ）が１Ｖ及び１０Ｖ、そ
れぞれの立ち上がり電圧が異なっている。
一方、構造１に示すトランジスタにおいては、ゲート電極２１３が設けられているため
、上記＜－ＧＢＴストレス試験の劣化の抑制＞で説明したように、ゲート電極２１３が外
部の荷電粒子の電場を遮蔽するため、トランジスタの電気特性に荷電粒子が影響しない。
即ち、ゲート電極２１３を有すると、外部からの電荷から、トランジスタを電気的に保護
することが可能であり、異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動を
抑制することができる。
以上のことから、デュアルゲート構造とし、各ゲート電極に任意の電圧を印加すること
で、－ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧におけるオン電流の立ち
上がり電圧の変動の抑制が可能である。また、デュアルゲート構造とし、各ゲート電極に
同電位の電圧を印加することで、初期特性のバラつきの低減、－ＧＢＴストレス試験の劣
化の抑制及び異なるドレイン電圧におけるオン電流の立ち上がり電圧の変動の抑制が可能
である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態４）
実施の形態１乃至実施の形態３に示すトランジスタにおいて、必要に応じて、基板１１
及びゲート電極１５の間に下地絶縁膜を設けることができる。下地絶縁膜の材料としては
、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、
酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある
。なお、下地絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化
イットリウム、酸化アルミニウム等を用いることで、基板１１から不純物、代表的にはア
ルカリ金属、水、水素等の酸化物半導体膜１９への拡散を抑制することができる。
下地絶縁膜は、スパッタリング法、ＣＶＤ法等により形成することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態５）
実施の形態１乃至実施の形態４に示すトランジスタにおいて、必要に応じて、ゲート絶
縁膜１７を積層構造とすることができる。ここでは、実施の形態１に示すトランジスタ５
０を用いて、ゲート絶縁膜１７の構成について、図１３を用いて説明する。
図１３（Ａ）に示すように、ゲート絶縁膜１７は、窒化物絶縁膜１７ａ及び酸化物絶縁
膜１７ｂが、ゲート電極１５側から順に積層される積層構造とすることができる。ゲート
電極１５側に窒化物絶縁膜１７ａを設けることで、ゲート電極１５からの不純物、代表的
には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜１９に移
動することを防ぐことができる。
また、酸化物半導体膜１９側に酸化物絶縁膜１７ｂを設けることで、ゲート絶縁膜１７
及び酸化物半導体膜１９界面における欠陥準位密度を低減することが可能である。この結
果、電気特性の劣化の少ないトランジスタを得ることができる。なお、酸化物絶縁膜１７
ｂとして、酸化物絶縁膜２５と同様に、化学量論的組成を満たす酸素よりも多くの酸素を
含む酸化物絶縁膜を用いて形成すると、ゲート絶縁膜１７及び酸化物半導体膜１９界面に
おける欠陥準位密度をさらに低減することが可能であるため、さらに好ましい。
図１３（Ｂ）に示すように、ゲート絶縁膜１７は、欠陥の少ない窒化物絶縁膜１７ｃと
、水素ブロッキング性の高い窒化物絶縁膜１７ｄと、酸化物絶縁膜１７ｂとが、ゲート電
極１５側から順に積層される積層構造とすることができる。ゲート絶縁膜１７として、欠
陥の少ない窒化物絶縁膜１７ｃを設けることで、ゲート絶縁膜１７の絶縁耐圧を向上させ
ることができる。また、水素ブロッキング性の高い窒化物絶縁膜１７ｄを設けることで、
ゲート電極１５及び窒化物絶縁膜１７ｃからの水素が酸化物半導体膜１９に移動すること
を防ぐことができる。
図１３（Ｂ）に示す窒化物絶縁膜１７ｃ、１７ｄの作製方法の一例を以下に示す。はじ
めに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ
法により、欠陥の少ない窒化シリコン膜を窒化物絶縁膜１７ｃとして形成する。次に、原
料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロ
ッキングすることが可能な窒化シリコン膜を窒化物絶縁膜１７ｄとして成膜する。このよ
うな形成方法により、欠陥が少なく、且つ水素のブロッキング性を有する窒化物絶縁膜が
積層されたゲート絶縁膜１７を形成することができる。
図１３（Ｃ）に示すように、ゲート絶縁膜１７は、不純物のブロッキング性が高い窒化
物絶縁膜１７ｅと、欠陥の少ない窒化物絶縁膜１７ｃと、水素ブロッキング性の高い窒化
物絶縁膜１７ｄと、酸化物絶縁膜１７ｂとが、ゲート電極１５側から順に積層される積層
構造とすることができる。ゲート絶縁膜１７として、不純物のブロッキング性が高い窒化
物絶縁膜１７ｅを設けることで、ゲート電極１５からの不純物、代表的には、水素、窒素
、アルカリ金属、またはアルカリ土類金属等が酸化物半導体膜１９に移動することを防ぐ
ことができる。
図１３（Ｃ）に示す窒化物絶縁膜１７ｅ、１７ｃ、１７ｄの作製方法の一例を以下に示
す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズ
マＣＶＤ法により、不純物のブロッキング性が高い窒化シリコン膜を窒化物絶縁膜１７ｅ
として形成する。次に、アンモニアの流量を増加させることで、欠陥の少ない窒化シリコ
ン膜を窒化物絶縁膜１７ｃとして形成する。次に、原料ガスを、シラン及び窒素の混合ガ
スに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な窒化シリ
コン膜を窒化物絶縁膜１７ｄとして成膜する。このような形成方法により、欠陥が少なく
、且つ不純物のブロッキング性を有する窒化物絶縁膜が積層されたゲート絶縁膜１７を形
成することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態６）
実施の形態１乃至実施の形態５に示すトランジスタに設けられる一対の電極２０、２１
として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタ
ル単体若しくは合金等の酸素と結合しやすい導電材料を用いることができる。この結果、
酸化物半導体膜１９に含まれる酸素と一対の電極２０、２１に含まれる導電材料とが結合
し、酸化物半導体膜１９において、酸素欠損領域が形成される。また、酸化物半導体膜１
９に一対の電極２０、２１を形成する導電材料の構成元素の一部が混入する場合もある。
これらの結果、図１４に示すように、酸化物半導体膜１９において、一対の電極２０、２
１と接する領域近傍に、低抵抗領域１９ａ、１９ｂが形成される。低抵抗領域１９ａ、１
９ｂは、一対の電極２０、２１に接し、且つゲート絶縁膜１７と、一対の電極２０、２１
の間に形成される。低抵抗領域１９ａ、１９ｂは、導電性が高いため、酸化物半導体膜１
９と一対の電極２０、２１との接触抵抗を低減することが可能であり、トランジスタのオ
ン電流を増大させることが可能である。
また、一対の電極２０、２１を、上記酸素と結合しやすい導電材料と、窒化チタン、窒
化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。こ
のような積層構造とすることで、一対の電極２０、２１と酸化物絶縁膜２３との界面にお
いて、一対の電極２０、２１の酸化を防ぐことが可能であり、一対の電極２０、２１の高
抵抗化を抑制することが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、実施の形態１乃至実施の形態６と比較して、酸化物半導体膜の欠陥
量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照し
て説明する。本実施の形態で説明するトランジスタは、実施の形態１乃至実施の形態６と
比較して、酸化物半導体膜が積層された多層膜を有する点が異なる。ここでは、実施の形
態１を用いて、トランジスタの詳細を説明する。
図１５に、半導体装置が有するトランジスタ７０の上面図及び断面図を示す。図１５（
Ａ）はトランジスタ７０の上面図であり、図１５（Ｂ）は、図１５（Ａ）の一点鎖線Ａ－
Ｂ間の断面図であり、図１５（Ｃ）は、図１５（Ａ）の一点鎖線Ｃ－Ｄ間の断面図である
。なお、図１５（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、酸化物絶縁膜
２３、酸化物絶縁膜２５、窒化物絶縁膜２７などを省略している。
図１５（Ａ）乃至図１５（Ｃ）に示すトランジスタ７０は、基板１１上に設けられるゲ
ート電極１５と、ゲート絶縁膜１７と、ゲート絶縁膜１７を介して、ゲート電極１５と重
なる多層膜４７と、多層膜４７に接する一対の電極２０、２１と、ゲート絶縁膜１７、多
層膜４７、及び一対の電極２０、２１上のゲート絶縁膜２８と、ゲート絶縁膜２８及びゲ
ート絶縁膜１７上のゲート電極２９と、を有する。また、ゲート絶縁膜２８は、酸化物絶
縁膜２３、酸化物絶縁膜２５、及び窒化物絶縁膜２７を有する。また、一対の電極２０、
２１の一方、ここでは電極２１に接続する電極３０がゲート絶縁膜１７上に形成される。
なお、電極３０は画素電極として機能する。
本実施の形態に示すトランジスタ７０において、多層膜４７は、酸化物半導体膜１９及
び酸化物半導体膜４９ａを有する。即ち、多層膜４７は２層構造である。また、酸化物半
導体膜１９の一部がチャネル領域として機能する。また、多層膜４７に接するように、酸
化物絶縁膜２３が形成されている。酸化物半導体膜１９と酸化物絶縁膜２３との間に、酸
化物半導体膜４９ａが設けられている。また、酸化物絶縁膜２３に接するように酸化物絶
縁膜２５が形成されている。
酸化物半導体膜４９ａは、酸化物半導体膜１９を構成する元素の一種以上から構成され
る酸化物膜である。このため、酸化物半導体膜１９と酸化物半導体膜４９ａとの界面にお
いて、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されな
いため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜４９ａは、代表的には、Ｉｎ－Ｇａ酸化物膜、Ｉｎ－Ｚｎ酸化物膜、ま
たはＩｎ－Ｍ－Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）で
あり、且つ酸化物半導体膜１９よりも伝導帯の下端のエネルギーが真空準位に近く、代表
的には、酸化物半導体膜４９ａの伝導帯の下端のエネルギーと、酸化物半導体膜１９の伝
導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以
上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０
．４ｅＶ以下である。即ち、酸化物半導体膜４９ａの電子親和力と、酸化物半導体膜１９
の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または
０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以
下である。
酸化物半導体膜４９ａは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くな
るため好ましい。
酸化物半導体膜４９ａとして、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄをＩｎ
より高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体
膜４９ａのエネルギーギャップを大きくする。（２）酸化物半導体膜４９ａの電子親和力
を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体膜１９と比較し
て、酸化物半導体膜４９ａの絶縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃ
ｅ、またはＮｄは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくな
る。
酸化物半導体膜４９ａがＩｎ－Ｍ－Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１０
０ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満
及びＭが５０ａｔｏｍｉｃ％以上、またはＩｎが２５ａｔｏｍｉｃ％未満及びＭが７５ａ
ｔｏｍｉｃ％以上とする。
また、酸化物半導体膜１９、及び酸化物半導体膜４９ａがＩｎ－Ｍ－Ｚｎ酸化物膜（Ｍ
はＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９と比較
して、酸化物半導体膜４９ａに含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、または
Ｎｄ）の原子数比が大きく、代表的には、酸化物半導体膜１９に含まれる上記原子と比較
して、１．５倍以上、２倍以上、または３倍以上高い原子数比である。
また、酸化物半導体膜１９、及び酸化物半導体膜４９ａがＩｎ－Ｍ－Ｚｎ酸化物（Ｍは
Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜４９ａをＩｎ
：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１９をＩｎ：Ｍ：Ｚｎ＝ｘ
２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、または、
ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。または、ｙ１／ｘ１がｙ２／ｘ２よ
りも２倍以上大きく、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物
半導体膜において、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトランジスタ
に安定した電気特性を付与できるため好ましい。
酸化物半導体膜１９がＩｎ－Ｍ－Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９を成膜するために用いるターゲットにお
いて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は
、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下
、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とする
ことで、酸化物半導体膜１９としてＣＡＡＣ－ＯＳ膜が形成されやすくなる。ターゲット
の金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ
＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜４９ａがＩｎ－Ｍ－Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜４９ａを成膜するために用いるターゲット
において、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ
２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であ
ることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体膜４９
ａとしてＣＡＡＣ－ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代
表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：
Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
なお、酸化物半導体膜１９、及び酸化物半導体膜４９ａの原子数比はそれぞれ、誤差と
して上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜４９ａは、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導
体膜１９へのダメージ緩和膜としても機能する。
酸化物半導体膜４９ａの厚さは、３ｎｍ以上１００ｎｍ以下、または３ｎｍ以上５０ｎ
ｍとする。
また、酸化物半導体膜４９ａは、酸化物半導体膜１９と同様に、例えば非単結晶構造で
もよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ、多結晶構造、後述する微結
晶構造、または非晶質構造を含む。
酸化物半導体膜４９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は
、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物
膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１９及び酸化物半導体膜４９ａそれぞれにおいて、非晶質構造の
領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、及び単結晶構造の
領域の二種以上を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域
、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のい
ずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質
構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造
の領域のいずれか二種以上が積層した積層構造を有する場合がある。
ここでは、酸化物半導体膜１９及び酸化物絶縁膜２３の間に、酸化物半導体膜４９ａが
設けられている。このため、酸化物半導体膜４９ａと酸化物絶縁膜２３の間において、不
純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜１
９との間には隔たりがある。この結果、酸化物半導体膜１９を流れる電子がトラップ準位
に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界
効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子が
マイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動して
しまう。しかしながら、酸化物半導体膜１９とトラップ準位との間に隔たりがあるため、
トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低
減することができる。
また、酸化物半導体膜４９ａは、外部からの不純物を遮蔽することが可能であるため、
外部から酸化物半導体膜１９へ移動する不純物量を低減することが可能である。また、酸
化物半導体膜４９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９に
おける不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜１９及び酸化物半導体膜４９ａは、各膜を単に積層するのではな
く連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造
）が形成されるように作製する。すなわち、各膜の界面にトラップ中心や再結合中心のよ
うな欠陥準位を形成する不純物が存在しないような積層構造とする。仮に、積層された酸
化物半導体膜１９及び酸化物半導体膜４９ａの間に不純物が混在していると、エネルギー
バンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅し
てしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポン
プを用いて高真空排気（５×１０－７Ｐａ乃至１×１０－４Ｐａ程度まで）することが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好まし
い。
なお、図１５（Ｄ）に示すトランジスタ７１のように、ゲート絶縁膜１７を介して、ゲ
ート電極１５と重なる多層膜４８と、多層膜４８に接する一対の電極２０、２１とを有し
てもよい。
多層膜４８は、酸化物半導体膜４９ｂ、酸化物半導体膜１９、及び酸化物半導体膜４９
ａを有する。即ち、多層膜４８は３層構造である。また、酸化物半導体膜１９がチャネル
領域として機能する。
また、ゲート絶縁膜１７及び酸化物半導体膜４９ｂが接する。即ち、ゲート絶縁膜１７
と酸化物半導体膜１９との間に、酸化物半導体膜４９ｂが設けられている。
また、多層膜４８及び酸化物絶縁膜２３が接する。また、酸化物半導体膜４９ａ及び酸
化物絶縁膜２３が接する。即ち、酸化物半導体膜１９と酸化物絶縁膜２３との間に、酸化
物半導体膜４９ａが設けられている。
酸化物半導体膜４９ｂは、酸化物半導体膜４９ａと同様の材料及び形成方法を適宜用い
ることができる。
酸化物半導体膜４９ｂは、酸化物半導体膜１９より膜厚が小さいと好ましい。酸化物半
導体膜４９ｂの厚さを１ｎｍ以上５ｎｍ以下、または１ｎｍ以上３ｎｍ以下とすることで
、トランジスタのしきい値電圧の変動量を低減することが可能である。
本実施の形態に示すトランジスタは、酸化物半導体膜１９及び酸化物絶縁膜２３の間に
、酸化物半導体膜４９ａが設けられている。このため、酸化物半導体膜４９ａと酸化物絶
縁膜２３の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラッ
プ準位と酸化物半導体膜１９との間には隔たりがある。この結果、酸化物半導体膜１９を
流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させること
が可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子
が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタ
のしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１９とトラップ準位と
の間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり
、しきい値電圧の変動を低減することができる。
また、酸化物半導体膜４９ａは、外部からの不純物を遮蔽することが可能であるため、
外部から酸化物半導体膜１９へ移動する不純物量を低減することが可能である。また、酸
化物半導体膜４９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９に
おける不純物濃度及び酸素欠損量を低減することが可能である。
また、ゲート絶縁膜１７と酸化物半導体膜１９との間に、酸化物半導体膜４９ｂが設け
られており、酸化物半導体膜１９と酸化物絶縁膜２３との間に、酸化物半導体膜４９ａが
設けられているため、酸化物半導体膜４９ｂと酸化物半導体膜１９との界面近傍における
シリコンや炭素の濃度、酸化物半導体膜１９におけるシリコンや炭素の濃度、または酸化
物半導体膜４９ａと酸化物半導体膜１９との界面近傍におけるシリコンや炭素の濃度を低
減することができる。これらの結果、多層膜４８において、一定光電流測定法で導出され
る吸収係数は、１×１０－３／ｃｍ未満、または１×１０－４／ｃｍ未満となり、局在準
位が極めて少ない。
このような構造を有するトランジスタ７１は、酸化物半導体膜１９を含む多層膜４８に
おいて欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり
、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス
試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動
量が少なく、信頼性が高い。
＜トランジスタのバンド構造＞
次に、図１５（Ｂ）に示すトランジスタ７０に設けられる多層膜４７、及び図１５（Ｃ
）に示すトランジスタ７１に設けられる多層膜４８のバンド構造について、図１６を用い
て説明する。
ここでは、例として、酸化物半導体膜１９としてエネルギーギャップが３．１５ｅＶで
あるＩｎ－Ｇａ－Ｚｎ酸化物を用い、酸化物半導体膜４９ａとしてエネルギーギャップが
３．５ｅＶであるＩｎ－Ｇａ－Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリプ
ソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定するこ
とができる。
酸化物半導体膜１９及び酸化物半導体膜４９ａの真空準位と価電子帯上端のエネルギー
差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶであった。な
お、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔ
ｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（Ｐ
ＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定することができる。
したがって、酸化物半導体膜１９及び酸化物半導体膜４９ａの真空準位と伝導帯下端の
エネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶである
。
図１６（Ａ）は、多層膜４７のバンド構造の一部を模式的に示している。ここでは、多
層膜４７に酸化シリコン膜を接して設けた場合について説明する。なお、図１６（Ａ）に
表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導
体膜１９の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜４９ａの伝導帯下
端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。ま
た、ＥｃＩ１は、図１５（Ｂ）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図１
５（Ｂ）において、酸化物絶縁膜２３に相当する。
図１６（Ａ）に示すように、酸化物半導体膜１９及び酸化物半導体膜４９ａにおいて、
伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化す
るともいうことができる。これは、多層膜４７は、酸化物半導体膜１９と共通の元素を含
み、酸化物半導体膜１９及び酸化物半導体膜４９ａの間で、酸素が相互に移動することで
混合層が形成されるためであるということができる。
図１６（Ａ）より、多層膜４７の酸化物半導体膜１９がウェル（井戸）となり、多層膜
４７を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１９に形成されるこ
とがわかる。なお、多層膜４７は、伝導帯下端のエネルギーが連続的に変化しているため
、酸化物半導体膜１９と酸化物半導体膜４９ａとが連続接合している、ともいえる。
なお、図１６（Ａ）に示すように、酸化物半導体膜４９ａと、酸化物絶縁膜２３との界
面近傍には、不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体
膜４９ａが設けられることにより、酸化物半導体膜１９と該トラップ準位とを遠ざけるこ
とができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体
膜１９の電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位
に電子が捕獲されることで、酸化物絶縁膜界面にマイナスの電荷が生じ、トランジスタの
しきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエ
ネルギー差を、０．１ｅＶ以上、または０．１５ｅＶ以上とすると、トランジスタのしき
い値電圧の変動が低減され、安定した電気特性となるため好適である。
また、図１６（Ｂ）は、多層膜４７のバンド構造の一部を模式的に示し、図１６（Ａ）
に示すバンド構造の変形例である。ここでは、多層膜４７に酸化シリコン膜を接して設け
た場合について説明する。なお、図１６（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯
下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１９の伝導帯下端のエネルギーを示
し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図
１５（Ｂ）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図１５（Ｂ）において、
酸化物絶縁膜２３に相当する。
図１５（Ｂ）に示すトランジスタにおいて、一対の電極２０、２１の形成時に多層膜４
７の上方、すなわち酸化物半導体膜４９ａがエッチングされる場合がある。一方、酸化物
半導体膜１９の上面は、酸化物半導体膜４９ａの成膜時に酸化物半導体膜１９と酸化物半
導体膜４９ａの混合層が形成される場合がある。
例えば、酸化物半導体膜１９が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ－
Ｇａ－Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ－Ｇａ－Ｚ
ｎ酸化物をスパッタリングターゲットに用いて成膜された酸化物半導体膜であり、酸化物
半導体膜４９ａが、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化
物、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物、またはＩｎ
：Ｇａ：Ｚｎ＝１：３：６［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物をスパッタリングター
ゲットに用いて成膜された酸化物半導体膜である場合、酸化物半導体膜１９よりも酸化物
半導体膜４９ａのＧａの含有量が多いため、酸化物半導体膜１９の上面には、ＧａＯｘ層
または酸化物半導体膜１９よりもＧａを多く含む混合層が形成されうる。
したがって、酸化物半導体膜４９ａがエッチングされた場合においても、ＥｃＳ１のＥ
ｃＩ２側の伝導帯下端のエネルギーが高くなり、図１６（Ｂ）に示すバンド構造のように
なる場合がある。
図１６（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において
、多層膜４７は、酸化物半導体膜１９のみと見かけ上観察される場合がある。しかしなが
ら、実質的には、酸化物半導体膜１９上には、酸化物半導体膜１９よりもＧａを多く含む
混合層が形成されているため、該混合層を１．５番目の層として、捉えることができる。
なお、該混合層は、例えば、ＥＤＸ分析等によって、多層膜４７に含有する元素を測定し
た場合、酸化物半導体膜１９の上方の組成を分析することで確認することができる。例え
ば、酸化物半導体膜１９の上方の組成が、酸化物半導体膜１９中の組成よりもＧａの含有
量が多い構成となることで確認することができる。
図１６（Ｃ）は、多層膜４８のバンド構造の一部を模式的に示している。ここでは、多
層膜４８に酸化シリコン膜を接して設けた場合について説明する。なお、図１６（Ｃ）に
表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導
体膜１９の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体膜４９ａの伝導帯下
端のエネルギーを示し、ＥｃＳ３は酸化物半導体膜４９ｂの伝導帯下端のエネルギーを示
し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図
１５（Ｄ）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図１５（Ｄ）において、
酸化物絶縁膜２３に相当する。
図１６（Ｃ）に示すように、酸化物半導体膜４９ｂ、酸化物半導体膜１９、及び酸化物
半導体膜４９ａにおいて、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換
言すると、連続的に変化するともいうことができる。これは、多層膜４８は、酸化物半導
体膜１９と共通の元素を含み、酸化物半導体膜１９及び酸化物半導体膜４９ｂの間で、酸
化物半導体膜１９及び酸化物半導体膜４９ａの間で、酸素が相互に移動することで混合層
が形成されるためであるということができる。
図１６（Ｃ）より、多層膜４８の酸化物半導体膜１９がウェル（井戸）となり、多層膜
４８を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１９に形成されるこ
とがわかる。なお、多層膜４８は、伝導帯下端のエネルギーが連続的に変化しているため
、酸化物半導体膜４９ｂと、酸化物半導体膜１９と、酸化物半導体膜４９ａとが連続接合
している、ともいえる。
なお、酸化物半導体膜１９と、酸化物絶縁膜２３との界面近傍、酸化物半導体膜１９と
、ゲート絶縁膜１７との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され
得るものの、図１６（Ｃ）に示すように、酸化物半導体膜４９ａ、４９ｂが設けられるこ
とにより、酸化物半導体膜１９と該トラップ準位とを遠ざけることができる。ただし、Ｅ
ｃＳ１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差が小さい
場合、酸化物半導体膜１９の電子が該エネルギー差を越えてトラップ準位に達することが
ある。トラップ準位に電子が捕獲されることで、酸化物絶縁膜界面にマイナスの電荷が生
じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ
１とＥｃＳ２とのエネルギー差、及びＥｃＳ１とＥｃＳ３とのエネルギー差を、０．１ｅ
Ｖ以上、または０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減さ
れ、安定した電気特性となるため好適である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタ
において、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）
、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化
物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下
、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は
、ＣＡＡＣ－ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半
導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、単結晶酸化物半
導体、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、及び非晶質酸化物半
導体について説明する。
＜単結晶酸化物半導体＞
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない
）酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単
結晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少
ない。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キ
ャリアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトラン
ジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、
結晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低い
と密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ－ＯＳ膜よりも密度が高い。また
、ＣＡＡＣ－ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半
導体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非
晶質酸化物半導体膜よりも密度が高い。
＜ＣＡＡＣ－ＯＳ＞
ＣＡＡＣ－ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡ
ＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ像において、ＣＡＡ
Ｃ－ＯＳ膜に含まれる結晶部の面積が２５００ｎｍ２以上、５μｍ２以上、または１００
０μｍ２以上である。また、断面ＴＥＭ像において、該結晶部を５０％以上、８０％以上
、または９５％以上有することで、単結晶に近い物性の薄膜となる。
ＣＡＡＣ－ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、Ｃ
ＡＡＣ－ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ－ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。な
お、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配
置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂直
」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従っ
て、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ－ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
なお、ＣＡＡＣ－ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）
が観測される。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ－ＯＳ膜の結晶部は配向性を有し
ていることがわかる。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、ＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による
解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、Ｉ
ｎＧａＺｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡＣ－
ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いて
いることが確認できる。
一方、ＣＡＡＣ－ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ－ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、ＩｎＧａＺｎ酸化物の結晶の（１１０）面に帰属される。ＩｎＧａＺｎ酸化物の単結
晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ
軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結
晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ－ＯＳ膜の場合は、２
θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ－ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は
不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａ－ｂ面に平行な面である。
なお、結晶は、ＣＡＡＣ－ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ－ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ－ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ－ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ－ＯＳ
膜の結晶部が、ＣＡＡＣ－ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶部が含まれるこ
とを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°
近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ－ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当
該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノ
ーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体
膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する
時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高
く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定とな
る場合がある。
また、ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
＜多結晶酸化物半導体＞
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多
結晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３
００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であるこ
とが多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認でき
る場合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方
位が異なっている場合がある。また、多結晶酸化物半導体膜は、例えばＸＲＤ装置を用い
てｏｕｔ－ｏｆ－ｐｌａｎｅ法による分析を行うと、単一または複数のピークが現れる場
合がある。例えば多結晶のＩＧＺＯ膜では、配向を示す２θが３１°近傍のピーク、また
は複数種の配向を示す複数のピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合があ
る。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有す
る。ただし、多結晶酸化物半導体膜は、粒界に不純物が偏析する場合がある。また、多結
晶酸化物半導体膜の粒界は欠陥準位となる。多結晶酸化物半導体膜は、粒界がキャリア発
生源、トラップ準位となる場合があるため、多結晶酸化物半導体膜を用いたトランジスタ
は、ＣＡＡＣ－ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性
の低いトランジスタとなる場合がある。
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することがで
きない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以
下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎ
ｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓ
ｔａｌ）を有する酸化物半導体膜を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏ
ｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、Ｔ
ＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない
場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径（例えば
５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、結晶
部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用
いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。
また、ｎｃ－ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に
）輝度の高い領域が観測される場合がある。また、ｎｃ－ＯＳ膜に対しナノビーム電子線
回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
図１７は、ｎｃ－ＯＳ膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折
を行った例である。ここでは、試料を、ｎｃ－ＯＳ膜の被形成面に垂直な方向に切断し、
厚さが１０ｎｍ以下となるように薄片化する。また、ここでは、径が１ｎｍの電子線を、
試料の切断面に垂直な方向から入射させる。図１７より、ｎｃ－ＯＳ膜を有する試料に対
し、ナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特定方向
の結晶面への配向性は見られないことがわかった。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－
ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態９）
実施の形態１乃至実施の形態８に示すトランジスタの作製方法において、一対の電極２
０、２１を形成した後、酸化物半導体膜１９を酸化雰囲気で発生させたプラズマに曝し、
酸化物半導体膜１９に酸素を供給することができる。酸化雰囲気としては、酸素、オゾン
、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基
板１１側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜１９を曝すこ
とが好ましい。この結果、酸化物半導体膜１９にダメージを与えず、且つ酸素を供給する
ことが可能であり、酸化物半導体膜１９に含まれる酸素欠損量を低減することができる。
また、エッチング処理により酸化物半導体膜１９の表面に残存する不純物、例えば、フッ
素、塩素等のハロゲン等を除去することができる。また、当該プラズマ処理を３００℃以
上で加熱しながら行うことが好ましい。プラズマ中の酸素と酸化物半導体膜１９に含まれ
る水素が結合し、水となる。基板が加熱されているため、当該水は酸化物半導体膜１９か
ら脱離する。この結果、酸化物半導体膜１９に含まれる水素及び水の含有量を低減するこ
とができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態１０）
上記実施の形態で開示された酸化物半導体膜はスパッタリングにより形成することがで
きるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭ
ＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使って
も良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧
または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい
。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以
上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の
原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、
第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスは
キャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入しても
よい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した
後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層
を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層さ
れて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り
返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入
順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、
微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示され
た金属膜、酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉ
ｎＧａＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及び
ジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３であ
る。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜
鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリ
メチルインジウムに代えてトリエチルインジウム（化学式Ｉｎ（Ｃ２Ｈ５）３）を用いる
こともでき、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）
３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）
２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－
Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ
－Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を
形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。
なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ－Ｇａ－
Ｏ層やＩｎ－Ｚｎ－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお
、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても
良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにか
えて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、
Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（Ｃ２Ｈ５）２ガスを用いても良い
。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態１１）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表
示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部
または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することが
できる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装
置の例について、図１８及び図１９を用いて説明する。なお、図１９（Ａ）及び図１９（
Ｂ）は、図１８（Ｂ）中でＭ－Ｎの一点鎖線で示した部位の断面構成を示す断面図である
。
図１８（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにし
て、シール材９０５が設けられ、第２の基板９０６によって封止されている。図１８（Ａ
）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異な
る領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線
駆動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９
０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、Ｆ
ＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８及び９１８ｂから供
給されている。
図１８（Ｂ）及び図１８（Ｃ）において、第１の基板９０１上に設けられた画素部９０
２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。ま
た画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よ
って画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と
第２の基板９０６とによって、表示素子と共に封止されている。図１８（Ｂ）及び図１８
（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは
異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信
号線駆動回路９０３が実装されている。図１８（Ｂ）及び図１８（Ｃ）においては、信号
線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及
び電位は、ＦＰＣ９１８から供給されている。
また図１８（Ｂ）及び図１８（Ｃ）においては、信号線駆動回路９０３を別途形成し、
第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の
一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃ
ｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、またはワイヤボンディング方法、或いはＴＡＢ（Ｔａ
ｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１８（
Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例で
あり、図１８（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図
１８（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントロー
ラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書における表示装置とは、画像表示デバイスを指す。また、コネクター、
例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板
が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実
装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有
しており、上記実施の形態で示したトランジスタを適用することができる。また、走査線
駆動回路に含まれるバッファ回路に上記実施の形態で示したトランジスタを適用すること
ができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素
子（発光表示素子ともいう。）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図１９
（Ａ）に、表示素子として液晶素子を用いた液晶表示装置の例を示し、図１９（Ｂ）に、
表示素子として発光素子を用いた発光表示装置の例を示す。
図１９（Ａ）及び図１９（Ｂ）で示すように、半導体装置は接続端子電極９１５及び端
子電極９１６を有しており、接続端子電極９１５及び端子電極９１６はＦＰＣ９１８が有
する端子と異方性導電剤９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６
は、トランジスタ９１０、９１１の一対の電極と同じ導電膜で形成されている。
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、ト
ランジスタを複数有しており、図１９（Ａ）及び図１９（Ｂ）では、画素部９０２に含ま
れるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例
示している。図１９（Ａ）では、トランジスタ９１０及びトランジスタ９１１上には、絶
縁膜９２４が設けられ、図１９（Ｂ）では、絶縁膜９２４の上にさらに平坦化膜９２１が
設けられている。
本実施の形態では、トランジスタ９１０、トランジスタ９１１として、上記実施の形態
で示したトランジスタを適宜適用することができる。トランジスタ９１０及びトランジス
タ９１１として、上記実施の形態で示したトランジスタを用いることで、高画質な表示装
置を作製することができる。
また、図１９（Ｂ）では、平坦化膜９２１上において、駆動回路用のトランジスタ９１
１の酸化物半導体膜９２６のチャネル領域と重なる位置に導電膜９１７が設けられている
例を示している。本実施の形態では、導電膜９１７を第１の電極９３０と同じ導電膜で形
成する。導電膜９１７を酸化物半導体膜のチャネル領域と重なる位置に設けることによっ
て、ＢＴストレス試験前後におけるトランジスタ９１１のしきい値電圧の変動量をさらに
低減することができる。また、導電膜９１７の電位は、トランジスタ９１１のゲート電極
と同じでもよいし、異なっていても良く、導電膜を第２のゲート電極として機能させるこ
ともできる。また、導電膜９１７の電位は、ＧＮＤ、０Ｖ、フローティング状態、または
駆動回路の最低電位（Ｖｓｓ、例えばソース電極の電位を基準とする場合、ソース電極の
電位）と同電位若しくはそれと同等電位であってもよい。
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部
（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮
蔽機能）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によ
りトランジスタの電気的な特性が変動することを防止することができる。導電膜９１７は
、上記実施の形態で示した、いずれのトランジスタにも適用可能である。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネ
ルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を
用いることができる。
図１９（Ａ）において、表示素子である液晶素子９１３は、第１の電極９３０、第２の
電極９３１、及び液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜とし
て機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は第
２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶層９０８を
介して重なる構成となっている。
またスペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つ
であり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する
直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改
善するためにカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶
とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性で
あるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよい
のでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防
止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よ
って液晶表示装置の生産性を向上させることが可能となる。
第１の基板９０１及び第２の基板９０６はシール材９２５によって固定されている。シ
ール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。
また、上記実施の形態で用いる酸化物半導体膜を用いたトランジスタは、スイッチング
特性が優れている。また、比較的高い電界効果移動度が得られるため、高速駆動が可能で
ある。よって、表示機能を有する半導体装置の画素部に上記トランジスタを用いることで
、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を
作り分けて作製することが可能となるため、半導体装置の部品点数を削減することができ
る。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸
化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対し
て１／３以下、または１／５以下の容量の大きさを有する保持容量を設ければ充分である
ため、画素における開口率を高めることができる。
また、表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反
射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差
基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを
用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用い
ることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒ
は赤、Ｇは緑、Ｂは青を表す。）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表
す。）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明の一態様はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置
に適用することもできる。
図１９（Ｂ）において、表示素子である発光素子９６３は、画素部９０２に設けられた
トランジスタ９１０と電気的に接続している。なお、発光素子９６３の構成は、第１の電
極９３０、発光層９６１、第２の電極９３１の積層構造であるが、示した構成に限定され
ない。発光素子９６３から取り出す光の方向などに合わせて、発光素子９６３の構成は適
宜変えることができる。
隔壁９６０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹
脂材料を用い、第１の電極９３０上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。
発光層９６１は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。
発光素子９６３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極９
３１及び隔壁９６０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒
化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜
、窒化酸化アルミニウム膜、ＤＬＣ膜等を形成することができる。また、第１の基板９０
１、第２の基板９０６、及びシール材９３６によって封止された空間には充填材９６４が
設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少
ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッ
ケージング（封入）することが好ましい。
シール材９３６は熱硬化樹脂、光硬化樹脂などの有機樹脂や、低融点ガラスを含むフリ
ットガラスなどを用いることができる。フリットガラスは、水や酸素などの不純物に対し
てバリア性が高いため好ましい。また、シール材９３６としてフリットガラスを用いる場
合、図１９（Ｂ）に示すように、絶縁膜９２４上にフリットガラスを設けることで密着性
を高めることができるため好ましい。
充填材９６４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いれ
ばよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む
）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けて
もよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸
により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極
などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパタ
ーン構造によって透光性、反射性を選択すればよい。
第１の電極９３０、第２の電極９３１は、酸化タングステンを含むインジウム酸化物、
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加
したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極９３０、第２の電極９３１はタングステン（Ｗ）、モリブデン（Ｍｏ
）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、
タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔ
ｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、または
その合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができ
る。
また、第１の電極９３０及び第２の電極９３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、
いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンもしく
はその誘導体、ポリピロールもしくはその誘導体、ポリチオフェン若しくはその誘導体、
またはアニリン、ピロールおよびチオフェンの２種以上の共重合体もしくはその誘導体な
どがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有す
る信頼性のよい半導体装置を提供することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成
及び方法などと適宜組み合わせて用いることができる。
１１ 基板
１５ ゲート電極
１６ 絶縁膜
１７ ゲート絶縁膜
１７ａ 窒化物絶縁膜
１７ｂ 酸化物絶縁膜
１７ｃ 窒化物絶縁膜
１７ｄ 窒化物絶縁膜
１７ｅ 窒化物絶縁膜
１９ 酸化物半導体膜
１９ａ 低抵抗領域
１９ｂ 低抵抗領域
１９ｃ 破線
１９ｄ 破線
２０ 電極
２１ 電極
２２ 酸化物絶縁膜
２３ 酸化物絶縁膜
２４ 酸化物絶縁膜
２５ 酸化物絶縁膜
２６ 窒化物絶縁膜
２７ 窒化物絶縁膜
２８ ゲート絶縁膜
２８ｃ 開口部
２９ ゲート電極
２９ａ ゲート電極
２９ｂ ゲート電極
３０ 電極
３１ ゲート絶縁膜
３３ 酸化物絶縁膜
３５ 酸化物絶縁膜
３７ 窒化物絶縁膜
３８ ゲート絶縁膜
３８ａ 開口部
３８ｂ 開口部
３８ｃ 開口部
３９ ゲート電極
４０ 電極
４７ 多層膜
４８ 多層膜
４９ａ 酸化物半導体膜
４９ｂ 酸化物半導体膜
５０ トランジスタ
５１ トランジスタ
５２ トランジスタ
６０ トランジスタ
７０ トランジスタ
７１ トランジスタ
２０１ ゲート電極
２０３ 絶縁膜
２０５ 酸化物半導体膜
２０７ 電極
２０８ 電極
２０９ 絶縁膜
２１３ ゲート電極
２３１ ゲート電極
２３３ ゲート絶縁膜
２３５ 酸化物半導体膜
２３７ 電極
２３８ 電極
２３９ 絶縁膜
９０１ 基板
９０２ 画素部
９０３ 信号線駆動回路
９０４ 走査線駆動回路
９０５ シール材
９０６ 基板
９０８ 液晶層
９１０ トランジスタ
９１１ トランジスタ
９１３ 液晶素子
９１５ 接続端子電極
９１６ 端子電極
９１７ 導電膜
９１８ ＦＰＣ
９１９ 異方性導電剤
９２１ 平坦化膜
９２４ 絶縁膜
９２５ シール材
９２６ 酸化物半導体膜
９３０ 電極
９３１ 電極
９３２ 絶縁膜
９３３ 絶縁膜
９３５ スペーサ
９３６ シール材
９６０ 隔壁
９６１ 発光層
９６３ 発光素子
９６４ 充填材

Claims (3)

  1. 第１のゲート電極と、
    前記第１のゲート電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２のゲート電極と、を有するトランジスタを有し、
    チャネル幅方向の断面視において、前記第１の絶縁膜は、前記第１の酸化物半導体膜と重なる第１の領域と、
    チャネル幅方向の断面視において、前記第１の絶縁膜は、前記第２の絶縁膜、前記第１のゲート電極及び第２のゲート電極のいずれとも重ならない第２の領域を有し、
    チャネル幅方向の断面視において、前記第２のゲート電極は、前記第１のゲート電極と重ならない第３の領域を有し、
    前記第１の領域の膜厚は、前記第２の領域の膜厚よりも大きく、
    前記第３の領域において、前記第２のゲート電極の底面は、前記酸化物半導体膜の上面よりも下方に位置する半導体装置。
  2. 第１のゲート電極と、
    前記第１のゲート電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２のゲート電極と、を有するトランジスタを有し、
    チャネル幅方向の断面視において、前記第１の絶縁膜は、前記第１の酸化物半導体膜と重なる第１の領域と、
    チャネル幅方向の断面視において、前記第１の絶縁膜は、前記第２の絶縁膜、前記第１のゲート電極及び第２のゲート電極のいずれとも重ならない第２の領域を有し、
    チャネル幅方向の断面視において、前記第２のゲート電極は、前記第１のゲート電極と重ならない第３の領域を有し、
    前記第１の領域の膜厚は、前記第２の領域の膜厚よりも大きく、
    前記第３の領域において、前記第２のゲート電極の底面は、前記酸化物半導体膜の底面よりも下方に位置する半導体装置。
  3. 請求項１または請求項２において、
    前記第１の絶縁膜は、酸化シリコンと窒化シリコンとの積層構造を有する半導体装置。
JP2021198377A 2013-05-16 2021-12-07 半導体装置 Active JP7324826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023124639A JP2023129724A (ja) 2013-05-16 2023-07-31 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013103708 2013-05-16
JP2013103708 2013-05-16
JP2020060581A JP2020123733A (ja) 2013-05-16 2020-03-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020060581A Division JP2020123733A (ja) 2013-05-16 2020-03-30 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023124639A Division JP2023129724A (ja) 2013-05-16 2023-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2022022331A true JP2022022331A (ja) 2022-02-03
JP7324826B2 JP7324826B2 (ja) 2023-08-10

Family

ID=51895521

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014099395A Active JP6320840B2 (ja) 2013-05-16 2014-05-13 半導体装置
JP2018072105A Active JP6684843B2 (ja) 2013-05-16 2018-04-04 半導体装置
JP2020060581A Withdrawn JP2020123733A (ja) 2013-05-16 2020-03-30 半導体装置
JP2021198377A Active JP7324826B2 (ja) 2013-05-16 2021-12-07 半導体装置
JP2023124639A Pending JP2023129724A (ja) 2013-05-16 2023-07-31 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2014099395A Active JP6320840B2 (ja) 2013-05-16 2014-05-13 半導体装置
JP2018072105A Active JP6684843B2 (ja) 2013-05-16 2018-04-04 半導体装置
JP2020060581A Withdrawn JP2020123733A (ja) 2013-05-16 2020-03-30 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023124639A Pending JP2023129724A (ja) 2013-05-16 2023-07-31 半導体装置

Country Status (5)

Country Link
US (4) US9508861B2 (ja)
JP (5) JP6320840B2 (ja)
KR (4) KR102409894B1 (ja)
TW (5) TWI742574B (ja)
WO (1) WO2014185480A1 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9754971B2 (en) 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9461126B2 (en) 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US9379192B2 (en) 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102166898B1 (ko) * 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI646658B (zh) 2014-05-30 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107112049A (zh) 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
TW201638363A (zh) * 2015-02-18 2016-11-01 Idemitsu Kosan Co 積層體及積層體之製造方法
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI695513B (zh) * 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
CN104952879B (zh) * 2015-05-05 2018-01-30 深圳市华星光电技术有限公司 采用coa技术的双栅极tft基板结构
CN104821339B (zh) * 2015-05-11 2018-01-30 京东方科技集团股份有限公司 Tft及制作方法、阵列基板及制作驱动方法、显示装置
TWI595650B (zh) * 2015-05-21 2017-08-11 蘇烱光 適應性雙閘極金氧半場效電晶體
CN106298883B (zh) 2015-06-04 2020-09-15 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
JP6698649B2 (ja) * 2015-06-18 2020-05-27 株式会社半導体エネルギー研究所 半導体装置
JP2017050537A (ja) 2015-08-31 2017-03-09 株式会社半導体エネルギー研究所 半導体装置
US10559697B2 (en) 2015-11-20 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
KR20180093000A (ko) * 2015-12-11 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 분리 방법
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6802701B2 (ja) 2015-12-18 2020-12-16 株式会社半導体エネルギー研究所 表示装置、モジュール及び電子機器
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR20170096956A (ko) * 2016-02-17 2017-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기
CN105932032A (zh) * 2016-06-16 2016-09-07 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
US10475869B2 (en) 2016-08-23 2019-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device including display element and transistor
KR20230043232A (ko) * 2016-11-23 2023-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
WO2019111105A1 (ja) * 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR102550633B1 (ko) * 2018-05-04 2023-07-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
CN108767016B (zh) * 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
US20200083386A1 (en) * 2018-09-11 2020-03-12 Sharp Kabushiki Kaisha Thin-film transistor substrate, liquid crystal display device, and organic electroluminescent display device
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN109449157A (zh) * 2019-01-28 2019-03-08 南京中电熊猫平板显示科技有限公司 静电防护电路及制造方法、静电防护模块及液晶显示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN109920800A (zh) * 2019-02-28 2019-06-21 武汉华星光电半导体显示技术有限公司 一种显示装置及其制作方法
CN112186004A (zh) 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
KR20210004795A (ko) * 2019-07-04 2021-01-13 엘지디스플레이 주식회사 디스플레이 장치
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
JP7444436B2 (ja) * 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof
JP7437359B2 (ja) 2021-08-30 2024-02-22 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
TWI792545B (zh) * 2021-09-09 2023-02-11 力晶積成電子製造股份有限公司 基於氧化物半導體的鐵電記憶體
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051599A (ja) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2011054946A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012084858A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置、パワーダイオード及び整流器

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6521474B2 (en) 1998-11-27 2003-02-18 Sanyo Electric Co., Ltd. Manufacturing method for reflection type liquid crystal display
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US8314420B2 (en) 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7250627B2 (en) 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7309895B2 (en) 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217555B1 (ko) 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JPWO2010097862A1 (ja) 2009-02-24 2012-08-30 パナソニック株式会社 半導体メモリセル及びその製造方法並びに半導体記憶装置
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101870460B1 (ko) 2009-07-18 2018-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP5796760B2 (ja) 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
JP4724258B2 (ja) 2009-10-29 2011-07-13 パナソニック株式会社 半導体記憶装置を駆動する方法
KR101876473B1 (ko) * 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101523358B1 (ko) * 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5743407B2 (ja) 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
KR20150010776A (ko) 2010-02-05 2015-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR102402342B1 (ko) * 2010-02-05 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101706081B1 (ko) 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101403409B1 (ko) 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
KR101732988B1 (ko) 2010-05-20 2017-05-08 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조 방법
CN102269900B (zh) 2010-06-03 2013-04-24 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
KR20120006218A (ko) 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
KR101778224B1 (ko) 2010-10-12 2017-09-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
JP2012146956A (ja) 2010-12-20 2012-08-02 Canon Inc チャネルエッチ型薄膜トランジスタとその製造方法
WO2012124511A1 (ja) * 2011-03-11 2012-09-20 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9006803B2 (en) * 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
TWI573277B (zh) * 2011-05-05 2017-03-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101969568B1 (ko) * 2011-05-20 2019-04-17 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101851567B1 (ko) 2011-07-04 2018-04-25 삼성전자주식회사 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법
KR102014876B1 (ko) 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847220B2 (en) * 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878176B2 (en) 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051599A (ja) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2011054946A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012084858A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置、パワーダイオード及び整流器

Also Published As

Publication number Publication date
JP6684843B2 (ja) 2020-04-22
TW201937741A (zh) 2019-09-16
JP2020123733A (ja) 2020-08-13
US20190006393A1 (en) 2019-01-03
US10043828B2 (en) 2018-08-07
KR102244511B1 (ko) 2021-04-23
TW201842673A (zh) 2018-12-01
TWI690085B (zh) 2020-04-01
JP2023129724A (ja) 2023-09-14
TWI802017B (zh) 2023-05-11
JP6320840B2 (ja) 2018-05-09
KR102409894B1 (ko) 2022-06-15
JP2018139296A (ja) 2018-09-06
TW201501317A (zh) 2015-01-01
WO2014185480A1 (en) 2014-11-20
KR20160009646A (ko) 2016-01-26
KR20210045526A (ko) 2021-04-26
TW202029511A (zh) 2020-08-01
US20170309650A1 (en) 2017-10-26
US9728556B2 (en) 2017-08-08
TWI627751B (zh) 2018-06-21
KR102325150B1 (ko) 2021-11-10
TW202215670A (zh) 2022-04-16
US9508861B2 (en) 2016-11-29
US20170040348A1 (en) 2017-02-09
US20140340608A1 (en) 2014-11-20
TWI669824B (zh) 2019-08-21
KR20220084204A (ko) 2022-06-21
JP7324826B2 (ja) 2023-08-10
JP2014241404A (ja) 2014-12-25
TWI742574B (zh) 2021-10-11
KR20210134852A (ko) 2021-11-10
US10475819B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
JP7324826B2 (ja) 半導体装置
KR102582722B1 (ko) 반도체 장치
JP6974401B2 (ja) 半導体装置
JP6871325B2 (ja) 半導体装置
TW202414844A (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230731

R150 Certificate of patent or registration of utility model

Ref document number: 7324826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150