KR20230043232A - 표시 장치, 표시 모듈, 및 전자 기기 - Google Patents

표시 장치, 표시 모듈, 및 전자 기기 Download PDF

Info

Publication number
KR20230043232A
KR20230043232A KR1020237009364A KR20237009364A KR20230043232A KR 20230043232 A KR20230043232 A KR 20230043232A KR 1020237009364 A KR1020237009364 A KR 1020237009364A KR 20237009364 A KR20237009364 A KR 20237009364A KR 20230043232 A KR20230043232 A KR 20230043232A
Authority
KR
South Korea
Prior art keywords
transistor
layer
conductive layer
display device
insulating layer
Prior art date
Application number
KR1020237009364A
Other languages
English (en)
Other versions
KR102699808B1 (ko
Inventor
슌페이 야마자키
??페이 야마자키
유키노리 시마
겐이치 오카자키
나츠코 다카세
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230043232A publication Critical patent/KR20230043232A/ko
Application granted granted Critical
Publication of KR102699808B1 publication Critical patent/KR102699808B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Discharge Lamp (AREA)
  • Vessels And Coating Films For Discharge Lamps (AREA)

Abstract

개구율이 높은 액정 표시 장치를 제공한다. 소비전력이 낮은 액정 표시 장치를 제공한다. 표시부 및 구동 회로부를 가지는 표시 장치이다. 표시부는 액정 소자, 제 1 트랜지스터, 주사선, 및 신호선을 가진다. 구동 회로부는 제 2 트랜지스터를 가진다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 가진다. 주사선 및 신호선은 각각 제 1 트랜지스터와 전기적으로 접속된다. 주사선 및 신호선은 각각 금속층을 가진다. 제 1 트랜지스터의 구조는 제 2 트랜지스터의 구조와 상이하다. 제 1 트랜지스터는 화소 전극과 전기적으로 접속된다. 제 1 트랜지스터는 화소 전극과 접속되는 제 1 영역을 가진다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과하는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 투과하여 표시 장치의 외부로 사출된다.

Description

표시 장치, 표시 모듈, 및 전자 기기{DISPLAY DEVICE, DISPLAY MODULE, AND ELECTRONIC DEVICE}
본 발명의 일 형태는 액정 표시 장치, 표시 모듈, 및 전자 기기에 관한 것이다. 본 발명의 일 형태는 액정 표시 장치의 제작 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어 터치 센서 등), 입출력 장치(예를 들어 터치 패널 등), 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
액정 표시 장치 및 발광 표시 장치 등의 플랫 패널 디스플레이에 많이 사용되는 트랜지스터는, 유리 기판 위에 형성된 비정질 실리콘, 단결정 실리콘, 또는 다결정 실리콘 등의 실리콘 반도체로 구성되어 있다. 또한, 상기 실리콘 반도체를 사용한 트랜지스터는, 집적 회로(IC) 등에도 이용되고 있다.
근년, 실리콘 반도체 대신에, 반도체 특성을 나타내는 금속 산화물을 트랜지스터에 사용하는 기술이 주목되고 있다. 또한, 본 명세서 중에서는, 반도체 특성을 나타내는 금속 산화물을 산화물 반도체라고 표기하는 것으로 한다. 예를 들어, 특허문헌 1 및 특허문헌 2에서는, 산화물 반도체로서, 산화 아연, 또는 In-Ga-Zn계 산화물을 사용한 트랜지스터를 제작하고, 상기 트랜지스터를 표시 장치의 화소의 스위칭 소자 등에 사용하는 기술이 개시(開示)되어 있다.
일본 공개특허공보 특개2007-123861호 일본 공개특허공보 특개2007-96055호
본 발명의 일 형태는 개구율이 높은 액정 표시 장치를 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 소비전력이 낮은 액정 표시 장치를 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 고정세(高精細)한 액정 표시 장치를 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 슬림 베젤의 액정 표시 장치를 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 액정 표시 장치를 제공하는 것을 과제의 하나로 한다.
본 발명의 일 형태는 낮은 비용으로 양산성이 높은 액정 표시 장치의 제작 방법을 제공하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 대형 기판을 사용하여 액정 표시 장치를 제작하는 것을 과제의 하나로 한다. 본 발명의 일 형태는 액정 표시 장치의 제작 공정을 간략화하는 것을 과제의 하나로 한다.
또한, 이들의 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 반드시 이들 과제의 모두를 해결할 필요는 없는 것으로 한다. 명세서, 도면, 청구항의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 표시부 및 구동 회로부를 가지는 표시 장치이다. 표시부는 액정 소자, 제 1 트랜지스터, 주사선, 및 신호선을 가진다. 구동 회로부는 제 2 트랜지스터를 가진다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 가진다. 주사선 및 신호선은 각각 제 1 트랜지스터와 전기적으로 접속된다. 주사선 및 신호선은 각각 금속층을 가진다. 제 1 트랜지스터의 구조는 제 2 트랜지스터의 구조와 상이하다. 제 1 트랜지스터는 화소 전극과 전기적으로 접속된다. 제 1 트랜지스터는, 화소 전극과 접속되는 제 1 영역을 가진다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과하는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 투과하여 표시 장치의 외부로 사출된다.
여기서, 제 1 트랜지스터의 구조와 제 2 트랜지스터의 구조가 서로 상이한 구성을 예시한다. 예를 들어, 제 1 트랜지스터는 보텀 게이트형이고, 또한 제 2 트랜지스터는 톱 게이트형인 구성을 들 수 있다. 예를 들어, 제 1 트랜지스터의 채널 영역은 금속 산화물을 가지고, 또한 제 2 트랜지스터의 채널 영역은 실리콘을 가지는 구성을 들 수 있다. 예를 들어, 제 1 트랜지스터의 채널 영역과 제 2 트랜지스터의 채널 영역은 같은 재료를 가지고, 또한 상기 재료가 서로 상이한 결정 구조를 가지는 구성을 들 수 있다.
주사선은 제 1 트랜지스터의 채널 영역과 중첩되는 부분을 가지는 것이 바람직하다.
제 1 영역은 금속 산화물을 가지는 것이 바람직하다.
제 1 트랜지스터의 채널 영역과 제 1 영역은 금속 산화물을 가져도 좋다. 이때, 제 1 영역이 가지는 금속 산화물은 채널 영역이 가지는 금속 산화물에 포함되는 금속 원소를 1종류 이상 가지는 것이 바람직하다.
본 발명의 일 형태는 상기 어느 구성의 표시 장치를 가지고, 플렉시블 프린트 회로 기판(Flexible printed circuit, 이하 FPC라고 표기함) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 표시 모듈, 또는 COG(Chip On Glass) 방식 또는 COF(Chip On Film) 방식 등에 의하여 IC가 실장된 표시 모듈 등의 표시 모듈이다.
본 발명의 일 형태는 상기 표시 모듈과, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 또는 조작 버튼 중 적어도 어느 하나를 가지는 전자 기기이다.
본 발명의 일 형태에 의하여 개구율이 높은 액정 표시 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 소비전력이 낮은 액정 표시 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 고정세한 액정 표시 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 슬림 베젤의 액정 표시 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 신뢰성이 높은 액정 표시 장치를 제공할 수 있다.
본 발명의 일 형태에 의하여 낮은 비용으로 양산성이 높은 액정 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 의하여 대형 기판을 사용하여 액정 표시 장치를 제작할 수 있다. 본 발명의 일 형태에 의하여 액정 표시 장치의 제작 공정을 간략화할 수 있다.
또한, 이들의 효과의 기재는, 다른 효과의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 반드시 이들 효과의 모두를 가질 필요는 없다. 명세서, 도면, 청구항의 기재로부터, 이들 이외의 효과를 추출할 수 있다.
도 1은 표시 장치의 일례를 도시한 단면도.
도 2는 표시 장치의 일례를 도시한 상면도 및 단면도.
도 3은 표시 장치의 일례를 도시한 사시도.
도 4는 표시 장치의 일례를 도시한 단면도.
도 5는 트랜지스터의 제작 방법의 일례를 도시한 단면도.
도 6은 표시 장치의 일례를 도시한 단면도.
도 7은 표시 장치의 일례를 도시한 단면도.
도 8은 표시 장치의 일례를 도시한 단면도.
도 9는 표시 장치의 일례를 도시한 단면도.
도 10은 트랜지스터의 제작 방법의 일례를 도시한 단면도.
도 11은 트랜지스터의 제작 방법의 일례를 도시한 단면도.
도 12는 표시 장치의 일례를 도시한 단면도.
도 13은 트랜지스터의 제작 방법의 일례를 도시한 단면도.
도 14는 표시 장치의 일례를 도시한 단면도.
도 15는 트랜지스터의 제작 방법의 일례를 도시한 단면도.
도 16은 표시 장치의 일례를 도시한 단면도.
도 17은 트랜지스터의 제작 방법의 일례를 도시한 단면도.
도 18은 표시 장치의 일례를 도시한 단면도.
도 19는 표시 장치의 일례를 도시한 단면도.
도 20은 표시 장치의 일례를 도시한 단면도.
도 21은 표시 장치의 일례를 도시한 단면도.
도 22는 표시 장치의 일례를 도시한 단면도.
도 23은 표시 장치의 일례를 도시한 사시도.
도 24는 표시 장치의 일례를 도시한 단면도.
도 25는 표시 장치의 일례를 도시한 사시도.
도 26은 표시 장치의 일례를 도시한 단면도.
도 27은 화소 회로의 일례를 도시한 회로도 및 동작 모드의 일례를 도시한 도면.
도 28은 터치 센서의 블록도 및 타이밍 차트도.
도 29는 표시 장치의 블록도 및 타이밍 차트도.
도 30은 표시 장치 및 터치 센서의 동작을 설명하는 도면.
도 31은 표시 장치 및 터치 센서의 동작을 설명하는 도면.
도 32는 전자 기기의 일례를 도시한 도면.
도 33은 전자 기기의 일례를 도시한 도면.
도 34는 실시예 1의 신뢰성 시험의 결과를 나타낸 도면.
도 35는 실시예 2의 Id-Vg 특성을 측정한 결과를 나타낸 도면.
도 36은 실시예 2의 GBT 스트레스 시험의 결과를 나타낸 도면.
도 37은 실시예 2의 정전류 스트레스 시험의 결과를 나타낸 도면.
도 38은 실시예 3의 Id-Vd 특성을 측정한 결과를 나타낸 도면.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략한다. 또한, 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 도면에 도시된 각 구성의 위치, 크기, 범위 등은 이해의 간단화를 위하여, 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로, 개시된 발명은 반드시 도면에 개시된 위치, 크기, 범위 등에 한정되지 않는다.
또한, '막'이라는 용어와 '층'이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 '도전층'이라는 용어를 '도전막'이라는 용어로 변경할 수 있다. 또는 예를 들어 '절연막'이라는 용어를 '절연층'이라는 용어로 변경할 수 있다.
본 명세서 등에서, 금속 산화물(metal oxide)이란 넓은 의미로 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 및 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 반도체층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉 OS FET라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 가지는 트랜지스터로 환언할 수 있다.
또한, 본 명세서 등에서 질소를 가지는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한, 질소를 함유하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 장치에 대하여 도 1 내지 도 25를 사용하여 설명한다.
<표시 장치의 구성예 1>
우선, 도 1 및 도 2를 사용하여 본 실시형태의 표시 장치에 대하여 설명한다.
본 실시형태의 표시 장치는 표시부 및 구동 회로부를 가진다. 표시부는 액정 소자 및 제 1 트랜지스터를 가진다. 구동 회로부는 제 2 트랜지스터를 가진다. 액정 소자는 화소 전극, 액정층, 및 공통 전극을 가진다. 제 1 트랜지스터의 구조는 제 2 트랜지스터의 구조와 상이하다. 제 1 트랜지스터는 화소 전극과 전기적으로 접속된다. 제 1 트랜지스터는 제 1 영역을 가진다. 화소 전극, 공통 전극, 및 제 1 영역은 가시광을 투과하는 기능을 가진다. 가시광은 제 1 영역 및 액정 소자를 투과하여 표시 장치의 외부로 사출된다. 트랜지스터가 가지는 제 1 영역은 예를 들어, 화소 전극과 접속되는 영역이어도 좋다.
본 실시형태의 표시 장치는 제 1 트랜지스터가 가시광을 투과하는 영역을 가진다. 예를 들어, 제 1 트랜지스터와 화소 전극의 콘택트부가 가시광을 투과하기 때문에, 상기 콘택트부를 표시 영역에 제공할 수 있다. 이로써, 화소의 개구율을 높여, 광 추출 효율을 높일 수 있다. 또한, 화소에서의 광 추출 효율을 높일 수 있기 때문에, 백라이트 유닛의 휘도를 저감할 수 있다. 따라서, 표시 장치의 소비전력을 저감시킬 수 있다. 또한, 표시 장치의 고정세화를 실현할 수 있다.
본 실시형태의 표시 장치는 표시부의 트랜지스터의 구조와 구동 회로부의 트랜지스터의 구조가 상이하다. 그러므로, 표시부와 구동 회로부 각각에서, 적절한 구조의 트랜지스터를 채용할 수 있다. 또한, 구동 회로부의 트랜지스터의 제작 공정의 일부는, 표시부의 트랜지스터의 제작 공정의 일부를 겸할 수 있다. 이로써, 표시 장치의 제작 공정의 증가를 억제할 수 있다. 그리고, 공정의 증가에 기인하는 수율의 저하를 억제할 수 있다. 예를 들어, 본 실시형태의 표시 장치의 제작 방법에서는, 표시부의 트랜지스터의 게이트 전극과 구동 회로부의 트랜지스터의 게이트 전극을 동일 공정에서 형성할 수 있다.
표시부는 주사선 및 신호선을 더 가진다. 주사선 및 신호선은 각각 제 1 트랜지스터와 전기적으로 접속된다. 주사선 및 신호선은 각각 금속층을 가진다. 주사선 및 신호선에 금속층을 사용함으로써, 주사선 및 신호선의 저항값을 낮출 수 있다. 구동 회로부의 트랜지스터 및 배선 등에 대해서도 금속층을 사용한다. 주사선 및 신호선은 각각 구동 회로부의 트랜지스터 및 배선 등과 동일한 공정에서 형성되는 것이 바람직하다.
또한, 주사선은 제 1 트랜지스터의 채널 영역과 중첩되는 부분을 가지는 것이 바람직하다. 제 1 트랜지스터의 채널 영역에 사용되는 재료에 따라서는, 광이 조사됨으로써 제 1 트랜지스터의 특성이 변동하는 경우가 있다. 주사선이 제 1 트랜지스터의 채널 영역과 중첩되는 부분을 가짐으로써, 외광 또는 백라이트의 광 등이 채널 영역으로 조사되는 것을 억제할 수 있다. 이로써, 제 1 트랜지스터의 신뢰성을 높일 수 있다.
도 1에 본 실시형태의 표시 장치의 단면도를 도시하였다.
도 1의 (A)에 도시된 표시 장치(10A)는 기판(11), 기판(12), 트랜지스터(14), 트랜지스터(16), 및 액정 소자(15) 등을 가진다. 표시 장치(10A)의 기판(12) 측에 백라이트 유닛(13)이 배치되어 있다.
트랜지스터(14)는 표시 장치(10A)의 표시부에 제공되어 있다. 트랜지스터(16)는 표시 장치(10A)의 구동 회로부에 제공되어 있다. 트랜지스터(14)와 트랜지스터(16)는 서로 상이한 부분을 가진다. 2개의 트랜지스터는, 예를 들어 반도체층의 종류 또는 트랜지스터의 형상 등이 서로 상이하다. 표시부 및 구동 회로부에 각각 적절한 구조의 트랜지스터를 제공함으로써, 표시 장치의 성능을 향상시킬 수 있다.
액정 소자(15)는 화소 전극(21), 액정층(22), 및 공통 전극(23)을 가진다. 화소 전극(21)은, 절연층(26)에 제공된 개구를 통하여 트랜지스터(14)와 전기적으로 접속되어 있다. 절연층(26) 위에는 화소 전극(21)과 동일한 공정 및 동일한 재료를 사용하여 형성된 도전층(25)이 제공되어 있다. 도전층(25)은 접속체(29)를 통하여 공통 전극(23)과 전기적으로 접속되어 있다.
백라이트 유닛(13)으로부터의 광(45a)은 기판(12), 절연층(26), 화소 전극(21), 액정층(22), 공통 전극(23), 및 기판(11)을 통하여 표시 장치(10A)의 외부로 사출된다. 광(45a)이 투과하는 이들 층의 재료에는 가시광을 투과하는 재료를 사용한다.
백라이트 유닛(13)으로부터의 광(45b)은, 기판(12), 트랜지스터(14), 절연층(26), 화소 전극(21), 액정층(22), 공통 전극(23), 및 기판(11)을 통하여 표시 장치(10A)의 외부로 사출된다. 표시 장치(10A)에서, 액정 소자(15)와 전기적으로 접속되는 트랜지스터(14)는 가시광을 투과하는 영역을 가지는 구성이다. 따라서, 트랜지스터(14)가 제공되어 있는 영역도, 표시 영역으로서 사용할 수 있다. 이로써, 화소의 개구율을 높일 수 있다. 개구율이 높을수록 광 추출 효율을 높일 수 있다. 따라서, 표시 장치의 소비전력을 저감할 수 있다. 또한, 고정세한 표시 장치를 실현할 수 있다.
본 실시형태의 표시 장치는, 터치 센서가 탑재된 표시 장치(입출력 장치 또는 터치 패널이라고도 함)에 적용할 수 있다.
도 1의 (B)에 도시된 표시 장치(10B)는 표시 장치(10A)의 기판(11) 측에 터치 센서 유닛(31)이 배치된 구성이다.
도 1의 (C)에 도시된 표시 장치(10C)는 표시 장치(10A)의 기판(11)과 공통 전극(23) 사이에 터치 센서 유닛(31) 및 절연층(32)이 제공된 구성이다. 표시 장치(10C)는 또한, 도전층(27) 및 도전층(28)을 가진다.
절연층(26) 위에 화소 전극(21)과 동일한 공정 및 동일한 재료를 사용하여 형성된 도전층(27)이 제공되어 있다. 절연층(32)에 접하여 공통 전극(23)과 동일한 공정 및 동일한 재료를 사용하여 형성된 도전층(28)이 제공되어 있다. 도전층(28)은 터치 센서 유닛(31)과 전기적으로 접속되어 있다. 도전층(28)은 접속체(29)를 통하여 도전층(27)과 전기적으로 접속되어 있다. 이로써, 기판(12) 측에 접속된 하나 또는 복수의 FPC에 의하여, 액정 소자(15)를 구동하는 신호와 터치 센서 유닛(31)을 구동하는 신호의 양쪽을 표시 장치(10C)에 공급할 수 있다. 기판(11) 측에 FPC 등을 접속할 필요가 없어, 표시 장치의 구성을 더 간략화할 수 있다. 기판(11) 측과 기판(12) 측의 양쪽에 FPC를 접속하는 경우에 비하여, 전자 기기에 제공하기 쉽고, 또한 부품 점수를 삭감할 수 있다.
표시 장치(10C)에서는, 한 쌍의 기판 사이에 터치 센서 유닛(31)을 제공할 수 있기 때문에, 기판 매수를 삭감하고, 표시 장치의 경량화 및 박형화를 실현할 수 있다.
[화소에 대하여]
다음으로, 본 실시형태의 표시 장치가 가지는 화소에 대하여, 도 2를 사용하여 설명한다.
도 2의 (A1)에 화소(900)의 상면 개략도를 도시하였다. 도 2의 (A1)에 도시된 화소(900)는 4개의 부화소를 가진다. 도 2의 (A1)에서는, 화소(900)에서 부화소가 세로로 2개, 가로로 2개 배열되어 있는 예를 도시하였다. 각 부화소에서는 투과형 액정 소자(930LC)(도 2의 (A1) 및 (A2)에는 도시하지 않았음) 및 트랜지스터(914) 등이 제공되어 있다. 도 2의 (A1)에서는, 화소(900)에 배선(902) 및 배선(904)이 각각 2개씩 제공되어 있다. 도 2의 (A1)에 도시된 각 부화소에서는, 액정 소자의 표시 영역(표시 영역(918R), 표시 영역(918G), 표시 영역(918B), 및 표시 영역(918W))을 도시하였다.
화소(900)는 배선(902) 및 배선(904) 등을 가진다. 배선(902)은 예를 들어 주사선으로서 기능한다. 배선(904)은 예를 들어 신호선으로서 기능한다. 배선(902)과 배선(904)은 서로 교차하는 부분을 가진다.
트랜지스터(914)는 선택 트랜지스터로서 기능한다. 트랜지스터(914)의 게이트는 배선(902)과 전기적으로 접속되어 있다. 트랜지스터(914)의 소스 및 드레인 중 한쪽은 배선(904)과 전기적으로 접속되어 있고, 다른 쪽은 액정 소자(930LC)와 전기적으로 접속되어 있다.
여기서, 배선(902) 및 배선(904)은 차광성을 가진다. 또한 이 외의 층, 즉, 트랜지스터(914), 트랜지스터(914)에 접속되는 배선, 콘택트부, 용량 등을 구성하는 각 층에는, 가시광에 대한 투과성을 가지는 막을 사용하는 것이 적합하다. 도 2의 (A2)는, 도 2의 (A1)에 도시된 화소(900)를, 가시광을 투과하는 투과 영역(900t)과, 가시광을 차단하는 차광 영역(900s)으로 나누어 명시한 예이다. 이와 같이, 가시광에 대한 투과성을 가지는 막을 사용하여 트랜지스터를 제작함으로써, 배선(902) 및 배선(904)이 제공되는 부분 이외를 투과 영역(900t)으로 할 수 있다. 액정 소자의 투과 영역을 트랜지스터, 트랜지스터에 접속되는 배선, 콘택트부, 용량 등과 중첩시킬 수 있기 때문에, 화소의 개구율을 높일 수 있다.
또한, 화소의 면적에 대한 투과 영역의 면적의 비율이 높을수록, 투과광의 광량을 증대시킬 수 있다. 예를 들어, 화소의 면적에 대한, 투과 영역의 면적의 비율은, 1% 이상 95% 이하, 바람직하게는 10% 이상 90% 이하, 더 바람직하게는 20% 이상 80% 이하로 할 수 있다. 특히 40% 이상 또는 50% 이상으로 하는 것이 바람직하고, 60% 이상 80% 이하이면 더 바람직하다.
또한, 도 2의 (A2)에 도시된 일점쇄선 A-B의 절단면에 상당하는 단면도를 도 2의 (B)에 도시하였다. 또한, 도 2의 (B)에서는 상면도에서 도시하지 않은, 액정 소자(930LC), 착색막(932CF), 차광막(932BM), 용량 소자(915) 등의 단면도 함께 도시하였다.
도 2의 (B)에 도시된 바와 같이, 백라이트 유닛(13)으로부터의 광은, 파선의 화살표로 도시된 방향으로 사출된다. 백라이트 유닛(13)의 광은, 트랜지스터(914)와 액정 소자(930LC)의 콘택트부, 트랜지스터(914), 및 용량 소자(915) 등을 통하여 외부로 추출된다. 따라서, 트랜지스터(914) 및 용량 소자(915)를 구성하는 막 등에 대해서도, 가시광에 대한 투과성을 가지면 바람직하다. 트랜지스터(914), 용량 소자(915) 등이 가지는 가시광에 대한 투과성 영역의 면적이 넓을수록, 백라이트 유닛(13)의 광을 효율적으로 사용할 수 있다.
또한, 도 2의 (B)에 도시된 바와 같이, 백라이트 유닛(13)으로부터의 광은, 착색막(932CF)을 통하여 외부로 추출하여도 좋다. 착색막(932CF)을 통하여 추출함으로써, 원하는 색으로 착색할 수 있다. 착색막(932CF)으로서는, 적색(R), 녹색(G), 청색(B), 시안(C), 마젠타(M), 황색(Y) 등으로부터 선택할 수 있다.
도 2의 (B)에서는, 백라이트 유닛(13)으로부터의 광은, 우선, 트랜지스터(914) 및 용량 소자(915) 등에 입사된다. 그리고, 트랜지스터(914) 및 용량 소자(915) 등을 투과한 광은 액정 소자(930LC)에 입사된다. 그리고, 액정 소자(930LC)를 투과한 광은 착색막(932CF)을 통하여 외부로 추출된다.
도 2에 도시된 트랜지스터, 배선, 용량 소자 등에는 이하에 나타내는 재료를 사용할 수 있다. 또한, 이들 재료는 본 실시형태에서 나타내는 각 구성예에서의 가시광을 투과하는 반도체층 및 도전층에도 적용할 수 있다.
트랜지스터가 가지는 반도체막은, 가시광에 대한 투과성을 가지는 반도체 재료를 사용하여 형성할 수 있다. 가시광에 대한 투과성을 가지는 반도체 재료로서는, 금속 산화물, 또는 산화물 반도체(Oxide Semiconductor) 등을 들 수 있다. 산화물 반도체는, 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 이들에 더하여, 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되어 있어도 좋다.
트랜지스터가 가지는 도전막은 가시광에 대한 투과성을 가지는 도전성 재료를 사용하여 형성할 수 있다. 가시광에 대한 투과성을 가지는 도전성 재료는, 인듐, 아연, 주석 중에서 선택된 1종류, 또는 복수 종류를 포함하는 것이 바람직하다. 구체적으로는, In 산화물, In-Sn 산화물(ITO: Indium Tin Oxide라고도 함), In-Zn 산화물, In-W 산화물, In-W-Zn 산화물, In-Ti 산화물, In-Sn-Ti 산화물, In-Sn-Si 산화물, Zn 산화물, Ga-Zn 산화물 등을 들 수 있다.
또한 트랜지스터가 가지는 도전막에 불순물 원소를 함유시키는 등으로 저저항화시킨 산화물 반도체를 사용하여도 좋다. 상기 저저항화시킨 산화물 반도체는 산화물 도전체(OC: Oxide Conductor)라고 할 수 있다.
예를 들어 산화물 도전체는 산화물 반도체에 산소 결손을 형성하고, 상기 산소 결손에 수소를 첨가함으로써 전도대 근방에 도너 준위가 형성된다. 산화물 반도체에 도너 준위가 형성됨으로써 산화물 반도체는 도전성이 높아져 도전체화한다.
또한 산화물 반도체는 에너지 갭이 크기 때문에(예를 들어 에너지 갭이 2.5eV 이상임) 가시광에 대하여 투광성을 가진다. 또한 상술한 바와 같이 산화물 도전체는 전도대 근방에 도너 준위를 가지는 산화물 반도체이다. 따라서 산화물 도전체는 도너 준위에 의한 흡수의 영향이 작고, 가시광에 대하여 산화물 반도체와 같은 정도의 투광성을 가진다.
또한 산화물 도전체는 트랜지스터가 가지는 반도체막에 포함되는 금속 원소를 1종류 이상 가지는 것이 바람직하다. 동일한 금속 원소를 가지는 산화물 반도체를, 트랜지스터를 구성하는 층들 중 2층 이상에 사용함으로써 제조 장치(예를 들어 성막 장치, 가공 장치 등)를 2 이상의 공정에서 공통적으로 사용할 수 있게 되기 때문에, 제조 비용을 억제할 수 있다.
본 실시형태에 도시된 표시 장치가 가지는 화소의 구성으로 함으로써, 백라이트 유닛으로부터 사출되는 광을 효율적으로 사용할 수 있다. 따라서, 소비전력이 억제된, 우수한 표시 장치를 제공할 수 있다.
<표시 장치의 구성예 2>
다음으로, 도 3 내지 도 8을 사용하여 본 실시형태의 표시 장치에 대하여 설명한다.
우선, 도 3 내지 도 5를 사용하여, 표시 장치(100A)에 대하여 설명한다.
도 3은, 표시 장치(100A)의 사시도이다. 도 3에서는 명료화를 위하여 편광판(130) 등의 구성 요소를 생략하여 도시하였다. 도 3에서는 기판(61)을 파선으로 도시하였다.
도 4는 표시 장치(100A)의 단면도이다.
도 5에 표시 장치(100A)가 가지는 트랜지스터(201A) 및 트랜지스터(206A)의 제작 방법을 설명하는 단면도를 도시하였다.
도 3에 도시된 표시 장치(100A)는, 표시부(62) 및 구동 회로부(64)를 가진다. 표시 장치(100A)에는 FPC(72) 및 IC(73)가 실장되어 있다.
표시부(62)는 복수의 화소를 가지고 화상을 표시하는 기능을 가진다.
화소는 복수의 부화소를 가진다. 예를 들어 적색을 나타내는 부화소, 녹색을 나타내는 부화소, 및 청색을 나타내는 부화소에 의하여 하나의 화소가 구성됨으로써 표시부(62)에서는 풀 컬러 표시를 수행할 수 있다. 또한 부화소가 나타내는 색은 적색, 녹색, 청색에 한정되지 않는다. 화소에는 예를 들어 백색, 황색, 마젠타, 또는 시안 등의 색을 나타내는 부화소를 사용하여도 좋다. 또한 본 명세서 등에서 부화소를 단순히 화소라고 표기하는 경우가 있다.
표시 장치(100A)는 주사선 구동 회로 및 신호선 구동 회로 중 한쪽 또는 양쪽을 가져도 좋다. 또는 주사선 구동 회로 및 신호선 구동 회로의 양쪽을 가지지 않아도 된다. 표시 장치(100A)가 터치 센서 등의 센서를 가지는 경우, 표시 장치(100A)는 센서 구동 회로를 가져도 좋다. 본 실시형태에서는 구동 회로부(64)로서 주사선 구동 회로를 가지는 예를 나타낸다. 주사선 구동 회로는 표시부(62)가 가지는 주사선에 주사 신호를 출력하는 기능을 가진다.
표시 장치(100A)에서는 IC(73)가 COG 방식 등의 실장 방식에 의하여 기판(51)에 실장된다. IC(73)는 예를 들어 신호선 구동 회로, 주사선 구동 회로, 및 센서 구동 회로 중 하나 또는 복수를 가진다.
표시 장치(100A)에는 FPC(72)가 전기적으로 접속된다. FPC(72)를 통하여 IC(73) 및 구동 회로부(64)에는 외부로부터 신호 및 전력이 공급된다. 또한 FPC(72)를 통하여 IC(73)로부터 외부로 신호를 출력할 수 있다.
FPC(72)에는 IC가 실장되어 있어도 좋다. 예를 들어 FPC(72)에는 신호선 구동 회로, 주사선 구동 회로, 및 센서 구동 회로 중 하나 또는 복수를 가지는 IC가 실장되어 있어도 좋다.
표시부(62) 및 구동 회로부(64)에는 배선(65)으로부터 신호 및 전력이 공급된다. 상기 신호 및 전력은 IC(73)로부터, 또는 FPC(72)를 통하여 외부로부터 배선(65)에 입력된다.
도 4는 표시 장치(100A)의 표시부(62), 구동 회로부(64), 및 배선(65)을 포함하는 단면도이다. 도 4 이후에 도시된 표시 장치의 단면도에서는, 표시부(62)로서 1개의 부화소의 표시 영역(68)과 그 주위에 위치하는 비표시 영역(66)을 도시하였다.
표시 장치(100A)는, 수평 전계 방식의 액정 소자를 사용한 투과형 액정 표시 장치의 일례이다.
도 4에 도시된 바와 같이, 표시 장치(100A)는, 기판(51), 트랜지스터(201A), 트랜지스터(206A), 액정 소자(40), 배향막(133a), 배향막(133b), 접속부(204), 접착층(141), 착색층(131), 차광층(132), 오버 코트(121), 기판(61), 및 편광판(130) 등을 가진다.
표시 장치(100A)는 표시부(62)에 트랜지스터(206A)를 가진다. 또한, 표시 장치(100A)는 구동 회로부(64)에 트랜지스터(201A)를 가진다.
트랜지스터(206A)는 가시광을 투과하는 영역을 가지고, 상기 영역은 표시 영역(68)에 포함되어 있다. 트랜지스터(206A)는 가시광을 차단하는 영역을 가지고, 상기 영역은 비표시 영역(66)에 포함되어 있다.
한편, 트랜지스터(201A)는 구동 회로부(64)에 제공되어 있기 때문에, 가시광을 투과하는 영역의 유무는 불문한다.
트랜지스터(206A)는 도전층(221), 절연층(211), 반도체층(231), 도전층(222a), 도전층(222b), 절연층(225), 및 도전층(223)을 가진다.
트랜지스터(201A)는 도전층(291), 절연층(211), 반도체층(293), 도전층(294a), 도전층(294b), 절연층(295), 및 도전층(296)을 가진다.
반도체층(231)은 절연층(211)을 개재(介在)하여 도전층(221)과 중첩된다. 반도체층(231)은 절연층(225)을 개재하여 도전층(223)과 중첩된다.
반도체층(293)은 절연층(211)을 개재하여 도전층(291)과 중첩된다. 반도체층(293)은 절연층(295)을 개재하여 도전층(296)과 중첩된다. 반도체층(293)은 도 5의 (D)에 도시된 바와 같이, 채널 영역(293a)과 한 쌍의 저저항 영역(293b)(소스 영역 및 드레인 영역이라고도 할 수 있음)을 가진다. 또한, 본 명세서 및 도면 등에서는 채널 영역(293a) 및 저저항 영역(293b)을 합쳐 반도체층(293)이라고 나타내는 경우가 있다. 한 쌍의 저저항 영역(293b) 사이에 채널 영역(293a)이 제공되어 있다. 또한, 도 4 및 도 5의 (E)에 도시된 바와 같이, 한 쌍의 저저항 영역(293b) 중 한쪽은 도전층(294a)과 전기적으로 접속되고, 다른 쪽은 도전층(294b)과 전기적으로 접속된다.
반도체층(231) 및 반도체층(293)은 금속 산화물을 가진다. 반도체층(231)은 인듐을 포함하는 것이 바람직하고, In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)막인 것이 더 바람직하다. 금속 산화물의 자세한 내용은 후술한다.
도전층(222a) 및 도전층(222b)은 각각 반도체층(231)과 접속한다. 도전층(222a) 및 도전층(222b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 도전층(222a)은 신호선(224)과 전기적으로 접속된다. 도전층(222b)은 화소 전극(111)과 전기적으로 접속된다.
도전층(222a) 및 도전층(222b)은 가시광을 투과하는 도전성 재료를 사용하여 형성된다. 이로써, 화소 전극(111)과 트랜지스터의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한, 표시 장치의 소비전력을 저감할 수 있다.
도전층(221) 및 도전층(296)은 각각 게이트로서 기능한다. 도전층(221)은 게이트 및 주사선으로서 기능하는 것이 바람직하다.
도전층(223) 및 도전층(291)은 각각 백 게이트로서 기능한다.
도전층(294a) 및 도전층(294b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다.
도전층(222a) 및 도전층(222b)에 사용할 수 있는 가시광을 투과하는 도전성 재료는, 구리나 알루미늄 등의 가시광을 차단하는 도전성 재료와 비교하여 저항률이 큰 경우가 있다. 주사선 및 신호선 등의 버스 라인은, 신호 지연을 방지하기 위하여 저항률이 작은 도전성 재료(금속 재료)를 사용하여 형성하는 것이 바람직하다. 다만, 화소의 크기나 버스 라인의 폭, 버스 라인의 두께 등에 따라서는, 버스 라인에 가시광을 투과하는 도전성 재료를 사용할 수 있다.
구체적으로는, 도전층(221), 도전층(291), 신호선(224), 도전층(294a), 및 도전층(294b)은, 저항률이 작은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 각각 금속, 합금 등 저항률이 낮은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 가시광을 차단하는 도전성 재료를 사용하여 형성되어도 좋다.
도전층(221) 및 도전층(291)에 가시광을 차단하는 도전층을 사용함으로써, 백라이트의 광이 반도체층(231)의 채널 영역 및 반도체층(293)의 채널 영역에 조사되는 것을 억제할 수 있다. 이와 같이, 반도체층의 채널 영역을, 가시광을 차단하는 도전층과 중첩시키면, 광으로 인한 트랜지스터의 특성 변동을 억제할 수 있다. 이로써, 트랜지스터의 신뢰성을 높일 수 있다.
반도체층(231)의 기판(61) 측에 차광층(132)이 제공되고, 반도체층(231)의 기판(51) 측에 가시광을 차단하는 도전층(221)이 제공되어 있음으로써, 외광 및 백라이트의 광이 채널 영역에 조사되는 것을 억제할 수 있다.
본 발명의 일 형태에서, 가시광을 차단하는 도전층은, 반도체층의 일부와 중첩되고, 반도체층의 다른 일부와는 중첩되지 않아도 된다. 예를 들어, 가시광을 차단하는 도전층은 적어도 채널 영역과 중첩되어 있으면 좋다.
절연층(211), 절연층(225), 및 절연층(295)은 각각 게이트 절연층으로서 기능한다.
트랜지스터(201A) 및 트랜지스터(206A)는 각각 채널의 위아래에 게이트가 제공되어 있는 트랜지스터이다.
도전층(221) 및 도전층(223)은 전기적으로 접속되어 있는 것이 바람직하다. 마찬가지로, 도전층(291) 및 도전층(296)은 전기적으로 접속되어 있는 것이 바람직하다. 2개의 게이트가 전기적으로 접속되어 있는 구성의 트랜지스터는, 다른 트랜지스터와 비교하여 전계 효과 이동도를 높일 수 있어, 온 전류를 증대시킬 수 있다. 그 결과, 고속 동작이 가능한 회로를 제작할 수 있다. 또한 회로부의 점유 면적을 축소할 수 있게 된다. 온 전류가 큰 트랜지스터를 적용함으로써, 표시 장치를 대형화 또는 고정세화하여 배선 수가 증대하더라도, 각 배선에서의 신호 지연을 저감할 수 있어, 표시 불균일을 억제할 수 있다. 또한, 회로부의 점유 면적을 축소할 수 있기 때문에, 표시 장치의 슬림 베젤화가 가능하다. 또한, 이와 같은 구성을 적용함으로써, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
도전층(223) 및 도전층(296)에는 각각 금속 재료 및 산화물 도전체 중 한쪽을 단층으로, 또는 양쪽을 적층하여 사용할 수 있다.
트랜지스터(206A)는 반도체층(231)으로서 산화물 반도체층을 사용하고, 도전층(223)에 산화물 도전체(OC)층(이하 산화물 도전층이라고도 표기함)을 사용하는 구성으로 할 수 있다. 마찬가지로, 트랜지스터(201A)는 반도체층(293)으로서 산화물 반도체층을 사용하고, 도전층(296)에 산화물 도전층을 사용하는 구성으로 할 수 있다. 이때, 산화물 반도체층과 산화물 도전층을, 산화물 반도체를 사용하여 형성하는 것이 바람직하다.
트랜지스터(201A) 및 트랜지스터(206A)는, 절연층(212), 절연층(213), 및 절연층(215)으로 덮여 있다. 또한, 절연층(212) 및 절연층(213)을, 트랜지스터의 구성 요소로 간주할 수 있다. 트랜지스터는, 트랜지스터를 구성하는 반도체로의 불순물의 확산을 억제하는 효과를 나타내는 절연층으로 덮여 있는 것이 바람직하다. 절연층(215)은 평탄화층으로서 기능할 수 있다.
절연층(211), 절연층(225), 및 절연층(295)은 각각 과잉 산소 영역을 가지는 것이 바람직하다. 게이트 절연층이 과잉 산소 영역을 가짐으로써, 채널 영역 내에 과잉 산소를 공급할 수 있다. 채널 영역에 형성될 수 있는 산소 결손을 과잉 산소에 의하여 보전할 수 있기 때문에, 신뢰성이 높은 트랜지스터를 제공할 수 있다.
절연층(212)은, 질소 또는 수소를 가지는 것이 바람직하다. 절연층(212)과 반도체층(293)의 저저항 영역이 접함으로써, 절연층(212) 내의 질소 또는 수소가 저저항 영역 내에 첨가된다. 저저항 영역은 질소 또는 수소가 첨가됨으로써 캐리어 밀도가 높아진다. 또는, 절연층(213)이 질소 또는 수소를 가지고, 절연층(212)이 질소 또는 수소를 투과함으로써, 질소 또는 수소가 저저항 영역 내에 첨가되어도 좋다.
트랜지스터(201A)는, 트랜지스터(206A)보다 전계 효과 이동도가 높고, 온 전류가 높은 구조이다. 또한, 트랜지스터(201A)는, 트랜지스터(206A)보다 기생 용량이 작은 구조이다. 그러므로, 트랜지스터의 크기가 작아도 고속 동작이 가능하다. 구동 회로부(64)의 면적을 축소할 수 있다. 따라서, 표시 장치의 비표시 영역의 면적을 축소할 수 있어, 슬림 베젤의 표시 장치를 실현할 수 있다.
여기서, 트랜지스터(206A)의 채널 길이는 도전층(222a)과 도전층(222b) 사이의 거리이고, 트랜지스터(201A)의 채널 길이는 도전층(296)의 길이이다. 그러나, 실제의 트랜지스터 특성에서는, 반도체층(293)의 한 쌍의 저저항 영역 사이의 거리가 트랜지스터(201A)의 실효적인 채널 길이가 된다. 프로세스 조건에 따라서는, 도전층(296)의 단부에서 저저항 영역과 채널 영역이 구분되지 않고, 저저항 영역이 도전층(296)의 단부보다 채널 방향으로 진행되어 있는 경우가 있다. 이 경우, 트랜지스터(201A)의 유효 채널 길이가 짧아지기 때문에, 전계 효과 이동도가 외관상으로 향상되는 효과를 나타낸다. 이것으로도, 트랜지스터(201A)는 전계 효과 이동도가 높고, 온 전류가 높은 구조라고 할 수 있다.
또한, 트랜지스터(201A) 및 트랜지스터(206A)에서는 반도체층에 금속 산화물을 사용한다.
금속 산화물을 사용한 트랜지스터는, 그 낮은 오프 전류에 의하여 트랜지스터를 통하여 용량에 축적된 전하를 장기간에 걸쳐 유지할 수 있다. 이와 같은 트랜지스터를 화소에 적용함으로써, 표시한 화상의 계조를 유지하면서 구동 회로를 정지할 수도 있게 된다. 그 결과, 소비전력이 매우 저감된 표시 장치를 실현할 수 있다.
또한, 트랜지스터의 반도체층이 금속 산화물을 가지면, 소스, 드레인 사이의 절연 내압을 높일 수 있다. 그 결과, 트랜지스터의 신뢰성을 높일 수 있다.
트랜지스터는, 고순도화하고 산소 결손의 형성을 억제한 금속 산화물을 가지는 것이 바람직하다. 이로써, 트랜지스터의 오프 전류를 낮출 수 있다. 예를 들어 화소의 트랜지스터에서는, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 전원 온 상태에서는 기록 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 적게 할 수 있기 때문에, 소비전력을 억제하는 효과를 나타낸다.
본 발명의 일 형태에서는, 표시부(62)의 트랜지스터와 구동 회로부(64)의 트랜지스터를 동일 기판 위에 형성한다. 그리고, 구동 회로부(64)의 트랜지스터로서 고속 구동이 가능한 트랜지스터를 형성할 수 있다. 즉, 구동 회로로서, 별도로 실리콘 웨이퍼 등으로 형성된 반도체 장치를 사용할 필요가 없기 때문에, 표시 장치의 부품 점수를 삭감할 수 있다. 또한, 표시부(62)에서도, 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질의 화상을 제공할 수 있다.
표시 영역(68)에는 액정 소자(40)가 제공되어 있다. 액정 소자(40)는 FFS(Fringe Field Switching) 모드가 적용된 액정 소자이다.
액정 소자(40)는 화소 전극(111), 공통 전극(112), 및 액정층(113)을 가진다. 화소 전극(111)과 공통 전극(112) 사이에 생기는 전계에 의하여, 액정층(113)의 배향을 제어할 수 있다. 액정층(113)은 배향막(133a)과 배향막(133b) 사이에 위치한다.
화소 전극(111)은 도전층(222b)과 전기적으로 접속된다.
공통 전극(112)은 빗살 형상의 상면 형상(평면 형상이라고도 함) 또는 슬릿이 제공된 상면 형상을 가져도 좋다. 공통 전극(112)에는 하나 또는 복수의 개구를 제공할 수 있다.
화소 전극(111)과 공통 전극(112) 사이에는 절연층(220)이 제공되어 있다. 화소 전극(111)은 절연층(220)을 개재하여 공통 전극(112)과 중첩되는 부분을 가진다. 또한, 화소 전극(111)과 착색층(131)이 중첩되는 영역에서, 화소 전극(111) 위에 공통 전극(112)이 배치되지 않은 부분을 가진다.
액정층(113)과 접하는 배향막을 제공하는 것이 바람직하다. 배향막은 액정층(113)의 배향을 제어할 수 있다. 표시 장치(100A)에서는, 공통 전극(112) 및 절연층(220)과 액정층(113) 사이에 배향막(133a)이 위치하고, 오버 코트(121)와 액정층(113) 사이에 배향막(133b)이 위치하고 있다.
액정 재료에는, 유전율의 이방성(Δε)이 양인 포지티브형 액정 재료와, 음인 네거티브형 액정 재료가 있다. 본 발명의 일 형태에서는 어느 재료를 사용할 수도 있고, 적용하는 모드 및 설계에 따라 최적의 액정 재료를 사용할 수 있다.
또한, 여기서는 액정 소자(40)로서 FFS 모드가 적용된 소자를 사용하였지만, 이에 한정되지 않고 다양한 모드가 적용된 액정 소자를 사용할 수 있다. 예를 들어, VA(Vertical Alignment) 모드, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, ECB(Electrically Controlled Birefringence) 모드, VA-IPS 모드, 게스트 호스트 모드 등이 적용된 액정 소자를 사용할 수 있다.
또한, 표시 장치(100A)에 노멀리 블랙형 액정 표시 장치, 예를 들어 수직 배향(VA) 모드를 채용한 투과형 액정 표시 장치를 적용하여도 좋다. 수직 배향 모드로서는, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV(Advanced Super View) 모드 등을 사용할 수 있다.
또한, 액정 소자는 액정의 광학 변조 작용에 의하여 광의 투과 또는 비 투과를 제어하는 소자이다. 액정의 광학적 변조 작용은 액정에 가해지는 전계(가로 방향의 전계, 세로 방향의 전계, 또는 비스듬한 방향의 전계를 포함함)에 의하여 제어된다. 액정 소자에 사용되는 액정으로서는, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer Dispersed Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.
또한 횡전계 방식을 채용하는 경우, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온시켜 갈 때 콜레스테릭상으로부터 등방상으로 전이(轉移)하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서만 발현하기 때문에, 온도 범위를 개선하기 위하여 5중량% 이상의 키랄제를 혼합시킨 액정 조성물을 액정층(113)에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 응답 속도가 짧고 광학적 등방성을 나타낸다. 또한 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 배향 처리가 불필요하며 시야각 의존성이 작다. 또한, 배향막을 제공할 필요가 없으므로 러빙 처리도 불필요하게 되어, 러빙 처리에 기인한 정전 파괴를 방지할 수 있고, 제작 공정 중에서의 액정 표시 장치의 불량이나 파손을 경감시킬 수 있다.
표시 장치(100A)는 투과형 액정 표시 장치이기 때문에, 화소 전극(111) 및 공통 전극(112)의 양쪽에 가시광을 투과하는 도전성 재료를 사용한다. 또한, 트랜지스터(206A)가 가지는 도전층의 하나 또는 복수에 가시광을 투과하는 도전성 재료를 사용한다. 이로써, 표시 영역(68)에 트랜지스터(206A)의 적어도 일부를 제공할 수 있다. 도 4에서는, 도전층(222b)에 가시광을 투과하는 도전성 재료를 사용하는 경우를 예로 들어 설명한다.
가시광을 투과하는 도전성 재료로서는, 예를 들어, 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 1종류 이상을 포함하는 재료를 사용하면 좋다. 구체적으로는, 산화 인듐, 인듐 주석 산화물(ITO), 인듐 아연 산화물, 텅스텐을 포함하는 인듐 산화물, 텅스텐을 포함하는 인듐 아연 산화물, 타이타늄을 포함하는 인듐 산화물, 타이타늄을 포함하는 ITO, 산화 아연(ZnO), 갈륨을 포함하는 ZnO, 또는 실리콘을 포함하는 ITO(ITSO) 등의 가시광에 대한 투과성을 가지는 도전성 재료를 들 수 있다. 또한, 그래핀을 포함하는 막을 사용할 수도 있다. 그래핀을 포함하는 막은, 예를 들어 산화 그래핀을 포함하는 막을 환원하여 형성할 수 있다. 또는, 반도체층의 재료로서 사용할 수 있는 금속 산화물을 저저항화시킨, 상술한 산화물 도전체(OC)를 사용할 수 있다.
도전층(222b), 화소 전극(111), 및 공통 전극(112) 중 하나 또는 복수에 산화물 도전층을 사용하는 것이 바람직하다. 산화물 도전층은 트랜지스터(206A)의 반도체층에 포함되는 금속 원소를 1종류 이상 가지는 것이 바람직하다. 예를 들어, 도전층(222b)은, 인듐을 포함하는 것이 바람직하고, In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)막인 것이 더 바람직하다. 마찬가지로, 화소 전극(111) 및 공통 전극(112)은 각각 인듐을 포함하는 것이 바람직하고, In-M-Zn 산화물막인 것이 더 바람직하다.
도전층(222b), 화소 전극(111), 및 공통 전극(112) 중 하나 또는 복수를, 산화물 반도체를 사용하여 형성하여도 좋다. 동일한 금속 원소를 가지는 산화물 반도체를, 표시 장치를 구성하는 층 중 2층 이상에 사용함으로써, 제조 장치(예를 들어 성막 장치, 가공 장치 등)를 2개 이상의 공정에서 공통적으로 사용할 수 있게 되기 때문에, 제조 비용을 억제할 수 있다.
산화물 반도체는, 막 내의 산소 결손 및 막 내의 수소, 물 등의 불순물 농도 중 적어도 한쪽에 의하여 저항을 제어할 수 있는 반도체 재료이다. 그러므로, 산화물 반도체층에 산소 결손 및 불순물 농도 중 적어도 한쪽이 증가하는 처리, 또는 산소 결손 및 불순물 농도 중 적어도 한쪽이 저감되는 처리를 선택함으로써, 산화물 도전층이 가지는 저항률을 제어할 수 있다.
또한, 이와 같이 산화물 반도체를 사용하여 형성된 산화물 도전층은, 캐리어 밀도가 높고 저항이 낮은 산화물 반도체층, 도전성을 가지는 산화물 반도체층, 또는 도전성이 높은 산화물 반도체층이라고도 할 수 있다.
또한, 산화물 반도체층과 산화물 도전층을 동일한 금속 원소로 형성함으로써, 제조 비용을 저감시킬 수 있다. 예를 들어, 동일한 금속 조성의 금속 산화물 타깃을 사용함으로써 제조 비용을 저감시킬 수 있다. 또한, 동일한 금속 조성의 금속 산화물 타깃을 사용함으로써, 산화물 반도체층을 가공할 때의 에칭 가스 또는 에칭액을 공통적으로 사용할 수 있다. 다만, 산화물 반도체층과 산화물 도전층은 동일한 금속 원소를 가져도 조성이 상이한 경우가 있다. 예를 들어, 표시 장치의 제작 공정 중에서, 막 내의 금속 원소가 이탈되어 상이한 금속 조성이 되는 경우가 있다.
예를 들어, 절연층(220)에 수소를 포함하는 질화 실리콘막을 사용하고, 화소 전극(111)에 산화물 반도체를 사용하면, 절연층(220)으로부터 공급되는 수소에 의하여 산화물 반도체의 도전율을 높일 수 있다.
표시 장치(100A)의 액정층(113)보다 기판(61) 측에는 착색층(131) 및 차광층(132)이 제공되어 있다. 착색층(131)은 적어도 부화소의 표시 영역(68)과 중첩되는 부분에 위치한다. 화소(부화소)가 가지는 비표시 영역(66)에는 차광층(132)이 제공되어 있다. 차광층(132)은 트랜지스터(206A)의 적어도 일부와 중첩된다.
착색층(131) 및 차광층(132)과 액정층(113) 사이에는 오버 코트(121)를 제공하는 것이 바람직하다. 오버 코트(121)는 착색층(131) 및 차광층(132) 등에 포함되는 불순물이 액정층(113)으로 확산되는 것을 억제할 수 있다.
기판(51) 및 기판(61)은 접착층(141)에 의하여 접합되어 있다. 기판(51), 기판(61), 및 접착층(141)에 둘러싸인 영역에 액정층(113)이 밀봉되어 있다.
표시 장치(100A)를 투과형 액정 표시 장치로서 기능시키는 경우, 편광판을, 표시부(62)를 끼우도록 2개 배치한다. 도 4에서는 기판(61) 측의 편광판(130)을 도시하였다. 기판(51) 측에 제공된 편광판보다 외측에 배치된 백라이트로부터의 광(45)은 편광판을 통하여 입사된다. 이때, 화소 전극(111)과 공통 전극(112) 사이에 공급되는 전압에 의하여 액정층(113)의 배향을 제어하여, 광의 광학 변조를 제어할 수 있다. 즉, 편광판(130)을 통하여 사출되는 광의 강도를 제어할 수 있다. 또한, 입사광은 착색층(131)에 의하여 특정 파장 영역 이외의 광이 흡수되기 때문에, 사출되는 광은 예를 들어 적색, 청색, 또는 녹색을 나타내는 광이 된다.
또한, 편광판에 더하여, 예를 들어 원 편광판을 사용할 수 있다. 원 편광판으로서는, 예를 들어 직선 편광판과 1/4 파장 위상차판을 적층한 것을 사용할 수 있다. 원 편광판에 의하여, 표시 장치의 표시의 시야각 의존을 저감할 수 있다.
또한, 액정 소자(40)는, 게스트·호스트 액정 모드를 사용하여 구동되는 것이 바람직하다. 게스트·호스트 액정 모드를 사용하는 경우, 편광판을 사용하지 않아도 된다. 편광판에 의한 광의 흡수를 저감할 수 있기 때문에, 광 추출 효율을 높이고, 표시 장치의 표시를 밝게 할 수 있다.
접속부(204)에서는 배선(65)과 도전층(251)이 서로 접속되고, 도전층(251)과 접속체(242)는 서로 접속되어 있다. 즉, 접속부(204)에서는, 배선(65)이 도전층(251)과 접속체(242)를 통하여 FPC(72)와 전기적으로 접속되어 있다. 이와 같은 구성으로 함으로써, FPC(72)로부터 배선(65)에 신호 및 전력을 공급할 수 있다.
배선(65)은, 트랜지스터(201A)가 가지는 도전층(294a, 및 294b) 및 트랜지스터(206A)가 가지는 신호선(224)과 동일한 재료, 동일한 공정에서 형성할 수 있다. 도전층(251)은, 액정 소자(40)가 가지는 화소 전극(111)과 동일한 재료, 동일한 공정에서 형성할 수 있다. 이와 같이, 접속부(204)를 구성하는 도전층을 표시부(62)나 구동 회로부(64)에 사용하는 도전층과 동일한 재료, 동일한 공정에서 제작하면, 공정 수의 증가를 방지할 수 있어 바람직하다.
구동 회로부(64)와 표시부(62)는 각각 복수의 구조의 트랜지스터를 가져도 좋다. 예를 들어, 주사선 구동 회로가 가지는 시프트 레지스터 회로, 버퍼 회로, 및 보호 회로 중 하나 이상의 회로에 2개의 게이트가 전기적으로 접속되어 있는 구성의 트랜지스터를 사용하는 것이 바람직하다.
[트랜지스터(201A) 및 트랜지스터(206A)의 제작 방법]
다음으로, 표시 장치(100A)에서의 트랜지스터(201A)와 트랜지스터(206A)의 제작 방법에 대하여, 도 5를 사용하여 설명한다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 각각 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 성막(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법의 예로서, 플라스마 화학 기상 퇴적(PECVD)법 및 열 CVD법 등을 들 수 있다. 열 CVD법의 예로서, 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법을 들 수 있다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 각각 스핀 코팅, 딥 코팅, 스프레이 도포, 잉크젯 인쇄, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법에 의하여 형성할 수 있다.
표시 장치를 구성하는 박막은, 포토리소그래피법 등을 사용하여 가공할 수 있다. 또는, 차폐 마스크를 사용한 성막 방법에 의하여, 섬 형상의 박막을 형성하여도 좋다. 또는, 나노 임프린트법, 샌드 블라스트법, 또는 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법으로서는, 가공하려고 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하여 레지스트 마스크를 제거하는 방법과, 감광성을 가지는 박막을 성막한 후에 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이 있다.
포토리소그래피법에서, 노광에 사용하는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 및 이들을 혼합시킨 광을 들 수 있다. 그 외에, 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한, 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 노광에 사용하는 광으로서는, 극단 자외광(EUV: Extreme Ultra-violet) 및 X선 등을 들 수 있다. 또한, 노광에 사용하는 광 대신에, 전자 빔을 사용할 수도 있다. 극단 자외광, X선 또는 전자 빔을 사용하면, 매우 미세한 가공이 가능하게 되기 때문에 바람직하다. 또한, 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우에는 포토 마스크는 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드 블라스트법 등을 사용할 수 있다.
우선, 기판(51) 위에 도전층(221) 및 도전층(291)을 형성한다. 다음으로, 기판(51) 위, 도전층(221) 위, 및 도전층(291) 위에 절연층(211)을 형성한다. 다음으로, 절연층(211) 위에 반도체층(231) 및 반도체층(293)을 형성한다(도 5의 (A)).
이와 같이, 트랜지스터(201A)의 백 게이트로서 기능하는 도전층(291)과 트랜지스터(206A)의 게이트로서 기능하는 도전층(221)은 동일한 공정에서 형성할 수 있다. 또한, 절연층(211)은 트랜지스터(201A)의 게이트 절연층과 트랜지스터(206A)의 게이트 절연층을 겸할 수 있다. 또한, 트랜지스터(201A)의 반도체층(293)과 트랜지스터(206A)의 반도체층(231)은 동일한 공정에서 형성할 수 있다.
기판(51)은 반송이 용이하게 될 정도로 강성을 가지고, 또한 제작 공정에서 가해지는 온도에 대하여 내열성을 가진다. 기판(51)에 사용할 수 있는 재료로서는, 예를 들어 유리, 석영, 세라믹, 사파이어, 수지, 반도체, 금속 또는 합금 등을 들 수 있다. 유리로서는, 예를 들어 무알칼리 유리, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리 등을 들 수 있다.
기판(51) 위에 하지막으로서 산화 실리콘막, 산화질화 실리콘막, 질화 실리콘막, 또는 질화산화 실리콘막 등의 절연층을 형성하는 것이 바람직하다. 예를 들어, 기판(51)으로서 유리를 사용하는 경우, 하지막을 형성함으로써 유리에 포함되는 불순물 등이 트랜지스터 측에 들어가는 것을 방지할 수 있다.
도전층(221) 및 도전층(291)은, 도전막을 성막한 후 레지스트 마스크를 형성하고, 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다. 이후에서 설명하는 다른 도전층에 대해서도 형성 방법은 같다.
도전층(221) 및 도전층(291)에는 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금을 단층 구조 또는 적층 구조로서 사용할 수 있다.
절연층(211)으로서는, 예를 들어 질화 실리콘막, 산화질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막 등의 무기 절연막을 사용할 수 있다. 또한, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또한, 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다.
반도체층에 금속 산화물을 사용하는 경우, 절연층(211)은 상기 반도체층과 접하는 산화물 절연층을 가지는 것이 바람직하다. 이로써, 반도체층과의 계면 특성을 향상시킬 수 있다. 예를 들어, 절연층(211)은 도전층(221) 위 및 도전층(291) 위의 질화물 절연층과, 질화물 절연층 위의 산화물 절연층을 가지는 것이 바람직하다. 또한, 절연층(211)이 가열에 의하여 산소를 방출하는 산화물 절연층을 가지면, 가열 처리에 의하여 절연층(211)에 포함되는 산소를 반도체층(금속 산화물)으로 이동시킬 수 있어 바람직하다.
반도체층(231) 및 반도체층(293)은 금속 산화물막을 성막한 후, 레지스트 마스크를 형성하고, 상기 금속 산화물막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
금속 산화물막은 인듐을 포함하는 것이 바람직하고, In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)막인 것이 더 바람직하다.
금속 산화물은 에너지 갭이 2eV 이상인 것이 바람직하고, 2.5eV 이상인 것이 더 바람직하고, 3eV 이상인 것이 더욱 바람직하다. 이와 같이, 에너지 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
금속 산화물막은 스퍼터링법에 의하여 형성할 수 있다. 그 외에, PLD법, PECVD법, 열 CVD법, ALD법, 진공 증착법 등을 사용하여도 좋다.
다음으로, 반도체층(231)에 접하는 도전층(222a) 및 도전층(222b)을 형성한다(도 5의 (B)).
도전층(222a) 및 도전층(222b)에는 산화 인듐, ITO, 인듐 아연 산화물, 텅스텐을 포함하는 인듐 산화물, 텅스텐을 포함하는 인듐 아연 산화물, 타이타늄을 포함하는 인듐 산화물, 타이타늄을 포함하는 ITO, ZnO, 갈륨을 포함하는 ZnO, 또는 ITSO 등의 가시광에 대한 투과성을 가지는 도전성 재료를 사용할 수 있다. 또는, 반도체층의 재료로서 사용할 수 있는 금속 산화물을 저저항화시킨, 상술한 산화물 도전체(OC)를 사용할 수 있다.
다음으로, 반도체층(231) 위에 절연층(225) 및 도전층(223)을 형성한다. 이 공정과 동시에, 반도체층(293) 위에 절연층(295) 및 도전층(296)을 형성한다(도 5의 (C)).
이와 같이, 트랜지스터(201A)의 게이트로서 기능하는 도전층(296)과 트랜지스터(206A)의 백 게이트로서 기능하는 도전층(223)은, 동일한 공정에서 형성할 수 있다. 또한, 트랜지스터(201A)의 절연층(295)과 트랜지스터(206A)의 절연층(225)은, 동일한 공정에서 형성할 수 있다.
절연층(225), 절연층(295), 도전층(223), 및 도전층(296)은 절연층(225) 및 절연층(295)이 되는 절연막과, 도전층(223) 및 도전층(296)이 되는 도전막을 성막한 후 레지스트 마스크를 형성하고, 상기 절연막 및 상기 도전막을 에칭한 후에 레지스트 마스크를 제거함으로써 형성할 수 있다.
여기서는, 절연층(225)의 단부 및 도전층(223)의 단부는 반도체층(231)의 단부보다 외측에 위치하도록, 절연층(225) 및 도전층(223)을 형성한다. 또한, 절연층(295)의 단부 및 도전층(296)의 단부는, 트랜지스터(201A)의 채널 길이 방향에서, 반도체층(293)의 단부보다 내측에 위치하도록 절연층(295) 및 도전층(296)을 형성한다.
절연층(225) 및 절연층(295)의 재료로서는 절연층(211)에 사용할 수 있는 재료를 원용할 수 있다.
반도체층에 금속 산화물을 사용하는 경우, 절연층(225) 및 절연층(295)은 상기 반도체층과 접하는 산화물 절연층을 가지는 것이 바람직하다. 이로써, 반도체층과의 계면 특성을 향상시킬 수 있다. 예를 들어, 절연층(225) 및 절연층(295)은 반도체층 위의 산화물 절연층과 산화물 절연층 위의 질화물 절연층을 가지는 것이 바람직하다. 또한, 절연층(225) 및 절연층(295)이 가열에 의하여 산소를 방출하는 산화물 절연층을 가지면, 가열 처리에 의하여 절연층(225) 및 절연층(295)에 포함되는 산소를 반도체층(금속 산화물)으로 이동시킬 수 있어 바람직하다.
도전층(223) 및 도전층(296)의 재료로서는 도전층(221) 및 도전층(291)에 사용할 수 있는 재료(금속 등), 그리고 도전층(222a) 및 도전층(222b)에 사용할 수 있는 재료(투광성을 가지는 도전성 재료 등)를 원용할 수 있다. 특히, 상술한 산화물 도전체(OC)를 사용하는 것이 바람직하다.
다음으로, 반도체층(293), 절연층(295), 도전층(296), 절연층(225), 및 도전층(223) 등을 덮도록 절연층(212)을 형성하고, 절연층(212) 위에 절연층(213)을 형성한다. 그리고, 절연층(212) 및 절연층(213)에 반도체층(293)(한 쌍의 저저항 영역(293b))에 도달하는 개구와, 도전층(222a)에 도달하는 개구를 형성한다(도 5의 (D)).
절연층(212)은 수소를 포함하는 것이 바람직하다. 절연층(212)에 포함되는 수소가 절연층(212)과 접하는 반도체층(293)으로 확산되어, 반도체층(293)의 일부가 저저항화한다. 절연층(212)에 접하는 반도체층(293)은 저저항 영역(293b)으로서 기능하기 때문에, 트랜지스터(201A)의 온 전류의 증대 및 전계 효과 이동도의 향상이 가능하다. 또한, 반도체층(293) 중 절연층(295)과 접하는 부분은 채널 영역(293a)으로서 기능한다. 저저항 영역(293b)의 저항률은 채널 영역(293a)의 저항률보다 낮다.
절연층(213)의 재료로서는, 절연층(211)에 사용할 수 있는 재료를 원용할 수 있다. 절연층(213)은 산화물 절연층을 가지는 것이 바람직하다. 예를 들어, 절연층(213)으로서 산화물 절연층과 질화물 절연층의 적층막을 사용할 수 있다.
다음으로, 절연층(212) 및 절연층(213)에 제공된 개구를 메우도록, 도전층(294a), 도전층(294b), 및 신호선(224)을 형성한다(도 5의 (E)). 도전층(294a)은 한 쌍의 저저항 영역(293b) 중 한쪽과 접속된다. 도전층(294b)은 한 쌍의 저저항 영역(293b) 중 다른 쪽과 접속된다. 신호선(224)은 도전층(222a)과 전기적으로 접속된다.
이상의 공정에 의하여, 트랜지스터(201A)와 트랜지스터(206A)를 형성할 수 있다. 상기와 같이, 트랜지스터(201A)의 제작 공정의 일부와 트랜지스터(206A)의 제작 공정의 일부는 동시에 수행할 수 있다. 이로써, 표시 장치의 제작 공정의 증가를 억제할 수 있다.
[표시 장치(100A)의 변형예]
다음으로, 표시 장치(100A)와 상이한, 트랜지스터(201A)와 트랜지스터(206A)를 사용한 표시 장치에 대하여, 도 6 및 도 7을 사용하여 설명한다. 이들 표시 장치는 표시 장치(100A)와 액정 소자(40)의 구조가 상이하다. 또한, 표시부(62)의 트랜지스터의 구성이 표시 장치(100A)와 상이한 표시 장치(100B)에 대하여, 도 8을 사용하여 설명한다. 또한, 이들 표시 장치의 사시도는 도 3에 도시된 표시 장치(100A)와 같다. 또한, 이하의 표시 장치의 구성예에서, 앞의 표시 장치와 같은 구성에 대해서는 설명을 생략하는 경우가 있다.
도 6의 (A)에 도시된 표시 장치(140A)와 상술한 표시 장치(100A)는, 화소 전극(111)과 공통 전극(112)의 형상이 상이하다.
화소 전극(111) 및 공통 전극(112)의 양쪽이, 빗살 형상의 상면 형상(평면 형상이라고도 함) 또는 슬릿이 제공된 상면 형상을 가져도 좋다.
도 6의 (A)에 도시된 표시 장치(140A)에서는, 화소 전극(111) 및 공통 전극(112)이 동일 평면 위에 제공되어 있다.
또는, 상면에서 보아, 한쪽의 전극의 슬릿의 단부와 다른 쪽의 전극의 슬릿의 단부가 정렬되어 있는 형상이어도 좋다. 이 경우의 단면도를 도 6의 (B)에 도시하였다.
또는, 상면에서 보아, 화소 전극(111) 및 공통 전극(112)이 서로 중첩되는 부분을 가져도 좋다. 이 경우의 단면도를 도 6의 (C)에 도시하였다.
또는, 표시부(62)는 상면에서 보아, 화소 전극(111) 및 공통 전극(112)의 양쪽이 제공되지 않은 부분을 가져도 좋다. 이 경우의 단면도를 도 6의 (D)에 도시하였다.
도 7에 도시된 표시 장치(140B)는, 수직 전계 방식의 액정 소자를 사용한 투과형 액정 표시 장치의 일례이다.
액정 소자(40)는 화소 전극(111), 공통 전극(112), 및 액정층(113)을 가진다. 액정층(113)은 화소 전극(111)과 공통 전극(112) 사이에 위치한다. 배향막(133a)은 화소 전극(111)에 접하여 제공되어 있다. 배향막(133b)은 공통 전극(112)에 접하여 제공되어 있다.
도 8에 도시된 표시 장치(100B)는 표시부(62)에 트랜지스터(206B)를 가진다. 또한, 표시 장치(100B)는 구동 회로부(64)에 트랜지스터(201B)를 가진다.
트랜지스터(201B)는 트랜지스터(201A)(도 4 등)와 같은 구성이다. 즉, 표시 장치(100B)와 표시 장치(100A)는 표시부(62)의 트랜지스터의 구조가 상이하고, 그 외에는 표시 장치(100A)와 같은 구성이다.
트랜지스터(206B)는 트랜지스터(206A)와 게이트로서 기능하는 도전층의 구성이 상이하다. 트랜지스터(206A)는 도전층(291)과 동일한 공정 및 동일한 재료로 형성된 도전층(221)을 가진다. 한편, 트랜지스터(206B)는 도전층(291)과 다른 공정 및 다른 재료로 형성된 도전층(229)을 가진다.
도전층(229)은 가시광을 투과하는 도전성 재료를 사용하여 형성된다. 이로써, 화소 전극(111)과 도전층(222b)의 접속부뿐만 아니라, 도전층(229)이 제공된 부분도 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한, 표시 장치의 소비전력을 저감할 수 있다. 도 8에 도시된 표시 장치(100B)는, 도전층(222a), 도전층(222b), 반도체층(231), 및 도전층(229)이 가시광을 투과하고, 신호선(224)이 가시광을 차단하는 구성이다. 트랜지스터(206B)에서, 도전층(222a)의 일부, 도전층(222b)과 화소 전극(111)의 접속부, 반도체층(231), 및 도전층(229)은 표시 영역(68)에 위치한다. 트랜지스터(206B)에서, 도전층(222a)과 신호선(224)의 접속부는 비표시 영역(66)에 위치한다.
주사선은 비표시 영역(66)에 위치하면, 가시광의 투과성이 한정되지 않고, 금속 등의 저항률이 작은 도전성 재료를 사용하여 형성할 수 있다. 그러므로, 도전층(229)은 주사선과 별도로 제공되어 있는 것이 바람직하다. 예를 들어, 도전층(291)과 동일한 공정 및 동일한 재료로 형성된 주사선과 도전층(229)이 비표시 영역(66)에서 접속되어 있는 것이 바람직하다.
상기 트랜지스터(201A)와 트랜지스터(206A)의 제작 방법에서, 도전층(229)을 형성하는 공정을 추가하고, 또한 도전층(291)을 형성하는 공정에서 도전층(221)을 동시에 형성하지 않도록 변경함으로써, 트랜지스터(201B)와 트랜지스터(206B)를 제작할 수 있다. 도전층(229)에 금속 산화물을 사용하는 경우, 도전층(291) 위에 금속 산화물이 접함으로써, 도전층(291)이 산화될 우려가 있다. 그러므로, 도전층(291)보다 앞서 도전층(229)을 형성하는 것이 바람직하다.
도 8에서는 하나의 부화소의 표시 영역(68)에, 공통 전극(112)의 개구가 하나 제공되어 있는 예를 도시하였다. 표시 장치의 고정세화에 따라, 하나의 부화소의 표시 영역(68)의 면적은 작아진다. 그러므로, 공통 전극(112)에 제공되는 개구는 복수로 한정되지 않고, 하나로 할 수 있다. 즉, 고정세한 표시 장치에서는, 화소(부화소)의 면적이 작기 때문에, 공통 전극(112)의 개구가 하나이어도, 부화소의 표시 영역 전체에 걸쳐 액정을 배향시키는 데 충분한 전계를 생성할 수 있다.
[재료에 대하여]
다음으로, 본 실시형태의 표시 장치의 각 구성 요소에 사용할 수 있는 재료 등의 자세한 내용에 대하여 설명한다. 또한, 이미 설명한 구성 요소에 대해서는 설명을 생략하는 경우가 있다. 또한, 이후에 나타내는 표시 장치 및 터치 패널, 그리고 이들의 구성 요소에도 이하의 재료를 적절히 사용할 수 있다.
본 발명의 일 형태의 표시 장치가 가지는 기판의 재질 등에 큰 제한은 없고, 다양한 기판을 사용할 수 있다. 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 반도체 기판, 세라믹 기판, 금속 기판, 또는 플라스틱 기판 등을 사용할 수 있다.
두께가 얇은 기판을 사용함으로써, 표시 장치의 경량화 및 박형화를 도모할 수 있다. 또한, 가요성을 가질 정도의 두께의 기판을 사용함으로써, 가요성을 가지는 표시 장치를 실현할 수 있다.
본 발명의 일 형태의 표시 장치가 가지는 트랜지스터는, 톱 게이트형 또는 보텀 게이트형 중 어느 구조로 하여도 좋다. 또는, 채널의 위아래에 게이트 전극이 제공되어 있어도 좋다. 트랜지스터에 사용하는 반도체 재료는 특별히 한정되지 않고, 예를 들어 산화물 반도체, 실리콘, 저마늄 등을 들 수 있다.
트랜지스터에 사용하는 반도체 재료의 결정성에 대해서도 특별히 한정되지 않고, 비정질 반도체, 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 것을 사용하여도 좋다. 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
예를 들어, 14족의 원소, 화합물 반도체 또는 산화물 반도체를 반도체층에 사용할 수 있다. 대표적으로는, 실리콘을 포함하는 반도체, 갈륨 비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등을 반도체층에 적용할 수 있다.
트랜지스터의 채널이 형성되는 반도체에 산화물 반도체를 적용하는 것이 바람직하다. 특히 실리콘보다 밴드 갭이 큰 산화물 반도체를 적용하는 것이 바람직하다. 실리콘보다 밴드 갭이 넓고, 또한 캐리어 밀도가 작은 반도체 재료를 사용하면, 트랜지스터의 오프 전류를 저감할 수 있기 때문에 바람직하다.
산화물 반도체를 사용함으로써, 전기 특성의 변동이 억제되고 신뢰성이 높은 트랜지스터를 실현할 수 있다.
산화물 반도체에 대해서는, 상술한 설명 및 실시형태 4 등을 참조할 수 있다.
표시 장치가 가지는 각 절연층, 오버 코트 등에 사용할 수 있는 절연 재료로서는, 유기 절연 재료 또는 무기 절연 재료를 사용할 수 있다. 유기 절연 재료로서는, 예를 들어, 아크릴 수지, 에폭시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리아마이드이미드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 및 페놀 수지 등을 들 수 있다. 무기 절연층으로서는, 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 들 수 있다.
트랜지스터의 게이트, 소스, 드레인 외에, 표시 장치가 가지는 각종 배선 및 전극 등의 도전층에는, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이를 주성분으로 하는 합금을 단층 구조 또는 적층 구조로서 사용할 수 있다. 또는, 산화 인듐, ITO, 인듐 아연 산화물, 텅스텐을 포함하는 인듐 산화물, 텅스텐을 포함하는 인듐 아연 산화물, 타이타늄을 포함하는 인듐 산화물, 타이타늄을 포함하는 ITO, ZnO, 갈륨을 포함하는 ZnO, 또는 ITSO 등의 가시광에 대한 투과성을 가지는 도전성 재료를 사용하여도 좋다. 또한, 불순물 원소를 함유시키는 등으로 저저항화시킨 다결정 실리콘 또는 산화물 반도체 등의 반도체, 또는 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다. 또한, 그래핀을 포함하는 막을 사용할 수도 있다. 또한, 불순물 원소를 함유시킨 산화물 반도체 등의 반도체를 사용하여도 좋다. 또는, 은, 카본, 또는 구리 등의 도전성 페이스트, 또는 폴리싸이오펜 등의 도전성 폴리머를 사용하여 형성하여도 좋다. 도전성 페이스트는 저렴하여 바람직하다. 도전성 폴리머는 도포하기 쉬워 바람직하다.
또한, 산화물 반도체의 저항률을 제어함으로써, 산화물 도전층을 형성하여도 좋다.
접착층(141)으로서는, 열 경화 수지, 광 경화 수지, 또는 2액 혼합형 경화성 수지 등의 경화성 수지를 사용할 수 있다. 예를 들어, 아크릴 수지, 우레탄 수지, 에폭시 수지, 또는 실록산 수지 등을 사용할 수 있다.
접속체(242)로서는, 예를 들어, 이방성 도전 필름(ACF: Anisotropic Conductive Film) 또는 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
착색층(131)은 특정 파장 영역의 광을 투과하는 유색층이다. 착색층(131)에 사용할 수 있는 재료로서는 금속 재료, 수지 재료, 및 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다.
차광층(132)은 예를 들어 인접한 상이한 색의 착색층(131) 사이에 제공된다. 예를 들어, 금속 재료 또는 안료 또는 염료를 포함하는 수지 재료를 사용하여 형성된 블랙 매트릭스를 차광층(132)으로서 사용할 수 있다. 또한, 차광층(132)은 구동 회로부(64) 등, 표시부(62) 이외의 영역에도 제공하면, 도파광 등에 의한 광 누설을 억제할 수 있기 때문에 바람직하다.
<표시 장치의 구성예 3>
다음으로, 도 9 내지 도 11을 사용하여 본 실시형태의 표시 장치에 대하여 설명한다.
도 9에 표시 장치(100C)의 단면도를 도시하였다. 도 10 및 도 11에 표시 장치(100C)가 가지는 트랜지스터(201C) 및 트랜지스터(206C)의 제작 방법을 설명하는 단면도를 도시하였다.
표시 장치(100C)는 표시부(62) 및 구동 회로부(64)가 가지는 트랜지스터의 구조가 표시 장치(100A)와 상이하다. 그 외의 구성은 표시 장치(100A)와 같기 때문에, 자세한 설명을 생략한다.
표시 장치(100C)는 표시부(62)에 트랜지스터(206C)를 가진다. 또한, 표시 장치(100C)는 구동 회로부(64)에 트랜지스터(201C)를 가진다.
트랜지스터(206C)는 가시광을 투과하는 영역을 가지고, 상기 영역은 표시 영역(68)에 포함되어 있다. 트랜지스터(206C)는 가시광을 차단하는 영역을 가지고, 상기 영역은 비표시 영역(66)에 포함되어 있다.
한편, 트랜지스터(201C)는 구동 회로부(64)에 제공되어 있기 때문에, 가시광을 투과하는 영역의 유무는 불문한다.
트랜지스터(206C)는 도전층(221), 절연층(211), 반도체층(231), 도전층(222b), 및 도전층(222c)을 가진다.
트랜지스터(201C)는 도전층(291), 절연층(292), 반도체층(293), 도전층(294a), 및 도전층(294b)을 가진다.
트랜지스터(201C)와 트랜지스터(206C)는 반도체층에 사용하는 재료가 상이하다. 구체적으로는, 트랜지스터(201C)에 저온 폴리실리콘(이하 LTPS(Low Temperature Poly-Silicon))을 사용하고, 트랜지스터(206C)에 금속 산화물을 사용한다.
구동 회로부(64)의 트랜지스터에 LTPS를 사용함으로써, 금속 산화물을 사용하는 경우와 비교하여 전계 효과 이동도를 높일 수 있어, 온 전류를 증대시킬 수 있다. 그 결과, 고속 동작이 가능한 회로를 제작할 수 있다. 또한 구동 회로부(64)의 점유 면적을 축소할 수 있어 표시 장치의 슬림 베젤화가 가능하다.
또한, 표시부(62)의 트랜지스터에 금속 산화물을 사용함으로써, LTPS를 사용하는 경우와 비교하여 오프 전류를 낮출 수 있기 때문에, 트랜지스터를 통하여 용량에 축적된 전하를 장기간에 걸쳐 유지할 수 있다. 이와 같은 트랜지스터를 표시부(62)에 적용함으로써, 표시한 화상의 계조를 유지하면서 구동 회로를 정지할 수도 있게 된다. 그 결과, 소비전력이 매우 저감된 표시 장치를 실현할 수 있다.
반도체층(231)은 절연층(211)을 개재하여 도전층(221)과 중첩된다.
반도체층(231)은 금속 산화물을 가진다.
반도체층(293)은 절연층(292)을 개재하여 도전층(291)과 중첩된다. 반도체층(293)은 도 10의 (C)에 도시된 바와 같이 채널 영역(293a) 및 한 쌍의 저저항 영역(293b)을 가진다. 반도체층(293)은 LDD(Lightly Doped Drain) 영역을 더 가져도 좋다. 도 10의 (C) 등에서는, 채널 영역(293a)과 저저항 영역(293b) 사이에 LDD 영역(293c)을 가지는 예를 도시하였다. 또한, 본 명세서 및 도면 등에서는, 채널 영역(293a), 저저항 영역(293b), 및 LDD 영역(293c)을 합쳐 반도체층(293)이라고 나타내는 경우가 있다. 한 쌍의 저저항 영역(293b) 사이에 채널 영역(293a)이 제공되어 있다. 한 쌍의 저저항 영역(293b) 중 한쪽은 도전층(294a)과 전기적으로 접속되고, 다른 쪽은 도전층(294b)과 전기적으로 접속된다. 또한, 도 10의 (C)에 도시된 트랜지스터(201C)는 LDD 영역(293c)이 절연층(292)을 개재하여 도전층(291)과 중첩되지 않는 구조이지만, LDD 영역이 절연층(292)을 개재하여 도전층(291)과 중첩되는 구조이어도 좋다.
반도체층(293)은 LTPS를 가진다.
도전층(222b) 및 도전층(222c)은 각각 반도체층(231)과 접속한다. 도전층(222b) 및 도전층(222c) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 도전층(222c)은 신호선으로서 기능하는 것이 바람직하다. 도전층(222b)은 화소 전극(111)과 전기적으로 접속된다.
도전층(222b)은 가시광을 투과하는 도전성 재료를 사용하여 형성된다. 이로써, 화소 전극(111)과 트랜지스터의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한, 표시 장치의 소비전력을 저감할 수 있다.
도전층(294a) 및 도전층(294b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다.
도전층(221) 및 도전층(291)은 각각 게이트로서 기능한다. 도전층(221)은 게이트 및 주사선으로서 기능하는 것이 바람직하다.
도전층(221), 도전층(291), 도전층(222c), 도전층(294a), 및 도전층(294b)은 저항률이 작은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 각각 금속, 합금 등 저항률이 낮은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 가시광을 차단하는 도전성 재료를 사용하여 형성되어도 좋다.
즉, 본 발명의 일 형태에서, 표시부(62)의 트랜지스터는 소스 전극과 드레인 전극이 상이한 재료를 사용하여 형성된다는 특징을 가진다. 예를 들어, 트랜지스터(206C)에서는 도전층(222b)과 도전층(222c)이 상이한 재료를 사용하여 형성된다.
도전층(221)에 가시광을 차단하는 도전층을 사용함으로써, 백라이트의 광이 반도체층(231)의 채널 영역에 조사되는 것을 억제할 수 있다. 이와 같이, 채널 영역을 가시광을 차단하는 도전층과 중첩시키면, 광으로 인한 트랜지스터(206C)의 특성 변동을 억제할 수 있다. 이로써, 트랜지스터(206C)의 신뢰성을 높일 수 있다.
반도체층(231)의 기판(61) 측에 차광층(132)이 제공되고, 반도체층(231)의 기판(51) 측에 가시광을 차단하는 도전층(221)이 제공되어 있음으로써, 외광 및 백라이트의 광이 채널 영역에 조사되는 것을 억제할 수 있다.
절연층(211) 및 절연층(292)은 각각 게이트 절연층으로서 기능한다.
트랜지스터(201C) 및 트랜지스터(206C)는 절연층(217), 절연층(218), 및 절연층(215)으로 덮여 있다. 또한, 절연층(217) 및 절연층(218)을 트랜지스터의 구성 요소로 간주할 수도 있다. 트랜지스터는, 트랜지스터를 구성하는 반도체로의 불순물의 확산을 억제하는 효과를 나타내는 절연층으로 덮여 있는 것이 바람직하다. 절연층(215)은 평탄화층으로서 기능할 수 있다.
절연층(211) 및 절연층(217)은 각각 과잉 산소 영역을 가지는 것이 바람직하다. 반도체층(231)에 접하는 절연층이 과잉 산소 영역을 가짐으로써, 채널 영역 내에 과잉 산소를 공급할 수 있다. 채널 영역에 형성될 수 있는 산소 결손을 과잉 산소에 의하여 보전할 수 있기 때문에, 신뢰성이 높은 트랜지스터를 제공할 수 있다.
또한, 절연층(217)으로서, 산소를 포함하는 분위기하에서 성막한 산화 실리콘막이나 산화질화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 또한, 상기 산화 실리콘막이나 산화질화 실리콘막 위에 절연층(218)으로서, 질화 실리콘막 등의 산소를 확산, 투과하기 어려운 절연막을 형성하는 것이 바람직하다. 산소를 포함하는 분위기하에서 형성한 산화물 절연막은, 가열에 의하여 많은 산소를 방출하기 쉬운 절연막으로 할 수 있다. 이와 같은 산소를 방출하는 산화 절연막과, 산소를 확산, 투과하기 어려운 절연막을 적층한 상태에서 가열 처리를 수행함으로써, 반도체층(231)에 산소를 공급할 수 있다. 그 결과, 반도체층(231) 내의 산소 결손 및 반도체층(231)과 절연층(217)의 계면의 결함을 수복(修復)하여, 결함 준위를 저감할 수 있다. 이로써, 신뢰성이 매우 높은 표시 장치를 실현할 수 있다.
또한, 절연층(292)으로서 수소를 포함하는 절연막을 형성하는 것이 바람직하다. 이로써, 수소를 포함하는 절연층(292)으로부터 반도체층(293) 내에 수소를 공급하여, 반도체층(293) 내의 결함을 수소로 종단할 수 있다.
[트랜지스터(201C) 및 트랜지스터(206C)의 제작 방법]
다음으로, 도 10 및 도 11을 사용하여, 표시 장치(100C)에서의 트랜지스터(201C) 및 트랜지스터(206C)의 제작 방법에 대하여 설명한다. 또한, 이후의 트랜지스터의 제작 방법에서, 앞의 트랜지스터의 제작 방법과 같은 공정 및 재료에 대해서는 설명을 생략하는 경우가 있다.
우선, 기판(51) 위에 하지층(216)을 형성한다(도 10의 (A)).
다음으로, 하지층(216) 위에 스퍼터링법 또는 CVD법 등을 사용하여 반도체막을 형성한다. 본 실시형태에서는 플라스마 CVD 장치를 사용하여, 비정질 실리콘막을 성막한다.
다음으로, 비정질 실리콘막에 대하여 가열 처리를 수행하는 것이 바람직하다. 이로써, 비정질 실리콘막 내로부터 수소를 이탈시킬 수 있다. 구체적으로는, 400℃ 이상 550℃ 이하의 온도에서 가열하는 것이 바람직하다. 예를 들어, 비정질 실리콘막의 함유 수소량을 5atom% 이하로 함으로써, 결정화 공정에서의 제조 수율을 높일 수 있다. 또한, 비정질 실리콘막의 함유 수소량이 낮은 경우, 가열 처리를 생략하여도 좋다.
다음으로, 반도체막을 결정화시킴으로써, 결정 구조를 가지는 반도체층(293)을 형성한다(도 10의 (A)).
반도체막의 위쪽으로부터 레이저 광을 조사함으로써 반도체막을 결정화시킬 수 있다(도 10의 (A)의 화살표 참조). 레이저 광으로서는, 예를 들어 193nm, 248nm, 308nm, 또는 351nm의 파장을 사용할 수 있다. 또는, 금속의 촉매 원소(니켈 등)를 사용하여 반도체막을 결정화시켜도 좋다.
평탄한 면 위에 반도체막을 형성함으로써, 균일하게 레이저 광을 조사하는 것이 용이하게 되어 바람직하다. 그러므로, 다른 반도체층 및 도전층을 형성하기 전에, 반도체층(293)을 형성하는 것이 바람직하다. 따라서, LTPS를 사용한 트랜지스터는 금속 산화물 또는 비정질 실리콘 등을 사용한 트랜지스터보다 앞서 그 일부(반도체막 등)를 형성하는 것이 바람직하다.
다음으로, 결정 구조를 가지는 반도체층(293)에 채널 도핑을 수행하여도 좋다.
다음으로, 결정 구조를 가지는 반도체층(293)을 가공하여 섬 형상의 반도체층(293)을 형성한다(도 10의 (B)).
반도체막의 가공 방법으로서는, 웨트 에칭법 및 드라이 에칭법 중 어느 한쪽 또는 양쪽을 사용할 수 있다.
다음으로, 하지층(216) 위 및 반도체층(293) 위에 절연층(292)을 형성한다(도 10의 (C)). 절연층(292)은 절연층(211)에 사용할 수 있는 재료를 원용할 수 있다.
그리고, 절연층(292) 위에 도전층(221) 및 도전층(291)을 형성한다(도 10의 (C)).
이와 같이, 트랜지스터(201C)의 게이트로서 기능하는 도전층(291)과 트랜지스터(206C)의 게이트로서 기능하는 도전층(221)은 동일한 공정에서 형성할 수 있다.
다음으로, 반도체층(293)의 일부에 불순물 원소를 첨가함으로써, 채널 영역(293a) 및 저저항 영역(293b)을 형성한다. 불순물 원소를 여러 번 첨가함으로써(라이트 도핑과 헤비 도핑을 수행함으로써), 채널 영역(293a)과 저저항 영역(293b) 사이에 LDD 영역(293c)을 형성하여도 좋다. 도전층(291), 또한 도전층(291)을 제작하기 위하여 사용한 마스크는 불순물 원소의 첨가 시의 마스크로서 기능할 수 있다.
n채널형 트랜지스터를 제작하는 경우, 불순물 원소로서는 반도체층(293)에 n형 도전성을 부여하는 불순물을 사용한다. 예를 들어, P, As, Sb, S, Te, Se 등의 원소를 사용할 수 있다.
p채널형 트랜지스터를 제작하는 경우, 불순물 원소로서는 반도체층(293)에 p형 도전성을 부여하는 불순물을 사용한다. 예를 들어, B, Al, Ga 등의 원소를 사용할 수 있다.
다음으로, 절연층(292), 도전층(221), 및 도전층(291) 위에 절연층(211)을 형성한다(도 10의 (D)).
다음으로, 가열 처리를 수행한다. 이로써, 반도체층(293)에 첨가한 불순물을 활성화시킨다. 상기 가열 처리는 도전층(291) 및 도전층(221)의 산화를 방지하기 위하여, 절연층(211)을 형성한 후에 수행하는 것이 바람직하다.
또한, 절연층(292) 또는 절연층(211)에 수소를 포함하는 절연층을 사용한 경우, 가열에 의하여 수소를 포함하는 절연층으로부터 반도체층(293) 내(특히 채널 영역(293a) 내)에 수소를 공급하여, 반도체층(293) 내의 결함을 수소로 종단할 수 있다. 상기 가열 처리는 수소를 이탈시키기 위하여 비정질 실리콘막에 대하여 수행한 가열 처리보다 낮은 온도에서 수행한다.
다음으로, 절연층(211) 위에 반도체층(231)을 형성한다(도 11의 (A)). 반도체층(231)의 형성 방법은 트랜지스터(206A)의 제작 방법의 기재를 원용할 수 있다.
다음으로, 절연층(211) 및 절연층(292)에 반도체층(293)(한 쌍의 저저항 영역(293b))에 도달하는 개구를 형성한다.
그리고, 반도체층(231)과 접하여 도전층(222b)을 형성한다. 또한, 반도체층(231)과 접하여 도전층(222c)을 형성한다. 또한, 절연층(211) 및 절연층(292)에 제공된 개구를 메우도록 도전층(294a) 및 도전층(294b)을 형성한다(도 11의 (B)). 도전층(294a)은 한 쌍의 저저항 영역(293b) 중 한쪽과 접속된다. 도전층(294b)은 한 쌍의 저저항 영역(293b) 중 다른 쪽과 접속된다.
도전층(294a), 도전층(294b), 및 도전층(222c)은 동일한 공정 및 동일한 재료를 사용하여 형성할 수 있다.
도전층(222b)에 금속 산화물을 사용하는 경우, 도전층(294a), 도전층(294b), 및 도전층(222c) 위에 금속 산화물이 접함으로써, 이들 도전층이 산화될 우려가 있다. 그러므로, 이들 도전층보다 앞서 도전층(222b)을 형성하는 것이 바람직하다.
절연층(211) 및 절연층(292)에 개구를 제공하기 전에 도전층(222b)을 형성하여도 좋다.
다음으로, 반도체층(231), 절연층(211), 도전층(294a), 도전층(294b), 도전층(222b), 및 도전층(222c)을 덮도록 절연층(217)을 형성하고 절연층(217) 위에 절연층(218)을 형성한다(도 11의 (C)).
상술한 바와 같이, 절연층(217)에는 산화물 절연막을 사용하는 것이 바람직하고, 절연층(218)에는 질화물 절연막을 사용하는 것이 바람직하다. 이들 절연막의 재료로서는 절연층(211)에 사용할 수 있는 재료를 들 수 있다.
이상의 공정에 의하여, 트랜지스터(201C)와 트랜지스터(206C)를 형성할 수 있다. 상기와 같이, 트랜지스터(201C)의 제작 공정의 일부와 트랜지스터(206C)의 제작 공정의 일부는 동시에 수행할 수 있다. 이로써, 표시 장치의 제작 공정의 증가를 억제할 수 있다.
<표시 장치의 구성예 4>
다음으로, 도 12 및 도 13을 사용하여 본 실시형태의 표시 장치에 대하여 설명한다.
도 12에 표시 장치(100D)의 단면도를 도시하였다. 도 13에 표시 장치(100D)가 가지는 트랜지스터(201D) 및 트랜지스터(206D)의 제작 방법을 설명하는 단면도를 도시하였다.
표시 장치(100D)는 표시부(62) 및 구동 회로부(64)가 가지는 트랜지스터의 구조가 표시 장치(100A)와 상이하다. 그 외의 구성은 표시 장치(100A)와 같기 때문에, 자세한 설명을 생략한다.
표시 장치(100D)는 표시부(62)에 트랜지스터(206D)를 가진다. 또한, 표시 장치(100D)는 구동 회로부(64)에 트랜지스터(201D)를 가진다.
트랜지스터(206D)는 가시광을 투과하는 영역을 가지고, 상기 영역은 표시 영역(68)에 포함되어 있다. 트랜지스터(206D)는 가시광을 차단하는 영역을 가지고, 상기 영역은 비표시 영역(66)에 포함되어 있다.
한편, 트랜지스터(201D)는 구동 회로부(64)에 제공되어 있기 때문에, 가시광을 투과하는 영역의 유무는 불문한다.
트랜지스터(206D)는 도전층(221), 절연층(211), 반도체층(231), 도전층(222b), 도전층(222c), 절연층(225), 및 도전층(223)을 가진다.
트랜지스터(201D)는 트랜지스터(201C)와 같은 구성이기 때문에, 자세한 설명은 생략한다. 또한, 트랜지스터(201C)의 도전층(294a) 및 도전층(294b)은 절연층(211) 및 절연층(292)의 개구를 통하여 반도체층(293)과 접속되어 있었지만, 트랜지스터(201D)의 도전층(294a) 및 도전층(294b)은 절연층(211) 및 절연층(292)에 더하여 절연층(212) 및 절연층(213)의 개구를 통하여 반도체층(293)과 접속되어 있다.
트랜지스터(201D)와 트랜지스터(206D)는 반도체층에 사용하는 재료가 상이하다. 구체적으로는, 트랜지스터(201D)에 LTPS를 사용하고, 트랜지스터(206D)에 금속 산화물을 사용한다.
상술한 바와 같이, 구동 회로부(64)의 트랜지스터에 LTPS를 사용함으로써, 금속 산화물을 사용하는 경우와 비교하여 전계 효과 이동도를 높일 수 있어 온 전류를 증대시킬 수 있다. 그 결과, 고속 동작이 가능한 회로를 제작할 수 있다. 또한 구동 회로부(64)의 점유 면적을 축소할 수 있어 표시 장치의 슬림 베젤화가 가능하다.
또한, 표시부(62)의 트랜지스터에 금속 산화물을 사용함으로써, LTPS를 사용하는 경우와 비교하여 오프 전류를 낮출 수 있어, 트랜지스터를 통하여 용량에 축적된 전하를 장기간에 걸쳐 유지할 수 있다. 이와 같은 트랜지스터를 표시부(62)에 적용함으로써, 표시한 화상의 계조를 유지하면서 구동 회로를 정지할 수도 있게 된다. 그 결과, 소비전력이 매우 저감된 표시 장치를 실현할 수 있다.
반도체층(231)은, 절연층(211)을 개재하여 도전층(221)과 중첩된다. 반도체층(231)은 절연층(225)을 개재하여 도전층(223)과 중첩된다. 반도체층(231)은 도 13의 (C)에 도시된 바와 같이, 채널 영역(231a)과 한 쌍의 저저항 영역(231b)(소스 영역 및 드레인 영역이라고도 할 수 있음)을 가진다. 또한, 본 명세서 및 도면 등에서는, 채널 영역(231a) 및 저저항 영역(231b)을 합쳐 반도체층(231)이라고 나타내는 경우가 있다. 한 쌍의 저저항 영역(231b) 사이에 채널 영역(231a)이 제공되어 있다. 또한, 도 12 및 도 13의 (C)에 도시된 바와 같이, 한 쌍의 저저항 영역(231b) 중 한쪽은 도전층(222c)과 전기적으로 접속되고, 다른 쪽은 도전층(222b)과 전기적으로 접속된다.
반도체층(231)은 금속 산화물을 가진다.
도전층(222b) 및 도전층(222c) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 도전층(222c)은 신호선으로서 기능하는 것이 바람직하다. 도전층(222b)은 화소 전극(111)과 전기적으로 접속된다. 트랜지스터(206D)에서는 도전층(222b)과 도전층(222c)이 상이한 재료를 사용하여 형성된다.
도전층(222b)은 가시광을 투과하는 도전성 재료를 사용하여 형성된다. 이로써, 화소 전극(111)과 트랜지스터의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한, 표시 장치의 소비전력을 저감할 수 있다.
도전층(223)은 게이트로서 기능한다. 도전층(221)은 백 게이트로서 기능한다. 도전층(221)은 주사선과 동일한 공정 및 동일한 재료로 형성되는 것이 바람직하다.
도전층(221) 및 도전층(222c)은 저항률이 작은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 각각 금속, 합금 등 저항률이 낮은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 가시광을 차단하는 도전성 재료를 사용하여 형성되어도 좋다.
도전층(221)에 가시광을 차단하는 도전층을 사용함으로써, 백라이트의 광이 반도체층(231)의 채널 영역에 조사되는 것을 억제할 수 있다. 이와 같이, 채널 영역을 가시광을 차단하는 도전층과 중첩시키면, 광으로 인한 트랜지스터(206D)의 특성 변동을 억제할 수 있다. 이로써, 트랜지스터(206D)의 신뢰성을 높일 수 있다.
반도체층(231)의 기판(61) 측에 차광층(132)이 제공되고, 반도체층(231)의 기판(51) 측에 가시광을 차단하는 도전층(223)이 제공되어 있음으로써, 외광 및 백라이트의 광이 채널 영역에 조사되는 것을 억제할 수 있다.
본 발명의 일 형태에서, 가시광을 차단하는 도전층은 반도체층의 일부와 중첩되고, 반도체층의 다른 일부와 중첩되지 않아도 된다. 예를 들어, 가시광을 차단하는 도전층은 적어도 채널 영역과 중첩되어 있으면 좋다. 구체적으로는, 도 12 등에 도시된 바와 같이, 채널 영역과 인접한 저저항 영역은 도전층(221)과 중첩되지 않는 영역을 가진다. 또한, 저저항 영역을 앞의 설명의 산화물 도전체(OC)로 바꿔 읽어도 좋다. 산화물 도전체(OC)는 앞의 설명과 같이, 가시광에 대하여 투광성을 가지기 때문에, 저저항 영역을 투과시켜 광을 추출할 수 있다.
또한, 트랜지스터(206D)의 반도체층에 실리콘, 대표적으로는 비정질 실리콘, 또는 저온 폴리실리콘 등을 사용하는 경우, 상술한 저저항 영역에 상당하는 영역은 실리콘 내에 인, 보론 등의 불순물이 포함된 영역이라고도 할 수 있다. 또한, 실리콘의 밴드 갭은 대강 1.1eV이다. 또한, 실리콘 내에 인, 보론 등의 불순물이 포함되면, 밴드 갭은 더 낮아지는 경우가 있다. 따라서, 트랜지스터(206D)의 반도체층에 실리콘을 사용하는 경우, 실리콘 내에 형성되는 저저항 영역은 가시광에 대하여 투광성이 낮기 때문에, 상기 저저항 영역을 투과시켜 광을 추출하기가 어려운 경우가 있다. 그러나, 본 발명의 일 형태에서는, 산화물 반도체(OS) 및 산화물 도전체(OC) 모두가 가시광에 대하여 투광성을 가지기 때문에, 화소 또는 부화소의 개구율을 향상시킬 수 있다.
절연층(211), 절연층(225), 및 절연층(292)은 각각 게이트 절연층으로서 기능한다.
트랜지스터(201D) 및 트랜지스터(206D)는 절연층(212), 절연층(213), 및 절연층(215)으로 덮여 있다. 이들 층에 대해서는 표시 장치(100A)에서의 설명을 원용할 수 있다.
[트랜지스터(201D) 및 트랜지스터(206D)의 제작 방법]
다음으로, 표시 장치(100D)에서의 트랜지스터(201D) 및 트랜지스터(206D)의 제작 방법에 대하여 도 13을 사용하여 설명한다.
우선, 트랜지스터(201C) 및 트랜지스터(206C)의 제작 방법(도 10의 (A)부터 도 11의 (A)까지)과 마찬가지로, 기판(51) 위에 하지층(216), 섬 형상의 반도체층(293), 절연층(292), 도전층(221), 도전층(291), 절연층(211), 및 반도체층(231)을 형성한다(도 13의 (A)).
즉, 트랜지스터(201D) 및 트랜지스터(206D)의 제작 공정에서는, 트랜지스터(201D)의 게이트로서 기능하는 도전층(291)과 트랜지스터(206D)의 게이트로서 기능하는 도전층(221)을 동일한 공정에서 형성할 수 있다.
다음으로, 반도체층(231) 위에 절연층(225) 및 도전층(223)을 형성한다(도 13의 (B)). 이후의 공정에 대해서는 트랜지스터(201A) 및 트랜지스터(206A)의 제작 방법도 참조할 수 있다.
여기서는, 절연층(225)의 단부 및 도전층(223)의 단부는 트랜지스터(206D)의 채널 길이 방향에서 반도체층(231)의 단부보다 내측에 위치하도록 절연층(225) 및 도전층(223)을 형성한다.
다음으로, 절연층(211), 반도체층(231), 절연층(225), 및 도전층(223)을 덮도록 절연층(212)을 형성하고, 절연층(212) 위에 절연층(213)을 형성한다. 그리고, 절연층(212) 및 절연층(213)에 반도체층(293)(한 쌍의 저저항 영역(293b))에 도달하는 개구와 반도체층(231)(한 쌍의 저저항 영역(231b))에 도달하는 개구를 형성한다.
다음으로, 절연층(212) 및 절연층(213)에 제공된 개구를 메우도록, 도전층(294a), 도전층(294b), 도전층(222b), 및 도전층(222c)을 형성한다(도 13의 (C)). 도전층(294a)은 한 쌍의 저저항 영역(293b) 중 한쪽과 접속된다. 도전층(294b)은 한 쌍의 저저항 영역(293b) 중 다른 쪽과 접속된다. 도전층(222b)은 한 쌍의 저저항 영역(231b) 중 한쪽과 접속된다. 도전층(222c)은 한 쌍의 저저항 영역(231b) 중 다른 쪽과 접속된다.
도전층(294a), 도전층(294b), 및 도전층(222c)은 동일한 공정 및 동일한 재료를 사용하여 형성할 수 있다.
도전층(222b)에 금속 산화물을 사용하는 경우, 도전층(294a), 도전층(294b), 및 도전층(222c) 위에 금속 산화물이 접함으로써, 이들 도전층이 산화될 우려가 있다. 그러므로, 이들 도전층보다 앞서 도전층(222b)을 형성하는 것이 바람직하다.
절연층(212) 및 절연층(213)에 개구를 제공하기 전에 도전층(222b)을 형성하여도 좋다.
이상의 공정에 의하여, 트랜지스터(201D)와 트랜지스터(206D)를 형성할 수 있다. 상기와 같이, 트랜지스터(201D)의 제작 공정의 일부와 트랜지스터(206D)의 제작 공정의 일부는 동시에 수행할 수 있다. 이로써, 표시 장치의 제작 공정의 증가를 억제할 수 있다.
<표시 장치의 구성예 5>
다음으로, 도 14 및 도 15를 사용하여 본 실시형태의 표시 장치에 대하여 설명한다.
도 14에 표시 장치(100E)의 단면도를 도시하였다. 도 15에 표시 장치(100E)가 가지는 트랜지스터(201E) 및 트랜지스터(206E)의 제작 방법을 설명하는 단면도를 도시하였다.
표시 장치(100E)는 표시부(62) 및 구동 회로부(64)가 가지는 트랜지스터의 구조가 표시 장치(100A)와 상이하다. 그 외의 구성은 표시 장치(100A)와 같기 때문에, 자세한 설명을 생략한다.
표시 장치(100E)는 표시부(62)에 트랜지스터(206E)를 가진다. 또한, 표시 장치(100E)는 구동 회로부(64)에 트랜지스터(201E)를 가진다.
트랜지스터(206E)는 가시광을 투과하는 영역을 가지고, 상기 영역은 표시 영역(68)에 포함되어 있다. 트랜지스터(206E)는 가시광을 차단하는 영역을 가지고, 상기 영역은 비표시 영역(66)에 포함되어 있다.
한편, 트랜지스터(201E)는 구동 회로부(64)에 제공되어 있기 때문에, 가시광을 투과하는 영역의 유무는 불문한다.
트랜지스터(206E)는 도전층(221), 절연층(211), 반도체층(231), 불순물 반도체층(232), 도전층(222a), 및 도전층(222b)을 가진다.
트랜지스터(201E)는 도전층(291), 절연층(292), 반도체층(293), 도전층(294a), 및 도전층(294b)을 가진다.
트랜지스터(201E)와 트랜지스터(206E)는 반도체층에 사용하는 재료의 결정 구조가 상이하다. 구체적으로는, 트랜지스터(201E)에 LTPS를 사용하고, 트랜지스터(206E)에 비정질 실리콘을 사용한다.
구동 회로부(64)의 트랜지스터에 LTPS를 사용함으로써, 비정질 실리콘을 사용하는 경우와 비교하여 전계 효과 이동도를 높일 수 있어 온 전류를 증대시킬 수 있다. 그 결과, 고속 동작이 가능한 회로를 제작할 수 있다. 또한 구동 회로부(64)의 점유 면적을 축소할 수 있어 표시 장치의 슬림 베젤화가 가능하다.
또한, 표시부(62)의 트랜지스터에 비정질 실리콘을 사용함으로써, 표시부(62)에 대하여 레이저 결정화의 공정이 불필요하다. 그러므로, 구동 회로부(64)에만 레이저 조사를 하면 좋고, 기판의 일면 전체에 레이저 광을 조사할 필요는 없다. 즉, 레이저 결정화를 수행하는 면적을 적게 할 수 있다.
기판의 일면 전체에 레이저 광을 조사하는 경우, 선상 레이저 빔을 사용하는 것이 적합하지만, 선상 레이저 빔을 조사하기 위한 레이저 장치는 장치 자체가 고가이며, 또한 러닝 코스트가 높다. 구동 회로부(64)에만 레이저를 조사하는 경우, 기판의 일면 전체에 레이저를 조사하는 경우에 비하여 큰 폭으로 비용을 억제할 수 있게 된다. 또한, 대형 기판으로의 적용도 용이하다.
반도체층(231)은 절연층(211)을 개재하여 도전층(221)과 중첩된다.
반도체층(231)은 비정질 실리콘을 가진다.
반도체층(293)은 절연층(292)을 개재하여 도전층(291)과 중첩된다. 반도체층(293)은 한 쌍의 저저항 영역 사이에 채널 영역을 가진다. 한 쌍의 저저항 영역 중 한쪽은 도전층(294a)과 전기적으로 접속되고, 다른 쪽은 도전층(294b)과 전기적으로 접속된다.
반도체층(293)은 LTPS를 가진다.
도전층(222a) 및 도전층(222b)은 각각 불순물 반도체층(232)을 통하여 반도체층(231)과 전기적으로 접속된다. 도전층(222a) 및 도전층(222b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 도전층(222a)은 신호선(224)과 전기적으로 접속된다. 도전층(222b)은 화소 전극(111)과 전기적으로 접속된다.
도전층(222a) 및 도전층(222b)은 가시광을 투과하는 도전성 재료를 사용하여 형성된다. 이로써, 화소 전극(111)과 트랜지스터의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한, 표시 장치의 소비전력을 저감할 수 있다.
도전층(294a) 및 도전층(294b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다.
도전층(221) 및 도전층(291)은 각각 게이트로서 기능한다. 도전층(221)은 게이트 및 주사선으로서 기능하는 것이 바람직하다.
도전층(221), 도전층(291), 신호선(224), 도전층(294a), 및 도전층(294b)은 저항률이 작은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 각각 금속, 합금 등 저항률이 낮은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 가시광을 차단하는 도전성 재료를 사용하여 형성되어도 좋다.
절연층(211) 및 절연층(292)은 각각 게이트 절연층으로서 기능한다.
트랜지스터(201E) 및 트랜지스터(206E)는 절연층(212) 및 절연층(215)으로 덮여 있다. 이들 층에 대해서는 표시 장치(100A)에서의 설명을 원용할 수 있다.
[트랜지스터(201E) 및 트랜지스터(206E)의 제작 방법]
다음으로, 표시 장치(100E)에서의 트랜지스터(201E) 및 트랜지스터(206E)의 제작 방법에 대하여 도 15를 사용하여 설명한다.
우선, 트랜지스터(201C) 및 트랜지스터(206C)의 제작 방법(도 10의 (A)부터 도 10의 (D)까지)과 마찬가지로, 기판(51) 위에 하지층(216), 섬 형상의 반도체층(293), 절연층(292), 도전층(221), 도전층(291), 및 절연층(211)을 형성한다(도 15의 (A)).
즉, 트랜지스터(201E) 및 트랜지스터(206E)의 제작 공정에서는, 트랜지스터(201E)의 게이트로서 기능하는 도전층(291)과 트랜지스터(206E)의 게이트로서 기능하는 도전층(221)을 동일한 공정에서 형성할 수 있다.
다음으로, 절연층(211) 위에 반도체층(231) 및 불순물 반도체층(232)을 형성한다(도 15의 (B)). 여기서는, 반도체층(231)이 되는 비정질 실리콘막을 형성하고, 불순물 반도체층(232)이 되는 하나의 도전형을 부여하는 불순물 원소가 첨가된 비정질 실리콘막을 형성한 후, 레지스트 마스크를 형성하고 2층을 함께 에칭한다. 그 후, 레지스트 마스크를 제거한다.
다음으로, 절연층(211), 반도체층(231), 및 불순물 반도체층(232) 위에 도전층(222a) 및 도전층(222b)을 형성한다(도 15의 (C)). 여기서, 도전층(222a) 및 도전층(222b)이 되는 도전막을 에칭할 때, 불순물 반도체층(232)의 일부가 에칭됨으로써 반도체층(231)이 노출된다.
다음으로, 절연층(211), 반도체층(231), 도전층(222a), 및 도전층(222b)을 덮도록, 절연층(212)을 형성한다. 그리고, 절연층(212)에 반도체층(293)(한 쌍의 저저항 영역(293b))에 도달하는 개구와 도전층(222a)에 도달하는 개구를 형성한다. 이때, 절연층(292) 및 절연층(211)에도 동시에 개구를 제공하여도 좋다. 또는, 미리 절연층(292) 및 절연층(211)에 반도체층(293)에 도달하는 개구를 제공하여도 좋다.
다음으로, 절연층(212) 등에 제공된 개구를 메우도록, 도전층(294a), 도전층(294b), 및 신호선(224)을 형성한다(도 15의 (D)). 도전층(294a)은 한 쌍의 저저항 영역(293b) 중 한쪽과 접속된다. 도전층(294b)은 한 쌍의 저저항 영역(293b) 중 다른 쪽과 접속된다. 신호선(224)은 도전층(222a)과 접속된다.
도전층(294a), 도전층(294b), 및 신호선(224)은 동일한 공정 및 동일한 재료를 사용하여 형성할 수 있다.
이상의 공정에 의하여, 트랜지스터(201E)와 트랜지스터(206E)를 형성할 수 있다. 상기와 같이, 트랜지스터(201E)의 제작 공정의 일부와 트랜지스터(206E)의 제작 공정의 일부는 동시에 수행할 수 있다. 이로써, 표시 장치의 제작 공정의 증가를 억제할 수 있다.
<표시 장치의 구성예 6>
다음으로, 도 16 및 도 17을 사용하여 본 실시형태의 표시 장치에 대하여 설명한다.
도 16에 표시 장치(100F)의 단면도를 도시하였다. 도 17에 표시 장치(100F)가 가지는 트랜지스터(201F) 및 트랜지스터(206F)의 제작 방법을 설명하는 단면도를 도시하였다.
표시 장치(100F)는 표시 장치(100A)와 표시부(62) 및 구동 회로부(64)가 가지는 트랜지스터의 구조가 상이하다. 그 외의 구성은 표시 장치(100A)와 같기 때문에, 자세한 설명을 생략한다.
표시 장치(100F)는 표시부(62)에 트랜지스터(206F)를 가진다. 또한, 표시 장치(100F)는 구동 회로부(64)에 트랜지스터(201F)를 가진다.
트랜지스터(206F)는 가시광을 투과하는 영역을 가지고, 상기 영역은 표시 영역(68)에 포함되어 있다. 트랜지스터(206F)는 가시광을 차단하는 영역을 가지고, 상기 영역은 비표시 영역(66)에 포함되어 있다.
한편, 트랜지스터(201F)는 구동 회로부(64)에 제공되어 있기 때문에, 가시광을 투과하는 영역의 유무는 불문한다.
트랜지스터(206F)는 트랜지스터(206E)와 같은 구성이기 때문에, 자세한 설명은 생략한다. 또한, 트랜지스터(206E)의 도전층(222a)은 절연층(212)의 개구를 통하여 신호선(224)과 전기적으로 접속되어 있었지만, 트랜지스터(206F)의 도전층(222a)은 절연층(212) 및 절연층(213)의 개구를 통하여 신호선(224)과 전기적으로 접속되어 있다.
트랜지스터(201F)는 도전층(291), 절연층(211), 반도체층(293), 도전층(294a), 도전층(294b), 절연층(295), 및 도전층(296)을 가진다.
트랜지스터(201F)와 트랜지스터(206F)는 반도체층에 사용하는 재료가 상이하다. 구체적으로는, 트랜지스터(201F)에 금속 산화물을 사용하고, 트랜지스터(206F)에 비정질 실리콘을 사용한다.
구동 회로부(64)의 트랜지스터에 금속 산화물을 사용함으로써, 비정질 실리콘을 사용하는 경우와 비교하여 전계 효과 이동도를 높일 수 있어 온 전류를 증대시킬 수 있다. 그 결과, 고속 동작이 가능한 회로를 제작할 수 있다. 또한 구동 회로부(64)의 점유 면적을 축소할 수 있어 표시 장치의 슬림 베젤화가 가능하다.
반도체층(293)은 절연층(211)을 개재하여 도전층(291)과 중첩된다. 반도체층(293)은 절연층(295)을 개재하여 도전층(296)과 중첩된다. 반도체층(293)은 한 쌍의 저저항 영역 사이에 채널 영역을 가진다. 한 쌍의 저저항 영역 중 한쪽은 도전층(294a)과 전기적으로 접속되고, 다른 쪽은 도전층(294b)과 전기적으로 접속된다.
반도체층(293)은 금속 산화물을 가진다.
도전층(294a) 및 도전층(294b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다.
도전층(296)은 게이트로서 기능한다. 도전층(291)은 백 게이트로서 기능한다.
도전층(291), 도전층(294a), 및 도전층(294b)은 저항률이 작은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 각각 금속, 합금 등 저항률이 낮은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 가시광을 차단하는 도전성 재료를 사용하여 형성되어도 좋다.
절연층(211) 및 절연층(295)은 게이트 절연층으로서 기능한다.
트랜지스터(201F) 및 트랜지스터(206F)는 절연층(212), 절연층(213), 및 절연층(215)으로 덮여 있다. 이들 층에 대해서는 표시 장치(100A)에서의 설명을 원용할 수 있다.
[트랜지스터(201F) 및 트랜지스터(206F)의 제작 방법]
다음으로, 표시 장치(100F)에서의 트랜지스터(201F) 및 트랜지스터(206F)의 제작 방법에 대하여 도 17을 사용하여 설명한다.
우선, 트랜지스터(201A) 및 트랜지스터(206A)의 제작 방법(도 5의 (A))과 마찬가지로, 기판(51) 위에 도전층(221), 도전층(291), 및 절연층(211)을 형성한다(도 17의 (A)).
즉, 트랜지스터(201F) 및 트랜지스터(206F)의 제작 공정에서는, 트랜지스터(201F)의 게이트로서 기능하는 도전층(291)과, 트랜지스터(206F)의 게이트로서 기능하는 도전층(221)을 동일한 공정에서 형성할 수 있다.
다음으로, 트랜지스터(201E) 및 트랜지스터(206E)의 제작 방법(도 15의 (B) 및 (C))과 마찬가지로, 절연층(211) 위에 반도체층(231), 불순물 반도체층(232), 도전층(222a), 및 도전층(222b)을 형성한다(도 17의 (B)).
다음으로, 트랜지스터(201D) 및 트랜지스터(206D)의 제작 방법(도 13의 (A) 및 (B))과 마찬가지로, 반도체층(293), 절연층(295), 및 도전층(296)을 형성한다(도 17의 (C)).
다음으로, 절연층(211), 반도체층(231), 도전층(222a), 도전층(222b), 반도체층(293), 절연층(295), 및 도전층(296)을 덮도록, 절연층(212) 및 절연층(213)을 형성한다. 그리고, 절연층(212) 및 절연층(213)에 반도체층(293)(한 쌍의 저저항 영역(293b))에 도달하는 개구와, 도전층(222a)에 도달하는 개구를 형성한다.
다음으로, 절연층(212) 및 절연층(213)에 제공된 개구를 메우도록, 도전층(294a), 도전층(294b), 및 신호선(224)을 형성한다(도 17의 (D)). 도전층(294a)은 한 쌍의 저저항 영역(293b) 중 한쪽과 접속된다. 도전층(294b)은 한 쌍의 저저항 영역(293b) 중 다른 쪽과 접속된다. 신호선(224)은 도전층(222a)과 접속된다.
도전층(294a), 도전층(294b), 및 신호선(224)은 동일한 공정 및 동일한 재료를 사용하여 형성할 수 있다.
이상의 공정에 의하여, 트랜지스터(201F)와 트랜지스터(206F)를 형성할 수 있다. 상기와 같이, 트랜지스터(201F)의 제작 공정의 일부와 트랜지스터(206F)의 제작 공정의 일부는 동시에 수행할 수 있다. 이로써, 표시 장치의 제작 공정의 증가를 억제할 수 있다.
<표시 장치의 구성예 7>
다음으로, 도 18 내지 도 20을 사용하여 본 실시형태의 표시 장치에 대하여 설명한다. 이하에서 예시하는 표시 장치(110A) 내지 표시 장치(110C)는, 구동 회로부(64)의 트랜지스터의 반도체층이 금속 산화물을 가지는 점에서 공통된다. 트랜지스터의 반도체층이 금속 산화물을 가지면, 소스-드레인 사이의 절연 내압을 높일 수 있다. 그 결과, 구동 회로부(64)의 트랜지스터의 신뢰성을 높일 수 있다.
도 18에 표시 장치(110A)의 단면도를 도시하였다. 표시 장치(110A)는 표시 장치(100D)에서의 표시부(62)의 트랜지스터와 구동 회로부(64)의 트랜지스터의 구조를 반대로 한 구성이라고 할 수 있다. 이와 같이, 본 실시형태의 표시 장치의 구성예에서, 표시부(62)의 트랜지스터와 구동 회로부(64)의 트랜지스터의 구조를 반대로 한 구성도 본 발명의 일 형태이다.
표시 장치(110A)가 가지는 트랜지스터(202A) 및 트랜지스터(207A)는, 트랜지스터(201D) 및 트랜지스터(206D)의 제작 방법(도 13)을 참조하여 제작할 수 있다.
도 19에 표시 장치(110B)의 단면도를 도시하였다. 표시 장치(110B)는 표시 장치(100C)에서의 표시부(62)의 트랜지스터와 구동 회로부(64)의 트랜지스터의 구조를 반대로 한 구성이라고 할 수 있다.
표시 장치(110B)는 표시부(62)에 트랜지스터(207B)를 가진다. 또한, 표시 장치(100C)는 구동 회로부(64)에 트랜지스터(202B)를 가진다.
트랜지스터(207B)는 가시광을 투과하는 영역을 가지고, 상기 영역은 표시 영역(68)에 포함되어 있다. 트랜지스터(207B)는 가시광을 차단하는 영역을 가지고, 상기 영역은 비표시 영역(66)에 포함되어 있다.
한편, 트랜지스터(202B)는 구동 회로부(64)에 제공되어 있기 때문에, 가시광을 투과하는 영역의 유무는 불문한다.
트랜지스터(207B)는 도전층(221), 절연층(233), 반도체층(231), 도전층(222b), 및 도전층(222c)을 가진다. 트랜지스터(207B)는 트랜지스터(201C)의 구성에서의 도전층(294a) 또는 도전층(294b)을 도전층(222b)으로 변경한 구성이다.
트랜지스터(202B)는 도전층(291), 절연층(211), 반도체층(293), 도전층(294a), 도전층(294b), 절연층(217), 및 도전층(296)을 가진다. 트랜지스터(202B)는 트랜지스터(206C)에 백 게이트로서 기능하는 도전층(296)을 추가한 구성이다.
트랜지스터(207B)와 트랜지스터(202B)는 반도체층에 사용하는 재료가 상이하다. 구체적으로는, 트랜지스터(202B)의 반도체층(293)에 금속 산화물을 사용하고, 트랜지스터(207B)의 반도체층(231)에 LTPS를 사용한다.
도전층(222b)과 도전층(296)은 동일한 공정 및 동일한 재료를 사용하여 형성할 수 있다. 이들 도전층은 절연층(217)과 절연층(218) 사이에 제공되는 것이 바람직하다. 여기서, 도전층(222b)과 도전층(296)으로서 산화물 반도체막을 형성하고, 절연층(218)으로서 수소를 포함하는 절연막(특히, 수소를 포함하는 질화물 절연막)을 형성하는 것이 바람직하다. 절연층(218)에 포함되는 수소가, 절연층(218)과 접하는 도전층(222b)과 도전층(296)으로 확산되어, 도전층(222b)과 도전층(296)이 저저항화한다. 이로써, 도전층(222b)과 도전층(296)을 산화물 도전층으로 할 수 있다. 산화물 도전층은 가시광을 투과하는 도전층이다. 이로써, 화소 전극(111)과 트랜지스터의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한, 표시 장치의 소비전력을 저감할 수 있다.
도 20에 표시 장치(110C)의 단면도를 도시하였다.
표시 장치(110C)는 표시부(62)에 트랜지스터(207C)를 가진다. 또한, 표시 장치(110C)는 구동 회로부(64)에 트랜지스터(202C)를 가진다.
트랜지스터(207C)는 도전층(221), 절연층(211), 반도체층(231), 불순물 반도체층(232), 도전층(222c), 및 도전층(222d)을 가진다. 도전층(222d)은 가시광을 투과하는 도전층(222b)과 전기적으로 접속되어 있다.
트랜지스터(202C)는 도전층(291), 절연층(211), 반도체층(293), 도전층(294a), 도전층(294b), 절연층(217), 절연층(218), 및 도전층(296)을 가진다.
트랜지스터(202C)와 트랜지스터(207C)는 반도체층에 사용하는 재료가 상이하다. 구체적으로는, 트랜지스터(202C)에 금속 산화물을 사용하고, 트랜지스터(207C)에 비정질 실리콘을 사용한다.
구동 회로부(64)의 트랜지스터에 금속 산화물을 사용함으로써, 비정질 실리콘을 사용하는 경우와 비교하여 전계 효과 이동도를 높일 수 있어 온 전류를 증대시킬 수 있다. 그 결과, 고속 동작이 가능한 회로를 제작할 수 있다. 또한 구동 회로부(64)의 점유 면적을 축소할 수 있어 표시 장치의 슬림 베젤화가 가능하다.
반도체층(231)은 절연층(211)을 개재하여 도전층(221)과 중첩된다.
반도체층(231)은 비정질 실리콘을 가진다.
반도체층(293)은 절연층(211)을 개재하여 도전층(291)과 중첩된다. 반도체층(293)은 절연층(217) 및 절연층(218)을 개재하여 도전층(296)과 중첩된다. 반도체층(293)은 한 쌍의 저저항 영역 사이에 채널 영역을 가진다. 한 쌍의 저저항 영역 중 한쪽은 도전층(294a)과 전기적으로 접속되고, 다른 쪽은 도전층(294b)과 전기적으로 접속된다.
반도체층(293)은 금속 산화물을 가진다.
도전층(222c) 및 도전층(222d)은 각각 불순물 반도체층(232)을 통하여 반도체층(231)과 전기적으로 접속한다. 도전층(222c) 및 도전층(222d) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 도전층(222c)은 신호선으로서 기능하는 것이 바람직하다. 도전층(222d)은 도전층(222b)을 통하여 화소 전극(111)과 전기적으로 접속된다.
도전층(222b)은 가시광을 투과하는 도전성 재료를 사용하여 형성된다. 이로써, 화소 전극(111)과 트랜지스터의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한, 표시 장치의 소비전력을 저감할 수 있다.
도전층(294a) 및 도전층(294b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다.
도전층(221) 및 도전층(296)은 게이트로서 기능한다. 도전층(291)은 백 게이트로서 기능한다.
도전층(221), 도전층(291), 도전층(222c), 도전층(222d), 도전층(294a), 및 도전층(294b)은, 저항률이 작은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 각각 금속, 합금 등 저항률이 낮은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 이들 도전층은 가시광을 차단하는 도전성 재료를 사용하여 형성되어도 좋다.
절연층(211), 절연층(217), 및 절연층(218)은 게이트 절연층으로서 기능한다.
절연층(217), 절연층(218), 및 절연층(215)에 대해서는 앞의 표시 장치(100C)에서의 설명을 원용할 수 있다.
<표시 장치의 구성예 8>
도 21에 표시 장치(120A)의 단면도를 도시하였다. 도 22에 표시 장치(120B)의 단면도를 도시하였다.
도 21에 도시된 표시 장치(120A)는 표시부(62)와 구동 회로부(64)의 양쪽에 LTPS를 사용한 트랜지스터를 적용한 구성이다. 구체적으로는, 반도체층(293) 및 반도체층(231)에 LTPS를 사용한다.
트랜지스터(208A)가 가지는 도전층(222b)은 화소 전극(111)과 전기적으로 접속된다. 도전층(222b)은 가시광을 투과하는 재료를 사용하여 형성한다. 이로써, 도전층(222b)과 화소 전극(111)의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한, 표시 장치의 소비전력을 저감할 수 있다.
도 22에 도시된 표시 장치(120B)는 표시부(62)와 구동 회로부(64)의 양쪽에 비정질 실리콘을 사용한 트랜지스터를 적용한 구성이다. 구체적으로는, 반도체층(293) 및 반도체층(231)에 비정질 실리콘을 사용한다.
트랜지스터(208B)가 가지는 도전층(222d)은 도전층(222b)을 통하여 화소 전극(111)과 전기적으로 접속된다. 도전층(222b)은 가시광을 투과하는 재료를 사용하여 형성한다. 이로써, 도전층(222b)과 화소 전극의 접속부를 표시 영역(68)에 제공할 수 있다. 따라서, 부화소의 개구율을 높일 수 있다. 또한, 표시 장치의 소비전력을 저감할 수 있다.
<표시 장치의 구성예 9>
본 발명의 일 형태는 터치 센서가 탑재된 표시 장치(입출력 장치 또는 터치 패널이라고도 함)에 적용할 수 있다. 상술한 각 표시 장치의 구성을 터치 패널에 적용할 수 있다. 본 실시형태에서는 도 4에 도시된 표시 장치(100A)에 터치 센서를 탑재하는 예를 주로 설명한다.
본 발명의 일 형태의 터치 패널이 가지는 검지 소자(센서 소자라고도 함)에 한정은 없다. 손가락이나 스타일러스 등의 피검지체의 근접 또는 접촉을 검지할 수 있는 다양한 센서를 검지 소자로서 적용할 수 있다.
센서의 방식으로서는 예를 들어, 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다.
본 실시형태에서는, 정전 용량 방식의 검지 소자를 가지는 터치 패널을 예로 들어 설명한다.
정전 용량 방식으로서는, 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 또한, 투영형 정전 용량 방식으로서는, 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면, 동시 다점 검지가 가능하게 되기 때문에 바람직하다.
본 발명의 일 형태의 터치 패널은 따로 제작된 표시 장치와 검지 소자를 접합시키는 구성, 표시 소자를 지지하는 기판 및 대향 기판 중 한쪽 또는 양쪽에 검지 소자를 구성하는 전극 등을 제공하는 구성 등, 다양한 구성을 적용할 수 있다.
도 23 및 도 24에 터치 패널의 일례를 도시하였다. 도 23의 (A)는 터치 패널(350A)의 사시도이다. 도 23의 (B)는 도 23의 (A)를 전개한 사시 개략도이다. 또한, 명료화를 위하여 대표적인 구성 요소만을 도시하였다. 도 23의 (B)에서는 기판(61) 및 기판(162)을 파선으로 윤곽만을 명시하였다. 도 24는 터치 패널(350A)의 단면도이다.
터치 패널(350A)은 따로 제작된 표시 장치와 검지 소자를 접합시킨 구성이다.
터치 패널(350A)은 입력 장치(375)와 표시 장치(370)를 가지고, 이들이 중첩되어 제공되어 있다.
입력 장치(375)는 기판(162), 전극(127), 전극(128), 복수의 배선(137), 및 복수의 배선(138)을 가진다. FPC(72b)는 복수의 배선(137) 및 복수의 배선(138) 각각과 전기적으로 접속한다. FPC(72b)에는 IC(73b)가 제공되어 있다.
표시 장치(370)는 대향되고 제공된 기판(51)과 기판(61)을 가진다. 표시 장치(370)는 표시부(62) 및 구동 회로부(64)를 가진다. 기판(51) 위에는 배선(65) 등이 제공되어 있다. FPC(72a)는 배선(65)과 전기적으로 접속된다. FPC(72a)에는 IC(73a)가 제공되어 있다.
표시부(62) 및 구동 회로부(64)에는 배선(65)으로부터 신호 및 전력이 공급된다. 상기 신호 및 전력은 외부 또는 IC(73a)로부터, FPC(72a)를 통하여 배선(65)에 입력된다.
도 24는 표시부(62), 구동 회로부(64), FPC(72a)를 포함하는 영역, 및 FPC(72b)를 포함하는 영역 등의 단면도이다.
기판(51)과 기판(61)은 접착층(141)에 의하여 접합되어 있다. 기판(61)과 기판(162)은 접착층(169)에 의하여 접합되어 있다. 여기서, 기판(51)으로부터 기판(61)까지의 각 층이 표시 장치(370)에 상당한다. 또한, 기판(162)으로부터 전극(124)까지의 각 층이 입력 장치(375)에 상당한다. 즉, 접착층(169)은 표시 장치(370)와 입력 장치(375)를 접합한다고 할 수 있다.
도 24에 도시된 표시 장치(370)의 구성은 도 4에 도시된 표시 장치(100A)와 같은 구성이기 때문에, 자세한 설명은 생략한다.
기판(51)에는 접착층(167)에 의하여 편광판(165)이 접합되어 있다. 편광판(165)에는 접착층(163)에 의하여 백라이트(161)가 접합되어 있다.
백라이트(161)로서는, 직하형 백라이트, 또는 에지 라이트형 백라이트 등을 들 수 있다. LED를 구비하는 직하형 백라이트를 사용하면, 복잡한 로컬 디밍이 가능하게 되고, 콘트라스트를 높일 수 있기 때문에 바람직하다. 또한, 에지 라이트형 백라이트를 사용하면, 백라이트를 포함한 모듈의 두께를 저감할 수 있기 때문에 바람직하다.
기판(162)에는 접착층(168)에 의하여 편광판(166)이 접합되어 있다. 편광판(166)에는 접착층(164)에 의하여 보호 기판(160)이 접합되어 있다. 전자 기기에 터치 패널(350A)을 제공할 때, 보호 기판(160)을 손가락 또는 스타일러스 등의 피검지체가 직접 접촉하는 기판으로서 사용하여도 좋다. 보호 기판(160)에는 기판(51) 및 기판(61) 등에 사용할 수 있는 기판을 적용할 수 있다. 보호 기판(160)에는 기판(51) 및 기판(61) 등에 사용할 수 있는 기판의 표면에 보호층을 형성한 구성, 또는 강화 유리 등을 사용하는 것이 바람직하다. 상기 보호층은 세라믹 코트에 의하여 형성할 수 있다. 또는, 상기 보호층은 산화 실리콘, 산화 알루미늄, 산화 이트륨, 이트리아 안정화 지르코니아(YSZ) 등의 무기 절연 재료를 사용하여 형성할 수 있다.
입력 장치(375)와 표시 장치(370) 사이에 편광판(166)을 배치하여도 좋다. 그 경우, 도 24에 도시된 보호 기판(160), 접착층(164), 및 접착층(168)을 제공하지 않아도 된다. 즉, 터치 패널(350A)의 최표면에 기판(162)이 위치하는 구성으로 할 수 있다. 기판(162)에는 상기 보호 기판(160)에 사용할 수 있는 재료를 적용하는 것이 바람직하다.
기판(162)의 기판(61) 측에는 전극(127) 및 전극(128)이 제공되어 있다. 전극(127) 및 전극(128)은 동일 평면 위에 형성되어 있다. 절연층(125)은, 전극(127) 및 전극(128)을 덮도록 제공되어 있다. 전극(124)은 절연층(125)에 제공된 개구를 통하여, 전극(127)을 끼우도록 제공되는 2개의 전극(128)과 전기적으로 접속된다.
입력 장치(375)가 가지는 도전층 중, 표시 영역(68)과 중첩되는 도전층(전극(127 및 128) 등)에는 가시광을 투과하는 재료를 사용한다.
전극(127 및 128)과 동일한 도전층을 가공하여 얻어진 배선(137)이 전극(124)과 동일한 도전층을 가공하여 얻어진 도전층(126)과 접속되어 있다. 도전층(126)은 접속체(242b)를 통하여 FPC(72b)와 전기적으로 접속된다.
<표시 장치의 구성예 10>
도 25에 터치 패널의 일례를 도시하였다. 도 25의 (A)는 터치 패널(350B)의 사시도이다. 도 25의 (B)는 도 25의 (A)를 전개한 사시 개략도이다. 또한, 명료화를 위하여 대표적인 구성 요소만을 도시하였다. 도 25의 (B)에서는 기판(61)을 파선으로 윤곽만을 명시하였다.
터치 패널(350B)은 화상을 표시하는 기능과 터치 센서로서의 기능을 가지는 인셀형 터치 패널이다.
터치 패널(350B)은 대향 기판에만 검지 소자를 구성하는 전극 등을 제공한 구성이다. 이와 같은 구성은 따로 제작된 표시 장치와 검지 소자를 접합하는 구성에 비하여, 터치 패널을 박형화 또는 경량화할 수 있거나, 또는 터치 패널의 부품 점수를 줄일 수 있다.
도 25의 (A) 및 (B)에서, 입력 장치(376)는 기판(61)에 제공되어 있다. 또한, 입력 장치(376)의 배선(137) 및 배선(138) 등은, 표시 장치(379)에 제공된 FPC(72)와 전기적으로 접속한다. 구체적으로는, 접속부(63)에서 배선(137)(또는 배선(138)) 중 하나와 기판(51) 측에 제공된 도전층이 접속체(도전성 입자 등)를 통하여 전기적으로 접속되어 있다.
이와 같은 구성으로 함으로써, 터치 패널(350B)에 접속되는 FPC를 하나의 기판 측(여기서는 기판(51) 측)에만 배치할 수 있다. 또한, 터치 패널(350B)에 2개 이상의 FPC를 장착하는 구성으로 하여도 좋지만, 도 25의 (A) 및 (B)에 도시된 바와 같이, 터치 패널(350B)에는 하나의 FPC(72)를 제공하고, FPC(72)로부터 표시 장치(379)와 입력 장치(376)의 양쪽에 신호를 공급하는 구성으로 하면, 구성을 더 간략화할 수 있기 때문에 바람직하다.
터치 패널(350B)에는 하나의 FPC에 의하여, 화소를 구동하는 신호와 검지 소자를 구동하는 신호가 공급된다. 그러므로, 전자 기기에 제공하기 쉽고, 또한 부품 점수를 삭감할 수 있게 된다.
IC(73)는 입력 장치(376)를 구동하는 기능을 가져도 좋다. 입력 장치(376)를 구동하는 IC를 FPC(72) 위에 더 제공하여도 좋다. 또는, 입력 장치(376)를 구동하는 IC를 기판(51) 위에 실장하여도 좋다.
<표시 장치의 구성예 11>
도 26의 (A) 및 (B)에 본 실시형태의 표시 장치가 가지는 화소의 일례인 단면도를 각각 도시하였다. 도 26의 (A) 및 (B)의 단면도는, 도 2의 (B)의 단면도의 변형예라고 할 수도 있다.
도 26의 (A) 및 (B)는 투과형 액정 표시 장치의 일례이다. 도 26의 (A) 및 (B)에 도시된 바와 같이, 백라이트 유닛(13)으로부터의 광은 파선의 화살표로 도시된 방향으로 사출된다.
도 26의 (A) 및 (B)에서, 백라이트 유닛(13)의 광은 트랜지스터(914)와 액정 소자(930LC)의 콘택트부, 트랜지스터(914), 및 배선 콘택트부(916) 등을 통하여 외부로 추출된다.
도 26의 (A)에서는 트랜지스터(914)의 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극이 가시광에 대한 투과성을 가지는 예를 도시하였다. 소스 전극 및 드레인 전극 중 한쪽은 액정 소자(930LC)와 전기적으로 접속되어 있고, 다른 쪽은 배선(904)과 전기적으로 접속되어 있다.
도 26의 (A)에서는, 배선 콘택트부(916)에서 각각 가시광에 대한 투과성을 가지는 2개의 도전층이 접속되어 있다. 구체적으로는, 소스 전극 및 드레인 전극과 동일한 공정 및 동일한 재료로 형성된 제 1 도전층과, 게이트 전극과 동일한 공정 및 동일한 재료로 형성된 제 2 도전층이 접속되어 있다. 또한, 제 2 도전층은 배선(902)과 접속되어 있다. 이로써, 제 1 도전층, 제 2 도전층, 및 배선(902)을 전기적으로 접속시킬 수 있다. 배선(902) 및 배선(904)은 저항률이 낮은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 배선(902) 및 배선(904)은 차광성을 가져도 좋다.
도 26의 (B)에서는 트랜지스터(914)의 반도체층과 소스 전극 및 드레인 전극 중 한쪽이 가시광에 대한 투과성을 가지는 예를 도시하였다. 소스 전극 및 드레인 전극 중 한쪽은 액정 소자(930LC)와 전기적으로 접속되어 있다.
도 26의 (B)에서, 배선(904)은 트랜지스터(914)의 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능한다. 또한, 배선(902)은 트랜지스터(914)의 게이트로서 기능한다. 이들 배선은 저항률이 낮은 도전성 재료를 사용하여 형성되는 것이 바람직하다. 배선(902) 및 배선(904)은 차광성을 가져도 좋다. 도 26의 (B)에 도시된 트랜지스터(914)는 백 게이트를 가진다. 백 게이트의 투광성은 특별히 한정되지 않는다.
도 26의 (B)에서는, 배선 콘택트부(916)에서 각각 가시광에 대한 투과성을 가지는 2개의 도전층이 접속되어 있다. 구체적으로는, 소스 전극 및 드레인 전극 중 한쪽과 동일한 공정 및 동일한 재료로 형성된 제 1 도전층과 제 2 도전층이 접속되어 있다. 또한, 제 2 도전층은 배선(902)과 접속되어 있다. 이로써, 제 1 도전층, 제 2 도전층, 및 배선(902)을 전기적으로 접속시킬 수 있다.
트랜지스터(914), 배선 콘택트부(916) 등이 가지는 투광성 영역의 면적이 넓을수록, 백라이트 유닛(13)의 광을 효율적으로 사용할 수 있다.
이상과 같이, 본 실시형태의 표시 장치는 표시부의 트랜지스터가 가시광을 투과하는 영역을 가진다. 그러므로, 화소의 개구율을 높여, 광 추출 효율을 높일 수 있다. 따라서, 표시 장치의 소비전력을 저감시킬 수 있다.
또한, 본 실시형태의 표시 장치는, 표시부와 구동 회로부에서 트랜지스터의 구조가 상이하다. 그리고, 상기 표시 장치의 제작 방법에서, 구동 회로부의 트랜지스터의 제작 공정의 일부가 표시부의 트랜지스터의 제작 공정의 일부를 겸한다. 이로써, 표시 장치의 제작 공정의 증가를 억제하면서, 표시부와 구동 회로부 각각에 적절한 구조의 트랜지스터를 채용할 수 있다. 따라서, 제작 비용을 억제하면서, 표시 장치의 성능을 높일 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다. 또한, 본 명세서에서, 하나의 실시형태 중에 복수의 구성예가 나타내어지는 경우에는, 구성예를 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에서 수행할 수 있는 동작 모드에 대하여 도 27을 사용하여 설명한다.
또한, 이하에서는 통상의 프레임 주파수(대표적으로는 60Hz 이상 240Hz 이하)으로 동작하는 통상 동작 모드(Normal mode)와 저속의 프레임 주파수로 동작하는 아이들링(idling) 스톱(IDS) 구동 모드를 예시하여 설명한다.
또한, IDS 구동 모드란, 화상 데이터의 기록 처리를 실행한 후, 화상 데이터의 재기록을 정지하는 구동 방법을 말한다. 일단 화상 데이터의 기록을 수행하고, 그 후 다음의 화상 데이터의 기록까지의 간격을 연장함으로써, 그 사이의 화상 데이터의 기록에 필요한 만큼의 소비전력을 삭감할 수 있다. IDS 구동 모드는, 예를 들어, 통상 동작 모드의 1/100 내지 1/10 정도의 프레임 주파수로 할 수 있다. 정지 화상은, 연속하는 프레임 간에서 비디오 신호가 같다. 따라서, IDS 구동 모드는 정지 화상을 표시하는 경우에 특히 유효하다. IDS 구동을 사용하여 화상을 표시시킴으로써, 소비전력이 저감되면서 화면의 플리커가 억제되고, 안정 피로도 저감할 수 있다.
도 27의 (A) 내지 도 27의 (C)는 화소 회로 및 통상 구동 모드와 IDS 구동 모드를 설명하는 타이밍 차트이다. 또한, 도 27의 (A)에서는, 제 1 표시 소자(501)(여기서는 반사형 액정 소자)와 제 1 표시 소자(501)에 전기적으로 접속되는 화소 회로(506)를 도시하였다. 또한, 도 27의 (A)에 도시된 화소 회로(506)에서는, 신호선 SL과, 게이트선 GL과, 신호선 SL 및 게이트선 GL에 접속된 트랜지스터 M1과, 트랜지스터 M1에 접속되는 용량 소자 CsLC를 도시하였다.
트랜지스터 M1은 데이터 D1의 누설 경로가 될 수 있다. 따라서, 트랜지스터 M1의 오프 전류는 작을수록 바람직하다. 트랜지스터 M1로서는, 채널이 형성되는 반도체층에 금속 산화물을 가지는 트랜지스터를 사용하는 것이 바람직하다. 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor) 또는 산화물 반도체(oxide semiconductor), 줄여서 OS라고 부를 수 있다. 이하, 트랜지스터의 대표예로서, 채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터('OS 트랜지스터'라고도 함)를 사용하여 설명한다. OS 트랜지스터는, 다결정 실리콘 등을 사용한 트랜지스터보다 비도통 상태 시의 누설 전류(오프 전류)가 매우 낮은 특징을 가진다. 트랜지스터 M1에 OS 트랜지스터를 사용함으로써 노드 ND1에 공급된 전하를 장기간 유지할 수 있다.
또한, 도 27의 (A)에 도시된 회로도에서, 액정 소자 LC는 데이터 D1의 누설 경로가 된다. 따라서, 적절히 IDS 구동을 수행하기 위해서는 액정 소자 LC의 저항률을 1.0×1014Ω·cm 이상으로 하는 것이 바람직하다.
또한, 상기 OS 트랜지스터의 채널 영역에는, 예를 들어 In-Ga-Zn 산화물, In-Zn 산화물 등을 적합하게 사용할 수 있다. 또한, 상기 In-Ga-Zn 산화물로서는, 대표적으로는 In:Ga:Zn=4:2:4.1[원자수비] 근방의 조성을 사용할 수 있다.
도 27의 (B)는 통상 구동 모드에서의 신호선 SL 및 게이트선 GL에 각각 공급하는 신호의 파형을 나타낸 타이밍 차트이다. 통상 구동 모드에서는 통상의 프레임 주파수(예를 들어 60Hz)로 동작한다. 도 27의 (B)에 기간 T1부터 T3까지를 나타내었다. 각 프레임 기간에서 게이트선 GL에 주사 신호를 공급하고, 신호선 SL부터 데이터 D1를 노드 ND1에 기록하는 동작을 수행한다. 이 동작은 기간 T1부터 T3까지에서 같은 데이터 D1을 기록하는 경우, 또는 상이한 데이터를 기록하는 경우이어도 같다.
한편, 도 27의 (C)는 IDS 구동 모드에서의 신호선 SL 및 게이트선 GL에 각각 공급하는 신호의 파형을 나타낸 타이밍 차트이다. IDS 구동에서는 저속의 프레임 주파수(예를 들어 1Hz)에서 동작한다. 1프레임 기간을 기간 T1로 나타내고, 그 중에서 데이터의 기록 기간을 기간 TW, 데이터의 유지 기간을 기간 TRET로 나타낸다. IDS 구동 모드는 기간 TW에서 게이트선 GL에 주사 신호를 공급하고, 신호선 SL의 데이터 D1을 기록하고, 기간 TRET에서 게이트선 GL을 로 레벨의 전압으로 고정하고, 트랜지스터 M1을 비도통 상태로 하여 일단 기록된 데이터 D1를 유지시키는 동작을 수행한다. 또한, 저속의 프레임 주파수로서는, 예를 들어 0.1Hz 이상 60Hz 미만으로 하면 좋다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 터치 센서의 구동 방법의 예에 대하여 도면을 참조하여 설명한다.
<센서의 검지 방법의 예>
도 28의 (A)는 상호 용량 방식의 터치 센서의 구성을 도시한 블록도이다. 도 28의 (A)에서는 펄스 전압 출력 회로(551), 전류 검출 회로(552)를 도시하였다. 또한, 도 28의 (A)에서는 펄스 전압이 공급되는 전극(521), 전류의 변화를 검지하는 전극(522)을 각각 X1 내지 X6, Y1 내지 Y6의 각각 6개의 배선으로 도시하였다. 또한, 도 28의 (A)는 전극(521) 및 전극(522)이 중첩함으로써 형성되는 용량(553)을 도시한 것이다. 또한, 전극(521)과 전극(522)은 그 기능을 서로 바꾸어도 좋다.
펄스 전압 출력 회로(551)는 X1 내지 X6의 배선에 순차적으로 펄스 전압을 인가하기 위한 회로이다. X1 내지 X6의 배선에 펄스 전압이 인가됨으로써, 용량(553)을 형성하는 전극(521)과 전극(522) 사이에 전계가 생긴다. 이 전극 사이에 생기는 전계가 차폐 등으로 인하여 용량(553)의 상호 용량에 변화를 일으키는 것을 이용하여, 피검지체의 근접 또는 접촉을 검출할 수 있다.
전류 검출 회로(552)는 용량(553)에서의 상호 용량의 변화로 인한 Y1 내지 Y6의 배선에서의 전류의 변화를 검출하기 위한 회로이다. Y1 내지 Y6의 배선에서는 피검지체의 근접 또는 접촉이 없으면 검출되는 전류값에 변화는 없지만, 검출하는 피검지체의 근접 또는 접촉으로 인하여 상효 용량이 감소되는 경우에는 전류값이 감소되는 변화를 검출한다. 또한 전류의 검출은 적분 회로 등을 사용하여 수행하면 좋다.
또한, 펄스 전압 출력 회로(551) 및 전류 검출 회로(552) 중 한쪽 또는 양쪽을 도 4 등에 도시된 기판(51) 위 또는 기판(61) 위에 형성하여도 좋다. 예를 들어, 표시부(62)나 구동 회로부(64) 등과 동시에 형성하면, 공정을 간략화할 수 있을뿐더러, 터치 센서의 구동에 사용하는 부품 수를 삭감할 수 있기 때문에 바람직하다. 또한, 펄스 전압 출력 회로(551) 및 전류 검출 회로(552) 중 한쪽 또는 양쪽을 IC(73)에 실장하여도 좋다.
특히, 기판(51)에 형성되는 트랜지스터로서, 채널이 형성되는 반도체층에 다결정 실리콘이나 단결정 실리콘 등의 결정성 실리콘을 사용하면, 펄스 전압 출력 회로(551)나 전류 검출 회로(552) 등의 회로의 구동 능력이 향상되어, 터치 센서의 감도를 향상시킬 수 있다.
도 28의 (B)에는 도 28의 (A)에서 도시된 상호 용량 방식의 터치 센서에서의 입출력 파형의 타이밍 차트를 나타내었다. 도 28의 (B)에서는 1프레임 기간에서 각 행렬에서의 피검지체의 검출을 수행하는 것으로 한다. 또한, 도 28의 (B)에서는 피검지체를 검출하지 않는 경우(터치되지 않음)와 피검지체를 검출하는 경우(터치됨)의 2개의 경우에 대하여 나타내었다. 또한 Y1 내지 Y6의 배선에 대해서는, 검출되는 전류값에 대응하는 전압값으로 한 파형을 도시하였다.
X1-X6의 배선에서는, 순차적으로 펄스 전압이 공급되고 상기 펄스 전압에 따라서 Y1 내지 Y6의 배선에서의 파형이 변화한다. 피검지체의 근접 또는 접촉이 없는 경우에는 X1 내지 X6의 배선의 전압의 변화에 따라 Y1 내지 Y6의 파형이 한결같이 변화한다. 한편, 피검지체가 근접 또는 접촉하는 개소에서는, 전류값이 감소되기 때문에, 이에 대응하는 전압값의 파형도 변화한다.
이와 같이, 상호 용량의 변화를 검출함으로써, 피검지체의 근접 또는 접촉을 검지할 수 있다.
<표시 장치의 구동 방법 예>
도 29의 (A)는 표시 장치의 구성예를 도시한 블록도이다. 도 29의 (A)에서는 게이트 구동 회로 GD(주사선 구동 회로), 소스 구동 회로 SD(신호선 구동 회로), 복수의 화소 pix를 가지는 표시부를 도시하였다. 또한 도 29의 (A)에서는, 게이트 구동 회로 GD에 전기적으로 접속되는 게이트선 x_1 내지 x_m(m은 자연수), 소스 구동 회로 SD에 전기적으로 접속되는 소스선 y_1 내지 y_n(n은 자연수)에 대응하여, 화소 pix에서는 각각에 (1, 1) 내지 (n, m)의 부호를 붙였다.
도 29의 (B)는 도 29의 (A)에서 도시된 표시 장치에서의 게이트선 및 소스선에 공급하는 신호의 타이밍 차트도이다. 도 29의 (B)에서는, 1프레임 기간마다 데이터 신호를 재기록하는 경우와, 데이터 신호를 재기록하지 않는 경우로 나누어 나타내었다. 또한 도 29의 (B)에서는 귀선 기간(retrace period) 등의 기간을 고려하지 않았다.
1프레임 기간마다 데이터 신호를 재기록하는 경우, x_1 내지 x_m의 게이트선에는 순차적으로 주사 신호가 공급된다. 주사 신호가 H 레벨의 기간인 수평 주사 기간 1H에서는, 각 열의 소스선 y_1 내지 y_n에 데이터 신호 D가 공급된다.
1프레임 기간마다 데이터 신호를 재기록하지 않는 경우, 게이트선 x_1 내지 x_m에 공급하는 주사 신호를 정지한다. 또한 수평 주사 기간 1H에서는, 각 열의 소스선 y_1 내지 y_n에 공급하는 데이터 신호를 정지한다.
1프레임 기간마다 데이터 신호를 재기록하지 않는 구동 방법은, 특히 화소 pix가 가지는 트랜지스터로서 채널이 형성되는 반도체층에 산화물 반도체를 적용하는 경우에 유효하다. 산화물 반도체가 적용된 트랜지스터는 실리콘 등의 반도체가 적용된 트랜지스터에 비하여 오프 전류를 매우 작게 할 수 있다. 그러므로, 1프레임 기간마다 데이터 신호의 재기록을 수행하지 않고 앞의 기간에 기록한 데이터 신호를 유지시킬 수 있어, 예를 들어 1초 이상, 바람직하게는 5초 이상에 걸쳐 화소의 계조를 유지할 수도 있다.
또한, 화소 pix가 가지는 트랜지스터로서 채널이 형성되는 반도체층에 다결정 실리콘 등을 적용하는 경우에는, 화소가 가지는 유지 용량의 크기를 미리 크게 해 두는 것이 바람직하다. 유지 용량이 클수록 화소의 계조를 장시간에 걸쳐 유지할 수 있다. 유지 용량의 크기는 유지 용량에 전기적으로 접속되는 트랜지스터나 표시 소자의 누설 전류에 따라 설정하면 좋지만, 예를 들어 1 화소당 유지 용량을 5fF 이상 5pF 이하, 바람직하게는 10fF 이상 5pF 이하, 더 바람직하게는 20fF 이상 1pF 이하로 하면, 1프레임 기간마다 데이터 신호의 재기록을 수행하지 않고 앞의 기간에 기록된 데이터 신호를 유지시킬 수 있어, 예를 들어 수 프레임 또는 수십 프레임의 기간에 걸쳐 화소의 계조를 유지할 수 있게 된다.
<표시부와 터치 센서의 구동 방법의 예>
도 30의 (A) 내지 (D)는 일례로서 도 28의 (A) 및 (B)에서 설명한 터치 센서와, 도 29의 (A) 및 (B)에서 설명한 표시부를 1sec.(1초간) 구동하는 경우에, 연속하는 프레임 기간의 동작에 대하여 설명하는 도면이다. 또한, 도 30의 (A)에서는, 표시부의 1프레임 기간을 16.7ms(프레임 주파수: 60Hz), 터치 센서의 1프레임 기간을 16.7ms(프레임 주파수: 60Hz)로 한 경우에 대하여 나타내었다. 도 30 및 도 31의 1F, 2F??는 표시부 또는 터치 센서의 프레임을 나타낸 것이다.
본 발명의 일 형태의 표시 장치는, 표시부의 동작과 터치 센서의 동작이 서로 독립되어 있고, 표시 기간과 평행하게 터치 검지 기간을 제공할 수 있다. 그러므로 도 30의 (A)에 도시된 바와 같이, 표시부 및 터치 센서의 1프레임 기간을 모두 16.7ms(프레임 주파수: 60Hz)로 설정할 수 있다. 또한, 터치 센서와 표시부의 프레임 주파수를 상이하게 하여도 좋다. 예를 들어 도 30의 (B)에 도시된 바와 같이, 표시부의 1프레임 기간을 8.3ms(프레임 주파수: 120Hz)로 설정하고, 터치 센서의 1프레임 기간을 16.7ms(프레임 주파수: 60Hz)로 할 수도 있다. 또한, 도시하지 않았지만, 표시부의 프레임 주파수를 33.3ms(프레임 주파수: 30Hz)로 하여도 좋다.
또한, 표시부의 프레임 주파수를 전환 가능한 구성으로 하고, 동영상을 표시할 때는 프레임 주파수를 크게(예를 들어 60Hz 이상 또는 120Hz 이상) 하고, 정지 화상을 표시할 때는 프레임 주파수를 작게(예를 들어 60Hz 이하, 30Hz 이하, 또는 1Hz 이하) 함으로써, 표시 장치의 소비전력을 저감할 수 있다. 또한, 터치 센서의 프레임 주파수를 전환 가능한 구성으로 하고, 대기 시와 터치를 감지하였을 때에서 프레임 주파수를 상이하게 하여도 좋다.
또한, 본 발명의 일 형태의 표시 장치는, 표시부에서의 데이터 신호의 재기록을 수행하지 않고, 앞의 기간에 재기록된 데이터 신호를 유지함으로써, 표시부의 1프레임 기간을 16.7ms보다 긴 기간으로 할 수 있다. 그러므로, 도 30의 (C)에 도시된 바와 같이, 표시부의 1프레임 기간을 1sec.(프레임 주파수: 1Hz)로 설정하고, 터치 센서의 1프레임 기간을 16.7ms(프레임 주파수: 60Hz)로 할 수도 있다.
또한, 표시부에서의 데이터 신호의 재기록을 수행하지 않고, 앞의 기간에 재기록된 데이터 신호를 유지하는 구성에 대해서는, 앞의 설명의 IDS 구동 모드를 참조할 수 있다. 또한, IDS 구동 모드에 대해서는, 표시부에서의 데이터 신호의 재기록을 특정 영역에서만 수행하는, 부분 IDS 구동 모드로 하여도 좋다. 부분 IDS 구동 모드란, 표시부에서의 데이터 신호의 재기록을 특정 영역에서만 수행하고, 그 이외의 영역에서는 앞의 기간에 재기록된 데이터 신호를 유지하는 구성이다.
또한, 본 실시형태에 개시하는 터치 센서의 구동 방법에 따르면, 도 30의 (C)에 도시된 구동을 수행하는 경우, 계속적으로 터치 센서의 구동을 수행할 수 있다. 그러므로, 도 30의 (D)에 도시된 바와 같이 터치 센서에서의 피검지체의 근접 또는 접촉을 검지한 타이밍에서, 표시부의 데이터 신호를 재기록할 수도 있다.
여기서, 터치 센서의 센싱 기간에 표시부의 데이터 신호의 재기록 동작을 수행하면, 데이터 신호의 재기록 시에 생기는 노이즈가 터치 센서에 전해짐으로써 터치 센서의 감도를 저하시킬 우려가 있다. 따라서, 표시부의 데이터 신호의 재기록 기간과 터치 센서의 센싱 기간이 겹치지 않도록 구동하는 것이 바람직하다.
도 31의 (A)에서는 표시부의 데이터 신호의 재기록과 터치 센서의 센싱을 교대로 수행하는 예를 도시하였다. 또한, 도 31의 (B)에서는 표시부의 데이터 신호의 재기록 동작을 2번 수행할 때마다, 터치 센서의 센싱을 1번 수행하는 예를 나타내었다. 또한, 이에 한정되지 않고 3번 이상의 재기록 동작을 수행할 때마다 터치 센서의 센싱을 1번 수행하는 구성으로 하여도 좋다.
또한, 화소 pix에 적용되는 트랜지스터의 채널이 형성되는 반도체층에 산화물 반도체를 사용하는 경우, 오프 전류를 매우 저감할 수 있기 때문에, 데이터 신호의 재기록의 빈도를 충분히 저감할 수 있다. 구체적으로는, 데이터 신호의 재기록을 수행한 후, 다음으로 데이터 신호를 재기록할 때까지의 사이에 충분히 긴 휴지 기간을 제공할 수 있게 된다. 휴지 기간은 예를 들어 0.5초 이상, 1초 이상, 또는 5초 이상으로 할 수 있다. 휴지 기간의 상한은 트랜지스터에 접속되는 용량이나 표시 소자 등의 누설 전류에 의하여 제한되지만, 예를 들어 1분 이하, 10분 이하, 1시간 이하, 또는 하루 이하 등으로 할 수 있다.
또한, 화소 pix에 적용되는 트랜지스터의 채널이 형성되는 반도체층에, LTPS 또는 비정질 실리콘을 사용하는 경우, 화소의 데이터 신호를 유지하는 노드에 SRAM을 제공하고 상기 데이터 신호를 유지하는 구성으로 하여도 좋다. 상기 구성으로 함으로써 데이터 신호의 재기록의 빈도를 충분히 저감할 수 있다. 또한, 데이터 신호의 재기록의 빈도로서는, 상술한 반도체층에 산화물 반도체를 사용하는 경우와 동등하게 할 수 있다.
도 31의 (C)에서는, 5초간에 1번의 빈도로 표시부의 데이터 신호의 재기록을 수행하는 예를 나타내었다. 도 31의 (C)에서는, 표시부가 데이터 신호를 재기록한 후, 다음의 데이터 신호의 재기록 동작까지의 기간에는, 재기록 동작을 정지하는 휴지 기간이 제공되어 있다. 휴지 기간에서는, 터치 센서가 프레임 주파수 iHz(i는 표시 장치의 프레임 주파수 이상, 여기서는 0.2Hz 이상)로 구동할 수 있다. 또한, 도 31의 (C)에 도시된 바와 같이, 터치 센서의 센싱을 휴지 기간에 5i번 수행하고, 표시부의 데이터 신호의 재기록 기간에는 수행하지 않도록 하면, 터치 센서의 감도를 향상시킬 수 있어 바람직하다. 또한, 도 31의 (D)에 도시된 바와 같이, 표시부의 데이터 신호의 재기록과 터치 센서의 센싱을 동시에 수행하면, 구동을 위한 신호를 간략화할 수 있다.
또한, 표시부의 데이터 신호의 재기록 동작을 수행하지 않는 휴지 기간에서는, 표시부로의 데이터 신호의 공급을 정지할뿐더러, 게이트 구동 회로 GD 및 소스 구동 회로 SD 중 한쪽 또는 양쪽의 동작을 정지하여도 좋다. 또한, 게이트 구동 회로 GD 및 소스 구동 회로 SD 중 한쪽 또는 양쪽의 전력 공급을 정지하여도 좋다. 이와 같이 함으로써, 노이즈를 더 저감하고, 터치 센서의 감도를 더 양호한 것으로 할 수 있다. 또한, 표시 장치의 소비전력을 더 저감할 수 있다.
본 발명의 일 형태의 표시 장치는, 2개의 기판으로 표시부와 터치 센서가 끼워진 구성을 가진다. 따라서, 표시부와 터치 센서의 거리를 매우 가깝게 할 수 있다. 이때, 표시부의 구동 시의 노이즈가 터치 센서에 전해지기 쉬워지고, 터치 센서의 감도가 저하될 우려가 있다. 본 실시형태에서 예시한 구동 방법을 적용함으로써, 박형화와 높은 검출 감도를 양립한, 터치 센서를 가지는 표시 장치를 실현할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태에 개시되는 트랜지스터의 반도체층에 사용될 수 있는 금속 산화물에 대하여 설명한다. 또한 트랜지스터의 반도체층에 금속 산화물을 사용하는 경우, 상기 금속 산화물을 산화물 반도체로 바꿔 읽어도 좋다.
산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는, CAAC-OS(c-axis-aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
또한 본 발명의 일 형태에 개시되는 트랜지스터의 반도체층에는 CAC-OS(Cloud-Aligned Composite oxide semiconductor)를 사용하여도 좋다.
또한 본 발명의 일 형태에 개시되는 트랜지스터의 반도체층은 상술한 비단결정 산화물 반도체 또는 CAC-OS를 바람직하게 사용할 수 있다. 또한 비단결정 산화물 반도체로서는 nc-OS 또는 CAAC-OS를 바람직하게 사용할 수 있다.
본 발명의 일 형태에서는 트랜지스터의 반도체층으로서 CAC-OS를 사용하는 것이 바람직하다. CAC-OS를 사용함으로써 트랜지스터에 높은 전기 특성 또는 높은 신뢰성을 부여할 수 있다.
이하에서는 CAC-OS의 상세한 사항에 대하여 설명한다.
CAC-OS 또는 CAC-metal oxide는, 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 정공)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성 기능과 절연성 기능을 상보적으로 작용시킴으로써, 스위칭시키는 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각 기능을 분리시킴으로써 양쪽의 기능을 최대한 높일 수 있다.
또한 CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성의 기능을 가지고, 절연성 영역은 상술한 절연성의 기능을 가진다. 또한 재료 중에서 도전성 영역과 절연성 영역이란, 나노 입자 레벨로 분리되는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 중에 편재(偏在)하는 경우가 있다. 또한, 도전성 영역은 경계가 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한, CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역이란 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 중에 분산되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어 CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때, 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용되고, 내로 갭을 가지는 성분에 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 따라서 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉 CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
CAC-OS는 예를 들어, 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재한 재료의 하나의 구성이다. 또한, 이하에서는 금속 산화물에서 하나 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합한 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한, 금속 산화물은 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등으로부터 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 좋음)란, 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리함으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상이라고도 함)이다.
즉 CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼재하는 구성을 가지는 복합 금속 산화물이다. 또한, 본 명세서에서 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을, 제 1 영역이 제 2 영역과 비교하여 In의 농도가 높은 것으로 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성의 화합물은 단결정 구조, 다결정 구조, 또는 CAAC(c-axis aligned crystal) 구조를 가진다. 또한 CAAC 구조란, 복수의 IGZO의 나노 결정이 c축 배향을 가지고, 또한 a-b면에서는 배향하지 않고 연결된 결정 구조를 말한다.
한편 CAC-OS는 금속 산화물의 재료 구성에 관한 것이다. CAC-OS란 In, Ga, Zn, 및 O를 포함하는 재료 구성에서, 일부에 Ga를 주성분으로 하는 나노 입자상으로 관찰되는 영역 및 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역의 각각이 모자이크 패턴으로 무작위로 분산하는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한, CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어, In을 주성분으로 하는 막 및 Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조는 포함하지 않는다.
또한 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는 명확한 경계를 관찰할 수 없는 경우가 있다.
또한, 갈륨 대신에 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등으로부터 선택된 1종류 또는 복수 종류가 포함되는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역 및 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역의 각각이 모자이크 패턴으로 무작위로 분산되는 구성을 말한다.
CAC-OS는 예를 들어 기판을 의도적으로 가열하지 않는 조건으로 스퍼터링법에 의하여 형성할 수 있다. 또한 CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한, 성막할 때의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때, 명확한 피크가 확인되지 않다는 특징을 가진다. 즉 X선 회절로부터 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는 것을 알 수 있다.
또한, CAC-OS는 프로브 직경이 1nm인 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 링 형상으로 휘도가 높은 영역과 상기 링 영역에서 복수의 휘점이 관측된다. 따라서, 전자선 회절 패턴으로부터 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서, 배향성을 가지지 않는 nc(nano-crystal) 구조를 가지는 것을 알 수 있다.
또한, 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재되고 혼재되는 구조를 가지는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이고, IGZO 화합물과 상이한 성질을 가진다. 즉 CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 가진다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 나타난다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써 누설 전류가 억제되어, 양호한 스위칭 동작을 구현할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과 InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용됨으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서 CAC-OS는 디스플레이를 비롯한 다양한 반도체 장치에 적합하다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 전자 기기에 대하여 설명한다.
전자 기기로서는, 예를 들어, 텔레비전 장치, 데스크톱형 또는 노트북형의 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말, 음향 재생 장치, 파친코기 등의 대형 게임기 등을 들 수 있다.
도 32의 (A) 내지 (C)에 휴대 정보 단말을 도시하였다. 본 실시형태의 휴대 정보 단말은, 예를 들어 전화기, 수첩, 또는 정보열람 장치 등에서 선택된 하나 또는 복수의 기능을 가진다. 구체적으로는, 스마트폰 또는 스마트 워치로서 사용할 수 있다. 본 실시형태의 휴대 정보 단말은, 예를 들어, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 동영상 재생, 인터넷 통신, 게임 등의 다양한 애플리케이션을 실행할 수 있다. 도 32의 (A) 내지 (C)에 도시된 휴대 정보 단말은, 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 다양한 데이터의 송신 또는 수신을 수행하는 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한, 도 32의 (A) 내지 (C)에 도시된 휴대 정보 단말이 가지는 기능은 이들에 한정되지 않고, 그 외의 기능을 가져도 좋다.
도 32의 (A) 내지 (C)에 도시된 휴대 정보 단말은, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다. 또한, 도 32의 (A) 내지 (C)에 도시된 휴대 정보 단말은, 통신 규격된 근거리 무선 통신을 실행할 수 있다. 예를 들어, 도 32의 (C)에 도시된 손목시계형 휴대 정보 단말(820)은, 무선 통신 가능한 헤드 세트와 상호 통신함으로써, 핸즈프리로 통화할 수도 있다.
도 32의 (A)에 도시된 휴대 정보 단말(800)은 하우징(811), 표시부(812), 조작 버튼(813), 외부 접속 포트(814), 스피커(815), 마이크로폰(816) 등을 가진다. 휴대 정보 단말(800)의 표시부(812)는 평면을 가진다.
도 32의 (B)에 도시된 휴대 정보 단말(810)은, 하우징(811), 표시부(812), 조작 버튼(813), 외부 접속 포트(814), 스피커(815), 마이크로폰(816), 카메라(817) 등을 가진다. 휴대 정보 단말(810)의 표시부(812)는 곡면을 가진다.
도 33의 (C)에 손목시계형 휴대 정보 단말(820)을 도시하였다. 휴대 정보 단말(820)은, 하우징(811), 표시부(812), 스피커(815), 조작 키(818)(전원 스위치 또는 조작 스위치를 포함함) 등을 가진다. 휴대 정보 단말(820)의 표시부(812)의 외형은 원 형상이다. 휴대 정보 단말의 표시부(812)는 평면을 가진다.
본 발명의 일 형태의 표시 장치를, 표시부(812)에 사용할 수 있다. 이로써, 개구율이 높은 표시부를 가지는 휴대 정보 단말을 제작할 수 있다.
본 실시형태의 휴대 정보 단말은 표시부(812)에 터치 센서를 구비한다. 전화를 걸거나 또는 문자를 입력하는 등의 다양한 조작은 손가락이나 스타일러스 등으로 표시부(812)를 터치함으로써 수행할 수 있다.
또한, 조작 버튼(813)의 조작에 의하여, 전원의 ON, OFF 동작이나 표시부(812)에 표시되는 화상의 종류의 전환을 수행할 수 있다. 예를 들어, 메일 작성 화면으로부터, 메인 메뉴 화면으로 전환할 수 있다.
또한, 휴대 정보 단말의 내부에, 자이로 센서 또는 가속도 센서 등의 검출 장치를 제공함으로써, 휴대 정보 단말의 방향(세로인지 가로인지)를 판단하여, 표시부(812)의 화면 표시의 방향을 자동적으로 전환할 수 있다. 또한, 화면 표시의 방향의 전환은, 표시부(812)를 터치하는 것, 조작 버튼(813)의 조작, 또는 마이크로폰(816)을 사용한 음성 입력 등에 의하여 수행할 수도 있다.
도 33의 (A)에 도시된 텔레비전 장치(7100)는, 하우징(7101)에 표시부(7102)가 제공되어 있다. 표시부(7102)에서는 영상을 표시할 수 있다. 본 발명의 일 형태의 표시 장치를 표시부(7102)에 사용할 수 있다. 이로써, 개구율이 높은 표시부를 가지는 텔레비전 장치를 제작할 수 있다. 또한, 여기서는, 스탠드(7103)에 의하여 하우징(7101)을 지지한 구성을 도시하였다.
텔레비전 장치(7100)의 조작은, 하우징(7101)이 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 리모트 컨트롤러(7111)가 구비하는 조작 키에 의하여 채널이나 음량의 조작을 수행할 수 있어, 표시부(7102)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤러(7111)에 상기 리모트 컨트롤러(7111)로부터 출력하는 정보를 표시하는 표시부를 제공하는 구성으로 하여도 좋다.
또한, 텔레비전 장치(7100)는, 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송의 수신을 수행할 수 있고, 또한 모뎀을 통하여 유선 또는 무선에 의하여 통신 네트워크에 접속함으로써, 한 방향(송신자로부터 수신자) 또는 쌍 방향(송신자와 수신자 간, 또는 수신자끼리 등)의 정보 통신을 수행할 수도 있다.
도 33의 (B)에 도시된 컴퓨터(7200)는, 본체(7201), 하우징(7202), 표시부(7203), 키보드(7204), 외부 접속 포트(7205), 포인팅 디바이스(7206) 등을 포함한다. 또한, 컴퓨터는, 본 발명의 일 형태의 표시 장치를 그 표시부(7203)에 사용함으로써 제작된다. 이로써, 개구율이 높은 표시부를 가지는 컴퓨터를 제작할 수 있다.
도 33의 (C)에 도시된 카메라(7300)는 하우징(7301), 표시부(7302), 조작 버튼(7303), 셔터 버튼(7304) 등을 가진다. 또한 카메라(7300)에는 탈착 가능한 렌즈(7306)가 장착되어 있다.
본 발명의 일 형태의 표시 장치를 표시부(7302)에 사용할 수 있다. 이로써, 개구율이 높은 표시부를 가지는 카메라를 제작할 수 있다.
여기서는 카메라(7300)를, 렌즈(7306)를 하우징(7301)으로부터 떼어 내어 교환할 수 있는 구성으로 하였지만, 렌즈(7306)와 하우징(7301)이 일체가 되어 있어도 좋다.
카메라(7300)는, 셔터 버튼(7304)을 누름으로써 정지 화상 또는 동영상을 촬상할 수 있다. 또한, 표시부(7302)는 터치 패널로서의 기능을 가지고, 표시부(7302)를 터치함으로써 촬상할 수도 있다.
또한, 카메라(7300)는, 스트로보 장치나, 뷰파인더 등을 별도로 장착할 수 있다. 또는, 이들이 하우징(7301)에 제공되어 있어도 좋다.
본 실시형태는, 다른 실시형태와 적절히 조합할 수 있다.
(실시예 1)
본 실시예에서는 본 발명의 일 형태의 표시 장치에 사용할 수 있는 트랜지스터를 제작하고, 신뢰성 시험을 수행한 결과에 대하여 설명한다.
본 실시예에서는 반도체층에 금속 산화물(산화물 반도체)를 사용한 트랜지스터를 2종류 제작하였다.
시료 1로서, 보텀 게이트 톱 콘택트(Bottom Gate Top Contact, BGTC) 구조의 트랜지스터를 제작하였다. 상기 트랜지스터의 채널 길이는 3.25μm로 하고, 채널 폭은 2μm로 하였다. 상기 트랜지스터에는 백 게이트를 제공하였다. 한 쌍의 게이트 전극에는, 어느 것에도 가시광을 투과하는 금속 산화물막을 사용하였다. 또한, 소스 전극 및 드레인 전극에 대해서도, 가시광을 투과하는 금속 산화물막을 사용하였다.
시료 2로서, 셀프 얼라인형 톱 게이트(Top Gate Self-Alignment, TGSA) 구조의 트랜지스터를 제작하였다. 상기 트랜지스터의 채널 길이는 3μm로 하고, 채널 폭은 3μm로 하였다. 상기 트랜지스터에는 백 게이트 전극을 제공하였다. 게이트 전극(위 측의 게이트 전극)에는 가시광을 투과하는 금속 산화물막을 사용하였다. 또한, 백 게이트 전극, 소스 전극, 및 드레인 전극에 대해서는 금속막을 사용하였다.
시료 1 및 시료 2에 대하여, 광을 조사하면서 GBT(Gate Bias Temperature) 스트레스 시험을 수행하였다. GBT 스트레스 시험은 신뢰성 시험의 1종류이고, 장기간의 사용에 의하여 일어나는 트랜지스터의 특성 변화를 평가할 수 있다. 광은 시료의 위 측으로부터 조사하였다. 즉, 시험 중, 시료 1 및 시료 2에서는 가시광을 투과하는 금속 산화물막인 위 측의 게이트 전극을 통하여 반도체층의 채널 영역에 광이 조사된다.
GBT 스트레스 시험에서는, 트랜지스터가 형성되어 있는 기판을 일정한 온도로 유지하고, 트랜지스터의 소스 전위와 드레인 전위를 같은 전위로 하고, 제 1 게이트 전위에는 소스 전위 및 드레인 전위와 상이한 전위를 일정 시간 공급한다.
본 실시예에서는, GBT 스트레스 시험으로서, 시료 온도 60℃, 광 조사 환경(백색 LED로 약 10000lx의 광을 조사함)의 환경에서, 제 1 게이트 전위 Vg=-30V, 드레인 전위 Vd=0V, 소스 전위 Vs=0V, 및 제 2 게이트(백 게이트) 전위 Vbg=-30V를 1시간 인가하였다.
또한, 트랜지스터의 전기 특성의 변동량의 지표로서, 트랜지스터의 문턱 전압(이하 Vth라고도 함)의 경시적 변화(이하 ΔVth라고도 함)를 사용하였다. 또한, Vth란, Id-Vg 특성에서 Id=1.0Х10-12[A]일 때의 Vg의 값으로 정의한다. 여기서, ΔVth는, 예를 들어 스트레스 시작 시의 Vth가 +0.50V이고, 스트레스 100sec 경과 시의 Vth가 -0.55V이었으면, 스트레스 100sec 경과 시의 ΔVth는 -1.05V가 된다.
GBT 스트레스 시험에서, 시료 1 및 시료 2의 시험 결과를 도 34에 나타내었다. 또한, 도 34에서 왼쪽 축은 트랜지스터의 문턱 전압의 변화량(ΔVth)을 나타낸다.
도 34에 도시된 바와 같이, 시료 1의 문턱 전압의 변화량(ΔVth)은 -1.0V이고, 시료 2의 ΔVth는 -1.1V이었다. 이와 같이, 시료 1 및 시료 2는 높은 신뢰성을 가지는 것을 알 수 있었다.
본 실시예에서 제작한 트랜지스터는 광이 조사되어도, 신뢰성이 높고 전기 특성의 변동량이 작다. 따라서, 화소의 표시 영역에 상기 트랜지스터를 제공할 수 있어 화소의 개구율을 높일 수 있다.
(실시예 2)
본 실시예에서는 본 발명의 일 형태의 표시 장치에 사용할 수 있는 트랜지스터를 제작하고, 특성을 평가하였다.
구체적으로는, 본 실시예에서는 도 4 등에 도시된 트랜지스터(201A)에 상당하는 트랜지스터를 3개 제작하고, Id-Vg 특성의 측정, GBT 스트레스 시험, 및 정전류 스트레스 시험을 수행하였다. 또한, 본 실시예에서 제작한 트랜지스터의 채널 길이 L은 2μm, 채널 폭 W는 3μm로 하였다.
[트랜지스터의 제작]
우선, 유리 기판 위에 백 게이트로서 기능하는 도전층(291)을 형성하였다. 도전층(291)은 스퍼터링 장치를 사용하여 두께 약 100nm의 텅스텐막을 성막한 후, 상기 텅스텐막을 가공함으로써 형성되었다.
다음으로, 기판 및 도전층(291) 위에 게이트 절연층으로서 기능하는 절연층(211)을 형성하였다. 절연층(211)은 플라스마 화학 기상 퇴적(PECVD) 장치를 사용하여, 두께 약 50nm의 질화 실리콘막, 두께 약 300nm의 질화 실리콘막, 두께 약 50nm의 질화 실리콘막, 두께 약 50nm의 산화질화 실리콘막을 순차적으로 성막함으로써 형성되었다.
다음으로, 절연층(211) 위에 반도체층(293)을 형성하였다. 반도체층(293)은 스퍼터링 장치를 사용하여 2층의 금속 산화물층(제 1 금속 산화물층, 제 2 금속 산화물층)을 순차적으로 성막한 후, 2층의 금속 산화물층을 섬 형상으로 가공함으로써 형성되었다.
제 1 금속 산화물층에는 두께 약 40nm의 In-Ga-Zn막을 사용하고, 제 2 금속 산화물층에는 두께 약 5nm의 In-Ga-Zn막을 사용하였다. 제 1 금속 산화물층은 CAC-IGZO를 가지고, 제 2 금속 산화물층은 CAAC-IGZO를 가진다.
제 1 금속 산화물층은 기판 온도를 130℃로 하고, 유량 180sccm의 아르곤 가스와, 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐과, 갈륨과, 아연을 가지는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1[원자수비])에 2.5kw의 교류 전력을 인가함으로써 형성되었다. 또한, 성막 가스 전체에 차지하는 산소의 비율로부터 '산소 유량비'라고 기재하는 경우가 있다. 제 1 금속 산화물층의 성막 시에서의 산소 유량비는 10%이다.
제 2 금속 산화물층은 상기 제 1 금속 산화물층의 성막 조건에서 스퍼터링 가스의 유량을 변경하여 성막되었다. 구체적으로는, 체임버로의 아르곤 가스의 도입을 정지하고, 유량 200sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입함으로써 형성되었다. 또한, 제 2 금속 산화물층의 성막 시에서의 산소 유량비는 100%이다.
다음으로, 절연층(211) 및 반도체층(293) 위에 PECVD 장치를 사용하여 절연층(295)이 되는 두께 약 150nm의 산화질화 실리콘막을 형성하였다. 그 후, 질소 분위기하, 온도 350℃, 1시간의 조건으로 가열 처리를 하였다.
다음으로, 산소 공급 처리로서, PECVD 장치를 사용하여 산소 플라스마 처리를 수행하였다.
다음으로, 산화질화 실리콘막 위에 스퍼터링 장치를 사용하여 도전층(296)이 되는 2층의 금속 산화물층(제 3 금속 산화물층, 제 4 금속 산화물층)을 순차적으로 형성하였다.
제 3 금속 산화물층에는 두께 약 10nm의 In-Ga-Zn막을 사용하고, 제 4 금속 산화물층에는 두께 약 90nm의 In-Ga-Zn막을 사용하였다.
제 3 금속 산화물층은 기판 온도를 170℃로 하고, 유량 200sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐과, 갈륨과, 아연을 가지는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1[원자수비])에 2.5kw의 교류 전력을 인가함으로써 형성되었다. 제 3 금속 산화물층의 성막 시에서의 산소 유량비는 100%이다.
제 4 금속 산화물층은 상기 제 3 금속 산화물층의 성막 조건에서 스퍼터링 가스의 유량을 변경하여 성막되었다. 구체적으로는, 유량 180sccm의 아르곤 가스와, 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입함으로써 형성되었다. 또한, 제 4 금속 산화물층의 성막 시에서의 산소 유량비는 10%이다.
다음으로, 산화질화 실리콘막과 2층의 금속 산화물층을 섬 형상으로 가공함으로써, 게이트 절연층으로서 기능하는 절연층(295) 및 게이트로서 기능하는 도전층(296)을 형성하였다.
다음으로, 반도체층(293)이 노출된 영역에 대하여, 아르곤 및 질소 분위기하에서 플라스마 처리를 수행하고, 저저항 영역을 형성하였다.
다음으로, 반도체층(293), 절연층(295), 및 도전층(296) 위에 절연층(212) 및 절연층(213)을 형성하였다. 절연층(212)은 PECVD 장치를 사용하여 두께 약 100nm의 질화 실리콘막을 성막함으로써 형성되었다. 절연층(213)은 PECVD 장치를 사용하여 두께 약 300nm의 산화질화 실리콘막을 성막함으로써 형성되었다. 그 후, 질소 분위기하, 온도 350℃, 1시간의 조건으로 가열 처리를 하였다.
다음으로, 절연층(213) 위에 소스 및 드레인으로서 기능하는 도전층(294a) 및 도전층(294b)을 형성하였다. 도전층(294a) 및 도전층(294b)은, 스퍼터링 장치를 사용하여 두께 약 50nm의 타이타늄막, 두께 약 400nm의 알루미늄막, 두께 약 100nm의 타이타늄막을 순차적으로 성막한 후, 상기 3층의 도전막을 가공함으로써 형성되었다.
다음으로, 절연층(213), 도전층(294a), 및 도전층(294b) 위에 절연층(215)으로서 두께 약 1.5μm의 아크릴막을 형성하였다. 그 후, 질소 분위기하, 온도 250℃, 1시간의 조건으로 가열 처리를 하였다.
[트랜지스터의 Id-Vg 특성]
다음으로, 트랜지스터의 Id-Vg 특성을 측정한 결과에 대하여 설명한다. 트랜지스터의 Id-Vg 특성의 측정 조건으로서는, 게이트로서 기능하는 도전층(296)에 인가하는 전압(게이트 전압 Vg) 및 백 게이트로서 기능하는 도전층(291)에 인가하는 전압(백 게이트 전압 Vbg)을, -15V에서 +20V까지 0.25V의 스텝으로 인가하였다. 또한, 소스로서 기능하는 도전층에 인가하는 전압(소스 전압 Vs)을 0V(comm)로 하고, 드레인으로서 기능하는 도전층에 인가하는 전압(드레인 전압 Vd)을 0.1V, 20V로 하였다.
도 35에 Id-Vg 특성의 측정 결과를 나타내었다. 또한, 도 35에서 제 1 세로축은 Id(A)이고, 제 2 세로축은 전계 효과 이동도(μFE(cm2/Vs))이고, 가로축은 Vg(V)이다. 또한, 전계 효과 이동도는 Vd를 20V로 하여 측정하였을 때의 값이다.
도 35에서, 서브스레숄드 계수(S값)는 0.15V/dec, 문턱 전압 Vth는 0.13V, μFE는 44cm2/Vs가 얻어졌다. 이와 같이, 본 실시예에서는 전계 효과 이동도가 높고, 우수한 스위칭 특성을 가지는 트랜지스터를 제작할 수 있었다.
[GBT 스트레스 시험]
다음으로, 트랜지스터의 GBT 시험을 수행한 결과에 대하여 설명한다. 본 실시예에서는 GBT 스트레스 시험으로서, 게이트에 양의 전압을 인가하는 시험(PBTS)과, 광을 조사하면서 게이트에 음의 전압을 인가하는 시험(NBITS)을 수행하였다. PBTS에서는 트랜지스터가 형성되어 있는 기판을 60℃로 유지하고, 트랜지스터의 소스와 드레인에 0V, 게이트에 30V의 전압을 인가하고, 이 상태를 1시간 동안 유지하였다. NBITS에서는, 10000lx의 백색 LED광을 조사한 상태로 게이트에 -30V의 전압을 인가하고, 이 상태를 3600초 동안 유지하였다.
도 36에 GBT 스트레스 시험의 결과를 나타내었다. 도 36에서, 문턱 값의 변동량(ΔVth)은 ±1V 이하로, 양호한 결과가 되어 있는 것을 알 수 있다. GBT 스트레스 시험에서 양호한 결과가 얻어진 요인으로서, 본 실시예의 트랜지스터는 반도체층(293)으로서 적층된 CAC-OS막 및 CAAC-OS막을 가지기 때문에, 매립 채널이 형성되어 있는 것 등이 있는 것으로 추측할 수 있다.
[정전류 스트레스 시험]
다음으로, 트랜지스터의 정전류 스트레스 시험을 수행한 결과에 대하여 설명한다. 정전류 스트레스 시험은 대기 분위기하, 암(Dark) 상태에서 수행하였다. 정전류 스트레스 시험에서는 기판의 온도를 60℃로 하고, 소스 전위를 접지 전위 GND, 드레인 전위를 10V, 게이트 전위를 0.82V로 하고, 약 18시간 유지하였다.
도 37에 정전류 스트레스 시험의 결과를 나타내었다. 도 37에서, 세로축은 드레인 전류(Id)의 열화율(changing rate of Id)이고, 가로축은 스트레스 시간(stresstime)이다. 도 37에 도시된 바와 같이, 본 실시예의 트랜지스터는 전류값의 변동이 작다. 본 실시예의 트랜지스터는 반도체층(293)으로서 적층된 CAC-OS막 및 CAAC-OS막을 가지기 때문에, 이들 막을 가지지 않는 OS 트랜지스터 또는 LTPS 트랜지스터에 비하여 전류값의 변동이 작은 경향을 보였다.
본 실시예의 트랜지스터는, 전계 효과 이동도가 높고, 우수한 스위칭 특성을 가지기 때문에, 구동 회로부가 가지는 트랜지스터로서 적합하다. 또한, 본 실시예의 트랜지스터는 전류값의 변동이 작기 때문에, 유기 EL 디스플레이의 화소 트랜지스터에도 적합하고, 디스플레이의 휘도 열화를 억제할 수 있다.
(실시예 3)
본 실시예에서는 본 발명의 일 형태의 표시 장치에 사용할 수 있는 트랜지스터를 제작하고, 특성을 평가하였다.
구체적으로는, 본 실시예에서는 도 4 등에 도시된 트랜지스터(201A)에 상당하는 트랜지스터를 제작하고, Id-Vd 특성을 측정하였다. 또한, 본 실시예에서 제작한 트랜지스터의 채널 길이 L은 3μm, 채널 폭 W는 3μm로 하였다.
[트랜지스터의 제작]
우선, 유리 기판 위에 백 게이트로서 기능하는 도전층(291)을 형성하였다. 도전층(291)은 스퍼터링 장치를 사용하여 두께 약 100nm의 텅스텐막을 성막한 후, 상기 텅스텐막을 가공함으로써 형성되었다.
다음으로, 기판 및 도전층(291) 위에 게이트 절연층으로서 기능하는 절연층(211)을 형성하였다. 절연층(211)은 플라스마 화학 기상 퇴적(PECVD) 장치를 사용하여, 두께 약 250nm의 질화 실리콘막, 두께 약 50nm의 질화 실리콘막, 두께 약 5nm의 산화질화 실리콘막을 순차적으로 성막함으로써 형성되었다.
다음으로, 절연층(211) 위에 반도체층(293)을 형성하였다. 반도체층(293)은 스퍼터링 장치를 사용하여 2층의 금속 산화물층(제 1 금속 산화물층, 제 2 금속 산화물층)을 순차적으로 성막한 후, 2층의 금속 산화물층을 섬 형상으로 가공함으로써 형성되었다.
제 1 금속 산화물층에는 두께 약 40nm의 In-Ga-Zn막을 사용하고, 제 2 금속 산화물층에는 두께 약 5nm의 In-Ga-Zn막을 사용하였다. 제 1 금속 산화물층은 CAC-IGZO를 가지고, 제 2 금속 산화물층은 CAAC-IGZO를 가진다.
제 1 금속 산화물층은 기판 온도를 130℃로 하고, 유량 180sccm의 아르곤 가스와, 유량 20sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입하고, 압력을 0.6Pa로 하고, 인듐과, 갈륨과, 아연을 가지는 금속 산화물 타깃(In:Ga:Zn=4:2:4.1[원자수비])에 2.5kw의 교류 전력을 인가함으로써 형성되었다. 또한, 성막 가스 전체에 차지하는 산소의 비율로부터 '산소 유량비'라고 기재하는 경우가 있다. 제 1 금속 산화물층의 성막 시에서의 산소 유량비는 10%이다.
제 2 금속 산화물층은 상기 제 1 금속 산화물층의 성막 조건에서 스퍼터링 가스의 유량을 변경하여 성막하였다. 구체적으로는, 체임버로의 아르곤 가스의 도입을 정지하고, 유량 200sccm의 산소 가스를 스퍼터링 장치의 체임버 내에 도입함으로써 형성되었다. 또한, 제 2 금속 산화물층의 성막 시에서의 산소 유량비는 100%이다.
다음으로, 열처리를 하였다. 상기 열처리로서, 가열 온도를 350℃로 하고, 질소 분위기에서 1시간 열처리를 수행한 후, 질소와 산소의 혼합 가스 분위기하에서, 1시간의 열처리를 하였다.
다음으로, 절연층(211) 및 반도체층(293) 위에 PECVD 장치를 사용하여 절연층(295)이 되는 두께 약 150nm의 산화질화 실리콘막을 형성하였다. 그 후, 질소 분위기하, 온도 350℃, 1시간의 조건으로 가열 처리를 하였다. 다음으로, 산소 공급 처리로서, PECVD 장치를 사용하여 산소 플라스마 처리를 수행하였다. 또한, 산화질화 실리콘막 위에 절연층(295)이 되는 두께 약 20nm의 산화 알루미늄막을 형성하였다.
다음으로, 산화 알루미늄막 위에 스퍼터링 장치를 사용하여 도전층(296)이 되는 3층의 도전층을 형성하였다. 구체적으로는, 스퍼터링 장치를 사용하여 두께 약 50nm의 타이타늄막, 두께 약 200nm의 알루미늄막, 두께 50nm의 타이타늄막을 순차적으로 성막하였다.
다음으로, 산화질화 실리콘막, 산화 알루미늄막, 및 3층의 도전층을 섬 형상으로 가공함으로써, 게이트 절연층으로서 기능하는 절연층(295) 및 게이트로서 기능하는 도전층(296)을 형성하였다.
다음으로, 반도체층(293)이 노출된 영역에 대하여, 아르곤 및 질소 분위기하에서 플라스마 처리를 수행하고, 저저항 영역을 형성하였다.
다음으로, 반도체층(293), 절연층(295), 및 도전층(296) 위에 절연층(212) 및 절연층(213)을 형성하였다. 절연층(212)은 PECVD 장치를 사용하여 두께 약 100nm의 질화 실리콘막을 성막함으로써 형성되었다. 절연층(213)은 PECVD 장치를 사용하여 두께 약 300nm의 산화질화 실리콘막을 성막함으로써 형성되었다. 그 후, 질소 분위기하, 온도 350℃, 1시간의 조건으로 가열 처리를 하였다.
다음으로, 절연층(213) 위에 소스 및 드레인으로서 기능하는 도전층(294a) 및 도전층(294b)을 형성하였다. 도전층(294a) 및 도전층(294b)은 스퍼터링 장치를 사용하여 두께 약 100nm의 몰리브데넘막을 성막한 후, 상기 몰리브데넘막을 가공함으로써 형성되었다.
다음으로, 절연층(213), 도전층(294a), 및 도전층(294b) 위에 절연층(215)으로서 두께 약 1.5μm의 아크릴막을 형성하였다. 그 후, 질소 분위기하, 온도 250℃, 1시간의 조건으로 가열 처리를 하였다.
[트랜지스터의 Id-Vd 특성]
다음으로, 트랜지스터의 Id-Vd 특성을 측정한 결과에 대하여 설명한다. 트랜지스터의 Id-Vd 특성은 게이트 전압을 1.6V로 하고, 드레인 전압을 0V에서 15V의 범위에서 0.2V 간격으로 소인함으로써 측정하였다.
도 38에 Id-Vd 특성을 측정한 결과를 나타내었다. 또한, 도 38에서 세로축은 Id/W(A/μm)이고, 가로축은 Vd(V)이다. 도 38에 도시된 바와 같이, 본 실시예의 트랜지스터는, Vd가 변화되어도 Id는 거의 변화되지 않은 것을 알 수 있었다.
또한, 본 실시예의 트랜지스터와 같은 구조로, 채널 길이 L이 2μm, 채널 폭 W가 20μm의 트랜지스터를 제작하고, 게이트 전압 Vg를 10V, 드레인 전압 Vd를 5V로 하였을 때, 온 전류는 2.18×10-4A이었다. 이 값은, LTPS 트랜지스터와 동등한 값이다. OS 트랜지스터에서, LTPS 트랜지스터로는 어려운 단 채널 길이를 채용함으로써, LTPS 트랜지스터와 동등한 온 전류를 실현할 수 있는 것을 알 수 있었다.
본 실시예의 트랜지스터는, 온 전류가 높고, 구동 회로부가 가지는 트랜지스터로서 적합하다. 또한, 본 실시예의 트랜지스터는 Vd가 변화되어도 Id는 거의 변화되지 않기 때문에, 유기 EL 디스플레이의 화소 트랜지스터에도 적합하고, 디스플레이의 휘도 열화를 억제할 수 있다.
10A 내지 10C: 표시 장치
11: 기판
12: 기판
13: 백라이트 유닛
14: 트랜지스터
15: 액정 소자
16: 트랜지스터
21: 화소 전극
22: 액정층
23: 공통 전극
25: 도전층
26: 절연층
27: 도전층
28: 도전층
29: 접속체
31: 터치 센서 유닛
32: 절연층
40: 액정 소자
45: 광
45a: 광
45b: 광
51: 기판
61: 기판
62: 표시부
63: 접속부
64: 구동 회로부
65: 배선
66: 비표시 영역
68: 표시 영역
72: FPC
72a: FPC
72b: FPC
73: IC
73a: IC
73b: IC
100A 내지 100F: 표시 장치
110A 내지 110C: 표시 장치
111: 화소 전극
112: 공통 전극
113: 액정층
120A 내지 120B: 표시 장치
121: 오버 코트
124: 전극
125: 절연층
126: 도전층
127: 전극
128: 전극
130: 편광판
131: 착색층
132: 차광층
133a: 배향막
133b: 배향막
137: 배선
138: 배선
140A 내지 140B: 표시 장치
141: 접착층
160: 보호 기판
161: 백라이트
162: 기판
163: 접착층
164: 접착층
165: 편광판
166: 편광판
167: 접착층
168: 접착층
169: 접착층
201A 내지 201F: 트랜지스터
202A 내지 202C: 트랜지스터
204: 접속부
206A 내지 206F: 트랜지스터
207A 내지 207C: 트랜지스터
208A 내지 208B: 트랜지스터
211: 절연층
212: 절연층
213: 절연층
215: 절연층
216: 하지층
217: 절연층
218: 절연층
220: 절연층
221: 도전층
222a 내지 222d: 도전층
223: 도전층
224: 신호선
225: 절연층
229: 도전층
231: 반도체층
231a: 채널 영역
231b: 저저항 영역
232: 불순물 반도체층
233: 절연층
242: 접속체
242b: 접속체
251: 도전층
291: 도전층
292: 절연층
293: 반도체층
293a: 채널 영역
293b: 저저항 영역
293c: LDD 영역
294a: 도전층
294b: 도전층
295: 절연층
296: 도전층
900: 화소
900s: 차광 영역
900t: 투과 영역
902: 배선
904: 배선
914: 트랜지스터
915: 용량 소자
916: 배선 콘택트부
918B: 표시 영역
918G: 표시 영역
918R: 표시 영역
918W: 표시 영역
930LC: 액정 소자
932BM: 차광막
932CF: 착색막

Claims (7)

  1. 표시부 및 구동 회로부를 포함하는 표시 장치로서,
    상기 표시부는 제 1 트랜지스터, 화소 전극, 용량 소자, 주사선, 및 신호선을 포함하고,
    상기 구동 회로부는 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는:
    제 1 게이트 전극;
    상기 제 1 게이트 전극 위의 제 1 게이트 절연층;
    상기 제 1 게이트 절연층 위의 제 1 반도체층;
    상기 제 1 반도체층 위에서 상기 제 1 반도체층과 접촉하는 제 1 소스 전극 및 제 1 드레인 전극;
    상기 제 1 소스 전극 및 상기 제 1 드레인 전극 위의 제 2 게이트 절연층; 및
    상기 제 2 게이트 절연층 위의 제 1 백 게이트 전극을 포함하고,
    상기 제 2 트랜지스터는:
    제 2 백 게이트 전극;
    상기 제 2 백 게이트 전극 위의 상기 제 1 게이트 절연층;
    상기 제 1 게이트 절연층 위의 제 2 반도체층;
    상기 제 2 반도체층 위의 제 3 게이트 절연층;
    상기 제 3 게이트 절연층 위의 제 2 게이트 전극; 및
    상기 제 2 반도체층과 전기적으로 접속된 제 2 소스 전극 및 제 2 드레인 전극을 포함하고,
    상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 금속 산화물을 포함하고,
    상기 주사선 및 상기 신호선 각각은 금속층을 포함하고,
    상기 주사선은 상기 제 1 게이트 전극으로서 기능하는 영역을 갖고,
    상기 신호선은 상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 하나와 전기적으로 접속되고,
    상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 다른 하나는 상기 화소 전극과 전기적으로 접속되고,
    상기 화소 전극, 상기 용량 소자, 상기 제 1 소스 전극, 및 상기 제 1 드레인 전극은 각각 가시광을 투과하는 재료를 포함하고,
    상기 용량 소자는 상기 화소 전극과 중첩되는 영역을 갖는, 표시 장치.
  2. 표시부 및 구동 회로부를 포함하는 표시 장치로서,
    상기 표시부는 제 1 트랜지스터, 화소 전극, 용량 소자, 착색층, 주사선, 및 신호선을 포함하고,
    상기 구동 회로부는 제 2 트랜지스터를 포함하고,
    상기 제 1 트랜지스터는:
    제 1 게이트 전극;
    상기 제 1 게이트 전극 위의 제 1 게이트 절연층;
    상기 제 1 게이트 절연층 위의 제 1 반도체층;
    상기 제 1 반도체층 위에서 상기 제 1 반도체층과 접촉하는 제 1 소스 전극 및 제 1 드레인 전극;
    상기 제 1 소스 전극 및 상기 제 1 드레인 전극 위의 제 2 게이트 절연층; 및
    상기 제 2 게이트 절연층 위의 제 1 백 게이트 전극을 포함하고,
    상기 제 2 트랜지스터는:
    제 2 백 게이트 전극;
    상기 제 2 백 게이트 전극 위의 상기 제 1 게이트 절연층;
    상기 제 1 게이트 절연층 위의 제 2 반도체층;
    상기 제 2 반도체층 위의 제 3 게이트 절연층;
    상기 제 3 게이트 절연층 위의 제 2 게이트 전극; 및
    상기 제 2 반도체층과 전기적으로 접속된 제 2 소스 전극 및 제 2 드레인 전극을 포함하고,
    상기 제 1 반도체층 및 상기 제 2 반도체층은 각각 금속 산화물을 포함하고,
    상기 주사선 및 상기 신호선 각각은 금속층을 포함하고,
    상기 주사선은 상기 제 1 게이트 전극으로서 기능하는 영역을 갖고,
    상기 신호선은 상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 하나와 전기적으로 접속되고,
    상기 제 1 소스 전극 및 상기 제 1 드레인 전극 중 다른 하나는 상기 화소 전극과 전기적으로 접속되고,
    상기 화소 전극, 상기 용량 소자, 상기 제 1 소스 전극, 및 상기 제 1 드레인 전극은 각각 가시광을 투과하는 재료를 포함하고,
    상기 용량 소자는 상기 화소 전극 및 상기 착색층과 중첩되는 영역을 갖는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 백 게이트 전극 및 상기 제 2 게이트 전극은 각각 산화물 도전체를 포함하는, 표시 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 반도체층은 In-M-Zn 산화물을 포함하고,
    M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf인, 표시 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 소스 전극 및 상기 제 1 드레인 전극은 각각 산화물 도전체를 포함하는, 표시 장치.
  6. 표시 모듈로서,
    제 1 항 또는 제 2 항에 기재된 표시 장치와,
    회로 기판을 포함하는, 표시 모듈.
  7. 전자 기기로서,
    제 6 항에 기재된 표시 모듈과,
    안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 및 조작 버튼 중 적어도 어느 하나를 포함하는, 전자 기기.
KR1020237009364A 2016-11-23 2017-11-16 표시 장치, 표시 모듈, 및 전자 기기 KR102699808B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2016-227338 2016-11-23
JP2016227338 2016-11-23
JP2017099484 2017-05-19
JPJP-P-2017-099484 2017-05-19
KR1020197016578A KR102512925B1 (ko) 2016-11-23 2017-11-16 표시 장치, 표시 모듈, 및 전자 기기
PCT/IB2017/057151 WO2018096425A1 (ja) 2016-11-23 2017-11-16 表示装置、表示モジュール、及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020197016578A Division KR102512925B1 (ko) 2016-11-23 2017-11-16 표시 장치, 표시 모듈, 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20230043232A true KR20230043232A (ko) 2023-03-30
KR102699808B1 KR102699808B1 (ko) 2024-08-27

Family

ID=62196250

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237009364A KR102699808B1 (ko) 2016-11-23 2017-11-16 표시 장치, 표시 모듈, 및 전자 기기
KR1020197016578A KR102512925B1 (ko) 2016-11-23 2017-11-16 표시 장치, 표시 모듈, 및 전자 기기

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020197016578A KR102512925B1 (ko) 2016-11-23 2017-11-16 표시 장치, 표시 모듈, 및 전자 기기

Country Status (5)

Country Link
US (2) US11726376B2 (ko)
JP (2) JP7089478B2 (ko)
KR (2) KR102699808B1 (ko)
CN (1) CN109964172A (ko)
WO (1) WO2018096425A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978293B (zh) * 2018-01-03 2019-12-10 惠科股份有限公司 一种曲面显示面板及曲面显示面板的制作方法
JP7171738B2 (ja) 2018-01-11 2022-11-15 アプライド マテリアルズ インコーポレイテッド 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
KR20200139701A (ko) 2018-03-30 2020-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US11287707B2 (en) * 2018-11-15 2022-03-29 Sharp Kabushiki Kaisha Array substrate, array substrate body component, and display device
KR20210006571A (ko) 2019-07-08 2021-01-19 주식회사 엘지화학 외부 단락 장치 및 냉각 장치를 구비하는 배터리 모듈 시스템
CN110928011A (zh) * 2019-12-02 2020-03-27 武汉华星光电技术有限公司 Lcd显示装置、oled显示装置
JPWO2022118151A1 (ko) * 2020-12-06 2022-06-09
CN113851568A (zh) * 2021-08-19 2021-12-28 厦门大学 一种利用原子层沉积技术提高微型led调制带宽的办法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20090119705A (ko) * 2008-05-16 2009-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR20100100671A (ko) * 2009-03-05 2010-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20110015388A (ko) * 2009-08-07 2011-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249778A (ja) 1994-03-08 1995-09-26 Sony Corp 表示素子駆動装置およびその製造方法
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5458371B2 (ja) * 2009-03-25 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、その製造方法、液晶表示パネル及び電子機器
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8395156B2 (en) 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
TWI600022B (zh) 2012-07-20 2017-09-21 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
WO2014203711A1 (ja) 2013-06-17 2014-12-24 凸版印刷株式会社 表示装置用基板及びこれを用いた表示装置
JP6426379B2 (ja) 2013-06-19 2018-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102361966B1 (ko) 2013-12-02 2022-02-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
KR102283456B1 (ko) 2013-12-18 2021-07-30 삼성디스플레이 주식회사 광투과율 제어가 가능한 표시 장치
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
WO2015129057A1 (ja) * 2014-02-28 2015-09-03 凸版印刷株式会社 液晶表示装置
WO2017042941A1 (ja) * 2015-09-10 2017-03-16 堺ディスプレイプロダクト株式会社 表示装置及び表示装置の製造方法
CN106558593B (zh) * 2015-09-18 2019-12-17 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
KR102716282B1 (ko) * 2016-09-12 2024-10-11 삼성디스플레이 주식회사 테스트부를 갖는 표시장치
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20090119705A (ko) * 2008-05-16 2009-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR20100100671A (ko) * 2009-03-05 2010-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20110015388A (ko) * 2009-08-07 2011-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
KR102699808B1 (ko) 2024-08-27
US12078902B2 (en) 2024-09-03
US11726376B2 (en) 2023-08-15
JP7297984B2 (ja) 2023-06-26
JP7089478B2 (ja) 2022-06-22
US20190317374A1 (en) 2019-10-17
KR20190082289A (ko) 2019-07-09
KR102512925B1 (ko) 2023-03-21
US20230341736A1 (en) 2023-10-26
JP2022133298A (ja) 2022-09-13
CN109964172A (zh) 2019-07-02
WO2018096425A1 (ja) 2018-05-31
JPWO2018096425A1 (ja) 2019-10-17

Similar Documents

Publication Publication Date Title
KR102643613B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
KR102512925B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
CN109906405B (zh) 显示装置、显示模块、电子设备以及显示装置的制造方法
CN109075206B (zh) 半导体装置及包括该半导体装置的显示装置
WO2018100466A1 (en) Display device, display module, and electronic device
US11940703B2 (en) Display device, display module, and electronic device
KR20230035433A (ko) 표시 장치 및 그 제작 방법
JP2018049266A (ja) 表示装置、表示モジュール、及び電子機器
JP7076196B2 (ja) 表示装置および電子機器
JP7570478B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant