JP7089478B2 - 表示装置、表示モジュール、及び電子機器 - Google Patents

表示装置、表示モジュール、及び電子機器 Download PDF

Info

Publication number
JP7089478B2
JP7089478B2 JP2018552930A JP2018552930A JP7089478B2 JP 7089478 B2 JP7089478 B2 JP 7089478B2 JP 2018552930 A JP2018552930 A JP 2018552930A JP 2018552930 A JP2018552930 A JP 2018552930A JP 7089478 B2 JP7089478 B2 JP 7089478B2
Authority
JP
Japan
Prior art keywords
transistor
layer
conductive layer
display device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018552930A
Other languages
English (en)
Other versions
JPWO2018096425A1 (ja
Inventor
舜平 山崎
行徳 島
健一 岡崎
奈津子 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2018096425A1 publication Critical patent/JPWO2018096425A1/ja
Priority to JP2022094366A priority Critical patent/JP7297984B2/ja
Application granted granted Critical
Publication of JP7089478B2 publication Critical patent/JP7089478B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Description

本発明の一態様は、液晶表示装置、表示モジュール、及び電子機器に関する。本発明の一態様は、液晶表示装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置（例えば、タッチセンサなど）、入出力装置（例えば、タッチパネルなど）、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。
液晶表示装置及び発光表示装置等のフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン、または多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体と記すこととする。例えば、特許文献１及び特許文献２には、酸化物半導体として、酸化亜鉛、またはＩｎ－Ｇａ－Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報
本発明の一態様は、開口率が高い液晶表示装置を提供することを課題の一つとする。本発明の一態様は、消費電力の低い液晶表示装置を提供することを課題の一つとする。本発明の一態様は、高精細な液晶表示装置を提供することを課題の一つとする。本発明の一態様は、狭額縁の液晶表示装置を提供することを課題の一つとする。本発明の一態様は、信頼性の高い液晶表示装置を提供することを課題の一つとする。
本発明の一態様は、低コストで量産性の高い液晶表示装置の作製方法を提供することを課題の一つとする。本発明の一態様は、大判基板を用いて液晶表示装置を作製することを課題の一つとする。本発明の一態様は、液晶表示装置の作製工程を簡略化することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、表示部及び駆動回路部を有する表示装置である。表示部は、液晶素子、第１のトランジスタ、走査線、及び信号線を有する。駆動回路部は、第２のトランジスタを有する。液晶素子は、画素電極、液晶層、及び共通電極を有する。走査線及び信号線は、それぞれ、第１のトランジスタと電気的に接続される。走査線及び信号線は、それぞれ、金属層を有する。第１のトランジスタの構造は、第２のトランジスタの構造とは異なる。第１のトランジスタは、画素電極と電気的に接続される。第１のトランジスタは、画素電極と接続される第１の領域を有する。画素電極、共通電極、及び第１の領域は、可視光を透過する機能を有する。可視光は、第１の領域及び液晶素子を透過して、表示装置の外部に射出される。
ここで、第１のトランジスタの構造と第２のトランジスタの構造とが互いに異なる構成を例示する。例えば、第１のトランジスタは、ボトムゲート型であり、かつ、第２のトランジスタは、トップゲート型である構成が挙げられる。例えば、第１のトランジスタのチャネル領域は、金属酸化物を有し、かつ、第２のトランジスタのチャネル領域は、シリコンを有する構成が挙げられる。例えば、第１のトランジスタのチャネル領域と第２のトランジスタのチャネル領域は同じ材料を有し、かつ当該材料が互いに異なる結晶構造を有する構成が挙げられる。
走査線は、第１のトランジスタのチャネル領域と重なる部分を有することが好ましい。
第１の領域は、金属酸化物を有することが好ましい。
第１のトランジスタのチャネル領域と第１の領域とは、金属酸化物を有していてもよい。このとき、第１の領域が有する金属酸化物は、チャネル領域が有する金属酸化物に含まれる金属元素を１種類以上有することが好ましい。
本発明の一態様は、上記いずれかの構成の表示装置を有し、フレキシブルプリント回路基板（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ、以下、ＦＰＣと記す）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等のコネクタが取り付けられた表示モジュール、またはＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式もしくはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等によりＩＣが実装された表示モジュール等の表示モジュールである。
本発明の一態様は、上記の表示モジュールと、アンテナ、バッテリ、筐体、カメラ、スピーカ、マイク、または操作ボタンの少なくともいずれか一と、を有する電子機器である。
本発明の一態様により、開口率が高い液晶表示装置を提供できる。または、本発明の一態様により、消費電力の低い液晶表示装置を提供できる。または、本発明の一態様により、高精細な液晶表示装置を提供できる。または、本発明の一態様により、狭額縁の液晶表示装置を提供できる。または、本発明の一態様により、信頼性の高い液晶表示装置を提供できる。
本発明の一態様により、低コストで量産性の高い液晶表示装置の作製方法を提供できる。本発明の一態様により、大判基板を用いて液晶表示装置を作製できる。本発明の一態様により、液晶表示装置の作製工程を簡略化できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。
表示装置の一例を示す断面図。 表示装置の一例を示す上面図及び断面図。 表示装置の一例を示す斜視図。 表示装置の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 表示装置の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 表示装置の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 表示装置の一例を示す断面図。 トランジスタの作製方法の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の一例を示す断面図。 表示装置の一例を示す斜視図。 表示装置の一例を示す断面図。 表示装置の一例を示す斜視図。 表示装置の一例を示す断面図。 画素回路の一例を示す回路図、及び動作モードの一例を示す図。 タッチセンサのブロック図及びタイミングチャート図。 表示装置のブロック図及びタイミングチャート図。 表示装置及びタッチセンサの動作を説明する図。 表示装置及びタッチセンサの動作を説明する図。 電子機器の一例を示す図。 電子機器の一例を示す図。 実施例１の信頼性試験の結果を示す図。 実施例２のＩｄ－Ｖｇ特性を測定した結果を示す図。 実施例２のＧＢＴストレス試験の結果を示す図。 実施例２の定電流ストレス試験の結果を示す図。 実施例３のＩｄ－Ｖｄ特性を測定した結果を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について図１～図２５を用いて説明する。
＜表示装置の構成例１＞
まず、図１及び図２を用いて、本実施の形態の表示装置について説明する。
本実施の形態の表示装置は、表示部及び駆動回路部を有する。表示部は、液晶素子及び第１のトランジスタを有する。駆動回路部は、第２のトランジスタを有する。液晶素子は、画素電極、液晶層、及び共通電極を有する。第１のトランジスタの構造は、第２のトランジスタの構造とは異なる。第１のトラシジスタは、画素電極と電気的に接続される。第１のトランジスタは、第１の領域を有する。画素電極、共通電極、及び第１の領域は、可視光を透過する機能を有する。可視光は、第１の領域及び液晶素子を透過して、表示装置の外部に射出される。トランジスタが有する第１の領域は、例えば、画素電極と接続される領域であってもよい。
本実施の形態の表示装置は、第１のトランジスタが可視光を透過する領域を有する。例えば、第１のトランジスタと画素電極のコンタクト部が、可視光を透過するため、当該コンタクト部を表示領域に設けることができる。これにより、画素の開口率を高め、光取り出し効率を高めることができる。また、画素における光取り出し効率を高めることが可能であるため、バックライトユニットの輝度を低減することが可能である。したがって、表示装置の消費電力を低減させることができる。また、表示装置の高精細化を実現できる。
本実施の形態の表示装置は、表示部のトランジスタの構造と、駆動回路部のトランジスタの構造とが異なる。そのため、表示部と駆動回路部それぞれで、適した構造のトランジスタを採用することができる。また、駆動回路部のトランジスタの作製工程の一部は、表示部のトランジスタの作製工程の一部と兼ねることができる。これにより、表示装置の作製工程の増加を抑えることができる。そして、工程の増加に起因する歩留まりの低下を抑制できる。例えば、本実施の形態の表示装置の作製方法では、表示部のトランジスタのゲート電極と、駆動回路部のトランジスタのゲート電極とを、同一工程で形成することができる。
表示部は、さらに、走査線及び信号線を有する。走査線及び信号線は、それぞれ、第１のトランジスタと電気的に接続される。走査線及び信号線は、それぞれ、金属層を有する。走査線及び信号線に金属層を用いることで、走査線及び信号線の抵抗値を下げることができる。駆動回路部のトランジスタ及び配線等についても、金属層を用いる。走査線及び信号線は、それぞれ、駆動回路部のトランジスタ及び配線等と同一の工程で形成されることが好ましい。
また、走査線は、第１のトランジスタのチャネル領域と重なる部分を有することが好ましい。第１のトランジスタのチャネル領域に用いる材料によっては、光が照射されることで第１のトランジスタの特性が変動することがある。走査線が、第１のトランジスタのチャネル領域と重なる部分を有することで、外光またはバックライトの光などが、チャネル領域に照射されることを抑制できる。これにより、第１のトランジスタの信頼性を高めることができる。
図１に、本実施の形態の表示装置の断面図を示す。
図１（Ａ）に示す表示装置１０Ａは、基板１１、基板１２、トランジスタ１４、トランジスタ１６、及び液晶素子１５等を有する。表示装置１０Ａの基板１２側に、バックライトユニット１３が配置されている。
トランジスタ１４は、表示装置１０Ａの表示部に設けられている。トランジスタ１６は、表示装置１０Ａの駆動回路部に設けられている。トランジスタ１４とトランジスタ１６は互いに異なる部分を有する。２つのトランジスタは、例えば、半導体層の種類、またはトランジスタの形状等が互いに異なる。表示部及び駆動回路部に、それぞれ適した構造のトランジスタを設けることで、表示装置の性能を向上させることができる。
液晶素子１５は、画素電極２１、液晶層２２、及び共通電極２３を有する。画素電極２１は、絶縁層２６に設けられた開口を介して、トランジスタ１４と電気的に接続されている。絶縁層２６上には、画素電極２１と同一の工程及び同一の材料を用いて形成された導電層２５が設けられている。導電層２５は、接続体２９を介して、共通電極２３と電気的に接続されている。
バックライトユニット１３からの光４５ａは、基板１２、絶縁層２６、画素電極２１、液晶層２２、共通電極２３、及び基板１１を介して、表示装置１０Ａの外部に射出される。光４５ａが透過するこれらの層の材料には、可視光を透過する材料を用いる。
バックライトユニット１３からの光４５ｂは、基板１２、トランジスタ１４、絶縁層２６、画素電極２１、液晶層２２、共通電極２３、及び基板１１を介して、表示装置１０Ａの外部に射出される。表示装置１０Ａにおいて、液晶素子１５と電気的に接続されるトランジスタ１４は、可視光を透過する領域を有する構成である。したがって、トランジスタ１４が設けられている領域も、表示領域として使用することができる。これにより、画素の開口率を高めることができる。開口率が高いほど光取り出し効率を高めることができる。したがって、表示装置の消費電力を低減することができる。また、高精細な表示装置を実現できる。
本実施の形態の表示装置は、タッチセンサが搭載された表示装置（入出力装置またはタッチパネルともいう）に適用することができる。
図１（Ｂ）に示す表示装置１０Ｂは、表示装置１０Ａの基板１１側に、タッチセンサユニット３１が配置された構成である。
図１（Ｃ）に示す表示装置１０Ｃは、表示装置１０Ａの基板１１と共通電極２３との間に、タッチセンサユニット３１及び絶縁層３２が設けられた構成である。表示装置１０Ｃは、さらに、導電層２７及び導電層２８を有する。
絶縁層２６上に、画素電極２１と同一の工程及び同一の材料を用いて形成された導電層２７が設けられている。絶縁層３２に接して、共通電極２３と同一の工程及び同一の材料を用いて形成された導電層２８が設けられている。導電層２８は、タッチセンサユニット３１と電気的に接続されている。導電層２８は、接続体２９を介して、導電層２７と電気的に接続されている。これにより、基板１２側に接続された１つまたは複数のＦＰＣによって、液晶素子１５を駆動する信号とタッチセンサユニット３１を駆動する信号の双方を表示装置１０Ｃに供給することができる。基板１１側にＦＰＣ等を接続する必要がなく、表示装置の構成をより簡略化できる。基板１１側と基板１２側の双方にＦＰＣを接続する場合に比べて、電子機器に組み込みやすく、また、部品点数を削減できる。
表示装置１０Ｃでは、一対の基板間に、タッチセンサユニット３１を設けることができるため、基板枚数を削減し、表示装置の軽量化及び薄型化を実現できる。
［画素について］
次に、本実施の形態の表示装置が有する画素について、図２を用いて説明する。
図２（Ａ１）に、画素９００の上面概略図を示す。図２（Ａ１）に示す画素９００は、４つの副画素を有する。図２（Ａ１）では、画素９００において、副画素が縦に２つ、横に２つ配列している例を示している。各副画素には、透過型の液晶素子９３０ＬＣ（図２（Ａ１）（Ａ２）には図示しない）及びトランジスタ９１４等が設けられている。図２（Ａ１）では、画素９００に、配線９０２及び配線９０４が、それぞれ２本ずつ設けられている。図２（Ａ１）に示す各副画素では、液晶素子の表示領域（表示領域９１８Ｒ、表示領域９１８Ｇ、表示領域９１８Ｂ、及び表示領域９１８Ｗ）を示している。
画素９００は、配線９０２及び配線９０４等を有する。配線９０２は、例えば走査線として機能する。配線９０４は、例えば信号線として機能する。配線９０２と配線９０４とは、互いに交差する部分を有する。
トランジスタ９１４は、選択トランジスタとして機能する。トランジスタ９１４のゲートは、配線９０２と電気的に接続されている。トランジスタ９１４のソースまたはドレインの一方は、配線９０４と電気的に接続されており、他方は、液晶素子９３０ＬＣと電気的に接続されている。
ここで、配線９０２及び配線９０４は遮光性を有する。またこれ以外の層、すなわち、トランジスタ９１４、トランジスタ９１４に接続する配線、コンタクト部、容量等を構成する各層には、可視光に対する透過性を有する膜を用いると好適である。図２（Ａ２）は、図２（Ａ１）に示す画素９００を、可視光を透過する透過領域９００ｔと、可視光を遮る遮光領域９００ｓと、に分けて明示した例である。このように、可視光に対する透過性を有する膜を用いてトランジスタを作製することで、配線９０２及び配線９０４が設けられる部分以外を透過領域９００ｔとすることができる。液晶素子の透過領域をトランジスタ、トランジスタに接続する配線、コンタクト部、容量等と重ねることができるため、画素の開口率を高めることができる。
なお、画素の面積に対する透過領域の面積の割合が高いほど、透過光の光量を増大させることができる。例えば、画素の面積に対する、透過領域の面積の割合は、１％以上９５％以下、好ましくは１０％以上９０％以下、より好ましくは２０％以上８０％以下とすることができる。特に４０％以上または５０％以上とすることが好ましく、６０％以上８０％以下であるとより好ましい。
また、図２（Ａ２）に示す一点鎖線Ａ－Ｂの切断面に相当する断面図を図２（Ｂ）に示す。なお、図２（Ｂ）では、上面図において図示していない、液晶素子９３０ＬＣ、着色膜９３２ＣＦ、遮光膜９３２ＢＭ、容量素子９１５等の断面も合わせて図示している。
図２（Ｂ）に示すように、バックライトユニット１３からの光は、破線の矢印に示す方向に射出される。バックライトユニット１３の光は、トランジスタ９１４と液晶素子９３０ＬＣとのコンタクト部、トランジスタ９１４、及び容量素子９１５等を介して外部に取り出される。したがって、トランジスタ９１４、及び容量素子９１５を構成する膜などについても、可視光に対する透過性を有すると好ましい。トランジスタ９１４、容量素子９１５等が有する可視光に対する透過性の領域の面積が広いほど、バックライトユニット１３の光を効率良く使用することができる。
なお、図２（Ｂ）に示すように、バックライトユニット１３からの光は、着色膜９３２ＣＦを介して外部に取り出してもよい。着色膜９３２ＣＦを介して取り出すことで、所望の色に着色することができる。着色膜９３２ＣＦとしては、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）等から選択することができる。
図２（Ｂ）では、バックライトユニット１３からの光は、まず、トランジスタ９１４、及び容量素子９１５等に入射する。そして、トランジスタ９１４、及び容量素子９１５等を透過した光は、液晶素子９３０ＬＣに入射する。そして、液晶素子９３０ＬＣを透過した光は、着色膜９３２ＣＦを介して外部に取り出される。
図２に示すトランジスタ、配線、容量素子等には、以下に示す材料を用いることができる。なお、これらの材料は、本実施の形態で示す各構成例における可視光を透過する半導体層及び導電層にも適用することができる。
トランジスタが有する半導体膜は、可視光に対する透過性を有する半導体材料を用いて形成することができる。可視光に対する透過性を有する半導体材料としては、金属酸化物、または酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等が挙げられる。酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
トランジスタが有する導電膜は、可視光に対する透過性を有する導電性材料を用いて形成することができる。可視光に対する透過性を有する導電性材料は、インジウム、亜鉛、錫の中から選ばれた一種、または複数種を含むことが好ましい。具体的には、Ｉｎ酸化物、Ｉｎ－Ｓｎ酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅともいう）、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｓｎ－Ｔｉ酸化物、Ｉｎ－Ｓｎ－Ｓｉ酸化物、Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物などが挙げられる。
また、トランジスタが有する導電膜に、不純物元素を含有させる等して低抵抗化させた酸化物半導体を用いてもよい。当該低抵抗化させた酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）ということができる。
例えば、酸化物導電体は、酸化物半導体に酸素欠損を形成し、当該酸素欠損に水素を添加することで、伝導帯近傍にドナー準位が形成される。酸化物半導体にドナー準位が形成されることで、酸化物半導体は、導電性が高くなり導電体化する。
なお、酸化物半導体は、エネルギーギャップが大きい（例えば、エネルギーギャップが２．５ｅＶ以上である）ため、可視光に対して透光性を有する。た、上述したように酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
また、酸化物導電体は、トランジスタが有する半導体膜に含まれる金属元素を一種類以上有することが好ましい。同一の金属元素を有する酸化物半導体を、トランジスタを構成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。
本実施の形態に示す表示装置が有する画素の構成とすることで、バックライトユニットから射出される光を効率よく使用することができる。したがって、消費電力が抑制された、優れた表示装置を提供することができる。
＜表示装置の構成例２＞
次に、図３～図８を用いて、本実施の形態の表示装置について説明する。
まず、図３～図５を用いて、表示装置１００Ａについて説明する。
図３は、表示装置１００Ａの斜視図である。図３では、明瞭化のため、偏光板１３０などの構成要素を省略して図示している。図３では、基板６１を破線で示す。
図４は、表示装置１００Ａの断面図である。
図５に、表示装置１００Ａが有するトランジスタ２０１Ａ及びトランジスタ２０６Ａの作製方法を説明する断面図を示す。
図３に示す表示装置１００Ａは、表示部６２及び駆動回路部６４を有する。表示装置１００Ａには、ＦＰＣ７２及びＩＣ７３が実装されている。
表示部６２は、複数の画素を有し、画像を表示する機能を有する。
画素は、複数の副画素を有する。例えば、赤色を呈する副画素、緑色を呈する副画素、及び青色を呈する副画素によって１つの画素が構成されることで、表示部６２ではフルカラーの表示を行うことができる。なお、副画素が呈する色は、赤、緑、及び青に限られない。画素には、例えば、白、黄、マゼンタ、またはシアン等の色を呈する副画素を用いてもよい。なお、本明細書等において、副画素を単に画素と記す場合がある。
表示装置１００Ａは、走査線駆動回路及び信号線駆動回路のうち、一方または双方を有していてもよい。または、走査線駆動回路及び信号線駆動回路の双方を有していなくてもよい。表示装置１００Ａが、タッチセンサ等のセンサを有する場合、表示装置１００Ａは、センサ駆動回路を有していてもよい。本実施の形態では、駆動回路部６４として、走査線駆動回路を有する例を示す。走査線駆動回路は、表示部６２が有する走査線に、走査信号を出力する機能を有する。
表示装置１００Ａでは、ＩＣ７３が、ＣＯＧ方式などの実装方式により、基板５１に実装されている。ＩＣ７３は、例えば、信号線駆動回路、走査線駆動回路、及びセンサ駆動回路のうち、一つ又は複数を有する。
表示装置１００Ａには、ＦＰＣ７２が電気的に接続されている。ＦＰＣ７２を介して、ＩＣ７３及び駆動回路部６４には外部から信号及び電力が供給される。また、ＦＰＣ７２を介して、ＩＣ７３から外部に信号を出力することができる。
ＦＰＣ７２には、ＩＣが実装されていてもよい。例えば、ＦＰＣ７２には、信号線駆動回路、走査線駆動回路、及びセンサ駆動回路のうち、一つ又は複数を有するＩＣが実装されていてもよい。
表示部６２及び駆動回路部６４には、配線６５から、信号及び電力が供給される。当該信号及び電力は、ＩＣ７３から、またはＦＰＣ７２を介して外部から、配線６５に入力される。
図４は、表示装置１００Ａの、表示部６２、駆動回路部６４、及び配線６５を含む断面図である。図４以降に示す表示装置の断面図では、表示部６２として、１つの副画素の表示領域６８とその周囲に位置する非表示領域６６を示す。
表示装置１００Ａは、横電界方式の液晶素子を用いた透過型の液晶表示装置の一例である。
図４に示すように、表示装置１００Ａは、基板５１、トランジスタ２０１Ａ、トランジスタ２０６Ａ、液晶素子４０、配向膜１３３ａ、配向膜１３３ｂ、接続部２０４、接着層１４１、着色層１３１、遮光層１３２、オーバーコート１２１、基板６１、及び偏光板１３０等を有する。
表示装置１００Ａは、表示部６２に、トランジスタ２０６Ａを有する。また、表示装置１００Ａは、駆動回路部６４に、トランジスタ２０１Ａを有する。
トランジスタ２０６Ａは、可視光を透過する領域を有し、当該領域は、表示領域６８に含まれている。トランジスタ２０６Ａは、可視光を遮る領域を有し、当該領域は、非表示領域６６に含まれている。
一方、トランジスタ２０１Ａは、駆動回路部６４に設けられているため、可視光を透過する領域の有無は問わない。
トランジスタ２０６Ａは、導電層２２１、絶縁層２１１、半導体層２３１、導電層２２２ａ、導電層２２２ｂ、絶縁層２２５、及び導電層２２３を有する。
トランジスタ２０１Ａは、導電層２９１、絶縁層２１１、半導体層２９３、導電層２９４ａ、導電層２９４ｂ、絶縁層２９５、及び導電層２９６を有する。
半導体層２３１は、絶縁層２１１を介して導電層２２１と重なる。半導体層２３１は、絶縁層２２５を介して導電層２２３と重なる。
半導体層２９３は、絶縁層２１１を介して導電層２９１と重なる。半導体層２９３は、絶縁層２９５を介して導電層２９６と重なる。半導体層２９３は、図５（Ｄ）に示す通り、チャネル領域２９３ａと一対の低抵抗領域２９３ｂ（ソース領域及びドレイン領域ともいえる）を有する。なお、本明細書及び図面等では、チャネル領域２９３ａ及び低抵抗領域２９３ｂをまとめて半導体層２９３と示すことがある。一対の低抵抗領域２９３ｂの間にチャネル領域２９３ａが設けられている。また、図４及び図５（Ｅ）に示す通り、一対の低抵抗領域２９３ｂのうち、一方は導電層２９４ａと電気的に接続され、他方は導電層２９４ｂと電気的に接続される。
半導体層２３１及び半導体層２９３は、金属酸化物を有する。半導体層２３１は、インジウムを含むことが好ましく、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）膜であることがさらに好ましい。金属酸化物の詳細は、後述する。
導電層２２２ａ及び導電層２２２ｂはそれぞれ半導体層２３１と接続する。導電層２２２ａ及び導電層２２２ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。導電層２２２ａは、信号線２２４と電気的に接続される。導電層２２２ｂは、画素電極１１１と電気的に接続される。
導電層２２２ａ及び導電層２２２ｂは、可視光を透過する導電性材料を用いて形成される。これにより、画素電極１１１とトランジスタとの接続部を表示領域６８に設けることができる。したがって、副画素の開口率を高めることができる。また、表示装置の消費電力を低減することができる。
導電層２２１及び導電層２９６は、それぞれ、ゲートとして機能する。導電層２２１は、ゲート及び走査線として機能することが好ましい。
導電層２２３及び導電層２９１は、それぞれ、バックゲートとして機能する。
導電層２９４ａ及び導電層２９４ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。
導電層２２２ａ及び導電層２２２ｂに用いることができる可視光を透過する導電性材料は、銅やアルミニウムなどの可視光を遮る導電性材料と比較して抵抗率が大きいことがある。走査線及び信号線などのバスラインは、信号遅延を防ぐため、抵抗率が小さい導電性材料（金属材料）を用いて形成することが好ましい。ただし、画素の大きさや、バスラインの幅、バスラインの厚さなどによっては、バスラインに可視光を透過する導電性材料を用いることができる。
具体的には、導電層２２１、導電層２９１、信号線２２４、導電層２９４ａ、及び導電層２９４ｂは、抵抗率が小さい導電性材料を用いて形成されることが好ましい。これらの導電層は、それぞれ、金属、合金等、抵抗率の低い導電性材料を用いて形成されることが好ましい。これら導電層は、可視光を遮る導電性材料を用いて形成されてもよい。
導電層２２１及び導電層２９１に可視光を遮る導電層を用いることで、バックライトの光が半導体層２３１のチャネル領域及び半導体層２９３のチャネル領域に照射されることを抑制できる。このように、半導体層のチャネル領域を、可視光を遮る導電層と重ねると、光によるトランジスタの特性変動を抑制できる。これにより、トランジスタの信頼性を高めることができる。
半導体層２３１の基板６１側に、遮光層１３２が設けられ、半導体層２３１の基板５１側に、可視光を遮る導電層２２１が設けられていることで、外光及びバックライトの光がチャネル領域に照射されることを抑制できる。
本発明の一態様において、可視光を遮る導電層は、半導体層の一部と重なり、半導体層の他の一部とは重ならなくてもよい。例えば、可視光を遮る導電層は、少なくともチャネル領域と重なっていればよい。
絶縁層２１１、絶縁層２２５、及び絶縁層２９５は、それぞれ、ゲート絶縁層として機能する。
トランジスタ２０１Ａ及びトランジスタ２０６Ａは、それぞれ、チャネルの上下にゲートが設けられているトランジスタである。
導電層２２１及び導電層２２３は、電気的に接続されていることが好ましい。同様に、導電層２９１及び導電層２９６は、電気的に接続されていることが好ましい。２つのゲートが電気的に接続されている構成のトランジスタは、他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化して配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。また、回路部の占有面積を縮小できるため、表示装置の狭額縁化が可能である。また、このような構成を適用することで、信頼性の高いトランジスタを実現することができる。
導電層２２３及び導電層２９６には、それぞれ、金属材料及び酸化物導電体の一方を単層で、または双方を積層して用いることができる。
トランジスタ２０６Ａは、半導体層２３１として酸化物半導体層を用い、導電層２２３に酸化物導電体（ＯＣ）層（以下、酸化物導電層とも記す）を用いる構成とすることができる。同様に、トランジスタ２０１Ａは、半導体層２９３として酸化物半導体層を用い、導電層２９６に酸化物導電層を用いる構成とすることができる。このとき、酸化物半導体層と酸化物導電層を、酸化物半導体を用いて形成することが好ましい。
トランジスタ２０１Ａ及びトランジスタ２０６Ａは、絶縁層２１２、絶縁層２１３、及び絶縁層２１５に覆われている。なお、絶縁層２１２及び絶縁層２１３を、トランジスタの構成要素とみなすこともできる。トランジスタは、トランジスタを構成する半導体への不純物の拡散を抑制する効果を奏する絶縁層で覆われていることが好ましい。絶縁層２１５は、平坦化層として機能することができる。
絶縁層２１１、絶縁層２２５、及び絶縁層２９５は、それぞれ、過剰酸素領域を有することが好ましい。ゲート絶縁層が過剰酸素領域を有することで、チャネル領域中に過剰酸素を供給することができる。チャネル領域に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高いトランジスタを提供することができる。
絶縁層２１２は、窒素または水素を有することが好ましい。絶縁層２１２と、半導体層２９３の低抵抗領域と、が接することで、絶縁層２１２中の窒素または水素が低抵抗領域中に添加される。低抵抗領域は、窒素または水素が添加されることで、キャリア密度が高くなる。または、絶縁層２１３が窒素または水素を有し、絶縁層２１２が窒素または水素を透過することで、窒素または水素が低抵抗領域中に添加されてもよい。
トランジスタ２０１Ａは、トランジスタ２０６Ａよりも電界効果移動度が高く、オン電流が高い構造である。また、トランジスタ２０１Ａは、トランジスタ２０６Ａよりも寄生容量が小さい構造である。そのため、トランジスタのサイズが小さくても高速動作が可能である。駆動回路部６４の面積を縮小することができる。したがって、表示装置の非表示領域の面積を縮小することができ、狭額縁な表示装置を実現できる。
ここで、トランジスタ２０６Ａのチャネル長は、導電層２２２ａと導電層２２２ｂの間の距離であり、トランジスタ２０１Ａのチャネル長は、導電層２９６の長さである。しかし、実際のトランジスタ特性では、半導体層２９３の一対の低抵抗領域の間の距離が、トランジスタ２０１Ａの実効的なチャネル長となる。プロセス条件にはよっては、導電層２９６の端部で低抵抗領域とチャネル領域が区切られず、低抵抗領域が導電層２９６の端部よりもチャネル方向に進行していることがある。この場合、トランジスタ２０１Ａの実効チャネル長が短くなるため、電界効果移動度が見かけ向上する効果をもたらす。このことからも、トランジスタ２０１Ａは、電界効果移動度が高く、オン電流が高い構造であるといえる。
また、トランジスタ２０１Ａ及びトランジスタ２０６Ａでは、半導体層に金属酸化物を用いる。
金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
また、トランジスタの半導体層が金属酸化物を有すると、ソース－ドレイン間の絶縁耐圧を高めることができる。その結果、トランジスタの信頼性を高めることができる。
トランジスタは、高純度化し、酸素欠損の形成を抑制した金属酸化物を有することが好ましい。これにより、トランジスタのオフ電流を低くすることができる。例えば画素のトランジスタにおいては、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
本発明の一態様では、表示部６２のトランジスタと、駆動回路部６４のトランジスタを同一基板上に形成する。そして、駆動回路部６４のトランジスタとして、高速駆動が可能なトランジスタを形成することができる。すなわち、駆動回路として、別途、シリコンウェハ等により形成された半導体装置を用いる必要がないため、表示装置の部品点数を削減することができる。また、表示部６２においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
表示領域６８には、液晶素子４０が設けられている。液晶素子４０は、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用された液晶素子である。
液晶素子４０は、画素電極１１１、共通電極１１２、及び液晶層１１３を有する。画素電極１１１と共通電極１１２との間に生じる電界により、液晶層１１３の配向を制御することができる。液晶層１１３は、配向膜１３３ａと配向膜１３３ｂの間に位置する。
画素電極１１１は、導電層２２２ｂと電気的に接続される。
共通電極１１２は、櫛歯状の上面形状（平面形状ともいう）、またはスリットが設けられた上面形状を有していてもよい。共通電極１１２には、１つまたは複数の開口を設けることができる。
画素電極１１１と共通電極１１２の間には、絶縁層２２０が設けられている。画素電極１１１は、絶縁層２２０を介して共通電極１１２と重なる部分を有する。また、画素電極１１１と着色層１３１とが重なる領域において、画素電極１１１上に共通電極１１２が配置されていない部分を有する。
液晶層１１３と接する配向膜を設けることが好ましい。配向膜は、液晶層１１３の配向を制御することができる。表示装置１００Ａでは、共通電極１１２及び絶縁層２２０と液晶層１１３との間に配向膜１３３ａが位置し、オーバーコート１２１と液晶層１１３との間に配向膜１３３ｂが位置している。
液晶材料には、誘電率の異方性（Δε）が正であるポジ型の液晶材料と、負であるネガ型の液晶材料がある。本発明の一態様では、どちらの材料を用いることもでき、適用するモード及び設計に応じて最適な液晶材料を用いることができる。
なお、ここでは液晶素子４０としてＦＦＳモードが適用された素子を用いたが、これに限られず様々なモードが適用された液晶素子を用いることができる。例えば、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＶＡ－ＩＰＳモード、ゲストホストモード等が適用された液晶素子を用いることができる。
また、表示装置１００Ａにノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層１１３に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良または破損を軽減することができる。
表示装置１００Ａは、透過型の液晶表示装置であるため、画素電極１１１及び共通電極１１２の双方に、可視光を透過する導電性材料を用いる。また、トランジスタ２０６Ａが有する導電層の一つまたは複数に、可視光を透過する導電性材料を用いる。これにより、表示領域６８に、トランジスタ２０６Ａの少なくとも一部を、設けることができる。図４では、導電層２２２ｂに、可視光を透過する導電性材料を用いる場合を例に挙げて説明する。
可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種以上を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、タングステンを含むインジウム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、チタンを含むＩＴＯ、酸化亜鉛（ＺｎＯ）、ガリウムを含むＺｎＯ、またはシリコンを含むＩＴＯ（ＩＴＳＯ）等の可視光に対する透過性を有する導電性材料が挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば酸化グラフェンを含む膜を還元して形成することができる。または、半導体層の材料として用いることができる金属酸化物を低抵抗化させた、上述の酸化物導電体（ＯＣ）を用いることができる。
導電層２２２ｂ、画素電極１１１、及び共通電極１１２のうち、一つまたは複数に酸化物導電層を用いることが好ましい。酸化物導電層は、トランジスタ２０６Ａの半導体層に含まれる金属元素を一種類以上有することが好ましい。例えば、導電層２２２ｂは、インジウムを含むことが好ましく、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）膜であることがさらに好ましい。同様に、画素電極１１１及び共通電極１１２は、それぞれ、インジウムを含むことが好ましく、Ｉｎ－Ｍ－Ｚｎ酸化物膜であることがさらに好ましい。
導電層２２２ｂ、画素電極１１１、及び共通電極１１２のうち、一つまたは複数を、酸化物半導体を用いて形成してもよい。同一の金属元素を有する酸化物半導体を、表示装置を構成する層のうち２層以上に用いることで、製造装置（例えば、成膜装置、加工装置等）を２以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる。
酸化物半導体は、膜中の酸素欠損、及び膜中の水素、水等の不純物濃度のうち少なくとも一方によって、抵抗を制御することができる半導体材料である。そのため、酸化物半導体層へ酸素欠損及び不純物濃度の少なくとも一方が増加する処理、または酸素欠損及び不純物濃度の少なくとも一方が低減する処理を選択することによって、酸化物導電層の有する抵抗率を制御することができる。
なお、このように、酸化物半導体を用いて形成された酸化物導電層は、キャリア密度が高く低抵抗な酸化物半導体層、導電性を有する酸化物半導体層、または導電性の高い酸化物半導体層ということもできる。
また、酸化物半導体層と、酸化物導電層を同一の金属元素で形成することで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また、同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、酸化物半導体層と、酸化物導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、表示装置の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
例えば、絶縁層２２０に水素を含む窒化シリコン膜を用い、画素電極１１１に酸化物半導体を用いると、絶縁層２２０から供給される水素によって、酸化物半導体の導電率を高めることができる。
表示装置１００Ａの、液晶層１１３よりも基板６１側には、着色層１３１及び遮光層１３２が設けられている。着色層１３１は、少なくとも、副画素の表示領域６８と重なる部分に位置する。画素（副画素）が有する非表示領域６６には、遮光層１３２が設けられている。遮光層１３２は、トランジスタ２０６Ａの少なくとも一部と重なる。
着色層１３１及び遮光層１３２と、液晶層１１３と、の間には、オーバーコート１２１を設けることが好ましい。オーバーコート１２１は、着色層１３１及び遮光層１３２等に含まれる不純物が液晶層１１３に拡散することを抑制できる。
基板５１及び基板６１は、接着層１４１によって貼り合わされている。基板５１、基板６１、及び接着層１４１に囲まれた領域に、液晶層１１３が封止されている。
表示装置１００Ａを、透過型の液晶表示装置として機能させる場合、偏光板を、表示部６２を挟むように２つ配置する。図４では、基板６１側の偏光板１３０を図示している。基板５１側に設けられた偏光板よりも外側に配置されたバックライトからの光４５は偏光板を介して入射する。このとき、画素電極１１１と共通電極１１２の間に与える電圧によって液晶層１１３の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１３０を介して射出される光の強度を制御することができる。また、入射光は着色層１３１によって特定の波長領域以外の光が吸収されるため、射出される光は例えば赤色、青色、または緑色を呈する光となる。
また、偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。円偏光板により、表示装置の表示の視野角依存を低減することができる。
また、液晶素子４０は、ゲスト・ホスト液晶モードを用いて駆動されることが好ましい。ゲスト・ホスト液晶モードを用いる場合、偏光板を用いなくてよい。偏光板による光の吸収を低減できるため、光取り出し効率を高め、表示装置の表示を明るくすることができる。
接続部２０４では、配線６５と導電層２５１が互いに接続し、導電層２５１と接続体２４２は互いに接続している。つまり、接続部２０４では、配線６５が、導電層２５１と接続体２４２を介して、ＦＰＣ７２と電気的に接続している。このような構成とすることで、ＦＰＣ７２から、配線６５に、信号及び電力を供給することができる。
配線６５は、トランジスタ２０１Ａが有する導電層２９４ａ、２９４ｂ、及びトランジスタ２０６Ａが有する信号線２２４と同一の材料、同一の工程で形成することができる。導電層２５１は、液晶素子４０が有する画素電極１１１と同一の材料、同一の工程で形成することができる。このように、接続部２０４を構成する導電層を、表示部６２や駆動回路部６４に用いる導電層と同一の材料、同一の工程で作製すると、工程数の増加を防ぐことができ好ましい。
駆動回路部６４と表示部６２は、それぞれ、複数の構造のトランジスタを有していてもよい。例えば、走査線駆動回路が有するシフトレジスタ回路、バッファ回路、及び保護回路のうち、一以上の回路に、２つのゲートが電気的に接続されている構成のトランジスタを用いることが好ましい。
［トランジスタ２０１Ａ及びトランジスタ２０６Ａの作製方法］
次に、表示装置１００Ａにおける、トランジスタ２０１Ａとトランジスタ２０６Ａの作製方法について、図５を用いて説明する。
表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、それぞれ、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層成膜（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法の例として、プラズマ化学気相堆積（ＰＥＣＶＤ）法及び熱ＣＶＤ法等が挙げられる。熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法が挙げられる。
表示装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、それぞれ、スピンコート、ディップ、スプレー塗布、インクジェット印刷、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
表示装置を構成する薄膜は、フォトリソグラフィ法等を用いて加工することができる。または、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。または、ナノインプリント法、サンドブラスト法、もしくはリフトオフ法などにより薄膜を加工してもよい。フォトリソグラフィ法としては、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、がある。
フォトリソグラフィ法において、露光に用いる光としては、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、及びこれらを混合させた光が挙げられる。そのほか、紫外線、ＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。露光に用いる光としては、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）及びＸ線等が挙げられる。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウエットエッチング法、サンドブラスト法などを用いることができる。
まず、基板５１上に、導電層２２１及び導電層２９１を形成する。次に、基板５１上、導電層２２１上、及び導電層２９１上に絶縁層２１１を形成する。次に、絶縁層２１１上に、半導体層２３１及び半導体層２９３を形成する（図５（Ａ））。
このように、トランジスタ２０１Ａのバックゲートとして機能する導電層２９１と、トランジスタ２０６Ａのゲートとして機能する導電層２２１とは、同一の工程で形成することができる。また、絶縁層２１１は、トランジスタ２０１Ａのゲート絶縁層とトランジスタ２０６Ａのゲート絶縁層とを兼ねることができる。また、トランジスタ２０１Ａの半導体層２９３と、トランジスタ２０６Ａの半導体層２３１とは、同一の工程で形成することができる。
基板５１は、搬送が容易となる程度に剛性を有し、かつ作製工程にかかる温度に対して耐熱性を有する。基板５１に用いることができる材料としては、例えば、ガラス、石英、セラミック、サファイア、樹脂、半導体、金属または合金などが挙げられる。ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等が挙げられる。
基板５１上に、下地膜として、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜等の絶縁層を形成することが好ましい。例えば、基板５１としてガラスを用いる場合、下地膜を形成することで、ガラスに含まれる不純物などが、トランジスタ側に入り込むことを防止できる。
導電層２２１及び導電層２９１は、導電膜を成膜した後、レジストマスクを形成し、当該導電膜をエッチングした後にレジストマスクを除去することで形成できる。以降で説明する他の導電層についても、形成方法は同様である。
導電層２２１及び導電層２９１には、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、もしくはタングステン等の金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。
絶縁層２１１としては、例えば、窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等を用いてもよい。また、上述の絶縁膜を２以上積層して用いてもよい。
半導体層に金属酸化物を用いる場合、絶縁層２１１は、当該半導体層と接する酸化物絶縁層を有することが好ましい。これにより、半導体層との界面特性を向上させることができる。例えば、絶縁層２１１は、導電層２２１上及び導電層２９１上の窒化物絶縁層と、窒化物絶縁層上の酸化物絶縁層とを有することが好ましい。また、絶縁層２１１が、加熱により酸素を放出する酸化物絶縁層を有すると、加熱処理により、絶縁層２１１に含まれる酸素を、半導体層（金属酸化物）に移動させることができ、好ましい。
半導体層２３１及び半導体層２９３は、金属酸化物膜を成膜した後、レジストマスクを形成し、当該金属酸化物膜をエッチングした後にレジストマスクを除去することで形成できる。
金属酸化物膜は、インジウムを含むことが好ましく、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）膜であることがさらに好ましい。
金属酸化物は、エネルギーギャップが２ｅＶ以上であることが好ましく、２．５ｅＶ以上であることがより好ましく、３ｅＶ以上であることがさらに好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
金属酸化物膜は、スパッタリング法により形成することができる。そのほか、ＰＬＤ法、ＰＥＣＶＤ法、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法などを用いてもよい。
次に、半導体層２３１に接する導電層２２２ａ及び導電層２２２ｂを形成する（図５（Ｂ））。
導電層２２２ａ及び導電層２２２ｂには、酸化インジウム、ＩＴＯ、インジウム亜鉛酸化物、タングステンを含むインジウム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、チタンを含むＩＴＯ、ＺｎＯ、ガリウムを含むＺｎＯ、またはＩＴＳＯ等の可視光に対する透過性を有する導電性材料を用いることができる。または、半導体層の材料として用いることができる金属酸化物を低抵抗化させた、上述の酸化物導電体（ＯＣ）を用いることができる。
次に、半導体層２３１上に、絶縁層２２５及び導電層２２３を形成する。この工程と同時に、半導体層２９３上に、絶縁層２９５及び導電層２９６を形成する（図５（Ｃ））。
このように、トランジスタ２０１Ａのゲートとして機能する導電層２９６と、トランジスタ２０６Ａのバックゲートとして機能する導電層２２３とは、同一の工程で形成することができる。また、トランジスタ２０１Ａの絶縁層２９５と、トランジスタ２０６Ａの絶縁層２２５とは、同一の工程で形成することができる。
絶縁層２２５、絶縁層２９５、導電層２２３、及び導電層２９６は、絶縁層２２５及び絶縁層２９５となる絶縁膜と、導電層２２３及び導電層２９６となる導電膜とを成膜した後、レジストマスクを形成し、当該絶縁膜及び当該導電膜をエッチングした後にレジストマスクを除去することにより形成できる。
ここでは、絶縁層２２５の端部及び導電層２２３の端部は、半導体層２３１の端部よりも外側に位置するよう、絶縁層２２５及び導電層２２３を形成する。また、絶縁層２９５の端部及び導電層２９６の端部は、トランジスタ２０１Ａのチャネル長方向において、半導体層２９３の端部よりも内側に位置するよう、絶縁層２９５及び導電層２９６を形成する。
絶縁層２２５及び絶縁層２９５の材料としては、絶縁層２１１に用いることができる材料を援用できる。
半導体層に金属酸化物を用いる場合、絶縁層２２５及び絶縁層２９５は、当該半導体層と接する酸化物絶縁層を有することが好ましい。これにより、半導体層との界面特性を向上させることができる。例えば、絶縁層２２５及び絶縁層２９５は、半導体層上の酸化物絶縁層と、酸化物絶縁層上の窒化物絶縁層とを有することが好ましい。また、絶縁層２２５及び絶縁層２９５が、加熱により酸素を放出する酸化物絶縁層を有すると、加熱処理により、絶縁層２２５及び絶縁層２９５に含まれる酸素を、半導体層（金属酸化物）に移動させることができ、好ましい。
導電層２２３及び導電層２９６の材料としては、導電層２２１及び導電層２９１に用いることができる材料（金属など）、並びに、導電層２２２ａ及び導電層２２２ｂに用いることができる材料（透光性を有する導電性材料など）を援用できる。特に、上述の酸化物導電体（ＯＣ）を用いることが好ましい。
次に、半導体層２９３、絶縁層２９５、導電層２９６、絶縁層２２５、及び導電層２２３等を覆うように、絶縁層２１２を形成し、絶縁層２１２上に絶縁層２１３を形成する。そして、絶縁層２１２及び絶縁層２１３に、半導体層２９３（一対の低抵抗領域２９３ｂ）に達する開口と、導電層２２２ａに達する開口とを形成する（図５（Ｄ））。
絶縁層２１２は、水素を含むことが好ましい。絶縁層２１２に含まれる水素が、絶縁層２１２と接する半導体層２９３に拡散し、半導体層２９３の一部が低抵抗化する。絶縁層２１２に接する半導体層２９３は低抵抗領域２９３ｂとして機能するため、トランジスタ２０１Ａのオン電流の増大及び電界効果移動度の向上が可能である。また、半導体層２９３のうち、絶縁層２９５と接する部分は、チャネル領域２９３ａとして機能する。低抵抗領域２９３ｂの抵抗率は、チャネル領域２９３ａの抵抗率よりも低い。
絶縁層２１３の材料としては、絶縁層２１１に用いることができる材料を援用できる。絶縁層２１３は、酸化物絶縁層を有することが好ましい。例えば、絶縁層２１３として、酸化物絶縁層と、窒化物絶縁層との積層膜を用いることができる。
次に、絶縁層２１２及び絶縁層２１３に設けられた開口を埋めるように、導電層２９４ａ、導電層２９４ｂ、及び信号線２２４を形成する（図５（Ｅ））。導電層２９４ａは、一対の低抵抗領域２９３ｂのうち一方と接続される。導電層２９４ｂは、一対の低抵抗領域２９３ｂのうち他方と接続される。信号線２２４は、導電層２２２ａと電気的に接続される。
以上の工程により、トランジスタ２０１Ａとトランジスタ２０６Ａを形成することができる。上記の通り、トランジスタ２０１Ａの作製工程の一部とトランジスタ２０６Ａの作製工程の一部は同時に行うことができる。これにより、表示装置の作製工程の増加を抑えることができる。
［表示装置１００Ａの変形例］
次に、表示装置１００Ａとは異なる、トランジスタ２０１Ａとトランジスタ２０６Ａを用いた表示装置について、図６及び図７を用いて説明する。これら表示装置は、表示装置１００Ａとは、液晶素子４０の構造が異なる。また、表示部６２のトランジスタの構成が、表示装置１００Ａとは異なる表示装置１００Ｂについて、図８を用いて説明する。なお、これらの表示装置の斜視図は、図３に示す表示装置１００Ａと同様である。なお、以下の表示装置の構成例において、先の表示装置と同様の構成については説明を省略することがある。
図６（Ａ）に示す表示装置１４０Ａは、先に示した表示装置１００Ａと、画素電極１１１と共通電極１１２の形状が異なる。
画素電極１１１及び共通電極１１２の双方が、櫛歯状の上面形状（平面形状ともいう）、またはスリットが設けられた上面形状を有していてもよい。
図６（Ａ）に示す表示装置１４０Ａでは、画素電極１１１及び共通電極１１２が、同一平面上に設けられている。
または、上面から見て、一方の電極のスリットの端部と、他方の電極のスリットの端部が揃っている形状であってもよい。この場合の断面図を図６（Ｂ）に示す。
または、上面から見て、画素電極１１１及び共通電極１１２が互いに重なる部分を有していてもよい。この場合の断面図を図６（Ｃ）に示す。
または、表示部６２は、上面から見て、画素電極１１１及び共通電極１１２の双方が設けられていない部分を有していてもよい。この場合の断面図を図６（Ｄ）に示す。
図７に示す表示装置１４０Ｂは、縦電界方式の液晶素子を用いた透過型の液晶表示装置の一例である。
液晶素子４０は、画素電極１１１、共通電極１１２、及び液晶層１１３を有する。液晶層１１３は、画素電極１１１と共通電極１１２との間に位置する。配向膜１３３ａは画素電極１１１に接して設けられている。配向膜１３３ｂは共通電極１１２に接して設けられている。
図８に示す表示装置１００Ｂは、表示部６２に、トランジスタ２０６Ｂを有する。また、表示装置１００Ｂは、駆動回路部６４に、トランジスタ２０１Ｂを有する。
トランジスタ２０１Ｂは、トランジスタ２０１Ａ（図４など）と同様の構成である。つまり、表示装置１００Ｂは、表示装置１００Ａと、表示部６２のトランジスタの構造が異なり、それ以外は表示装置１００Ａと同様の構成である。
トランジスタ２０６Ｂは、トランジスタ２０６Ａと、ゲートとして機能する導電層の構成が異なる。トランジスタ２０６Ａは、導電層２９１と同一の工程及び同一の材料で形成された導電層２２１を有する。一方、トランジスタ２０６Ｂは、導電層２９１と別の工程及び別の材料で形成された導電層２２９を有する。
導電層２２９は、可視光を透過する導電性材料を用いて形成される。これにより、画素電極１１１と導電層２２２ｂとの接続部だけでなく、導電層２２９が設けられた部分も表示領域６８に設けることができる。したがって、副画素の開口率を高めることができる。また、表示装置の消費電力を低減することができる。図８に示す表示装置１００Ｂは、導電層２２２ａ、導電層２２２ｂ、半導体層２３１、及び導電層２２９が可視光を透過し、信号線２２４が可視光を遮る構成である。トランジスタ２０６Ｂにおいて、導電層２２２ａの一部、導電層２２２ｂと画素電極１１１との接続部、半導体層２３１、及び導電層２２９は、表示領域６８に位置する。トランジスタ２０６Ｂにおいて、導電層２２２ａと信号線２２４との接続部は、非表示領域６６に位置する。
走査線は非表示領域６６に位置すると、可視光の透過性が限定されず、金属などの抵抗率が小さい導電性材料を用いて形成することができる。そのため、導電層２２９は、走査線とは別に設けられていることが好ましい。例えば、導電層２９１と同一の工程及び同一の材料で形成された走査線と、導電層２２９とが、非表示領域６６において接続されていることが好ましい。
上記トランジスタ２０１Ａとトランジスタ２０６Ａの作製方法において、導電層２２９を形成する工程を追加し、かつ、導電層２９１を形成する工程で、導電層２２１を同時に形成しないよう変更することで、トランジスタ２０１Ｂとトランジスタ２０６Ｂとを作製することができる。導電層２２９に金属酸化物を用いる場合、導電層２９１上に金属酸化物が接することで、導電層２９１が酸化する恐れがある。そのため、導電層２９１より先に導電層２２９を形成することが好ましい。
図８では、１つの副画素の表示領域６８に、共通電極１１２の開口が１つ設けられている例を示す。表示装置の高精細化に伴い、１つの副画素の表示領域６８の面積は小さくなる。そのため、共通電極１１２に設ける開口は複数に限られず、１つとすることができる。すなわち、高精細な表示装置においては、画素（副画素）の面積が小さいため、共通電極１１２の開口が１つであっても、副画素の表示領域全体に亘って、液晶を配向させるために十分な電界を生成することができる。
［材料について］
次に、本実施の形態の表示装置の各構成要素に用いることができる材料等の詳細について、説明を行う。なお、既に説明した構成要素については説明を省略する場合がある。また、以降に示す表示装置及びタッチパネル、並びにそれらの構成要素にも、以下の材料を適宜用いることができる。
本発明の一態様の表示装置が有する基板の材質などに大きな制限はなく、様々な基板を用いることができる。例えば、ガラス基板、石英基板、サファイア基板、半導体基板、セラミック基板、金属基板、またはプラスチック基板等を用いることができる。
厚さの薄い基板を用いることで、表示装置の軽量化及び薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。
本発明の一態様の表示装置が有するトランジスタは、トップゲート型またはボトムゲート型のいずれの構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
例えば、第１４族の元素、化合物半導体または酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを半導体層に適用できる。
トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ電流を低減できるため好ましい。
酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
酸化物半導体については、上述の説明及び実施の形態４などを参照できる。
表示装置が有する各絶縁層、オーバーコート等に用いることのできる絶縁材料としては、有機絶縁材料または無機絶縁材料を用いることができる。有機絶縁材料としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、及びフェノール樹脂等が挙げられる。無機絶縁層としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等が挙げられる。
トランジスタのゲート、ソース、ドレインのほか、表示装置が有する各種配線及び電極等の導電層には、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。または、酸化インジウム、ＩＴＯ、インジウム亜鉛酸化物、タングステンを含むインジウム酸化物、タングステンを含むインジウム亜鉛酸化物、チタンを含むインジウム酸化物、チタンを含むＩＴＯ、ＺｎＯ、ガリウムを含むＺｎＯ、またはＩＴＳＯ等の可視光に対する透過性を有する導電性材料を用いてもよい。また、不純物元素を含有させる等して低抵抗化させた、多結晶シリコンもしくは酸化物半導体等の半導体、またはニッケルシリサイド等のシリサイドを用いてもよい。また、グラフェンを含む膜を用いることもできる。また、不純物元素を含有させた酸化物半導体等の半導体を用いてもよい。または、銀、カーボン、もしくは銅等の導電性ペースト、またはポリチオフェン等の導電性ポリマーを用いて形成してもよい。導電性ペーストは、安価であり、好ましい。導電性ポリマーは、塗布しやすく、好ましい。
なお、酸化物半導体の抵抗率を制御することで、酸化物導電層を形成してもよい。
接着層１４１としては、熱硬化樹脂、光硬化樹脂、または２液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、またはシロキサン樹脂などを用いることができる。
接続体２４２としては、例えば、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、または異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
着色層１３１は特定の波長域の光を透過する有色層である。着色層１３１に用いることのできる材料としては、金属材料、樹脂材料、及び顔料または染料が含まれた樹脂材料などが挙げられる。
遮光層１３２は、例えば、隣接する異なる色の着色層１３１の間に設けられる。例えば、金属材料、または、顔料もしくは染料を含む樹脂材料を用いて形成されたブラックマトリクスを遮光層１３２として用いることができる。なお、遮光層１３２は、駆動回路部６４など、表示部６２以外の領域にも設けると、導波光などによる光漏れを抑制できるため好ましい。
＜表示装置の構成例３＞
次に、図９～図１１を用いて、本実施の形態の表示装置について説明する。
図９に、表示装置１００Ｃの断面図を示す。図１０及び図１１に、表示装置１００Ｃが有するトランジスタ２０１Ｃ及びトランジスタ２０６Ｃの作製方法を説明する断面図を示す。
表示装置１００Ｃは、表示部６２及び駆動回路部６４が有するトランジスタの構造が、表示装置１００Ａと異なる。その他の構成は、表示装置１００Ａと同様であるため、詳細な説明を省略する。
表示装置１００Ｃは、表示部６２に、トランジスタ２０６Ｃを有する。また、表示装置１００Ｃは、駆動回路部６４に、トランジスタ２０１Ｃを有する。
トランジスタ２０６Ｃは、可視光を透過する領域を有し、当該領域は、表示領域６８に含まれている。トランジスタ２０６Ｃは、可視光を遮る領域を有し、当該領域は、非表示領域６６に含まれている。
一方、トランジスタ２０１Ｃは、駆動回路部６４に設けられているため、可視光を透過する領域の有無は問わない。
トランジスタ２０６Ｃは、導電層２２１、絶縁層２１１、半導体層２３１、導電層２２２ｂ、及び導電層２２２ｃを有する。
トランジスタ２０１Ｃは、導電層２９１、絶縁層２９２、半導体層２９３、導電層２９４ａ、及び導電層２９４ｂを有する。
トランジスタ２０１Ｃとトランジスタ２０６Ｃは、半導体層に用いる材料が異なる。具体的には、トランジスタ２０１Ｃに、低温ポリシリコン（以下、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ－Ｓｉｌｉｃｏｎ））を用い、トランジスタ２０６Ｃに金属酸化物を用いる。
駆動回路部６４のトランジスタにＬＴＰＳを用いることで、金属酸化物を用いる場合と比較して、電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには駆動回路部６４の占有面積を縮小でき、表示装置の狭額縁化が可能である。
また、表示部６２のトランジスタに金属酸化物を用いることで、ＬＴＰＳを用いる場合と比較して、オフ電流を低くすることが可能であり、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを表示部６２に適用することで、表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
半導体層２３１は、絶縁層２１１を介して導電層２２１と重なる。
半導体層２３１は、金属酸化物を有する。
半導体層２９３は、絶縁層２９２を介して導電層２９１と重なる。半導体層２９３は、図１０（Ｃ）に示す通り、チャネル領域２９３ａ及び一対の低抵抗領域２９３ｂを有する。半導体層２９３はさらにＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を有していてもよい。図１０（Ｃ）等では、チャネル領域２９３ａと低抵抗領域２９３ｂの間にＬＤＤ領域２９３ｃを有する例を示す。なお、本明細書及び図面等では、チャネル領域２９３ａ、低抵抗領域２９３ｂ、及びＬＤＤ領域２９３ｃをまとめて半導体層２９３と示すことがある。一対の低抵抗領域２９３ｂの間にチャネル領域２９３ａが設けられている。一対の低抵抗領域２９３ｂのうち、一方は導電層２９４ａと電気的に接続され、他方は導電層２９４ｂと電気的に接続される。なお、図１０（Ｃ）に示すトランジスタ２０１Ｃは、ＬＤＤ領域２９３ｃが絶縁層２９２を介して導電層２９１と重ならない構造であるが、ＬＤＤ領域が絶縁層２９２を介して導電層２９１と重なる構造であってもよい。
半導体層２９３は、ＬＴＰＳを有する。
導電層２２２ｂ及び導電層２２２ｃはそれぞれ半導体層２３１と接続する。導電層２２２ｂ及び導電層２２２ｃのうち、一方はソースとして機能し、他方はドレインとして機能する。導電層２２２ｃは、信号線として機能することが好ましい。導電層２２２ｂは、画素電極１１１と電気的に接続される。
導電層２２２ｂは、可視光を透過する導電性材料を用いて形成される。これにより、画素電極１１１とトランジスタとの接続部を表示領域６８に設けることができる。したがって、副画素の開口率を高めることができる。また、表示装置の消費電力を低減することができる。
導電層２９４ａ及び導電層２９４ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。
導電層２２１及び導電層２９１は、それぞれ、ゲートとして機能する。導電層２２１は、ゲート及び走査線として機能することが好ましい。
導電層２２１、導電層２９１、導電層２２２ｃ、導電層２９４ａ、及び導電層２９４ｂは、抵抗率が小さい導電性材料を用いて形成されることが好ましい。これらの導電層は、それぞれ、金属、合金等、抵抗率の低い導電性材料を用いて形成されることが好ましい。これら導電層は、可視光を遮る導電性材料を用いて形成されてもよい。
つまり、本発明の一態様において、表示部６２のトランジスタは、ソース電極とドレイン電極とが異なる材料を用いて形成される、という特徴を有する。例えば、トランジスタ２０６Ｃでは、導電層２２２ｂと導電層２２２ｃとが異なる材料を用いて形成される。
導電層２２１に可視光を遮る導電層を用いることで、バックライトの光が半導体層２３１のチャネル領域に照射されることを抑制できる。このように、チャネル領域を、可視光を遮る導電層と重ねると、光によるトランジスタ２０６Ｃの特性変動を抑制できる。これにより、トランジスタ２０６Ｃの信頼性を高めることができる。
半導体層２３１の基板６１側に、遮光層１３２が設けられ、半導体層２３１の基板５１側に、可視光を遮る導電層２２１が設けられていることで、外光及びバックライトの光がチャネル領域に照射されることを抑制できる。
絶縁層２１１及び絶縁層２９２は、それぞれ、ゲート絶縁層として機能する。
トランジスタ２０１Ｃ及びトランジスタ２０６Ｃは、絶縁層２１７、絶縁層２１８、及び絶縁層２１５に覆われている。なお、絶縁層２１７及び絶縁層２１８を、トランジスタの構成要素とみなすこともできる。トランジスタは、トランジスタを構成する半導体への不純物の拡散を抑制する効果を奏する絶縁層で覆われていることが好ましい。絶縁層２１５は、平坦化層として機能することができる。
絶縁層２１１及び絶縁層２１７は、それぞれ、過剰酸素領域を有することが好ましい。半導体層２３１に接する絶縁層が過剰酸素領域を有することで、チャネル領域中に過剰酸素を供給することができる。チャネル領域に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高いトランジスタを提供することができる。
また、絶縁層２１７として、酸素を含む雰囲気下で成膜した酸化シリコン膜や酸化窒化シリコン膜等の酸化物絶縁膜を用いることが好ましい。さらに、当該酸化シリコン膜や酸化窒化シリコン膜上に絶縁層２１８として、窒化シリコン膜などの酸素を拡散、透過しにくい絶縁膜を形成することが好ましい。酸素を含む雰囲気下で形成した酸化物絶縁膜は、加熱により多くの酸素を放出しやすい絶縁膜とすることができる。このような酸素を放出する酸化絶縁膜と、酸素を拡散、透過しにくい絶縁膜を積層した状態で、加熱処理を行うことにより、半導体層２３１に酸素を供給することができる。その結果、半導体層２３１中の酸素欠損、及び半導体層２３１と絶縁層２１７の界面の欠陥を修復し、欠陥準位を低減することができる。これにより、極めて信頼性の高い表示装置を実現できる。
また、絶縁層２９２として、水素を含む絶縁膜を形成することが好ましい。これにより、水素を含む絶縁層２９２から半導体層２９３中に水素を供給し、半導体層２９３中の欠陥を水素で終端することができる。
［トランジスタ２０１Ｃ及びトランジスタ２０６Ｃの作製方法］
次に、図１０及び図１１を用いて、表示装置１００Ｃにおける、トランジスタ２０１Ｃ及びトランジスタ２０６Ｃの作製方法について説明する。なお、以降のトランジスタの作製方法において、先のトランジスタの作製方法と同様の工程、材料については、説明を省略することがある。
まず、基板５１上に下地層２１６を形成する（図１０（Ａ））。
次に、下地層２１６上に、スパッタリング法またはＣＶＤ法などを用いて、半導体膜を形成する。本実施の形態では、プラズマＣＶＤ装置を用いて、非晶質シリコン膜を成膜する。
次に、非晶質シリコン膜に対して加熱処理を行うことが好ましい。これにより、非晶質シリコン膜中から、水素を脱離させることができる。具体的には、４００℃以上５５０℃以下の温度で加熱することが好ましい。例えば、非晶質シリコン膜の含有水素量を５ａｔｏｍ％以下とすることで、結晶化工程での製造歩留まりを高めることができる。なお、非晶質シリコン膜の含有水素量が低い場合、加熱処理を省略してもよい。
次に、半導体膜を結晶化させることで、結晶構造を有する半導体層２９３を形成する（図１０（Ａ））。
半導体膜の上方よりレーザ光を照射することで半導体膜を結晶化させることができる（図１０（Ａ）の矢印参照）。レーザ光としては、例えば、１９３ｎｍ、２４８ｎｍ、３０８ｎｍ、または３５１ｎｍの波長を用いることができる。または、金属の触媒元素（ニッケルなど）を用いて、半導体膜を結晶化させてもよい。
平坦な面上に半導体膜を形成することで、均一にレーザ光を照射することが容易となり好ましい。そのため、他の半導体層及び導電層を形成する前に、半導体層２９３を形成することが好ましい。したがって、ＬＴＰＳを用いたトランジスタは、金属酸化物またはアモルファスシリコン等を用いたトランジスタよりも先にその一部（半導体膜など）を形成することが好ましい。
次に、結晶構造を有する半導体層２９３にチャネルドープを行ってもよい。
次に、結晶構造を有する半導体層２９３を加工し、島状の半導体層２９３を形成する（図１０（Ｂ））。
半導体膜の加工方法としては、ウエットエッチング法及びドライエッチング法のいずれか一方または双方を用いることができる。
次に、下地層２１６上及び半導体層２９３上に絶縁層２９２を形成する（図１０（Ｃ））。絶縁層２９２は、絶縁層２１１に用いることのできる材料を援用できる。
そして、絶縁層２９２上に導電層２２１及び導電層２９１を形成する（図１０（Ｃ））。
このように、トランジスタ２０１Ｃのゲートとして機能する導電層２９１と、トランジスタ２０６Ｃのゲートとして機能する導電層２２１とは、同一の工程で形成することができる。
次に、半導体層２９３の一部に不純物元素を添加することで、チャネル領域２９３ａ及び低抵抗領域２９３ｂを形成する。不純物元素を複数回添加する（ライトドープとヘビードープを行う）ことで、チャネル領域２９３ａと低抵抗領域２９３ｂの間にＬＤＤ領域２９３ｃを形成してもよい。導電層２９１、さらには導電層２９１を作製するために用いたマスクは、不純物元素の添加の際のマスクとして機能することができる。
ｎチャネル型のトランジスタを作製する場合、不純物元素としては、半導体層２９３にｎ型の導電性を付与する不純物を用いる。例えば、Ｐ、Ａｓ、Ｓｂ、Ｓ、Ｔｅ、Ｓｅ等の元素を用いることができる。
ｐチャネル型のトランジスタを作製する場合、不純物元素としては、半導体層２９３にｐ型の導電性を付与する不純物を用いる。例えば、Ｂ、Ａｌ、Ｇａ等の元素を用いることができる。
次に、絶縁層２９２、導電層２２１、及び導電層２９１上に絶縁層２１１を形成する（図１０（Ｄ））。
次に、加熱処理を行う。これにより、半導体層２９３に添加した不純物を活性化させる。当該加熱処理は、導電層２９１及び導電層２２１の酸化を防ぐため、絶縁層２１１を形成した後に行うことが好ましい。
また、絶縁層２９２または絶縁層２１１に、水素を含む絶縁層を用いた場合、加熱により、水素を含む絶縁層から半導体層２９３中（特にチャネル領域２９３ａ中）に水素を供給し、半導体層２９３中の欠陥を水素で終端することができる。当該加熱処理は、水素を脱離させるために非晶質シリコン膜に対して行った加熱処理よりも低い温度で行う。
次に、絶縁層２１１上に半導体層２３１を形成する（図１１（Ａ））。半導体層２３１の形成方法は、トランジスタ２０６Ａの作製方法の記載を援用できる。
次に、絶縁層２１１及び絶縁層２９２に、半導体層２９３（一対の低抵抗領域２９３ｂ）に達する開口を形成する。
そして、半導体層２３１と接して導電層２２２ｂを形成する。また、半導体層２３１と接して導電層２２２ｃを形成する。また、絶縁層２１１及び絶縁層２９２に設けられた開口を埋めるように、導電層２９４ａ及び導電層２９４ｂを形成する（図１１（Ｂ））。導電層２９４ａは、一対の低抵抗領域２９３ｂのうち一方と接続される。導電層２９４ｂは、一対の低抵抗領域２９３ｂのうち他方と接続される。
導電層２９４ａ、導電層２９４ｂ、及び導電層２２２ｃは、同一の工程及び同一の材料を用いて形成することができる。
導電層２２２ｂに金属酸化物を用いる場合、導電層２９４ａ、導電層２９４ｂ、及び導電層２２２ｃ上に金属酸化物が接することで、これら導電層が酸化する恐れがある。そのため、これら導電層より先に導電層２２２ｂを形成することが好ましい。
絶縁層２１１及び絶縁層２９２に開口を設ける前に導電層２２２ｂを形成してもよい。
次に、半導体層２３１、絶縁層２１１、導電層２９４ａ、導電層２９４ｂ、導電層２２２ｂ、及び導電層２２２ｃを覆うように、絶縁層２１７を形成し、絶縁層２１７上に絶縁層２１８を形成する（図１１（Ｃ））。
上述の通り、絶縁層２１７には、酸化物絶縁膜を用いることが好ましく、絶縁層２１８には窒化物絶縁膜を用いることが好ましい。これら絶縁膜の材料としては、絶縁層２１１に用いることができる材料が挙げられる。
以上の工程により、トランジスタ２０１Ｃとトランジスタ２０６Ｃを形成することができる。上記の通り、トランジスタ２０１Ｃの作製工程の一部とトランジスタ２０６Ｃの作製工程の一部は同時に行うことができる。これにより、表示装置の作製工程の増加を抑えることができる。
＜表示装置の構成例４＞
次に、図１２及び図１３を用いて、本実施の形態の表示装置について説明する。
図１２に、表示装置１００Ｄの断面図を示す。図１３に、表示装置１００Ｄが有するトランジスタ２０１Ｄ及びトランジスタ２０６Ｄの作製方法を説明する断面図を示す。
表示装置１００Ｄは、表示部６２及び駆動回路部６４が有するトランジスタの構造が、表示装置１００Ａと異なる。その他の構成は、表示装置１００Ａと同様であるため、詳細な説明を省略する。
表示装置１００Ｄは、表示部６２に、トランジスタ２０６Ｄを有する。また、表示装置１００Ｄは、駆動回路部６４に、トランジスタ２０１Ｄを有する。
トランジスタ２０６Ｄは、可視光を透過する領域を有し、当該領域は、表示領域６８に含まれている。トランジスタ２０６Ｄは、可視光を遮る領域を有し、当該領域は、非表示領域６６に含まれている。
一方、トランジスタ２０１Ｄは、駆動回路部６４に設けられているため、可視光を透過する領域の有無は問わない。
トランジスタ２０６Ｄは、導電層２２１、絶縁層２１１、半導体層２３１、導電層２２２ｂ、導電層２２２ｃ、絶縁層２２５、及び導電層２２３を有する。
トランジスタ２０１Ｄは、トランジスタ２０１Ｃと同様の構成であるため、詳細な説明は省略する。なお、トランジスタ２０１Ｃの導電層２９４ａ及び導電層２９４ｂは、絶縁層２１１及び絶縁層２９２の開口を介して半導体層２９３と接続されていたが、トランジスタ２０１Ｄの導電層２９４ａ及び導電層２９４ｂは、絶縁層２１１及び絶縁層２９２に加えて、絶縁層２１２及び絶縁層２１３の開口を介して半導体層２９３と接続されている。
トランジスタ２０１Ｄとトランジスタ２０６Ｄは、半導体層に用いる材料が異なる。具体的には、トランジスタ２０１Ｄに、ＬＴＰＳを用い、トランジスタ２０６Ｄに金属酸化物を用いる。
上述の通り、駆動回路部６４のトランジスタにＬＴＰＳを用いることで、金属酸化物を用いる場合と比較して、電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには駆動回路部６４の占有面積を縮小でき、表示装置の狭額縁化が可能である。
また、表示部６２のトランジスタに金属酸化物を用いることで、ＬＴＰＳを用いる場合と比較して、オフ電流を低くすることが可能であり、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを表示部６２に適用することで、表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
半導体層２３１は、絶縁層２１１を介して導電層２２１と重なる。半導体層２３１は、絶縁層２２５を介して導電層２２３と重なる。半導体層２３１は、図１３（Ｃ）に示す通り、チャネル領域２３１ａと一対の低抵抗領域２３１ｂ（ソース領域及びドレイン領域ともいえる）を有する。なお、本明細書及び図面等では、チャネル領域２３１ａ及び低抵抗領域２３１ｂをまとめて半導体層２３１と示すことがある。一対の低抵抗領域２３１ｂの間にチャネル領域２３１ａが設けられている。また、図１２及び図１３（Ｃ）に示す通り、一対の低抵抗領域２３１ｂのうち、一方は導電層２２２ｃと電気的に接続され、他方は導電層２２２ｂと電気的に接続される。
半導体層２３１は、金属酸化物を有する。
導電層２２２ｂ及び導電層２２２ｃのうち、一方はソースとして機能し、他方はドレインとして機能する。導電層２２２ｃは、信号線として機能することが好ましい。導電層２２２ｂは、画素電極１１１と電気的に接続される。トランジスタ２０６Ｄでは、導電層２２２ｂと導電層２２２ｃとが異なる材料を用いて形成される。
導電層２２２ｂは、可視光を透過する導電性材料を用いて形成される。これにより、画素電極１１１とトランジスタとの接続部を表示領域６８に設けることができる。したがって、副画素の開口率を高めることができる。また、表示装置の消費電力を低減することができる。
導電層２２３は、ゲートとして機能する。導電層２２１は、バックゲートとして機能する。導電層２２１は、走査線と同一の工程及び同一の材料で形成されることが好ましい。
導電層２２１及び導電層２２２ｃは、抵抗率が小さい導電性材料を用いて形成されることが好ましい。これらの導電層は、それぞれ、金属、合金等、抵抗率の低い導電性材料を用いて形成されることが好ましい。これら導電層は、可視光を遮る導電性材料を用いて形成されてもよい。
導電層２２１に可視光を遮る導電層を用いることで、バックライトの光が半導体層２３１のチャネル領域に照射されることを抑制できる。このように、チャネル領域を、可視光を遮る導電層と重ねると、光によるトランジスタ２０６Ｄの特性変動を抑制できる。これにより、トランジスタ２０６Ｄの信頼性を高めることができる。
半導体層２３１の基板６１側に、遮光層１３２が設けられ、半導体層２３１の基板５１側に、可視光を遮る導電層２２３が設けられていることで、外光及びバックライトの光がチャネル領域に照射されることを抑制できる。
本発明の一態様において、可視光を遮る導電層は、半導体層の一部と重なり、半導体層の他の一部とは重ならなくてもよい。例えば、可視光を遮る導電層は、少なくともチャネル領域と重なっていればよい。具体的には、図１２等に示すように、チャネル領域と隣接する低抵抗領域は、導電層２２１と重ならない領域を有する。なお、低抵抗領域を、先の説明の酸化物導電体（ＯＣ）と読み替えてもよい。酸化物導電体（ＯＣ）は、先の説明のように、可視光に対して透光性を有するため、低抵抗領域を透過させて光を取り出すことができる。
また、トランジスタ２０６Ｄの半導体層にシリコン、代表的にはアモルファスシリコン、または低温ポリシリコンなどを用いる場合、上述した低抵抗領域に相当する領域は、シリコン中にリン、ボロンなどの不純物が含まれた領域ともいえる。なお、シリコンのバンドギャップは、概ね１．１ｅＶである。また、シリコン中にリン、ボロンなどの不純物が含まれると、バンドギャップはさらに低くなる場合がある。したがって、トランジスタ２０６Ｄの半導体層にシリコンを用いる場合、シリコン中に形成される低抵抗領域は、可視光に対して透光性が低いため、当該低抵抗領域を透過させて光を取り出すことが難しい場合がある。しかしながら、本発明の一態様では、酸化物半導体（ＯＳ）、及び酸化物導電体（ＯＣ）ともに、可視光に対して透光性を有するため、画素または副画素の開口率を向上させることができる。
絶縁層２１１、絶縁層２２５、及び絶縁層２９２は、それぞれ、ゲート絶縁層として機能する。
トランジスタ２０１Ｄ及びトランジスタ２０６Ｄは、絶縁層２１２、絶縁層２１３、及び絶縁層２１５に覆われている。これらの層については、表示装置１００Ａにおける説明を援用できる。
［トランジスタ２０１Ｄ及びトランジスタ２０６Ｄの作製方法］
次に、表示装置１００Ｄにおける、トランジスタ２０１Ｄ及びトランジスタ２０６Ｄの作製方法について、図１３を用いて説明する。
まず、トランジスタ２０１Ｃ及びトランジスタ２０６Ｃの作製方法（図１０（Ａ）から図１１（Ａ）まで）と同様に、基板５１上に、下地層２１６、島状の半導体層２９３、絶縁層２９２、導電層２２１、導電層２９１、絶縁層２１１、及び半導体層２３１を形成する（図１３（Ａ））。
つまり、トランジスタ２０１Ｄ及びトランジスタ２０６Ｄの作製工程では、トランジスタ２０１Ｄのゲートとして機能する導電層２９１と、トランジスタ２０６Ｄのゲートとして機能する導電層２２１とを、同一の工程で形成することができる。
次に、半導体層２３１上に、絶縁層２２５及び導電層２２３を形成する（図１３（Ｂ））。以降の工程については、トランジスタ２０１Ａ及びトランジスタ２０６Ａの作製方法も参照できる。
ここでは、絶縁層２２５の端部及び導電層２２３の端部は、トランジスタ２０６Ｄのチャネル長方向において、半導体層２３１の端部よりも内側に位置するよう、絶縁層２２５及び導電層２２３を形成する。
次に、絶縁層２１１、半導体層２３１、絶縁層２２５、及び導電層２２３を覆うように、絶縁層２１２を形成し、絶縁層２１２上に絶縁層２１３を形成する。そして、絶縁層２１２及び絶縁層２１３に、半導体層２９３（一対の低抵抗領域２９３ｂ）に達する開口と、半導体層２３１（一対の低抵抗領域２３１ｂ）に達する開口とを形成する。
次に、絶縁層２１２及び絶縁層２１３に設けられた開口を埋めるように、導電層２９４ａ、導電層２９４ｂ、導電層２２２ｂ、及び導電層２２２ｃを形成する（図１３（Ｃ））。導電層２９４ａは、一対の低抵抗領域２９３ｂのうち一方と接続される。導電層２９４ｂは、一対の低抵抗領域２９３ｂのうち他方と接続される。導電層２２２ｂは、一対の低抵抗領域２３１ｂのうち一方と接続される。導電層２２２ｃは、一対の低抵抗領域２３１ｂのうち他方と接続される。
導電層２９４ａ、導電層２９４ｂ、及び導電層２２２ｃは、同一の工程及び同一の材料を用いて形成することができる。
導電層２２２ｂに金属酸化物を用いる場合、導電層２９４ａ、導電層２９４ｂ、及び導電層２２２ｃ上に金属酸化物が接することで、これら導電層が酸化する恐れがある。そのため、これら導電層より先に導電層２２２ｂを形成することが好ましい。
絶縁層２１２及び絶縁層２１３に開口を設ける前に導電層２２２ｂを形成してもよい。
以上の工程により、トランジスタ２０１Ｄとトランジスタ２０６Ｄを形成することができる。上記の通り、トランジスタ２０１Ｄの作製工程の一部とトランジスタ２０６Ｄの作製工程の一部は同時に行うことができる。これにより、表示装置の作製工程の増加を抑えることができる。
＜表示装置の構成例５＞
次に、図１４及び図１５を用いて、本実施の形態の表示装置について説明する。
図１４に、表示装置１００Ｅの断面図を示す。図１５に、表示装置１００Ｅが有するトランジスタ２０１Ｅ及びトランジスタ２０６Ｅの作製方法を説明する断面図を示す。
表示装置１００Ｅは、表示部６２及び駆動回路部６４が有するトランジスタの構造が、表示装置１００Ａと異なる。その他の構成は、表示装置１００Ａと同様であるため、詳細な説明を省略する。
表示装置１００Ｅは、表示部６２に、トランジスタ２０６Ｅを有する。また、表示装置１００Ｅは、駆動回路部６４に、トランジスタ２０１Ｅを有する。
トランジスタ２０６Ｅは、可視光を透過する領域を有し、当該領域は、表示領域６８に含まれている。トランジスタ２０６Ｅは、可視光を遮る領域を有し、当該領域は、非表示領域６６に含まれている。
一方、トランジスタ２０１Ｅは、駆動回路部６４に設けられているため、可視光を透過する領域の有無は問わない。
トランジスタ２０６Ｅは、導電層２２１、絶縁層２１１、半導体層２３１、不純物半導体層２３２、導電層２２２ａ、及び導電層２２２ｂを有する。
トランジスタ２０１Ｅは、導電層２９１、絶縁層２９２、半導体層２９３、導電層２９４ａ、及び導電層２９４ｂを有する。
トランジスタ２０１Ｅとトランジスタ２０６Ｅは、半導体層に用いる材料の結晶構造が異なる。具体的には、トランジスタ２０１Ｅに、ＬＴＰＳを用い、トランジスタ２０６Ｅにアモルファスシリコンを用いる。
駆動回路部６４のトランジスタにＬＴＰＳを用いることで、アモルファスシリコンを用いる場合と比較して、電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには駆動回路部６４の占有面積を縮小でき、表示装置の狭額縁化が可能である。
また、表示部６２のトランジスタにアモルファスシリコンを用いることで、表示部６２に対してレーザ結晶化の工程が不要となる。そのため、駆動回路部６４にのみレーザ照射をすればよく、基板の一面全体にレーザ光を照射する必要はない。つまり、レーザ結晶化を行う面積を少なくすることができる。
基板の一面全体にレーザ光を照射する場合、線状レーザビームを用いることが好適であるが、線状レーザビームを照射するためのレーザ装置は、装置自体が高価であり、かつ、ランニングコストが高い。駆動回路部６４のみにレーザを照射する場合、基板の一面全体にレーザを照射する場合に比べて、大幅にコストを抑えることが可能となる。また、大判基板への適用も容易である。
半導体層２３１は、絶縁層２１１を介して導電層２２１と重なる。
半導体層２３１は、アモルファスシリコンを有する。
半導体層２９３は、絶縁層２９２を介して導電層２９１と重なる。半導体層２９３は、一対の低抵抗領域の間にチャネル領域を有する。一対の低抵抗領域のうち、一方は導電層２９４ａと電気的に接続され、他方は導電層２９４ｂと電気的に接続される。
半導体層２９３は、ＬＴＰＳを有する。
導電層２２２ａ及び導電層２２２ｂは、それぞれ、不純物半導体層２３２を介して、半導体層２３１と電気的に接続する。導電層２２２ａ及び導電層２２２ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。導電層２２２ａは、信号線２２４と電気的に接続される。導電層２２２ｂは、画素電極１１１と電気的に接続される。
導電層２２２ａ及び導電層２２２ｂは、可視光を透過する導電性材料を用いて形成される。これにより、画素電極１１１とトランジスタとの接続部を表示領域６８に設けることができる。したがって、副画素の開口率を高めることができる。また、表示装置の消費電力を低減することができる。
導電層２９４ａ及び導電層２９４ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。
導電層２２１及び導電層２９１は、それぞれ、ゲートとして機能する。導電層２２１は、ゲート及び走査線として機能することが好ましい。
導電層２２１、導電層２９１、信号線２２４、導電層２９４ａ、及び導電層２９４ｂは、抵抗率が小さい導電性材料を用いて形成されることが好ましい。これらの導電層は、それぞれ、金属、合金等、抵抗率の低い導電性材料を用いて形成されることが好ましい。これら導電層は、可視光を遮る導電性材料を用いて形成されてもよい。
絶縁層２１１及び絶縁層２９２は、それぞれ、ゲート絶縁層として機能する。
トランジスタ２０１Ｅ及びトランジスタ２０６Ｅは、絶縁層２１２及び絶縁層２１５に覆われている。これらの層については、表示装置１００Ａにおける説明を援用できる。
［トランジスタ２０１Ｅ及びトランジスタ２０６Ｅの作製方法］
次に、表示装置１００Ｅにおける、トランジスタ２０１Ｅ及びトランジスタ２０６Ｅの作製方法について、図１５を用いて説明する。
まず、トランジスタ２０１Ｃ及びトランジスタ２０６Ｃの作製方法（図１０（Ａ）から図１０（Ｄ）まで）と同様に、基板５１上に、下地層２１６、島状の半導体層２９３、絶縁層２９２、導電層２２１、導電層２９１、及び絶縁層２１１を形成する（図１５（Ａ））。
つまり、トランジスタ２０１Ｅ及びトランジスタ２０６Ｅの作製工程では、トランジスタ２０１Ｅのゲートとして機能する導電層２９１と、トランジスタ２０６Ｅのゲートとして機能する導電層２２１とを、同一の工程で形成することができる。
次に、絶縁層２１１上に、半導体層２３１及び不純物半導体層２３２を形成する（図１５（Ｂ））。ここでは、半導体層２３１となるアモルファスシリコン膜を形成し、不純物半導体層２３２となる一導電型を付与する不純物元素が添加されたアモルファスシリコン膜を形成した後、レジストマスクを形成し、２層まとめてエッチングする。その後、レジストマスクを除去する。
次に、絶縁層２１１、半導体層２３１、及び不純物半導体層２３２上に、導電層２２２ａ及び導電層２２２ｂを形成する（図１５（Ｃ））。ここで、導電層２２２ａ及び導電層２２２ｂとなる導電膜をエッチングする際に、不純物半導体層２３２の一部がエッチングされ、半導体層２３１が露出する。
次に、絶縁層２１１、半導体層２３１、導電層２２２ａ、及び導電層２２２ｂを覆うように、絶縁層２１２を形成する。そして、絶縁層２１２に、半導体層２９３（一対の低抵抗領域２９３ｂ）に達する開口と、導電層２２２ａに達する開口とを形成する。このとき、絶縁層２９２及び絶縁層２１１にも同時に開口を設けてもよい。または、事前に、絶縁層２９２及び絶縁層２１１に、半導体層２９３に達する開口を設けてもよい。
次に、絶縁層２１２等に設けられた開口を埋めるように、導電層２９４ａ、導電層２９４ｂ、及び信号線２２４を形成する（図１５（Ｄ））。導電層２９４ａは、一対の低抵抗領域２９３ｂのうち一方と接続される。導電層２９４ｂは、一対の低抵抗領域２９３ｂのうち他方と接続される。信号線２２４は、導電層２２２ａと接続される。
導電層２９４ａ、導電層２９４ｂ、及び信号線２２４は、同一の工程及び同一の材料を用いて形成することができる。
以上の工程により、トランジスタ２０１Ｅとトランジスタ２０６Ｅを形成することができる。上記の通り、トランジスタ２０１Ｅの作製工程の一部とトランジスタ２０６Ｅの作製工程の一部は同時に行うことができる。これにより、表示装置の作製工程の増加を抑えることができる。
＜表示装置の構成例６＞
次に、図１６及び図１７を用いて、本実施の形態の表示装置について説明する。
図１６に、表示装置１００Ｆの断面図を示す。図１７に、表示装置１００Ｆが有するトランジスタ２０１Ｆ及びトランジスタ２０６Ｆの作製方法を説明する断面図を示す。
表示装置１００Ｆは、表示部６２及び駆動回路部６４が有するトランジスタの構造が、表示装置１００Ａと異なる。その他の構成は、表示装置１００Ａと同様であるため、詳細な説明を省略する。
表示装置１００Ｆは、表示部６２に、トランジスタ２０６Ｆを有する。また、表示装置１００Ｆは、駆動回路部６４に、トランジスタ２０１Ｆを有する。
トランジスタ２０６Ｆは、可視光を透過する領域を有し、当該領域は、表示領域６８に含まれている。トランジスタ２０６Ｆは、可視光を遮る領域を有し、当該領域は、非表示領域６６に含まれている。
一方、トランジスタ２０１Ｆは、駆動回路部６４に設けられているため、可視光を透過する領域の有無は問わない。
トランジスタ２０６Ｆは、トランジスタ２０６Ｅと同様の構成であるため、詳細な説明は省略する。なお、トランジスタ２０６Ｅの導電層２２２ａは、絶縁層２１２の開口を介して信号線２２４と電気的に接続されていたが、トランジスタ２０６Ｆの導電層２２２ａは、絶縁層２１２及び絶縁層２１３の開口を介して信号線２２４と電気的に接続されている。
トランジスタ２０１Ｆは、導電層２９１、絶縁層２１１、半導体層２９３、導電層２９４ａ、導電層２９４ｂ、絶縁層２９５、及び導電層２９６を有する。
トランジスタ２０１Ｆとトランジスタ２０６Ｆは、半導体層に用いる材料が異なる。具体的には、トランジスタ２０１Ｆに、金属酸化物を用い、トランジスタ２０６Ｆにアモルファスシリコンを用いる。
駆動回路部６４のトランジスタに金属酸化物を用いることで、アモルファスシリコンを用いる場合と比較して、電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには駆動回路部６４の占有面積を縮小でき、表示装置の狭額縁化が可能である。
半導体層２９３は、絶縁層２１１を介して導電層２９１と重なる。半導体層２９３は、絶縁層２９５を介して導電層２９６と重なる。半導体層２９３は、一対の低抵抗領域の間にチャネル領域を有する。一対の低抵抗領域のうち、一方は導電層２９４ａと電気的に接続され、他方は導電層２９４ｂと電気的に接続される。
半導体層２９３は、金属酸化物を有する。
導電層２９４ａ及び導電層２９４ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。
導電層２９６は、ゲートとして機能する。導電層２９１はバックゲートとして機能する。
導電層２９１、導電層２９４ａ、及び導電層２９４ｂは、抵抗率が小さい導電性材料を用いて形成されることが好ましい。これらの導電層は、それぞれ、金属、合金等、抵抗率の低い導電性材料を用いて形成されることが好ましい。これら導電層は、可視光を遮る導電性材料を用いて形成されてもよい。
絶縁層２１１及び絶縁層２９５は、ゲート絶縁層として機能する。
トランジスタ２０１Ｆ及びトランジスタ２０６Ｆは、絶縁層２１２、絶縁層２１３、及び絶縁層２１５に覆われている。これらの層については、表示装置１００Ａにおける説明を援用できる。
［トランジスタ２０１Ｆ及びトランジスタ２０６Ｆの作製方法］
次に、表示装置１００Ｆにおける、トランジスタ２０１Ｆ及びトランジスタ２０６Ｆの作製方法について、図１７を用いて説明する。
まず、トランジスタ２０１Ａ及びトランジスタ２０６Ａの作製方法（図５（Ａ））と同様に、基板５１上に、導電層２２１、導電層２９１、及び絶縁層２１１を形成する（図１７（Ａ））。
つまり、トランジスタ２０１Ｆ及びトランジスタ２０６Ｆの作製工程では、トランジスタ２０１Ｆのゲートとして機能する導電層２９１と、トランジスタ２０６Ｆのゲートとして機能する導電層２２１とを、同一の工程で形成することができる。
次に、トランジスタ２０１Ｅ及びトランジスタ２０６Ｅの作製方法（図１５（Ｂ）、（Ｃ））と同様に、絶縁層２１１上に、半導体層２３１、不純物半導体層２３２、導電層２２２ａ、及び導電層２２２ｂを形成する（図１７（Ｂ））。
次に、トランジスタ２０１Ｄ及びトランジスタ２０６Ｄの作製方法（図１３（Ａ）、（Ｂ））と同様に、半導体層２９３、絶縁層２９５、及び導電層２９６を形成する（図１７（Ｃ））。
次に、絶縁層２１１、半導体層２３１、導電層２２２ａ、導電層２２２ｂ、半導体層２９３、絶縁層２９５、及び導電層２９６を覆うように、絶縁層２１２及び絶縁層２１３を形成する。そして、絶縁層２１２及び絶縁層２１３に、半導体層２９３（一対の低抵抗領域２９３ｂ）に達する開口と、導電層２２２ａに達する開口を形成する。
次に、絶縁層２１２及び絶縁層２１３に設けられた開口を埋めるように、導電層２９４ａ、導電層２９４ｂ、及び信号線２２４を形成する（図１７（Ｄ））。導電層２９４ａは、一対の低抵抗領域２９３ｂのうち一方と接続される。導電層２９４ｂは、一対の低抵抗領域２９３ｂのうち他方と接続される。信号線２２４は、導電層２２２ａと接続される。
導電層２９４ａ、導電層２９４ｂ、及び信号線２２４は、同一の工程及び同一の材料を用いて形成することができる。
以上の工程により、トランジスタ２０１Ｆとトランジスタ２０６Ｆを形成することができる。上記の通り、トランジスタ２０１Ｆの作製工程の一部とトランジスタ２０６Ｆの作製工程の一部は同時に行うことができる。これにより、表示装置の作製工程の増加を抑えることができる。
＜表示装置の構成例７＞
次に、図１８～図２０を用いて本実施の形態の表示装置について説明する。以下で例示する表示装置１１０Ａ～表示装置１１０Ｃは、駆動回路部６４のトランジスタの半導体層が、金属酸化物を有する点で共通する。トランジスタの半導体層が金属酸化物を有すると、ソース－ドレイン間の絶縁耐圧を高めることができる。その結果、駆動回路部６４のトランジスタの信頼性を高めることができる。
図１８に、表示装置１１０Ａの断面図を示す。表示装置１１０Ａは、表示装置１００Ｄにおける、表示部６２のトランジスタと駆動回路部６４のトランジスタの構造を逆にした構成といえる。このように、本実施の形態の表示装置の構成例において、表示部６２のトランジスタと駆動回路部６４のトランジスタの構造を逆にした構成も、本発明の一態様である。
表示装置１１０Ａが有するトランジスタ２０２Ａ及びトランジスタ２０７Ａは、トランジスタ２０１Ｄ及びトランジスタ２０６Ｄの作製方法（図１３）を参照して作製することができる。
図１９に、表示装置１１０Ｂの断面図を示す。表示装置１１０Ｂは、表示装置１００Ｃにおける、表示部６２のトランジスタと駆動回路部６４のトランジスタの構造を逆にした構成といえる。
表示装置１１０Ｂは、表示部６２に、トランジスタ２０７Ｂを有する。また、表示装置１００Ｃは、駆動回路部６４に、トランジスタ２０２Ｂを有する。
トランジスタ２０７Ｂは、可視光を透過する領域を有し、当該領域は、表示領域６８に含まれている。トランジスタ２０７Ｂは、可視光を遮る領域を有し、当該領域は、非表示領域６６に含まれている。
一方、トランジスタ２０２Ｂは、駆動回路部６４に設けられているため、可視光を透過する領域の有無は問わない。
トランジスタ２０７Ｂは、導電層２２１、絶縁層２３３、半導体層２３１、導電層２２２ｂ、及び導電層２２２ｃを有する。トランジスタ２０７Ｂは、トランジスタ２０１Ｃの構成における導電層２９４ａまたは導電層２９４ｂを、導電層２２２ｂに変更した構成である。
トランジスタ２０２Ｂは、導電層２９１、絶縁層２１１、半導体層２９３、導電層２９４ａ、導電層２９４ｂ、絶縁層２１７、及び導電層２９６を有する。トランジスタ２０２Ｂは、トランジスタ２０６Ｃに、バックゲートとして機能する導電層２９６を追加した構成である。
トランジスタ２０７Ｂとトランジスタ２０２Ｂは、半導体層に用いる材料が異なる。具体的には、トランジスタ２０２Ｂの半導体層２９３に、金属酸化物を用い、トランジスタ２０７Ｂの半導体層２３１にＬＴＰＳを用いる。
導電層２２２ｂと導電層２９６は、同一の工程及び同一の材料を用いて形成することができる。これら導電層は、絶縁層２１７と絶縁層２１８との間に設けられることが好ましい。ここで、導電層２２２ｂと導電層２９６として、酸化物半導体膜を形成し、絶縁層２１８として、水素を含む絶縁膜（特に、水素を含む窒化物絶縁膜）を形成することが好ましい。絶縁層２１８に含まれる水素が、絶縁層２１８と接する導電層２２２ｂと導電層２９６に拡散し、導電層２２２ｂと導電層２９６が低抵抗化する。これにより、導電層２２２ｂと導電層２９６を酸化物導電層とすることができる。酸化物導電層は、可視光を透過する導電層である。これにより、画素電極１１１とトランジスタとの接続部を表示領域６８に設けることができる。したがって、副画素の開口率を高めることができる。また、表示装置の消費電力を低減することができる。
図２０に、表示装置１１０Ｃの断面図を示す。
表示装置１１０Ｃは、表示部６２に、トランジスタ２０７Ｃを有する。また、表示装置１１０Ｃは、駆動回路部６４に、トランジスタ２０２Ｃを有する。
トランジスタ２０７Ｃは、導電層２２１、絶縁層２１１、半導体層２３１、不純物半導体層２３２、導電層２２２ｃ、及び導電層２２２ｄを有する。導電層２２２ｄは、可視光を透過する導電層２２２ｂと電気的に接続されている。
トランジスタ２０２Ｃは、導電層２９１、絶縁層２１１、半導体層２９３、導電層２９４ａ、導電層２９４ｂ、絶縁層２１７、絶縁層２１８、及び導電層２９６を有する。
トランジスタ２０２Ｃとトランジスタ２０７Ｃは、半導体層に用いる材料が異なる。具体的には、トランジスタ２０２Ｃに、金属酸化物を用い、トランジスタ２０７Ｃにアモルファスシリコンを用いる。
駆動回路部６４のトランジスタに金属酸化物を用いることで、アモルファスシリコンを用いる場合と比較して、電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには駆動回路部６４の占有面積を縮小でき、表示装置の狭額縁化が可能である。
半導体層２３１は、絶縁層２１１を介して導電層２２１と重なる。
半導体層２３１は、アモルファスシリコンを有する。
半導体層２９３は、絶縁層２１１を介して導電層２９１と重なる。半導体層２９３は、絶縁層２１７及び絶縁層２１８を介して導電層２９６と重なる。半導体層２９３は、一対の低抵抗領域の間にチャネル領域を有する。一対の低抵抗領域のうち、一方は導電層２９４ａと電気的に接続され、他方は導電層２９４ｂと電気的に接続される。
半導体層２９３は、金属酸化物を有する。
導電層２２２ｃ及び導電層２２２ｄは、それぞれ、不純物半導体層２３２を介して、半導体層２３１と電気的に接続する。導電層２２２ｃ及び導電層２２２ｄのうち、一方はソースとして機能し、他方はドレインとして機能する。導電層２２２ｃは、信号線として機能することが好ましい。導電層２２２ｄは、導電層２２２ｂを介して画素電極１１１と電気的に接続される。
導電層２２２ｂは、可視光を透過する導電性材料を用いて形成される。これにより、画素電極１１１とトランジスタとの接続部を表示領域６８に設けることができる。したがって、副画素の開口率を高めることができる。また、表示装置の消費電力を低減することができる。
導電層２９４ａ及び導電層２９４ｂのうち、一方はソースとして機能し、他方はドレインとして機能する。
導電層２２１及び導電層２９６は、ゲートとして機能する。導電層２９１はバックゲートとして機能する。
導電層２２１、導電層２９１、導電層２２２ｃ、導電層２２２ｄ、導電層２９４ａ、及び導電層２９４ｂは、抵抗率が小さい導電性材料を用いて形成されることが好ましい。これらの導電層は、それぞれ、金属、合金等、抵抗率の低い導電性材料を用いて形成されることが好ましい。これら導電層は、可視光を遮る導電性材料を用いて形成されてもよい。
絶縁層２１１、絶縁層２１７、及び絶縁層２１８は、ゲート絶縁層として機能する。
絶縁層２１７、絶縁層２１８、及び絶縁層２１５については、先の表示装置１００Ｃにおける説明を援用できる。
＜表示装置の構成例８＞
図２１に、表示装置１２０Ａの断面図を示す。図２２に、表示装置１２０Ｂの断面図を示す。
図２１に示す表示装置１２０Ａは、表示部６２と駆動回路部６４の双方に、ＬＴＰＳを用いたトランジスタを適用した構成である。具体的には、半導体層２９３及び半導体層２３１にＬＴＰＳを用いる。
トランジスタ２０８Ａが有する導電層２２２ｂは、画素電極１１１と電気的に接続される。導電層２２２ｂは、可視光を透過する材料を用いて形成する。これにより、導電層２２２ｂと画素電極１１１との接続部を、表示領域６８に設けることができる。したがって、副画素の開口率を高めることができる。また、表示装置の消費電力を低減することができる。
図２２に示す表示装置１２０Ｂは、表示部６２と駆動回路部６４の双方に、アモルファスシリコンを用いたトランジスタを適用した構成である。具体的には、半導体層２９３及び半導体層２３１にアモルファスシリコンを用いる。
トランジスタ２０８Ｂが有する導電層２２２ｄは、導電層２２２ｂを介して画素電極１１１と電気的に接続される。導電層２２２ｂは、可視光を透過する材料を用いて形成する。これにより、導電層２２２ｂと画素電極との接続部を、表示領域６８に設けることができる。したがって、副画素の開口率を高めることができる。また、表示装置の消費電力を低減することができる。
＜表示装置の構成例９＞
本発明の一態様は、タッチセンサが搭載された表示装置（入出力装置またはタッチパネルともいう）に適用することができる。上述の各表示装置の構成を、タッチパネルに適用することができる。本実施の形態では、図４に示す表示装置１００Ａにタッチセンサを搭載する例を主に説明する。
本発明の一態様のタッチパネルが有する検知素子（センサ素子ともいう）に限定は無い。指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを、検知素子として適用することができる。
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。
本実施の形態では、静電容量方式の検知素子を有するタッチパネルを例に挙げて説明する。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。
本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わせる構成、表示素子を支持する基板及び対向基板の一方または双方に検知素子を構成する電極等を設ける構成等、様々な構成を適用することができる。
図２３及び図２４に、タッチパネルの一例を示す。図２３（Ａ）は、タッチパネル３５０Ａの斜視図である。図２３（Ｂ）は、図２３（Ａ）を展開した斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。図２３（Ｂ）では、基板６１及び基板１６２を破線で輪郭のみ明示している。図２４は、タッチパネル３５０Ａの断面図である。
タッチパネル３５０Ａは、別々に作製された表示装置と検知素子とを貼り合わせた構成である。
タッチパネル３５０Ａは、入力装置３７５と、表示装置３７０とを有し、これらが重ねて設けられている。
入力装置３７５は、基板１６２、電極１２７、電極１２８、複数の配線１３７、及び複数の配線１３８を有する。ＦＰＣ７２ｂは、複数の配線１３７及び複数の配線１３８の各々と電気的に接続する。ＦＰＣ７２ｂにはＩＣ７３ｂが設けられている。
表示装置３７０は、対向して設けられた基板５１と基板６１とを有する。表示装置３７０は、表示部６２及び駆動回路部６４を有する。基板５１上には、配線６５等が設けられている。ＦＰＣ７２ａは、配線６５と電気的に接続される。ＦＰＣ７２ａにはＩＣ７３ａが設けられている。
表示部６２及び駆動回路部６４には、配線６５から、信号及び電力が供給される。当該信号及び電力は、外部またはＩＣ７３ａから、ＦＰＣ７２ａを介して配線６５に入力される。
図２４は、表示部６２、駆動回路部６４、ＦＰＣ７２ａを含む領域、及びＦＰＣ７２ｂを含む領域等の断面図である。
基板５１と基板６１とは、接着層１４１によって貼り合わされている。基板６１と基板１６２とは、接着層１６９によって貼り合わされている。ここで、基板５１から基板６１までの各層が、表示装置３７０に相当する。また、基板１６２から電極１２４までの各層が入力装置３７５に相当する。つまり、接着層１６９は、表示装置３７０と入力装置３７５を貼り合わせているといえる。
図２４に示す表示装置３７０の構成は、図４に示す表示装置１００Ａと同様の構成であるため、詳細な説明は省略する。
基板５１には、接着層１６７によって、偏光板１６５が貼り合わされている。偏光板１６５には、接着層１６３によって、バックライト１６１が貼り合わされている。
バックライト１６１としては、直下型のバックライト、またはエッジライト型のバックライト等が挙げられる。ＬＥＤを備える直下型のバックライトを用いると、複雑なローカルディミングが可能となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
基板１６２には、接着層１６８によって、偏光板１６６が貼り合わされている。偏光板１６６には、接着層１６４によって、保護基板１６０が貼り合わされている。電子機器にタッチパネル３５０Ａを組み込む際、保護基板１６０を、指またはスタイラスなどの被検知体が直接触れる基板として用いてもよい。保護基板１６０には、基板５１及び基板６１等に用いることができる基板を適用することができる。保護基板１６０には、基板５１及び基板６１等に用いることができる基板の表面に保護層を形成した構成、または強化ガラス等を用いることが好ましい。当該保護層は、セラミックコートにより形成することができる。または、当該保護層は、酸化シリコン、酸化アルミニウム、酸化イットリウム、イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いて形成することができる。
入力装置３７５と表示装置３７０の間に偏光板１６６を配置してもよい。その場合、図２４に示す保護基板１６０、接着層１６４、及び接着層１６８を設けなくてよい。つまり、タッチパネル３５０Ａの最表面に基板１６２が位置する構成とすることができる。基板１６２には、上記の保護基板１６０に用いることができる材料を適用することが好ましい。
基板１６２の基板６１側には、電極１２７及び電極１２８が設けられている。電極１２７及び電極１２８は同一平面上に形成されている。絶縁層１２５は、電極１２７及び電極１２８を覆うように設けられている。電極１２４は、絶縁層１２５に設けられた開口を介して、電極１２７を挟むように設けられる２つの電極１２８と電気的に接続している。
入力装置３７５が有する導電層のうち、表示領域６８と重なる導電層（電極１２７、１２８等）には、可視光を透過する材料を用いる。
電極１２７、１２８と同一の導電層を加工して得られた配線１３７が、電極１２４と同一の導電層を加工して得られた導電層１２６と接続している。導電層１２６は、接続体２４２ｂを介してＦＰＣ７２ｂと電気的に接続される。
＜表示装置の構成例１０＞
図２５に、タッチパネルの一例を示す。図２５（Ａ）は、タッチパネル３５０Ｂの斜視図である。図２５（Ｂ）は、図２５（Ａ）を展開した斜視概略図である。なお、明瞭化のため、代表的な構成要素のみを示している。図２５（Ｂ）では、基板６１を破線で輪郭のみ明示している。
タッチパネル３５０Ｂは、画像を表示する機能と、タッチセンサとしての機能と、を有する、インセル型のタッチパネルである。
タッチパネル３５０Ｂは、対向基板のみに、検知素子を構成する電極等を設けた構成である。このような構成は、別々に作製された表示装置と検知素子とを貼り合わせる構成に比べて、タッチパネルを薄型化もしくは軽量化することができる、または、タッチパネルの部品点数を少なくすることができる。
図２５（Ａ）、（Ｂ）において、入力装置３７６は、基板６１に設けられている。また、入力装置３７６の配線１３７及び配線１３８等は、表示装置３７９に設けられたＦＰＣ７２と電気的に接続する。具体的には、接続部６３において、配線１３７（または配線１３８）の１つと、基板５１側に設けられた導電層とが、接続体（導電性の粒子など）を介して電気的に接続している。
このような構成とすることで、タッチパネル３５０Ｂに接続するＦＰＣを１つの基板側（ここでは基板５１側）にのみ配置することができる。また、タッチパネル３５０Ｂに２以上のＦＰＣを取り付ける構成としてもよいが、図２５（Ａ）、（Ｂ）に示すように、タッチパネル３５０Ｂには１つのＦＰＣ７２を設け、ＦＰＣ７２から、表示装置３７９と入力装置３７６の両方に信号を供給する構成とすると、構成をより簡略化できるため好ましい。
タッチパネル３５０Ｂは、一つのＦＰＣにより、画素を駆動する信号と検知素子を駆動する信号が供給される。そのため、電子機器に組み込みやすく、また、部品点数を削減することが可能となる。
ＩＣ７３は入力装置３７６を駆動する機能を有していてもよい。入力装置３７６を駆動するＩＣをさらにＦＰＣ７２上に設けてもよい。または、入力装置３７６を駆動するＩＣを基板５１上に実装してもよい。
＜表示装置の構成例１１＞
図２６（Ａ）、（Ｂ）に、本実施の形態の表示装置が有する画素の一例である断面図をそれぞれ示す。図２６（Ａ）、（Ｂ）の断面図は、図２（Ｂ）の断面図の変形例ということもできる。
図２６（Ａ）、（Ｂ）は、透過型の液晶表示装置の一例である。図２６（Ａ）、（Ｂ）に示すように、バックライトユニット１３からの光は、破線の矢印に示す方向に射出される。
図２６（Ａ）、（Ｂ）において、バックライトユニット１３の光は、トランジスタ９１４と液晶素子９３０ＬＣとのコンタクト部、トランジスタ９１４、及び配線コンタクト部９１６等を介して外部に取り出される。
図２６（Ａ）では、トランジスタ９１４のゲート電極、半導体層、ソース電極、及びドレイン電極が可視光に対する透過性を有する例を示す。ソース電極またはドレイン電極の一方は、液晶素子９３０ＬＣと電気的に接続されており、他方は配線９０４と電気的に接続されている。
図２６（Ａ）では、配線コンタクト部９１６において、それぞれ可視光に対する透過性を有する２つの導電層が接続されている。具体的には、ソース電極及びドレイン電極と同一の工程、同一の材料で形成された第１の導電層と、ゲート電極と同一の工程、同一の材料で形成された第２の導電層と、が接続されている。また、第２の導電層は、配線９０２と接続されている。これにより、第１の導電層、第２の導電層、及び配線９０２を電気的に接続させることができる。配線９０２及び配線９０４は、抵抗率の低い導電性材料を用いて形成されることが好ましい。配線９０２及び配線９０４は遮光性を有していてもよい。
図２６（Ｂ）では、トランジスタ９１４の半導体層と、ソース電極またはドレイン電極の一方と、が可視光に対する透過性を有する例を示す。ソース電極またはドレイン電極の一方は、液晶素子９３０ＬＣと電気的に接続されている。
図２６（Ｂ）において、配線９０４は、トランジスタ９１４のソース電極またはドレイン電極の他方として機能する。また、配線９０２は、トランジスタ９１４のゲートとして機能する。これら配線は抵抗率の低い導電性材料を用いて形成されることが好ましい。配線９０２及び配線９０４は遮光性を有していてもよい。図２６（Ｂ）に示すトランジスタ９１４はバックゲートを有する。バックゲートの透光性は特に限定されない。
図２６（Ｂ）では、配線コンタクト部９１６において、それぞれ可視光に対する透過性を有する２つの導電層が接続されている。具体的には、ソース電極またはドレイン電極の一方と同一の工程、同一の材料で形成された第１の導電層と、第２の導電層と、が接続されている。また、第２の導電層は、配線９０２と接続されている。これにより、第１の導電層、第２の導電層、及び配線９０２を電気的に接続させることができる。
トランジスタ９１４、配線コンタクト部９１６等が有する透光性の領域の面積が広いほど、バックライトユニット１３の光を効率良く使用することができる。
以上のように、本実施の形態の表示装置は、表示部のトランジスタが可視光を透過する領域を有する。そのため、画素の開口率を高め、光取り出し効率を高めることができる。したがって、表示装置の消費電力を低減させることができる。
また、本実施の形態の表示装置は、表示部と駆動回路部とでトランジスタの構造が異なる。そして、当該表示装置の作製方法において、駆動回路部のトランジスタの作製工程の一部が、表示部のトランジスタの作製工程の一部を兼ねる。これにより、表示装置の作製工程の増加を抑えつつ、表示部と駆動回路部それぞれに適した構造のトランジスタを採用できる。したがって、作製コストを抑えつつ、表示装置の性能を高めることができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。また、本明細書において、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様の表示装置で行うことができる動作モードについて図２７を用いて説明する。
なお、以下では、通常のフレーム周波数（代表的には６０Ｈｚ以上２４０Ｈｚ以下）で動作する通常動作モード（Ｎｏｒｍａｌ ｍｏｄｅ）と、低速のフレーム周波数で動作するアイドリング・ストップ（ＩＤＳ）駆動モードと、を例示して説明する。
なお、ＩＤＳ駆動モードとは、画像データの書き込み処理を実行した後、画像データの書き換えを停止する駆動方法のことをいう。一旦画像データの書き込みをして、その後、次の画像データの書き込みまでの間隔を延ばすことで、その間の画像データの書き込みに要する分の消費電力を削減することができる。ＩＤＳ駆動モードは、例えば、通常動作モードの１／１００乃至１／１０程度のフレーム周波数とすることができる。静止画は、連続するフレーム間でビデオ信号が同じである。よって、ＩＤＳ駆動モードは、静止画を表示する場合に特に有効である。ＩＤＳ駆動を用いて画像を表示させることで、消費電力が低減されるとともに、画面のちらつき（フリッカー）が抑制され、眼精疲労も低減できる。
図２７（Ａ）～図２７（Ｃ）は、画素回路、及び、通常駆動モードとＩＤＳ駆動モードを説明するタイミングチャートである。なお、図２７（Ａ）では、第１の表示素子５０１（ここでは反射型の液晶素子）と、第１の表示素子５０１に電気的に接続される画素回路５０６と、を示している。また、図２７（Ａ）に示す画素回路５０６では、信号線ＳＬと、ゲート線ＧＬと、信号線ＳＬ及びゲート線ＧＬに接続されたトランジスタＭ１と、トランジスタＭ１に接続される容量素子ＣｓＬＣとを示している。
トランジスタＭ１は、データＤ１のリークパスと成り得る。よって、トランジスタＭ１のオフ電流は小さいほど好ましい。トランジスタＭ１としては、チャネルが形成される半導体層に金属酸化物を有するトランジスタを用いることが好ましい。金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）または酸化物半導体（ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、トランジスタの代表例として、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）を用いて説明する。ＯＳトランジスタは、多結晶シリコンなどを用いたトランジスタよりも非導通状態時のリーク電流（オフ電流）が極めて低い特徴を有する。トランジスタＭ１にＯＳトランジスタを用いることでノードＮＤ１に供給された電荷を長期間保持することができる。
なお、図２７（Ａ）に示す回路図において、液晶素子ＬＣはデータＤ１のリークパスとなる。したがって、適切にＩＤＳ駆動を行うには、液晶素子ＬＣの抵抗率を１．０×１０１４Ω・ｃｍ以上とすることが好ましい。
なお、上記ＯＳトランジスタのチャネル領域には、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｚｎ酸化物などを好適に用いることができる。また、上記Ｉｎ－Ｇａ－Ｚｎ酸化物としては、代表的には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］近傍の組成を用いることができる。
図２７（Ｂ）は、通常駆動モードでの信号線ＳＬ及びゲート線ＧＬにそれぞれ与える信号の波形を示すタイミングチャートである。通常駆動モードでは通常のフレーム周波数（例えば６０Ｈｚ）で動作する。図２７（Ｂ）に、期間Ｔ１からＴ３までを表す。各フレーム期間でゲート線ＧＬに走査信号を与え、信号線ＳＬからデータＤ１をノードＮＤ１に書き込む動作を行う。この動作は、期間Ｔ１からＴ３までで同じデータＤ１を書き込む場合、または異なるデータを書き込む場合でも同じである。
一方、図２７（Ｃ）は、ＩＤＳ駆動モードでの信号線ＳＬ及びゲート線ＧＬに、それぞれ与える信号の波形を示すタイミングチャートである。ＩＤＳ駆動では低速のフレーム周波数（例えば１Ｈｚ）で動作する。１フレーム期間を期間Ｔ１で表し、その中でデータの書き込み期間を期間ＴＷ、データの保持期間を期間ＴＲＥＴで表す。ＩＤＳ駆動モードは、期間ＴＷでゲート線ＧＬに走査信号を与え、信号線ＳＬのデータＤ１を書き込み、期間ＴＲＥＴでゲート線ＧＬをローレベルの電圧に固定し、トランジスタＭ１を非導通状態として一旦書き込んだデータＤ１を保持させる動作を行う。なお、低速のフレーム周波数としては、例えば、０．１Ｈｚ以上６０Ｈｚ未満とすればよい。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、タッチセンサの駆動方法の例について、図面を参照して説明する。
＜センサの検知方法の例＞
図２８（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図２８（Ａ）では、パルス電圧出力回路５５１、電流検出回路５５２を示している。なお図２８（Ａ）では、パルス電圧が与えられる電極５２１、電流の変化を検知する電極５２２をそれぞれ、Ｘ１乃至Ｘ６、Ｙ１乃至Ｙ６のそれぞれ６本の配線として示している。また図２８（Ａ）は、電極５２１及び電極５２２が重畳することで形成される容量５５３を図示している。なお、電極５２１と電極５２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路５５１は、Ｘ１乃至Ｘ６の配線に順にパルス電圧を印加するための回路である。Ｘ１乃至Ｘ６の配線にパルス電圧が印加されることで、容量５５３を形成する電極５２１と電極５２２の間に電界が生じる。この電極間に生じる電界が遮蔽等により容量５５３の相互容量に変化を生じさせることを利用して、被検知体の近接または接触を検出することができる。
電流検出回路５５２は、容量５５３での相互容量の変化による、Ｙ１乃至Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１乃至Ｙ６の配線では、被検知体の近接または接触がないと検出される電流値に変化はないが、検出する被検知体の近接または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
なお、パルス電圧出力回路５５１及び電流検出回路５５２の一方または両方を、図４等に示す基板５１上または基板６１上に形成してもよい。例えば、表示部６２や駆動回路部６４などと同時に形成すると、工程を簡略化できることに加え、タッチセンサの駆動に用いる部品数を削減することができるため好ましい。また、パルス電圧出力回路５５１及び電流検出回路５５２の一方または両方を、ＩＣ７３に実装してもよい。
特に、基板５１に形成されるトランジスタとして、チャネルが形成される半導体層に多結晶シリコンや単結晶シリコンなどの結晶性シリコンを用いると、パルス電圧出力回路５５１や電流検出回路５５２等の回路の駆動能力が向上し、タッチセンサの感度を向上させることができる。
図２８（Ｂ）には、図２８（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図２８（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図２８（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１乃至Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。
Ｘ１－Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１乃至Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１乃至Ｘ６の配線の電圧の変化に応じてＹ１乃至Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
＜表示装置の駆動方法例＞
図２９（Ａ）は、表示装置の構成例を示すブロック図である。図２９（Ａ）ではゲート駆動回路ＧＤ（走査線駆動回路）、ソース駆動回路ＳＤ（信号線駆動回路）、複数の画素ｐｉｘを有する表示部を示している。なお図２９（Ａ）では、ゲート駆動回路ＧＤに電気的に接続されるゲート線ｘ＿１乃至ｘ＿ｍ（ｍは自然数）、ソース駆動回路ＳＤに電気的に接続されるソース線ｙ＿１乃至ｙ＿ｎ（ｎは自然数）に対応して、画素ｐｉｘではそれぞれに（１，１）乃至（ｎ，ｍ）の符号を付している。
図２９（Ｂ）は、図２９（Ａ）で示す表示装置におけるゲート線及びソース線に与える信号のタイミングチャート図である。図２９（Ｂ）では、１フレーム期間ごとにデータ信号を書き換える場合と、データ信号を書き換えない場合と、に分けて示している。なお図２９（Ｂ）では、帰線期間等の期間を考慮していない。
１フレーム期間ごとにデータ信号を書き換える場合、ｘ＿１乃至ｘ＿ｍのゲート線には、順に走査信号が与えられる。走査信号がＨレベルの期間である水平走査期間１Ｈでは、各列のソース線ｙ＿１乃至ｙ＿ｎにデータ信号Ｄが与えられる。
１フレーム期間ごとにデータ信号を書き換えない場合、ゲート線ｘ＿１乃至ｘ＿ｍに与える走査信号を停止する。また水平走査期間１Ｈでは、各列のソース線ｙ＿１乃至ｙ＿ｎに与えるデータ信号を停止する。
１フレーム期間ごとにデータ信号を書き換えない駆動方法は、特に、画素ｐｉｘが有するトランジスタとしてチャネルが形成される半導体層に酸化物半導体を適用する場合に有効である。酸化物半導体が適用されたトランジスタはシリコン等の半導体が適用されたトランジスタに比べて極めてオフ電流を小さくすることが可能である。そのため、１フレーム期間ごとにデータ信号の書き換えを行わずに前の期間に書き込んだデータ信号を保持させることができ、例えば１秒以上、好ましくは５秒以上に亘って画素の階調を保持することもできる。
また、画素ｐｉｘが有するトランジスタとしてチャネルが形成される半導体層に多結晶シリコンなどを適用する場合には、画素が有する保持容量の大きさをあらかじめ大きくしておくことが好ましい。保持容量が大きいほど、画素の階調を長時間に亘って保持することができる。保持容量の大きさは、保持容量に電気的に接続するトランジスタや表示素子のリーク電流に応じて設定すればよいが、例えば、１画素あたりの保持容量を５ｆＦ以上５ｐＦ以下、好ましくは１０ｆＦ以上５ｐＦ以下、より好ましくは２０ｆＦ以上１ｐＦ以下とすると、１フレーム期間ごとにデータ信号の書き換えを行わずに前の期間に書き込んだデータ信号を保持させることができ、例えば数フレームまたは数１０フレームの期間に亘って画素の階調を保持することが可能となる。
＜表示部とタッチセンサの駆動方法の例＞
図３０（Ａ）乃至（Ｄ）は、一例として図２８（Ａ）、（Ｂ）で説明したタッチセンサと、図２９（Ａ）、（Ｂ）で説明した表示部を１ｓｅｃ．（１秒間）駆動する場合に、連続するフレーム期間の動作について説明する図である。なお図３０（Ａ）では、表示部の１フレーム期間を１６．７ｍｓ（フレーム周波数：６０Ｈｚ）、タッチセンサの１フレーム期間を１６．７ｍｓ（フレーム周波数：６０Ｈｚ）とした場合について示している。図３０及び図３１の１Ｆ、２Ｆ・・・は、表示部またはタッチセンサのフレームを示す。
本発明の一態様の表示装置は、表示部の動作とタッチセンサの動作は互いに独立しており、表示期間と平行してタッチ検知期間を設けることができる。そのため図３０（Ａ）に示すように、表示部及びタッチセンサの１フレーム期間を共に１６．７ｍｓ（フレーム周波数：６０Ｈｚ）と設定することができる。また、タッチセンサと表示部のフレーム周波数を異ならせてもよい。例えば図３０（Ｂ）に示すように、表示部の１フレーム期間を８．３ｍｓ（フレーム周波数：１２０Ｈｚ）と設定し、タッチセンサの１フレーム期間を１６．７ｍｓ（フレーム周波数：６０Ｈｚ）とすることもできる。また、図示しないが、表示部のフレーム周波数を３３．３ｍｓ（フレーム周波数：３０Ｈｚ）としてもよい。
また表示部のフレーム周波数を切り替え可能な構成とし、動画像の表示の際にはフレーム周波数を大きく（例えば６０Ｈｚ以上または１２０Ｈｚ以上）し、静止画像の表示の際にはフレーム周波数を小さく（例えば６０Ｈｚ以下、３０Ｈｚ以下、または１Ｈｚ以下）することで、表示装置の消費電力を低減することができる。またタッチセンサのフレーム周波数を切り替え可能な構成とし、待機時と、タッチを感知した時とでフレーム周波数を異ならせてもよい。
また本発明の一態様の表示装置は、表示部におけるデータ信号の書き換えを行わずに、前の期間に書き換えたデータ信号を保持することで、表示部の１フレーム期間を１６．７ｍｓよりも長い期間とすることができる。そのため、図３０（Ｃ）に示すように、表示部の１フレーム期間を１ｓｅｃ．（フレーム周波数：１Ｈｚ）と設定し、タッチセンサの１フレーム期間を１６．７ｍｓ（フレーム周波数：６０Ｈｚ）とすることもできる。
なお、表示部におけるデータ信号の書き換えを行わずに、前の期間に書き換えたデータ信号を保持する構成については、先に説明のＩＤＳ駆動モードを参照することができる。なお、ＩＤＳ駆動モードについては、表示部におけるデータ信号の書き換えを特定の領域だけ行う、部分ＩＤＳ駆動モードとしてもよい。部分ＩＤＳ駆動モードとは、表示部におけるデータ信号の書き換えを特定の領域だけ行い、それ以外の領域においては、前の期間に書き換えたデータ信号を保持する構成である。
また、本実施の形態に開示するタッチセンサの駆動方法によれば、図３０（Ｃ）に示す駆動を行う場合、継続してタッチセンサの駆動を行うことができる。そのため、図３０（Ｄ）に示すようにタッチセンサにおける被検知体の近接または接触を検知したタイミングで、表示部のデータ信号を書き換えることもできる。
ここで、タッチセンサのセンシング期間に表示部のデータ信号の書き換え動作を行うと、データ信号の書き換え時に生じるノイズがタッチセンサに伝わることで、タッチセンサの感度を低下させてしまう恐れがある。したがって、表示部のデータ信号の書き換え期間と、タッチセンサのセンシング期間とをずらすように駆動することが好ましい。
図３１（Ａ）では、表示部のデータ信号の書き換えと、タッチセンサのセンシングとを交互に行う例を示している。また、図３１（Ｂ）では、表示部のデータ信号の書き換え動作を２回行うごとに、タッチセンサのセンシングを１回行う例を示している。なお、これに限られず３回以上の書き換え動作を行うごとにタッチセンサのセンシングを１回行う構成としてもよい。
また、画素ｐｉｘに適用されるトランジスタのチャネルが形成される半導体層に、酸化物半導体を用いる場合、オフ電流を極めて低減することが可能なため、データ信号の書き換えの頻度を十分に低減することができる。具体的には、データ信号の書き換えを行った後、次にデータ信号を書き換えるまでの間に、十分に長い休止期間を設けることが可能となる。休止期間は、例えば０．５秒以上、１秒以上、または５秒以上とすることができる。休止期間の上限は、トランジスタに接続される容量や表示素子等のリーク電流によって制限されるが、例えば１分以下、１０分以下、１時間以下、または１日以下などとすることができる。
また、画素ｐｉｘに適用されるトランジスタのチャネルが形成される半導体層に、ＬＴＰＳまたはアモルファスシリコンを用いる場合、画素のデータ信号を保持するノードにＳＲＡＭを設け当該データ信号を保持する構成としてもよい。当該構成とすることでデータ信号の書き換えの頻度を十分に低減することができる。なお、データ信号の書き換えの頻度としては、上述の半導体層に酸化物半導体を用いる場合と同等とすることができる。
図３１（Ｃ）では、５秒間に１度の頻度で表示部のデータ信号の書き換えを行う例を示している。図３１（Ｃ）では、表示部はデータ信号を書き換えたのち、次のデータ信号の書き換え動作までの期間は、書き換え動作を停止する休止期間が設けられている。休止期間では、タッチセンサがフレーム周波数ｉＨｚ（ｉは表示装置のフレーム周波数以上、ここでは０．２Ｈｚ以上）で駆動することができる。また図３１（Ｃ）に示すように、タッチセンサのセンシングを休止期間に５ｉ回行い、表示部のデータ信号の書き換え期間には行わないようにすると、タッチセンサの感度を向上させることができ好ましい。また、図３１（Ｄ）に示すように、表示部のデータ信号の書き換えとタッチセンサのセンシングを同時に行うと、駆動のための信号を簡略化することができる。
また、表示部のデータ信号の書き換え動作を行わない休止期間では、表示部へのデータ信号の供給を停止するだけでなく、ゲート駆動回路ＧＤ及びソース駆動回路ＳＤの一方または双方の動作を停止してもよい。さらに、ゲート駆動回路ＧＤ及びソース駆動回路ＳＤの一方または双方への電力供給を停止してもよい。このようにすることで、ノイズをより低減し、タッチセンサの感度をさらに良好なものとすることができる。また、表示装置の消費電力をさらに低減することができる。
本発明の一態様の表示装置は、２つの基板で表示部とタッチセンサが挟持された構成を有する。よって、表示部とタッチセンサの距離を極めて近づけることができる。このとき、表示部の駆動時のノイズがタッチセンサに伝搬しやすくなり、タッチセンサの感度が低下してしまう恐れがある。本実施の形態で例示した駆動方法を適用することで、薄型化と高い検出感度を両立した、タッチセンサを有する表示装置を実現できる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様で開示されるトランジスタの半導体層に用いることができる金属酸化物について説明する。なお、トランジスタの半導体層に金属酸化物を用いる場合、当該金属酸化物を酸化物半導体と読み替えてもよい。
酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
また、本発明の一態様で開示されるトランジスタの半導体層には、ＣＡＣ－ＯＳ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いてもよい。
なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物半導体またはＣＡＣ－ＯＳを好適に用いることができる。また、非単結晶酸化物半導体としては、ｎｃ－ＯＳまたはＣＡＡＣ－ＯＳを好適に用いることができる。
なお、本発明の一態様では、トランジスタの半導体層として、ＣＡＣ－ＯＳを用いると好ましい。ＣＡＣ－ＯＳを用いることで、トランジスタに高い電気特性または高い信頼性を付与することができる。
以下では、ＣＡＣ－ＯＳの詳細について説明する。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
ＣＡＣ－ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下またはその近傍のサイズで混合した状態をモザイク状またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種または複数種が含まれていてもよい。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣ－ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ－ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、及び高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の電子機器について説明する。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図３２（Ａ）～（Ｃ）に、携帯情報端末を示す。本実施の形態の携帯情報端末は、例えば、電話機、手帳、または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンまたはスマートウォッチとして用いることができる。本実施の形態の携帯情報端末は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。
図３２（Ａ）～（Ｃ）に示す携帯情報端末は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図３２（Ａ）～（Ｃ）に示す携帯情報端末が有する機能はこれらに限定されず、その他の機能を有していてもよい。
図３２（Ａ）～（Ｃ）に示す携帯情報端末は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、図３２（Ａ）～（Ｃ）に示す携帯情報端末は、通信規格された近距離無線通信を実行することが可能である。例えば、図３２（Ｃ）に示す腕時計型の携帯情報端末８２０は、無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。
図３２（Ａ）に示す携帯情報端末８００は、筐体８１１、表示部８１２、操作ボタン８１３、外部接続ポート８１４、スピーカ８１５、マイク８１６等を有する。携帯情報端末８００の表示部８１２は平面を有する。
図３２（Ｂ）に示す携帯情報端末８１０は、筐体８１１、表示部８１２、操作ボタン８１３、外部接続ポート８１４、スピーカ８１５、マイク８１６、カメラ８１７等を有する。携帯情報端末８１０の表示部８１２は曲面を有する。
図３３（Ｃ）に、腕時計型の携帯情報端末８２０を示す。携帯情報端末８２０は、筐体８１１、表示部８１２、スピーカ８１５、操作キー８１８（電源スイッチまたは操作スイッチを含む）等を有する。携帯情報端末８２０の表示部８１２の外形は円形状である。携帯情報端末の表示部８１２は、平面を有する。
本発明の一態様の表示装置を、表示部８１２に用いることができる。これにより、開口率が高い表示部を有する携帯情報端末を作製することができる。
本実施の形態の携帯情報端末は、表示部８１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部８１２に触れることで行うことができる。
また、操作ボタン８１３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部８１２に表示される画像の種類の切り替えを行うことができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
また、携帯情報端末の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末の向き（縦か横か）を判断して、表示部８１２の画面表示の向きを自動的に切り替えることができる。また、画面表示の向きの切り替えは、表示部８１２に触れること、操作ボタン８１３の操作、またはマイク８１６を用いた音声入力等により行うこともできる。
図３３（Ａ）に示すテレビジョン装置７１００は、筐体７１０１に表示部７１０２が組み込まれている。表示部７１０２では、映像を表示することが可能である。本発明の一態様の表示装置を表示部７１０２に用いることができる。これにより、開口率が高い表示部を有するテレビジョン装置を作製することができる。また、ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
テレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。リモコン操作機７１１１が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部７１０２に表示される映像を操作することができる。また、リモコン操作機７１１１に、当該リモコン操作機７１１１から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置７１００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図３３（Ｂ）に示すコンピュータ７２００は、本体７２０１、筐体７２０２、表示部７２０３、キーボード７２０４、外部接続ポート７２０５、ポインティングデバイス７２０６等を含む。なお、コンピュータは、本発明の一態様の表示装置をその表示部７２０３に用いることにより作製される。これにより、開口率が高い表示部を有するコンピュータを作製することができる。
図３３（Ｃ）に示すカメラ７３００は、筐体７３０１、表示部７３０２、操作ボタン７３０３、シャッターボタン７３０４等を有する。またカメラ７３００には、着脱可能なレンズ７３０６が取り付けられている。
本発明の一態様の表示装置を、表示部７３０２に用いることができる。これにより、開口率が高い表示部を有するカメラを作製することができる。
ここではカメラ７３００を、レンズ７３０６を筐体７３０１から取り外して交換することが可能な構成としたが、レンズ７３０６と筐体７３０１とが一体となっていてもよい。
カメラ７３００は、シャッターボタン７３０４を押すことにより、静止画または動画を撮像することができる。また、表示部７３０２はタッチパネルとしての機能を有し、表示部７３０２をタッチすることにより撮像することも可能である。
なお、カメラ７３００は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体７３０１に組み込まれていてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
本実施例では、本発明の一態様の表示装置に用いることができるトランジスタを作製し、信頼性試験を行った結果について説明する。
本実施例では、半導体層に金属酸化物（酸化物半導体）を用いたトランジスタを２種類作製した。
試料１として、ボトムゲートトップコンタクト（Ｂｏｔｔｏｍ Ｇａｔｅ Ｔｏｐ Ｃｏｎｔａｃｔ、ＢＧＴＣ）構造のトランジスタを作製した。当該トランジスタのチャネル長は３．２５μｍとし、チャネル幅は２μｍとした。当該トランジスタには、バックゲートを設けた。一対のゲート電極には、いずれも可視光を透過する金属酸化物膜を用いた。また、ソース電極及びドレイン電極についても、可視光を透過する金属酸化物膜を用いた。
試料２として、セルフアライン型のトップゲート（Ｔｏｐ Ｇａｔｅ Ｓｅｌｆ－Ａｌｉｇｎｍｅｎｔ、ＴＧＳＡ）構造のトランジスタを作製した。当該トランジスタのチャネル長は３μｍとし、チャネル幅は３μｍとした。当該トランジスタには、バックゲート電極を設けた。ゲート電極（上側のゲート電極）には、可視光を透過する金属酸化物膜を用いた。また、バックゲート電極、ソース電極、及びドレイン電極については、金属膜を用いた。
試料１及び試料２に対して、光を照射しながらＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験を行った。ＧＢＴストレス試験は信頼性試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、評価することができる。光は試料の上側から照射した。つまり、試験中、試料１及び試料２では、可視光を透過する金属酸化物膜である上側のゲート電極を介して、半導体層のチャネル領域に光が照射される。
ＧＢＴストレス試験では、トランジスタが形成されている基板を一定の温度に維持し、トランジスタのソース電位とドレイン電位を同電位とし、第１のゲート電位にはソース電位及びドレイン電位とは異なる電位を一定時間与える。
本実施例では、ＧＢＴストレス試験として、試料温度６０℃、光照射環境（白色ＬＥＤにて約１００００ｌｘの光を照射）の環境において、第１のゲート電位Ｖｇ＝－３０Ｖ、ドレイン電位Ｖｄ＝０Ｖ、ソース電位Ｖｓ＝０Ｖ、及び第２のゲート（バックゲート）電位Ｖｂｇ＝－３０Ｖを１時間印加した。
なお、トランジスタの電気特性の変動量の指標として、トランジスタのしきい値電圧（以下、Ｖｔｈともいう）の経時変化（以下、ΔＶｔｈともいう）を用いた。なお、Ｖｔｈとは、Ｉｄ－Ｖｇ特性において、Ｉｄ＝１．０×１０－１２［Ａ］の時のＶｇの値と定義する。ここで、ΔＶｔｈは、例えば、ストレス開始時のＶｔｈが＋０．５０Ｖであり、ストレス１００ｓｅｃ経過時のＶｔｈが、－０．５５Ｖであったとすると、ストレス１００ｓｅｃ経過時のΔＶｔｈは、－１．０５Ｖとなる。
ＧＢＴストレス試験において、試料１及び試料２の試験結果を、図３４に示す。なお、図３４において、左軸は、トランジスタのしきい値電圧の変化量（ΔＶｔｈ）を示す。
図３４に示すように、試料１のしきい値電圧の変化量（ΔＶｔｈ）は、－１．０Ｖであり、試料２のΔＶｔｈは、－１．１Ｖであった。このように、試料１及び試料２は、高い信頼性を有することが分かった。
本実施例で作製したトランジスタは、光が照射されても、信頼性が高く、電気特性の変動量が小さい。よって、画素の表示領域に当該トランジスタを設けることが可能であり、画素の開口率を高めることができる。
本実施例では、本発明の一態様の表示装置に用いることができるトランジスタを作製し、特性を評価した。
具体的には、本実施例では、図４等に示すトランジスタ２０１Ａに相当するトランジスタを３つ作製し、Ｉｄ－Ｖｇ特性の測定、ＧＢＴストレス試験、及び定電流ストレス試験を行った。なお、本実施例で作製したトランジスタのチャネル長Ｌは２μｍ、チャネル幅Ｗは３μｍとした。
［トランジスタの作製］
まず、ガラス基板上に、バックゲートとして機能する導電層２９１を形成した。導電層２９１は、スパッタリング装置を用いて厚さ約１００ｎｍのタングステン膜を成膜した後、当該タングステン膜を加工することにより形成した。
次に、基板及び導電層２９１上に、ゲート絶縁層として機能する絶縁層２１１を形成した。絶縁層２１１は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、厚さ約５０ｎｍの窒化シリコン膜、厚さ約３００ｎｍの窒化シリコン膜、厚さ約５０ｎｍの窒化シリコン膜、厚さ約５０ｎｍの酸化窒化シリコン膜を順に成膜することで形成した。
次に、絶縁層２１１上に半導体層２９３を形成した。半導体層２９３は、スパッタリング装置を用いて２層の金属酸化物層（第１の金属酸化物層、第２の金属酸化物層）を順に成膜した後、２層の金属酸化物層を島状に加工することで形成した。
第１の金属酸化物層には、厚さ約４０ｎｍのＩｎ－Ｇａ－Ｚｎ膜を用い、第２の金属酸化物層には、厚さ約５ｎｍのＩｎ－Ｇａ－Ｚｎ膜を用いた。第１の金属酸化物層は、ＣＡＣ－ＩＧＺＯを有し、第２の金属酸化物層は、ＣＡＡＣ－ＩＧＺＯを有する。
第１の金属酸化物層は、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形成した。なお、成膜ガス全体に占める酸素の割合から、「酸素流量比」と記載する場合がある。第１の金属酸化物層の成膜時における酸素流量比は１０％である。
第２の金属酸化物層は、上記第１の金属酸化物層の成膜条件においてスパッタリングガスの流量を変えて成膜した。具体的には、チャンバーへのアルゴンガスの導入を停止し、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入することで形成した。なお、第２の金属酸化物層の成膜時における酸素流量比は１００％である。
次に、絶縁層２１１及び半導体層２９３上に、ＰＥＣＶＤ装置を用いて、絶縁層２９５となる厚さ約１５０ｎｍの酸化窒化シリコン膜を形成した。その後、窒素雰囲気下、温度３５０度、１時間の条件で加熱処理を行った。
次に、酸素供給処理として、ＰＥＣＶＤ装置を用いて、酸素プラズマ処理を行った。
次に、酸化窒化シリコン膜上に、スパッタリング装置を用いて、導電層２９６となる２層の金属酸化物層（第３の金属酸化物層、第４の金属酸化物層）を順に形成した。
第３の金属酸化物層には、厚さ約１０ｎｍのＩｎ－Ｇａ－Ｚｎ膜を用い、第４の金属酸化物層には、厚さ約９０ｎｍのＩｎ－Ｇａ－Ｚｎ膜を用いた。
第３の金属酸化物層は、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形成した。第３の金属酸化物層の成膜時における酸素流量比は１００％である。
第４の金属酸化物層は、上記第３の金属酸化物層の成膜条件においてスパッタリングガスの流量を変えて成膜した。具体的には、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入することで形成した。なお、第４の金属酸化物層の成膜時における酸素流量比は１０％である。
次に、酸化窒化シリコン膜と２層の金属酸化物層とを島状に加工することで、ゲート絶縁層として機能する絶縁層２９５及びゲートとして機能する導電層２９６を形成した。
次に、半導体層２９３の露出した領域に対して、アルゴン及び窒素雰囲気下でプラズマ処理を行い、低抵抗領域を形成した。
次に、半導体層２９３、絶縁層２９５、及び導電層２９６上に、絶縁層２１２及び絶縁層２１３を形成した。絶縁層２１２は、ＰＥＣＶＤ装置を用いて、厚さ約１００ｎｍの窒化シリコン膜を成膜することで形成した。絶縁層２１３は、ＰＥＣＶＤ装置を用いて、厚さ約３００ｎｍの酸化窒化シリコン膜を成膜することで形成した。その後、窒素雰囲気下、温度３５０度、１時間の条件で加熱処理を行った。
次に、絶縁層２１３上に、ソース及びドレインとして機能する導電層２９４ａ及び導電層２９４ｂを形成した。導電層２９４ａ及び導電層２９４ｂは、スパッタリング装置を用いて、厚さ約５０ｎｍのチタン膜、厚さ約４００ｎｍのアルミニウム膜、厚さ約１００ｎｍのチタン膜を順に成膜した後、当該３層の導電膜を加工することにより形成した。
次に、絶縁層２１３、導電層２９４ａ、及び導電層２９４ｂ上に、絶縁層２１５として、厚さ約１．５μｍのアクリル膜を形成した。その後、窒素雰囲気下、温度２５０度、１時間の条件で加熱処理を行った。
［トランジスタのＩｄ－Ｖｇ特性］
次に、トランジスタのＩｄ－Ｖｇ特性を測定した結果について説明する。トランジスタのＩｄ－Ｖｇ特性の測定条件としては、ゲートとして機能する導電層２９６に印加する電圧（ゲート電圧（Ｖｇ））、及びバックゲートとして機能する導電層２９１に印加する電圧（バックゲート電圧（Ｖｂｇ））を、－１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソースとして機能する導電層に印加する電圧（ソース電圧（Ｖｓ））を０Ｖ（ｃｏｍｍ）とし、ドレインとして機能する導電層に印加する電圧（ドレイン電圧（Ｖｄ））を、０．１Ｖ及び２０Ｖとした。
図３５に、Ｉｄ－Ｖｇ特性の測定結果を示す。なお、図３５において、第１縦軸はＩｄ（Ａ）であり、第２縦軸は電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））であり、横軸はＶｇ（Ｖ）である。なお、電界効果移動度は、Ｖｄを２０Ｖとして測定した際の値である。
図３５において、サブスレショールド係数（Ｓ値）は０．１５Ｖ／ｄｅｃ、しきい値電圧Ｖｔｈは０．１３Ｖ、μＦＥは、４４ｃｍ２／Ｖｓが得られた。このように、本実施例では、電界効果移動度が高く、優れたスイッチング特性を有するトランジスタを作製できた。
［ＧＢＴストレス試験］
次に、トランジスタのＧＢＴ試験を行った結果について説明する。本実施例では、ＧＢＴストレス試験として、ゲートに正の電圧を印加する試験（ＰＢＴＳ）と、光を照射しながらゲートに負の電圧を印加する試験（ＮＢＩＴＳ）を行った。ＰＢＴＳでは、トランジスタが形成されている基板を６０℃に保持し、トランジスタのソースとドレインに０Ｖ、ゲートに３０Ｖの電圧を印加し、この状態を１時間保持した。ＮＢＩＴＳでは、１００００ｌｘの白色ＬＥＤ光を照射した状態でゲートに－３０Ｖの電圧を印加し、この状態を３６００秒間保持した。
図３６に、ＧＢＴストレス試験の結果を示す。図３６において、しきい値の変動量（ΔＶｔｈ）は±１Ｖ以下と良好な結果となっていることがわかる。ＧＢＴストレス試験において、良好結果が得られている要因として、本実施例のトランジスタは、半導体層２９３として、積層されたＣＡＣ－ＯＳ膜及びＣＡＡＣ－ＯＳ膜を有するため、埋め込みチャネルが形成されていること等があると推測できる。
［定電流ストレス試験］
次に、トランジスタの定電流ストレス試験を行った結果について説明する。定電流ストレス試験は、大気雰囲気下、暗状態（Ｄａｒｋ）で行った。定電流ストレス試験では、基板の温度を６０℃とし、ソース電位を接地電位（ＧＮＤ）、ドレイン電位を１０Ｖ、ゲート電位を０．８２Ｖとし、約１８時間保持した。
図３７に、定電流ストレス試験の結果を示す。図３７において、縦軸はドレイン電流（Ｉｄ）の劣化率（ｃｈａｎｇｉｎｇ ｒａｔｅ ｏｆ Ｉｄ）であり、横軸はストレス時間（ｓｔｒｅｓｓｔｉｍｅ）である。図３７に示すように、本実施例のトランジスタは電流値の変動が小さい。本実施例のトランジスタは、半導体層２９３として、積層されたＣＡＣ－ＯＳ膜及びＣＡＡＣ－ＯＳ膜を有するため、これらの膜を有さないＯＳトランジスタまたはＬＴＰＳトランジスタに比べて、電流値の変動が小さい傾向が見られた。
本実施例のトランジスタは、電界効果移動度が高く、優れたスイッチング特性を有するため、駆動回路部が有するトランジスタとして好適である。また、本実施例のトランジスタは電流値の変動が小さいため、有機ＥＬディスプレイの画素トランジスタにも好適であり、ディスプレイの輝度劣化を抑制することができる。
本実施例では、本発明の一態様の表示装置に用いることができるトランジスタを作製し、特性を評価した。
具体的には、本実施例では、図４等に示すトランジスタ２０１Ａに相当するトランジスタを作製し、Ｉｄ－Ｖｄ特性を測定した。なお、本実施例で作製したトランジスタのチャネル長Ｌは３μｍ、チャネル幅Ｗは３μｍとした。
［トランジスタの作製］
まず、ガラス基板上に、バックゲートとして機能する導電層２９１を形成した。導電層２９１は、スパッタリング装置を用いて厚さ約１００ｎｍのタングステン膜を成膜した後、当該タングステン膜を加工することにより形成した。
次に、基板及び導電層２９１上に、ゲート絶縁層として機能する絶縁層２１１を形成した。絶縁層２１１は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、厚さ約２５０ｎｍの窒化シリコン膜、厚さ約５０ｎｍの窒化シリコン膜、厚さ約５ｎｍの酸化窒化シリコン膜を順に成膜することで形成した。
次に、絶縁層２１１上に半導体層２９３を形成した。半導体層２９３は、スパッタリング装置を用いて２層の金属酸化物層（第１の金属酸化物層、第２の金属酸化物層）を順に成膜した後、２層の金属酸化物層を島状に加工することで形成した。
第１の金属酸化物層には、厚さ約４０ｎｍのＩｎ－Ｇａ－Ｚｎ膜を用い、第２の金属酸化物層には、厚さ約５ｎｍのＩｎ－Ｇａ－Ｚｎ膜を用いた。第１の金属酸化物層は、ＣＡＣ－ＩＧＺＯを有し、第２の金属酸化物層は、ＣＡＡＣ－ＩＧＺＯを有する。
第１の金属酸化物層は、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加することで形成した。なお、成膜ガス全体に占める酸素の割合から、「酸素流量比」と記載する場合がある。第１の金属酸化物層の成膜時における酸素流量比は１０％である。
第２の金属酸化物層は、上記第１の金属酸化物層の成膜条件においてスパッタリングガスの流量を変えて成膜した。具体的には、チャンバーへのアルゴンガスの導入を停止し、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入することで形成した。なお、第２の金属酸化物層の成膜時における酸素流量比は１００％である。
次に、熱処理を行った。当該熱処理として、加熱温度を３５０℃とし、窒素雰囲気で１時間熱処理を行った後、窒素と酸素との混合ガス雰囲気下で、１時間の熱処理を行った。
次に、絶縁層２１１及び半導体層２９３上に、ＰＥＣＶＤ装置を用いて、絶縁層２９５となる厚さ約１５０ｎｍの酸化窒化シリコン膜を形成した。その後、窒素雰囲気下、温度３５０度、１時間の条件で加熱処理を行った。次に、酸素供給処理として、ＰＥＣＶＤ装置を用いて、酸素プラズマ処理を行った。さらに、酸化窒化シリコン膜上に、絶縁層２９５となる厚さ約２０ｎｍの酸化アルミニウム膜を形成した。
次に、酸化アルミニウム膜上に、スパッタリング装置を用いて、導電層２９６となる３層の導電層を形成した。具体的には、スパッタリング装置を用いて、厚さ約５０ｎｍのチタン膜、厚さ約２００ｎｍのアルミニウム膜、厚さ５０ｎｍのチタン膜を順に成膜した。
次に、酸化窒化シリコン膜、酸化アルミニウム膜、及び３層の導電層を島状に加工することで、ゲート絶縁層として機能する絶縁層２９５及びゲートとして機能する導電層２９６を形成した。
次に、半導体層２９３の露出した領域に対して、アルゴン及び窒素雰囲気下でプラズマ処理を行い、低抵抗領域を形成した。
次に、半導体層２９３、絶縁層２９５、及び導電層２９６上に、絶縁層２１２及び絶縁層２１３を形成した。絶縁層２１２は、ＰＥＣＶＤ装置を用いて、厚さ約１００ｎｍの窒化シリコン膜を成膜することで形成した。絶縁層２１３は、ＰＥＣＶＤ装置を用いて、厚さ約３００ｎｍの酸化窒化シリコン膜を成膜することで形成した。その後、窒素雰囲気下、温度３５０度、１時間の条件で加熱処理を行った。
次に、絶縁層２１３上に、ソース及びドレインとして機能する導電層２９４ａ及び導電層２９４ｂを形成した。導電層２９４ａ及び導電層２９４ｂは、スパッタリング装置を用いて、厚さ約１００ｎｍのモリブデン膜を成膜した後、当該モリブデン膜を加工することにより形成した。
次に、絶縁層２１３、導電層２９４ａ、及び導電層２９４ｂ上に、絶縁層２１５として、厚さ約１．５μｍのアクリル膜を形成した。その後、窒素雰囲気下、温度２５０度、１時間の条件で加熱処理を行った。
［トランジスタのＩｄ－Ｖｄ特性］
次に、トランジスタのＩｄ－Ｖｄ特性を測定した結果について説明する。トランジスタのＩｄ－Ｖｄ特性は、ゲート電圧を１．６Ｖとし、ドレイン電圧を０Ｖから１５Ｖの範囲で、０．２Ｖ間隔で掃引することで測定した。
図３８に、Ｉｄ－Ｖｄ特性を測定した結果を示す。なお、図３８において、縦軸はＩｄ／Ｗ（Ａ／μｍ）であり、横軸はＶｄ（Ｖ）である。図３８に示すように、本実施例のトランジスタは、Ｖｄが変化してもＩｄはほとんど変化していないことがわかった。
また、本実施例のトランジスタと同様の構造で、チャネル長Ｌが２μｍ、チャネル幅Ｗが２０μｍのトランジスタを作製し、ゲート電圧Ｖｇを１０Ｖ、ドレイン電圧Ｖｄを５Ｖとしたとき、オン電流は、２．１８×１０－４Ａであった。この値は、ＬＴＰＳトランジスタと同等の値である。ＯＳトランジスタにおいて、ＬＴＰＳトランジスタでは困難な短チャネル長を採用することで、ＬＴＰＳトランジスタと同等のオン電流を実現できることがわかった。
本実施例のトランジスタは、オン電流が高く、駆動回路部が有するトランジスタとして好適である。また、本実施例のトランジスタは、Ｖｄが変化してもＩｄはほとんど変化しないため、有機ＥＬディスプレイの画素トランジスタにも好適であり、ディスプレイの輝度劣化を抑制することができる。
１０Ａ～１０Ｃ 表示装置
１１ 基板
１２ 基板
１３ バックライトユニット
１４ トランジスタ
１５ 液晶素子
１６ トランジスタ
２１ 画素電極
２２ 液晶層
２３ 共通電極
２５ 導電層
２６ 絶縁層
２７ 導電層
２８ 導電層
２９ 接続体
３１ タッチセンサユニット
３２ 絶縁層
４０ 液晶素子
４５ 光
４５ａ 光
４５ｂ 光
５１ 基板
６１ 基板
６２ 表示部
６３ 接続部
６４ 駆動回路部
６５ 配線
６６ 非表示領域
６８ 表示領域
７２ ＦＰＣ
７２ａ ＦＰＣ
７２ｂ ＦＰＣ
７３ ＩＣ
７３ａ ＩＣ
７３ｂ ＩＣ
１００Ａ～１００Ｆ 表示装置
１１０Ａ～１１０Ｃ 表示装置
１１１ 画素電極
１１２ 共通電極
１１３ 液晶層
１２０Ａ～１２０Ｂ 表示装置
１２１ オーバーコート
１２４ 電極
１２５ 絶縁層
１２６ 導電層
１２７ 電極
１２８ 電極
１３０ 偏光板
１３１ 着色層
１３２ 遮光層
１３３ａ 配向膜
１３３ｂ 配向膜
１３７ 配線
１３８ 配線
１４０Ａ～１４０Ｂ 表示装置
１４１ 接着層
１６０ 保護基板
１６１ バックライト
１６２ 基板
１６３ 接着層
１６４ 接着層
１６５ 偏光板
１６６ 偏光板
１６７ 接着層
１６８ 接着層
１６９ 接着層
２０１Ａ～２０１Ｆ トランジスタ
２０２Ａ～２０２Ｃ トランジスタ
２０４ 接続部
２０６Ａ～２０６Ｆ トランジスタ
２０７Ａ～２０７Ｃ トランジスタ
２０８Ａ～２０８Ｂ トランジスタ
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２１５ 絶縁層
２１６ 下地層
２１７ 絶縁層
２１８ 絶縁層
２２０ 絶縁層
２２１ 導電層
２２２ａ～２２２ｄ 導電層
２２３ 導電層
２２４ 信号線
２２５ 絶縁層
２２９ 導電層
２３１ 半導体層
２３１ａ チャネル領域
２３１ｂ 低抵抗領域
２３２ 不純物半導体層
２３３ 絶縁層
２４２ 接続体
２４２ｂ 接続体
２５１ 導電層
２９１ 導電層
２９２ 絶縁層
２９３ 半導体層
２９３ａ チャネル領域
２９３ｂ 低抵抗領域
２９３ｃ ＬＤＤ領域
２９４ａ 導電層
２９４ｂ 導電層
２９５ 絶縁層
２９６ 導電層
９００ 画素
９００ｓ 遮光領域
９００ｔ 透過領域
９０２ 配線
９０４ 配線
９１４ トランジスタ
９１５ 容量素子
９１６ 配線コンタクト部
９１８Ｂ 表示領域
９１８Ｇ 表示領域
９１８Ｒ 表示領域
９１８Ｗ 表示領域
９３０ＬＣ 液晶素子
９３２ＢＭ 遮光膜
９３２ＣＦ 着色膜

Claims (3)

  1. 表示部及び駆動回路部を有する表示装置であり、
    前記表示部は、液晶素子、第１のトランジスタ、走査線、及び信号線を有し、
    前記駆動回路部は、第２のトランジスタを有し、
    前記液晶素子は、画素電極、液晶層、及び共通電極を有し、
    前記第１のトランジスタは、第１のゲート電極と、前記第１のゲート電極上の第１のゲート絶縁層と、前記第１のゲート絶縁層上の第１の半導体層と、前記第１の半導体層上及び前記第１のゲート絶縁層上の第１のソース電極及び第１のドレイン電極と、前記第１のソース電極及び前記第１のドレイン電極上の第２のゲート絶縁層と、前記第２のゲート絶縁層上の第１のバックゲート電極と、を有し、
    前記第２のトランジスタは、第２のバックゲート電極と、前記第２のバックゲート電極上の前記第１のゲート絶縁層と、前記第１のゲート絶縁層上の第２の半導体層と、前記第２の半導体層上の第３のゲート絶縁層と、前記第３のゲート絶縁層上の第２のゲート電極と、前記第２の半導体層と電気的に接続される第２のソース電極及び第２のドレイン電極と、を有し、
    前記第１の半導体層及び前記第２の半導体層は、金属酸化物を有し、
    前記走査線及び前記信号線は、それぞれ、金属層を有し、
    前記走査線は、前記第１のゲート電極として機能する領域を有し、
    前記信号線は、前記第１のソース電極または前記第１のドレイン電極の一方と電気的に接続され、
    前記第１のソース電極または前記第１のドレイン電極の他方は、前記画素電極と電気的に接続され、
    前記第１のゲート電極は、可視光を遮る導電性材料を用いて形成され、
    前記第１の半導体層は、前記第１のゲート電極と重なり、
    前記第１のソース電極及び前記第１のドレイン電極は、可視光を透過する導電性材料を用いて形成され、
    前記第１のバックゲート電極及び前記第２のゲート電極は、酸化物導電体を用いて形成され、
    前記画素電極及び前記共通電極は、可視光を透過する機能を有し、
    前記可視光は、前記液晶素子を透過して、前記表示装置の外部に射出される、表示装置。
  2. 請求項１に記載の表示装置と、
    回路基板と、を有する表示モジュール。
  3. 請求項２に記載の表示モジュールと、
    アンテナ、バッテリ、筐体、カメラ、スピーカ、マイク、または操作ボタンの少なくともいずれか一と、を有する、電子機器。
JP2018552930A 2016-11-23 2017-11-16 表示装置、表示モジュール、及び電子機器 Active JP7089478B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022094366A JP7297984B2 (ja) 2016-11-23 2022-06-10 表示装置、表示モジュールおよび電子機器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016227338 2016-11-23
JP2016227338 2016-11-23
JP2017099484 2017-05-19
JP2017099484 2017-05-19
PCT/IB2017/057151 WO2018096425A1 (ja) 2016-11-23 2017-11-16 表示装置、表示モジュール、及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022094366A Division JP7297984B2 (ja) 2016-11-23 2022-06-10 表示装置、表示モジュールおよび電子機器

Publications (2)

Publication Number Publication Date
JPWO2018096425A1 JPWO2018096425A1 (ja) 2019-10-17
JP7089478B2 true JP7089478B2 (ja) 2022-06-22

Family

ID=62196250

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018552930A Active JP7089478B2 (ja) 2016-11-23 2017-11-16 表示装置、表示モジュール、及び電子機器
JP2022094366A Active JP7297984B2 (ja) 2016-11-23 2022-06-10 表示装置、表示モジュールおよび電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022094366A Active JP7297984B2 (ja) 2016-11-23 2022-06-10 表示装置、表示モジュールおよび電子機器

Country Status (5)

Country Link
US (2) US11726376B2 (ja)
JP (2) JP7089478B2 (ja)
KR (2) KR102512925B1 (ja)
CN (1) CN109964172A (ja)
WO (1) WO2018096425A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978293B (zh) * 2018-01-03 2019-12-10 惠科股份有限公司 一种曲面显示面板及曲面显示面板的制作方法
CN111771283A (zh) * 2018-01-11 2020-10-13 应用材料公司 具有金属氧化物开关的小型存储电容器的薄膜晶体管
WO2019186339A1 (ja) 2018-03-30 2019-10-03 株式会社半導体エネルギー研究所 表示装置
US11287707B2 (en) * 2018-11-15 2022-03-29 Sharp Kabushiki Kaisha Array substrate, array substrate body component, and display device
KR20210006571A (ko) 2019-07-08 2021-01-19 주식회사 엘지화학 외부 단락 장치 및 냉각 장치를 구비하는 배터리 모듈 시스템
CN110928011A (zh) * 2019-12-02 2020-03-27 武汉华星光电技术有限公司 Lcd显示装置、oled显示装置
KR20230111203A (ko) * 2020-12-06 2023-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 시스템 및 전자 기기
CN113851568A (zh) * 2021-08-19 2021-12-28 厦门大学 一种利用原子层沉积技术提高微型led调制带宽的办法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011133873A (ja) 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd 表示装置
JP2011155256A (ja) 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2014039247A (ja) 2012-07-20 2014-02-27 Semiconductor Energy Lab Co Ltd パルス出力回路、表示装置、及び電子機器
WO2014203711A1 (ja) 2013-06-17 2014-12-24 凸版印刷株式会社 表示装置用基板及びこれを用いた表示装置
JP2015014786A (ja) 2013-06-05 2015-01-22 株式会社半導体エネルギー研究所 順序回路、半導体装置
JP2015062236A (ja) 2009-08-07 2015-04-02 株式会社半導体エネルギー研究所 表示装置
US20150168776A1 (en) 2013-12-18 2015-06-18 Samsung Display Co., Ltd. Display device for controlling light transmittance
JP2016167083A (ja) 2014-02-28 2016-09-15 凸版印刷株式会社 液晶表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249778A (ja) 1994-03-08 1995-09-26 Sony Corp 表示素子駆動装置およびその製造方法
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5458371B2 (ja) * 2009-03-25 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、その製造方法、液晶表示パネル及び電子機器
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP6426379B2 (ja) 2013-06-19 2018-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015083029A1 (en) 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
CN108028030A (zh) * 2015-09-10 2018-05-11 堺显示器制品株式会社 显示装置和显示装置的制造方法
CN106558538B (zh) * 2015-09-18 2019-09-13 鸿富锦精密工业（深圳）有限公司 阵列基板、显示装置及阵列基板的制备方法
KR20180030286A (ko) * 2016-09-12 2018-03-22 삼성디스플레이 주식회사 테스트부를 갖는 표시장치
JP6832656B2 (ja) * 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015062236A (ja) 2009-08-07 2015-04-02 株式会社半導体エネルギー研究所 表示装置
JP2011133873A (ja) 2009-11-24 2011-07-07 Semiconductor Energy Lab Co Ltd 表示装置
JP2011155256A (ja) 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2014039247A (ja) 2012-07-20 2014-02-27 Semiconductor Energy Lab Co Ltd パルス出力回路、表示装置、及び電子機器
JP2015014786A (ja) 2013-06-05 2015-01-22 株式会社半導体エネルギー研究所 順序回路、半導体装置
WO2014203711A1 (ja) 2013-06-17 2014-12-24 凸版印刷株式会社 表示装置用基板及びこれを用いた表示装置
US20150168776A1 (en) 2013-12-18 2015-06-18 Samsung Display Co., Ltd. Display device for controlling light transmittance
JP2016167083A (ja) 2014-02-28 2016-09-15 凸版印刷株式会社 液晶表示装置

Also Published As

Publication number Publication date
JPWO2018096425A1 (ja) 2019-10-17
WO2018096425A1 (ja) 2018-05-31
KR20230043232A (ko) 2023-03-30
KR20190082289A (ko) 2019-07-09
KR102512925B1 (ko) 2023-03-21
JP7297984B2 (ja) 2023-06-26
US20230341736A1 (en) 2023-10-26
CN109964172A (zh) 2019-07-02
US11726376B2 (en) 2023-08-15
JP2022133298A (ja) 2022-09-13
US20190317374A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
JP7089478B2 (ja) 表示装置、表示モジュール、及び電子機器
KR102643613B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
KR102490188B1 (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR102506007B1 (ko) 트랜지스터의 제작 방법
US20180149920A1 (en) Display device, display module, and electronic device
JP2022103303A (ja) 表示装置、電子機器
JP2018022149A (ja) 表示装置の作製方法、表示装置、表示モジュールおよび電子機器
TW201903967A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
JP2018013725A (ja) 表示装置の作製方法、表示装置、表示モジュールおよび電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220610

R150 Certificate of patent or registration of utility model

Ref document number: 7089478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150