KR20200139701A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200139701A
KR20200139701A KR1020207029518A KR20207029518A KR20200139701A KR 20200139701 A KR20200139701 A KR 20200139701A KR 1020207029518 A KR1020207029518 A KR 1020207029518A KR 20207029518 A KR20207029518 A KR 20207029518A KR 20200139701 A KR20200139701 A KR 20200139701A
Authority
KR
South Korea
Prior art keywords
region
conductive layer
transistor
layer
display device
Prior art date
Application number
KR1020207029518A
Other languages
English (en)
Inventor
코헤이 토요타카
코지 쿠스노키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200139701A publication Critical patent/KR20200139701A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

고정세 표시 장치를 제공한다. 또는, 소비전력이 낮은 표시 장치를 제공한다. 또는, 신뢰성이 높은 표시 장치를 제공한다. 또는, 시인성이 높은 표시 장치를 제공한다. 금속 산화물을 가지는 트랜지스터와, 제 1 도전층과, 제 2 도전층과, 제 3 도전층을 가지고, 트랜지스터의 채널 폭은 30μm 이상 1000μm 이하이고, 트랜지스터는 2보다 많고 50 이하의 반도체층을 가지고, 반도체층 각각은 제 1 영역, 제 2 영역, 및 상면에서 보았을 때 제 1 영역과 제 2 영역 사이에 끼워지는 채널 형성 영역을 가지고, 채널 형성 영역은 제 1 도전층과 중첩되는 영역을 가지고, 제 1 영역은 제 2 도전층과 중첩되며 제 1 도전층과 중첩되지 않고, 제 2 영역은 제 3 도전층과 중첩되며 제 1 도전층과 중첩되지 않고, 제 3 도전층은 가시광을 투과시키는 기능을 가지고, 적층된 상태의 상기 제 2 영역과 상기 제 3 도전층은 가시광을 투과시키는 기능을 가지는 표시 장치.

Description

표시 장치
본 발명의 일 형태는 표시 장치, 표시 모듈, 및 전자 기기에 관한 것이다. 또한 본 발명의 일 형태는 특히 액정 표시 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치(예를 들어 터치 센서 등), 입출력 장치(예를 들어 터치 패널 등), 이들의 구동 방법, 또는 이들의 제조 방법을 일례로 들 수 있다.
표시 장치로서는 액정 표시 장치나 발광 표시 장치로 대표되는 평판 디스플레이가 널리 사용되고 있다. 특허문헌 1에는 표기 장치의 화소부와 구동 회로의 일례가 제시되어 있다.
또한 근년, 금속 산화물을 사용한 트랜지스터를 표시 장치의 화소에 사용하는 기술도 개발되고 있다. 특허문헌 2에는, 반도체 재료에 금속 산화물을 사용한 트랜지스터를 표시 장치의 화소의 스위칭 소자 등에 사용하는 기술이 개시(開示)되어 있다.
일본 공개특허공보 특개2014-052634호 일본 공개특허공보 특개2011-227477호
본 발명의 일 형태는 고정세(高精細) 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 소비전력이 낮은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 시인성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또는, 본 발명의 일 형태는 개구율이 높은 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 고정세 액정 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 반드시 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 명세서, 도면, 청구항의 기재로부터 이들 이외의 과제를 추출할 수 있다.
본 발명의 일 형태는 트랜지스터와, 제 1 도전층과, 제 2 도전층과, 제 3 도전층을 가지고, 트랜지스터의 채널 폭은 30μm 이상 1000μm 이하이고, 트랜지스터는 복수의 반도체층을 가지고, 복수의 반도체층의 개수는 2보다 많고 50 이하이고, 복수의 반도체층 각각은 채널 형성 영역, 제 1 영역, 및 제 2 영역을 가지고, 복수의 반도체층 각각에서, 상면에서 보았을 때 채널 형성 영역은 제 1 영역과 제 2 영역 사이에 끼워지도록 배치되고, 복수의 반도체층 각각이 가지는 채널 형성 영역은 금속 산화물을 가지고, 금속 산화물은 적어도 인듐 또는 아연을 가지고, 복수의 반도체층 각각이 가지는 채널 형성 영역은 제 1 도전층과 중첩되는 영역을 가지고, 제 1 영역은 제 2 도전층과 중첩되며 제 1 도전층과 중첩되지 않고, 제 2 영역은 제 3 도전층과 중첩되며 제 1 도전층과 중첩되지 않고, 제 3 도전층은 가시광을 투과시키는 기능을 가지고, 적층된 상태의 상기 제 2 영역과 상기 제 3 도전층은 가시광을 투과시키는 기능을 가지는 표시 장치이다.
또한 상기 구성에서, 복수의 반도체층 각각이 가지는 채널 형성 영역의 폭은 2μm 이상 300μm 이하인 것이 바람직하다.
또한 상기 구성에서, 제 1 영역은 트랜지스터의 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고, 제 2 영역은 트랜지스터의 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능하고, 제 1 영역 및 제 2 영역은 채널 형성 영역보다 전기 저항이 낮고, 제 1 영역 및 제 2 영역은 붕소 또는 인을 가지는 것이 바람직하다.
또한 상기 구성에서, 표시 장치는 필드 시??셜 구동 방식으로 표시하는 기능을 가지는 것이 바람직하다.
또한 상기 구성에서, 표시 장치는 액정 소자를 가지고, 액정 소자는 광 산란형 액정 소자이고, 액정 소자는 온 상태일 때 광을 산란시키고, 오프 상태일 때 광을 투과시키는 것이 바람직하다.
본 발명의 일 형태에 의하여 고정세 표시 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 소비전력이 낮은 표시 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 신뢰성이 높은 표시 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 시인성이 높은 표시 장치를 제공할 수 있다.
또한 본 발명의 일 형태에 의하여 개구율이 높은 액정 표시 장치를 제공할 수 있다. 또한 본 발명의 일 형태에 의하여 고정세 액정 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 본 발명의 일 형태는 반드시 이들 효과 모두를 가질 필요는 없다. 명세서, 도면, 청구항의 기재로부터 이들 이외의 효과를 추출할 수 있다.
도 1은 표시 모듈의 구성의 일례를 도시한 도면.
도 2의 (A)는 화소의 구성의 일례를 도시한 회로도이고, 도 2의 (B)는 화소의 구성의 일례를 도시한 단면도.
도 3의 (A)는 화소의 구성의 일례를 도시한 상면도이고, 도 3의 (B)는 화소의 구성의 일례를 도시한 상면도이고, 도 3의 (C)는 화소의 일부의 구성의 일례를 도시한 상면도이고, 도 3의 (D)는 화소의 구성의 일례를 도시한 상면도.
도 4는 트랜지스터의 구성의 일례를 도시한 상면도.
도 5의 (A)는 화소의 구성의 일례를 도시한 회로도이고, 도 5의 (B)는 동작을 설명하는 타이밍 차트이고, 도 5의 (C)는 동작을 설명하는 타이밍 차트.
도 6은 화소의 구성의 일례를 도시한 상면도.
도 7의 (A)는 화소의 구성의 일례를 도시한 단면도이고, 도 7의 (B)는 화소의 구성의 일례를 도시한 단면도.
도 8의 (A)는 트랜지스터의 상면도이고, 도 8의 (B)는 트랜지스터의 단면도이고, 도 8의 (C)는 트랜지스터의 단면도.
도 9는 트랜지스터의 단면도.
도 10의 (A)는 트랜지스터의 상면도이고, 도 10의 (B)는 트랜지스터의 단면도이고, 도 10의 (C)는 트랜지스터의 단면도.
도 11의 (A)는 전자 기기의 일례를 도시한 도면이고, 도 11의 (B)는 전자 기기의 일례를 도시한 도면이고, 도 11의 (C)는 전자 기기의 일례를 도시한 도면.
도 12의 (A)는 전자 기기의 일례를 도시한 도면이고, 도 12의 (B)는 전자 기기의 일례를 도시한 도면이고, 도 12의 (C)는 전자 기기의 일례를 도시한 도면이고, 도 12의 (D)는 전자 기기의 일례를 도시한 도면이고, 도 12의 (E)는 전자 기기의 일례를 도시한 도면.
도 13의 (A)는 표시 시스템의 일례를 도시한 도면이고, 도 13의 (B)는 표시 시스템의 일례를 도시한 도면.
도 14의 (A)는 표시 시스템의 일례를 도시한 도면이고, 도 14의 (B)는 표시 시스템의 일례를 도시한 도면.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정되어 해석되는 것은 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복적인 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해칭 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 도면에 나타낸 각 구성의 위치, 크기, 범위 등은 이해하기 쉽게 하기 위하여, 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로, 개시된 발명은 반드시 도면에 개시된 위치, 크기, 범위 등에 한정되지 않는다.
또한 "막"이라는 용어와 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 장치에 대하여 도 1 내지 도 7을 사용하여 설명한다.
<표시 모듈의 상면 레이아웃>
도 1에 표시 모듈의 상면도를 도시하였다.
도 1에 도시된 표시 모듈은 표시 장치와, 표시 장치에 접속된 집적 회로(IC) 및 플렉시블 프린트 회로 기판(FPCa, FPCb)을 가진다.
표시 장치는 표시 영역(100), 게이트 드라이버(GD_L), 및 게이트 드라이버(GD_R)를 가진다.
표시 영역(100)은 복수의 화소(11)를 가지고, 화상을 표시하는 기능을 가진다.
화소(11)를 부화소라고 부를 수도 있다. 예를 들어, 적색을 나타내는 부화소, 녹색을 나타내는 부화소, 및 청색을 나타내는 부화소에 의하여 하나의 화소 유닛이 구성됨으로써, 표시 영역(100)에서는 풀컬러의 표시를 수행할 수 있다. 또한 부화소가 나타내는 색은 적색, 녹색, 및 청색에 한정되지 않는다. 화소 유닛에는 예를 들어 백색, 황색, 마젠타, 또는 시안 등의 색을 나타내는 부화소를 사용하여도 좋다. 또한 본 명세서 등에서 부화소를 단순히 화소라고 표기하는 경우가 있다.
표시 장치는 주사선 구동 회로(게이트 드라이버), 신호선 구동 회로(소스 드라이버), 및 터치 센서용 구동 회로 중 하나 또는 복수를 내장하여도 좋다. 또한 이들 중 하나 또는 복수가 외장되어 있어도 좋다. 도 1에 도시된 표시 장치에는, 게이트 드라이버가 내장되어 있고, 소스 드라이버를 가지는 집적 회로(IC)가 외장되어 있다.
게이트 드라이버(GD_L) 및 게이트 드라이버(GD_R) 중 한쪽은 홀수 행의 화소를 제어하는 기능을 가지고, 다른 쪽은 짝수 행의 화소를 제어하는 기능을 가진다. 예를 들어, m행째의 화소는 주사선(GL_m)과 접속되고, 게이트 드라이버(GD_L)에 의하여 제어된다. 또한 m+1행째의 화소는 주사선(GL_m+1)과 접속되고, 게이트 드라이버(GD_R)에 의하여 제어된다. n열째의 신호선(SL_n)에는 게이트 드라이버(GD_L)와 전기적으로 접속되는 화소(11)와, 게이트 드라이버(GD_R)와 전기적으로 접속되는 화소(11)가 교대로 접속된다. 게이트 드라이버를 서로 대향하는 2개의 변에 나누어 제공함으로써, 하나의 게이트 드라이버에 접속되는 배선의 피치를 넓힐 수 있다. 또한 게이트 드라이버를 하나의 변에만 제공하는 경우, 이 변 측의 비표시 영역이 넓어진다. 그러므로, 게이트 드라이버를 2개의 변에 나누어 제공함으로써 표시 장치의 각 변의 비표시 영역을 좁게 하여 슬림베젤화할 수 있다.
게이트 드라이버(GD_L) 및 게이트 드라이버(GD_R)에는 플렉시블 프린트 회로 기판(FPCa)을 통하여 외부로부터 신호 및 전력이 공급된다. 집적 회로(IC)에는 플렉시블 프린트 회로 기판(FPCb)을 통하여 외부로부터 신호 및 전력이 공급된다.
화소(11)가 가지는 회로 구성의 일례에 대하여 도 2의 (A)를 사용하여 설명한다. 도 2의 (A)에 도시된 화소(11a)는 트랜지스터(102) 및 용량 소자(105)를 가진다.
트랜지스터(102)의 소스 및 드레인 중 한쪽은 용량 소자(105)의 한쪽 전극과 전기적으로 접속된다.
또한 용량 소자(105)에 병렬로 또는 직렬로 표시 소자가 전기적으로 접속되는 것이 바람직하다. 표시 소자로서, 예를 들어 액정 소자, 유기 EL 소자, LED 소자, MEMS(Micro Electro Mechanical Systems) 소자 등을 들 수 있다.
여기서, 트랜지스터(102)의 소스 및 드레인 중 한쪽, 그리고 용량 소자(105)의 한쪽 전극이 접속되는 노드를 노드(NA)라고 한다.
트랜지스터(102)의 게이트는 배선(121)과 전기적으로 접속된다. 트랜지스터(102)의 소스 및 드레인 중 다른 쪽은 배선(124)과 전기적으로 접속된다.
배선(121)은 주사선이라고 부를 수 있고, 트랜지스터의 동작을 제어하는 기능을 가진다. 배선(124)은 화상 신호를 공급하는 신호선으로서의 기능을 가진다.
트랜지스터(102)에 오프 전류가 매우 낮은 트랜지스터를 사용함으로써, 노드(NA)의 전위를 장시간 유지할 수 있다. 상기 트랜지스터에는, 예를 들어 금속 산화물을 채널 형성 영역에 사용한 트랜지스터(이하, OS 트랜지스터)를 사용할 수 있다.
또는 실리콘을 채널 형성 영역에 가지는 트랜지스터(이하, Si 트랜지스터)를, 화소가 가지는 트랜지스터에 적용하여도 좋다. Si 트랜지스터로서는, 비정질 실리콘을 가지는 트랜지스터, 결정성 실리콘(대표적으로는, 저온 폴리실리콘이나 단결정 실리콘)을 가지는 트랜지스터 등을 들 수 있다.
예를 들어, 1프레임 기간마다 화상 신호를 재기록하는 경우, OS 트랜지스터를 사용하여도 좋고, Si 트랜지스터를 사용하여도 좋다. 노드(NA)의 전위를 장시간 유지할 필요가 있는 경우, Si 트랜지스터보다 OS 트랜지스터를 사용하는 것이 바람직하다.
<화소의 상면 레이아웃>
화소(11a)가 가지는 트랜지스터(102) 및 용량 소자(105)의 일례에 대하여 도 2의 (B) 및 도 3을 사용하여 설명한다.
도 3의 (A)는 트랜지스터(102) 및 용량 소자(105)의 상면도의 일례를 도시한 것이다. 또한 도 2의 (B)는 도 3의 (A)에 도시된 이점쇄선 C-D에 대응하는 단면을 도시한 것이다. 용량 소자(105)는 도전층(41) 등을 통하여 트랜지스터(102)에 전기적으로 접속된다.
트랜지스터(102)는 반도체층(231a)과, 도전층(223a)과, 도전층(221a)과, 도전층(222a)과, 도전층(46c)을 가진다. 용량 소자(105)는 도전층(46b)과, 도전층(41)과, 2개의 도전층 사이에 끼워지는 절연층(44)으로 구성될 수 있다. 도전층(223a) 및 도전층(221a)은 게이트 전극으로서 기능하는 것이 바람직하다. 도전층(223a)은 게이트 절연막으로서 기능하는 절연층(225)을 끼우도록 반도체층(231a)과 적층되어 배치되고, 도전층(221a)은 게이트 절연막으로서 기능하는 절연층(211)을 끼우도록 반도체층(231a)과 적층되어 배치된다. 도전층(223a)과 도전층(221a)은 도전층(223a)과 도전층(221a) 사이에 끼워지는 층에 제공되는 개구부(303)에서 전기적으로 접속되어도 좋다.
여기서 도 3의 (A)에 있어서, 도전층(223a)과 도전층(221a)은 개구부(303)에서 전기적으로 접속되고, 도전층(221a)은 다른 영역, 예를 들어 인접한 화소 등으로 연장되는 배선으로서 사용된다. 도전층(221a)이 아니라 도전층(223a)을 배선으로서 사용하여도 좋다. 도전층(221a)은 예를 들어 상면에서 보았을 때 도전층(222a)과 교차하는 영역을 가진다. 도전층(221a)을 상기 배선으로서 사용함으로써, 도전층(222a)과 도전층(221a) 사이에 복수의 절연층을 배치할 수 있고, 도전층 간의 물리적인 거리를 크게 할 수 있기 때문에, 단락이 더 생기기 어렵거나 기생 용량을 작게 할 수 있다는 등의 이점이 있다.
도전층(222a)은 절연층을 개재(介在)하여 반도체층(231a) 위에 배치된다. 특히, 도전층(222a)은 반도체층(231a)의 저저항 영역 위에 배치된다. 상기 절연층에는 개구부(301)가 제공된다. 도전층(222a)은 개구부(301)에서 반도체층(231a)과 전기적으로 접속되는 것이 바람직하다. 또한 도전층(222a)은 개구부(301) 내를 매립하도록 제공되는 것이 바람직하다. 반도체층(231a)은 도전층(223a)과 중첩되는 영역인 영역(231ai)과, 2개의 저저항 영역(231an)을 가진다. 상면에서 보았을 때 2개의 저저항 영역(231an)은 도전층(223a)을 끼우도록 배치된다. 영역(231ai)은 채널 형성 영역으로서 기능하는 것이 바람직하다. 2개의 저저항 영역(231an) 중 한쪽은 소스 영역으로서, 다른 쪽은 드레인 영역으로서 기능하는 것이 바람직하다. 반도체층의 저저항 영역은 예를 들어 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 비소, 알루미늄, 또는 희가스 등의 불순물 원소를 가진다. 특히, 붕소 또는 인을 포함하는 것이 바람직하다. 또한 이들 원소를 2개 이상 포함하여도 좋다.
도전층(41)은 절연층을 개재하여 도전층(46b) 위 및 도전층(46c) 위에 배치된다. 상기 절연층에서, 도전층(46c)과 중첩되는 영역에는 개구부(304)가 제공된다. 도전층(41)은 개구부(304)에서 도전층(46c)과 전기적으로 접속되는 것이 바람직하다. 또한 도전층(41)은 개구부(302)를 덮도록 제공된다.
도 3의 (B)는 도면을 더 보기 쉽게 하기 위하여 도 3의 (A)의 도전층(41)을 도시하지 않은 경우의 상면도이다. 또한 도 3의 (C)는 도전층(222a), 도전층(46c), 도전층(46b), 개구부(301), 개구부(302) 등도 도시되지 않은 경우의 상면도이다. 도전층(46c)은 절연층을 개재하여 반도체층(231a) 위에 배치된다. 특히, 도전층(46c)은 반도체층(231a)의 저저항 영역(231an) 위에 배치된다. 상기 절연층에는 개구부(302)가 제공된다. 도전층(46c)은 개구부(302)에서 반도체층(231a)과 전기적으로 접속되는 것이 바람직하다. 또한 도전층(46c)은 개구부(302) 내를 덮도록 제공된다.
도전층(222a)은 트랜지스터(102)의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 도전층(46c)은 트랜지스터(102)의 소스 및 드레인 중 다른 쪽과 전기적으로 접속된다.
트랜지스터(102)로서 OS 트랜지스터를 사용함으로써, 반도체층(231a)을, 가시광을 투과시키는 기능을 가지는 구성으로 할 수 있다. 또한 반도체층(231a) 등에 불순물 원소를 포함시킴으로써, 가시광을 투과시키는 기능을 유지한 채, 반도체층의 저항을 낮출 수 있다.
반도체층(231a), 도전층(46c), 도전층(46b), 및 도전층(41)에는 가시광을 투과시키는 재료를 사용하는 것이 바람직하다. 가시광을 투과시키는 기판 위에 트랜지스터(102) 및 용량 소자(105)를 형성함으로써, 도 3의 (A)에 도시된 영역(111)을, 가시광을 투과시키는 기능을 가지는 영역으로 할 수 있다. 본 발명의 일 형태의 구성을 사용함으로써, 상면에서 보았을 때의 영역(111)의 면적을 더 넓게 할 수 있다. 따라서 화소의 개구율을 높일 수 있다. 개구율을 높임으로써, 광 추출 효율(또는 화소의 투과율)을 높일 수 있다. 이로써, 표시 장치의 소비전력을 저감시킬 수 있다. 또한 표시 장치의 표시 품질을 높일 수 있다.
도 3의 (A)에 도시된 트랜지스터(102)에서는 소스 및 드레인에 전기적으로 접속되는 배선 중 한쪽이 도전층(222a)으로, 다른 쪽이 도전층(46c)으로 구성될 수 있고, 도 2의 (B)에 도시된 단면과 같이, 각각의 도전층은 절연층을 개재하여 상이한 층에 형성된다. 각각의 도전층을 같은 층에 형성하는 경우와 비교하여, 상면에서 보았을 때의 도전층 간의 거리를 더 작게 할 수 있는 경우가 있다. 예를 들어 도 3의 (D)에 도시된 바와 같이, 상면에서 보았을 때 도전층(222a)이 도전층(223a)과 중첩되는 영역을 가짐으로써, 도전층(222a)의 배선 폭을 더 크게 할 수 있다. 배선 폭을 크게 함으로써, 예를 들어 배선 저항을 감소시킬 수 있고, 표시 장치의 성능을 높일 수 있다.
트랜지스터(102)의 채널 폭을 넓게 함으로써, 트랜지스터(102)의 전류 구동 능력이 향상되어, 용량 소자(105)로의 충전 속도가 향상된다. 한편, 트랜지스터(102)의 채널 폭을 넓게 하면, 화소에서의 트랜지스터(102)의 점유 면적이 커져, 개구율이 저하되는 경우가 있다. 여기서 채널 폭이란, 예를 들어 채널 형성 영역의 폭이다.
본 발명의 일 형태의 구성을 사용함으로써, 트랜지스터(102)의 채널 폭이 넓은 경우에 더 높은 개구율을 실현할 수 있는 경우가 있다.
본 발명의 일 형태의 구성을 사용함으로써 용량을 크게 할 수 있다. 따라서, 비유전율이 높은 액정 재료를 사용한 경우에도 우수한 응답 속도를 실현할 수 있다.
트랜지스터가 가지는 반도체층은 복수의 섬 형상의 반도체층으로 구성되어도 좋다. 도 4는 트랜지스터(102)가 가지는 반도체층(231a)이 복수의 섬 형상의 반도체층으로 구성되는 예를 도시한 것이다. 도 4에 도시된 반도체층(231a)은, m개(여기서 m은 2 이상 50 이하, 바람직하게는 3 이상 20 이하, 더 바람직하게는 3 이상 10 이하의 정수임)의 섬 형상의 반도체층(231a_1 내지 231a_m)으로 구성된다. 복수의 섬 형상의 반도체층으로 구성함으로써, 열 발산이 쉬워지는 경우가 있다. 따라서, 트랜지스터 동작 중의 온도 상승을 억제할 수 있는 경우가 있다. 이로써, 트랜지스터의 신뢰성이 향상되는 경우가 있다.
트랜지스터(102)의 채널 폭이란, 예를 들어 트랜지스터(102)가 가지는 반도체층에서 게이트 전극과 중첩되는 영역에 있어서, 상면에서 보았을 때 소스 영역으로부터 드레인 영역으로 향하는 방향과 실질적으로 수직인 방향의 폭이다.
트랜지스터(102)가 복수의 섬 형상의 반도체층을 가지는 경우에는, 트랜지스터(102)의 채널 폭은, 예를 들어 섬 형상의 반도체층 각각의 폭의 합계이다. 섬 형상의 반도체층 각각의 폭은 예를 들어 2μm 이상 300μm 이하, 또는 3μm 이상 200μm 이하, 또는 5μm 이상 100μm 이하, 또는 10μm 이상 50μm 이하이다. 또한 섬 형상의 반도체층 각각의 폭은, 예를 들어 트랜지스터(102)의 채널 길이의 100배보다 작고, 바람직하게는 50배보다 작고, 더 바람직하게는 25배보다 작다.
트랜지스터(102)로서 도 4에 도시된 구성을 사용하는 경우의 채널 폭은, 예를 들어 30μm 이상 1000μm 이하, 또는 30μm 이상 500μm 이하, 또는 50μm 이상 350μm 이하이다.
<표시 장치의 구성예>
도 5의 (A), (B), (C), 도 6 및 도 7의 (A), (B)를 사용하여, 화소에 2개의 트랜지스터와 2개의 용량 소자를 가지는 표시 장치의 구성예에 대하여 설명한다.
본 발명의 일 형태의 표시 장치는, 화상 신호에 보정 신호를 부가하기 위한 기능을 가진다.
상기 보정 신호는 용량 결합에 의하여 화상 신호에 부가되고, 액정 소자에 공급된다. 따라서, 액정 소자에서는 보정된 화상을 표시할 수 있다. 상기 보정에 의하여, 예를 들어 액정 소자는 화상 신호만을 사용하여 표현할 수 있는 계조보다 많은 계조를 표현할 수 있다.
또한 상기 보정에 의하여, 소스 드라이버의 출력 전압보다 높은 전압으로 액정 소자를 구동시킬 수 있다. 화소 내에서, 액정 소자에 공급하는 전압을 원하는 값으로 변경할 수 있기 때문에 기존의 소스 드라이버를 이용할 수 있고, 소스 드라이버를 신규로 설계하는 비용 등을 삭감할 수 있다. 또한 소스 드라이버의 출력 전압이 높아지는 것을 억제할 수 있고, 소스 드라이버의 소비전력을 저감할 수 있다.
높은 전압을 인가하여 액정 소자를 구동시킴으로써, 표시 장치를 넓은 온도 범위에서 사용할 수 있어, 저온 환경 및 고온 환경 중 어느 환경에서도 높은 신뢰성으로 표시를 수행할 수 있다. 예를 들어, 상기 표시 장치를 차재용 또는 카메라용의 표시 장치로서 이용할 수 있다.
또한 높은 전압을 인가하여 액정 소자를 구동시킬 수 있기 때문에, 블루상(blue phase)을 나타내는 액정 등 구동 전압이 높은 액정 재료를 사용할 수도 있어, 액정 재료의 선택의 폭을 넓힐 수 있다.
또한 높은 전압을 인가하여 액정 소자를 구동시킬 수 있기 때문에, 액정 소자에 인가하는 전압을 일시적으로 높여 액정의 배향을 빠르게 변화시키는 오버드라이브 구동에 의하여 액정의 응답 속도를 향상시킬 수도 있다.
보정 신호는 예를 들어 외부 기기에서 생성되고 각 화소에 기록된다. 보정 신호의 생성은 외부 기기를 사용하여 실시간으로 수행하여도 좋고, 기록 매체에 저장되어 있는 보정 신호를 판독하고 화상 신호와 동기시켜도 좋다.
본 발명의 일 형태의 표시 장치에서는, 공급하는 화상 신호는 변화시키지 않고, 보정 신호를 공급한 화소에서 새로운 화상 신호를 생성할 수 있다. 외부 기기를 사용하여 새로운 화상 신호 그 자체를 생성하는 경우에 비하여, 외부 기기에 가해지는 부하를 저감할 수 있다. 또한 새로운 화상 신호를 화소에서 생성하기 위한 동작을 적은 단계 수로 수행할 수 있고, 화소 수가 많고 수평 기간이 짧은 표시 장치이어도 대응할 수 있다.
<회로>
도 5의 (A)에 화소(11b)의 회로도를 도시하였다.
화소(11b)는 트랜지스터(101), 트랜지스터(102), 용량 소자(104), 용량 소자(105), 및 액정 소자(106)를 가진다.
트랜지스터(101)의 소스 및 드레인 중 한쪽은 용량 소자(104)의 한쪽 전극과 전기적으로 접속된다. 용량 소자(104)의 다른 쪽 전극은 트랜지스터(102)의 소스 및 드레인 중 한쪽, 용량 소자(105)의 한쪽 전극, 및 액정 소자(106)의 한쪽 전극과 전기적으로 접속된다.
여기서, 트랜지스터(101)의 소스 및 드레인 중 한쪽, 그리고 용량 소자(104)의 한쪽 전극이 접속되는 노드를 노드(NS)라고 한다. 용량 소자(104)의 다른 쪽 전극, 트랜지스터(102)의 소스 및 드레인 중 한쪽, 용량 소자(105)의 한쪽 전극, 그리고 액정 소자(106)의 한쪽 전극이 접속되는 노드를 노드(NA)라고 한다.
트랜지스터(101)의 게이트는 배선(122)과 전기적으로 접속된다. 트랜지스터(102)의 게이트는 배선(121)과 전기적으로 접속된다. 트랜지스터(101)의 소스 및 드레인 중 다른 쪽은 배선(125)과 전기적으로 접속된다. 트랜지스터(102)의 소스 및 드레인 중 다른 쪽은 배선(124)과 전기적으로 접속된다.
용량 소자(105)의 다른 쪽 전극 및 액정 소자(106)의 다른 쪽 전극은 각각 공통 배선(VCOM) 및 공통 배선(TCOM)과 전기적으로 접속된다. 공통 배선(VCOM) 및 공통 배선(TCOM)에는 각각 임의의 전위를 공급할 수 있다.
배선(121) 및 배선(122)은 각각 주사선이라고 부를 수 있고, 트랜지스터의 동작을 제어하는 기능을 가진다. 배선(125)은 화상 신호를 공급하는 신호선으로서의 기능을 가진다. 배선(124)은 노드(NA)에 데이터를 기록하기 위한 신호선으로서의 기능을 가진다.
도 5의 (A)에 도시된 각 트랜지스터는 게이트와 전기적으로 접속된 백 게이트를 가지지만, 백 게이트의 접속은 이에 한정되지 않는다. 또한 트랜지스터에 백 게이트를 제공하지 않아도 된다.
트랜지스터(101)를 비도통으로 함으로써 노드(NS)의 전위를 유지할 수 있다. 또한 트랜지스터(102)를 비도통으로 함으로써 노드(NA)의 전위를 유지할 수 있다. 또한 트랜지스터(102)를 비도통으로 한 상태에서 트랜지스터(101)를 통하여 노드(NS)에 소정의 전위를 공급함으로써, 용량 소자(104)를 통한 용량 결합에 의하여, 노드(NS)의 전위의 변화에 따라 노드(NA)의 전위를 변화시킬 수 있다.
화소(11b)에서 배선(124)으로부터 노드(NA)에 기록된 보정 신호는 배선(125)으로부터 공급되는 화상 신호와 용량 결합되고, 액정 소자(106)에 공급된다. 따라서, 액정 소자(106)에서는 보정된 화상을 표시할 수 있다.
트랜지스터(101)에 오프 전류가 매우 낮은 트랜지스터를 사용함으로써, 노드(NS)의 전위를 장시간 유지할 수 있다. 상기 트랜지스터에는 예를 들어 OS 트랜지스터를 사용할 수 있다. 마찬가지로 트랜지스터(102)에 오프 전류가 매우 낮은 트랜지스터를 사용함으로써, 노드(NA)의 전위를 장시간 유지할 수 있다. 오프 전류가 매우 낮은 트랜지스터로서 예를 들어 OS 트랜지스터를 들 수 있다. 또한 화소가 가지는 트랜지스터에 Si 트랜지스터를 적용하여도 좋다. 또는 OS 트랜지스터와 Si 트랜지스터의 양쪽을 사용하여도 좋다.
또는 화소가 가지는 트랜지스터에 Si 트랜지스터를 적용하여도 좋다. Si 트랜지스터로서는, 비정질 실리콘을 가지는 트랜지스터, 결정성 실리콘(대표적으로는, 저온 폴리실리콘, 단결정 실리콘)을 가지는 트랜지스터 등을 들 수 있다.
예를 들어, 1프레임 기간마다 보정 신호 및 화상 신호를 재기록하는 경우, 트랜지스터(101) 및 트랜지스터(102)에는 OS 트랜지스터를 사용하여도 좋고, Si 트랜지스터를 사용하여도 좋다. 노드(NS) 또는 노드(NA)의 전위를 장시간 유지할 필요가 있는 경우, 트랜지스터(101) 및 트랜지스터(102)에는 Si 트랜지스터보다 OS 트랜지스터를 사용하는 것이 바람직하다.
<타이밍 차트>
도 5의 (B)에 나타낸 타이밍 차트를 사용하여, 화소(11b)에서의 보정 신호(Vp)를 노드(NA)에 기록하는 동작에 대하여 설명한다. 화상 신호(Vs)의 보정을 목적으로 하는 경우, 보정 신호(Vp)의 기록은 프레임 기간마다 수행하는 것이 바람직하다. 또한 배선(124)에 공급되는 보정 신호(Vp)에는 양 및 음 중 임의의 신호를 사용할 수 있지만, 여기서는 양의 신호가 공급되는 경우에 대하여 설명한다. 또한 이하의 설명에서는, 고전위를 "H", 저전위를 "L"로 나타낸다.
시각(T1)에서 배선(121)의 전위를 "H", 배선(122)의 전위를 "L", 배선(124)의 전위를 "L", 배선(125)의 전위를 "L"로 하면, 트랜지스터(102)가 도통되고, 노드(NA)의 전위는 배선(124)의 전위가 된다. 이때, 배선(124)의 전위를 리셋 전위(예를 들어 "L")로 함으로써 액정 소자(106)의 동작을 리셋할 수 있다.
또한 시각(T1) 전에는, 앞의 프레임 기간에서의 액정 소자(106)의 표시 동작이 수행되어 있는 상태이다.
시각(T2)에서 배선(121)의 전위를 "L", 배선(122)의 전위를 "H", 배선(124)의 전위를 "Vp", 배선(125)의 전위를 "L"로 하면, 트랜지스터(101)가 도통되고, 용량 소자(104)의 한쪽 전극의 전위는 "L"이 된다. 상기 동작은 나중의 용량 결합 동작을 수행하기 위한 리셋 동작이다.
시각(T3)에서 배선(121)의 전위를 "H", 배선(122)의 전위를 "H", 배선(124)의 전위를 "Vp", 배선(125)의 전위를 "L"로 하면, 노드(NA)에 배선(124)의 전위(보정 신호(Vp))가 기록된다.
시각(T4)에서 배선(121)의 전위를 "L", 배선(122)의 전위를 "H", 배선(124)의 전위를 "Vp", 배선(125)의 전위를 "L"로 하면, 트랜지스터(102)가 비도통이 되고, 노드(NA)에 보정 신호(Vp)가 유지된다.
시각(T5)에서 배선(121)의 전위를 "L", 배선(122)의 전위를 "L", 배선(125)의 전위를 "L"로 하면, 트랜지스터(101)가 비도통이 되고, 보정 신호(Vp)의 기록 동작이 종료된다.
다음으로, 도 5의 (C)에 나타낸 타이밍 차트를 사용하여, 화소(11b)에서의 화상 신호(Vs)의 보정 동작과 액정 소자(106)의 표시 동작에 대하여 설명한다. 또한 배선(125)에는, 적절한 타이밍에 원하는 전위가 공급되어 있는 것으로 한다.
시각(T11)에서 배선(121)의 전위를 "L", 배선(122)의 전위를 "H", 배선(124)의 전위를 "L"로 하면, 트랜지스터(101)가 도통되고, 용량 소자(104)의 용량 결합에 의하여 노드(NA)의 전위에 배선(125)의 전위가 부가된다. 즉, 노드(NA)는 화상 신호(Vs)에 보정 신호(Vp)가 부가된 전위 (Vs+Vp)'가 된다. 또한 전위 (Vs+Vp)'에는 배선 간 용량의 용량 결합에 의한 전위의 변동 등도 포함된다.
시각(T12)에서 배선(121)의 전위를 "L", 배선(122)의 전위를 "L", 배선(124)의 전위를 "L"로 하면, 트랜지스터(101)가 비도통이 되고, 노드(NA)에 전위 (Vs+Vp)'가 유지된다. 그리고, 상기 전위에 따라 액정 소자(106)에서 표시 동작이 수행된다.
이상이 화상 신호(Vs)의 보정 동작과 액정 소자(106)의 표시 동작에 대한 설명이다. 또한 상술한 보정 신호(Vp)의 기록 동작과 화상 신호(Vs)의 입력 동작은 연속적으로 수행하여도 좋고, 모든 화소에 보정 신호(Vp)를 기록한 후에 화상 신호(Vs)의 입력 동작을 수행하여도 좋다.
또한 보정 동작을 수행하지 않는 경우에는, 화상 신호를 배선(124)에 공급하고, 트랜지스터(102)의 도통, 비도통을 제어함으로써 액정 소자(106)에 의한 표시 동작을 수행하여도 좋다. 이때, 트랜지스터(101)는 상시 비도통으로 하여도 좋고, 배선(125)에 정전위를 공급한 상태에서 트랜지스터(101)를 상시 도통으로 하여도 좋다.
도 6은 화소(11b)의 상면도의 일례를 도시한 것이다.
트랜지스터(101) 및 트랜지스터(102)로서 OS 트랜지스터를 사용함으로써, 반도체층(231a) 및 반도체층(231b)을, 가시광을 투과시키는 기능을 가지는 구성으로 할 수 있다.
도 6에서, 트랜지스터(102)가 가지는 도전층(222a)은 도전층(223a)과 중첩되는 영역을 가진다.
도 6에 도시된 트랜지스터(101)는 반도체층(231b)과, 도전층(223b)과, 도전층(221b)과, 도전층(222c)을 가진다. 용량 소자(104)는 도전층(46a)과, 도전층(41)과, 상기 2개의 도전층 사이에 끼워지는 절연층(44)으로 구성될 수 있다. 도전층(41)은 용량 소자(105) 및 용량 소자(104)에서 공통된 전극이다.
본 발명의 일 형태의 화소에서, 용량 소자(104)는 용량 소자(105)보다 큰 용량값을 가지는 것이 바람직하다. 예를 들어 도전층(41)과 도전층(46a)이 중첩되는 영역의 면적은 도전층(41)과 도전층(46b)이 중첩되는 영역의 면적보다 큰 것이 바람직하다.
또한 도전층(41)과, 도 7 등을 사용하여 후술하는 도전층(43c)의 2개의 전극으로도 용량 소자가 형성된다.
도전층(223b) 및 도전층(221b)은 게이트 전극으로서 기능하는 것이 바람직하다. 또한 도전층(223b) 및 도전층(221b)은 사이에 끼워지는 층에 제공되는 개구부에서 전기적으로 접속되어도 좋다.
도전층(222c)은 절연층을 개재하여 반도체층(231b) 위에 배치된다. 특히, 도전층(222c)은 반도체층(231b)의 저저항 영역 위에 배치된다. 도전층(222c)은 상기 절연층에 제공되는 개구부에서 반도체층(231b)과 전기적으로 접속되는 것이 바람직하다.
도전층(46a)은 반도체층(231b)과 전기적으로 접속되는 것이 바람직하다. 도전층(222c) 및 도전층(46a)은 트랜지스터(101)의 소스 및 드레인 중 어느 한쪽과 전기적으로 접속된다.
도전층(46a) 및 반도체층(231b)은 가시광을 투과시키는 기능을 가지는 것이 바람직하다.
여기서, 도전층(46a), 도전층(46b), 도전층(46c), 및 도전층(41)은 반도체층(231a) 및 반도체층(231b)에 비하여 가시광을 투과시키기 더 쉽다. 가시광을 투과시키기 더 쉽다는 것은, 예를 들어 가시광의 투과율이 더 높은 것을 가리킨다. 또한 반도체층(231a) 및 반도체층(231b)이 가지는 채널 형성 영역(예를 들어 영역(231ai))은 반도체층(231a) 및 반도체층(231b)이 가지는 저저항 영역(예를 들어 저저항 영역(231an))에 비하여 가시광을 투과시키기 더 쉬운 경우가 있다.
도 7의 (A)는 본 발명의 일 형태의 화소를 가지는 표시 장치(10)의 단면의 일례를 도시한 것이다. 단면 A-B는 도 6에 도시된 이점쇄선 A-B에 대응하는 단면이다.
도 7의 (A)에 도시된 표시 장치(10)는 기판(31), 기판(31) 위에 제공되는 트랜지스터(101) 및 트랜지스터(102), 이들 트랜지스터 위에 제공되는 절연층(213), 절연층(213) 위에 제공되는 절연층(214), 절연층(214) 위에 제공되는 절연층(215)을 가진다. 또한 표시 장치(10)는 기판 위에 제공되는 FPC(172), 접속체(242), 및 도전층(43b)을 가진다. 도 7의 (A)에 도시된 예에서는, FPC(172)는 접속체(242)에 의하여 도전층(43b)과 전기적으로 접속된다. 또한 도전층(43b)은 도전층(222a) 등과 같은 층으로 형성되는 것이 바람직하다.
또한 도 7의 (A)에 도시된 표시 장치(10)는 기판(31)과 대향하도록 배치되는 기판(32)을 가진다. 기판(32)에서, 기판(31)과 대향하는 측의 면에는 차광층(38), 오버코트(135), 도전층(43c)이 순차적으로 제공된다.
액정층(42)은 기판(31)과 기판(32) 사이에 끼워진다. 더 자세하게는, 예를 들어 도전층(43c)과 도전층(41) 등 사이에 끼워진다.
또한 표시 장치(10)는 스페이서, 배향막, 착색층 등을 가져도 좋다.
또한 도 7의 (A)에 도시된 표시 장치(10)는 편광판(61), 편광판(63), 백라이트 유닛(30)을 가진다. 백라이트 유닛(30)은 발광 소자(33), 확산판(34), 도광판(39)을 가진다. 필요에 따라 발광 소자(33)에 광 확산용 렌즈를 제공하여도 좋다. 여기서 도 7의 (A)에서는 편광판(61) 및 편광판(63)을 가지는 구성으로 하였지만, 표시 장치(10)는 편광판(61) 및 편광판(63)의 양쪽 또는 어느 한쪽을 가지지 않는 구성으로 하여도 좋다.
반도체층(231a) 및 반도체층(231b)과 접하는 절연층(211) 및 절연층(225)은 산화물 절연층인 것이 바람직하다. 또한 절연층(211) 또는 절연층(225)이 적층 구조인 경우, 적어도 반도체층(231a) 등과 접하는 층이 산화물 절연층인 것이 바람직하다. 이로써, 반도체층(231a) 등에 산소 결손이 생기는 것을 억제할 수 있어, 트랜지스터의 신뢰성을 높일 수 있다.
절연층(213) 및 절연층(214) 중 어느 한쪽은 질화물 절연층인 것이 바람직하다. 이로써, 반도체층(231a) 등에 불순물이 들어가는 것을 억제할 수 있어, 트랜지스터의 신뢰성을 높일 수 있는 경우가 있다.
절연층(215)은 평탄화 기능을 가지는 것이 바람직하고, 예를 들어 유기 절연층인 것이 바람직하다. 또한 절연층(215)은 형성하지 않아도 되고, 절연층(214) 위에 접하여 도전층(46a) 등을 형성하여도 좋다.
절연층(211), 절연층(225), 절연층(213), 절연층(214), 및 절연층(215)은 가시광을 투과시키는 기능을 가지는 것이 바람직하다.
기판(31) 및 기판(32)은 가시광을 투과시키는 기능을 가지는 것이 바람직하다. 기판(31) 및 기판(32)의 재질 등에 큰 제한은 없고, 다양한 기판을 사용할 수 있다. 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 반도체 기판, 세라믹 기판, 금속 기판, 또는 플라스틱 기판 등을 사용할 수 있다.
두께가 얇은 기판을 사용함으로써, 표시 장치의 경량화 및 박형화를 도모할 수 있다. 또한 가요성을 가질 정도의 두께의 기판을 사용함으로써, 가요성을 가지는 표시 장치를 실현할 수 있다.
도 7의 (A)에 도시된 백라이트 유닛(30)은 화소 직하에 확산판(34)을 개재하여 도광판(39)이 제공된 구성을 가진다. 도광판(39)의 단부에는 발광 소자(33)가 제공된다. 도광판(39)은 확산판(34)과는 반대쪽의 면에 요철 형상을 가지고, 도파한 광을 상기 요철 형상으로 산란시켜 확산판(34) 방향으로 사출할 수 있다.
발광 소자(33)는 가시광을 사출하는 기능을 가진다.
확산판(34) 방향으로 사출된 광은 도 7의 (A)에 도시된 경로(36) 및 경로(37) 등의 경로를 거쳐 기판(32) 측으로 사출된다.
경로(36)에서는, 기판(31) 측으로부터 입사한 광이 절연층(211), 절연층(225), 절연층(213), 절연층(214), 절연층(215), 도전층(46a), 절연층(44), 도전층(41), 액정층(42), 도전층(43c), 오버코트(135)를 거쳐 기판(32) 측으로 사출된다.
경로(37)에서는, 기판(31) 측으로부터 입사한 광이 절연층(211), 반도체층(231a)의 저저항 영역, 도전층(46c), 도전층(41), 액정층(42), 도전층(43c), 오버코트(135)를 거쳐 기판(32) 측으로 사출된다.
발광 소자(33)는 프린트 기판(35)에 고정할 수 있다. 발광 소자(33)에서는 예를 들어 RGB 각 색의 발광 소자가 나란히 배치된다.
표시 장치(10)는 컬러 화상을 표시할 수 있다.
표시 장치(10)가 착색층을 가지는 경우에는, 백라이트 유닛(30)이 가지는 광원으로부터 사출된 광 중 특정 파장 영역 이외의 광이 착색층에 의하여 흡수된다. 이에 의하여, 예를 들어 적색의 화소(부화소)로부터 표시 모듈의 외부로 사출되는 광은 적색을 나타내고, 녹색의 부화소(부화소)로부터 표시 모듈의 외부로 사출되는 광은 녹색을 나타내고, 청색의 부화소(부화소)로부터 표시 모듈의 외부로 사출되는 광은 청색을 나타낸다.
또한 백라이트 유닛(30)은 3색의 발광 소자를 순차적으로 점멸시키는 구성으로 할 수도 있다. 표시 장치(10)는 3색의 발광 소자를 순차적으로 점멸시키면서 이와 동기시켜 화소를 구동하고, 계시(繼時) 가법 혼색법에 의거하여 컬러 표시를 수행할 수 있다. 상기 구동 방법은 필드 시??셜 구동이라고도 부를 수 있다.
필드 시??셜 구동에서는 선명한 컬러 화상을 표시할 수 있다. 또한 매끄러운 동영상을 표시할 수 있다. 또한 상기 구동 방법을 사용함으로써 하나의 화소를 복수의 상이한 색의 부화소로 구성할 필요가 없고, 하나의 화소의 유효 반사 면적(유효 표시 면적, 개구율이라고도 함)을 크게 할 수 있어 밝은 표시를 수행할 수 있다. 또한 화소에 컬러 필터를 제공할 필요가 없어 화소의 투과율도 향상시킬 수도 있고, 또한 밝은 표시를 수행할 수 있다. 또한 제작 공정을 간략화할 수 있어 제작 비용을 저감할 수 있다.
필드 시??셜 구동 방식은 시분할로 컬러 표시를 수행하는 구동 방식이다. 구체적으로는 적색, 녹색, 청색 등의 각 색의 발광 소자를 시간이 겹치지 않도록 순차적으로 점등시키고, 이와 동기시켜 화소를 구동하고, 계시 가법 혼색법에 의거하여 컬러 표시를 수행한다.
필드 시??셜 구동 방식을 적용하는 경우, 하나의 화소를 복수의 상이한 색의 부화소로 구성할 필요가 없기 때문에, 화소의 개구율을 크게 할 수 있다. 또한 표시 장치의 고정세화도 가능하다. 또한 컬러 필터 등의 착색층을 제공할 필요가 없기 때문에, 착색층에 의한 광의 흡수가 없고, 화소의 투과율을 향상시킬 수 있다. 이에 의하여, 필요한 휘도를 적은 전력으로 얻을 수 있기 때문에 저소비전력화를 실현할 수 있다. 또한 표시 장치의 제작 공정을 간략화하여, 제작 비용을 저감할 수 있다.
필드 시??셜 구동 방식을 적용하는 경우, 높은 프레임 주파수가 요구된다. 본 발명의 일 형태의 표시 장치는 하나의 화소에 2개의 용량 소자를 가지기 때문에 화소의 유지 용량이 크고, 액정 소자에 높은 전압을 공급할 수 있으므로, 액정 소자의 응답 속도를 향상시킬 수 있다. 예를 들어, 액정 소자에 인가하는 전압을 일시적으로 높여 액정의 배향을 빠르게 변화시키는 오버드라이브 구동에 의하여, 액정 소자의 응답 속도를 향상시킬 수 있다. 따라서, 본 발명의 일 형태의 표시 장치는 높은 프레임 주파수가 요구되는 필드 시??셜 구동 방식을 적용하는 경우에 적합한 구성이라고 할 수 있다.
액정 재료의 회전 점성 계수가 작으면 액정 소자의 응답을 빠르게 할 수 있기 때문에 바람직하다. 구체적으로는 액정 재료의 회전 점성 계수가 10mPa·sec 이상 150mPa·sec 이하인 것이 바람직하다.
도 7의 (A)에서는, 백라이트 유닛(30)은 도광판(39)을 사용하여 기판(31) 측으로부터 광을 입사시키는 구성으로 하였지만, 백라이트 유닛(30)은 기판(31)에 면하여 화소 직하에 발광 소자(33)를 제공하는 구성으로 하여도 좋다. 예를 들어 면상의 발광 소자를 기판(31)과 대향되도록 제공하는 구성으로 하여도 좋다.
도 7의 (B)는 트랜지스터(101)의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 전극을, 도전층(46c)과 같은 층으로 형성되는 도전층(46d)을 사용하여 형성하는 예를 도시한 것이다. 도전층(46d)은 가시광을 투과시키는 기능을 가진다. 도 7의 (B)에서는, 도전층(46d)과 중첩되는 반도체층(231b)도 가시광을 투과시키는 기능을 가지고, 반도체층(231b)과 도전층(46d)이 중첩되며 도전층(223b)과 중첩되지 않는 영역에서는, 백라이트 유닛(30)으로부터 사출되는 광을 기판(32) 측으로 사출할 수 있다.
<구성 요소의 재료>
다음으로, 본 실시형태의 표시 장치 및 표시 모듈의 각 구성 요소에 사용할 수 있는 재료 등의 자세한 사항에 대하여 설명한다.
표시 장치가 가지는 기판의 재질 등에 큰 제한은 없고, 다양한 기판을 사용할 수 있다. 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 반도체 기판, 세라믹 기판, 금속 기판, 또는 플라스틱 기판 등을 사용할 수 있다.
두께가 얇은 기판을 사용함으로써, 표시 장치의 경량화 및 박형화를 도모할 수 있다. 또한 가요성을 가질 정도의 두께의 기판을 사용함으로써, 가요성을 가지는 표시 장치를 실현할 수 있다.
액정 재료에는, 유전율의 이방성(Δε)이 양인 포지티브형 액정 재료와, 음인 네거티브형 액정 재료가 있다. 본 발명의 일 형태에서는 어느 쪽 재료도 사용할 수 있고, 적용하는 모드 및 설계에 따라 최적의 액정 재료를 사용할 수 있다.
표시 장치에서는 다양한 모드가 적용된 액정 소자를 사용할 수 있다. 예를 들어 TN 모드, FFS 모드, IPS 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, ECB(Electrically Controlled Birefringence) 모드, VA-IPS 모드, 게스트 호스트 모드 등이 적용된 액정 소자를 사용할 수 있다.
또한 액정 소자는 액정의 광학적 변조 작용에 의하여 광의 투과 또는 비투과를 제어하는 소자이다. 액정의 광학적 변조 작용은 액정에 가해지는 전계(가로 방향의 전계, 세로 방향의 전계, 또는 비스듬한 방향의 전계를 포함함)에 의하여 제어된다. 액정 소자에 사용되는 액정으로서는, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer Dispersed Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.
상술한 바와 같이 본 실시형태의 표시 장치는 높은 전압을 인가하여 액정 소자를 구동시킬 수 있기 때문에, 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온시키면 콜레스테릭상으로부터 등방상으로 전이(轉移)하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현하지 않기 때문에, 온도 범위를 개선하기 위하여 5중량% 이상의 키랄제를 혼합시킨 액정 조성물을 액정층에 사용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 응답 속도가 빠르고 광학적 등방성을 나타낸다. 또한 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 배향 처리가 불필요하며 시야각 의존성이 작다. 또한 배향막을 제공할 필요가 없기 때문에 러빙 처리도 불필요하므로, 러빙 처리에 기인한 정전 파괴를 방지할 수 있고, 제작 공정 중에서의 표시 패널의 불량이나 파손을 경감시킬 수 있다.
또한 액정 소자에는 광 산란형 액정 소자를 사용하여도 좋다. 광 산란형 액정 소자로서는 액정과 고분자의 복합 재료를 가지는 소자를 사용하는 것이 바람직하다. 예를 들어 고분자 분산형 액정(PDLC(Polymer Dispersed Liquid Crystal)) 소자를 사용할 수 있다. 또는 고분자 네트워크형 액정(PNLC(Polymer Network Liquid Crystal)) 소자를 사용하여도 좋다.
광 산란형 액정 소자는 한 쌍의 전극 사이에 끼워지는 수지부의 3차원 네트워크 구조 내에 액정부가 제공된 구조를 가진다. 액정부에 사용하는 재료로서는 예를 들어 네마틱 액정을 사용할 수 있다. 또한 수지부로서는 광 경화 수지를 사용할 수 있다. 광 경화 수지로서는 예를 들어, 아크릴레이트, 메타크릴레이트 등의 단관능(單官能) 모노머, 다이아크릴레이트, 트라이아크릴레이트, 다이메타크릴레이트, 트라이메타크릴레이트 등의 다관능 모노머, 또는 이들을 혼합시킨 중합성 화합물을 사용할 수 있다.
광 산란형 액정 소자는 액정 재료의 굴절률의 이방성을 이용하여 광을 투과 또는 산란시킴으로써 표시를 수행한다. 또한 수지부도 굴절률의 이방성을 가져도 좋다. 광 산란형 액정 소자에 인가되는 전압에 따라 액정 분자가 일정 방향으로 배열될 때 어느 방향에서 액정부와 수지부의 굴절률의 차이가 작아지고, 상기 방향을 따라 입사하는 광은 액정부에서 산란되지 않고 투과한다. 따라서 광 산란형 액정 소자는 상기 방향으로부터는 투명한 상태로 시인된다. 한편으로 인가되는 전압에 따라 액정 분자가 무작위하게 배열되는 경우, 액정부와 수지부의 굴절률의 차이에 큰 변화가 생기지 않으므로 입사하는 광은 액정부에서 산란된다. 따라서 광 산란형 액정 소자는 시인의 방향을 불문하고, 불투명의 상태가 된다.
광 산란형 액정 소자를 사용하는 경우에는 배향막 및 편광판이 불필요하다.
액정 소자로서 광 산란형 액정 소자를 사용하는 경우에는, 예를 들어 광 산란형 액정 소자를 오프 상태로, 예컨대 전압이 인가되지 않는 상태 또는 인가 전압의 절댓값이 작은 상태로 할 때 광을 투과시키고, 온 상태로 할 때, 즉 인가 전압의 절댓값이 더 크게 될 때 광을 산란시키는 모드로 표시 장치를 동작시킨다. 상기 구성으로 함으로써 노멀 상태(표시시키지 않는 상태)에서 투명한 표시 장치로 할 수 있다. 이 경우에는 광을 산란시키는 동작을 수행하였을 때 컬러 표시를 수행할 수 있다. 이러한 동작을 리버스 모드라고 부르는 경우가 있다.
가시광을 투과시키는 도전성 재료로서는, 예를 들어 인듐(In), 아연(Zn), 주석(Sn) 중에서 선택된 1종류 이상을 포함하는 재료를 사용하면 좋다. 구체적으로는 산화 인듐, 인듐 주석 산화물(ITO), 인듐 아연 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 산화 실리콘을 포함하는 인듐 주석 산화물(ITSO), 산화 아연, 갈륨을 포함하는 산화 아연 등을 들 수 있다. 또한 그래핀을 포함하는 막을 사용할 수도 있다. 그래핀을 포함하는 막은, 예를 들어 산화 그래핀을 포함하는 막을 환원하여 형성할 수 있다.
또한 가시광을 투과시키는 도전막은 산화물 반도체를 사용하여 형성할 수 있다(이하, 산화물 반도체를 사용하여 형성된 도전막을 산화물 도전층이라고도 함). 산화물 도전층은 예를 들어 인듐을 포함하는 것이 바람직하고, In-M-Zn 산화물(M은 Al, Ti, Ga, Y, Zr, La, Ce, Nd, Sn, 또는 Hf)을 포함하는 것이 더 바람직하다.
산화물 반도체는, 막 내의 산소 결손 및 막 내의 수소, 물 등의 불순물 농도 중 적어도 한쪽에 의하여 저항을 제어할 수 있는 반도체 재료이다. 그러므로, 산화물 반도체층에 대하여 산소 결손 및 불순물 농도 중 적어도 한쪽이 증가하는 처리, 또는 산소 결손 및 불순물 농도 중 적어도 한쪽이 저감되는 처리를 선택함으로써, 산화물 도전층이 가지는 저항률을 제어할 수 있다.
또한 이와 같이 산화물 반도체를 사용하여 형성된 산화물 도전층은, 캐리어 밀도가 높고 저항이 낮은 산화물 반도체층, 도전성을 가지는 산화물 반도체층, 또는 도전성이 높은 산화물 반도체층이라고도 할 수 있다.
본 실시형태의 표시 장치가 가지는 트랜지스터는 톱 게이트형 및 보텀 게이트형 중 어느 구조로 하여도 좋다. 또는 채널의 상하에 게이트 전극이 제공되어 있어도 좋다. 트랜지스터에 사용하는 반도체 재료는 특별히 한정되지 않고, 예를 들어 산화물 반도체, 실리콘, 저마늄 등을 들 수 있다.
트랜지스터에 사용하는 반도체 재료의 결정성에 대해서도 특별히 한정되지 않고, 비정질 반도체, 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 것을 사용하여도 좋다. 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
예를 들어, 14족의 원소, 화합물 반도체, 또는 산화물 반도체를 반도체층에 사용할 수 있다. 대표적으로는, 실리콘을 포함하는 반도체, 갈륨 비소를 포함하는 반도체, 또는 인듐을 포함하는 산화물 반도체 등을 반도체층에 적용할 수 있다.
트랜지스터의 채널이 형성되는 반도체에 산화물 반도체를 적용하는 것이 바람직하다. 특히 실리콘보다 밴드 갭이 큰 산화물 반도체를 적용하는 것이 바람직하다. 실리콘보다 밴드 갭이 넓고, 또한 캐리어 밀도가 작은 반도체 재료를 사용하면 트랜지스터의 오프 상태에서의 전류를 저감할 수 있어 바람직하다.
산화물 반도체를 사용함으로써, 전기 특성의 변동이 억제되고 신뢰성이 높은 트랜지스터를 실현할 수 있다.
또한 오프 전류가 낮기 때문에 트랜지스터를 통하여 용량 소자에 축적된 전하를 장기간에 걸쳐 유지할 수 있다. 이와 같은 트랜지스터를 화소에 적용함으로써, 표시한 화상의 계조를 유지하면서 구동 회로를 정지시키는 것도 가능해진다. 그 결과, 소비전력이 매우 저감된 표시 장치를 실현할 수 있다.
트랜지스터는, 고순도화되고 산소 결손의 형성이 억제된 산화물 반도체층을 가지는 것이 바람직하다. 이에 의하여, 트랜지스터의 오프 상태에서의 전류값(오프 전류값)을 낮출 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 전원 온 상태에서는 기록 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 줄일 수 있기 때문에, 소비전력을 억제하는 효과를 나타낸다.
또한 산화물 반도체를 사용한 트랜지스터는 비교적 높은 전계 효과 이동도가 얻어지기 때문에 고속 구동이 가능하다. 이와 같은 고속 구동이 가능한 트랜지스터를 표시 장치에 사용함으로써, 표시부의 트랜지스터와 구동 회로부의 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 구동 회로로서, 별도로 실리콘 웨이퍼 등으로 형성된 반도체 장치를 사용할 필요가 없기 때문에, 표시 장치의 부품 점수를 삭감할 수 있다. 또한 표시부에 있어서도, 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질의 화상을 제공할 수 있다.
게이트 드라이버(GD_L, GD_R)가 가지는 트랜지스터와 표시 영역(100)이 가지는 트랜지스터는 같은 구조이어도 좋고, 상이한 구조이어도 좋다. 게이트 드라이버가 가지는 트랜지스터는 모두 같은 구조이어도 좋고, 2종류 이상의 구조가 조합되어 사용되어도 좋다. 마찬가지로 표시 영역(100)이 가지는 트랜지스터는 모두 같은 구조이어도 좋고, 2종류 이상의 구조가 조합되어 사용되어도 좋다.
표시 장치가 가지는 각 절연층, 오버코트 등에 사용할 수 있는 절연 재료로서는 유기 절연 재료 또는 무기 절연 재료를 사용할 수 있다. 유기 절연 재료로서는, 예를 들어 아크릴 수지, 에폭시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록산 수지, 벤조사이클로뷰텐계 수지, 및 페놀 수지 등을 들 수 있다. 무기 절연층으로서는, 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 들 수 있다.
트랜지스터의 게이트, 소스, 드레인 외에, 표시 장치가 가지는 각종 배선 및 전극 등의 도전층에는, 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속, 그리고 상기 금속을 주성분으로 하는 합금 중 하나 또는 복수를 사용하여 단층 구조 또는 적층 구조로 구성할 수 있다. 예를 들어, 알루미늄막 위에 타이타늄막을 적층하는 2층 구조, 텅스텐막 위에 타이타늄막을 적층하는 2층 구조, 몰리브데넘막 위에 구리막을 적층한 2층 구조, 몰리브데넘과 텅스텐을 포함하는 합금막 위에 구리막을 적층한 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 타이타늄막 또는 질화 타이타늄막과, 그 타이타늄막 또는 질화 타이타늄막 위에 중첩하여 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 더 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막과, 그 몰리브데넘막 또는 질화 몰리브데넘막 위에 중첩하여 알루미늄막 또는 구리막을 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 더 형성하는 3층 구조 등이 있다. 예를 들어, 도전층을 3층 구조로 하는 경우, 첫 번째 층 및 세 번째 층으로서는 타이타늄, 질화 타이타늄, 몰리브데넘, 텅스텐, 몰리브데넘과 텅스텐을 포함하는 합금, 몰리브데넘과 지르코늄을 포함하는 합금, 또는 질화 몰리브데넘으로 이루어지는 막을 형성하고, 두 번째 층으로서는 구리, 알루미늄, 금, 또는 은, 혹은 구리와 망가니즈의 합금 등의 저저항 재료로 이루어지는 막을 형성하는 것이 바람직하다. 또한 ITO, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, ITSO 등 투광성을 가지는 도전성 재료를 사용하여도 좋다. 또한 산화물 반도체의 저항률을 제어함으로써, 산화물 도전층을 형성하여도 좋다.
용량 소자의 유전체로서 기능하는 절연층(44) 등에는 질화 실리콘막이 적합하다.
접착층(141)으로서는, 열 경화 수지, 광 경화 수지, 또는 2액 혼합형 경화성 수지 등의 경화성 수지를 사용할 수 있다. 예를 들어, 아크릴 수지, 우레탄 수지, 에폭시 수지, 또는 실록산 수지 등을 사용할 수 있다.
접속체(242)로서는, 예를 들어 이방성 도전 필름(ACF: Anisotropic Conductive Film) 또는 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
착색층은 특정 파장 영역의 광을 투과시키는 유색층이다. 착색층에 사용할 수 있는 재료로서는 금속 재료, 수지 재료, 및 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다.
차광층(38)은 예를 들어 인접한 상이한 색의 착색층 사이에 제공된다. 예를 들어, 금속 재료, 혹은 안료 또는 염료를 포함하는 수지 재료를 사용하여 형성된 블랙 매트릭스를 차광층(38)으로서 사용할 수 있다. 또한 차광층(38)은 구동 회로부 등 표시부 이외의 영역에도 제공하면, 도파광 등의 광 누설을 억제할 수 있기 때문에 바람직하다.
백라이트 유닛(30)에는, 직하형 백라이트, 에지 라이트형 백라이트 등을 사용할 수 있다. 광원에는 LED(Light Emitting Diode), 유기 EL(Electroluminescence) 소자 등을 사용할 수 있다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 각각 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 성막(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. CVD법의 예로서, 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced Chemical Vapor Deposition)법 및 열 CVD법 등을 들 수 있다. 열 CVD법의 예로서, 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법을 들 수 있다.
표시 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 각각 스핀 코팅, 딥 코팅, 스프레이 도포, 잉크젯 인쇄, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법, 닥터 나이프 등의 툴에 의하여 형성할 수 있다.
표시 장치를 구성하는 박막은, 포토리소그래피법 등을 사용하여 가공할 수 있다. 또는 차폐 마스크를 사용한 성막 방법에 의하여, 섬 형상의 박막을 형성하여도 좋다. 또는 나노 임프린트법, 샌드블라스트법, 또는 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 포토리소그래피법으로서는, 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하여 레지스트 마스크를 제거하는 방법과, 감광성을 가지는 박막을 성막한 후에 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이 있다.
포토리소그래피법에서, 노광에 사용하는 광으로서는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 및 이들을 혼합시킨 광을 들 수 있다. 그 외에, 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 노광에 사용하는 광으로서는, 극단 자외광(EUV: Extreme Ultra-violet) 및 X선 등을 들 수 있다. 또한 노광에 사용하는 광 대신에, 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세한 가공이 가능해지기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사함으로써 노광을 수행하는 경우에는 포토 마스크는 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 샌드블라스트법 등을 사용할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태에 사용할 수 있는 트랜지스터의 일례에 대하여 설명한다.
[구성예 1]
도 8의 (A)는 트랜지스터(200)의 상면도이고, 도 8의 (B)는 도 8의 (A)에 나타낸 일점쇄선 A1-A2에서의 절단면의 단면도에 상당하고, 도 8의 (C)는 도 8의 (A)에 나타낸 일점쇄선 B1-B2에서의 절단면의 단면도에 상당한다. 또한 도 8의 (A)에서는 트랜지스터(200)의 구성 요소의 일부(게이트 절연층 등)를 생략하여 도시하였다. 또한 일점쇄선 A1-A2 방향은 채널 길이 방향에 상당하고, 일점쇄선 B1-B2 방향은 채널 폭 방향에 상당한다. 또한 트랜지스터의 상면도에 대해서는 이후의 도면에서도 도 8의 (A)와 마찬가지로 구성 요소의 일부를 생략하여 도시하는 것으로 한다.
트랜지스터(200)는 기판(109) 위에 제공되고, 절연층(103), 반도체층(108), 절연층(110), 금속 산화물층(114), 도전층(112), 절연층(116), 절연층(118) 등을 가진다. 섬 형상의 반도체층(108)은 절연층(103) 위에 제공된다. 절연층(110)은 절연층(103)의 상면, 반도체층(108)의 상면 및 측면에 접하여 제공된다. 금속 산화물층(114) 및 도전층(112)은 절연층(110) 위에 이 순서대로 적층되어 제공되고, 반도체층(108)과 중첩되는 부분을 가진다. 절연층(116)은 절연층(110)의 상면, 금속 산화물층(114)의 측면, 및 도전층(112)의 상면 및 측면을 덮어 제공된다. 절연층(118)은 절연층(116)을 덮어 제공된다.
도전층(112)의 일부는 게이트 전극으로서 기능한다. 절연층(110)의 일부는 게이트 절연층으로서 기능한다. 트랜지스터(200)는 반도체층(108) 위에 게이트 전극이 제공되는 소위 톱 게이트형 트랜지스터이다.
또한 도 8의 (A) 및 (B)에 도시된 바와 같이, 트랜지스터(200)는 절연층(118) 위에 도전층(120a) 및 도전층(120b)을 가져도 좋다. 도전층(120a) 및 도전층(120b)은 소스 전극 및 드레인 전극으로서 기능한다. 도전층(120a) 및 도전층(120b)은 각각 절연층(118), 절연층(116), 및 절연층(110)에 제공된 개구부(141a) 및 개구부(141b)를 통하여 후술하는 영역(108n)에 전기적으로 접속된다.
반도체층(108)은 금속 산화물을 포함하는 것이 바람직하다.
예를 들어 반도체층(108)은 인듐과, M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중에서 선택된 1종류 또는 복수 종류)과, 아연을 가지는 것이 바람직하다. 특히 M은 알루미늄, 갈륨, 이트륨, 및 주석 중에서 선택된 1종류 또는 복수 종류인 것이 바람직하다.
특히 반도체층(108)에는 인듐, 갈륨, 및 아연을 포함하는 산화물을 사용하는 것이 바람직하다.
반도체층(108)을 조성이 상이한 층, 또는 결정성이 상이한 층, 또는 불순물 농도가 상이한 층이 적층된 적층 구조로 하여도 좋다.
도전층(112) 및 금속 산화물층(114)은 상면 형상이 서로 대략 일치하도록 가공된다.
또한 본 명세서 등에서 "상면 형상이 대략 일치"란, 적층한 층과 층 사이에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 상층과 하층이 동일한 마스크 패턴, 또는 일부가 동일한 마스크 패턴을 사용하여 가공된 경우를 포함한다. 다만, 엄밀하게 말하면 윤곽이 중첩되지 않고 상층의 윤곽이 하층의 내측의 윤곽에 위치하거나, 상층의 윤곽이 하층의 윤곽의 외측에 위치하는 경우도 있고, 이 경우에도 "상면 형상이 대략 일치"라고 한다.
절연층(110)과 도전층(112) 사이에 위치하는 금속 산화물층(114)은 절연층(110)에 포함되는 산소가 도전층(112) 측으로 확산되는 것을 방지하는 배리어막으로서 기능한다. 또한 금속 산화물층(114)은 도전층(112)에 포함되는 수소나 물이 절연층(110) 측으로 확산되는 것을 방지하는 배리어막으로서도 기능한다. 금속 산화물층(114)에는 예를 들어 적어도 절연층(110)보다 산소 및 수소를 투과시키기 어려운 재료를 사용할 수 있다.
도전층(112)에 알루미늄이나 구리 등 산소를 흡인하기 쉬운 금속 재료를 사용한 경우에도, 절연층(110)으로부터 도전층(112)으로 산소가 확산되는 것을 금속 산화물층(114)에 의하여 방지할 수 있다. 또한 도전층(112)이 수소를 포함하는 경우에도, 절연층(110)을 통하여 도전층(112)으로부터 반도체층(108)으로 수소가 확산되는 것을 방지할 수 있다. 그 결과, 반도체층(108)의 채널 형성 영역에서의 캐리어 밀도를 매우 낮게 할 수 있다.
금속 산화물층(114)에는 절연성 재료 또는 도전성 재료를 사용할 수 있다. 금속 산화물층(114)이 절연성을 가지는 경우에는, 게이트 절연층의 일부로서 기능한다. 한편, 금속 산화물층(114)이 도전성을 가지는 경우에는, 게이트 전극의 일부로서 기능한다.
금속 산화물층(114)에는 산화 실리콘보다 유전율이 높은 절연성 재료를 사용하는 것이 바람직하다. 특히, 산화 알루미늄막, 산화 하프늄막, 또는 하프늄 알루미네이트막 등을 사용하면 구동 전압을 저감시킬 수 있어 바람직하다.
금속 산화물층(114)으로서 예를 들어 산화 인듐, 인듐 주석 산화물(ITO), 또는 실리콘을 함유한 인듐 주석 산화물(ITSO) 등의 도전성 산화물을 사용할 수도 있다. 특히 인듐을 포함하는 도전성 산화물은 도전성이 높기 때문에 바람직하다.
또한 금속 산화물층(114)에는 반도체층(108)과 동일한 원소를 하나 이상 포함하는 산화물 재료를 사용하는 것이 바람직하다. 특히, 상기 반도체층(108)에 적용할 수 있는 산화물 반도체 재료를 사용하는 것이 바람직하다. 이때, 금속 산화물층(114)에 반도체층(108)과 같은 스퍼터링 타깃을 사용하여 형성된 금속 산화물막을 적용함으로써 장치를 공통화시킬 수 있어 바람직하다.
또는 반도체층(108)과 금속 산화물층(114)의 양쪽에 인듐 및 갈륨을 포함하는 금속 산화물 재료를 사용하는 경우, 금속 산화물층(114)에 반도체층(108)의 재료보다 갈륨의 조성비(함유 비율)가 높은 재료를 사용하면, 금속 산화물층(114)의 산소에 대한 차단성을 더 높일 수 있어 바람직하다. 이때, 반도체층(108)에는 금속 산화물층(114)의 재료보다 인듐의 조성비가 높은 재료를 사용함으로써 트랜지스터(200)의 전계 효과 이동도를 높일 수 있다.
또한 금속 산화물층(114)은 스퍼터링 장치를 사용하여 형성하는 것이 바람직하다. 예를 들어 스퍼터링 장치를 사용하여 산화물막을 형성하는 경우, 산소 가스를 포함하는 분위기에서 형성함으로써 절연층(110)이나 반도체층(108) 내에 산소를 적합하게 첨가할 수 있다.
반도체층(108)은 도전층(112)과 중첩되는 영역과, 이 영역을 끼우는 한 쌍의 저저항 영역(108n)을 가진다. 반도체층(108)에서 도전층(112)과 중첩되는 영역은 트랜지스터(200)의 채널 형성 영역으로서 기능한다. 한편, 영역(108n)은 트랜지스터(200)의 소스 영역 또는 드레인 영역으로서 기능한다.
또한 영역(108n)은 채널 형성 영역보다 저항이 낮은 영역, 캐리어 농도가 높은 영역, 산소 결손 밀도가 높은 영역, 불순물 농도가 높은 영역, 또는 n형 영역이라고도 할 수 있다.
반도체층(108)의 영역(108n)은 불순물 원소를 포함하는 영역이다. 이 불순물 원소로서는 예를 들어 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 비소, 알루미늄, 또는 희가스 등을 들 수 있다. 또한 희가스의 대표적인 예로서는 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다. 특히 붕소 또는 인을 포함하는 것이 바람직하다. 또한 이들 원소를 2개 이상 포함하여도 좋다.
절연층(110)은 반도체층(108)의 채널 형성 영역과 접하는 영역, 즉 도전층(112)과 중첩되는 영역을 가진다. 또한 절연층(110)은 반도체층(108)의 저항이 낮은 영역(108n)과 접하고, 또한 도전층(112)과 중첩되지 않는 영역을 가진다.
또한 반도체층(108)의 채널 형성 영역과 접하는 절연층(103)과 절연층(110)에는 산화물막을 사용하는 것이 바람직하다. 예를 들어 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등의 산화물막을 사용할 수 있다. 이에 의하여, 트랜지스터(200)의 제작 공정에서의 열처리 등에 의하여, 절연층(103)이나 절연층(110)으로부터 이탈된 산소를 반도체층(108)의 채널 형성 영역에 공급하여 반도체층(108) 내의 산소 결손을 저감할 수 있다.
도 9에는 도 8의 (B)의 일점쇄선으로 둘러싼 영역 P를 확대한 단면도를 도시하였다.
절연층(110)은 상술한 불순물 원소를 포함한 영역(110d)을 가진다. 영역(110d)은 적어도 영역(108n)과의 계면 근방에 위치한다. 또한 영역(110d)은, 반도체층(108)이 제공되지 않으며 도전층(112)과 중첩되지 않는 영역에서, 적어도 절연층(103)과의 계면 근방에도 위치한다. 또한 도 8의 (B), (C) 및 도 9에 도시된 바와 같이, 반도체층(108)의 채널 형성 영역과 접하는 부분에는 영역(110d)이 제공되지 않는 것이 바람직하다.
또한 절연층(103)은 절연층(110)과 접하는 계면 근방에 상술한 불순물 원소를 포함한 영역(103d)을 가진다. 또한 도 9에 도시된 바와 같이, 영역(103d)은 영역(108n)과 접하는 계면 근방에도 제공되어도 좋다. 이때, 영역(108n)과 중첩되는 부분의 불순물 농도는 절연층(110)과 접하는 부분의 농도보다 낮아진다.
여기서, 영역(108n)에서의 불순물은 절연층(110)에 가까울수록 농도가 높아지는 농도 구배를 가지는 것이 바람직하다. 이 경우, 영역(108n)의 상부일수록 저항이 더 낮아지기 때문에, 도전층(120a)(또는 도전층(120b))과의 접촉 저항을 더 효과적으로 저감할 수 있다. 또한 영역(108n) 전체에 걸쳐 균일한 농도로 한 경우와 비교하여 영역(108n) 내의 불순물의 총량을 적게 할 수 있으므로 제작 공정 중의 열 등의 영향으로 인하여 채널 형성 영역으로 확산될 수 있는 불순물의 양을 적게 유지할 수 있다.
또한 영역(110d)의 불순물은 반도체층(108)에 가까울수록 농도가 높아지는 농도 구배를 가지는 것이 바람직하다. 가열에 의하여 산소를 방출할 수 있는 산화물막을 적용한 절연층(110)에서, 상술한 불순물 원소가 첨가된 영역(110d)에서는 다른 영역과 비교하여 산소의 방출을 억제할 수 있다. 그러므로 절연층(110)에서 영역(108n)과의 계면 근방에 위치하는 영역(110d)은 산소에 대한 차단층으로서 기능하고, 영역(108n)에 공급되는 산소를 효과적으로 저감시킬 수 있다.
후술하는 바와 같이, 영역(108n) 및 영역(110d)에 불순물 원소를 첨가하는 처리는, 도전층(112)을 마스크로서 사용하여 수행할 수 있다. 이로써 영역(108n)의 형성과 동시에 영역(110d)을 자기정합(自己整合)적으로 형성할 수 있다.
또한 도 9 등에는, 절연층(110)에서 불순물 농도가 높은 부분이 반도체층(108)과의 계면 근방에 위치하는 것을 과장하여 나타내기 위하여, 영역(110d)을 절연층(110) 내의 반도체층(108) 근방에만 해칭 패턴을 붙여 나타내었지만, 실제로는 절연층(110)의 두께 방향 전체에 걸쳐 상기 불순물 원소가 포함된다.
영역(108n) 및 영역(110d) 각각은 불순물 농도가 1×1019atoms/cm3 이상 1×1023atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이상 5×1022atoms/cm3 이하, 더 바람직하게는 1×1020atoms/cm3 이상 1×1022atoms/cm3 이하인 영역을 포함하는 것이 바람직하다. 또한 영역(108n)은 절연층(110)의 영역(110d)보다 불순물 농도가 높은 부분을 가지면 영역(108n)의 전기 저항을 더 효과적으로 저저항화할 수 있어 바람직하다.
영역(108n) 및 영역(110d)에 포함되는 불순물의 농도는 예를 들어 2차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)이나, X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy) 등의 분석법에 의하여 분석할 수 있다. XPS 분석을 사용하는 경우에는 표면 측 또는 이면 측으로부터의 이온 스퍼터링과 XPS 분석을 조합함으로써 깊이 방향의 농도 분포를 알 수 있다.
또한 영역(108n)에서 불순물 원소는 산화된 상태로 존재하는 것이 바람직하다. 예를 들어 불순물 원소로서 붕소, 인, 마그네슘, 알루미늄, 실리콘 등 산화되기 쉬운 원소를 사용하는 것이 바람직하다. 이러한 산화되기 쉬운 원소는, 반도체층(108) 내의 산소와 결합되어 산화된 상태로 안정적으로 존재할 수 있기 때문에, 나중의 공정에서 높은 온도(예를 들어 400℃ 이상, 600℃ 이상, 또는 800℃ 이상)가 가해진 경우에도, 이탈되는 것이 억제된다. 또한 불순물 원소가 반도체층(108) 내의 산소를 빼앗음으로써, 영역(108n) 내에 많은 산소 결손이 생성된다. 이 산소 결손과 막 내의 수소가 결합되어 캐리어 공급원이 되기 때문에, 영역(108n)은 매우 저항이 낮은 상태가 된다.
또한 나중의 공정에서 높은 온도가 가해지는 처리를 수행하는 경우, 외부나 영역(108n)의 근방의 막으로부터 다량의 산소가 영역(108n)에 공급되면, 저항이 높아지는 경우가 있다. 그러므로 높은 온도가 가해지는 처리를 수행하는 경우에는, 산소에 대한 배리어성이 높은 절연층(116)으로 덮은 상태에서 처리를 하는 것이 바람직하다.
또한 영역(110d)에서도 불순물 원소는 산화된 상태로 존재하는 것이 바람직하다. 이러한 산화되기 쉬운 원소는 절연층(110) 내의 산소와 결합되어 산화된 상태로 안정적으로 존재할 수 있기 때문에, 나중의 공정에서 높은 온도가 가해진 경우에도 이탈이 억제된다. 또한 특히 절연층(110) 내에 가열에 의하여 이탈될 수 있는 산소(과잉 산소라고도 함)가 포함되는 경우에는, 상기 과잉 산소와 불순물 원소가 결합되어 안정화되기 때문에, 영역(110d)으로부터 영역(108n)에 산소가 공급되는 것을 억제할 수 있다. 또한 산화된 상태의 불순물 원소가 포함되는 영역(110d)은 산소가 확산되기 어려운 상태가 되기 때문에, 영역(110d)보다 위쪽으로부터 상기 영역(110d)을 통하여 영역(108n)에 산소가 공급되는 것을 방지할 수도 있다.
예를 들어 불순물 원소로서 붕소를 사용한 경우, 영역(108n) 및 영역(110d)에 포함되는 붕소는 산소와 결합된 상태로 존재할 수 있다. 이것은 XPS 분석에서 B2O3 결합에 기인하는 스펙트럼 피크가 관측되는 것으로부터 확인할 수 있다. 또한 XPS 분석에서, 붕소 원소가 단체로 존재하는 상태에 기인하는 스펙트럼 피크가 관측되지 않거나, 또는 측정 하한의 백그라운드 노이즈에 묻힐 정도로 피크 강도가 매우 작아진다.
절연층(116) 및 절연층(118)은 트랜지스터(200)를 보호하는 보호층으로서 기능한다. 또한 절연층(116) 및 절연층(118) 중 어느 한쪽은, 절연층(110)으로부터 방출될 수 있는 산소가 외부로 확산되는 것을 방지하는 기능을 가지는 것이 바람직하다. 예를 들어 산화물 또는 질화물 등의 무기 절연 재료를 사용할 수 있다. 더 구체적인 예로서는 질화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화 알루미늄, 산화 하프늄, 하프늄 알루미네이트 등의 무기 절연 재료를 사용할 수 있다.
또한 여기서는 보호층을 절연층(116)과 절연층(118)의 적층 구조로 하는 경우를 제시하였지만, 절연층(116) 및 절연층(118) 중 어느 한쪽은 불필요하면 제공하지 않아도 된다.
여기서, 반도체층(108), 및 반도체층(108) 내에 형성될 수 있는 산소 결손에 대하여 설명한다.
반도체층(108)에 형성되는 산소 결손은 트랜지스터 특성에 영향을 미치기 때문에 문제가 된다. 예를 들어 반도체층(108) 내에 산소 결손이 형성되면, 상기 산소 결손과 수소가 결합되어 캐리어 공급원이 될 수 있다. 반도체층(108) 내에 캐리어 공급원이 생성되면, 트랜지스터(200)의 전기 특성의 변동, 대표적으로는 문턱 전압의 변동이 발생한다. 따라서 반도체층(108)에서 산소 결손은 적을수록 바람직하다.
그래서 본 발명의 일 형태는 반도체층(108) 근방의 절연막, 구체적으로는 반도체층(108) 위쪽에 위치하는 절연층(110) 및 아래쪽에 위치하는 절연층(103)이 산화물막을 포함한다. 제작 공정 중의 열 등에 의하여 절연층(103) 및 절연층(110)으로부터 반도체층(108)으로 산소를 이동시킴으로써, 반도체층(108) 내의 산소 결손을 저감할 수 있다.
또한 반도체층(108)은 In의 원자수비가 M의 원자수비보다 높은 영역을 가지는 것이 바람직하다. In의 원자수비가 높을수록 트랜지스터의 전계 효과 이동도를 향상시킬 수 있다.
여기서, In, Ga, Zn을 포함하는 금속 산화물의 경우, In과 산소의 결합력은 Ga과 산소의 결합력보다 약하기 때문에, In의 원자수비가 높은 경우에는 금속 산화물막 내에 산소 결손이 형성되기 쉽다. 또한 Ga 대신에, 위에서 M으로서 나타낸 금속 원소를 사용한 경우에도 같은 경향이 있다. 금속 산화물막 내에 산소 결손이 많이 존재하면, 트랜지스터의 전기 특성의 저하나 신뢰성 저하가 발생한다.
그러나 본 발명의 일 형태에서는 금속 산화물을 포함하는 반도체층(108) 내에 매우 많은 산소를 공급할 수 있기 때문에, In의 원자수비가 높은 금속 산화물 재료를 사용할 수 있다. 이로써, 전계 효과 이동도가 매우 높고, 전기 특성이 안정적이고, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
예를 들어, In의 원자수비가 M의 원자수비의 1.5배 이상, 2배 이상, 3배 이상, 3.5배 이상, 또는 4배 이상인 금속 산화물을 적합하게 사용할 수 있다.
특히 반도체층(108)의 In, M, 및 Zn의 원자수비를 In:M:Zn=5:1:6 또는 그 근방(In이 5인 경우, M이 0.5 이상 1.5 이하이며 Zn이 5 이상 7 이하임을 포함함)으로 하는 것이 바람직하다. 또는 In, M, 및 Zn의 원자수비를 In:M:Zn=4:2:3 또는 그 근방으로 하는 것이 바람직하다. 또한 반도체층(108)의 조성으로서 반도체층(108)의 In, M, 및 Zn의 원자수비를 대략 같게 하여도 좋다. 즉, In, M, 및 Zn의 원자수비가 In:M:Zn=1:1:1 또는 그 근방인 재료를 포함하여도 좋다.
예를 들어 전계 효과 이동도가 높은 상기 트랜지스터를 게이트 신호를 생성하는 게이트 드라이버에 사용함으로써, 베젤이 좁은(슬림베젤이라고도 함) 표시 장치를 제공할 수 있다. 또한 전계 효과 이동도가 높은 상기 트랜지스터를 소스 드라이버(특히, 소스 드라이버가 가지는 시프트 레지스터의 출력 단자에 접속되는 디멀티플렉서)에 사용함으로써, 표시 장치에 접속되는 배선수가 적은 표시 장치를 제공할 수 있다.
또한 반도체층(108)이 In의 원자수비가 M의 원자수비보다 높은 영역을 가져도, 반도체층(108)의 결정성이 높으면 전계 효과 이동도가 낮아지는 경우가 있다. 반도체층(108)의 결정성은 예를 들어 X선 회절(XRD: X-Ray Diffraction)을 사용하여 분석하거나, 또는 투과형 전자 현미경(TEM: Transmission Electron Microscope)을 사용하여 분석함으로써 해석할 수 있다.
여기서, 반도체층(108)에 혼입되는 수소 또는 수분 등의 불순물은 트랜지스터 특성에 영향을 미치기 때문에 문제가 된다. 따라서 반도체층(108)에서는 수소 또는 수분 등의 불순물이 적을수록 바람직하다. 불순물 농도가 낮고 결함 준위 밀도가 낮은 금속 산화물막을 사용함으로써, 전기 특성이 우수한 트랜지스터를 제작할 수 있어 바람직하다. 불순물 농도를 낮게 하고, 결함 준위 밀도를 낮게(산소 결손을 적게) 함으로써, 막 내의 캐리어 밀도를 낮게 할 수 있다. 이러한 금속 산화물막을 반도체층에 사용한 트랜지스터는, 문턱 전압이 음이 되는 전기 특성(노멀리 온이라고도 함)을 가지는 경우가 적다. 또한 이러한 금속 산화물막을 사용한 트랜지스터는 오프 전류가 현저히 낮은 특성을 가질 수 있다.
또한 반도체층(108)이 2층 이상의 적층 구조를 가져도 좋다.
예를 들어, 조성이 다른 2개 이상의 금속 산화물막이 적층된 반도체층(108)을 사용할 수 있다. 예를 들어, In-M-Zn 산화물을 사용한 경우에는, In, M, 및 Zn의 원자수비가 In:M:Zn=5:1:6, In:M:Zn=4:2:3, In:M:Zn=1:1:1, In:M:Zn=2:2:1, In:M:Zn=1:3:4, In:M:Zn=1:3:2, 또는 이들의 근방인 스퍼터링 타깃을 사용하여 형성되는 막 중 2개 이상을 적층시켜 사용하는 것이 바람직하다.
또한 결정성이 다른 2개 이상의 금속 산화물막이 적층된 반도체층(108)을 사용할 수 있다. 이 경우, 같은 산화물 타깃을 사용하고 성막 조건을 다르게 함으로써 대기에 노출되지 않고 연속적으로 형성되는 것이 바람직하다.
예를 들어, 먼저 형성하는 제 1 금속 산화물막의 성막 시의 산소 유량비를, 나중에 형성하는 제 2 금속 산화물막의 성막 시의 산소 유량비보다 낮게 한다. 또는 제 1 금속 산화물막의 성막 시에 산소를 흘리지 않는 조건으로 한다. 이로써, 제 2 금속 산화물막의 성막 시에 산소를 효과적으로 공급할 수 있다. 또한 제 1 금속 산화물막을 제 2 금속 산화물막보다 결정성이 낮고 전기 전도성이 높은 막으로 할 수 있다. 한편, 상부에 제공되는 제 2 금속 산화물막을 제 1 금속 산화물막보다 결정성이 높은 막으로 함으로써, 반도체층(108)의 가공 시나 절연층(110)의 성막 시의 대미지를 억제할 수 있다.
더 구체적으로는, 제 1 금속 산화물막의 성막 시의 산소 유량비를 0% 이상 50% 미만, 바람직하게는 0% 이상 30% 이하, 더 바람직하게는 0% 이상 20% 이하, 대표적으로는 10%로 한다. 또한 제 2 금속 산화물막의 성막 시의 산소 유량비를 50% 이상 100% 이하, 바람직하게는 60% 이상 100% 이하, 더 바람직하게는 80% 이상 100% 이하, 더욱 바람직하게는 90% 이상 100% 이하, 대표적으로는 100%로 한다. 또한 제 1 금속 산화물막과 제 2 금속 산화물막 간에서 성막 시의 압력, 온도, 전력 등의 조건을 다르게 하여도 좋지만, 산소 유량비 이외의 조건을 같게 하면 성막 공정에 걸리는 시간을 단축할 수 있어 바람직하다.
이와 같은 구성으로 함으로써, 전기 특성이 우수하며 신뢰성이 높은 트랜지스터(200)를 실현할 수 있다.
여기까지가 구성예 1에 대한 설명이다.
[구성예 2]
이하에서는 상기 구성예 1과 일부의 구성이 다른 트랜지스터의 구성예에 대하여 설명한다. 또한 이하에서는 상기 구성예 1과 중복되는 부분은 설명을 생략하는 경우가 있다. 또한 이하에서 제시하는 도면에서, 상기 구성예와 같은 기능을 가지는 부분에 대해서는 해칭 패턴을 같게 하고, 부호를 붙이지 않은 경우도 있다.
도 10의 (A)는 트랜지스터(200A)의 상면도이고, 도 10의 (B)는 트랜지스터(200A)의 채널 길이 방향의 단면도이고, 도 10의 (C)는 트랜지스터(200A)의 채널 폭 방향의 단면도이다.
트랜지스터(200A)는 기판(109)과 절연층(103) 사이에 도전층(107)을 가진다는 점에서 구성예 1에서 예시한 트랜지스터(100)와 주로 다르다. 도전층(107)은 반도체층(108) 및 도전층(112)과 중첩되는 영역을 가진다.
트랜지스터(200A)에서, 도전층(107)은 제 1 게이트 전극(보텀 게이트 전극이라고도 함)으로서의 기능을 가지고, 도전층(112)은 제 2 게이트 전극(톱 게이트 전극이라고도 함)으로서의 기능을 가진다. 또한 절연층(103)의 일부는 제 1 게이트 절연층으로서 기능하고, 절연층(110)의 일부는 제 2 게이트 절연층으로서 기능한다.
반도체층(108)에서 도전층(112) 및 도전층(107) 중 적어도 한쪽과 중첩되는 부분은 채널 형성 영역으로서 기능한다. 또한 이하에서는 설명을 용이하게 하기 위하여, 반도체층(108)에서 도전층(112)과 중첩되는 부분을 채널 형성 영역이라고 하는 경우가 있지만, 실제로는 도전층(112)과 중첩되지 않고 도전층(107)과 중첩되는 부분(영역(108n)을 포함하는 부분)에도 채널이 형성될 수 있다.
또한 도 10의 (C)에 도시된 바와 같이, 도전층(107)은 금속 산화물층(114), 절연층(110), 및 절연층(103)에 제공된 개구부(142)를 통하여 도전층(112)에 전기적으로 접속되어도 좋다. 이 경우, 도전층(107) 및 도전층(112)에는 같은 전위를 공급할 수 있다.
도전층(107)에는 도전층(112), 도전층(120a), 또는 도전층(120b)과 같은 재료를 사용할 수 있다. 특히 도전층(107)에 구리를 포함하는 재료를 사용하면, 배선 저항을 저감할 수 있어 바람직하다.
또한 도 10의 (A) 및 (C)에 도시된 바와 같이, 채널 폭 방향에서 도전층(112) 및 도전층(107)은 반도체층(108)의 단부보다 외측으로 돌출되는 것이 바람직하다. 이 경우, 도 10의 (C)에 도시된 바와 같이, 반도체층(108)의 채널 폭 방향의 전체가 절연층(110)과 절연층(103)을 개재하여 도전층(112)과 도전층(107)으로 덮인 구성이 된다.
이러한 구성으로 함으로써, 반도체층(108)을 한 쌍의 게이트 전극에 의하여 발생하는 전계로 전기적으로 둘러쌀 수 있다. 이때 특히 도전층(107)과 도전층(112)에 같은 전위를 공급하는 것이 바람직하다. 이 경우, 반도체층(108)에 채널을 유발시키기 위한 전계를 효과적으로 인가할 수 있기 때문에, 트랜지스터(200A)의 온 전류를 증대시킬 수 있다. 그러므로 트랜지스터(200A)를 미세화할 수도 있다.
또한 도전층(112)과 도전층(107)이 접속되지 않는 구성으로 하여도 좋다. 이 경우, 한 쌍의 게이트 전극 중 한쪽에 정전위를 공급하고, 다른 쪽에 트랜지스터(200A)를 구동하기 위한 신호를 공급하여도 좋다. 이때, 한쪽 게이트 전극에 공급하는 전위에 의하여, 트랜지스터(200A)를 다른 쪽 게이트 전극으로 구동할 때의 문턱 전압을 제어할 수도 있다.
여기까지가 구성예 2에 대한 설명이다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태의 전자 기기에 대하여 도 11의 (A), (B), (C) 및 도 12의 (A), (B), (C), (D), (E)를 사용하여 설명한다.
본 실시형태의 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 가진다. 이에 의하여, 전자 기기의 표시부는 품질이 높은 영상을 표시할 수 있다. 또한 넓은 온도 범위에서 높은 신뢰성으로 표시를 수행할 수 있다.
본 실시형태의 전자 기기의 표시부는 예를 들어 풀 하이비전, 2K, 4K, 8K, 16K, 또는 그 이상의 해상도를 가지는 영상을 표시할 수 있다. 또한 표시부의 화면 크기는, 대각선 20인치 이상, 대각선 30인치 이상, 대각선 50인치 이상, 대각선 60인치 이상, 또는 대각선 70인치 이상으로 할 수 있다.
본 발명의 일 형태의 표시 장치를 사용할 수 있는 전자 기기로서는, 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형의 퍼스널 컴퓨터, 컴퓨터용 등의 모니터, 디지털 사이니지(Digital Signage: 전자 간판), 파친코기 등의 대형 게임기 등 비교적 큰 화면을 구비하는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등을 들 수 있다. 또한 본 발명의 일 형태의 표시 장치는 휴대형 전자 기기, 장착형 전자 기기(웨어러블 기기), VR(Virtual Reality) 기기, AR(Augmented Reality) 기기 등에도 적합하게 사용할 수 있다.
본 발명의 일 형태의 전자 기기는 이차 전지를 가져도 좋고, 비접촉 전력 전송(傳送)을 사용하여 이차 전지를 충전할 수 있는 것이 바람직하다.
이차 전지로서는, 예를 들어 겔 형상의 전해질을 사용하는 리튬 폴리머 전지(리튬 이온 폴리머 전지) 등의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 은 아연 전지 등을 들 수 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써, 표시부에서 영상이나 정보 등의 표시를 수행할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 발명의 일 형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
또한 복수의 표시부를 가지는 전자 기기에서는, 하나의 표시부에 화상 정보를 주로 표시하고, 다른 하나의 표시부에 문자 정보를 주로 표시하는 기능, 또는 복수의 표시부에 시차(視差)를 고려한 화상을 표시함으로써 입체적인 화상을 표시하는 기능 등을 가질 수 있다. 또한 수상부(受像部)를 가지는 전자 기기에서는, 정지 화상 또는 동영상을 촬영하는 기능, 촬영한 화상을 자동 또는 수동으로 보정하는 기능, 촬영한 화상을 기록 매체(외부 또는 전자 기기에 내장됨)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가질 수 있다. 또한 본 발명의 일 형태의 전자 기기가 가지는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다.
도 11의 (A)에 텔레비전 장치(1810)를 도시하였다. 텔레비전 장치(1810)는 표시부(1811), 하우징(1812), 스피커(1813) 등을 가진다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
텔레비전 장치(1810)는 리모트 컨트롤러(1814)에 의하여 조작할 수 있다.
텔레비전 장치(1810)가 수신할 수 있는 방송 전파로서는, 지상파, 또는 위성으로부터 송신되는 전파 등을 들 수 있다. 또한 방송 전파로서, 아날로그 방송, 디지털 방송 등이 있고, 또한 영상 및 음성, 또는 음성만의 방송 등이 있다. 예를 들어, UHF대(약 300MHz 내지 3GHz) 및 VHF대(30MHz 내지 300MHz) 중 특정 주파수 대역에서 송신되는 방송 전파를 수신할 수 있다. 또한 예를 들어, 복수의 주파수 대역에서 수신된 복수의 데이터를 사용함으로써, 전송(轉送) 레이트를 높일 수 있고, 더 많은 정보를 얻을 수 있다. 이로써, 풀 하이비전을 넘는 해상도를 가지는 영상을 표시부(1811)에 표시시킬 수 있다. 예를 들어, 4K, 8K, 16K, 또는 그 이상의 해상도를 가지는 영상을 표시시킬 수 있다.
또한 인터넷이나 LAN(Local Area Network), Wi-Fi(등록 상표) 등의 컴퓨터 네트워크를 통한 데이터 전송 기술에 의하여 송신된 방송의 데이터를 사용하여 표시부(1811)에 표시되는 화상을 생성하는 구성으로 하여도 좋다. 이때, 텔레비전 장치(1810)에 튜너를 가지지 않아도 된다.
도 11의 (B)는 원기둥 형상의 기둥(1822)에 장착된 디지털 사이니지(1820)를 도시한 것이다. 디지털 사이니지(1820)는 표시부(1821)를 가진다.
표시부(1821)가 넓을수록 한번에 제공할 수 있는 정보량을 증가시킬 수 있다. 또한 표시부(1821)가 넓을수록 사람의 눈에 띄기 쉽고, 예를 들어 광고의 홍보 효과를 높일 수 있다.
표시부(1821)에 터치 패널을 적용함으로써, 표시부(1821)에 정지 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
도 11의 (C)는 노트북형의 퍼스널 컴퓨터(1830)를 도시한 것이다. 퍼스널 컴퓨터(1830)는 표시부(1831), 하우징(1832), 터치 패드(1833), 접속 포트(1834) 등을 가진다.
터치 패드(1833)는 포인팅 디바이스나 펜 태블릿 등의 입력 수단으로서 기능하고, 손가락이나 스타일러스 등으로 조작할 수 있다.
또한 터치 패드(1833)에는 표시 소자가 제공된다. 도 11의 (C)에 도시된 바와 같이, 터치 패드(1833)의 표면에 입력 키(1835)를 표시함으로써, 터치 패드(1833)를 키보드로서 사용할 수 있다. 이때, 입력 키(1835)를 터치하였을 때에, 진동에 의하여 촉감을 실현하기 위하여, 진동 모듈이 터치 패드(1833)에 제공되어도 좋다.
도 12의 (A) 및 (B)에 휴대 정보 단말기(800)를 도시하였다. 휴대 정보 단말기(800)는 하우징(801), 하우징(802), 표시부(803), 표시부(804), 및 힌지부(805) 등을 가진다.
하우징(801)과 하우징(802)은 힌지부(805)로 연결되어 있다. 휴대 정보 단말기(800)는 도 12의 (A)에 도시된 바와 같이 접힌 상태로부터 도 12의 (B)에 도시된 바와 같이 하우징(801)과 하우징(802)을 펼칠 수 있다.
예를 들어, 표시부(803) 및 표시부(804)에 문서 정보를 표시할 수 있어, 전자책 단말기로서도 사용할 수 있다. 또한 표시부(803) 및 표시부(804)에 정지 화상이나 동영상을 표시할 수도 있다.
이와 같이, 휴대 정보 단말기(800)는, 휴대할 때에는 접힌 상태로 할 수 있기 때문에 범용성이 우수하다.
또한 하우징(801) 및 하우징(802)에 전원 버튼, 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰 등을 가져도 좋다.
도 12의 (C)에 휴대 정보 단말기의 일례를 도시하였다. 도 12의 (C)에 도시된 휴대 정보 단말기(810)는 하우징(811), 표시부(812), 조작 버튼(813), 외부 접속 포트(814), 스피커(815), 마이크로폰(816), 카메라(817) 등을 가진다.
휴대 정보 단말기(810)는 표시부(812)에 터치 센서를 구비한다. 전화를 걸거나, 또는 문자를 입력하는 등의 다양한 조작은, 손가락이나 스타일러스 등으로 표시부(812)를 터치함으로써 수행할 수 있다.
또한 조작 버튼(813)의 조작에 의하여, 전원의 온/오프 동작이나, 표시부(812)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들어, 메일 작성 화면으로부터 메인 메뉴 화면으로 전환할 수 있다.
또한 휴대 정보 단말기(810) 내부에 자이로 센서 또는 가속도 센서 등의 검출 장치를 제공함으로써, 휴대 정보 단말기(810)의 방향(세로인지 가로인지)을 판단하여 표시부(812)의 화면 표시의 방향을 자동적으로 전환하도록 할 수 있다. 또한 화면 표시의 방향의 전환은 표시부(812)의 터치, 조작 버튼(813)의 조작, 또는 마이크로폰(816)을 사용한 음성 입력 등에 의하여 수행할 수도 있다.
휴대 정보 단말기(810)는 예를 들어 전화기, 수첩, 또는 정보 열람 장치 등 중에서 선택된 하나 또는 복수의 기능을 가진다. 구체적으로는, 스마트폰으로서 사용할 수 있다. 휴대 정보 단말기(810)는 예를 들어 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 동영상 재생, 인터넷 통신, 게임 등의 다양한 애플리케이션을 실행할 수 있다.
도 12의 (D)에 카메라의 일례를 도시하였다. 카메라(820)는 하우징(821), 표시부(822), 조작 버튼(823), 셔터 버튼(824) 등을 가진다. 또한 카메라(820)에는 탈착 가능한 렌즈(826)가 장착되어 있다.
여기서는 카메라(820)로서 렌즈(826)를 하우징(821)으로부터 떼어 내어 교환할 수 있는 구성으로 하였지만, 렌즈(826)와 하우징(821)이 일체가 되어 있어도 좋다.
카메라(820)는 셔터 버튼(824)을 누름으로써 정지 화상 또는 동영상을 촬상할 수 있다. 또한 표시부(822)는 터치 패널로서의 기능을 가지고, 표시부(822)를 터치함으로써 촬상할 수도 있다.
또한 카메라(820)는 스트로보 장치나 뷰파인더 등을 별도로 장착할 수 있다. 또는 이들이 하우징(821)에 제공되어 있어도 좋다.
도 12의 (E)에, 본 발명의 일 형태의 표시 장치를 차재용 디스플레이로서 탑재한 일례를 도시하였다. 표시부(832) 및 표시부(833)는 내비게이션 정보, 스피드 미터나 태코미터, 주행 거리, 연료계, 기어 상태, 에어컨디셔너의 설정 등을 표시함으로써 다양한 정보를 제공할 수 있다. 표시는 사용자의 취향에 맞추어 적절히 그 표시 항목이나 레이아웃을 변경할 수 있다. 본 발명의 일 형태의 표시 장치는 넓은 온도 범위에서 사용될 수 있고, 저온 환경 및 고온 환경 중 어느 환경에서도 높은 신뢰성으로 표시를 수행할 수 있다. 따라서, 본 발명의 일 형태의 표시 장치를 차재용 디스플레이로서 이용함으로써 주행의 안전성을 높일 수 있다.
도 13의 (A), (B) 및 도 14의 (A), (B)에는 본 발명의 일 형태의 표시 장치를 적용한 표시 시스템을 도시하였다.
도 13의 (A)는 표시 시스템의 사시도를 도시한 것이고, 표시 시스템은 표시 장치(910), 표시 장치(910)의 후방에 배치된 촬상 장치(911)를 가진다. 표시 장치(910)의 제 1 표시면(912)에는, 상대방의 영상이 표시되어 있다. 도 13의 (A), (B)에 도시된 표시 시스템을 영상 통화 장치라고 부르는 경우가 있다.
표시 장치(910)는 가시광을 투과시키는 기능을 가지기 때문에, 표시 장치(910)의 후방에 배치된 촬상 장치(911)를 사용하여 대화자(913)의 촬상을 수행할 수 있다.
대화자(913)는 제 1 표시면(912) 측에 있고, 영상의 상대방과 시선을 맞추도록 제 1 표시면을 시인한다. 또한 촬상 장치(911)에서, 구체적으로는 촬영 렌즈(914)가 대화자(913)의 시선상에 배치되어 있다. 이때 촬상 장치(911)는 대화자(913)의 촬상이 가능한 거리의 범위에서 초점을 대화자(913)에 맞추어 배치될 필요가 있다.
도 13의 (B)에는 영상 통화 장치의 상면도를 도시하고, 표시 장치(910), 촬상 장치(911), 제 1 표시면(912)을 도시하였다. 대화자(913)가 제 1 표시면(912)을 마주 봄으로써, 촬상 장치(911)가 촬상하는 화상에서 상대방의 대화자는 대화자(913)와 시선을 맞출 수 있다.
또한 본 표시 시스템은 제 1 표시면(912)에 표시된 화상을 보면서 표시 장치(910)의 후방의 정보를 얻을 수도 있다. 도 14의 (A)에 도시된 예에서는, 대화자(913)는 제 1 표시면(912)에 표시된 영상을 보면서 표시 장치(910)의 후방에 있는 통행자(915)의 모습을 관찰할 수 있다. 도 14의 (B)는 도 14의 (A)에 대응하는 상면도를 도시한 것이다. 또한 도 14의 (A)에 도시된 구성은 촬상 장치를 가지지 않아도 된다. 도 14의 (A), (B)에 도시된 바와 같이, 본 표시 시스템은 제 1 표시면(912)에 표시된 화상과 그 후방의 정보를 합성시킨 화상을 얻을 수 있다.
이상과 같이, 본 발명의 일 형태의 표시 장치를 적용하여 전자 기기를 얻을 수 있다. 표시 장치의 적용 범위는 매우 넓고 다양한 분야의 전자 기기에 적용할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
FPCa: 플렉시블 프린트 회로 기판, FPCb: 플렉시블 프린트 회로 기판, GD_L: 게이트 드라이버, GD_R: 게이트 드라이버, GL_m: 주사선, GL_m+1: 주사선, IC: 집적 회로, P: 영역, SL_n: 신호선, TCOM: 공통 배선, VCOM: 공통 배선, 10: 표시 장치, 11: 화소, 11a: 화소, 11b: 화소, 30: 백라이트 유닛, 31: 기판, 32: 기판, 33: 발광 소자, 34: 확산판, 35: 프린트 기판, 36: 경로, 37: 경로, 38: 차광층, 39: 도광판, 41: 도전층, 42: 액정층, 43b: 도전층, 43c: 도전층, 44: 절연층, 46a: 도전층, 46b: 도전층, 46c: 도전층, 46d: 도전층, 61: 편광판, 63: 편광판, 100: 표시 영역, 101: 트랜지스터, 102: 트랜지스터, 103: 절연층, 104: 용량 소자, 105: 용량 소자, 106: 액정 소자, 107: 도전층, 108: 반도체층, 108n: 영역, 109: 기판, 110: 절연층, 110d: 영역, 111: 영역, 112: 도전층, 116: 절연층, 118: 절연층, 120a: 도전층, 120b: 도전층, 121: 배선, 122: 배선, 124: 배선, 125: 배선, 135: 오버코트, 141: 접착층, 141a: 개구부, 141b: 개구부, 172: FPC, 200: 트랜지스터, 200A: 트랜지스터, 211: 절연층, 213: 절연층, 214: 절연층, 215: 절연층, 221a: 도전층, 221b: 도전층, 222a: 도전층, 222c: 도전층, 223a: 도전층, 223b: 도전층, 225: 절연층, 231a: 반도체층, 231a_1: 반도체층, 231a_m: 반도체층, 231ai: 영역, 231an: 저저항 영역, 231b: 반도체층, 242: 접속체

Claims (5)

  1. 표시 장치로서,
    트랜지스터와, 제 1 도전층과, 제 2 도전층과, 제 3 도전층을 가지고,
    상기 트랜지스터의 채널 폭은 30μm 이상 1000μm 이하이고,
    상기 트랜지스터는 복수의 반도체층을 가지고,
    상기 복수의 반도체층의 개수는 2보다 많고 50 이하이고,
    상기 복수의 반도체층 각각은 채널 형성 영역, 제 1 영역, 및 제 2 영역을 가지고,
    상기 복수의 반도체층 각각에서, 상면에서 보았을 때 상기 채널 형성 영역은 상기 제 1 영역과 상기 제 2 영역 사이에 끼워지도록 배치되고,
    상기 복수의 반도체층 각각이 가지는 상기 채널 형성 영역은 금속 산화물을 가지고,
    상기 금속 산화물은 적어도 인듐 또는 아연을 가지고,
    상기 복수의 반도체층 각각이 가지는 상기 채널 형성 영역은 상기 제 1 도전층과 중첩되는 영역을 가지고,
    상기 제 1 영역은 상기 제 2 도전층과 중첩되며 상기 제 1 도전층과 중첩되지 않고,
    상기 제 2 영역은 상기 제 3 도전층과 중첩되며 상기 제 1 도전층과 중첩되지 않고,
    상기 제 3 도전층은 가시광을 투과시키는 기능을 가지고,
    적층된 상태의 상기 제 2 영역과 상기 제 3 도전층은 가시광을 투과시키는 기능을 가지는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 복수의 반도체층 각각이 가지는 상기 채널 형성 영역의 폭은 2μm 이상 300μm 이하인, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 영역은 상기 트랜지스터의 소스 영역 및 드레인 영역 중 한쪽으로서 기능하고,
    상기 제 2 영역은 상기 트랜지스터의 소스 영역 및 드레인 영역 중 다른 쪽으로서 기능하고,
    상기 제 1 영역 및 상기 제 2 영역은 상기 채널 형성 영역보다 전기 저항이 낮고,
    상기 제 1 영역 및 상기 제 2 영역은 붕소 또는 인을 가지는, 표시 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    필드 시??셜 구동 방식으로 표시하는 기능을 가지는, 표시 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    액정 소자를 가지고,
    상기 액정 소자는 광 산란형 액정 소자이고,
    상기 액정 소자는 온 상태일 때 광을 산란시키고, 오프 상태일 때 광을 투과시키는, 표시 장치.
KR1020207029518A 2018-03-30 2019-03-22 표시 장치 KR20200139701A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018066787 2018-03-30
JPJP-P-2018-066787 2018-03-30
PCT/IB2019/052328 WO2019186339A1 (ja) 2018-03-30 2019-03-22 表示装置

Publications (1)

Publication Number Publication Date
KR20200139701A true KR20200139701A (ko) 2020-12-14

Family

ID=68059536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207029518A KR20200139701A (ko) 2018-03-30 2019-03-22 표시 장치

Country Status (5)

Country Link
US (2) US11513409B2 (ko)
JP (3) JP7212673B2 (ko)
KR (1) KR20200139701A (ko)
CN (1) CN111902856A (ko)
WO (1) WO2019186339A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640191B2 (en) * 2018-02-14 2023-05-02 Sony Semiconductor Solutions Corporation Display device and electronic apparatus
EP4030413A4 (en) * 2020-05-18 2022-10-26 BOE Technology Group Co., Ltd. DISPLAY DEVICE, DISPLAY DEVICE MANUFACTURING METHOD AND ELECTRONIC DEVICE

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011227477A (ja) 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd フィールドシーケンシャル駆動型表示装置
JP2014052634A (ja) 1999-02-23 2014-03-20 Semiconductor Energy Lab Co Ltd El表示装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160691A (ja) * 1990-11-26 1999-06-18 Seiko Epson Corp 液晶表示素子
JP3084981B2 (ja) * 1992-11-20 2000-09-04 セイコーエプソン株式会社 液晶表示装置及びその製造方法
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
US5650636A (en) 1994-06-02 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
JPH11109349A (ja) * 1997-09-30 1999-04-23 Sony Corp 画像表示装置
JP2002333610A (ja) 2001-05-10 2002-11-22 Sharp Corp 反射型表示装置およびその製造方法
JP3510876B2 (ja) * 2002-01-22 2004-03-29 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
KR20030086168A (ko) 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
TWI381702B (zh) 2003-06-17 2013-01-01 Semiconductor Energy Lab 具有攝像功能之顯示裝置及雙向通訊系統
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI299213B (en) 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP2008197519A (ja) * 2007-02-15 2008-08-28 Toshiba Matsushita Display Technology Co Ltd 表示装置
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9019440B2 (en) * 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102099262B1 (ko) 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
WO2014013961A1 (ja) * 2012-07-19 2014-01-23 シャープ株式会社 液晶表示装置
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2017027012A (ja) 2015-07-24 2017-02-02 株式会社ジャパンディスプレイ 表示装置
KR20170020571A (ko) 2015-08-12 2017-02-23 삼성디스플레이 주식회사 표시 장치
JP6878820B2 (ja) 2015-11-17 2021-06-02 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法
JP2017107114A (ja) 2015-12-11 2017-06-15 セイコーエプソン株式会社 電気光学装置、及び電子機器
CN107104138B (zh) 2016-02-19 2021-04-27 硅显示技术有限公司 氧化物半导体晶体管
JP2017174946A (ja) 2016-03-23 2017-09-28 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP6877910B2 (ja) 2016-08-01 2021-05-26 株式会社ジャパンディスプレイ 表示装置
KR102512925B1 (ko) 2016-11-23 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
CN115578973A (zh) 2017-08-31 2023-01-06 株式会社半导体能源研究所 显示装置及电子设备
WO2019053549A1 (en) 2017-09-15 2019-03-21 Semiconductor Energy Laboratory Co., Ltd. DISPLAY DEVICE AND ELECTRONIC DEVICE
KR20190047365A (ko) * 2017-10-27 2019-05-08 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법
WO2019135137A1 (ja) 2018-01-05 2019-07-11 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US11733574B2 (en) 2018-01-05 2023-08-22 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US11183137B2 (en) 2018-02-23 2021-11-23 Semiconductor Energy Laboratory Co., Ltd. Operation method of display apparatus
JP7317795B2 (ja) 2018-02-23 2023-07-31 株式会社半導体エネルギー研究所 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014052634A (ja) 1999-02-23 2014-03-20 Semiconductor Energy Lab Co Ltd El表示装置
JP2011227477A (ja) 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd フィールドシーケンシャル駆動型表示装置

Also Published As

Publication number Publication date
WO2019186339A1 (ja) 2019-10-03
JPWO2019186339A1 (ja) 2021-04-08
US20210026176A1 (en) 2021-01-28
JP2024037725A (ja) 2024-03-19
US11513409B2 (en) 2022-11-29
JP7389926B2 (ja) 2023-11-30
JP2023058494A (ja) 2023-04-25
CN111902856A (zh) 2020-11-06
US20230088632A1 (en) 2023-03-23
JP7212673B2 (ja) 2023-01-25

Similar Documents

Publication Publication Date Title
KR102643613B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
US10591783B2 (en) Display device, display module, electronic device, and manufacturing method of display device
JP7389926B2 (ja) 表示装置
TWI829661B (zh) 顯示裝置、顯示模組及電子裝置
TW201826353A (zh) 顯示裝置、顯示模組及電子裝置
JPWO2019162808A1 (ja) 表示装置及びその動作方法
KR20200128166A (ko) 표시 장치의 동작 방법
JP7434167B2 (ja) 表示装置
JP7267212B2 (ja) 液晶表示装置
JP2024059675A (ja) 表示装置