JP2023058494A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2023058494A
JP2023058494A JP2023003529A JP2023003529A JP2023058494A JP 2023058494 A JP2023058494 A JP 2023058494A JP 2023003529 A JP2023003529 A JP 2023003529A JP 2023003529 A JP2023003529 A JP 2023003529A JP 2023058494 A JP2023058494 A JP 2023058494A
Authority
JP
Japan
Prior art keywords
conductive layer
region
layer
transistor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023003529A
Other languages
English (en)
Other versions
JP7389926B2 (ja
Inventor
耕平 豊高
Kohei Toyotaka
紘慈 楠
Koji Kusunoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023058494A publication Critical patent/JP2023058494A/ja
Priority to JP2023195748A priority Critical patent/JP2024037725A/ja
Application granted granted Critical
Publication of JP7389926B2 publication Critical patent/JP7389926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】高精細な表示装置を提供する。または、消費電力の低い表示装置を提供する。または、信頼性の高い表示装置を提供する。または、視認性の高い表示装置を提供する。【解決手段】金属酸化物を有するトランジスタと、第1の導電層と、第2の導電層と、第3の導電層と、を有し、トランジスタのチャネル幅は30μm以上1000μm以下であり、トランジスタは2より大きく50以下の半導体層を有し、半導体層のそれぞれは、第1の領域、第2の領域および上面からみて第1の領域と第2の領域に挟まれるチャネル形成領域を有し、チャネル形成領域は第1の導電層と重なる領域を有し、第1の領域は第2の導電層と重なり、かつ第1の導電層と重ならず、第2の領域は第3の導電層と重なり、かつ第1の導電層と重ならず、第3の導電層は可視光を透過する機能を有し、積層された状態の前記第2の領域と前記第3の導電層は可視光を透過する機能を有する表示装置。【選択図】図3

Description

本発明の一態様は、表示装置、表示モジュール、及び電子機器に関する。また、本発明の一態様は特に液晶表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置(例えば、タッチセンサなど)、入出力装置(例えば、タッチパネルなど)、それらの駆動方法、又はそれらの製造方法を一例として挙げることができる。
表示装置として、液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイが広く用いられている。特許文献1には、表記装置の画素部と駆動回路の一例が示されている。
また近年、金属酸化物を用いたトランジスタを表示装置の画素に用いる技術も開発されている。特許文献2には、半導体材料に金属酸化物を用いたトランジスタを、表示装置の画素のスイッチング素子などに用いる技術が開示されている。
特開2014-052634号公報 特開2011-227477号公報
本発明の一態様は、高精細な表示装置を提供することを課題の一とする。または、本発明の一態様は、消費電力の低い表示装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い表示装置を提供することを課題の一とする。または、本発明の一態様は、視認性の高い表示装置を提供することを課題の一とする。
または、本発明の一態様は、開口率が高い液晶表示装置を提供することを課題の一とする。または、本発明の一態様は、高精細な液晶表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はないものとする。明細書、図面、請求項の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタと、第1の導電層と、第2の導電層と、第3の導電層と、を有し、トランジスタのチャネル幅は、30μm以上1000μm以下であり、トランジスタは、複数の半導体層を有し、複数の半導体層の個数は2より大きく50以下であり、複数の半導体層のそれぞれは、チャネル形成領域、第1の領域および第2の領域を有し、複数の半導体層のそれぞれにおいて、チャネル形成領域は、上面からみて、第1の領域と第2の領域に挟まれて配置され、複数の半導体層のそれぞれが有するチャネル形成領域は、金属酸化物を有し、金属酸化物は、少なくともインジウムまたは亜鉛を有し、複数の半導体層のそれぞれが有するチャネル形成領域は、第1の導電層と重なる領域を有し、第1の領域は、第2の導電層と重なり、かつ、第1の導電層と重ならず、第2の領域は、第3の導電層と重なり、かつ、第1の導電層と重ならず、第3の導電層は、可視光を透過する機能を有し、積層された状態の前記第2の領域と前記第3の導電層は可視光を透過する機能を有する表示装置。
また、上記構成において、複数の半導体層のそれぞれが有するチャネル形成領域の幅は、2μm以上300μm以下であることが好ましい。
また、上記構成において、第1の領域はトランジスタのソース領域およびドレイン領域の一方として機能し、第2の領域はトランジスタのソース領域およびドレイン領域の他方として機能し、第1の領域および第2の領域は、チャネル形成領域よりも電気抵抗が低く、第1の領域および第2の領域は、ホウ素またはリンを有することが好ましい。
また、上記構成において、表示装置は、フィールドシーケンシャル駆動方式により表示する機能を有することが好ましい。
また、上記構成において、表示装置は、液晶素子を有し、液晶素子は、光散乱型液晶素子であり、液晶素子は、オン状態のときに光を散乱させ、オフ状態のときに光を透過させることが好ましい。
本発明の一態様により、高精細な表示装置を提供することができる。また、本発明の一態様により、消費電力の低い表示装置を提供することができる。また、本発明の一態様により、信頼性の高い表示装置を提供することができる。また、本発明の一態様により、視認性の高い表示装置を提供することができる。
また、本発明の一態様により、開口率が高い液晶表示装置を提供することができる。また、本発明の一態様により、高精細な液晶表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。明細書、図面、請求項の記載から、これら以外の効果を抽出することが可能である。
表示モジュールの構成の一例を示す図。 (A)は画素の構成の一例を示す回路図。(B)は画素の構成の一例を示す断面図。 (A)は画素の構成の一例を示す上面図。(B)は画素の構成の一例を示す上面図。(C)は画素の一部の構成の一例を示す上面図。(D)は画素の構成の一例を示す上面図。 トランジスタの構成の一例を示す上面図。 (A)は画素の構成の一例を示す回路図。(B)は動作を説明するタイミングチャート。(C)は動作を説明するタイミングチャート。 画素の構成の一例を示す上面図。 (A)は画素の構成の一例を示す断面図。(B)は画素の構成の一例を示す断面図。 (A)はトランジスタの上面図。(B)はトランジスタの断面図。(C)はトランジスタの断面図。 トランジスタの断面図。 (A)はトランジスタの上面図。(B)はトランジスタの断面図。(C)はトランジスタの断面図。 (A)は電子機器の一例を示す図。(B)は電子機器の一例を示す図。(C)は電子機器の一例を示す図。 (A)は電子機器の一例を示す図。(B)は電子機器の一例を示す図。(C)は電子機器の一例を示す図。(D)は電子機器の一例を示す図。(E)は電子機器の一例を示す図。 (A)は表示システムの一例を示す図。(B)は表示システムの一例を示す図。 (A)は表示システムの一例を示す図。(B)は表示システムの一例を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面に開示された位置、大きさ、範囲などに限定されない。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能である。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能である。
(実施の形態1)
本実施の形態では、本発明の一態様の表示装置について図1乃至図7を用いて説明する。
<表示モジュールの上面レイアウト>
図1に、表示モジュールの上面図を示す。
図1に示す表示モジュールは、表示装置と、表示装置に接続された集積回路(IC)及びフレキシブルプリント回路基板(FPCa、FPCb)と、を有する。
表示装置は、表示領域100、ゲートドライバGD_L、及びゲートドライバGD_Rを有する。
表示領域100は、複数の画素11を有し、画像を表示する機能を有する。
画素11は、副画素と呼ぶこともできる。例えば、赤色を呈する副画素、緑色を呈する副画素、及び青色を呈する副画素によって1つの画素ユニットが構成されることで、表示領域100ではフルカラーの表示を行うことができる。なお、副画素が呈する色は、赤、緑、及び青に限られない。画素ユニットには、例えば、白、黄、マゼンタ、またはシアン等の色を呈する副画素を用いてもよい。なお、本明細書等において、副画素を単に画素と記す場合がある。
表示装置は、走査線駆動回路(ゲートドライバ)、信号線駆動回路(ソースドライバ)、及びタッチセンサ用の駆動回路のうち一つまたは複数を内蔵していてもよい。また、これらのうち一つまたは複数が外付けされていてもよい。図1に示す表示装置は、ゲートドライバを内蔵しており、ソースドライバを有する集積回路ICが外付けされている。
ゲートドライバGD_L及びゲートドライバGD_Rのうち、一方は奇数行の画素を制御する機能を有し、他方は偶数行の画素を制御する機能を有する。例えば、m行目の画素は走査線GL_mと接続され、ゲートドライバGD_Lによって制御される。また、m+1行目の画素は走査線GL_m+1と接続され、ゲートドライバGD_Rによって制御される。n列目の信号線SL_nには、ゲートドライバGD_Lと電気的に接続される画素11と、ゲートドライバGD_Rと電気的に接続される画素11と、が交互に接続される。ゲートドライバを互いに対向する二辺に分けて設けることで、1つのゲートドライバに接続される配線のピッチを広くすることができる。また、ゲートドライバを一辺にのみ設ける場合、当該辺側の非表示領域が広くなってしまう。このことから、ゲートドライバを二辺に分けて設けることで、表示装置の各辺の非表示領域を狭くし、狭額縁化できる。
ゲートドライバGD_L及びゲートドライバGD_Rには、フレキシブルプリント回路基板FPCaを介して外部から信号及び電力が供給される。集積回路ICには、フレキシブルプリント回路基板FPCbを介して外部から信号及び電力が供給される。
画素11が有する回路構成の一例について、図2(A)を用いて説明する。図2(A)に示す画素11aは、トランジスタ102および容量素子105を有する。
トランジスタ102のソースまたはドレインの一方は、容量素子105の一方の電極と電気的に接続される。
また、容量素子105に並列、あるいは直列に表示素子が電気的に接続されることが好ましい。表示素子として例えば、液晶素子、有機EL素子、LED素子、MEMS(Micro Electro Mechanical Systems)素子等が挙げられる。
ここで、トランジスタ102のソースまたはドレインの一方および容量素子105の一方の電極が接続されるノードをノードNAとする。
トランジスタ102のゲートは、配線121と電気的に接続される。トランジスタ102のソースまたはドレインの他方は、配線124と電気的に接続される。
配線121は走査線と呼ぶことができ、トランジスタの動作を制御する機能を有する。配線124は、画像信号を供給する信号線としての機能を有する。
トランジスタ102に極めてオフ電流の低いトランジスタを用いることで、ノードNAの電位を長時間保持することができる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ(以下、OSトランジスタ)を用いることができる。
または、画素が有するトランジスタにシリコンをチャネル形成領域に有するトランジスタ(以下、Siトランジスタ)を適用してもよい。Siトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン(代表的には、低温ポリシリコンや、単結晶シリコン)を有するトランジスタなどが挙げられる。
例えば、1フレーム期間ごとに画像信号を書き換える場合、OSトランジスタを用いてもよく、Siトランジスタを用いてもよい。ノードNAの電位を長時間保持する必要がある場合、SiトランジスタよりもOSトランジスタを用いることが好ましい。
<画素の上面レイアウト>
画素11aが有するトランジスタ102および容量素子105の一例について、図2(B)および図3を用いて説明する。
図3(A)はトランジスタ102および容量素子105の上面図の一例を示す。また図2(B)は、図3(A)に示す二点鎖線C-Dに対応する断面を示す。容量素子105は、導電層41等を介してトランジスタ102に電気的に接続される。
トランジスタ102は、半導体層231aと、導電層223aと、導電層221aと、導電層222aと、導電層46cと、を有する。容量素子105は、導電層46bと、導電層41と、2つの導電層に挟まれる絶縁層44と、により構成することができる。導電層223aおよび導電層221aは、ゲート電極として機能することが好ましい。導電層223aは、ゲート絶縁膜として機能する絶縁層225を挟んで半導体層231aと積層して配置され、導電層221aは、ゲート絶縁膜として機能する絶縁層211を挟んで半導体層231aと積層して配置される。導電層223aと導電層221aは、導電層223aと導電層221aに挟まれる層に設けられる開口部303において電気的に接続されてもよい。
ここで図3(A)において、導電層223aと導電層221aは開口部303により電気的に接続され、導電層221aは他の領域、例えば隣接する画素等へ延伸する配線として用いられる。導電層221aではなく導電層223aを配線として用いてもよい。導電層221aは例えば上面からみて、導電層222aと交差する領域を有する。導電層221aを該配線として用いることにより、導電層222aと導電層221aとの間に複数の絶縁層を配置することができ、導電層間の物理的な距離を大きくできるために、ショートがより生じづらい、寄生容量が小さくできる、などの利点がある。
導電層222aは、絶縁層を介して半導体層231a上に配置される。特に、導電層222aは、半導体層231aの低抵抗領域上に配置される。該絶縁層には開口部301が設けられる。導電層222aは、開口部301において、半導体層231aと電気的に接続されることが好ましい。また、導電層222aは、開口部301内を埋めるように設けられることが好ましい。半導体層231aは、導電層223aと重なる領域である領域231aiと、2つの低抵抗領域231anと、を有する。2つの低抵抗領域231anは、上面からみて、導電層223aを挟んで配置される。領域231aiは、チャネル形成領域として機能することが好ましい。2つの低抵抗領域231anの一方はソース領域、他方はドレイン領域として機能することが好ましい。半導体層の低抵抗領域は例えば、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、または希ガスなどの不純物元素を有する。特に、ホウ素またはリンを含むことが好ましい。またこれら元素を2以上含んでいてもよい。
導電層41は、絶縁層を介して導電層46b上、および導電層46c上に配置される。該絶縁層において、導電層46cと重なる領域には開口部304が設けられる。導電層41は、開口部304において、導電層46cと電気的に接続されることが好ましい。また、導電層41は、開口部302を覆うように設けられる。
図3(B)は、図をよりみやすくするため、図3(A)において導電層41を図示しない場合の上面図である。また、図3(C)はさらに導電層222a、導電層46c、導電層46b、開口部301、開口部302等を図示しない場合の上面図である。導電層46cは、絶縁層を介して半導体層231a上に配置される。特に、導電層46cは、半導体層231aの低抵抗領域231an上に配置される。該絶縁層には開口部302が設けられる。導電層46cは、開口部302において、半導体層231aと電気的に接続されることが好ましい。また、導電層46cは、開口部302内を覆うように設けられる。
導電層222aは、トランジスタ102のソースおよびドレインの一方と電気的に接続され、導電層46cはトランジスタ102のソースおよびドレインの他方と電気的に接続される。
トランジスタ102として、OSトランジスタを用いることにより、半導体層231aを可視光を透過する機能を有する構成とすることができる。また、半導体層231a等に不純物元素を含ませることにより、可視光を透過させる機能を保持したまま、半導体層の抵抗を下げることができる。
半導体層231a、導電層46c、導電層46b、および導電層41には可視光を透過する材料を用いることが好ましい。可視光を透過する基板上にトランジスタ102および容量素子105を形成することにより、図3(A)に示す領域111を可視光を透過する機能を有する領域とすることができる。本発明の一態様の構成を用いることにより、上面からみた領域111の面積をより広くすることができる。よって画素の開口率を高めることができる。開口率を高めることで、光取り出し効率(または画素の透過率)を高めることができる。これにより、表示装置の消費電力を低減させることができる。また、表示装置の表示品位を高めることができる。
図3(A)に示すトランジスタ102は、ソースおよびドレインに電気的に接続される配線の一方を導電層222a、他方を導電層46cにより構成することができ、図2(B)に示す断面の通り、それぞれの導電層は、絶縁層を介して異なる層に形成される。それぞれの導電層を同じ層に形成する場合と比較して、上面からみて、導電層間の距離をより小さくできる場合がある。例えば図3(D)に示すように、導電層222aが、上面からみて導電層223aと重なる領域を有することにより、導電層222aの配線幅をより太くすることができる。配線幅を太くすることにより例えば、配線抵抗を減少させることができ、表示装置の性能を高めることができる。
トランジスタ102のチャネル幅を広くすることにより、トランジスタ102の電流駆動能力が向上し、容量素子105への充電速度が向上する。一方、トランジスタ102のチャネル幅を広くすると、画素におけるトランジスタ102の占有面積が高くなり、開口率が低下する場合がある。ここでチャネル幅とは例えば、チャネル形成領域の幅である。
本発明の一態様の構成を用いることにより、トランジスタ102のチャネル幅が広い場合において、より高い開口率を実現できる場合がある。
本発明の一態様の構成を用いることにより容量を大きくすることができる。よって、比誘電率の高い液晶材料を用いた場合においても、優れた応答速度を実現することができる。
トランジスタが有する半導体層は、複数の島状の半導体層により構成されてもよい。図4はトランジスタ102が有する半導体層231aが、複数の島状の半導体層により構成される例を示す。図4に示す半導体層231aは、m個(ここでmは2以上50以下、より好ましくは3以上20以下、さらに好ましくは3以上10以下の整数)の島状の半導体層231a_1乃至231a_mにより構成される。複数の島状の半導体層とすることにより、熱の発散がし易くなる場合がある。よって、トランジスタの動作中の温度上昇を抑制できる場合がある。これにより、トランジスタの信頼性が向上する場合がある。
トランジスタ102のチャネル幅とは例えば、トランジスタ102が有する半導体層において、ゲート電極と重なる領域において、上面からみてソース領域からドレイン領域へ向かう方向と概略垂直な方向の幅である。
トランジスタ102が複数の島状の半導体層を有する場合には、トランジスタ102のチャネル幅は例えば、それぞれの島状の半導体層の幅の総和である。一つあたりの島状の半導体層の幅は例えば2μm以上300μm以下、あるいは3μm以上200μm以下、あるいは5μm以上100μm以下、あるいは10μm以上50μm以下である。また、一つあたりの島状の半導体層の幅は例えば、トランジスタ102のチャネル長の100倍より小さく、より好ましくは50倍より小さく、さらに好ましくは25倍より小さい。
トランジスタ102として図4に示す構成を用いる場合のチャネル幅は例えば、30μm以上1000μm以下、あるいは30μm以上500μm以下、あるいは50μm以上350μm以下である。
<表示装置の構成例>
図5(A)、(B)、(C)、図6および図7(A)、(B)を用いて、画素に、2つのトランジスタと、2つの容量素子と、を有する表示装置の構成例について説明する。
本発明の一態様の表示装置は、画像信号に補正信号を付加するための機能を有する。
当該補正信号は、容量結合によって画像信号に付加され、液晶素子に供給される。したがって、液晶素子では補正された画像を表示することができる。当該補正によって、例えば、液晶素子は、画像信号のみを用いて表現できる階調よりも多くの階調を表現することができる。
また、当該補正によって、ソースドライバの出力電圧よりも高い電圧で、液晶素子を駆動させることができる。画素内で、液晶素子に供給する電圧を所望の値に変えることができるため、既存のソースドライバを利用でき、ソースドライバを新規に設計するコストなどを削減することができる。また、ソースドライバの出力電圧が高くなることを抑制でき、ソースドライバの消費電力を低減することができる。
高い電圧をかけて液晶素子を駆動させることで、表示装置を広い温度範囲で使用することができ、低温環境及び高温環境のいずれにおいても信頼性高く表示を行うことができる。例えば、当該表示装置を車載用またはカメラ用の表示装置として利用することができる。
また、高い電圧をかけて液晶素子を駆動させることができるため、ブルー相を示す液晶など、駆動電圧の高い液晶材料を用いることもでき、液晶材料の選択の幅を広げることができる。
また、高い電圧をかけて液晶素子を駆動させることができるため、液晶素子に印加する電圧を一時的に高くして液晶の配向を速く変化させるオーバードライブ駆動により液晶の応答速度を向上させることもできる。
補正信号は、例えば、外部機器にて生成され、各画素に書き込まれる。補正信号の生成は、外部機器を用いてリアルタイムで行ってもよいし、記録媒体に保存されている補正信号を読み出して画像信号と同期させてもよい。
本発明の一態様の表示装置では、供給する画像信号は変化させず、補正信号を供給した画素で新たな画像信号を生成することができる。外部機器を用いて新しい画像信号そのものを生成する場合に比べて、外部機器にかかる負荷を低減することができる。また、新たな画像信号を画素で生成するための動作は少ないステップで行うことができ、画素数が多く水平期間の短い表示装置でも対応することができる。
<回路>
図5(A)に、画素11bの回路図を示す。
画素11bは、トランジスタ101、トランジスタ102、容量素子104、容量素子105、及び液晶素子106を有する。
トランジスタ101のソースまたはドレインの一方は、容量素子104の一方の電極と電気的に接続される。容量素子104の他方の電極は、トランジスタ102のソースまたはドレインの一方、容量素子105の一方の電極、及び液晶素子106の一方の電極と電気的に接続される。
ここで、トランジスタ101のソースまたはドレインの一方及び容量素子104の一方の電極が接続されるノードをノードNSとする。容量素子104の他方の電極、トランジスタ102のソースまたはドレインの一方、容量素子105の一方の電極、及び液晶素子106の一方の電極が接続されるノードをノードNAとする。
トランジスタ101のゲートは、配線122と電気的に接続される。トランジスタ102のゲートは、配線121と電気的に接続される。トランジスタ101のソースまたはドレインの他方は、配線125と電気的に接続される。トランジスタ102のソースまたはドレインの他方は、配線124と電気的に接続される。
容量素子105の他方の電極及び液晶素子106の他方の電極は、それぞれ、共通配線VCOMおよび共通配線TCOMと電気的に接続される。共通配線VCOMおよび共通配線TCOMにはそれぞれ、任意の電位を供給することができる。
配線121及び配線122はそれぞれ走査線と呼ぶことができ、トランジスタの動作を制御する機能を有する。配線125は、画像信号を供給する信号線としての機能を有する。配線124は、ノードNAにデータを書き込むための信号線としての機能を有する。
図5(A)に示す各トランジスタは、ゲートと電気的に接続されたバックゲートを有するが、バックゲートの接続はこれに限定されない。また、トランジスタにバックゲートを設けなくてもよい。
トランジスタ101を非導通とすることで、ノードNSの電位を保持することができる。また、トランジスタ102を非導通とすることで、ノードNAの電位を保持することができる。また、トランジスタ102を非導通とした状態で、トランジスタ101を介してノードNSに所定の電位を供給することで、容量素子104を介した容量結合により、ノードNSの電位の変化に応じてノードNAの電位を変化させることができる。
画素11bにおいて、配線124からノードNAに書き込まれた補正信号は、配線125から供給される画像信号と容量結合され、液晶素子106に供給される。したがって、液晶素子106では補正された画像を表示することができる。
トランジスタ101に極めてオフ電流の低いトランジスタを用いることで、ノードNSの電位を長時間保持することができる。当該トランジスタには、例えば、OSトランジスタを用いることができる。同様に、トランジスタ102に極めてオフ電流の低いトランジスタを用いることで、ノードNAの電位を長時間保持することができる。極めてオフ電流の低いトランジスタとして、例えば、OSトランジスタが挙げられる。また、画素が有するトランジスタにSiトランジスタを適用してもよい。または、OSトランジスタと、Siトランジスタとの両方を用いてもよい。
または、画素が有するトランジスタにSiトランジスタを適用してもよい。Siトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン(代表的には、低温ポリシリコンや、単結晶シリコン)を有するトランジスタなどが挙げられる。
例えば、1フレーム期間ごとに補正信号及び画像信号を書き換える場合、トランジスタ101及びトランジスタ102には、OSトランジスタを用いてもよく、Siトランジスタを用いてもよい。ノードNSまたはノードNAの電位を長時間保持する必要がある場合、トランジスタ101及びトランジスタ102には、SiトランジスタよりもOSトランジスタを用いることが好ましい。
<タイミングチャート>
図5(B)に示すタイミングチャートを用いて、画素11bにおける補正信号(Vp)をノードNAに書き込む動作を説明する。画像信号(Vs)の補正を目的とする場合、補正信号Vpの書き込みは、フレーム期間毎に行うことが好ましい。なお、配線124に供給される補正信号(Vp)には正または負の任意の信号を用いることができるが、ここでは正の信号が供給される場合を説明する。また、以下の説明においては、高電位を“H”、低電位を“L”で表す。
時刻T1に配線121の電位を“H”、配線122の電位を“L”、配線124の電位を“L”、配線125の電位を“L”とすると、トランジスタ102が導通し、ノードNAの電位は配線124の電位となる。このとき、配線124の電位をリセット電位(例えば“L”)とすることで、液晶素子106の動作をリセットすることができる。
なお、時刻T1より前は、前フレーム期間における液晶素子106の表示動作が行われている状態である。
時刻T2に配線121の電位を“L”、配線122の電位を“H”、配線124の電位を“Vp”、配線125の電位を“L”とすると、トランジスタ101が導通し、容量素子104の一方の電極の電位は“L”となる。当該動作は、後の容量結合動作を行うためのリセット動作である。
時刻T3に配線121の電位を“H”、配線122の電位を“H”、配線124の電位を“Vp”、配線125の電位を“L”とすると、ノードNAに配線124の電位(補正信号(Vp))が書き込まれる。
時刻T4に配線121の電位を“L”、配線122の電位を“H”、配線124の電位を“Vp”、配線125の電位を“L”とすると、トランジスタ102が非導通となり、ノードNAに補正信号(Vp)が保持される。
時刻T5に配線121の電位を“L”、配線122の電位を“L”、配線125の電位を“L”とすると、トランジスタ101が非導通となり、補正信号(Vp)の書き込み動作が終了する。
次に、図5(C)に示すタイミングチャートを用いて、画素11bにおける画像信号(Vs)の補正動作と、液晶素子106の表示動作と、を説明する。なお、配線125には、適切なタイミングで所望の電位が供給されていることとする。
時刻T11に配線121の電位を“L”、配線122の電位を“H”、配線124の電位を“L”とすると、トランジスタ101が導通し、容量素子104の容量結合によりノードNAの電位に配線125の電位が付加される。すなわち、ノードNAは、画像信号(Vs)に補正信号(Vp)が付加された電位(Vs+Vp)’となる。なお、電位(Vs+Vp)’には、配線間容量の容量結合による電位の変動なども含まれる。
時刻T12に配線121の電位を“L”、配線122の電位を“L”、配線124の電位を“L”とすると、トランジスタ101が非導通となり、ノードNAに電位(Vs+Vp)’が保持される。そして、当該電位に応じて液晶素子106で表示動作が行われる。
以上が画像信号(Vs)の補正動作と、液晶素子106の表示動作の説明である。なお、先に説明した補正信号(Vp)の書き込み動作と、画像信号(Vs)の入力動作は連続して行ってもよく、全ての画素に補正信号(Vp)を書き込んだのちに画像信号(Vs)の入力動作を行ってもよい。
なお、補正動作を行わない場合は、画像信号を配線124に供給し、トランジスタ102の導通、非導通を制御することで液晶素子106による表示動作を行ってもよい。このとき、トランジスタ101は常時非導通としてもよいし、配線125に定電位を供給した状態でトランジスタ101を常時導通としてもよい。
図6は、画素11bの上面図の一例を示す。
トランジスタ101およびトランジスタ102として、OSトランジスタを用いることにより、半導体層231aおよび半導体層231bを、可視光を透過する機能を有する構成とすることができる。
図6において、トランジスタ102が有する導電層222aは、導電層223aと重なる領域を有する。
図6に示すトランジスタ101は、半導体層231bと、導電層223bと、導電層221bと、導電層222cと、を有する。容量素子104は、導電層46aと、導電層41と、該2つの導電層に挟まれる絶縁層44と、により構成することができる。導電層41は、容量素子105および容量素子104において共通の電極である。
本発明の一態様の画素において、容量素子104は、容量素子105よりも大きな容量値を有することが好ましい。例えば導電層41と導電層46aが重なる領域の面積は、導電層41と導電層46bが重なる領域の面積より大きいことが好ましい。
また、導電層41と、図7等にて後述する導電層43cと、の2つの電極によっても容量素子が形成される。
導電層223bおよび導電層221bは、ゲート電極として機能することが好ましい。また、導電層223bおよび導電層221bは、間に挟まれる層に設けられる開口部において電気的に接続されてもよい。
導電層222cは、絶縁層を介して半導体層231b上に配置される。特に、導電層222cは、半導体層231bの低抵抗領域上に配置される。導電層222cは、該絶縁層に設けられる開口部において、半導体層231bと電気的に接続されることが好ましい。
導電層46aは、半導体層231bと電気的に接続されることが好ましい。導電層222cおよび導電層46aは、トランジスタ101のソースおよびドレインのいずれか一方と電気的に接続される。
導電層46aおよび半導体層231bは、可視光を透過する機能を有することが好ましい。
ここで、導電層46a、導電層46b、導電層46c、および導電層41は、半導体層231aおよび半導体層231bに比べて、可視光を、より透過しやすい。可視光を、より透過しやすい、とは例えば、可視光の透過率がより高いことを示す。また、半導体層231aおよび半導体層231bが有するチャネル形成領域(例えば領域231ai)は、半導体層231aおよび半導体層231bが有する低抵抗領域(例えば低抵抗領域231an)に比べて、可視光をより透過しやすい場合がある。
図7(A)は、本発明の一態様の画素を有する表示装置10の断面の一例を示す。断面A-Bは、図6に示す二点鎖線A-Bに対応する断面を示す。
図7(A)に示す表示装置10は、基板31、基板31上に設けられるトランジスタ101およびトランジスタ102、両トランジスタ上に設けられる絶縁層213、絶縁層213上に設けられる絶縁層214、絶縁層214上に設けられる絶縁層215を有する。また、表示装置10は、基板上に設けられるFPC172、接続体242、および導電層43bを有する。図7(A)に示す例においては、FPC172は接続体242により導電層43bと電気的に接続される。また、導電層43bは、導電層222a等と同層で形成されることが好ましい。
また、図7(A)に示す表示装置10は、基板31と向かい合うように配置される基板32を有する。基板32において、基板31と向かい合う側の面には遮光層38、オーバーコート135、導電層43cが順に設けられる。
液晶層42は基板31と基板32の間に挟持される。より詳しくは例えば、導電層43cと、導電層41等との間に挟持される。
また表示装置10はスペーサ、配向膜、着色層、等を有してもよい。
また、図7(A)に示す表示装置10は、偏光板61、偏光板63、バックライトユニット30を有する。バックライトユニット30は、発光素子33、拡散板34、導光板39を有する。必要に応じて発光素子33に光拡散用のレンズを設けてもよい。ここで図7(A)においては偏光板61および偏光板63を有する構成としたが、表示装置10は、偏光板61および偏光板63の両方またはいずれかを有さない構成としてもよい。
半導体層231aおよび半導体層231bと接する絶縁層211及び絶縁層225は酸化物絶縁層であることが好ましい。なお、絶縁層211または絶縁層225が積層構造である場合、少なくとも半導体層231a等と接する層が酸化物絶縁層であることが好ましい。これにより、半導体層231a等に酸素欠損が生じることを抑制でき、トランジスタの信頼性を高めることができる。
絶縁層213および絶縁層214のいずれかは窒化物絶縁層であることが好ましい。これにより、半導体層231a等に不純物が入り込むことを抑制でき、トランジスタの信頼性を高めることができる場合がある。
絶縁層215は、平坦化機能を有することが好ましく、例えば、有機絶縁層であることが好ましい。なお、絶縁層215は形成しなくてもよく、絶縁層214上に接して導電層46a等を形成してもよい。
絶縁層211、絶縁層225、絶縁層213、絶縁層214、および絶縁層215は可視光を透過する機能を有することが好ましい。
基板31および基板32は、可視光を透過する機能を有することが好ましい。基板31および基板32の材質などに大きな制限はなく、様々な基板を用いることができる。例えば、ガラス基板、石英基板、サファイア基板、半導体基板、セラミック基板、金属基板、またはプラスチック基板等を用いることができる。
厚さの薄い基板を用いることで、表示装置の軽量化及び薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。
図7(A)に示すバックライトユニット30は、画素の直下に拡散板34を介して導光板39が設けられた構成である。導光板39の端部には発光素子33が設けられる。導光板39は、拡散板34とは逆側の面に凹凸形状を有し、導波した光を当該凹凸形状で散乱して拡散板34の方向に射出することができる。
発光素子33は可視光を射出する機能を有する。
拡散板34の方向に射出された光は、図7(A)に示す経路36および経路37等の経路を経て基板32側に射出される。
経路36では、基板31側から入射した光が絶縁層211、絶縁層225、絶縁層213、絶縁層214、絶縁層215、導電層46a、絶縁層44、導電層41、液晶層42、導電層43c、オーバーコート135を経て基板32側に射出される。
経路37では、基板31側から入射した光が絶縁層211、半導体層231aの低抵抗領域、導電層46c、導電層41、液晶層42、導電層43c、オーバーコート135を経て基板32側に射出される。
発光素子33は、プリント基板35に固定することができる。発光素子33では例えば、RGB各色の発光素子が並ぶように配置される。
表示装置10は、カラー画像を表示することができる。
表示装置10が着色層を有する場合には、バックライトユニット30が有する光源から発せられた光のうち、着色層によって特定の波長領域以外の光が吸収される。これにより、例えば、赤色の画素(副画素)から表示モジュールの外部に射出される光は赤色を呈し、緑色の副画素(副画素)から表示モジュールの外部に射出される光は緑色を呈し、青色の副画素(副画素)から表示モジュールの外部に射出される光は青色を呈する。
また、バックライトユニット30は、3色の発光素子を順次点滅させる構成とすることもできる。表示装置10は、3色の発光素子を順次点滅させるとともに、これと同期させて画素を駆動し、継時加法混色法に基づいてカラー表示を行うことができる。当該駆動方法は、フィールドシーケンシャル駆動とも呼ぶことができる。
フィールドシーケンシャル駆動では、鮮やかなカラー画像を表示することができる。また、滑らかな動画像を表示することができる。また上記駆動方法を用いることで、1つの画素を複数の異なる色の副画素で構成する必要がなく、1つの画素の有効反射面積(有効表示面積、開口率ともいう)を大きくできるため、明るい表示を行うことができる。さらに、画素にカラーフィルタを設ける必要がないため、画素の透過率も向上させることもでき、さらに明るい表示を行うことができる。また、作製工程を簡略化でき、作製コストを低減することができる。
フィールドシーケンシャル駆動方式は、時分割によりカラー表示を行う駆動方式である。具体的には、赤色、緑色、青色等の各色の発光素子を、時間をずらして順次点灯し、これと同期させて画素を駆動し、継時加法混色法に基づいてカラー表示を行う。
フィールドシーケンシャル駆動方式を適用する場合、1つの画素を複数の異なる色の副画素で構成する必要がないため、画素の開口率を大きくすることができる。また、表示装置の高精細化も可能である。また、カラーフィルタなどの着色層を設ける必要がないため、着色層による光の吸収がなく、画素の透過率を向上させることができる。これにより、必要な輝度を少ない電力で得ることができるため、低消費電力化が実現できる。また、表示装置の作製工程を簡略化し、作製コストを低減できる。
フィールドシーケンシャル駆動方式を適用する場合、高いフレーム周波数が求められる。本発明の一態様の表示装置は、1つの画素に2つの容量素子を有するため、画素の保持容量が大きく、液晶素子に高い電圧を供給することができるため、液晶素子の応答速度を向上させることができる。例えば、液晶素子に印加する電圧を一時的に高くして液晶の配向を速く変化させるオーバードライブ駆動により、液晶素子の応答速度を向上させることができる。したがって、本発明の一態様の表示装置は、高いフレーム周波数が求められるフィールドシーケンシャル駆動方式を適用する際に好適な構成であるといえる。
液晶材料の回転粘性係数が小さいと液晶素子の応答を速くできるため、好ましい。具体的には、液晶材料の回転粘性係数が、10mPa・sec以上150mPa・sec以下であることが好ましい。
図7(A)では、バックライトユニット30は導光板39を用いて、基板31側から光を入射させる構成としたが、バックライトユニット30は、基板31に面して、画素の直下に発光素子33を設ける構成としてもよい。例えば面状の発光素子を基板31と向かい合うように設ける構成としてもよい。
図7(B)は、トランジスタ101のソースおよびドレインの一方と電気的に接続される電極を、導電層46cと同層で形成される導電層46dを用いて形成する例を示す。導電層46dは、可視光を透過させる機能を有する。図7(B)においては、導電層46dと重なる半導体層231bも可視光を透過させる機能を有し、半導体層231bと導電層46dとが重なり、かつ導電層223bと重ならない領域においては、バックライトユニット30から射出される光を基板32側へ射出することができる。
<構成要素の材料>
次に、本実施の形態の表示装置及び表示モジュールの各構成要素に用いることができる材料等の詳細について、説明を行う。
表示装置が有する基板の材質などに大きな制限はなく、様々な基板を用いることができる。例えば、ガラス基板、石英基板、サファイア基板、半導体基板、セラミック基板、金属基板、またはプラスチック基板等を用いることができる。
厚さの薄い基板を用いることで、表示装置の軽量化及び薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。
液晶材料には、誘電率の異方性(Δε)が正であるポジ型の液晶材料と、負であるネガ型の液晶材料がある。本発明の一態様では、どちらの材料を用いることもでき、適用するモード及び設計に応じて最適な液晶材料を用いることができる。
表示装置では、様々なモードが適用された液晶素子を用いることができる。例えば、TNモード、FFSモード、IPSモード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、ECB(Electrically Controlled Birefringence)モード、VA-IPSモード、ゲストホストモード等が適用された液晶素子を用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界または斜め方向の電界を含む)によって制御される。液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal)、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
上述の通り、本実施の形態の表示装置は、高い電圧をかけて液晶素子を駆動させることができるため、ブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要であり、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の表示パネルの不良または破損を軽減することができる。
また、液晶素子には、光散乱型液晶素子を用いてもよい。光散乱型液晶素子としては、液晶と高分子の複合材料を有する素子を用いることが好ましい。例えば、高分子分散型液晶(PDLC(Polymer Dispersed Liquid Crystal))素子を用いることができる。または、高分子ネットワーク型液晶(PNLC(Polymer Network Liquid Crystal))素子を用いてもよい。
光散乱型液晶素子は、一対の電極で挟まれる樹脂部の3次元ネットワーク構造中に液晶部が設けられた構造を有する。液晶部に用いる材料としては、例えばネマティック液晶を用いることができる。また、樹脂部としては光硬化樹脂を用いることができる。光硬化樹脂としては、例えば、アクリレート、メタクリレートなどの単官能モノマー、ジアクリレート、トリアクリレート、ジメタクリレート、トリメタクリレートなどの多官能モノマー、または、これらを混合させた重合性化合物を用いることができる。
光散乱型液晶素子は液晶材料の屈折率の異方性を利用し、光を透過または散乱させることにより表示を行う。また、樹脂部も屈折率の異方性を有していてもよい。光散乱型液晶素子に印加される電圧に従って液晶分子が一定方向に配列するとき、ある方向において液晶部と樹脂部の屈折率の差が小さくなり、当該方向に沿って入射する光は液晶部で散乱されることなく透過する。したがって、光散乱型液晶素子は当該方向からは透明な状態に視認される。一方で、印加される電圧に従って液晶分子の配列がランダムとなるとき、液晶部と樹脂部の屈折率の差に大きな変化が生じないため、入射する光は液晶部で散乱される。したがって、光散乱型液晶素子は視認の方向を問わず不透明の状態となる。
光散乱型液晶素子を用いる場合は、配向膜および偏光板が不要となる。
液晶素子として光散乱型液晶素子を用いる場合には例えば、光散乱型液晶素子をオフ状態とする、例えば電圧を印加しない状態とする、あるいは印加電圧の絶対値を小さい状態とするときに光を透過し、オン状態とする、すなわち印加電圧の絶対値をより大きくしたときに光を散乱させるモードで、表示装置を動作させる。当該構成とすることで、ノーマル状態(表示をさせない状態)で透明な表示装置とすることができる。この場合は、光を散乱させる動作を行ったときにカラー表示を行うことができる。このような動作をリバースモードと呼ぶ場合がある。
可視光を透過する導電性材料としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種以上を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム錫酸化物(ITSO)、酸化亜鉛、ガリウムを含む酸化亜鉛などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば酸化グラフェンを含む膜を還元して形成することができる。
また、可視光を透過する導電膜は、酸化物半導体を用いて形成することができる(以下、酸化物半導体を用いて形成された導電膜を酸化物導電層ともいう)。酸化物導電層は、例えば、インジウムを含むことが好ましく、In-M-Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHf)を含むことがさらに好ましい。
酸化物半導体は、膜中の酸素欠損、及び膜中の水素、水等の不純物濃度のうち少なくとも一方によって、抵抗を制御することができる半導体材料である。そのため、酸化物半導体層へ酸素欠損及び不純物濃度の少なくとも一方が増加する処理、または酸素欠損及び不純物濃度の少なくとも一方が低減する処理を選択することによって、酸化物導電層の有する抵抗率を制御することができる。
なお、このように、酸化物半導体を用いて形成された酸化物導電層は、キャリア密度が高く低抵抗な酸化物半導体層、導電性を有する酸化物半導体層、または導電性の高い酸化物半導体層ということもできる。
本実施の形態の表示装置が有するトランジスタは、トップゲート型またはボトムゲート型のいずれの構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体(微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体)のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
例えば、第14族の元素、化合物半導体または酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体またはインジウムを含む酸化物半導体などを半導体層に適用できる。
トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
トランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有することが好ましい。これにより、トランジスタのオフ状態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。このような高速駆動が可能なトランジスタを表示装置に用いることで、表示部のトランジスタと、駆動回路部のトランジスタを同一基板上に形成することができる。すなわち、駆動回路として、別途、シリコンウェハ等により形成された半導体装置を用いる必要がないため、表示装置の部品点数を削減することができる。また、表示部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
ゲートドライバGD_L、GD_Rが有するトランジスタと表示領域100が有するトランジスタは、同じ構造であってもよく、異なる構造であってもよい。ゲートドライバが有するトランジスタは、全て同じ構造であってもよく、2種類以上の構造が組み合わせて用いられていてもよい。同様に、表示領域100が有するトランジスタは、全て同じ構造であってもよく、2種類以上の構造が組み合わせて用いられていてもよい。
表示装置が有する各絶縁層、オーバーコート等に用いることのできる絶縁材料としては、有機絶縁材料または無機絶縁材料を用いることができる。有機絶縁材料としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、及びフェノール樹脂等が挙げられる。無機絶縁層としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等が挙げられる。
トランジスタのゲート、ソース、ドレインのほか、表示装置が有する各種配線及び電極等の導電層は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、及びタングステンなどの金属、並びに、当該金属を主成分とする合金のうち一つまたは複数を用いて、単層構造または積層構造で構成することができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。例えば、導電層を三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、または窒化モリブデンでなる膜を形成し、二層目には、銅、アルミニウム、金または銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、ITO、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、ITSO等の透光性を有する導電性材料を用いてもよい。なお、酸化物半導体の抵抗率を制御することで、酸化物導電層を形成してもよい。
容量素子の誘電体として機能する絶縁層44等には、窒化シリコン膜が好適である。
接着層141としては、熱硬化樹脂、光硬化樹脂、または2液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、またはシロキサン樹脂などを用いることができる。
接続体242としては、例えば、異方性導電フィルム(ACF:Anisotropic Conductive Film)、または異方性導電ペースト(ACP:Anisotropic Conductive Paste)などを用いることができる。
着色層は特定の波長域の光を透過する有色層である。着色層に用いることのできる材料としては、金属材料、樹脂材料、及び顔料または染料が含まれた樹脂材料などが挙げられる。
遮光層38は、例えば、隣接する異なる色の着色層の間に設けられる。例えば、金属材料、または、顔料もしくは染料を含む樹脂材料を用いて形成されたブラックマトリクスを遮光層38として用いることができる。なお、遮光層38は、駆動回路部など、表示部以外の領域にも設けると、導波光などの光漏れを抑制できるため好ましい。
バックライトユニット30には、直下型のバックライト、エッジライト型のバックライト等を用いることができる。光源には、LED(Light Emitting Diode)、有機EL(Electroluminescence)素子等を用いることができる。
表示装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、それぞれ、スパッタリング法、化学気相堆積(CVD:Chemical Vapor Deposition)法、真空蒸着法、パルスレーザー堆積(PLD:Pulsed Laser Deposition)法、原子層成膜(ALD:Atomic Layer Deposition)法等を用いて形成することができる。CVD法の例として、プラズマ化学気相堆積(PECVD:Plasma Enhanced Chemical Vapor Deposition)法及び熱CVD法等が挙げられる。熱CVD法の例として、有機金属化学気相堆積(MOCVD:Metal Organic CVD)法が挙げられる。
表示装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、それぞれ、スピンコート、ディップ、スプレー塗布、インクジェット印刷、ディスペンス、スクリーン印刷、オフセット印刷、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法、ドクターナイフ等のツールにより形成することができる。
表示装置を構成する薄膜は、フォトリソグラフィ法等を用いて加工することができる。または、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。または、ナノインプリント法、サンドブラスト法、もしくはリフトオフ法などにより薄膜を加工してもよい。フォトリソグラフィ法としては、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、がある。
フォトリソグラフィ法において、露光に用いる光としては、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、及びこれらを混合させた光が挙げられる。そのほか、紫外線、KrFレーザ光、またはArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。露光に用いる光としては、極端紫外光(EUV:Extreme Ultra-violet)及びX線等が挙げられる。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウエットエッチング法、サンドブラスト法などを用いることができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態2)
本実施の形態は、本発明の一態様に用いることができるトランジスタの一例を説明する。
[構成例1]
図8(A)は、トランジスタ200の上面図であり、図8(B)は、図8(A)に示す一点鎖線A1-A2における切断面の断面図に相当し、図8(C)は、図8(A)に示す一点鎖線B1-B2における切断面の断面図に相当する。なお、図8(A)において、トランジスタ200の構成要素の一部(ゲート絶縁層等)を省略して図示している。また、一点鎖線A1-A2方向はチャネル長方向、一点鎖線B1-B2方向はチャネル幅方向に相当する。また、トランジスタの上面図については、以降の図面においても図8(A)と同様に、構成要素の一部を省略して図示するものとする。
トランジスタ200は、基板109上に設けられ、絶縁層103、半導体層108、絶縁層110、金属酸化物層114、導電層112、絶縁層116、絶縁層118等を有する。島状の半導体層108は、絶縁層103上に設けられる。絶縁層110は、絶縁層103の上面、半導体層108の上面及び側面に接して設けられる。金属酸化物層114及び導電層112は、絶縁層110上にこの順に積層して設けられ、半導体層108と重畳する部分を有する。絶縁層116は、絶縁層110の上面、金属酸化物層114の側面、及び導電層112の上面及び側面を覆って設けられている。絶縁層118は、絶縁層116を覆って設けられている。
導電層112の一部は、ゲート電極として機能する。絶縁層110の一部は、ゲート絶縁層として機能する。トランジスタ200は、半導体層108上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。
また、図8(A)および(B)に示すように、トランジスタ200は、絶縁層118上に導電層120a及び導電層120bを有していてもよい。導電層120a及び導電層120bはソース電極及びドレイン電極として機能する。導電層120a及び導電層120bは、それぞれ絶縁層118、絶縁層116、及び絶縁層110に設けられた開口部141a及び開口部141bを介して、後述する領域108nに電気的に接続される。
半導体層108は、金属酸化物を含むことが好ましい。
例えば半導体層108は、インジウムと、M(Mは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種)と、亜鉛と、を有すると好ましい。特にMはアルミニウム、ガリウム、イットリウム、またはスズから選ばれた一種または複数種とすることが好ましい。
特に、半導体層108として、インジウム、ガリウム、及び亜鉛を含む酸化物を用いることが好ましい。
半導体層108として、組成の異なる層、または結晶性の異なる層、または不純物濃度の異なる層を積層した積層構造としてもよい。
導電層112、及び金属酸化物層114は、上面形状が互いに概略一致するように加工されている。
なお、本明細書等において「上面形状が概略一致」とは、積層した層と層との間で少なくとも輪郭の一部が重なることをいう。例えば、上層と下層とが、同一のマスクパターン、または一部が同一のマスクパターンにより加工された場合を含む。ただし、厳密には輪郭が重なり合わず、上層の輪郭が下層の内側の輪郭に位置することや、上層の輪郭が下層の輪郭の外側に位置することもあり、この場合も「上面形状が概略一致」という。
絶縁層110と導電層112との間に位置する金属酸化物層114は、絶縁層110に含まれる酸素が導電層112側に拡散することを防ぐバリア膜として機能する。さらに金属酸化物層114は、導電層112に含まれる水素や水が絶縁層110側に拡散することを防ぐバリア膜としても機能する。金属酸化物層114は、例えば少なくとも絶縁層110よりも酸素及び水素を透過しにくい材料を用いることができる。
金属酸化物層114により、導電層112にアルミニウムや銅などの酸素を吸引しやすい金属材料を用いた場合であっても、絶縁層110から導電層112へ酸素が拡散することを防ぐことができる。また、導電層112が水素を含む場合であっても、導電層112から絶縁層110を介して半導体層108へ水素が拡散することを防ぐことができる。その結果、半導体層108のチャネル形成領域におけるキャリア密度を極めて低いものとすることができる。
金属酸化物層114としては、絶縁性材料または導電性材料を用いることができる。金属酸化物層114が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方、金属酸化物層114が導電性を有する場合には、ゲート電極の一部として機能する。
金属酸化物層114として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いると、駆動電圧を低減できるため好ましい。
金属酸化物層114として、例えば酸化インジウム、インジウムスズ酸化物(ITO)、またはシリコンを含有したインジウムスズ酸化物(ITSO)などの、導電性酸化物を用いることもできる。特にインジウムを含む導電性酸化物は、導電性が高いため好ましい。
また、金属酸化物層114として、半導体層108と同一の元素を一以上含む酸化物材料を用いることが好ましい。特に、上記半導体層108に適用可能な酸化物半導体材料を用いることが好ましい。このとき、金属酸化物層114として、半導体層108と同じスパッタリングターゲットを用いて形成した金属酸化物膜を適用することで、装置を共通化できるため好ましい。
または、半導体層108と金属酸化物層114の両方に、インジウム及びガリウムを含む金属酸化物材料を用いる場合、金属酸化物層114に半導体層108の材料よりもガリウムの組成比(含有割合)が高い材料を用いると、金属酸化物層114の、酸素に対するブロッキング性をより高めることができるため好ましい。このとき、半導体層108には、金属酸化物層114の材料よりもインジウムの組成比が高い材料を用いることで、トランジスタ200の電界効果移動度を高めることができる。
また、金属酸化物層114は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化物膜を形成する場合、酸素ガスを含む雰囲気で形成することで、絶縁層110や半導体層108中に好適に酸素を添加することができる。
半導体層108は、導電層112と重畳する領域と、当該領域を挟む一対の低抵抗な領域108nを有する。半導体層108の、導電層112と重畳する領域は、トランジスタ200のチャネル形成領域として機能する。一方、領域108nは、トランジスタ200のソース領域またはドレイン領域として機能する。
また領域108nは、チャネル形成領域よりも低抵抗な領域、キャリア濃度が高い領域、酸素欠陥密度の高い領域、不純物濃度の高い領域、またはn型である領域ともいうことができる。
半導体層108の領域108nは、不純物元素を含む領域である。当該不純物元素としては、例えば水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、ヒ素、アルミニウム、または希ガスなどが挙げられる。なお、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。特に、ホウ素またはリンを含むことが好ましい。またこれら元素を2以上含んでいてもよい。
絶縁層110は、半導体層108のチャネル形成領域と接する領域、すなわち導電層112と重畳する領域を有する。また、絶縁層110は、半導体層108の低抵抗な領域108nと接し、且つ導電層112と重畳しない領域を有する。
また、半導体層108のチャネル形成領域に接する絶縁層103と絶縁層110には、酸化物膜を用いることが好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などの酸化物膜を用いることができる。これにより、トランジスタ200の作製工程における熱処理などで、絶縁層103や絶縁層110から脱離した酸素を半導体層108のチャネル形成領域に供給し、半導体層108中の酸素欠損を低減することができる。
図9に、図8(B)中の一点鎖線で囲った領域Pを拡大した断面図を示している。
絶縁層110は、上述した不純物元素を含む領域110dを有する。領域110dは、少なくとも領域108nとの界面近傍に位置している。また領域110dは、半導体層108が設けられず、且つ導電層112と重畳しない領域において、少なくとも絶縁層103との界面近傍にも位置している。また、図8(B)、(C)および図9に示すように、領域110dは、半導体層108のチャネル形成領域と接する部分には設けられていないことが好ましい。
また、絶縁層103は、絶縁層110と接する界面近傍に、上述した不純物元素を含む領域103dを有している。また図9に示すように、領域103dは、領域108nと接する界面近傍にも設けられていてもよい。このとき、領域108nと重畳する部分の不純物濃度は、絶縁層110と接する部分よりも低い濃度となる。
ここで、領域108nにおける不純物は、絶縁層110に近いほど濃度が高くなるような濃度勾配を有することが好ましい。これにより、領域108nの上部ほど低抵抗となるため、導電層120a(または導電層120b)との接触抵抗をより効果的に低減することができる。また、領域108n全体に亘って均一な濃度とした場合に比べて、領域108n内の不純物の総量を低くできるため、作製工程中の熱などの影響によりチャネル形成領域に拡散しうる不純物の量を低く保つことができる。
また、領域110dにおける不純物は、半導体層108に近いほど濃度が高くなるような濃度勾配を有することが好ましい。加熱により酸素を放出可能な酸化物膜を適用した絶縁層110において、上述した不純物元素が添加された領域110dでは、他の領域に比べて酸素の放出を抑えることができる。そのため、絶縁層110の領域108nとの界面近傍に位置する領域110dは、酸素に対するブロッキング層として機能し、領域108nに供給される酸素を効果的に低減することができる。
後述するように、領域108n及び領域110dに不純物元素を添加する処理は、導電層112をマスクとして行うことができる。これにより、領域108nの形成と同時に、領域110dを自己整合的に形成することができる。
なお、図9等では、絶縁層110の不純物濃度の高い部分が、半導体層108との界面近傍に位置することを誇張して示すために、領域110dを絶縁層110中の半導体層108の近傍にのみハッチングパターンを付して図示しているが、実際には絶縁層110の厚さ方向全体に亘って上記不純物元素が含まれる。
領域108n及び領域110dはそれぞれ、不純物濃度が、1×1019atoms/cm以上、1×1023atoms/cm以下、好ましくは5×1019atoms/cm以上、5×1022atoms/cm以下、より好ましくは1×1020atoms/cm以上、1×1022atoms/cm以下である領域を含むことが好ましい。また、領域108nは、絶縁層110の領域110dよりも、不純物濃度が高い部分を有すると、領域108nの電気抵抗をより効果的に低抵抗化できるため好ましい。
領域108n及び領域110dに含まれる不純物の濃度は、例えば二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)や、X線光電子分光法(XPS:X-ray Photoelectron Spectroscopy)等の分析法により分析することができる。XPS分析を用いる場合には、表面側または裏面側からのイオンスパッタリングとXPS分析を組み合わせることで、深さ方向の濃度分布を知ることができる。
また、領域108nにおいて、不純物元素は酸化した状態で存在していることが好ましい。例えば不純物元素としてホウ素、リン、マグネシウム、アルミニウム、シリコンなどの酸化しやすい元素を用いることが好ましい。このような酸化しやすい元素は、半導体層108中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度(例えば400℃以上、600℃以上、または800℃以上)がかかった場合であっても、脱離することが抑制される。また、不純物元素が半導体層108中の酸素を奪うことで、領域108n中に多くの酸素欠損が生成される。この酸素欠損と、膜中の水素とが結合することでキャリア供給源となるため、領域108nは極めて低抵抗な状態となる。
なお、後の工程で高い温度がかかる処理を行なう際、外部や領域108nの近傍の膜から多量の酸素が領域108nに供給されてしまうと、抵抗が上昇してしまう場合がある。そのため、高い温度のかかる処理を行なう際には、酸素に対するバリア性の高い絶縁層116で覆った状態で処理することが好ましい。
また、領域110dにおいても、不純物元素は酸化した状態で存在していることが好ましい。このような酸化しやすい元素は、絶縁層110中の酸素と結合して酸化した状態で安定に存在しうるため、後の工程で高い温度がかかった場合でも脱離することが抑制される。また特に絶縁層110中に加熱により脱離しうる酸素(過剰酸素ともいう)が含まれる場合には、当該過剰酸素と不純物元素とが結合して安定化するため、領域110dから領域108nへ酸素が供給されることを抑制することができる。また、酸化した状態の不純物元素が含まれる領域110dは、酸素が拡散しにくい状態となるため、領域110dよりも上部から当該領域110dを介して領域108nに酸素が供給されることも防ぐことができる。
例えば、不純物元素としてホウ素を用いた場合、領域108n及び領域110dに含まれるホウ素は酸素と結合した状態で存在しうる。このことは、XPS分析において、B結合に起因するスペクトルピークが観測されることで確認できる。また、XPS分析において、ホウ素元素が単体で存在する状態に起因するスペクトルピークが観測されない、または測定下限のバックグラウンドノイズに埋もれる程度にまでピーク強度が極めて小さくなる。
絶縁層116及び絶縁層118は、トランジスタ200を保護する保護層として機能する。また絶縁層116及び絶縁層118のいずれか一方は、絶縁層110から放出されうる酸素が外部に拡散することを防ぐ機能を有することが好ましい。例えば、酸化物または窒化物などの無機絶縁材料を用いることができる。より具体的な例としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化アルミニウム、酸化ハフニウム、ハフニウムアルミネートなどの無機絶縁材料を用いることができる。
なお、ここでは保護層として絶縁層116と絶縁層118の積層構造とする場合を示したが、絶縁層116及び絶縁層118のいずれか一方は、不要であれば設けなくてもよい。
ここで、半導体層108、及び半導体層108中に形成されうる酸素欠損について説明する。
半導体層108に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層108中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。半導体層108中にキャリア供給源が生成されると、トランジスタ200の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、半導体層108においては、酸素欠損が少ないほど好ましい。
そこで、本発明の一態様においては、半導体層108近傍の絶縁膜、具体的には、半導体層108の上方に位置する絶縁層110、及び下方に位置する絶縁層103が、酸化物膜を含む。作製工程中の熱などにより絶縁層103及び絶縁層110から半導体層108へ酸素を移動させることで、半導体層108中の酸素欠損を低減することが可能となる。
また、半導体層108は、Inの原子数比がMの原子数比より多い領域を有すると好ましい。Inの原子数比が多いほど、トランジスタの電界効果移動度を向上させることができる。
ここで、In、Ga、Znを含む金属酸化物の場合、Inと酸素の結合力は、Gaと酸素の結合力よりも弱いため、Inの原子数比が大きい場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Gaに代えて、上記Mで示す金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。
しかしながら本発明の一態様では、金属酸化物を含む半導体層108中に極めて多くの酸素を供給できるため、Inの原子数比の大きな金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現することができる。
例えば、Inの原子数比が、Mの原子数比に対して1.5倍以上、または2倍以上、または3倍以上、または3.5倍以上、または4倍以上である金属酸化物を、好適に用いることができる。
特に、半導体層108のIn、M、及びZnの原子数の比を、In:M:Zn=5:1:6またはその近傍(Inが5の場合、Mが0.5以上1.5以下であり、且つZnが5以上7以下を含む)とすることが好ましい。または、In、M、及びZnの原子数の比を、In:M:Zn=4:2:3またはその近傍とすると好ましい。また、半導体層108の組成として、半導体層108のIn、M、及びZnの原子数の比を概略等しくしてもよい。すなわち、In、M、及びZnの原子数の比が、In:M:Zn=1:1:1またはその近傍の材料を含んでいてもよい。
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い(狭額縁ともいう)表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、ソースドライバ(特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
なお、半導体層108が、Inの原子数比がMの原子数比より多い領域を有していても、半導体層108の結晶性が高い場合、電界効果移動度が低くなる場合がある。半導体層108の結晶性としては、例えば、X線回折(XRD:X-Ray Diffraction)を用いて分析する、あるいは、透過型電子顕微鏡(TEM:Transmission Electron Microscope)を用いて分析することで解析できる。
ここで、半導体層108に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、半導体層108においては、水素または水分などの不純物が少ないほど好ましい。不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。不純物濃度が低く、欠陥準位密度を低く(酸素欠損を少なく)することで、膜中のキャリア密度を低くすることができる。このような金属酸化物膜を半導体層に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう)になることが少ない。また、このような金属酸化物膜を用いたトランジスタは、オフ電流が著しく小さい特性を得ることができる。
また、半導体層108が、2層以上の積層構造を有していてもよい。
例えば、組成の異なる2以上の金属酸化物膜を積層した半導体層108を用いることができる。例えば、In-M-Zn酸化物を用いた場合に、In、M、及びZnの原子数の比が、In:M:Zn=5:1:6、In:M:Zn=4:2:3、In:M:Zn=1:1:1、In:M:Zn=2:2:1、In:M:Zn=1:3:4、In:M:Zn=1:3:2、またはそれらの近傍であるスパッタリングターゲットで形成する膜のうち、2以上を積層して用いることが好ましい。
また、結晶性の異なる2以上の金属酸化物膜を積層した半導体層108を用いることができる。その場合、同じ酸化物ターゲットを用い、成膜条件を異ならせることで、大気に触れることなく連続して形成されることが好ましい。
例えば、先に形成する第1の金属酸化物膜の成膜時の酸素流量比を、後に形成する第2の金属酸化物膜の成膜時の酸素流量比よりも小さくする。または、第1の金属酸化物膜の成膜時に、酸素を流さない条件とする。これにより、第2の金属酸化物膜の成膜時に、酸素を効果的に供給することができる。また、第1の金属酸化物膜は第2の金属酸化物膜よりも結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる第2の金属酸化物膜を第1の金属酸化物膜よりも結晶性の高い膜とすることで、半導体層108の加工時や、絶縁層110の成膜時のダメージを抑制することができる。
より具体的には、第1の金属酸化物膜の成膜時の酸素流量比を、0%以上50%未満、好ましくは0%以上30%以下、より好ましくは0%以上20%以下、代表的には10%とする。また第2の金属酸化物膜の成膜時の酸素流量比を、50%以上100%以下、好ましくは60%以上100%以下、より好ましくは80%以上100%以下、さらに好ましくは90%以上100%以下、代表的には100%とする。また、第1の金属酸化物膜と第2の金属酸化物膜とで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮することができるため好ましい。
このような構成とすることで、電気特性に優れ、且つ信頼性の高いトランジスタ200を実現できる。
以上が構成例1についての説明である。
[構成例2]
以下では、上記構成例1と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例1と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。
図10(A)は、トランジスタ200Aの上面図であり、図10(B)はトランジスタ200Aのチャネル長方向の断面図であり、図10(C)はトランジスタ200Aのチャネル幅方向の断面図である。
トランジスタ200Aは、基板109と絶縁層103との間に導電層107を有する点で、構成例1で例示したトランジスタ100と主に相違している。導電層107は半導体層108及び導電層112と重畳する領域を有する。
トランジスタ200Aにおいて、導電層107は、第1のゲート電極(ボトムゲート電極ともいう)としての機能を有し、導電層112は、第2のゲート電極(トップゲート電極ともいう)としての機能を有する。また、絶縁層103の一部は第1のゲート絶縁層として機能し、絶縁層110の一部は、第2のゲート絶縁層として機能する。
半導体層108の、導電層112及び導電層107の少なくとも一方と重畳する部分は、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層108の導電層112と重畳する部分をチャネル形成領域と呼ぶ場合があるが、実際には導電層112と重畳せずに、導電層107と重畳する部分(領域108nを含む部分)にもチャネルが形成しうる。
また、図10(C)に示すように、導電層107は、金属酸化物層114、絶縁層110、及び絶縁層103に設けられた開口部142を介して、導電層112と電気的に接続されていてもよい。これにより、導電層107と導電層112には、同じ電位を与えることができる。
導電層107は、導電層112、導電層120a、または導電層120bと同様の材料を用いることができる。特に導電層107に銅を含む材料を用いると、配線抵抗を低減できるため好ましい。
また、図10(A)および(C)に示すように、チャネル幅方向において、導電層112及び導電層107が、半導体層108の端部よりも外側に突出していることが好ましい。このとき、図10(C)に示すように、半導体層108のチャネル幅方向の全体が、絶縁層110と絶縁層103を介して、導電層112と導電層107に覆われた構成となる。
このような構成とすることで、半導体層108を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層107と導電層112に同じ電位を与えることが好ましい。これにより、半導体層108にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ200Aのオン電流を増大させることができる。そのため、トランジスタ200Aを微細化することも可能となる。
なお、導電層112と導電層107とを接続しない構成としてもよい。このとき、一対のゲート電極の一方に定電位を与え、他方にトランジスタ200Aを駆動するための信号を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ200Aを他方のゲート電極で駆動する際のしきい値電圧を制御することもできる。
以上が、構成例2についての説明である。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態3)
本実施の形態では、本発明の一態様の電子機器について、図11(A)、(B)、(C)および図12(A)、(B)、(C)、(D)、(E)を用いて説明する。
本実施の形態の電子機器は、表示部に、本発明の一態様の表示装置を有する。これにより、電子機器の表示部は、高品質な映像を表示することができる。また、広い温度範囲で信頼性高く表示を行うことができる。
本実施の形態の電子機器の表示部には、例えばフルハイビジョン、2K、4K、8K、16K、またはそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズは、対角20インチ以上、対角30インチ以上、対角50インチ以上、対角60インチ以上、または対角70インチ以上とすることができる。
本発明の一態様の表示装置を用いることができる電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様の表示装置は、携帯型の電子機器、装着型の電子機器(ウェアラブル機器)、VR(Virtual Reality)機器、AR(Augmented Reality)機器などにも好適に用いることができる。
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池(リチウムイオンポリマー電池)等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。
さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部または電子機器に内蔵)に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。
図11(A)に、テレビジョン装置1810を示す。テレビジョン装置1810は、表示部1811、筐体1812、スピーカ1813等を有する。さらに、LEDランプ、操作キー(電源スイッチ、または操作スイッチを含む)、接続端子、各種センサ、マイクロフォン等を有することができる。
テレビジョン装置1810は、リモコン操作機1814により、操作することができる。
テレビジョン装置1810が受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられる。また放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、または音声のみの放送などがある。例えばUHF帯(約300MHz~3GHz)またはVHF帯(30MHz~300MHz)のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示部1811に表示させることができる。例えば、4K、8K、16K、またはそれ以上の解像度を有する映像を表示させることができる。
また、インターネットやLAN(Local Area Network)、Wi-Fi(登録商標)などのコンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、表示部1811に表示する画像を生成する構成としてもよい。このとき、テレビジョン装置1810にチューナーを有さなくてもよい。
図11(B)は円柱状の柱1822に取り付けられたデジタルサイネージ1820を示している。デジタルサイネージ1820は、表示部1821を有する。
表示部1821が広いほど、一度に提供できる情報量を増やすことができる。また、表示部1821が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
表示部1821にタッチパネルを適用することで、表示部1821に静止画または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
図11(C)はノート型のパーソナルコンピュータ1830を示している。パーソナルコンピュータ1830は、表示部1831、筐体1832、タッチパッド1833、接続ポート1834等を有する。
タッチパッド1833は、ポインティングデバイスや、ペンタブレット等の入力手段として機能し、指やスタイラス等で操作することができる。
また、タッチパッド1833には表示素子が組み込まれている。図11(C)に示すように、タッチパッド1833の表面に入力キー1835を表示することで、タッチパッド1833をキーボードとして使用することができる。このとき、入力キー1835に触れた際に、振動により触感を実現するため、振動モジュールがタッチパッド1833に組み込まれていてもよい。
図12(A)および(B)に、携帯情報端末800を示す。携帯情報端末800は、筐体801、筐体802、表示部803、表示部804、及びヒンジ部805等を有する。
筐体801と筐体802は、ヒンジ部805で連結されている。携帯情報端末800は、図12(A)に示すように折り畳んだ状態から、図12(B)に示すように筐体801と筐体802を開くことができる。
例えば表示部803及び表示部804に、文書情報を表示することができ、電子書籍端末としても用いることができる。また、表示部803及び表示部804に静止画像や動画像を表示することもできる。
このように、携帯情報端末800は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
なお、筐体801及び筐体802には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
図12(C)に携帯情報端末の一例を示す。図12(C)に示す携帯情報端末810は、筐体811、表示部812、操作ボタン813、外部接続ポート814、スピーカ815、マイク816、カメラ817等を有する。
携帯情報端末810は、表示部812にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部812に触れることで行うことができる。
また、操作ボタン813の操作により、電源のON、OFF動作や、表示部812に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
また、携帯情報端末810の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末810の向き(縦か横か)を判断して、表示部812の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部812を触れること、操作ボタン813の操作、またはマイク816を用いた音声入力等により行うこともできる。
携帯情報端末810は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。携帯情報端末810は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。
図12(D)に、カメラの一例を示す。カメラ820は、筐体821、表示部822、操作ボタン823、シャッターボタン824等を有する。またカメラ820には、着脱可能なレンズ826が取り付けられている。
ここではカメラ820として、レンズ826を筐体821から取り外して交換することが可能な構成としたが、レンズ826と筐体821が一体となっていてもよい。
カメラ820は、シャッターボタン824を押すことにより、静止画、または動画を撮像することができる。また、表示部822はタッチパネルとしての機能を有し、表示部822をタッチすることにより撮像することも可能である。
なお、カメラ820は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体821に組み込まれていてもよい。
図12(E)に、本発明の一態様の表示装置を車載用ディスプレイとして搭載した一例を示す。表示部832及び表示部833はナビゲーション情報、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。表示は使用者の好みに合わせて適宜その表示項目やレイアウトを変更することができる。本発明の一態様の表示装置は、広い温度範囲で使用することができ、低温環境及び高温環境のいずれにおいても信頼性高く表示を行うことができる。したがって、本発明の一態様の表示装置を車載用のディスプレイとして利用することで、走行の安全性を高めることができる。
図13(A)、(B)および図14(A)、(B)には、本発明の一態様の表示装置を適用した表示システムを示す。
図13(A)は、表示システムの斜視図を示し、表示システムは、表示装置910、表示装置910の後方に配置された撮像装置911を有する。表示装置910の第1の表示面912には、相手の映像が表示されている。図13(A)、(B)に示す表示システムをテレビ電話装置と呼ぶ場合がある。
表示装置910は可視光を透過する機能を有するため、表示装置910の後方に配置された撮像装置911を用いて、対話者913の撮像を行うことができる。
対話者913は、第1の表示面912側にいて、相手の映像の視線と合うように第1の表示面を視認する。さらに撮像装置911において、具体的には撮影レンズ914が、対話者913の視線上となるように配置されている。このとき撮像装置911は、対話者913の撮像が可能な距離の範囲であって、焦点を対話者913に合わせて配置する必要がある。
図13(B)にはテレビ電話装置の上面図を示し、表示装置910、撮像装置911、第1の表示面912を示す。対話者913が第1の表示面912の前に相対することにより、撮像装置911が撮像する画像で、他方の対話者は、対話者913の視線と合わせることができる。
また、本表示システムは、第1の表示面912に表示された画像をみながら、さらに、表示装置910の後方の情報を得ることができる。図14(A)に示す例においては、対話者913は、第1の表示面912に映し出された映像をみながら、表示装置910の後方にいる通行者915の様子を観察することができる。図14(B)は図14(A)に対応する上面図を示す。なお、図14(A)に示す構成は、撮像装置を有さなくてもよい。図14(A)、(B)に示すように、本表示システムは、第1の表示面912に表示された画像と、その後方の情報を合成した画像を得ることができる。
以上示したとおり、本発明の一態様の表示装置を適用して電子機器を得ることができる。表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用できる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
FPCa:フレキシブルプリント回路基板、FPCb:フレキシブルプリント回路基板、GD_L:ゲートドライバ、GD_R:ゲートドライバ、GL_m:走査線、GL_m+1:走査線、IC:集積回路、P:領域、SL_n:信号線、TCOM:共通配線、VCOM:共通配線、10:表示装置、11:画素、11a:画素、11b:画素、30:バックライトユニット、31:基板、32:基板、33:発光素子、34:拡散板、35:プリント基板、36:経路、37:経路、38:遮光層、39:導光板、41:導電層、42:液晶層、43b:導電層、43c:導電層、44:絶縁層、46a:導電層、46b:導電層、46c:導電層、46d:導電層、61:偏光板、63:偏光板、100:表示領域、101:トランジスタ、102:トランジスタ、103:絶縁層、104:容量素子、105:容量素子、106:液晶素子、107:導電層、108:半導体層、108n:領域、109:基板、110:絶縁層、110d:領域、111:領域、112:導電層、116:絶縁層、118:絶縁層、120a:導電層、120b:導電層、121:配線、122:配線、124:配線、125:配線、135:オーバーコート、141:接着層、141a:開口部、141b:開口部、172:FPC、200:トランジスタ、200A:トランジスタ、211:絶縁層、213:絶縁層、214:絶縁層、215:絶縁層、221a:導電層、221b:導電層、222a:導電層、222c:導電層、223a:導電層、223b:導電層、225:絶縁層、231a:半導体層、231a_1:半導体層、231a_m:半導体層、231ai:領域、231an:低抵抗領域、231b:半導体層、242:接続体

Claims (2)

  1. 第1のトランジスタと、第2のトランジスタと、第1の導電層と、第2の導電層と、第3の導電層と、第4の導電層と、第5の導電層と、第6の導電層と、を有し、
    前記第1のトランジスタは、半導体層を有し、
    前記半導体層は、チャネル形成領域、第1の領域および第2の領域を有し、
    前記チャネル形成領域は、上面からみて、前記第1の領域と前記第2の領域に挟まれて配置され、金属酸化物を有し、
    前記チャネル形成領域は、前記第1の導電層と重なる領域を有し、
    前記第1の領域は、前記第2の導電層と接して重なる領域を有し、
    前記第2の領域は、前記第3の導電層と接して重なる領域を有し、
    前記第3の導電層は、可視光を透過する機能を有し、
    前記第4の導電層は、可視光を透過する機能を有し、
    前記第4の導電層は、前記第3の導電層と同層に配置され、
    前記第5の導電層は、可視光を透過する機能を有し、
    前記第5の導電層は、前記第3の導電層と接して重なる領域と、前記第4の導電層と絶縁層を介して重なる領域と、前記第6の導電層と前記絶縁層を介して重なる領域と、を有し、
    前記第6の導電層は、可視光を透過する機能を有し、
    前記第6の導電層は、前記第3の導電層と同層に配置され、
    前記第4の導電層は、第1の容量素子の一対の電極のうちの一方として機能する領域を有し、
    前記第6の導電層は、第2の容量素子の一対の電極のうちの一方として機能する領域を有し、
    前記絶縁層は、前記第1の容量素子の誘電体層として機能する領域と、前記第2の容量素子の誘電体層として機能する領域と、を有し、
    前記第5の導電層は、前記第1の容量素子の一対の電極のうちの他方として機能する領域と、前記第2の容量素子の一対の電極のうちの他方として機能する領域と、を有し、
    前記第1の容量素子の一対の電極のうちの他方と、前記第2の容量素子の一対の電極のうちの他方とは、液晶素子と電気的に接続され、
    前記第2の領域は、可視光を透過する機能を有し、
    前記第2の領域と前記第3の導電層と前記第5の導電層とが重なる領域は、可視光を透過し、
    前記第4の導電層と前記絶縁層と前記第5の導電層とが重なる領域は、可視光を透過し、
    前記第6の導電層と前記絶縁層と前記第5の導電層とが重なる領域は、可視光を透過し、
    前記第2のトランジスタのソース又はドレインは、前記第6の導電層と電気的に接続される、表示装置。
  2. 請求項1において、
    前記第1の容量素子の容量値は、前記第1の容量素子の容量値よりも大きい、表示装置。
JP2023003529A 2018-03-30 2023-01-13 表示装置 Active JP7389926B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023195748A JP2024037725A (ja) 2018-03-30 2023-11-17 表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018066787 2018-03-30
JP2018066787 2018-03-30
PCT/IB2019/052328 WO2019186339A1 (ja) 2018-03-30 2019-03-22 表示装置
JP2020510166A JP7212673B2 (ja) 2018-03-30 2019-03-22 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020510166A Division JP7212673B2 (ja) 2018-03-30 2019-03-22 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023195748A Division JP2024037725A (ja) 2018-03-30 2023-11-17 表示装置

Publications (2)

Publication Number Publication Date
JP2023058494A true JP2023058494A (ja) 2023-04-25
JP7389926B2 JP7389926B2 (ja) 2023-11-30

Family

ID=68059536

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020510166A Active JP7212673B2 (ja) 2018-03-30 2019-03-22 表示装置
JP2023003529A Active JP7389926B2 (ja) 2018-03-30 2023-01-13 表示装置
JP2023195748A Pending JP2024037725A (ja) 2018-03-30 2023-11-17 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020510166A Active JP7212673B2 (ja) 2018-03-30 2019-03-22 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023195748A Pending JP2024037725A (ja) 2018-03-30 2023-11-17 表示装置

Country Status (5)

Country Link
US (2) US11513409B2 (ja)
JP (3) JP7212673B2 (ja)
KR (1) KR20200139701A (ja)
CN (1) CN111902856A (ja)
WO (1) WO2019186339A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019159618A1 (ja) * 2018-02-14 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
US20220115464A1 (en) * 2020-05-18 2022-04-14 Boe Technology Group Co., Ltd. Display device and method for manufacturing the same, and electronic apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014032398A (ja) * 2012-07-11 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置、液晶表示装置の駆動方法
JP2016058729A (ja) * 2014-09-05 2016-04-21 株式会社半導体エネルギー研究所 表示装置、表示モジュール
JP2016173566A (ja) * 2015-03-17 2016-09-29 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP2017027012A (ja) * 2015-07-24 2017-02-02 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160691A (ja) * 1990-11-26 1999-06-18 Seiko Epson Corp 液晶表示素子
JP3084981B2 (ja) * 1992-11-20 2000-09-04 セイコーエプソン株式会社 液晶表示装置及びその製造方法
JPH07302912A (ja) 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
CN1230919C (zh) 1994-06-02 2005-12-07 株式会社半导体能源研究所 有源矩阵显示器和电光元件
JPH11109349A (ja) * 1997-09-30 1999-04-23 Sony Corp 画像表示装置
EP1031873A3 (en) 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2002333610A (ja) 2001-05-10 2002-11-22 Sharp Corp 反射型表示装置およびその製造方法
JP3510876B2 (ja) 2002-01-22 2004-03-29 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
KR20030086168A (ko) 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
TWI381702B (zh) 2003-06-17 2013-01-01 Semiconductor Energy Lab 具有攝像功能之顯示裝置及雙向通訊系統
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI299213B (en) 2006-05-05 2008-07-21 Prime View Int Co Ltd Muti-channel thin film transistor
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP2008197519A (ja) * 2007-02-15 2008-08-28 Toshiba Matsushita Display Technology Co Ltd 表示装置
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011122271A1 (en) 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Field-sequential display device
US9019440B2 (en) * 2011-01-21 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014013961A1 (ja) * 2012-07-19 2014-01-23 シャープ株式会社 液晶表示装置
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
KR20170020571A (ko) 2015-08-12 2017-02-23 삼성디스플레이 주식회사 표시 장치
JP6878820B2 (ja) 2015-11-17 2021-06-02 株式会社リコー 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法
JP2017107114A (ja) 2015-12-11 2017-06-15 セイコーエプソン株式会社 電気光学装置、及び電子機器
US10424672B2 (en) 2016-02-19 2019-09-24 Silicon Display Technology Oxide semiconductor transistor
JP2017174946A (ja) 2016-03-23 2017-09-28 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP6877910B2 (ja) 2016-08-01 2021-05-26 株式会社ジャパンディスプレイ 表示装置
CN109964172A (zh) 2016-11-23 2019-07-02 株式会社半导体能源研究所 显示装置、显示模块及电子设备
US11990502B2 (en) 2017-08-31 2024-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11302278B2 (en) 2017-09-15 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel and electronic device
KR20190047365A (ko) * 2017-10-27 2019-05-08 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조방법
CN117539095A (zh) 2018-01-05 2024-02-09 株式会社半导体能源研究所 显示装置、显示模块及电子设备
US11322442B2 (en) 2018-01-05 2022-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor with oxide semiconductor and method for manufacturing the semiconductor device
US11183137B2 (en) 2018-02-23 2021-11-23 Semiconductor Energy Laboratory Co., Ltd. Operation method of display apparatus
US11257457B2 (en) 2018-02-23 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014032398A (ja) * 2012-07-11 2014-02-20 Semiconductor Energy Lab Co Ltd 液晶表示装置、液晶表示装置の駆動方法
JP2016058729A (ja) * 2014-09-05 2016-04-21 株式会社半導体エネルギー研究所 表示装置、表示モジュール
JP2016173566A (ja) * 2015-03-17 2016-09-29 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP2017027012A (ja) * 2015-07-24 2017-02-02 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
JP7212673B2 (ja) 2023-01-25
US20210026176A1 (en) 2021-01-28
JP7389926B2 (ja) 2023-11-30
JP2024037725A (ja) 2024-03-19
JPWO2019186339A1 (ja) 2021-04-08
US20230088632A1 (en) 2023-03-23
US11513409B2 (en) 2022-11-29
KR20200139701A (ko) 2020-12-14
WO2019186339A1 (ja) 2019-10-03
CN111902856A (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
JP7389926B2 (ja) 表示装置
TWI829661B (zh) 顯示裝置、顯示模組及電子裝置
JP7317795B2 (ja) 表示装置
JP2023111947A (ja) 表示装置の動作方法
JP7434167B2 (ja) 表示装置
JP7267212B2 (ja) 液晶表示装置
TWI842763B (zh) 顯示裝置、顯示模組及電子裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231117

R150 Certificate of patent or registration of utility model

Ref document number: 7389926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150