JPWO2019162808A1 - 表示装置及びその動作方法 - Google Patents

表示装置及びその動作方法 Download PDF

Info

Publication number
JPWO2019162808A1
JPWO2019162808A1 JP2020501864A JP2020501864A JPWO2019162808A1 JP WO2019162808 A1 JPWO2019162808 A1 JP WO2019162808A1 JP 2020501864 A JP2020501864 A JP 2020501864A JP 2020501864 A JP2020501864 A JP 2020501864A JP WO2019162808 A1 JPWO2019162808 A1 JP WO2019162808A1
Authority
JP
Japan
Prior art keywords
display device
image data
transistor
memory circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020501864A
Other languages
English (en)
Other versions
JP7317795B2 (ja
JPWO2019162808A5 (ja
Inventor
川島 進
進 川島
耕平 豊高
耕平 豊高
紘慈 楠
紘慈 楠
高橋 圭
圭 高橋
林 健太郎
健太郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2019162808A1 publication Critical patent/JPWO2019162808A1/ja
Publication of JPWO2019162808A5 publication Critical patent/JPWO2019162808A5/ja
Application granted granted Critical
Publication of JP7317795B2 publication Critical patent/JP7317795B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • G09G3/3413Details of control of colour illumination sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0439Pixel structures
    • G09G2300/0465Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235Field-sequential colour display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0242Compensation of deficiencies in the appearance of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

高速に動作する表示装置を提供する。第1のメモリ回路、第2のメモリ回路、及び表示デバイスが設けられている画素を有し、第1のメモリ回路及び第2のメモリ回路は、表示デバイスの一方の電極と電気的に接続されている。第1の画像データを第1のメモリ回路に書き込み、第2の画像データを第2のメモリ回路に書き込む第1の期間と、第1のメモリ回路に第1の電位を供給する第2の期間と、第1の画像データに対応する、第1の画像を表示する第3の期間と、表示デバイスの一方の電極の電位を第2の電位とする第4の期間と、第2のメモリ回路に第1の電位を供給する第5の期間と、第2の画像データに対応する、第2の画像を表示する第6の期間と、を有する。

Description

本発明の一態様は、表示装置及びその動作方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物(コンポジション・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
表示デバイスとして例えば液晶デバイスを有する表示装置の表示方法として、カラーフィルタ方式及びフィールドシーケンシャル方式が知られている。前者によって表示を行う表示装置では、各画素に、特定色を呈する波長の光のみを透過するカラーフィルタ(例えば、赤色、緑色、青色)を有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行う表示装置では、それぞれが異なる色を呈する光を発光する、複数のバックライト等の光源(例えば、赤色、緑色、青色)が設けられる。そして、当該複数の光源が順次発光し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成している。すなわち、前者は、特定色を呈する光毎に一画素の面積を分割することで所望の色を形成する方式であり、後者は、特定色を呈する光毎に表示期間を時間分割することで所望の色を形成する方式である。
フィールドシーケンシャル方式によって表示を行う表示装置は、カラーフィルタ方式によって表示を行う表示装置と比較し、以下の利点を有する。まず、フィールドシーケンシャル方式によって表示を行う表示装置では、各画素に副画素を設ける必要がない。そのため、開口率を向上させること、又は画素数を増加させることが可能である。加えて、フィールドシーケンシャル方式によって表示を行う表示装置では、カラーフィルタを設ける必要がない。つまり、カラーフィルタにおける光吸収による光の損失がない。以上により、光の透過率を向上させること、及び消費電力を低減することが可能である。
特許文献1、2では、フィールドシーケンシャル方式によって表示を行う表示装置が開示されている。具体的には、特許文献1では、複数行に配置された画素に対して同時に画像データを供給することで、当該表示装置が有するトランジスタ等の応答速度を変化させることなく、各画素に対する画像データの入力頻度を増加させることができる。また、特許文献2では、特定の行に配置された画素に対する画像データの書き込みに続いて、該特定の行から隔離された行に配置された画素に対する画像データの書き込みを行う。これにより、全ての画素に対して画像データの書き込み、及びバックライトの点灯を行うのではなく、特定の画素毎に画像データの書き込み、及びバックライトの点灯を順次行うことができる。
また、解像度の高い表示装置が求められている。例えば、フルハイビジョン(画素数1920×1080)、4K(画素数3840×2160又は4096×2160等)、さらには8K(画素数7680×4320又は8192×4320等)といった画素数の多い表示装置が盛んに開発されている。
さらに、表示装置の大型化が求められている。例えば、家庭用のテレビジョン装置では、画面サイズが対角50インチを超えるものが主流となっている。画面のサイズが大きいほど、一度に表示可能な情報量を多くできるため、デジタルサイネージ等では更なる大画面化が求められている。
特開2012−003236号公報 特開2012−141569号公報
フィールドシーケンシャル方式によって表示を行い、表示デバイスとして液晶デバイスを有する表示装置において、色毎に画像データの書き込みと光源の発光を行う色順次方式により動作すると、表示ムラの軽減等のために、表示デバイスの応答待ちに長時間を要する。これにより、例えばフレーム周波数を高めることができず、カラーフィルタ方式よりも光源の発光時間が短くなる場合がある。これにより、表示装置の使用者が視認する画像が暗くなる場合がある。また、各色の画像が合成されずに個別に視認される、カラーブレイクという現象が発生する場合がある。以上の現象は、画素数が増大し、表示装置が大型化した場合により顕著となる可能性がある。
本発明の一態様では、高速に動作する表示装置を提供することを課題の一つとする。又は、使用者が明るい画像を視認することができる表示装置を提供することを課題の一つとする。又は、高品位の画像を表示することができる表示装置を提供することを課題の一つとする。又は、画素数が多い表示装置を提供することを課題の一つとする。又は、大型の表示装置を提供することを課題の一つとする。又は、高開口率の表示装置を提供することを課題の一つとする。又は、低消費電力の表示装置を提供することを課題の一つとする。又は、信頼性の高い表示装置を提供することを課題の一つとする。又は、新規な表示装置を提供することを課題の一つとする。又は、新規な半導体装置等を提供することを課題の一つとする。
又は、高速に動作する表示装置の動作方法を提供することを課題の一つとする。又は、使用者が明るい画像を視認することができる表示装置の動作方法を提供することを課題の一つとする。又は、高品位の画像を表示することができる表示装置の動作方法を提供することを課題の一つとする。又は、画素数が多い表示装置の動作方法を提供することを課題の一つとする。又は、大型の表示装置の動作方法を提供することを課題の一つとする。又は、高開口率の表示装置の動作方法を提供することを課題の一つとする。又は、低消費電力の表示装置の動作方法を提供することを課題の一つとする。又は、信頼性の高い表示装置の動作方法を提供することを課題の一つとする。又は、新規な表示装置の動作方法を提供することを課題の一つとする。又は、新規な半導体装置等の動作方法を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面、請求項等の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第1のメモリ回路、第2のメモリ回路、及び表示デバイスが設けられている画素を有し、第1のメモリ回路及び第2のメモリ回路は、表示デバイスの一方の電極と電気的に接続されている表示装置の動作方法であって、第1の画像データを第1のメモリ回路に書き込み、第2の画像データを第2のメモリ回路に書き込む第1の期間と、第1のメモリ回路に第1の電位を供給する第2の期間と、第1の画像データに対応する、第1の画像を表示する第3の期間と、表示デバイスの一方の電極の電位を第2の電位とする第4の期間と、第2のメモリ回路に第1の電位を供給する第5の期間と、第2の画像データに対応する、第2の画像を表示する第6の期間と、を有する表示装置の動作方法である。
又は、上記態様において、第1の画像は、第1の色の画像であり、第2の画像は、第2の色の画像であってもよい。
又は、上記態様において、第1の色は、赤色、緑色、又は青色のうちの一色であり、第2の色は、赤色、緑色、又は青色のうちの、第1の色以外の一色であってもよい。
又は、上記態様において、表示デバイスは、液晶デバイスであってもよい。
又は、上記態様において、表示装置は、ソースドライバを有し、ソースドライバは、第1のデータ線を介して第1のメモリ回路と電気的に接続され、ソースドライバは、第2のデータ線を介して第2のメモリ回路と電気的に接続され、ソースドライバは、第1の画像データ、第2の画像データ、及び第1の電位を生成する機能を有してもよい。
又は、上記態様において、第1のメモリ回路は、第1のトランジスタと、第1の容量素子と、を有し、第2のメモリ回路は、第2のトランジスタと、第2の容量素子と、を有し、第1のトランジスタのソース又はドレインの一方は、第1の容量素子の一方の電極と電気的に接続され、第2のトランジスタのソース又はドレインの一方は、第2の容量素子の一方の電極と電気的に接続され、第1の容量素子の他方の電極、及び第2の容量素子の他方の電極は、表示デバイスの一方の電極と電気的に接続されていてもよい。
又は、上記態様において、第1のトランジスタ及び第2のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、Nd又はHf)と、を有してもよい。
又は、本発明の一態様は、第1の画素と、第2の画素と、ソースドライバと、を有する表示装置であって、第1の画素は、第1のメモリ回路と、第2のメモリ回路と、第1の表示デバイスと、を有し、第2の画素は、第3のメモリ回路と、第4のメモリ回路と、第2の表示デバイスと、を有し、第1のメモリ回路は、第1のデータ線と電気的に接続され、第1のメモリ回路は、第1の表示デバイスの一方の電極と電気的に接続され、第2のメモリ回路は、第2のデータ線と電気的に接続され、第2のメモリ回路は、第1の表示デバイスの一方の電極と電気的に接続され、第3のメモリ回路は、第2のデータ線と電気的に接続され、第3のメモリ回路は、第2の表示デバイスの一方の電極と電気的に接続され、第4のメモリ回路は、第1のデータ線と電気的に接続され、第4のメモリ回路は、第2の表示デバイスの一方の電極と電気的に接続され、ソースドライバは、第1のデータ線、及び第2のデータ線と電気的に接続され、ソースドライバは、第1の画像データと、第2の画像データと、第3の画像データと、第4の画像データと、第1の電位と、を生成する機能を有し、第1のメモリ回路は、第1の画像データを保持する機能を有し、第2のメモリ回路は、第2の画像データを保持する機能を有し、第3のメモリ回路は、第3の画像データを保持する機能を有し、第4のメモリ回路は、第4の画像データを保持する機能を有し、第1の画素は、第1のメモリ回路に第1の電位が供給された場合に、第1のメモリ回路から第1の画像データを読み出す機能を有し、第1の画素は、第2のメモリ回路に第1の電位が供給された場合に、第2のメモリ回路から第2の画像データを読み出す機能を有し、第2の画素は、第3のメモリ回路に第1の電位が供給された場合に、第3のメモリ回路から第3の画像データを読み出す機能を有し、第2の画素は、第4のメモリ回路に第1の電位が供給された場合に、第4のメモリ回路から第4の画像データを読み出す機能を有する表示装置である。
又は、上記態様において、表示装置は、第1のトランジスタを有し、第1のトランジスタのソース又はドレインの一方は、第1の表示デバイスの一方の電極、及び第2の表示デバイスの一方の電極と電気的に接続され、第1のトランジスタのソース又はドレインの他方は、電源線と電気的に接続され、ソースドライバは、第1のトランジスタが導通している期間に、第1乃至第4の画像データを生成する機能を有し、ソースドライバは、第1のトランジスタが非導通となっている期間に、第1の電位を生成する機能を有してもよい。
又は、上記態様において、第1の画像データ、及び第3の画像データは、第1の色の画像を表し、第2の画像データ、及び第4の画像データは、第2の色の画像を表してもよい。
又は、上記態様において、第1の色は、赤色、緑色、又は青色のうちの一色であり、第2の色は、赤色、緑色、又は青色のうちの、第1の色以外の一色であってもよい。
又は、上記態様において、表示デバイスは、液晶デバイスであってもよい。
又は、上記態様において、第1のメモリ回路は、第2のトランジスタと、第1の容量素子と、を有し、第2のメモリ回路は、第3のトランジスタと、第2の容量素子と、を有し、第3のメモリ回路は、第4のトランジスタと、第3の容量素子と、を有し、第4のメモリ回路は、第5のトランジスタと、第4の容量素子と、を有し、第2のトランジスタのソース又はドレインの一方は、第1の容量素子の一方の電極と電気的に接続され、第2のトランジスタのソース又はドレインの他方は、第1のデータ線と電気的に接続され、第1の容量素子の他方の電極は、第1の表示デバイスの一方の電極と電気的に接続され、第3のトランジスタのソース又はドレインの一方は、第2の容量素子の一方の電極と電気的に接続され、第3のトランジスタのソース又はドレインの他方は、第2のデータ線と電気的に接続され、第2の容量素子の他方の電極は、第1の表示デバイスの一方の電極と電気的に接続され、第4のトランジスタのソース又はドレインの一方は、第3の容量素子の一方の電極と電気的に接続され、第4のトランジスタのソース又はドレインの他方は、第2のデータ線と電気的に接続され、第3の容量素子の他方の電極は、第2の表示デバイスの一方の電極と電気的に接続され、第5のトランジスタのソース又はドレインの一方は、第4の容量素子の一方の電極と電気的に接続され、第5のトランジスタのソース又はドレインの他方は、第1のデータ線と電気的に接続され、第4の容量素子の他方の電極は、第2の表示デバイスの一方の電極と電気的に接続され、第1のトランジスタのゲートは、第3のトランジスタのゲートと電気的に接続されていてもよい。
又は、上記態様において、第2乃至第5のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、Nd又はHf)と、を有してもよい。
又は、本発明の一態様は、第1のメモリ回路、第2のメモリ回路、及び表示デバイスが設けられている画素を有し、第1のメモリ回路及び第2のメモリ回路は、表示デバイスの一方の電極と電気的に接続されている表示装置の動作方法であって、第1の画像データを第1のメモリ回路に書き込み、第2の画像データを第2のメモリ回路に書き込む第1の動作と、第1のメモリ回路に第1の電位を供給し、第1の画像データに対応する、第1の画像を表示した後、表示デバイスの一方の電極の電位を第2の電位とする第2の動作と、第2のメモリ回路に第1の電位を供給し、第2の画像データに対応する、第2の画像を表示した後、表示デバイスの一方の電極の電位を第2の電位とする第3の動作と、により動作し、第1の動作を1回行った後、第2の動作、及び第3の動作をそれぞれ2回以上行う表示装置の動作方法である。
又は、上記態様において、第1の画像は、第1の色の画像であり、第2の画像は、第2の色の画像であってもよい。
又は、上記態様において、第1の色は、赤色、緑色、又は青色のうちの一色であり、第2の色は、赤色、緑色、又は青色のうちの、第1の色以外の一色であってもよい。
又は、上記態様において、表示デバイスは、液晶デバイスであってもよい。
又は、上記態様において、画素は、リセットトランジスタを有し、リセットトランジスタのソース又はドレインの一方は、表示デバイスの一方の電極と電気的に接続され、リセットトランジスタのソース又はドレインの他方には、第2の電位が供給され、リセットトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、Nd又はHf)と、を有してもよい。
又は、上記態様において、表示装置は、ソースドライバを有し、ソースドライバは、第1のデータ線を介して第1のメモリ回路と電気的に接続され、ソースドライバは、第2のデータ線を介して第2のメモリ回路と電気的に接続され、ソースドライバは、第1の画像データ、第2の画像データ、及び第1の電位を生成する機能を有してもよい。
又は、上記態様において、第1のメモリ回路は、第1のトランジスタと、第1の容量素子と、を有し、第2のメモリ回路は、第2のトランジスタと、第2の容量素子と、を有し、第1のトランジスタのソース又はドレインの一方は、第1の容量素子の一方の電極と電気的に接続され、第2のトランジスタのソース又はドレインの一方は、第2の容量素子の一方の電極と電気的に接続され、第1の容量素子の他方の電極、及び第2の容量素子の他方の電極は、表示デバイスの一方の電極と電気的に接続されていてもよい。
又は、上記態様において、第1のトランジスタ及び第2のトランジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、Nd又はHf)と、を有してもよい。
本発明の一態様により、高速に動作する表示装置を提供することができる。又は、使用者が明るい画像を視認することができる表示装置を提供することができる。又は、高品位の画像を表示することができる表示装置を提供することができる。又は、画素数が多い表示装置を提供することができる。又は、大型の表示装置を提供することができる。又は、高開口率の表示装置を提供することができる。又は、低消費電力の表示装置を提供することができる。又は、信頼性の高い表示装置を提供することができる。又は、新規な表示装置を提供することができる。又は、新規な半導体装置等を提供することができる。
又は、高速に動作する表示装置の動作方法を提供することができる。又は、使用者が明るい画像を視認することができる表示装置の動作方法を提供することができる。又は、高品位の画像を表示することができる表示装置の動作方法を提供することができる。又は、画素数が多い表示装置の動作方法を提供することができる。又は、大型の表示装置の動作方法を提供することができる。又は、高開口率の表示装置の動作方法を提供することができる。又は、低消費電力の表示装置の動作方法を提供することができる。又は、信頼性の高い表示装置の動作方法を提供することができる。又は、新規な表示装置の動作方法を提供することができる。又は、新規な半導体装置等の動作方法を提供することができる。
(A)及び(B)は、表示装置の構成例を説明するブロック図、及び画素回路の構成例を説明する回路図。 表示装置の動作方法の一例を説明する図。 表示装置の動作方法の一例を説明するタイミングチャート。 (A)及び(B)は、表示装置の構成例を説明するブロック図、及び画素回路の構成例を説明する回路図。 表示装置の動作方法の一例を説明する図。 表示装置の動作方法の一例を説明するタイミングチャート。 表示装置の構成例を説明するブロック図。 画素回路の構成例を説明する回路図。 表示装置の動作方法の一例を説明するタイミングチャート。 表示装置の構成例を説明するブロック上面図。 表示装置の構成例を説明するブロック図。 画素回路の構成例を説明する回路図。 表示装置の動作方法の一例を説明する図。 表示装置の動作方法の一例を説明するタイミングチャート。 (A)及び(B)は、表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 表示装置の構成例を示す断面図。 (A)、(B)及び(C)は、電子機器の一例を示す図。 (A)、(B)、(C)、(D)及び(E)は、電子機器の一例を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略又は変更する場合もある。
(実施の形態1)
本実施の形態では、本発明の一態様である表示装置、及びその動作方法について、図面を参照して説明する。
本発明の一態様は、第1のメモリ回路、及び第2のメモリ回路が設けられた画素がマトリクス状に配列された表示装置の動作方法である。まず、第1の画像データを第1のメモリ回路に書き込み、第2の画像データを第2のメモリ回路に書き込む。次に、第1のメモリ回路にオフセット電位を供給することにより、第1のメモリ回路に保持された第1の画像データを読み出し、当該第1の画像データに対応する画像を表示装置の表示部に表示する。次に、リセット動作を行い、その後、第2のメモリ回路にオフセット電位を供給することにより、第2のメモリ回路に保持された第2の画像データを読み出し、当該第2の画像データに対応する画像を表示部に表示する。
上記動作方法では、第1の画像データの第1のメモリ回路への書き込み、及び第2の画像データの第2のメモリ回路への書き込みは、画素の行毎に、つまり線順次で行われる。一方、第1のメモリ回路へのオフセット電位の供給、リセット動作、及び第2のメモリ回路へのオフセット電位の供給は、例えば全ての画素に対して同時に、つまり面順次で行なうことができる。つまり、第1の画像データの読み出し、及び第2の画像データの読み出しは、面順次で行うことができる。画像データの読み出しを面順次で行うことにより、表示デバイスが完全に応答するのを待たずに画像を表示させても、表示ムラが発生することを抑制することができる。したがって、表示装置を高速に動作させることができる。特に、画素数が多い大型の表示装置を高速に動作させることができる。
また、本発明の一態様の表示装置は、上記画素の他、ソースドライバを有する。上記画素に設けられた第1のメモリ回路は、第1のデータ線を介して第1のメモリ回路と電気的に接続され、第2のデータ線を介して第2のメモリ回路と電気的に接続される。これにより、第1の画像データの第1のメモリ回路への書き込みと、第2の画像データの第2のメモリ回路への書き込みと、を並行して行うことができる。よって、画素1個当たり1本のデータ線と電気に接続されている場合より、表示装置を高速に動作させることができる。
本発明の一態様の表示装置の動作方法は、例えばフィールドシーケンシャル方式によって表示を行い、表示デバイスとして液晶デバイスを有する表示装置に適用することができる。このような表示装置には、それぞれが異なる色を呈する光を発光する、複数のバックライト等の光源(例えば、赤色、緑色、青色)が設けられる。そして、当該複数の光源が順次発光し、且つ画素毎にそれぞれの色を呈する光の透過を制御することにより、画像を表示する。つまり、特定色を呈する光毎に表示期間を時間分割する。したがって、高速に動作しない表示装置では、例えばフレーム周波数が低下し、カラーブレイクの発生等の可能性がある。また、光源の発光時間が短くなり、表示装置の使用者が視認する画像が暗いものとなる場合がある。
本発明の一態様の表示装置の動作方法では、第1の画像データを、例えば赤色、緑色、青色のうちの一色に対応する画像データとすることができる。また、第2の画像データを、第1の画像データとは異なる一色に対応する画像データとすることができる。これにより、表示装置に表示させる画像を、第1の画像データに対応する画像から第2の画像データに対応する画像に切り替えることにより、表示される画像の色を切り替えることができる。上記のように、本発明の一態様の表示装置の動作方法では、表示される画像の切り替えを高速に行うことができるので、フィールドシーケンシャル方式によって表示を行う場合であってもフレーム周波数を高めることができ、例えばカラーブレイクの発生を抑制することができる。これにより、表示装置により表示される画像の品位を高めることができる。また、光源の発光時間を長くすることができるため、光源の発光強度が弱くても、表示装置の使用者が視認する画像を明るいものとすることができる。特に、大型の表示装置により表示される画像の品位を高めることができ、大型の表示装置の使用者が視認する画像を明るいものとすることができる。
図1(A)は、本発明の一態様の表示装置である表示装置10の構成例を説明する図である。表示装置10は、画素11がm行n列のマトリクス状に配列された表示部12と、ゲートドライバ13と、ソースドライバ14と、トランジスタ40と、を有する。また、画素11には、メモリ回路15a、メモリ回路15b、及びメモリ回路15cが設けられる。
本明細書等において、例えば1行1列目の画素11を画素11[1,1]と記載し、m行n列目の画素11を画素11[m,n]と記載する。なお、他の要素についても、同様の表記を用いる場合がある。
画素11は、配線21を介して同一行の他の画素11と電気的に接続され、配線22を介して同一行の他の画素11と電気的に接続され、配線23を介して同一行の他の画素11と電気的に接続されている。また、画素11は、配線31を介して同一列の他の画素11と電気的に接続され、配線32を介して同一列の他の画素11と電気的に接続され、配線33を介して同一列の他の画素11と電気的に接続されている。
ゲートドライバ13は、m本の配線21、m本の配線22、及びm本の配線23と電気的に接続されている。ソースドライバ14は、n本の配線31、n本の配線32、及びn本の配線33と電気的に接続されている。
トランジスタ40のソース又はドレインの一方は、例えば全ての画素11と電気的に接続されている。トランジスタ40のソース又はドレインの他方は、配線61と電気的に接続されている。トランジスタ40のゲートは、配線20と電気的に接続されている。ここで、配線61は、電源線としての機能を有する。
ゲートドライバ13は、配線21を介して信号を画素11に供給し、画素11の動作を制御する機能を有する。また、ゲートドライバ13は、配線22を介して信号を画素11に供給し、画素11の動作を制御する機能を有する。さらに、ゲートドライバ13は、配線23を介して信号を画素11に供給し、画素11の動作を制御する機能を有する。配線21乃至配線23は、走査線としての機能を有する。
ソースドライバ14は、画像データ等を生成する機能を有する。また、ソースドライバ14は、生成した画像データ等を、配線31を介して画素11に供給する機能を有する。また、ソースドライバ14は、生成した画像データ等を、配線32を介して画素11に供給する機能を有する。さらに、ソースドライバ14は、生成した画像データ等を、配線33を介して画素11に供給する機能を有する。配線31乃至配線33は、データ線としての機能を有する。
また、ソースドライバ14は、詳細は後述するが、オフセット電位を生成し、生成したオフセット電位を配線31乃至配線33を介して画素11に供給する機能を有する。
本明細書等において、画像データとは、表示部12等に表示される画像を表すデータを示す。つまり、表示部12は、画像データに対応する画像を表示する機能を有するということができる。
メモリ回路15aは、配線31を介して画素11に供給された画像データを保持する機能を有する。メモリ回路15bは、配線32を介して画素11に供給された画像データを保持する機能を有する。メモリ回路15cは、配線33を介して画素11に供給された画像データを保持する機能を有する。
トランジスタ40はスイッチとしての機能を有する。ここで、配線20を介して供給された信号に基づいて、トランジスタ40の導通又は非導通が制御される。トランジスタ40を導通させることで、配線61の電位が画素11に供給される。トランジスタ40には、Siをチャネル形成領域に有するトランジスタ(以下、Siトランジスタ)を用いることができる。なお、Siトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン(代表的には、低温ポリシリコン)を有するトランジスタ、単結晶シリコンを有するトランジスタ等が挙げられる。
なお、図1(A)では、表示装置10がトランジスタ40を1個だけ有する構成を示しているが、本発明の一態様の表示装置ではこれに限らない。例えば、トランジスタ40を2個以上有する構成としてもよい。例えば、m個のトランジスタ40を表示装置10に設け、それぞれのトランジスタ40が、1行分の画素11と電気的に接続される構成としてもよい。例えば、n個のトランジスタ40を表示装置10に設け、それぞれのトランジスタ40が、1列分の画素11と電気的に接続される構成としてもよい。または、m×n個のトランジスタ40を表示装置10に設け、1個のトランジスタ40が1個の画素11と電気的に接続される構成としてもよい。トランジスタ40の個数を増加させることで、配線61の電位の画素11への供給を高速に行うことができるので、表示装置10を高速に動作させることができる。
また、図1(A)において、トランジスタ40はnチャネル型トランジスタとしているが、pチャネル型トランジスタとしてもよいし、CMOSトランジスタとしてもよい。さらに、トランジスタ40は、スイッチとしての機能を有していれば、トランジスタ以外の素子としてもよい。
表示装置10は、フィールドシーケンシャル方式によって表示を行うことができる。この場合、配線31を介して画素11に供給された画像データと、配線32を介して画素11に供給された画像データと、配線33を介して画素11に供給された画像データと、を異なる色に対応する画像データとすることができる。例えば、表示装置10が赤色、緑色、及び青色によって画像を表示する場合、配線31を介して画素11に供給された画像データは、赤色の画像を表す画像データとすることができる。また、配線32を介して画素11に供給された画像データは、緑色の画像を表す画像データとすることができ、配線33を介して画素11に供給された画像データは、青色の画像を表す画像データとすることができる。
表示装置10は、フィールドシーケンシャル方式によって表示を行う機能を有していなくてもよい。この場合、配線31を介して画素11に供給された画像データ、配線32を介して画素11に供給された画像データ、及び配線33を介して画素11に供給された画像データのいずれもが、赤色の画像、緑色の画像、青色の画像の全てを表す画像データとすることができる。なお、表示装置10がフィールドシーケンシャル方式によって表示を行う機能を有していない場合、表示部12には、例えば赤色の画像を表示する機能を有する副画素、緑色の画像を表示する機能を有する副画素、及び青色の画像を表示する機能を有する副画素からなる画素を設けることができる。この場合、画素11は上記副画素に該当する。
表示装置10は、赤色、緑色、及び青色の他、白色によって画像を表示する機能を有してもよい。また、上記色に加えて、又は上記色の代わりに、黄色、マゼンタ、シアン等によって画像を表示する機能を有してもよい。
図1(B)は、画素11の構成例を示す回路図である。なお、図1(B)は、画素11の他、トランジスタ40も示している。画素11は、メモリ回路15a、メモリ回路15b、メモリ回路15cの他、容量素子54及び表示デバイス60を有する。メモリ回路15aはトランジスタ41及び容量素子51を有し、メモリ回路15bはトランジスタ42及び容量素子52を有し、メモリ回路15cはトランジスタ43及び容量素子53を有する。なお、図1(B)において、トランジスタ41乃至トランジスタ43はいずれもnチャネル型トランジスタとしているが、一部又は全てのトランジスタをpチャネル型トランジスタとしてもよい。
ここで、表示デバイス60として、例えば液晶デバイスを用いることができる。この場合、表示装置10には、バックライト等の光源が設けられる。光源から発せられた光は、液晶デバイスである表示デバイス60を透過して、表示部12の表示面に射出される。表示デバイス60の光の透過率を制御することにより、表示部12に画像を表示することができる。つまり、表示装置10は、透過型の液晶表示装置とすることができる。なお、図1(A)には、光源は図示していない。
また、表示装置10がフィールドシーケンシャル方式によって表示を行う機能を有する場合、それぞれが異なる色の光を発光する光源(例えば、赤色、緑色、青色)が設けられ、当該複数の光源が順次発光し、発光する光源が切り替わる毎に表示デバイス60による光の透過を制御することにより、表示部12に画像を表示する。つまり、色毎に表示期間を時間分割する。
トランジスタ41のソース又はドレインの一方は、容量素子51の一方の電極と電気的に接続されている。トランジスタ42のソース又はドレインの一方は、容量素子52の一方の電極と電気的に接続されている。トランジスタ43のソース又はドレインの一方は、容量素子53の一方の電極と電気的に接続されている。
容量素子51の他方の電極は、容量素子52の他方の電極と電気的に接続されている。容量素子52の他方の電極は、容量素子53の他方の電極と電気的に接続されている。容量素子53の他方の電極は、容量素子54の一方の電極と電気的に接続されている。容量素子54の一方の電極は、表示デバイス60の一方の電極と電気的に接続されている。表示デバイス60の一方の電極は、トランジスタ40のソース又はドレインの一方と電気的に接続されている。以上より、メモリ回路15a、メモリ回路15b、及びメモリ回路15cは、容量素子54の一方の電極、表示デバイス60の一方の電極、及びトランジスタ40のソース又はドレインの一方と電気的に接続されているということができる。
ここで、トランジスタ41のソース又はドレインの一方、及び容量素子51の一方の電極が電気的に接続されたノードをノードNAとする。また、トランジスタ42のソース又はドレインの一方、及び容量素子52の一方の電極が電気的に接続されたノードをノードNBとする。また、トランジスタ43のソース又はドレインの一方、及び容量素子53の一方の電極が電気的に接続されたノードをノードNCとする。さらに、容量素子51乃至容量素子53の他方の電極、容量素子54の一方の電極、表示デバイス60の一方の電極、及びトランジスタ40のソース又はドレインの一方が電気的に接続されたノードをノードNMとする。以上より、ノードNAはメモリ回路15aに設けられているということができ、ノードNBはメモリ回路15bに設けられているということができ、ノードNCはメモリ回路15cに設けられているということができる。
トランジスタ41のソース又はドレインの他方は、配線31と電気的に接続されている。トランジスタ42のソース又はドレインの他方は、配線32と電気的に接続されている。トランジスタ43のソース又はドレインの他方は、配線33と電気的に接続されている。以上より、メモリ回路15aは配線31と電気的に接続され、メモリ回路15bは配線32と電気的に接続され、メモリ回路15cは配線33と電気的に接続されているということができる。
トランジスタ41のゲートは、配線21と電気的に接続されている。トランジスタ42のゲートは、配線22と電気的に接続されている。トランジスタ43のゲートは、配線23と電気的に接続されている。容量素子54の他方の電極は、配線62と電気的に接続されている。表示デバイス60の他方の電極は、配線63と電気的に接続されている。ここで、配線62及び配線63は、電源線としての機能を有する。配線62及び配線63には、例えば接地電位が供給される。なお、配線61乃至配線63の一部又は全ては、電気的に接続されていてもよい。例えば、配線61は、配線63と電気的に接続されていてもよい。
トランジスタ40は、前述のようにスイッチとしての機能を有し、トランジスタ40が導通すると、ノードNMの電位が電源線としての機能を有する配線61の電位となる。よって、トランジスタ40が導通すると、ノードNMの電位がリセットされる。以上より、トランジスタ40は、リセットトランジスタということができる。また、トランジスタ40がトランジスタ以外のスイッチング素子である場合には、トランジスタ40は、リセットスイッチということができる。
トランジスタ41乃至トランジスタ43は、スイッチとしての機能を有する。ここで、配線21を介して供給された信号に基づいて、トランジスタ41の導通又は非導通が制御される。また、配線22を介して供給された信号に基づいて、トランジスタ42の導通又は非導通が制御される。さらに、配線23を介して供給された信号に基づいて、トランジスタ43の導通又は非導通が制御される。
トランジスタ41を導通させることで、配線31を介して供給された画像データ等が電荷(電位)としてノードNAに書き込まれる。また、トランジスタ42を導通させることで、配線32を介して供給された画像データ等が電荷(電位)としてノードNBに書き込まれる。トランジスタ43を導通させることで、配線33を介して供給された画像データ等が電荷(電位)としてノードNCに書き込まれる。
ここで、トランジスタ41乃至トランジスタ43に極めてオフ電流の低いトランジスタを用いることで、ノードNA、ノードNB、及びノードNCに保持された電荷のリークを極めて小さくすることができる。これにより、ノードNA、ノードNB、及びノードNCの電位を長時間保持することができる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ(以下、OSトランジスタ)を用いることができる。
OSトランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体等であり、例えば、後述するCAAC−OS又はCAC−OS等を用いることができる。CAAC−OSは、結晶性の酸化物半導体である。また、当該結晶性の酸化物半導体を用いたトランジスタは、信頼性を向上させることができるため、本発明の一態様の表示装置に用いると好適である。また、CAC−OSは、高移動度特性を示すため、高速駆動を行うトランジスタ等に適する。
OSトランジスタはエネルギーギャップが大きいため、極めて低いオフ電流特性を示す。また、OSトランジスタは、インパクトイオン化、アバランシェ降伏、及び短チャネル効果等が生じない等、Siトランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。なお、トランジスタ41乃至トランジスタ43の一部又は全てに、Siトランジスタを用いてもよい。
表示装置10がフィールドシーケンシャル方式によって表示を行う機能を有する場合、メモリ回路15aに保持される画像データと、メモリ回路15bに保持される画像データと、メモリ回路15cに保持される画像データと、を異なる色に対応する画像データとすることができる。例えば、表示装置10が赤色、緑色、及び青色によって画像を表示する場合、メモリ回路15aには、赤色の画像を表す画像データを保持することができる。また、メモリ回路15bには、緑色の画像を表す画像データを保持することができ、メモリ回路15cには、青色の画像を表す画像データを保持することができる。
次に、表示装置10がフィールドシーケンシャル方式によって表示を行う場合の、表示装置10の動作方法の一例について説明する。図2は、表示装置10の動作方法の一例を説明する図であり、期間T01乃至期間T09における動作を示している。ここで、期間T01乃至期間T09により、1フレームの画像を表示部12に表示する。具体的には、赤色の画像、緑色の画像、青色の画像を順に表示することにより、1フレームのカラー画像を表示部12に表示する。また、図2等では、最上部は1行目の画素11の動作を示しており、最下部はm行目の画素11の動作を示している。
本明細書等において、画像(R)は赤色の画像を示し、画像(G)は緑色の画像を示し、画像(B)は青色の画像を示す。また、画像データDRは画像(R)を表す画像データを示し、画像データDGは画像(G)を表す画像データを示し、画像データDBは画像(B)を表す画像データを示す。
図3は、図2に示す各期間における画素11の動作方法の一例を説明するタイミングチャートである。ここで、トランジスタ40のソース又はドレインの他方と電気的に接続された配線61の電位を、電位Vcomとする。電位Vcomは、例えば接地電位とすることができる。また、ノードNAの容量結合係数、ノードNBの容量結合係数、ノードNCの容量結合係数、及びノードNMの容量結合係数を1とする。なお、図3等において、1乃至m行目のうち、いずれかの行の画素11に書き込まれる画像データDR、画像データDG、及び画像データDBであることを、それぞれ画像データDR[1:m]、画像データDG[1:m]、及び画像データDB[1:m]と記載して示す。
期間T01に、画像データDR、画像データDG、及び画像データDBを画素11に書き込む。具体的には、配線20乃至配線23の電位を高電位とし、配線31を介して画素11に画像データDRを供給し、配線32を介して画素11に画像データDGを供給し、配線33を介して画素11に画像データDBを供給する。これにより、トランジスタ40乃至トランジスタ43が導通し、ノードNAの電位が画像データDRに対応する電位である電位VDR、ノードNBの電位が画像データDGに対応する電位である電位VDG、ノードNCの電位が画像データDBに対応する電位である電位VDB、ノードNMの電位が配線61の電位であるVcomとなる。つまり、メモリ回路15aに画像データDRが書き込まれ、メモリ回路15bに画像データDGが書き込まれ、メモリ回路15cに画像データDBが書き込まれる。なお、画像データDRの画素11への書き込みと、画像データDGの画素11への書き込みと、画像データDBの画素11への書き込みと、は並行して行うことができる。
ここで、画像データDR、画像データDG、及び画像データDBは、ソースドライバ14によって生成することができる。また、前述のように、期間T01においてトランジスタ40は導通している。よって、ソースドライバ14は、トランジスタ40が導通している期間に、画像データDR、画像データDG、及び画像データDBを生成する機能を有するということができる。
画像データDRの書き込みが終了した画素11については、配線21の電位を低電位とすることにより、ノードNAに電位VDRが保持される。また、画像データDGの書き込みが終了した画素11については、配線22の電位を低電位とすることにより、ノードNBに電位VDGが保持される。さらに、画像データDBの書き込みが終了した画素11については、配線23の電位を低電位とすることにより、ノードNCに電位VDBが保持される。以上により、画素11が有するメモリ回路15aに画像データDRが保持され、メモリ回路15bに画像データDGが保持され、メモリ回路15cに画像データDBが保持される。
本明細書等において、低電位は、例えば負電位とすることができる。又は、例えば接地電位とすることができる。
ここで、図2に示すように、画像データDR、画像データDG、及び画像データDBは、1行目の画素11からm行目の画素11まで、行毎に順に書き込まれる。つまり、画像データDR、画像データDG、及び画像データDBは、線順次で書き込まれる。なお、1行目の画素11への画像データの書き込み開始から、m行目の画素11への画像データの書き込み終了までを期間T01とすることができる。
期間T01において、i行目(ここでのiは1以上m以下の整数)の画素11である画素11[i]に画像データDRを書き込む場合は、画素11[i]と電気的に接続された配線21を高電位とし、画素11[i]への画像データDRの書き込みが終了した後は、画素11[i]と電気的に接続された配線21を低電位とする。また、画素11[i]に画像データDGを書きこむ場合は、画素11[i]と電気的に接続された配線22を高電位とし、画素11[i]への画像データDGの書き込みが終了した後は、画素11[i]と電気的に接続された配線22を低電位とする。さらに、画素11[i]に画像データDBを書きこむ場合は、画素11[i]と電気的に接続された配線23を高電位とし、画素11[i]への画像データDBの書き込みが終了した後は、画素11[i]と電気的に接続された配線23を低電位とする。一方、配線20の電位は、期間T01の開始から終了まで高電位とする。
期間T02に、所定の電位であるオフセット電位をソースドライバ14が生成してノードNAに供給することにより、メモリ回路15aに保持された画像データDRを読み出す。具体的には、配線21を高電位、配線20を低電位とし、配線31の電位をオフセット電位である電位Voffsetとする。これにより、トランジスタ41が導通し、ノードNAの電位が電位Voffsetとなる。ここで、トランジスタ40は非導通となるので、ノードNMはフローティング状態となる。よって、ノードNMの電位は“Vcom+Voffset−VDR”となる。ここで、電位Vcom及び電位Voffsetを接地電位とすれば、ノードNMの電位は“−VDR”となる。以上により、表示デバイス60の一方の電極に、画像データDRに対応する電位が印加されるので、画像データDRに応じて表示デバイス60が応答する。例えば、表示デバイス60が液晶デバイスである場合には、表示デバイス60の光の透過率が画像データDRに応じて変化する。
以上により、メモリ回路15aに保持された画像データDRが読み出される。つまり、画素11は、メモリ回路15aにオフセット電位が供給された場合に、メモリ回路15aから画像データDRを読み出す機能を有するということができる。
なお、配線22及び配線23は低電位であるので、トランジスタ42及びトランジスタ43は非導通である。よって、ノードNB及びノードNCも、ノードNMと同様にフローディング状態であるため、ノードNBの電位、及びノードNCの電位もノードNMの電位の変化に応じて変化する。具体的には、ノードNBの電位は“VDG−VDR+Voffset”となり、ノードNCの電位は“VDB−VDR+Voffset”となる。ここで、電位Voffsetを接地電位とすれば、ノードNBの電位は“VDG−VDR”となり、ノードNCの電位は“VDB−VDR”となる。つまり、ノードNMの電位の変化の前後において、ノードNBとノードNMの電位差、及びノードNCとノードNMの電位差は保持される。
ここで、期間T02において、メモリ回路15aに保持された画像データDRの読み出しは、例えば全ての画素11について同時に、つまり面順次で行うことができる。
表示デバイス60の応答待ちの後、配線21を低電位としてトランジスタ41を非導通とし、画像(R)を表示部12に表示する。ここで、図2に示すように、画像(R)を表示部12に表示する期間を、期間T03とする。例えば、表示装置10に設けられた赤色の光源を発光させることにより、画像データDRに対応する画像(R)を表示することができる。
期間T04において、ノードNMの電位をリセットする。具体的には、配線20を高電位としてトランジスタ40を導通させることにより、ノードNMの電位を電位Vcomとする。これにより、ノードNMの電位をリセットする。
なお、配線21乃至配線23は低電位であるので、トランジスタ41乃至トランジスタ43は非導通である。よって、ノードNA、ノードNB、及びノードNCはフローティング状態であるため、ノードNAの電位、ノードNBの電位、及びノードNCの電位もノードNMの電位の変化に応じて変化する。具体的には、ノードNAの電位は電位VDRとなり、ノードNBの電位は電位VDGとなり、ノードNCの電位は電位VDBとなる。つまり、ノードNMの電位の変化の前後において、ノードNAとノードNMの電位差、ノードNBとノードNMの電位差、及びノードNCとノードNMの電位差は保持される。
また、期間T04において、ノードNMの電位のリセットは、例えば全ての画素11について同時に、つまり面順次で行うことができる。
期間T05に、オフセット電位をソースドライバ14が生成してノードNBに供給することにより、メモリ回路15bに保持された画像データDGを読み出す。具体的には、配線22を高電位、配線20を低電位とし、配線32の電位を電位Voffsetとする。これにより、トランジスタ42が導通し、ノードNBの電位が電位Voffsetとなる。ここで、トランジスタ40は非導通となるので、ノードNMはフローティング状態となる。よって、ノードNMの電位は“Vcom+Voffset−VDG”となる。ここで、電位Vcom及び電位Voffsetを接地電位とすれば、ノードNMの電位は“−VDG”となる。以上により、表示デバイス60の一方の電極に、画像データDGに対応する電位が印加されるので、画像データDGに応じて表示デバイス60が応答する。
以上により、メモリ回路15bに保持された画像データDGが読み出される。つまり、画素11は、メモリ回路15bにオフセット電位が供給された場合に、メモリ回路15bから画像データDGを読み出す機能を有するということができる。
なお、配線21及び配線23は低電位であるので、トランジスタ41及びトランジスタ43は非導通である。よって、ノードNA及びノードNCも、ノードNMと同様にフローディング状態であるため、ノードNAの電位、及びノードNCの電位もノードNMの電位の変化に応じて変化する。具体的には、ノードNAの電位は“VDR−VDG+Voffset”となり、ノードNCの電位は“VDB−VDG+Voffset”となる。ここで、電位Voffsetを接地電位とすれば、ノードNAの電位は“VDR−VDG”となり、ノードNCの電位は“VDB−VDG”となる。つまり、ノードNMの電位の変化の前後において、ノードNAとノードNMの電位差、及びノードNCとノードNMの電位差は保持される。
ここで、期間T05において、メモリ回路15bに保持された画像データDGの読み出しは、例えば全ての画素11について同時に、つまり面順次で行うことができる。
表示デバイス60の応答待ちの後、配線22を低電位としてトランジスタ42を非導通とし、画像(G)を表示部12に表示する。ここで、図2に示すように、画像(G)を表示部12に表示する期間を、期間T06とする。例えば、表示装置10に設けられた緑色の光源を発光させることにより、画像データDGに対応する画像(G)を表示することができる。
期間T07において、期間T04と同様の手順により、ノードNMの電位をリセットする。
期間T08に、オフセット電位をノードNCに供給することにより、メモリ回路15cに保持された画像データDBを読み出す。具体的には、配線23を高電位、配線20を低電位とし、配線33の電位を電位Voffsetとする。これにより、トランジスタ43が導通し、ノードNCの電位が電位Voffsetとなる。ここで、トランジスタ40は非導通となるので、ノードNMはフローティング状態となる。よって、ノードNMの電位は“Vcom+Voffset−VDB”となる。ここで、電位Vcom及び電位Voffsetを接地電位とすれば、ノードNMの電位は“−VDB”となる。以上により、表示デバイス60の一方の電極に、画像データDBに対応する電位が印加されるので、画像データDBに応じて表示デバイス60が応答する。
以上により、メモリ回路15cに保持された画像データDBが読み出される。つまり、画素11は、メモリ回路15cにオフセット電位が供給された場合に、メモリ回路15cから画像データDBを読み出す機能を有するということができる。
なお、配線21及び配線22は低電位であるので、トランジスタ41及びトランジスタ42は非導通である。よって、ノードNA及びノードNBも、ノードNMと同様にフローディング状態であるため、ノードNAの電位、及びノードNBの電位もノードNMの電位の変化に応じて変化する。具体的には、ノードNAの電位は“VDR−VDB+Voffset”となり、ノードNBの電位は“VDG−VDB+Voffset”となる。ここで、電位Voffsetを接地電位とすれば、ノードNAの電位は“VDR−VDB”となり、ノードNBの電位は“VDG−VDB”となる。つまり、ノードNMの電位の変化の前後において、ノードNAとノードNMの電位差、及びノードNBとノードNMの電位差は保持される。
ここで、期間T08において、メモリ回路15cに保持された画像データDBの読み出しは、例えば全ての画素11について同時に、つまり面順次で行うことができる。
表示デバイス60の応答待ちの後、配線23を低電位としてトランジスタ43を非導通とし、画像(B)を表示部12に表示する。ここで、図2に示すように、画像(B)を表示部12に表示する期間を、期間T09とする。例えば、表示装置10に設けられた青色の光源を発光させることにより、画像データDBに対応する画像(B)を表示することができる。
以上が表示装置10の動作方法の一例である。上記動作方法では、期間T02、期間T05、及び期間T08において、画像データの読み出しを面順次で行うことができる。これにより、画像データの読み出しの後、表示デバイス60が完全に応答するのを待たずに画像を表示させても、表示ムラが発生することを抑制することができる。したがって、表示装置10を高速に動作させることができる。特に、表示装置10が、画素数が多い大型の表示装置である場合に、表示装置10を高速に動作させることができる。
上記のように、表示装置10は高速に動作するため、フィールドシーケンシャル方式によって表示を行う場合であっても表示装置10のフレーム周波数を高めることができる。したがって、例えばカラーブレイクの発生を抑制することができるので、表示装置10により表示される画像の品位を高めることができる。また、画像の表示期間、つまり期間T03、期間T06、及び期間T09を長く取ることができるので、光源の発光強度が弱くても、表示装置10の使用者が視認する画像を明るいものとすることができる。特に、表示装置10が大型の表示装置である場合に、表示装置10により表示される画像の品位を高めることができ、表示装置10の使用者が視認する画像を明るいものとすることができる。
また、前述のように期間T01において、画像データDRの画素11への書き込みと、画像データDGの画素11への書き込みと、画像データDBの画素11への書き込みと、は並行して行うことができる。これにより、表示装置10をさらに高速に動作させることができる。なお、画像データDRの画素11への書き込みと、画像データDGの画素11への書き込みと、画像データDBの画素11への書き込みと、を並行して行わなくてもよい。この場合、配線31乃至配線33のうち、いずれか一又は二の配線を省略することができる。例えば、配線32及び配線33を省略し、メモリ回路15a、メモリ回路15b、及びメモリ回路15cのいずれもが配線31と電気的に接続される構成とすることができる。
また、表示装置10にトランジスタ40を複数設ける構成とする場合、例えば全てのトランジスタ40のゲートに供給される電位を、並行して制御する。これにより、ノードNMの電位のリセットを高速に行うことができる。したがって、期間T04及び期間T07を短縮することができるため、表示装置10を高速に動作させることができる。
なお、期間T02、期間T05、及び期間T08において、電位Voffsetはソースドライバ14によって生成することができる。また、前述のように、期間T02、期間T05、及び期間T08においてトランジスタ40は非導通である。よって、ソースドライバ14は、トランジスタ40が非導通である期間に、電位Voffsetを生成する機能を有するということができる。
図2及び図3では、画像(R)、画像(G)、画像(B)の順に画像を表示しているが、表示する画像の順番は適宜入れ替えることができる。また、図2及び図3では、画像データDR、画像データDG、及び画像データDBを画素11に書き込んだ後、画像(R)の表示、画像(G)の表示、及び画像(B)の表示を1回ずつ行う場合を示しているが、本発明の一態様はこれに限らない。例えば、期間T09において画像(B)を表示した後、ノードNMの電位をリセットして電位VoffsetをノードNBに供給し、再び画像(G)を表示してもよい。つまり、期間T01において、画像データDR、画像データDG、及び画像データDBを画素11に書き込んだ後、例えば画像(G)を2回表示してもよい。これにより、例えば画像(G)の表示時間を、画像(R)の表示時間より長くすることができ、画像(B)の表示時間より長くすることができるので、表示装置10により表示される画像の品位を高めることができる。なお、画像(R)、画像(G)、及び画像(B)のうち、一部の画像を表示しなくてもよい。
また、図1乃至図3では、画素11がメモリ回路を3個有する場合について説明したが、画素11はメモリ回路を2個有する構成としてもよいし、4個有する構成としてもよいし、5個以上有する構成としてもよい。例えば、表示装置10がフィールドシーケンシャル方式によって動作し、赤色、緑色、青色の他、白色等、4色の画像を表示する機能を有する場合、画素11はメモリ回路を4個有する構成とすることが好ましい。画素11が有するメモリ回路の個数を増加させることで、表示装置10をさらに高速に動作させることができる。
図2及び図3に示す動作方法は、表示装置10がフィールドシーケンシャル方式以外の方法により表示を行う場合にも適用することができる。この場合、図2に示す画像データDR、画像データDG、及び画像データDBのいずれもが、赤色の画像、緑色の画像、青色の画像の全てを表す画像データとすることができる。これにより、期間T03、期間T06、及び期間T09のそれぞれにおいて、赤色の画像、緑色の画像、青色の画像を並行して表示することができる。つまり、期間T03、期間T06、及び期間T09のそれぞれにおいて、1フレームのカラー画像を表示することができる。
図4は、本発明の一態様の表示装置である表示装置110の構成例を説明する図である。表示装置110は、図1(A)に構成例を示した表示装置10の変形例である。
表示装置110は、画素111がm行n列のマトリクス状に配列された表示部112と、ゲートドライバ13と、ソースドライバ14と、を有する。また、画素111には、表示装置10が有する画素11と同様に、メモリ回路15a、メモリ回路15b、及びメモリ回路15cが設けられる。ここで、表示部112の外部には、トランジスタ40が設けられていない。
画素111は、配線21を介して同一行の他の画素111と電気的に接続され、配線22を介して同一行の他の画素111と電気的に接続され、配線23を介して同一行の他の画素111と電気的に接続されている。また、画素111は、配線31を介して同一列の他の画素111と電気的に接続され、配線32を介して同一列の他の画素111と電気的に接続され、配線33を介して同一列の他の画素11と電気的に接続されている。
図4(B)は、画素111の構成例を示す回路図である。画素111は、トランジスタ40が設けられている点で、図1(B)に構成例を示した画素11と異なる。以上より、表示装置110は、トランジスタ40が画素の内部に設けられている点が表示装置10と異なるということができる。
トランジスタ40にOSトランジスタ等、極めてオフ電流の低いトランジスタを用いることで、ノードNMに保持された電荷のリークを極めて小さくすることができる。これにより、ノードNMの電位を長時間保持することができる。
ここで、OSトランジスタは、Siトランジスタよりオン電流が低い場合がある。しかしながら、トランジスタ40を画素の内部に設けることにより、トランジスタ40のオン電流が低くても、ノードNMの電位のリセットを高速に行うことができるので、表示装置110を高速に動作させることができる。
なお、トランジスタ40は、すべての画素111に設けなくてもよい。例えば、2行2列の画素111のうちの1つの画素111に、トランジスタ40を設けてもよい。例えば、3行3列の画素111のうちの1つの画素111に、トランジスタ40を設けてもよい。例えば、4行4列の画素111のうちの1つの画素111に、トランジスタ40を設けてもよい。トランジスタ40が設けられる画素111の個数を減少させることにより、1個当たりの画素111の開口率を高めることができる。
次に、表示装置110がフィールドシーケンシャル方式によって表示を行う場合の、表示装置110の動作方法の一例について説明する。図5は、表示装置110が1フレームの画像を表示する動作の一例を示す図であり、期間T01乃至期間T18における動作を示している。
図6は、図5に示す各期間における画素111の動作方法の一例を説明するタイミングチャートである。ここで、図3に示す場合と同様に、トランジスタ40のソース又はドレインの他方と電気的に接続された配線61の電位を、電位Vcomとする。また、ノードNAの容量結合係数、ノードNBの容量結合係数、ノードNCの容量結合係数、及びノードNMの容量結合係数を1とする。
期間T01乃至期間T09の動作は、図2及び図3に示したとおりである。期間T10において、期間T04等と同様の手順により、ノードNMの電位をリセットする。期間T11乃至期間T18において、期間T02乃至期間T09と同様の動作を行う。
つまり、図5及び図6に示す動作方法では、画像データDR、画像データDG、及び画像データDBを画素111に書き込んだ後、画像(R)の表示、画像(G)の表示、及び画像(B)の表示をそれぞれ2回行う。これにより、画素111への画像データの書き込み頻度を低下させることができるので、表示装置110の消費電力を低減させることができる。なお、画像データDR、画像データDG、及び画像データDBを画素111に書き込んだ後、画像(R)の表示、画像(G)の表示、及び画像(B)の表示をそれぞれ3回以上行ってもよい。これにより、画素111への画像データの書き込み頻度をさらに低下させることができるので、表示装置110の消費電力をさらに低減させることができる。
なお、図5及び図6では、画像(R)、画像(G)、画像(B)の順に画像を表示しているが、図2及び図3に示す場合と同様に、表示する画像の順番は適宜入れ替えることができる。また、画像(R)の表示回数と、画像(G)の表示回数と、画像(B)の表示回数と、を互いに等しくしなくてもよい。例えば、画像(G)を、画像(R)を表示した後だけでなく、画像(B)を表示した後に表示してもよい。
前述のように、トランジスタ40乃至トランジスタ43は、オフ電流が極めて低いOSトランジスタ等とすることができる。このため、ノードNMの電位、ノードNAの電位、ノードNBの電位、及びノードNCの電位を長時間保持することができる。したがって、画素111への画像データの書き込み頻度を低下させた場合でも、表示される画像の品位の低下を抑制することができる。
図7は、本発明の一態様の表示装置である表示装置210の構成例を説明する図である。表示装置210は、図1(A)に構成例を示した表示装置10の変形例である。
表示装置210は、表示装置10と同様に、画素11がm行n列のマトリクス状に配列された表示部12と、ゲートドライバ13と、ソースドライバ14と、トランジスタ40と、を有する。図7には、画素11[i−1,j](ここでのiは3以上m−2以下の整数、jは1以上n以下の整数)、画素11[i,j]、及び画素11[i+1,j]を示している。
画素11[i−1,j]及び画素11[i,j]は、同一の配線23と電気的に接続されている。画素11[i,j]及び画素11[i+1,j]は、同一の配線21、及び同一の配線22と電気的に接続されている。また、画素11[i−2,j]及び画素11[i−1,j]は、同一の配線21、及び同一の配線22と電気的に接続され、画素11[i+1,j]及び画素11[i+2,j]は、同一の配線23と電気的に接続されている。なお、画素11[i−2,j]及び画素11[i+2,j]は図7に示していない。
表示装置210の隣接する2行分の画素11は、1本の配線21、1本の配線22、及び1本の配線23をそれぞれ共有している。これにより、走査線としての機能を有する配線21乃至配線23の本数を、それぞれm本より減少させることができる。これにより、ゲートドライバ13が生成する信号の数を減少させることができる。また、画素11の開口率を高めることができる。
本明細書等において、例えばi行目の画素11と、i+1行目の画素11と、に共有された配線21を、配線21[i・i+1]と記載する。なお、配線22及び配線23についても、同様の記載をする。
また、表示装置210は、1個の画素11が、データ線としての機能を有する配線231及び配線232を介してソースドライバ14と電気的に接続されている。つまり、1個の画素11と電気的に接続されているデータ線としての機能を有する配線の数は、1個の画素11が有するメモリ回路の数より少ない。データ線としての機能を有する配線の数を減らすことにより、画素11の開口率を高めることができる。
図8は、表示装置210が有する画素11[i−1,j]、画素11[i,j]、及び画素11[i+1,j]の構成例を示す回路図である。なお、図1(B)は、画素11の他、トランジスタ40も示している。
画素11[i−1,j]について、トランジスタ41のソース又はドレインの他方は配線232と電気的に接続されており、トランジスタ42のソース又はドレインの他方は配線232と電気的に接続されており、トランジスタ43のソース又はドレインの他方は配線231と電気的に接続されている。また、画素11[i−1,j]について、トランジスタ41のゲートは配線21[i−2・i−1]と電気的に接続されており、トランジスタ42のゲートは配線22[i−2・i−1]と電気的に接続されており、トランジスタ43のゲートは配線23[i−1・i]と電気的に接続されている。
画素11[i,j]について、トランジスタ41のソース又はドレインの他方は配線231と電気的に接続されており、トランジスタ42のソース又はドレインの他方は配線231と電気的に接続されており、トランジスタ43のソース又はドレインの他方は配線232と電気的に接続されている。また、画素11[i,j]について、トランジスタ41のゲートは配線21[i・i+1]と電気的に接続されており、トランジスタ42のゲートは配線22[i・i+1]と電気的に接続されており、トランジスタ43のゲートは配線23[i−1・i]と電気的に接続されている。
画素11[i+1,j]について、トランジスタ41のソース又はドレインの他方は配線232と電気的に接続されており、トランジスタ42のソース又はドレインの他方は配線232と電気的に接続されており、トランジスタ43のソース又はドレインの他方は配線231と電気的に接続されている。また、画素11[i+1,j]について、トランジスタ41のゲートは配線21[i・i+1]と電気的に接続されており、トランジスタ42のゲートは配線22[i・i+1]と電気的に接続されており、トランジスタ43のゲートは配線23[i+1・i+2]と電気的に接続されている。
次に、表示装置210がフィールドシーケンシャル方式によって表示を行う場合の、表示装置210の動作方法の一例について説明する。表示装置210は、図2に示す動作方法と同様の方法により動作させることができる。
図9は、図2に示す期間T01における、i−2行目の画素11[i−2]乃至i+2行目の画素11[i+2]の動作方法の一例を説明するタイミングチャートであり、期間T01−1乃至期間T01−6における動作を示している。
本明細書等において、例えば画素11[i]に書き込まれる画像データDR、画像データDG、画像データDBを、それぞれ画像データDR[i]、画像データDG[i]、画像データDB[i]と記載する。なお、他の画素に書き込まれる画像データDR、画像データDG、画像データDBについても、同様の記載をする場合がある。
期間T01−1に、配線21[i−2・i−1]の電位を高電位とする。また、配線231の電位を画像データDR[i−2]に対応する電位とし、配線232の電位を画像データDR[i−1]に対応する電位とする。これにより、画素11[i−2]が有するメモリ回路15aに画像データDR[i−2]が書き込まれ、画素11[i−1]が有するメモリ回路15aに画像データDR[i−1]が書き込まれる。画像データDR[i−2]及び画像データDR[i−1]の書き込みが終了したら、配線21[i−2・i−1]を低電位とする。
期間T01−2に、配線22[i−2・i−1]の電位を高電位とする。また、配線231の電位を画像データDG[i−2]に対応する電位とし、配線232の電位を画像データDG[i−1]に対応する電位とする。これにより、画素11[i−2]が有するメモリ回路15bに画像データDG[i−2]が書き込まれ、画素11[i−1]が有するメモリ回路15bに画像データDG[i−1]が書き込まれる。画像データDG[i−2]及び画像データDG[i−1]の書き込みが終了したら、配線22[i−2・i−1]を低電位とする。
期間T01−3に、配線23[i−1・i]の電位を高電位とする。また、配線231の電位を画像データDB[i−1]に対応する電位とし、配線232の電位を画像データDB[i]に対応する電位とする。これにより、画素11[i−1]が有するメモリ回路15cに画像データDB[i−1]が書き込まれ、画素11[i]が有するメモリ回路15cに画像データDB[i]が書き込まれる。画像データDB[i−1]及び画像データDB[i]の書き込みが終了したら、配線23[i−1・i]を低電位とする。
期間T01−4に、配線21[i・i+1]の電位を高電位とする。また、配線231の電位を画像データDR[i]に対応する電位とし、配線232の電位を画像データDR[i+1]に対応する電位とする。これにより、画素11[i]が有するメモリ回路15aに画像データDR[i]が書き込まれ、画素11[i+1]が有するメモリ回路15aに画像データDR[i+1]が書き込まれる。画像データDR[i]及び画像データDR[i+1]の書き込みが終了したら、配線21[i・i+1]を低電位とする。
期間T01−5に、配線22[i・i+1]の電位を高電位とする。また、配線231の電位を画像データDG[i]に対応する電位とし、配線232の電位を画像データDG[i+1]に対応する電位とする。これにより、画素11[i]が有するメモリ回路15bに画像データDG[i]が書き込まれ、画素11[i+1]が有するメモリ回路15bに画像データDG[i+1]が書き込まれる。画像データDG[i]及び画像データDG[i+1]の書き込みが終了したら、配線22[i・i+1]を低電位とする。
期間T01−6に、配線23[i+1・i+2]の電位を高電位とする。また、配線231の電位を画像データDB[i+1]に対応する電位とし、配線232の電位を画像データDB[i+2]に対応する電位とする。これにより、画素11[i+1]が有するメモリ回路15cに画像データDB[i+1]が書き込まれ、画素11[i+2]が有するメモリ回路15cに画像データDB[i+2]が書き込まれる。画像データDB[i+1]及び画像データDB[i+2]の書き込みが終了したら、配線23[i+1・i+2]を低電位とする。
以上が画素11[i−2]乃至i+2行目の画素11[i+2]の動作方法の一例である。なお、画素11に書き込む画像データの順番は適宜入れ替えることができる。例えば、期間T01において、画像データDG[i−2]及び画像データDG[i−1]を画素11に書き込んだ後、画像データDR[i−2]及び画像データDR[i−1]を画素11に書き込んでもよい。
また、期間T02乃至期間T09の動作は、期間T02、期間T05、期間T08において配線231及び配線232の両方の電位を電位Voffsetとする以外は、図3に示す動作と同様とすることができる。また、図2、図3、及び図9に示す動作方法は、表示装置210がフィールドシーケンシャル方式以外の方法により表示を行う場合にも適用することができる。
図10は、表示装置210が有する画素11[i−1,j]及び画素11[i,j]の構成例を示すブロック上面図である。具体的には、トランジスタ41乃至トランジスタ43、及び容量素子51乃至容量素子54の他、配線21[i−2・i−1]、配線22[i−2・i−1]、配線23[i−1・i]、配線21[i・i+1]、配線22[i・i+1]、配線231、及び配線232の位置及び範囲の一例を示すブロック上面図である。
容量素子51の占有面積は、容量素子54の占有面積より大きい。容量素子52の占有面積は、容量素子54の占有面積より大きい。容量素子53の占有面積は、容量素子54の占有面積より大きい。これにより、容量素子51の容量は容量素子54の容量より大きくすることができ、容量素子52の容量は容量素子54の容量より大きくすることができ、容量素子53の容量は容量素子54の容量より大きくすることができる。以上により、ノードNMの容量結合係数を1に近づけることができるので、メモリ回路15aに保持された画像データ、メモリ回路15bに保持された画像データ、及びメモリ回路15cに保持された画像データの読み出しを精度良く行うことができる。
また、容量素子51乃至容量素子54の占有面積は、トランジスタ41乃至トランジスタ43の占有面積より大きい。したがって、容量素子51乃至容量素子54が透光性を有すれば、画素11の開口率を高めることができる。具体的には、画素11の開口率を60%以上、70%以上、又は75%以上とすることができる。なお、容量素子51乃至容量素子54の一方の電極、及び容量素子51乃至容量素子54の他方の電極に、透光性を有する導電層を用いることにより、容量素子51乃至容量素子54に透光性を持たせることができる。
図11は、本発明の一態様の表示装置である表示装置310の構成例を説明する図である。表示装置310は、図7に構成例を示した表示装置210の変形例であり、画素11がマトリクス状に配列された表示部12の代わりに画素111がマトリクス状に配列された表示部112が設けられている点が、表示装置210と異なる。また、トランジスタ40が表示部の外部には設けられていない点が、表示装置210と異なる。
図12は、表示装置310が有する画素111[i−1,j]、画素111[i,j]、及び画素111[i+1,j]の構成例を示す回路図である。前述のように、画素111にはトランジスタ40が設けられている。
次に、表示装置310がフィールドシーケンシャル方式によって表示を行う場合の、表示装置310の動作方法の一例について説明する。図13は、表示装置310の動作方法の一例を説明する図であり、期間T01乃至期間T29における動作を示している。図14は、図13に示す期間T01及び期間T21における、i−2行目の画素111[i−2]乃至i+2行目の画素111[i+2]の動作方法の一例を示すタイミングチャートであり、期間T01−1乃至期間T01−6における動作、並びに期間T21−1及び期間T21−2における動作を示している。
期間T01の動作は、図9に示したとおりである。期間T02乃至期間T18の動作は、図5及び図6に示したとおりである。なお、図5及び図6に示した場合と同様に、期間T01において画像データDR、画像データDG、及び画像データDBを画素111に書き込んだ後、画像(R)の表示、画像(G)の表示、及び画像(B)の表示をそれぞれ3回以上行ってもよい。
期間T21に、画像データDRを画素111に書き込む。具体的には、期間T21−1に、配線21[i−2・i−1]の電位を高電位とする。また、配線231の電位を画像データDR[i−2]に対応する電位とし、配線232の電位を画像データDR[i−1]に対応する電位とする。これにより、画素111[i−2]が有するメモリ回路15aに画像データDR[i−2]が書き込まれ、画素111[i−1]が有するメモリ回路15aに画像データDR[i−1]が書き込まれる。画像データDR[i−2]及び画像データDR[i−1]の書き込みが終了したら、配線21[i−2・i−1]を低電位とする。
期間T21−2に、配線21[i・i+1]の電位を高電位とする。また、配線231の電位を画像データDR[i]に対応する電位とし、配線232の電位を画像データDR[i+1]に対応する電位とする。これにより、画素111[i]が有するメモリ回路15aに画像データDR[i]が書き込まれ、画素111[i+1]が有するメモリ回路15aに画像データDR[i+1]が書き込まれる。画像データDR[i]及び画像データDR[i+1]の書き込みが終了したら、配線21[i・i+1]を低電位とする。
ここで、期間T21では、画像データDRのみを画素111に書き込み、画像データDGの画素111への書き込み、及び画像データDBの画素111への書き込みは行わない。これにより、期間T21は、期間T01より短くなる。また、期間T21における表示装置310の消費電力は、期間T01における表示装置310の消費電力より低くなる。
期間T22乃至期間T29において、期間T02乃至期間T09と同様の動作を行う。つまり、画像(R)の表示、画像(G)の表示、及び画像(B)の表示を行う。なお、期間T21において画像データDRを画素111に書き込んだ後、画像(R)の表示、画像(G)の表示、及び画像(B)の表示をそれぞれ2回以上行ってもよい。
以上、表示装置310は、図13及び図14に示すように、例えば画像データ(R)の画素111への書き込みの頻度を、画像データ(G)の画素111への書き込みの頻度、及び画像データ(B)の画素111への書き込みの頻度より高くすることができる。赤色の光の照度変化が、緑色の光の照度変化、及び青色の光の照度変化より人間の目により認識されやすい場合、ノードNAの電位の変化が小さくても、表示装置310の使用者には、表示装置310に表示される画像の品位の低下が顕著に認識される。そこで、図13及び図14に示す方法により表示装置310を動作させることにより、表示装置310の消費電力を低減させつつ、表示装置310に表示される画像の品位の低下を抑制することができる。よって、表示装置310に高品位の画像を表示することができる。なお、画像データ(G)の画素111への書き込みの頻度を、画像データ(R)及び画像データ(B)の画素111への書き込みの頻度より高くしてもよい。また、画像データ(B)の画素111への書き込みの頻度を、画像データ(R)及び画像データ(G)の画素111への書き込みの頻度より高くしてもよい。
例えば、画像データ(R)、画像データ(G)、及び画像データ(B)のうち、高輝度の画像に対応する画像データの画素111への書き込みの頻度を、他の画像データの画素111への書き込みの頻度より高くしてもよい。これにより、表示装置310の使用者が、表示装置310に表示される画像の輝度変化を認識しにくくなり、表示装置310に表示される画像の品位の低下を抑制することができる。よって、表示装置310に高品位の画像を表示することができる。また、上記と同様に、表示装置310の消費電力を低減させることができる。
なお、図13では、画像(R)、画像(G)、画像(B)の順に画像を表示しているが、図5等に示す場合と同様に、表示する画像の順番は適宜入れ替えることができる。また、画像(R)の表示回数と、画像(G)の表示回数と、画像(B)の表示回数と、を互いに等しくしなくてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態2)
<表示装置の構成例>
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
図15(A)に、透過型の液晶表示装置の断面図を示す。図15(A)に示す液晶表示装置は、基板331、トランジスタ41、トランジスタ42、絶縁層215、導電層46、絶縁層144、画素電極121、絶縁層45、共通電極123、液晶層122、及び基板332を有する。
トランジスタ41及びトランジスタ42は、基板331上に位置する。絶縁層215は、トランジスタ41上、及びトランジスタ42上に位置する。導電層46は、絶縁層215上に位置する。絶縁層144は、トランジスタ41上、トランジスタ42上、絶縁層215上、及び導電層46上に位置する。画素電極121は、絶縁層144上に位置する。絶縁層45は、画素電極121上に位置する。共通電極123は、絶縁層45上に位置する。液晶層122は、共通電極123上に位置する。共通電極123は、画素電極121を介して、導電層46と重なる領域を有する。画素電極121はトランジスタ41のソース又はドレインと電気的に接続される。導電層46はトランジスタ42のソース又はドレインと電気的に接続される。導電層46、画素電極121、及び共通電極123は、それぞれ、可視光を透過する機能を有する。
本実施の形態の液晶表示装置は、画素電極121と共通電極123とが絶縁層45を介して積層され、FFS(Fringe Field Switching)モードで動作する。画素電極121、液晶層122、及び共通電極123は、表示デバイス60として機能することができる。
画素電極121、絶縁層45、及び共通電極123は、1つの容量素子51として機能することができる。また、導電層46、絶縁層144、及び画素電極121は、1つの容量素子52として機能することができる。このように、本実施の形態の液晶表示装置は、画素に2つ以上の容量素子を有する。
また、上記容量素子はいずれも可視光を透過する材料で形成され、且つ、互いに重なる領域を有する。これにより、画素は、高い開口率を有し、さらに複数の保持容量を有することができる。
透過型の液晶表示装置の開口率(画素の開口率ともいえる)を高めることで、液晶表示装置の高精細化が可能となる。また、開口率を高めることで、光取り出し効率を高めることができる。これにより、液晶表示装置の消費電力を低減させることができる。
本実施の形態の表示装置の構成は、タッチパネルに適用することもできる。図15(B)は、図15(A)に示す表示装置にタッチセンサTCを搭載した例である。タッチセンサTCを表示装置の表示面に近い位置に設けることで、タッチセンサTCの感度を高めることができる。
本発明の一態様のタッチパネルが有する検知素子(センサ素子ともいう)に限定は無い。指やスタイラス等の被検知体の近接又は接触を検知することのできる様々なセンサを、検知素子として適用することができる。
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式等様々な方式を用いることができる。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。
本発明の一態様のタッチパネルは、別々に作製された表示装置と検知素子とを貼り合わせる構成、表示デバイスを支持する基板及び対向基板の一方又は双方に検知素子を構成する電極等を設ける構成等、様々な構成を適用することができる。
≪表示装置の断面構造≫
図16に、表示装置の断面図を示す。図16に示す表示装置は、基板331、基板332、トランジスタ41、導電層46a、導電層46b、絶縁層144、絶縁層45、画素電極121、液晶層122、共通電極123a、導電層123b、導電層222e、配向膜133a、配向膜133b、接着層141、オーバーコート135、遮光層38、偏光板161、偏光板163、バックライトユニット30、FPC172等を有する。
基板331上にトランジスタ41及びトランジスタ42が位置する。トランジスタ41は、ゲート221a、ゲート絶縁層211、半導体層241a、導電層222a、導電層222b、絶縁層212、絶縁層213、ゲート絶縁層225a、及びゲート223aを有する。トランジスタ42は、ゲート221b、ゲート絶縁層211、半導体層241b、導電層222c、導電層222d、絶縁層212、絶縁層213、ゲート絶縁層225b、及びゲート223bを有する。
図16に示すトランジスタ41及びトランジスタ42は、チャネルの上下にゲートを有する。2つのゲートは、電気的に接続されていることが好ましい。2つのゲートが電気的に接続されている構成のトランジスタは、他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、又は高精細化して配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。また、回路部の占有面積を縮小できるため、表示装置の狭額縁化が可能である。また、このような構成を適用することで、信頼性の高いトランジスタを実現することができる。
半導体層241は、一対の低抵抗領域241nと、一対の低抵抗領域241nの間に挟持されたチャネル形成領域241iと、を有する。
チャネル形成領域241iは、ゲート絶縁層211を介してゲート221と重なり、ゲート絶縁層225を介してゲート223と重なる。
本明細書等において、半導体層241は、半導体層241a又は半導体層241bの一方又は両方を示す。また、ゲート221は、ゲート221a又はゲート221bの一方又は両方を示し、ゲート223は、ゲート223a又はゲート223bの一方又は両方を示す。さらに、ゲート絶縁層225は、ゲート絶縁層225a又はゲート絶縁層225bの一方又は両方を示す。
ここでは、半導体層241に金属酸化物を用いる場合を例に挙げて説明する。
チャネル形成領域241iと接するゲート絶縁層211及びゲート絶縁層225は酸化物絶縁層であることが好ましい。なお、ゲート絶縁層211又はゲート絶縁層225が積層構造である場合、少なくともチャネル形成領域241iと接する層が酸化物絶縁層であることが好ましい。これにより、チャネル形成領域241iに酸素欠損が生じることを抑制でき、トランジスタの信頼性を高めることができる。
絶縁層213及び絶縁層214のうち一方又は双方は窒化物絶縁層であることが好ましい。これにより、半導体層241に不純物が入り込むことを抑制でき、トランジスタの信頼性を高めることができる。
絶縁層215は、平坦化機能を有することが好ましく、例えば、有機絶縁層であることが好ましい。なお、絶縁層214及び絶縁層215のうち一方又は双方は形成しなくてもよい。
低抵抗領域241nは、チャネル形成領域241iよりも抵抗率が低い。低抵抗領域241nは半導体層241のうち絶縁層212と接する領域である。ここで、絶縁層212が窒素又は水素を有することが好ましい。これにより、絶縁層212中の窒素又は水素が低抵抗領域241nに入り込み、低抵抗領域241nのキャリア濃度を高めることができる。又は、ゲート223をマスクとして、不純物を添加することで、低抵抗領域241nを形成してもよい。当該不純物としては、例えば、水素、ヘリウム、ネオン、アルゴン、フッ素、窒素、リン、ヒ素、アンチモン、ホウ素、アルミニウム等が挙げられ、当該不純物は、イオン注入法又はイオンドーピング法を用いて添加することができる。また、上記不純物以外にも、半導体層241の構成元素の一つである、インジウム等を添加することで低抵抗領域241nを形成してもよい。インジウムを添加することで、チャネル形成領域241iよりも低抵抗領域241nの方が、インジウムの濃度が高くなる場合がある。
また、ゲート絶縁層225及びゲート223を形成した後に、半導体層241の一部の領域に接するように第1の層を形成し、加熱処理を施すことにより、当該領域を低抵抗化させ、低抵抗領域241nを形成することができる。
第1の層としては、アルミニウム、チタン、タンタル、タングステン、クロム、及びルテニウム等の金属元素の少なくとも一を含む膜を用いることができる。特に、アルミニウム、チタン、タンタル、及びタングステンの少なくとも一を含むことが好ましい。又は、これら金属元素の少なくとも一を含む窒化物、又はこれら金属元素の少なくとも一を含む酸化物を好適に用いることができる。特に、タングステン膜、チタン膜等の金属膜、窒化アルミニウムチタン膜、窒化チタン膜、窒化アルミニウム膜等の窒化物膜、酸化アルミニウムチタン膜等の酸化物膜等を好適に用いることができる。
第1の層の厚さは、例えば0.5nm以上20nm以下、好ましくは0.5nm以上15nm以下、より好ましくは0.5nm以上10nm以下、さらに好ましくは1nm以上6nm以下とすることができる。代表的には、約5nm程度、又は約2nm程度とすることができる。第1の層がこのように薄い場合であっても、十分に半導体層241を低抵抗化できる。
低抵抗領域241nは、チャネル形成領域241iよりもキャリア密度の高い領域とすることが重要である。例えば低抵抗領域241nは、チャネル形成領域241iよりも水素を多く含む領域、又は、チャネル形成領域241iよりも酸素欠損を多く含む領域とすることができる。酸化物半導体中の酸素欠損と水素原子とが結合すると、キャリアの発生源となる。
半導体層241の一部の領域に第1の層を接して設けた状態で、加熱処理を行うことで、当該領域中の酸素が第1の層に吸引され、当該領域中に酸素欠損を多く形成することができる。これにより、低抵抗領域241nを極めて低抵抗な領域とすることができる。
このように形成された低抵抗領域241nは、後の処理で高抵抗化しにくいといった特徴を有する。例えば、酸素を含む雰囲気下での加熱処理や、酸素を含む雰囲気下での成膜処理等を行っても、低抵抗領域241nの導電性が損なわれる恐れがないため、電気特性が良好で、且つ信頼性の高いトランジスタを実現できる。
加熱処理を経た後の第1の層が導電性を有する場合には、加熱処理後に第1の層を除去することが好ましい。一方、第1の層が絶縁性を有する場合には、これを残存させることで第1の層を保護絶縁膜として機能させることができる。
絶縁層215上に導電層46bが位置し、導電層46b上に絶縁層144が位置し、絶縁層144上に画素電極121が位置する。画素電極121は、導電層222aと電気的に接続されている。具体的には、導電層222aは導電層46bと接続し、導電層46bは画素電極121と接続する。
絶縁層215上に導電層46aが位置する。導電層46aは、導電層222cと電気的に接続されている。具体的には、導電層46aは、絶縁層214及び絶縁層215に設けられた開口を介して、導電層222cと接している。
基板331と基板332は接着層141によって貼り合わされている。
FPC172は、導電層222eと電気的に接続されている。具体的には、FPC172は接続体242と接し、接続体242は導電層123bと接し、導電層123bは導電層222eと接する。導電層123bは絶縁層45上に形成され、導電層222eは、絶縁層214上に形成されている。導電層123bは、共通電極123aと同一の工程、同一の材料で形成することができる。導電層222eは、導電層222a乃至導電層222dと同一の工程、同一の材料で形成することができる。
画素電極121、絶縁層45、及び共通電極123aは、1つの容量素子51として機能することができる。また、導電層46a、絶縁層144、及び画素電極121は、1つの容量素子52として機能することができる。このように、本発明の一態様の表示装置は、1つの画素に2つ以上の容量素子を有する。したがって、画素の保持容量を大きくすることができる。
また、2つの容量素子はいずれも可視光を透過する材料で形成され、且つ、互いに重なる領域を有する。これにより、画素は、高い開口率と、大きな保持容量と、を両立することができる。
図16では、トランジスタ41及びトランジスタ42の双方がバックゲート(ゲート223)を有する例を示したが、トランジスタ41及びトランジスタ42の一方又は双方がバックゲートを有していなくてもよい。
また、図16では、ゲート絶縁層225がチャネル形成領域241i上にのみ形成され、低抵抗領域241nと重ならない例を示したが、ゲート絶縁層225は低抵抗領域241nの少なくとも一部と重なっていてもよい。図17では、ゲート絶縁層225が低抵抗領域241n、ゲート絶縁層211と接して形成される例を示す。図17に示すゲート絶縁層225は、ゲート223をマスクに用いてゲート絶縁層225を加工する工程を削減できる、絶縁層214の被形成面の段差を低くできる等のメリットを有する。
図18に示す表示装置は、トランジスタ41及びトランジスタ42の構造が図16及び図17とは異なる。
図18に示すトランジスタ41は、ゲート221a、ゲート絶縁層211、半導体層241a、導電層222a、導電層222b、絶縁層217、絶縁層218、絶縁層215、及びゲート223aを有する。トランジスタ42は、ゲート221b、ゲート絶縁層211、半導体層241b、導電層222c、導電層222d、絶縁層217、絶縁層218、絶縁層215、及びゲート223bを有する。導電層222a及び導電層222bのうち一方はソースとして機能し、他方はドレインとして機能する。絶縁層217、絶縁層218、及び絶縁層215はゲート絶縁層として機能する。
ここでは、半導体層241に金属酸化物を用いる場合を例に挙げて説明する。
半導体層241と接するゲート絶縁層211及び絶縁層217は酸化物絶縁層であることが好ましい。なお、ゲート絶縁層211又は絶縁層217が積層構造である場合、少なくとも半導体層241と接する層が酸化物絶縁層であることが好ましい。これにより、半導体層241に酸素欠損が生じることを抑制でき、トランジスタの信頼性を高めることができる。
絶縁層218は窒化物絶縁層であることが好ましい。これにより、半導体層241に不純物が入り込むことを抑制でき、トランジスタの信頼性を高めることができる。
絶縁層215は、平坦化機能を有することが好ましく、例えば、有機絶縁層であることが好ましい。なお、絶縁層215は形成しなくてもよく、絶縁層218上に接して導電層46aを形成してもよい。
絶縁層215上に導電層46bが位置し、導電層46b上に絶縁層144が位置し、絶縁層144上に画素電極121が位置する。画素電極121は、導電層222aと電気的に接続されている。具体的には、導電層222aは導電層46bと接続し、導電層46bは画素電極121と接続する。
絶縁層215上に導電層46aが位置する。導電層46a上に絶縁層144及び絶縁層45が位置する。絶縁層45上に共通電極123aが位置する。
≪構成要素の材料≫
次に、本実施の形態の表示装置の各構成要素に用いることができる材料等の詳細について、説明を行う。
表示装置が有する基板の材質等に大きな制限はなく、様々な基板を用いることができる。例えば、ガラス基板、石英基板、サファイア基板、半導体基板、セラミック基板、金属基板、又はプラスチック基板等を用いることができる。
厚さの薄い基板を用いることで、表示装置の軽量化及び薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。
液晶材料には、誘電率の異方性(Δε)が正であるポジ型の液晶材料と、負であるネガ型の液晶材料がある。本発明の一態様では、どちらの材料を用いることもでき、適用するモード及び設計に応じて最適な液晶材料を用いることができる。
本実施の形態の表示装置では、様々なモードが適用された液晶デバイスを用いることができる。上述したFFSモードのほかに、例えば、IPSモード、TNモード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、ECB(Electrically Controlled Birefringence)モード、VA−IPSモード、ゲストホストモード等が適用された液晶デバイスを用いることができる。
なお、液晶デバイスは、液晶の光学変調作用によって光の透過又は非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界又は斜め方向の電界を含む)によって制御される。液晶デバイスに用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal)、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
上述の通り、本実施の形態の表示装置は、高い電圧をかけて液晶デバイスを駆動させることができるため、ブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要であり、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の表示パネルの不良又は破損を軽減することができる。
本実施の形態の表示装置は、透過型の液晶表示装置であるため、一対の電極(画素電極121及び共通電極123a)の双方に、可視光を透過する導電性材料を用いる。また、導電層46bも可視光を透過する導電性材料を用いて形成することで、容量素子52を設けても画素の開口率が低下することを抑制できる。なお、容量素子の誘電体として機能する絶縁層144及び絶縁層45には、窒化シリコン膜が好適である。
可視光を透過する導電性材料としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種以上を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物(ITO)、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム錫酸化物(ITSO)、酸化亜鉛、ガリウムを含む酸化亜鉛等が挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば酸化グラフェンを含む膜を還元して形成することができる。
また、可視光を透過する導電膜は、酸化物半導体を用いて形成することができる(以下、酸化物導電層ともいう)。酸化物導電層は、例えば、インジウムを含むことが好ましく、In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、Sn又はHf)を含むことがさらに好ましい。
酸化物半導体は、膜中の酸素欠損、及び膜中の水素、水等の不純物濃度のうち少なくとも一方によって、抵抗を制御することができる半導体材料である。そのため、酸化物半導体層へ酸素欠損及び不純物濃度の少なくとも一方が増加する処理、又は酸素欠損及び不純物濃度の少なくとも一方が低減する処理を選択することによって、酸化物導電層の有する抵抗率を制御することができる。
なお、このように、酸化物半導体を用いて形成された酸化物導電層は、キャリア密度が高く低抵抗な酸化物半導体層、導電性を有する酸化物半導体層、又は導電性の高い酸化物半導体層ということもできる。
本実施の形態の表示装置が有するトランジスタは、トップゲート型又はボトムゲート型のいずれの構造としてもよい。又は、チャネルの上下にゲート電極が設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体(微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体)のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
例えば、第14族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体等を半導体層に適用できる。
トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが大きい、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
トランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体層を有することが好ましい。これにより、トランジスタのオフ状態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。このような高速駆動が可能なトランジスタを表示装置に用いることで、表示部のトランジスタと、駆動回路部のトランジスタを同一基板上に形成することができる。すなわち、駆動回路として、別途、シリコンウェハ等により形成された半導体装置を用いる必要がないため、表示装置の部品点数を削減することができる。また、表示部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
表示装置が有する各絶縁層、オーバーコート等に用いることのできる絶縁材料としては、有機絶縁材料又は無機絶縁材料を用いることができる。有機絶縁材料としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、及びフェノール樹脂等が挙げられる。無機絶縁層としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、及び酸化ネオジム膜等が挙げられる。
トランジスタのゲート、ソース、ドレインのほか、表示装置が有する各種配線及び電極等の導電層には、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステン等の金属、又はこれを主成分とする合金を単層構造又は積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。例えば、導電層を三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、又は窒化モリブデンでなる膜を形成し、二層目には、銅、アルミニウム、金、又は銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、ITO、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、ITSO等の透光性を有する導電性材料を用いてもよい。なお、酸化物半導体の抵抗率を制御することで、酸化物導電層を形成してもよい。
接着層141としては、熱硬化樹脂、光硬化樹脂、又は2液混合型の硬化性樹脂等の硬化性樹脂を用いることができる。例えば、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、又はシロキサン樹脂等を用いることができる。
接続体242としては、例えば、異方性導電フィルム(ACF:Anisotropic Conductive Film)、又は異方性導電ペースト(ACP:Anisotropic Conductive Paste)等を用いることができる。
バックライトユニット30には、直下型のバックライト、エッジライト型のバックライト等を用いることができる。光源には、LED(Light Emitting Diode)、有機EL(Electroluminescence)素子等を用いることができる。バックライトユニット30には光源39が設けられ、例えば赤色の光を発する光源39、緑色の光を発する光源39、及び青色の光を発する光源39が設けられた構成とすることができる。
表示装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、それぞれ、スパッタリング法、化学気相堆積(CVD:Chemical Vapor Deposition)法、真空蒸着法、パルスレーザー堆積(PLD:Pulsed Laser Deposition)法、原子層成膜(ALD:Atomic Layer Deposition)法等を用いて形成することができる。CVD法の例として、プラズマ化学気相堆積(PECVD:Plasma Enhanced Chemical Vapor Deposition)法及び熱CVD法等が挙げられる。熱CVD法の例として、有機金属化学気相堆積(MOCVD:Metal Organic CVD)法が挙げられる。
表示装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、それぞれ、スピンコート、ディップ、スプレー塗布、インクジェット印刷、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
表示装置を構成する薄膜は、フォトリソグラフィ法等を用いて加工することができる。又は、遮蔽マスクを用いた成膜方法により、島状の薄膜を形成してもよい。又は、ナノインプリント法、サンドブラスト法、もしくはリフトオフ法等により薄膜を加工してもよい。フォトリソグラフィ法としては、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法と、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法と、がある。
フォトリソグラフィ法において、露光に用いる光としては、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、及びこれらを混合させた光が挙げられる。そのほか、紫外線、KrFレーザ光、又はArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。露光に用いる光としては、極端紫外光(EUV:Extreme Ultra−violet)及びX線等が挙げられる。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線又は電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビーム等のビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウエットエッチング法、サンドブラスト法等を用いることができる。
[金属酸化物]
本実施の形態の表示装置が有するトランジスタの半導体層には、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、半導体層に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム又は錫等が含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素M、及び亜鉛を有するIn−M−Zn酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウム、又は錫等とする。そのほかの元素Mに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム等がある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。例えば、亜鉛酸窒化物(ZnON)等の窒素を有する金属酸化物を、半導体層に用いてもよい。
酸化物半導体(金属酸化物)は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS(c−axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)、及び非晶質酸化物半導体等がある。
CAAC−OSは、c軸配向性を有し、且つa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形及び七角形等の格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう)を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化すること等によって、歪みを許容することができるためである。
また、CAAC−OSは、インジウム、及び酸素を有する層(以下、In層)と、元素M、亜鉛、及び酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
CAAC−OSは結晶性の高い金属酸化物である。一方、CAAC−OSは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成等によって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損(V:oxygen vacancyともいう)等)の少ない金属酸化物ともいえる。したがって、CAAC−OSを有する金属酸化物は、物理的性質が安定する。そのため、CAAC−OSを有する金属酸化物は熱に強く、信頼性が高い。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物(以下、IGZO)は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、IGZOは、大気中では結晶成長がし難い傾向があるため、大きな結晶(ここでは、数mmの結晶、又は数cmの結晶)よりも小さな結晶(例えば、上述のナノ結晶)とする方が、構造的に安定となる場合がある。
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する金属酸化物である。a−like OSは、鬆又は低密度領域を有する。すなわち、a−like OSは、nc−OS及びCAAC−OSと比べて、結晶性が低い。
酸化物半導体(金属酸化物)は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
半導体層として機能する金属酸化物膜は、不活性ガス及び酸素ガスのいずれか一方又は双方を用いて成膜することができる。なお、金属酸化物膜の成膜時における酸素の流量比(酸素分圧)に、特に限定はない。ただし、電界効果移動度が高いトランジスタを得る場合においては、金属酸化物膜の成膜時における酸素の流量比(酸素分圧)は、0%以上30%以下が好ましく、5%以上30%以下がより好ましく、7%以上15%以下がさらに好ましい。
金属酸化物は、エネルギーギャップが2eV以上であることが好ましく、2.5eV以上であることがより好ましく、3eV以上であることがさらに好ましい。このように、エネルギーギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
金属酸化物膜は、スパッタリング法により形成することができる。そのほか、PLD法、PECVD法、熱CVD法、ALD法、真空蒸着法等を用いてもよい。
以上のように、本発明の一態様の表示装置は、画素に、可視光を透過する2つの容量素子を重ねて有するため、画素が、高い開口率と大きな保持容量とを両立することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態3)
本実施の形態では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud−Aligned Composite)−OSの構成について説明する。
CAC−OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。
例えば、In−Ga−Zn酸化物におけるCAC−OS(CAC−OSの中でもIn−Ga−Zn酸化物を、特にCAC−IGZOと呼称してもよい)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする)、又はインジウム亜鉛酸化物(以下、InX2ZnY2Z2(X2、Y2、及びZ2は0よりも大きい実数)とする)等と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする)、又はガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、及びZ4は0よりも大きい実数)とする)等と、に材料が分離することでモザイク状となり、モザイク状のInOX1、又はInX2ZnY2Z2が、膜中に均一に分布した構成(以下、クラウド状ともいう)である。
つまり、CAC−OSは、GaOX3が主成分である領域と、InX2ZnY2Z2、又はInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。
なお、IGZOは通称であり、In、Ga、Zn、及びOによる1つの化合物をいう場合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、又はIn(1+x0)Ga(1−x0)(ZnO)m0(−1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、又はCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、且つa−b面においては配向せずに連結した結晶構造である。
一方、CAC−OSは、酸化物半導体の材料構成に関する。CAC−OSとは、In、Ga、Zn、及びOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、CAC−OSにおいて、結晶構造は副次的な要素である。
なお、CAC−OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。
なお、GaOX3が主成分である領域と、InX2ZnY2Z2、又はInOX1が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれている場合、CAC−OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
CAC−OSは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、CAC−OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス(代表的にはアルゴン)、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。
CAC−OSは、X線回折(XRD:X−ray diffraction)測定法のひとつであるOut−of−plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折測定から、測定領域のa−b面方向、及びc軸方向の配向は見られないことが分かる。
またCAC−OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、CAC−OSの結晶構造が、平面方向、及び断面方向において、配向性を有さないnc(nano−crystal)構造を有することがわかる。
また例えば、In−Ga−Zn酸化物におけるCAC−OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と、InX2ZnY2Z2、又はInOX1が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
CAC−OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC−OSは、GaOX3等が主成分である領域と、InX2ZnY2Z2、又はInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、InX2ZnY2Z2、又はInOX1が主成分である領域は、GaOX3等が主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2Z2、又はInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、InX2ZnY2Z2、又はInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。
一方、GaOX3等が主成分である領域は、InX2ZnY2Z2、又はInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3等が主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、CAC−OSを半導体素子に用いた場合、GaOX3等に起因する絶縁性と、InX2ZnY2Z2、又はInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、及び高い電界効果移動度(μ)を実現することができる。
また、CAC−OSを用いた半導体素子は、信頼性が高い。従って、CAC−OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
(実施の形態4)
本実施の形態では、本発明の一態様の電子機器について、図19及び図20を用いて説明する。
本実施の形態の電子機器は、表示部に、本発明の一態様の表示装置を有する。これにより、電子機器の表示部は、高品位の画像を表示することができる。
本実施の形態の電子機器の表示部には、例えばフルハイビジョン、2K、4K、8K、16K、又はそれ以上の解像度を有する画像を表示させることができる。また、表示部の画面サイズは、対角20インチ以上、対角30インチ以上、対角50インチ以上、対角60インチ以上、又は対角70インチ以上とすることができる。
本発明の一態様の表示装置を用いることができる電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用等のモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機等の大型ゲーム機等の比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、等が挙げられる。また、本発明の一態様の表示装置は、携帯型の電子機器、装着型の電子機器(ウェアラブル機器)、VR(Virtual Reality)機器、AR(Augmented Reality)機器等にも好適に用いることができる。
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池(リチウムイオンポリマー電池)等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池等が挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で画像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像等)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻等を表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。
さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、又は複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画又は動画を撮影する機能、撮影した画像を自動又は手動で補正する機能、撮影した画像を記録媒体(外部又は電子機器に内蔵)に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。
図19(A)に、テレビジョン装置1810を示す。テレビジョン装置1810は、表示部1811、筐体1812、スピーカ1813等を有する。さらに、LEDランプ、操作キー(電源スイッチ、又は操作スイッチを含む)、接続端子、各種センサ、マイクロフォン等を有することができる。
テレビジョン装置1810は、リモコン操作機1814により、操作することができる。
テレビジョン装置1810が受信できる放送電波としては、地上波、又は衛星から送信される電波等が挙げられる。また放送電波として、アナログ放送、デジタル放送等があり、また画像及び音声、又は音声のみの放送等がある。例えばUHF帯(約300MHz乃至3GHz)又はVHF帯(30MHz乃至300MHz)のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する画像を、表示部1811に表示させることができる。例えば、4K、8K、16K、又はそれ以上の解像度を有する画像を表示させることができる。
また、インターネットやLAN(Local Area Network)、Wi−Fi(登録商標)等のコンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、表示部1811に表示する画像を生成する構成としてもよい。このとき、テレビジョン装置1810にチューナーを有さなくてもよい。
図19(B)は円柱状の柱1822に取り付けられたデジタルサイネージ1820を示している。デジタルサイネージ1820は、表示部1821を有する。
表示部1821が広いほど、一度に提供できる情報量を増やすことができる。また、表示部1821が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
表示部1821にタッチパネルを適用することで、表示部1821に静止画又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報等の情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
図19(C)はノート型のパーソナルコンピュータ1830を示している。パーソナルコンピュータ1830は、表示部1831、筐体1832、タッチパッド1833、接続ポート1834等を有する。
タッチパッド1833は、ポインティングデバイスや、ペンタブレット等の入力手段として機能し、指やスタイラス等で操作することができる。
また、タッチパッド1833には表示デバイスが組み込まれている。図19(C)に示すように、タッチパッド1833の表面に入力キー1835を表示することで、タッチパッド1833をキーボードとして使用することができる。このとき、入力キー1835に触れた際に、振動により触感を実現するため、振動モジュールがタッチパッド1833に組み込まれていてもよい。
図20(A)、(B)に、携帯情報端末800を示す。携帯情報端末800は、筐体801、筐体802、表示部803、表示部804、及びヒンジ部805等を有する。
筐体801と筐体802は、ヒンジ部805で連結されている。携帯情報端末800は、図20(A)に示すように折り畳んだ状態から、図20(B)に示すように筐体801と筐体802を開くことができる。
例えば表示部803及び表示部804に、文書情報を表示することができ、電子書籍端末としても用いることができる。また、表示部803及び表示部804に静止画像や動画像を表示することもできる。
このように、携帯情報端末800は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
なお、筐体801及び筐体802には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
図20(C)に携帯情報端末の一例を示す。図20(C)に示す携帯情報端末810は、筐体811、表示部812、操作ボタン813、外部接続ポート814、スピーカ815、マイク816、カメラ817等を有する。
携帯情報端末810は、表示部812にタッチセンサを備える。電話を掛ける、或いは文字を入力する等のあらゆる操作は、指やスタイラス等で表示部812に触れることで行うことができる。
また、操作ボタン813の操作により、電源のON、OFF動作や、表示部812に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
また、携帯情報端末810の内部に、ジャイロセンサ又は加速度センサ等の検出装置を設けることで、携帯情報端末810の向き(縦か横か)を判断して、表示部812の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部812を触れること、操作ボタン813の操作、又はマイク816を用いた音声入力等により行うこともできる。
携帯情報端末810は、例えば、電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。携帯情報端末810は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲーム等の種々のアプリケーションを実行することができる。
図20(D)に、カメラの一例を示す。カメラ820は、筐体821、表示部822、操作ボタン823、シャッターボタン824等を有する。またカメラ820には、着脱可能なレンズ826が取り付けられている。
ここではカメラ820として、レンズ826を筐体821から取り外して交換することが可能な構成としたが、レンズ826と筐体が一体となっていてもよい。
カメラ820は、シャッターボタン824を押すことにより、静止画、又は動画を撮像することができる。また、表示部822はタッチパネルとしての機能を有し、表示部822をタッチすることにより撮像することも可能である。
なお、カメラ820は、ストロボ装置や、ビューファインダー等を別途装着することができる。又は、これらが筐体821に組み込まれていてもよい。
図20(E)に、本発明の一態様の表示装置を車載用ディスプレイとして搭載した一例を示す。表示部832及び表示部833はナビゲーション情報、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定等を表示することで、様々な情報を提供することができる。表示は使用者の好みに合わせて適宜その表示項目やレイアウトを変更することができる。
以上示したとおり、本発明の一態様の表示装置を適用して電子機器を得ることができる。表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用できる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
10:表示装置、11:画素、12:表示部、13:ゲートドライバ、14:ソースドライバ、15a:メモリ回路、15b:メモリ回路、15c:メモリ回路、20:配線、21:配線、22:配線、23:配線、30:バックライトユニット、31:配線、32:配線、33:配線、38:遮光層、39:光源、40:トランジスタ、41:トランジスタ、42:トランジスタ、43:トランジスタ、45:絶縁層、46:導電層、46a:導電層、46b:導電層、51:容量素子、52:容量素子、53:容量素子、54:容量素子、60:表示デバイス、61:配線、62:配線、63:配線、110:表示装置、111:画素、112:表示部、121:画素電極、122:液晶層、123:共通電極、123a:共通電極、123b:導電層、133a:配向膜、133b:配向膜、135:オーバーコート、141:接着層、144:絶縁層、161:偏光板、163:偏光板、172:FPC、210:表示装置、211:ゲート絶縁層、212:絶縁層、213:絶縁層、214:絶縁層、215:絶縁層、217:絶縁層、218:絶縁層、221:ゲート、221a:ゲート、221b:ゲート、222a:導電層、222b:導電層、222c:導電層、222d:導電層、222e:導電層、223:ゲート、223a:ゲート、223b:ゲート、225:ゲート絶縁層、225a:ゲート絶縁層、225b:ゲート絶縁層、231:配線、232:配線、241:半導体層、241a:半導体層、241b:半導体層、241i:チャネル形成領域、241n:低抵抗領域、242:接続体、310:表示装置、331:基板、332:基板、800:携帯情報端末、801:筐体、802:筐体、803:表示部、804:表示部、805:ヒンジ部、810:携帯情報端末、811:筐体、812:表示部、813:操作ボタン、814:外部接続ポート、815:スピーカ、816:マイク、817:カメラ、820:カメラ、821:筐体、822:表示部、823:操作ボタン、824:シャッターボタン、826:レンズ、832:表示部、833:表示部、1810:テレビジョン装置、1811:表示部、1812:筐体、1813:スピーカ、1814:リモコン操作機、1820:デジタルサイネージ、1821:表示部、1822:柱、1830:パーソナルコンピュータ、1831:表示部、1832:筐体、1833:タッチパッド、1834:接続ポート、1835:入力キー

Claims (14)

  1. 第1のメモリ回路、第2のメモリ回路、及び表示デバイスが設けられている画素を有し、前記第1のメモリ回路及び前記第2のメモリ回路は、前記表示デバイスの一方の電極と電気的に接続されている表示装置の動作方法であって、
    第1の画像データを前記第1のメモリ回路に書き込み、第2の画像データを前記第2のメモリ回路に書き込む第1の期間と、
    前記第1のメモリ回路に第1の電位を供給する第2の期間と、
    前記第1の画像データに対応する、第1の画像を表示する第3の期間と、
    前記表示デバイスの一方の電極の電位を第2の電位とする第4の期間と、
    前記第2のメモリ回路に前記第1の電位を供給する第5の期間と、
    前記第2の画像データに対応する、第2の画像を表示する第6の期間と、を有する表示装置の動作方法。
  2. 請求項1において、
    前記第1の画像は、第1の色の画像であり、
    前記第2の画像は、第2の色の画像である表示装置の動作方法。
  3. 請求項2において、
    前記第1の色は、赤色、緑色、又は青色のうちの一色であり、
    前記第2の色は、赤色、緑色、又は青色のうちの、前記第1の色以外の一色である表示装置の動作方法。
  4. 請求項1乃至3のいずれか一項において、
    前記表示デバイスは、液晶デバイスである表示装置の動作方法。
  5. 請求項1乃至4のいずれか一項において、
    前記表示装置は、ソースドライバを有し、
    前記ソースドライバは、第1のデータ線を介して前記第1のメモリ回路と電気的に接続され、
    前記ソースドライバは、第2のデータ線を介して前記第2のメモリ回路と電気的に接続され、
    前記ソースドライバは、前記第1の画像データ、前記第2の画像データ、及び前記第1の電位を生成する機能を有する表示装置の動作方法。
  6. 請求項5において、
    前記第1のメモリ回路は、第1のトランジスタと、第1の容量素子と、を有し、
    前記第2のメモリ回路は、第2のトランジスタと、第2の容量素子と、を有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第1の容量素子の一方の電極と電気的に接続され、
    前記第2のトランジスタのソース又はドレインの一方は、前記第2の容量素子の一方の電極と電気的に接続され、
    前記第1の容量素子の他方の電極、及び前記第2の容量素子の他方の電極は、前記表示デバイスの一方の電極と電気的に接続されている表示装置の動作方法。
  7. 請求項6において、
    前記第1のトランジスタ及び前記第2のトランジスタは、チャネル形成領域に金属酸化物を有し、
    前記金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、Nd又はHf)と、を有する表示装置の動作方法。
  8. 第1の画素と、第2の画素と、ソースドライバと、を有する表示装置であって、
    前記第1の画素は、第1のメモリ回路と、第2のメモリ回路と、第1の表示デバイスと、を有し、
    前記第2の画素は、第3のメモリ回路と、第4のメモリ回路と、第2の表示デバイスと、を有し、
    前記第1のメモリ回路は、第1のデータ線と電気的に接続され、
    前記第1のメモリ回路は、前記第1の表示デバイスの一方の電極と電気的に接続され、
    前記第2のメモリ回路は、第2のデータ線と電気的に接続され、
    前記第2のメモリ回路は、前記第1の表示デバイスの一方の電極と電気的に接続され、
    前記第3のメモリ回路は、前記第2のデータ線と電気的に接続され、
    前記第3のメモリ回路は、前記第2の表示デバイスの一方の電極と電気的に接続され、
    前記第4のメモリ回路は、前記第1のデータ線と電気的に接続され、
    前記第4のメモリ回路は、前記第2の表示デバイスの一方の電極と電気的に接続され、
    前記ソースドライバは、前記第1のデータ線、及び前記第2のデータ線と電気的に接続され、
    前記ソースドライバは、第1の画像データと、第2の画像データと、第3の画像データと、第4の画像データと、第1の電位と、を生成する機能を有し、
    前記第1のメモリ回路は、前記第1の画像データを保持する機能を有し、
    前記第2のメモリ回路は、前記第2の画像データを保持する機能を有し、
    前記第3のメモリ回路は、前記第3の画像データを保持する機能を有し、
    前記第4のメモリ回路は、前記第4の画像データを保持する機能を有し、
    前記第1の画素は、前記第1のメモリ回路に前記第1の電位が供給された場合に、前記第1のメモリ回路から前記第1の画像データを読み出す機能を有し、
    前記第1の画素は、前記第2のメモリ回路に前記第1の電位が供給された場合に、前記第2のメモリ回路から前記第2の画像データを読み出す機能を有し、
    前記第2の画素は、前記第3のメモリ回路に前記第1の電位が供給された場合に、前記第3のメモリ回路から前記第3の画像データを読み出す機能を有し、
    前記第2の画素は、前記第4のメモリ回路に前記第1の電位が供給された場合に、前記第4のメモリ回路から前記第4の画像データを読み出す機能を有する表示装置。
  9. 請求項8において、
    前記表示装置は、第1のトランジスタを有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第1の表示デバイスの一方の電極、及び前記第2の表示デバイスの一方の電極と電気的に接続され、
    前記第1のトランジスタのソース又はドレインの他方は、電源線と電気的に接続され、
    前記ソースドライバは、前記第1のトランジスタが導通している期間に、前記第1乃至第4の画像データを生成する機能を有し、
    前記ソースドライバは、前記第1のトランジスタが非導通となっている期間に、前記第1の電位を生成する機能を有する表示装置。
  10. 請求項8又は9において、
    前記第1の画像データ、及び前記第3の画像データは、第1の色の画像を表し、
    前記第2の画像データ、及び前記第4の画像データは、第2の色の画像を表す表示装置。
  11. 請求項10において、
    前記第1の色は、赤色、緑色、又は青色のうちの一色であり、
    前記第2の色は、赤色、緑色、又は青色のうちの、前記第1の色以外の一色である表示装置。
  12. 請求項8乃至11のいずれか一項において、
    前記表示デバイスは、液晶デバイスである表示装置。
  13. 請求項8乃至12のいずれか一項において、
    前記第1のメモリ回路は、第2のトランジスタと、第1の容量素子と、を有し、
    前記第2のメモリ回路は、第3のトランジスタと、第2の容量素子と、を有し、
    前記第3のメモリ回路は、第4のトランジスタと、第3の容量素子と、を有し、
    前記第4のメモリ回路は、第5のトランジスタと、第4の容量素子と、を有し、
    前記第2のトランジスタのソース又はドレインの一方は、前記第1の容量素子の一方の電極と電気的に接続され、
    前記第2のトランジスタのソース又はドレインの他方は、前記第1のデータ線と電気的に接続され、
    前記第1の容量素子の他方の電極は、前記第1の表示デバイスの一方の電極と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第2の容量素子の一方の電極と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの他方は、前記第2のデータ線と電気的に接続され、
    前記第2の容量素子の他方の電極は、前記第1の表示デバイスの一方の電極と電気的に接続され、
    前記第4のトランジスタのソース又はドレインの一方は、前記第3の容量素子の一方の電極と電気的に接続され、
    前記第4のトランジスタのソース又はドレインの他方は、前記第2のデータ線と電気的に接続され、
    前記第3の容量素子の他方の電極は、前記第2の表示デバイスの一方の電極と電気的に接続され、
    前記第5のトランジスタのソース又はドレインの一方は、前記第4の容量素子の一方の電極と電気的に接続され、
    前記第5のトランジスタのソース又はドレインの他方は、前記第1のデータ線と電気的に接続され、
    前記第4の容量素子の他方の電極は、前記第2の表示デバイスの一方の電極と電気的に接続され、
    前記第1のトランジスタのゲートは、前記第3のトランジスタのゲートと電気的に接続されている表示装置。
  14. 請求項13において、
    前記第2乃至第5のトランジスタは、チャネル形成領域に金属酸化物を有し、
    前記金属酸化物は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、Nd又はHf)と、を有する表示装置。
JP2020501864A 2018-02-23 2019-02-14 表示装置 Active JP7317795B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018030779 2018-02-23
JP2018030779 2018-02-23
JP2018045614 2018-03-13
JP2018045614 2018-03-13
PCT/IB2019/051177 WO2019162808A1 (ja) 2018-02-23 2019-02-14 表示装置及びその動作方法

Publications (3)

Publication Number Publication Date
JPWO2019162808A1 true JPWO2019162808A1 (ja) 2021-02-18
JPWO2019162808A5 JPWO2019162808A5 (ja) 2022-02-03
JP7317795B2 JP7317795B2 (ja) 2023-07-31

Family

ID=67686719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020501864A Active JP7317795B2 (ja) 2018-02-23 2019-02-14 表示装置

Country Status (3)

Country Link
US (1) US11257457B2 (ja)
JP (1) JP7317795B2 (ja)
WO (1) WO2019162808A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11513409B2 (en) 2018-03-30 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2020053693A1 (ja) 2018-09-12 2020-03-19 株式会社半導体エネルギー研究所 表示装置の動作方法
CN114038376B (zh) * 2021-11-25 2024-02-06 武汉华星光电半导体显示技术有限公司 一种显示面板的驱动方法及显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000330135A (ja) * 1999-03-15 2000-11-30 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP2002318395A (ja) * 2001-04-23 2002-10-31 Canon Inc 表示装置
US20030016202A1 (en) * 2001-07-13 2003-01-23 Koninklijke Philips Electronics N. V. Active matrix array devices
JP2004117752A (ja) * 2002-09-25 2004-04-15 Sharp Corp 表示装置
JP2005107382A (ja) * 2003-10-01 2005-04-21 Casio Comput Co Ltd 表示装置
US20060208985A1 (en) * 2004-12-07 2006-09-21 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and operating method thereof
JP2007155890A (ja) * 2005-12-01 2007-06-21 Hitachi Displays Ltd 液晶表示装置
JP2007155983A (ja) * 2005-12-02 2007-06-21 Hitachi Displays Ltd 液晶表示装置
US20080055222A1 (en) * 2006-09-05 2008-03-06 Industrial Technology Research Institute Charge pump pixel driving circuit
JP2009053594A (ja) * 2007-08-29 2009-03-12 Epson Imaging Devices Corp 液晶表示装置
JP2012003238A (ja) * 2010-04-09 2012-01-05 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法
JP2015210422A (ja) * 2014-04-28 2015-11-24 株式会社ジャパンディスプレイ 表示装置及びドライバ回路

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000014713A1 (en) 1998-09-04 2000-03-16 Fed Corporation Field sequential reflective liquid crystal display without external frame buffer
US7317438B2 (en) 1998-10-30 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Field sequential liquid crystal display device and driving method thereof, and head mounted display
US6597348B1 (en) 1998-12-28 2003-07-22 Semiconductor Energy Laboratory Co., Ltd. Information-processing device
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
US7385579B2 (en) 2000-09-29 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TW594150B (en) * 2001-09-25 2004-06-21 Sanyo Electric Co Display device
KR20030083123A (ko) * 2002-04-19 2003-10-30 삼성전자주식회사 평판 표시 장치 및 그 구동 방법
TW571280B (en) 2002-08-27 2004-01-11 Himax Tech Inc Driving circuit of liquid crystal cell structure and its control method
AU2003280806A1 (en) 2002-11-29 2004-06-23 Semiconductor Energy Laboratory Co., Ltd. Display and its driving method, and electronic device
CN100557667C (zh) 2004-04-22 2009-11-04 株式会社半导体能源研究所 发光装置及其驱动方法
JP4559985B2 (ja) 2005-03-15 2010-10-13 株式会社東芝 乱数発生回路
EP1832915B1 (en) 2006-01-31 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device with improved contrast
US8154493B2 (en) 2006-06-02 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device using the same
US20080055216A1 (en) * 2006-08-29 2008-03-06 Himax Display, Inc. Liquid crystal display and methods for driving the same
TWI358008B (en) * 2006-12-12 2012-02-11 Ind Tech Res Inst Pixel structure of display device and method for d
US7941471B2 (en) 2007-01-29 2011-05-10 International Business Machines Corporation Differential approach to current-mode chaos based random number generator
JP4308293B2 (ja) 2007-11-20 2009-08-05 際国 董 乱数生成装置及び方法
TW201009420A (en) * 2008-08-18 2010-03-01 Au Optronics Corp Color sequential liquid crystal display and pixel circuit thereof
TWI496042B (zh) 2009-07-02 2015-08-11 Semiconductor Energy Lab 觸控面板及其驅動方法
US8830278B2 (en) 2010-04-09 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
CN103038813B (zh) 2010-05-25 2016-07-27 株式会社半导体能源研究所 液晶显示装置及其驱动方法
WO2011162166A1 (en) 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000330135A (ja) * 1999-03-15 2000-11-30 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP2002318395A (ja) * 2001-04-23 2002-10-31 Canon Inc 表示装置
US20030016202A1 (en) * 2001-07-13 2003-01-23 Koninklijke Philips Electronics N. V. Active matrix array devices
JP2004117752A (ja) * 2002-09-25 2004-04-15 Sharp Corp 表示装置
JP2005107382A (ja) * 2003-10-01 2005-04-21 Casio Comput Co Ltd 表示装置
US20060208985A1 (en) * 2004-12-07 2006-09-21 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and operating method thereof
JP2007155890A (ja) * 2005-12-01 2007-06-21 Hitachi Displays Ltd 液晶表示装置
JP2007155983A (ja) * 2005-12-02 2007-06-21 Hitachi Displays Ltd 液晶表示装置
US20080055222A1 (en) * 2006-09-05 2008-03-06 Industrial Technology Research Institute Charge pump pixel driving circuit
JP2009053594A (ja) * 2007-08-29 2009-03-12 Epson Imaging Devices Corp 液晶表示装置
JP2012003238A (ja) * 2010-04-09 2012-01-05 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法
JP2015210422A (ja) * 2014-04-28 2015-11-24 株式会社ジャパンディスプレイ 表示装置及びドライバ回路

Also Published As

Publication number Publication date
US11257457B2 (en) 2022-02-22
JP7317795B2 (ja) 2023-07-31
WO2019162808A1 (ja) 2019-08-29
US20210110783A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
JP7242558B2 (ja) 表示モジュール
US11183137B2 (en) Operation method of display apparatus
JPWO2019025917A1 (ja) 半導体装置、及び表示装置
JP7317795B2 (ja) 表示装置
JP2023058494A (ja) 表示装置
JP2023111947A (ja) 表示装置の動作方法
JP7267212B2 (ja) 液晶表示装置
JP7434167B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230719

R150 Certificate of patent or registration of utility model

Ref document number: 7317795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150