CN107104138B - 氧化物半导体晶体管 - Google Patents
氧化物半导体晶体管 Download PDFInfo
- Publication number
- CN107104138B CN107104138B CN201710087055.4A CN201710087055A CN107104138B CN 107104138 B CN107104138 B CN 107104138B CN 201710087055 A CN201710087055 A CN 201710087055A CN 107104138 B CN107104138 B CN 107104138B
- Authority
- CN
- China
- Prior art keywords
- oxide semiconductor
- island
- layer
- etch
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 118
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 84
- 238000000926 separation method Methods 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 19
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 239000011787 zinc oxide Substances 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- -1 aluminum zinc tin oxide Chemical compound 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 claims description 3
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- YSRUGFMGLKANGO-UHFFFAOYSA-N zinc hafnium(4+) indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[In+3].[Hf+4] YSRUGFMGLKANGO-UHFFFAOYSA-N 0.000 claims description 3
- 229910004205 SiNX Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 14
- 238000012546 transfer Methods 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明一实施例的氧化物半导体晶体管包括:基板、位于基板上的第一栅极、位于基板及第一栅极上的栅极绝缘膜、位于栅极绝缘膜上的氧化物半导体层、位于氧化物半导体层上的蚀刻阻挡层、以及位于氧化物半导体层及蚀刻阻挡层上且彼此隔开的源极和漏极。
Description
技术领域
本发明涉及一种可用于显示器像素元件的氧化物半导体晶体管。
背景技术
近来,正在加快研发通过利用氧化物半导体即非晶铟镓锌氧化物(a-IGZO)的驱动元件来驱动的显示器。与此同时,不仅对显示元件驱动最基本的迁移率,而且对基于电压电流的稳定性都进行了相当的研究。
有关于此,以往基本上采用了通过利用非晶硅(a-Si)的驱动元件来驱动的显示器,但目前显示器中使用基于多晶硅(Poly-Si)的驱动元件,其不仅具有高迁移率,而且基于电流及强电压的可靠性高,因此目前用于诸多产品中。
然而,对于所述现有的基于多晶硅的半导体薄膜晶体管,为了结晶化需要使用准分子激光退火(ELA)设备,从而具有高性能的特性,此时使用的ELA设备生产成本高以及需要维修费用。
因此,正在兴起对可替代所述半导体薄膜晶体管的氧化物半导体的研究。有关于此,近来正在研发一种适用氧化物半导体a-IGZO的显示器,但是存在如下缺陷:迁移率为10cm2/Vs以下较低,而且氧化物半导体薄膜晶体管的可靠性测试之一的正偏压温度应力(PBTS)、高电流温度应力(HCTS)的变动幅度大。
发明内容
技术问题
为了解决如上所述的现有技术的问题,本发明的目的是提供一种氧化物半导体晶体管,其可用作具有高迁移率以及能提高基于高电流的可靠性的显示器像素元件。
本发明的另一个目的是提供一种可以低成本及简单的方法制造所述氧化物半导体晶体管的方法。
除了上述目的之外,根据本发明的示例性实施方案还可用于实现没有具体提到的其他目的。
技术方案
本发明一实施例的氧化物半导体晶体管包括:基板、位于基板上的第一栅极、位于基板及第一栅极上的栅极绝缘膜(Gate Insulator)、位于栅极绝缘膜上的氧化物半导体层、位于氧化物半导体层上的蚀刻阻挡层(etch stopper layer)、以及位于氧化物半导体层及蚀刻阻挡层上且彼此隔开的源极和漏极。
氧化物半导体层及蚀刻阻挡层包括多个岛形图案(island pattern),所述多个岛形图案沿第一栅极的宽度方向形成,且在第一栅极的宽度方向上沿垂直方向彼此隔开。
蚀刻阻挡层的岛形图案的宽度可等于或小于氧化物半导体层的岛形图案的宽度。
岛形图案的宽度可为1μm至10μm。
岛形图案之间的隔开距离可为1μm至5μm。
岛形图案可为2个至50个。
多个岛形图案可彼此平行。
蚀刻阻挡层可包括SiO2、Al2O3及SiNx中的一种以上物质。
氧化物半导体层可包括铟镓锌氧化物(IGZO)、锌氧化物(ZnO)、铟锌氧化物(IZO)、铟锡氧化物(ITO)、锌锡氧化物(ZTO)、镓锌氧化物(GZO)、铪铟锌氧化物(HIZO)、锌铟锡氧化物(ZITO)及铝锌锡氧化物(AZTO)中的一种以上物质。
还可包括覆盖源极、漏极和蚀刻阻挡层的保护层(Passivation Layer)及位于保护层上的第二栅极。
第一栅极和第二栅极可通过过孔(via hole)电连接。
第一栅极和第二栅极可彼此重叠。
第二栅极的截面的宽度可短于源极和漏极之间的隔开距离。
第二栅极与源极之间的隔开距离可为0.5μm至5μm,第二栅极与漏极之间的隔开距离可为0.5μm至5μm。
本发明一实施例的氧化物半导体晶体管包括:基板、位于基板上的绝缘膜、位于绝缘膜上的氧化物半导体层、位于氧化物半导体上的蚀刻阻挡层、位于氧化物半导体层及蚀刻阻挡层上且彼此隔开的源极和漏极、覆盖源极、漏极和蚀刻阻挡层的栅极绝缘膜层、以及位于栅极绝缘膜层上的栅极。
氧化物半导体层及蚀刻阻挡层包括多个岛形图案,所述多个岛形图案沿栅极的宽度方向形成,且在栅极的宽度方向上沿垂直方向彼此隔开。
栅极的截面的宽度可短于源极和漏极之间的隔开距离。
岛形图案的宽度可为1μm至10μm。
岛形图案之间的隔开距离可为1μm至5μm。
岛形图案可为2个至50个。
多个岛形图案可彼此平行。
发明效果
本发明的氧化物半导体晶体管具有高迁移率以及可提高对PBTS、HCTS的可靠性,从而可以提高电特性。
附图说明
图1是本发明一实施例的氧化物半导体晶体管的立体图。
图2是本发明一实施例的氧化物半导体晶体管的截面图。
图3是本发明一实施例的氧化物半导体晶体管的制造方法的整体流程图。
图4示出本发明一实施例的氧化物半导体晶体管岛形图案。
图5是示出本发明一实施例的氧化物半导体晶体管的转移特性曲线(TransferCurve)及电流曲线(output curve)的曲线图。
图6示出根据本发明一实施例的氧化物半导体晶体管的岛形图案结构的基于阈值电压(VTH)及摆幅(swing)的特性曲线和岛形图案。
图7是分别示出本发明一实施例的氧化物半导体晶体管的施加正电压(+20V)和60℃温度时以及施加漏极电流(100μA)和60℃温度时的电特性的曲线图。
图8及图9是本发明另一实施例的氧化物半导体晶体管的截面图。
图10是本发明另一实施例的氧化物半导体晶体管的制造方法的整体流程图。
图11是根据本发明一实施例适用于LCD面板和AMOLED面板时的模式图。
图12至图15示出本发明另一实施例的电特性。
图16分别示出本发明另一实施例的氧化物半导体晶体管的施加正电压(+20V)和60℃温度时以及施加漏极电流(100μA)和60℃温度时的电特性。
具体实施方式
参照附图详细描述本发明实施例,以使本发明所属领域的普通技术人员容易实施本发明。本发明能够以各种不同方式实施,并不限于本文所述的实施例。为了清楚地描述本发明,附图中省略了无关的部分,整篇说明书中相同或类似的组件采用了相同的附图标记。另外,对于众所周知的公知技术,省略了其详细描述。
在整篇说明书中,某一部分“包括”或“包含”某一组件时,在没有特别相反的记载的情况下表示可进一步包括其他组件,而非排除其他组件。
如图1所示,本发明一实施例的氧化物半导体晶体管100可由基板102、第一栅极104、栅极绝缘膜106、氧化物半导体层108、蚀刻阻挡层111、源极112、漏极114组成。
本发明的氧化物半导体晶体管100可为氧化物半导体薄膜晶体管(TFT:Thin FilmTransistor)。
本发明的基板102可采用玻璃(glass)、塑料或石英材料。
本发明的第一栅极104位于基板102上,可具有一定面积。第一栅极104可包括金属材料,例如可包括钼(Mo)。
氧化物半导体晶体管100包括依次层叠的第一栅极104、栅极绝缘膜106、氧化物半导体层108、以及蚀刻阻挡层111。
栅极绝缘膜106可包括氧化物或金属氧化物,例如可包括硅氧化物(SiOx)。
氧化物半导体层108位于栅极绝缘膜106上。氧化物半导体层108可包括铟(In),而且可包括铟镓锌氧化物(IGZO)、锌氧化物(ZnO)、铟锌氧化物(IZO)、铟锡氧化物(ITO)、锌锡氧化物(ZTO)、镓锌氧化物(GZO)、铪铟锌氧化物(HIZO)、锌铟锡氧化物(ZITO)及铝锌锡氧化物(AZTO)中的任何一种物质。
如图1及图2的(b)所示,蚀刻阻挡层111可与氧化物半导体层108平行地位于氧化物半导体层108上。而且,如图2的(d)所示以垂直于半导体沟道(channel)的截面表示时,蚀刻阻挡层111可平行地形成为与氧化物半导体层108相同的图案。
蚀刻阻挡层111可为氧化物或金属氧化物,例如可包括SiO2、Al2O3及SiNx中的任何一种物质。
如图2的(a)及图2的(c)和图4的(b)所示,氧化物半导体层108及所述蚀刻阻挡层111可包括多个岛形图案。岛形图案为两个以上的图案,分别可具有相同的宽度,各图案之间的隔开距离可相同。只是,各岛形图案也可以具有不同宽度,各岛形图案之间的隔开距离也可以不同。
岛形图案的宽度可为约1μm至约10μm,优选可为约1μm至约5μm。只是,多个岛形图案可形成为总宽度小于源极112及漏极114的宽度(图4)。但,多个岛形图案的宽度可大于第一栅极104的宽度。也就是说,岛形图案可形成为宽于源极112及漏极114的隔开距离且与源极112及漏极114部分重叠。
多个岛形图案之间的隔开距离可为1μm至5μm。如图4的(b)所示,岛形图案及隔开距离包括在内的岛形图案的总宽度(Total Width)可具有约100至约110μm的范围。将岛形图案的总宽度(Total Width)保持在100至110μm的范围,且减小各岛形图案的宽度和岛形图案之间的隔开距离,以增加岛形图案的数量,从而可以提高氧化物半导体晶体管100的电特性。关于电特性的提高,在下面进行描述(参见对图5至图7的描述)。
蚀刻阻挡层111的岛形图案可位于氧化物半导体层108的岛形图案上。氧化物半导体层108和蚀刻阻挡层111的岛形图案可具有相同的宽度和图案之间的隔开距离。只是,如图4所示,蚀刻阻挡层111的岛形图案的宽度可小于氧化物半导体层108的岛形图案的宽度,而截面形状可以平行,如图2的(b)和图2的(d)所示。
氧化物半导体层108及蚀刻阻挡层111的岛形图案可为多个,如图2及图4所示配置成彼此平行且在源极112及漏极114的宽度方向上彼此平行地形成。
岛形图案的数量为2个至50个,而且可形成为具有相同的图案宽度及隔开距离。如图4的(a)所示,本发明通过使用与没有岛形图案而包括一个氧化物半导体层108的现有氧化物半导体晶体管相同数量的掩膜来形成2个以上的岛形图案,从而改善了后述的电特性,并通过实验确认到形成20个至50个岛形图案时显示出最佳的电特性。
源极和漏极可覆盖氧化物半导体层108的侧部和上部及所述蚀刻阻挡层111且隔开形成。此时,源极112及漏极114可形成为以蚀刻阻挡层111的中心轴为界具有一定的隔开距离。即,源极112及漏极114可形成为具有与蚀刻阻挡层111上面的开放空间一样大的隔开距离且平行。源极112及漏极114可包括金属材料,例如可适用钼(Mo)。
如图2所示,实施例的氧化物半导体晶体管100还可包括保护层116,所述保护层116在源极112、漏极114、蚀刻阻挡层111及栅极绝缘膜106上。
保护层116可包括氧化物或金属氧化物,例如可包括硅氧化物(SiOx)。
图9及图10为另一实施例,图中示出包括第二栅极120的实施例。在进行描述时省略了前述部分,以避免重复描述。
如图9及图10所示,氧化物半导体晶体管100还可包括保护层116,所述保护层116在源极112、漏极114及蚀刻阻挡层111上,穿过该保护层116像素电极118、119可分别与源极112及漏极114电连接。通过这种电连接像素电极118、119起到将源极112及漏极114与显示元件用氧化物半导体晶体管100的外部其他组件电连接的作用。像素电极118、119可包括金属材料,例如可包括钼(Mo)。
氧化物半导体晶体管100还可包括第二栅极120,所述第二栅极120在保护层116上。第二栅极120可形成为与第一栅极104的位置相对应。而且,如图9所示,第二栅极120的截面宽度可大于源极112和漏极114的截面隔开距离。另外,如图10所示,第二栅极120的截面宽度可小于源极112和漏极114的截面隔开距离。
此时,将源极112和漏极114末端与第二栅极120末端的隔开宽度大小的间距定义为隔开间距124。
如图9所示,第二栅极120的截面宽度大于源极112和漏极114的截面隔开距离时,即没有隔开间距124时,第二栅极120与源极112和漏极114之间可能会产生寄生电压,因此具有高性能的电特性的氧化物半导体晶体管的特性可能会降低。相比之下,如图10所示,第二栅极120的截面宽度小于源极112和漏极114的截面隔开距离时,可以最大限度地避免第二栅极120与源极112及漏极114之间产生寄生电压,从而可以获得高性能的电特性。第二栅极120的宽度可为1.5μm以上,并且可具有1.5μm至10μm的范围。隔开间距124优选为0.5μm至5μm。
如上所述,保护层116上设置第二栅极120且对第一栅极104和第二栅极120施加相同的电压时,可以增加形成于氧化物半导体层108的沟道的形成宽度。因此,不仅可以增加流过源极112和漏极114的电流量,而且在针对正电压、负电压及光的可靠性测试中可以达到稳定化。由此,本发明的显示元件用氧化物半导体晶体管100的电特性可以得到提高。
第二栅极120可包括能遮光的金属材料或能透光的透明金属材料。
本发明还可包括电连接所述第一栅极104和第二栅极120的连接电极(未图示)。连接电极可以起到对第一栅极104和第二栅极120施加相同电压的作用。如此,可通过一个连接电极同时对第一栅极104和第二栅极120施加电压,因此可具有简单结构不需要额外装置,而且可以同时形成连接电极和第二栅极120,从而还可以提高制造工艺上的生产性。
另外,可以省略所述第一栅极104,而仅形成第二栅极120。
下面参照图5至图7对本发明一实施例的显示元件用氧化物半导体晶体管100的电特性进行描述。
图5是示出基于岛形图案数量及隔开距离的转移特性曲线及电流曲线的曲线图。从图5的(a)及图5的(b)可以确认,将隔开距离固定为1.5μm而改变岛形图案单个宽度时,岛形图案单个宽度越小(岛形图案的数量越多),TFT的转移特性及输出特性变得越好。从图5的(c)及图5的(d)可以确认,岛形图案单个宽度固定为3μm时,隔开距离越小(岛形图案的数量越多),TFT的转移特性及输出特性变得越好。
图6示出基于岛形图案数量的阈值电压及摆幅。从图6的(a)、图6的(b)及图6的(c)可以确认,将隔开距离固定为1.5μm而改变岛形图案单个宽度时,岛形图案的单个宽度越小(岛形图案的数量越多),TFT的亚阈值摆幅(Subthreshold Swing)变小,迁移率(mobility)变大。从图6的(d)、图6的(e)及图6的(f)可以确认,岛形图案单个宽度固定为3μm时,隔开距离越小(岛形图案的数量越多),TFT的亚阈值摆幅变小,迁移率变大。
图7是示出根据本发明一实施例的施加正电压(+20V)时以及施加漏极电流(IDS=100μm)时的分别在60℃的卡盘(Chuck)温度下的电特性的曲线图。对比图7的(a)、图7的(b)可以确认,岛形图案为1个时((a)),随着正偏压(positive bias)应力时间变长,TFT的特性变差,而岛形图案为多个时(岛形图案宽度为4μm,隔开距离为1.5μm,包括岛形图案的氧化物半导体层的宽度为100μm((b))时),即使长时间施加正偏压应力,特性也不会改变。图7的(c)、图7的(d)示出基于大电流应力(high current stress)的岛形图案为1个时及多个时的TFT特性变化,从图中可以确认,与图7的(a)、图7的(b)的结果相同。另外,图7的(e)、图7的(f)是将用于测量TFT的转移特性的电压扫描(voltage sweep)以-40V→+40V以及连续地以+40V→-40V进行测量时的TFT的转移特性迟滞(hysteresis)曲线图,从图中可以确认,岛形图案为1个时,Vth变化为约1.2V,而岛形图案为多个时,Vth变化为0.18V,几乎没有发生变化。
图12的(a)是LCD面板中插入1个氧化物半导体晶体管的视图,且示出了第一栅极和第二栅极与驱动单元线路的电连接。图12的(b)是AMOLED面板中插入2个氧化物半导体晶体管的视图,且示出了开关(Switching)晶体管其第一栅极和第二栅极与驱动单元线路连接,驱动(Driving)晶体管其第一栅极和第二栅极与开关晶体管的其余线路部分电连接。因此,可由相应的晶体管组成。
下面参照图12至图16进一步详细地描述本发明另一实施例的显示元件用氧化物半导体晶体管的图9及图10所示结构的电特性。
图12是图8的本发明另一实施例的形成有岛形图案的氧化物半导体晶体管100的双栅极的转移特性曲线及电流曲线的曲线图,且示出了分别将第二栅极接地(0V)(BottomSweep)或者第一栅极104接地(0V)(Top sweep)以及双栅极电连接(Dual Sweep)后测量的结果。从图12可知,如所述图5至图7的单(single)栅极结构,流过漏极114的电流的最大值增加。即,岛形图案数量越多,随着实际岛形图案的宽度减小电特性得到提高。
图13是将基于图12的底部扫描(Bottom Sweep)、顶部扫描(Top Sweep)、双重扫描(Dual Sweep)的转移特性曲线的迁移率及阈值电压、摆幅按照岛形图案数量示出的曲线图,从图中可以确认,相对于单栅极结构,显示出均匀性高的结果,而且与单栅极结构相同,岛形图案的数量越多显示出高迁移率。
图14及图15是图9的本发明另一实施例的形成有岛形图案的氧化物半导体晶体管100的偏置双栅极(offset dual gate)的底部扫描、顶部扫描、双重扫描的转移特性曲线及电流曲线的测量曲线图。在偏置双栅极结构中也是岛形图案数量越多,随着实际岛形图案的宽度减小电特性得到提高。
图15是将基于图14的底部扫描、顶部扫描、双重扫描的转移特性曲线的迁移率及阈值电压、摆幅按照岛形图案数量示出的曲线图,从图中可以确认,在偏置双栅极结构中也显示出优秀的均匀性,而且与单栅极结构相同,岛形图案数量越多显示出高迁移率。
图16是根据图8的本发明另一实施例的施加正电压(+20V)时以及施加漏极电流(IDS=100μm)时的分别在60℃的卡盘温度下的双重扫描的电特性的曲线图,从图中可知,在高温下也显示出基于电压和电流的可靠性非常稳定的半导体特性。即,通过使用形成有岛形图案的晶体管,不仅显示出高迁移率,而且显示出优秀的可靠性。
下面对图3和图10所示的本发明一实施例的氧化物半导体晶体管的制造方法进行描述。
步骤S302是在基板102上形成第一栅极104的步骤,第一栅极104可通过如下方法形成:在基板102上沉积栅极并形成光刻胶图案后,以光刻胶图案为掩膜选择性地蚀刻出第一栅极104,即进行图案化。
步骤S304是在第一栅极104上依次沉积栅极绝缘膜106、氧化物半导体层108及蚀刻阻挡层111的步骤。
步骤S306是在蚀刻阻挡层111上形成岛形图案的步骤,在形成岛形图案时,可通过利用NF3等离子的干蚀刻(dry etch)来形成。
步骤S308是对氧化物半导体层108及栅极绝缘膜106进行蚀刻以形成图案的步骤。此时,氧化物半导体层108也可以使用与所述蚀刻阻挡层111相同的掩膜并形成为相同的岛形图案结构。
步骤S310是在栅极绝缘膜106、氧化物半导体层108及蚀刻阻挡层111上形成源极112及漏极114的步骤。
步骤S312是在源极112及漏极114上形成保护层116的步骤。
步骤S314是在保护层116上形成像素电极118、119的步骤。
步骤S316是在形成像素电极118、119后形成保护层的步骤。
以上对本发明的优先实施例进行了详细描述,但本发明的权利范围不限于此,利用权利要求书中定义的本发明的基本概念所进行的各种变更及改进也属于本发明的权利范围。
Claims (13)
1.一种氧化物半导体晶体管,包括:
基板;
位于所述基板上的第一栅极;
位于所述基板及所述第一栅极上的栅极绝缘膜;
位于所述栅极绝缘膜上的氧化物半导体层;
位于所述氧化物半导体层上的蚀刻阻挡层;以及
位于所述氧化物半导体层及所述蚀刻阻挡层上且彼此隔开的源极和漏极,
所述氧化物半导体层包括多个氧化物半导体岛形图案,所述多个氧化物半导体岛形图案在与所述第一栅极的宽度方向垂直的方向上彼此隔开,并且所述蚀刻阻挡层包括多个蚀刻阻挡岛形图案,所述多个蚀刻阻挡岛形图案在与所述第一栅极的宽度方向垂直的方向上彼此隔开,
其中,所述多个蚀刻阻挡岛形图案中的每个设置在相应的氧化物半导体岛形图案上,使得所述多个氧化物半导体岛形图案中的每个被相应的蚀刻阻挡岛形图案覆盖,
所述源极和漏极与所述氧化物半导体层和所述蚀刻阻挡层的所有多个岛形图案的一部分重叠,
所述多个蚀刻阻挡岛形图案的相邻蚀刻阻挡岛形图案之间的隔开距离为1μm至5μm,并且所述多个蚀刻阻挡岛形图案中所有图案宽度的总和以及所述多个蚀刻阻挡岛形图案的所有相邻蚀刻阻挡岛形图案之间隔开距离的总和的总宽度为100μm至110μm,
所述多个氧化物半导体岛形图案中的每个的宽度为1μm至4μm,并且,所述多个蚀刻阻挡岛形图案中的每个的宽度为1μm至4μm,以及
所述多个氧化物半导体岛形图案的数量为20至50,并且,所述多个蚀刻阻挡岛形图案的数量为20至50。
2.根据权利要求1所述的氧化物半导体晶体管,其中,
所述蚀刻阻挡层的岛形图案的宽度等于或小于所述氧化物半导体层的岛形图案的宽度。
3.根据权利要求1所述的氧化物半导体晶体管,其中,
所述多个氧化物半导体岛形图案彼此平行,并且所述多个蚀刻阻挡岛形图案彼此平行。
4.根据权利要求1所述的氧化物半导体晶体管,其中,
所述蚀刻阻挡层包括SiO2、Al2O3及SiNx中的一种以上物质。
5.根据权利要求1所述的氧化物半导体晶体管,其中,
所述氧化物半导体层为包括铟镓锌氧化物、锌氧化物、铟锌氧化物、铟锡氧化物、锌锡氧化物、镓锌氧化物、铪铟锌氧化物、锌铟锡氧化物及铝锌锡氧化物中的一种以上物质的非晶或多晶结构。
6.根据权利要求1所述的氧化物半导体晶体管,还包括:
保护层,所述保护层覆盖所述源极、所述漏极和所述蚀刻阻挡层;以及
第二栅极,所述第二栅极位于所述保护层上。
7.根据权利要求6所述的氧化物半导体晶体管,其中,
所述第一栅极和所述第二栅极通过过孔电连接。
8.根据权利要求6所述的氧化物半导体晶体管,其中,
所述第一栅极和所述第二栅极彼此重叠。
9.根据权利要求6所述的氧化物半导体晶体管,其中,
所述第二栅极的截面的宽度短于所述源极和所述漏极之间的隔开距离。
10.根据权利要求9所述的氧化物半导体晶体管,其中,
所述第二栅极与所述源极之间的隔开距离为0.5μm至5μm,所述第二栅极与所述漏极之间的隔开距离为0.5μm至5μm。
11.一种氧化物半导体晶体管,包括:
基板;
位于所述基板上的绝缘膜;
位于所述绝缘膜上的氧化物半导体层;
位于所述氧化物半导体上的蚀刻阻挡层;
位于所述氧化物半导体层及所述蚀刻阻挡层上且彼此隔开的源极和漏极;
覆盖所述源极、所述漏极和所述蚀刻阻挡层的栅极绝缘膜层;以及
位于所述栅极绝缘膜层上的栅极,
所述氧化物半导体层包括多个氧化物半导体岛形图案,所述多个氧化物半导体岛形图案在与所述栅极的宽度方向垂直的方向上彼此隔开,并且所述蚀刻阻挡层包括多个蚀刻阻挡岛形图案,所述多个蚀刻阻挡岛形图案在与所述栅极的宽度方向垂直的方向上彼此隔开,
其中,所述多个蚀刻阻挡岛形图案中的每个设置在相应的氧化物半导体岛形图案上,使得所述多个氧化物半导体岛形图案中的每个被相应的蚀刻阻挡岛形图案覆盖,
所述源极和漏极与所述氧化物半导体层和所述蚀刻阻挡层的所有多个岛形图案的一部分重叠,
所述多个蚀刻阻挡岛形图案的相邻蚀刻阻挡岛形图案之间的隔开距离为1μm至5μm,并且所述多个蚀刻阻挡岛形图案中所有图案宽度的总和以及所述多个蚀刻阻挡岛形图案的所有相邻蚀刻阻挡岛形图案之间隔开距离的总和的总宽度为100μm至110μm,
所述多个氧化物半导体岛形图案中的每个的宽度为1μm至4μm,并且,所述多个蚀刻阻挡岛形图案中的每个的宽度为1μm至4μm,以及
所述多个氧化物半导体岛形图案的数量为20至50,并且,所述多个蚀刻阻挡岛形图案的数量为20至50。
12.根据权利要求11所述的氧化物半导体晶体管,其中,
所述栅极的截面的宽度短于所述源极和所述漏极之间的隔开距离。
13.根据权利要求11所述的氧化物半导体晶体管,其中,
所述多个氧化物半导体岛形图案彼此平行,并且所述多个蚀刻阻挡岛形图案彼此平行。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20160019964 | 2016-02-19 | ||
KR10-2016-0019964 | 2016-02-19 | ||
KR10-2016-0029782 | 2016-03-11 | ||
KR1020160029782A KR101829805B1 (ko) | 2016-02-19 | 2016-03-11 | 산화물 반도체 트랜지스터 및 이의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107104138A CN107104138A (zh) | 2017-08-29 |
CN107104138B true CN107104138B (zh) | 2021-04-27 |
Family
ID=59631194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710087055.4A Active CN107104138B (zh) | 2016-02-19 | 2017-02-17 | 氧化物半导体晶体管 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10424672B2 (zh) |
CN (1) | CN107104138B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190047365A (ko) * | 2017-10-27 | 2019-05-08 | 경희대학교 산학협력단 | 산화물 반도체 박막 트랜지스터 및 그 제조방법 |
KR20200139701A (ko) * | 2018-03-30 | 2020-12-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
CN111029300B (zh) * | 2019-11-19 | 2022-09-09 | Tcl华星光电技术有限公司 | 薄膜晶体管基板的制作方法 |
CN112530978B (zh) * | 2020-12-01 | 2024-02-13 | 京东方科技集团股份有限公司 | 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114675A (zh) * | 2006-07-25 | 2008-01-30 | 元太科技工业股份有限公司 | 多信道薄膜晶体管结构 |
US20150194530A1 (en) * | 2014-01-06 | 2015-07-09 | Samsung Display Co., Ltd. | Thin film transistor and method of manufacturing the same |
CN105324848A (zh) * | 2013-06-11 | 2016-02-10 | 庆熙大学校产学协力团 | 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5252877A (en) | 1975-10-25 | 1977-04-28 | Fujikura Ltd | Method of producing electrodeposited film of polyionic complex |
JPH0990403A (ja) * | 1995-09-27 | 1997-04-04 | Advanced Display:Kk | 薄膜トランジスタアレイおよびその製法 |
CN1196832A (zh) * | 1996-06-28 | 1998-10-21 | 精工爱普生株式会社 | 薄膜晶体管及其制造方法和使用该薄膜晶体管的电路和液晶显示装置 |
EP1326273B1 (en) * | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4137460B2 (ja) * | 2002-02-08 | 2008-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2007288080A (ja) | 2006-04-20 | 2007-11-01 | Seiko Epson Corp | フレキシブル電子デバイス |
TWI299213B (en) * | 2006-05-05 | 2008-07-21 | Prime View Int Co Ltd | Muti-channel thin film transistor |
JP5252877B2 (ja) | 2006-11-07 | 2013-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2010182819A (ja) | 2009-02-04 | 2010-08-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
KR20110093113A (ko) * | 2010-02-11 | 2011-08-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
JP5496745B2 (ja) | 2010-03-31 | 2014-05-21 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
KR20150060034A (ko) | 2013-11-25 | 2015-06-03 | 삼성전자주식회사 | 이중 게이트 전극을 가진 박막 트랜지스터 |
KR20170020571A (ko) * | 2015-08-12 | 2017-02-23 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2017
- 2017-02-17 US US15/435,372 patent/US10424672B2/en active Active
- 2017-02-17 CN CN201710087055.4A patent/CN107104138B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114675A (zh) * | 2006-07-25 | 2008-01-30 | 元太科技工业股份有限公司 | 多信道薄膜晶体管结构 |
CN105324848A (zh) * | 2013-06-11 | 2016-02-10 | 庆熙大学校产学协力团 | 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法 |
US20150194530A1 (en) * | 2014-01-06 | 2015-07-09 | Samsung Display Co., Ltd. | Thin film transistor and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN107104138A (zh) | 2017-08-29 |
US20170243978A1 (en) | 2017-08-24 |
US10424672B2 (en) | 2019-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9577011B2 (en) | Complementary metal oxide semiconductor transistor and fabricating method thereof | |
US8921857B2 (en) | Semiconductor device | |
US10297694B2 (en) | Semiconductor device and method for manufacturing same | |
CN107104138B (zh) | 氧化物半导体晶体管 | |
US7768010B2 (en) | Poly crystalline silicon semiconductor device and method of fabricating the same | |
US9825058B2 (en) | Oxide semiconductor transistor used as pixel element of display device and manufacturing method therefor | |
US20110220878A1 (en) | Thin film transistor and method of manufacturing the same | |
KR102281848B1 (ko) | 박막 트랜지스터 제조 방법과 박막 트랜지스터 | |
EP3168865A1 (en) | Array substrate manufacturing method | |
WO2015186602A1 (ja) | 半導体装置およびその製造方法 | |
KR20220046529A (ko) | 표시 장치 | |
CN108400110B (zh) | 薄膜晶体管阵列基板及其制备方法 | |
KR101829805B1 (ko) | 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
US20200303560A1 (en) | Thin film transistor, method for fabricating the same, array substrate, display panel and display device | |
KR20170041433A (ko) | 듀얼 게이트 박막 트랜지스터 및 그의 제조 방법 | |
KR20140144566A (ko) | 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
KR101413656B1 (ko) | 트랜지스터 및 그 동작방법 | |
TW201523106A (zh) | 顯示面板及應用其之顯示裝置 | |
US10976627B2 (en) | Active matrix substrate and liquid crystal display panel comprising same | |
KR101506098B1 (ko) | Nbis에서 문턱전압의 변화가 없는 산화물 반도체 트랜지스터 및 이의 제조 방법 | |
US7749777B2 (en) | Method of applying electrical stress to low-temperature poly-crystalline thin film transistor | |
US20060006467A1 (en) | Transistor structure and circuit suitable for input/output protection of liquid crystal display device | |
US11817509B2 (en) | Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor | |
KR20120124802A (ko) | 박막트랜지스터의 제조방법 | |
TW586214B (en) | Complementary metal oxide semiconductor and component of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |