KR101857693B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101857693B1
KR101857693B1 KR1020127016747A KR20127016747A KR101857693B1 KR 101857693 B1 KR101857693 B1 KR 101857693B1 KR 1020127016747 A KR1020127016747 A KR 1020127016747A KR 20127016747 A KR20127016747 A KR 20127016747A KR 101857693 B1 KR101857693 B1 KR 101857693B1
Authority
KR
South Korea
Prior art keywords
electrode
film
oxide semiconductor
insulating film
gate insulating
Prior art date
Application number
KR1020127016747A
Other languages
English (en)
Other versions
KR20120089763A (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120089763A publication Critical patent/KR20120089763A/ko
Application granted granted Critical
Publication of KR101857693B1 publication Critical patent/KR101857693B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

본 발명은 표시 장치의 화소부에 이용되는 고신뢰성을 갖는 산화물 반도체막을 포함하는 트랜지스터를 제공한다.
제 1 게이트 전극과, 제 1 게이트 전극 위에 형성된 제 1 게이트 절연막과, 제 1 게이트 절연막 위에 형성된 산화물 반도체막과, 산화물 반도체막 위에 형성된 소스 전극 및 드레인 전극과, 소스 전극, 드레인 전극 및 산화물 반도체막 위에 형성된 제 2 게이트 절연막과, 제 2 게이트 절연막 위에 형성된 제 2 게이트 전극과, 제 2 게이트 절연막 위에 형성된 평탄성을 갖는 유기 수지막과, 평탄성을 갖는 유기 수지막 위에 형성된 화소 전극을 갖고, 산화물 반도체막은 이차이온 질량 분석법으로 검출되는 수소 원자의 농도가 1×1016cm-3 미만인 표시 장치이다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 트랜지스터를 갖는 표시 장치에 관한 것으로서, 이 트랜지스터의 채널은 산화물 반도체막을 갖는다.
특허문헌 1은, 기판 위에 제 1 게이트 전극이 형성되고, 이 제 1 게이트 전극을 덮도록 제 1 게이트 절연층이 형성되고, 이 제 1 게이트 절연층 위에 산화물 반도체로 이루어진 반도체층이 형성되고, 이 반도체층 위에 제 2 게이트 절연층이 형성되고, 이 제 2 게이트 절연층 위에 제 2 게이트 전극이 형성되고, 상기 반도체층과 접속하여 드레인 전극 및 소스 전극이 형성되고, 상기 제 2 게이트 전극의 두께는 상기 제 1 게이트 전극의 두께 이상의 두께를 갖는 박막트랜지스터를 개시한다(청구항 1). 특허문헌 1은, 상기 박막트랜지스터는 액정 디스플레이나 유기 EL 디스플레이의 구동용 전계 효과 트랜지스터로 이용 가능하다(단락 0114).
일본국 특개 2009-176865호 공보
특허문헌 1은 박막트랜지스터의 전달 특성에서의 험프(hump)의 발현을 억제할 수 있다고 되어 있다(단락 0026).
그러나 트랜지스터의 특성을 개선하기 위해서는 상기 구성만으로는 불충분하다. 따라서 본 발명의 일 양태는, 액정 디스플레이나 유기 EL 디스플레이 등의 표시 장치의 화소부에 이용되는, 산화물 반도체막을 포함하는 트랜지스터에 관한 것으로, 고신뢰성을 갖는 트랜지스터를 제공한다.
이하의 실험에서, 산화물 반도체막을 갖는 트랜지스터에 대해, 수소가 미치는 영향을 조사하였다. 그리고 수소를 제거함으로써, 트랜지스터의 특성을 향상할 수 있는 것을 발견하고, 상기 과제를 해결할 수 있다는 사고에 이르렀다.
<실험. 수소와 트랜지스터의 특성>
도 1에 실험 제작한 산화물 반도체막(비정질 In-Ga-Zn-O막, 본 실험에서는 a-IGZO이라고도 한다.)을 갖는 트랜지스터의 모식도와 이 트랜지스터의 특성을 나타낸다. 도 1(a)는 층간막에 플라즈마 CVD법에 의해 제작한 SiOx(PECVD-SiOx이라고도 한다.)를 이용한 경우, 도 1(b)는 층간막에 스퍼터링법에 의해 제작한 SiOx(Sputtered-SiOx 또는 Sputtering-SiOx라고도 한다.)를 이용한 경우이다. 기타 다른 제작 방법은 동일하다. 플라즈마 CVD법에 의한 SiOx의 경우는 노멀리·온의 트랜지스터 특성을 얻었다. 또한 측정 온도에 의한 트랜지스터 특성의 변화가 컸다. 한편, 스퍼터링법에 의한 SiOx인 경우는, 노멀리·오프의 트랜지스터 특성을 얻었고, 측정 온도에 의한 트랜지스터 특성의 변화는 작았다. 이 2개의 트랜지스터의 수소 농도를 이차이온 질량 분석법으로 측정한 결과, 플라즈마 CVD SiOx인 경우는 트랜지스터 안에 수소를 다량으로 포함하지만, 스퍼터링 SiOx인 경우는 수소가 적은 것이 명확해졌다(도 2).
또한 a-IGZO의 전자적 성질을 해결하기 위해 제 1 원리 계산에 의한 해석을 하였다. (A) 화학량논비를 만족하는 a-IGZO, (B) 수소가 첨가된 a-IGZO를 가정하고, 전자 상태를 계산하였다. 84 원자, 조성비는 In:Ga:Zn:O=1:1:1:4, 밀도는 5.9g/cm3의 단위셀을 가정하고, 고전분자동력학법에 의해 아몰퍼스 구조를 재현하고, 나아가 양자분자동력학법에 의해 구조의 최적화를 도모하고, 그 전자 상태를 계산하였다.
계산 결과를 도 3에 나타내었다. 도 3은 a-IGZO의 DOS(Density Of States, 전자 상태 밀도)를 나타낸다. Energy가 0(zero)을 나타내는 곳이, 페르미 준위를 나타내고 있다. (A)의 화학량논비를 만족하는 a-IGZO는 페르미 준위가 가전자대에 존재하나, (B)의 수소가 첨가된 경우는, 전도대 중에도 전자가 존재하는 것을 알 수 있다. 즉, a-IGZO에서 수소는 도너 준위를 형성하고, 전자를 공급하는 것을 알 수 있다.
수소를 제거하는 것은, 산화물 반도체막 중의 도너를 제거하게 된다. 도너를 제거함으로써, 산화물 반도체막을, 진성 반도체 또는 실질적으로 진성인 반도체로 할 수 있다.
트랜지스터의 채널이 수소가 저감된 산화물 반도체막을 갖는 경우에서의, 이 트랜지스터(채널 길이(L)=10.0㎛, 채널 폭(W)=1m)의 오프 전류를 실온(25℃)에서, 측정한 결과, 1×10-12A 이하가 되었다(도 4). W=1㎛로 환산한 경우, 오프 전류는 1×10-18A 이하가 된다.
산화물 반도체막에 포함되는 수소 원자를 최대한 적게 함으로써, 산화물 반도체막을 진성 또는 실질적으로 진성인 반도체로 할 수 있다. 이에 따라 트랜지스터의 특성을 향상할 수 있고, 상기 과제를 해결할 수 있다.
본 발명의 일 양태는, 제 1 게이트 전극과, 제 1 게이트 전극 위에 형성된 제 1 게이트 절연막과, 제 1 게이트 절연막 위에 형성된 산화물 반도체막과, 산화물 반도체막 위에 형성된 소스 전극 및 드레인 전극을 갖고, 소스 전극 및 드레인 전극은 산화물 반도체막에 전기적으로 접속되고, 소스 전극, 드레인 전극 및 산화물 반도체막 위에 형성된 제 2 게이트 절연막과, 제 2 게이트 절연막 위에 형성된 제 2 게이트 전극을 갖고, 제 2 게이트 전극은 제 1 게이트 전극에 전기적으로 접속되고, 제 2 게이트 절연막 위에 형성된 평탄성을 갖는 유기 수지막과, 평탄성을 갖는 유기 수지막 위에 형성된 화소 전극을 갖고, 화소 전극은 상기 소스 전극 및 드레인 전극 중 한쪽과 전기적으로 접속되고, 제 2 게이트 전극 및 화소 전극 위에 접하여 형성된 제 1 배향막과, 제 1 배향막 위에 형성된 액정층과, 액정층 위에 형성된 제 2 배향막과, 제 2 배향막 위에 형성된 대향 전극과, 대향 전극 위에 형성된 대향 기판을 갖고, 산화물 반도체막은 이차이온 질량 분석법으로 검출되는 수소 원자의 농도가 1×1016cm-3 미만인 표시 장치이다.
본 발명의 일 양태는, 제 1 게이트 전극과, 제 1 게이트 전극 위에 형성된 제 1 게이트 절연막과, 제 1 게이트 절연막 위에 형성된 산화물 반도체막과, 산화물 반도체막 위에 형성된 소스 전극 및 드레인 전극을 갖고, 소스 전극 및 드레인 전극은 산화물 반도체막에 전기적으로 접속되고, 소스 전극, 드레인 전극 및 산화물 반도체막 위에 형성된 제 2 게이트 절연막과, 제 2 게이트 절연막 위에 형성된 제 2 게이트 전극을 갖고, 제 2 게이트 전극은 제 1 게이트 전극에 전기적으로 접속되고, 제 2 게이트 절연막 위에 형성된 평탄성을 갖는 유기 수지막과, 평탄성을 갖는 유기 수지막 위에 형성된 화소 전극을 갖고, 화소 전극은 소스 전극 및 드레인 전극 중 한쪽과 전기적으로 접속되고, 화소 전극 위에 형성된 EL층과, EL층 위에 형성된 대향 전극과, 제 2 게이트 전극 및 대향 전극 위에 접하여 형성된 봉지재와, 봉지재 위에 형성된 대향 기판을 갖고, 산화물 반도체막은 이차이온 질량 분석법으로 검출되는 수소 원자의 농도가 1×1016cm-3 미만인 표시 장치이다.
본 발명의 일 양태는, 제 1 게이트 전극과, 제 1 게이트 전극 위에 형성된 제 1 게이트 절연막과, 제 1 게이트 절연막 위에 형성된 산화물 반도체막과, 산화물 반도체막 위에 형성된 소스 전극 및 드레인 전극을 갖고, 소스 전극 및 드레인 전극은 산화물 반도체막에 전기적으로 접속되고, 소스 전극, 드레인 전극 및 산화물 반도체막 위에 형성된 제 2 게이트 절연막과, 제 2 게이트 절연막 위에 형성된 제 2 게이트 전극을 갖고, 제 2 게이트 전극은 제 1 게이트 전극에 전기적으로 접속되고, 제 2 게이트 절연막 위에 형성된 평탄성을 갖는 유기 수지막과, 평탄성을 갖는 유기 수지막 위에 형성된 화소 전극을 갖고, 화소 전극은 소스 전극 및 드레인 전극 중 한쪽과 전기적으로 접속되고, 제 2 게이트 전극 및 화소 전극 위에 접하여 형성된 충전재, 를 갖고, 충전재에는 캐비티를 포함하는 구형 입자가 형성되고, 캐비티는 흑색 영역 및 백색 영역을 갖고, 캐비티의 주위는 액체로 채워지고, 산화물 반도체막은 이차이온 질량 분석법으로 검출되는 수소 원자의 농도가 1×1016cm-3 미만인 표시 장치이다.
본 발명의 일 양태는, 제 1 게이트 전극과, 제 1 게이트 전극 위에 형성된 제 1 게이트 절연막과, 제 1 게이트 절연막 위에 형성된 산화물 반도체막과, 산화물 반도체막 위에 형성된 소스 전극 및 드레인 전극을 갖고, 소스 전극 및 드레인 전극은 산화물 반도체막에 전기적으로 접속되고, 소스 전극, 드레인 전극 및 산화물 반도체막 위에 형성된 제 2 게이트 절연막과, 제 2 게이트 절연막 위에 형성된 제 2 게이트 전극을 갖고, 제 2 게이트 전극은 제 1 게이트 전극에 전기적으로 접속되고, 제 2 게이트 절연막 위에 형성된 평탄성을 갖는 유기 수지막과, 평탄성을 갖는 유기 수지막 위에 형성된 화소 전극을 갖고, 화소 전극은 소스 전극 및 드레인 전극 중 한쪽과 전기적으로 접속되고, 제 2 게이트 전극 및 화소 전극 위에 접하여 형성된 전자 잉크층을 갖고, 전자 잉크층에는, 플러스로 대전된 흰 미립자와 마이너스로 대전된 검은 미립자가 봉입된 마이크로 캅셀이 형성되고, 산화물 반도체막은 이차이온 질량 분석법으로 검출되는 수소 원자의 농도가 1×1016cm-3 미만인 표시 장치이다.
본 발명의 일 양태에서는, 채널이 형성되는 산화물 반도체막의, 이차이온 질량 분석법으로 검출되는 수소 원자의 농도가 1×1016cm-3 미만이다. 이에 따라 산화물 반도체막은 진성 또는 실질적으로 진성인 반도체가 된다. 이 산화물 반도체막의 캐리어 밀도는 매우 적어진다. 트랜지스터의 오프 전류는 매우 적어진다. 또한 애벌란시 항복이 발생하기 어렵다.
한편, 수소 원자의 농도에 관한 특허문헌으로 일본국 특개 2007-103918호 공보를 들 수 있다. 일본국 특개 2007-103918호 공보는 In 또는 Zn을 포함하는 아몰퍼스 산화물막으로 이루어진 채널층을 갖는 전계 효과 트랜지스터로, 이 아몰퍼스 산화물막이 1016cm-3 이상 1020cm-3 이하인 수소 원자 또는 중수소 원자를 함유하고 있는 것을 개시하고 있다. 그러나 이들은 수소 원자를 적극적으로 첨가한다고 하는 기술 사상이다. 한편, 본 발명의 일 양태는 수소 원자를 최대한 적게 한다고 하는 기술 사상이다. 따라서 양자의 기술 사상은 정반대이며 전혀 다른 것이다. 본 발명의 일 양태에서는, 산화물 반도체막 중의 수소 원자의 농도가 1×1016cm-3 미만인 것에 의해, 산화물 반도체막을 진성 또는 실질적으로 진성인 반도체로 할 수 있고, 캐리어 밀도를 매우 적게 할 수 있고, 트랜지스터의 오프 전류는 매우 적게 할 수 있다.
본 발명의 일 양태에서는, 화소 전극에 전기적으로 접속된 트랜지스터는 평탄성을 갖는 유기 수지막, 화소 전극으로 덮여 있지 않다. 유기 수지막의 수소 원자가 트랜지스터에 영향을 주는 일이 없다. 화소 전극에 인가되는 전위가 트랜지스터에 영향을 주는 일이 없다.
본 발명의 일 양태에서는, 소스 전극 및 드레인 전극 위에는 제 2 게이트 절연막이 형성된다. 따라서 소스 전극 및 드레인 전극은 제 2 게이트 절연막에 의해 보호된다.
도 1(A) 및 도 1(B)는, 트랜지스터의 모식도와 그 특성을 나타낸 도면이다.
도 2는, 트랜지스터의 수소 농도 프로파일을 나타낸 도면이다.
도 3(A) 및 도 3(B)는, 계산 결과를 나타낸 도면이다.
도 4는, 트랜지스터 특성을 나타낸 도면이다.
도 5(A) 및 도 5(B)는, 표시 장치를 나타낸 도면이다.
도 6(A) 및 도 6(B)는, 표시 장치를 나타낸 도면이다.
도 7은, 트랜지스터의 단면을 나타낸 도면이다.
도 8(A) 및 도 8(B)는, 트랜지스터의 에너지 밴드를 나타낸 도면이다.
도 9(A) 및 도 9(B)는, 트랜지스터의 에너지 밴드를 나타낸 도면이다.
도 10은, 트랜지스터의 에너지 밴드를 나타낸 도면이다.
도 11(A) 내지 도 11(C)는, 표시 장치의 제작 방법을 나타낸 도면이다.
도 12(A) 및 도 12(B)는, 표시 장치의 제작 방법을 나타낸 도면이다.
도 13은, 표시 장치의 제작 방법을 나타낸 도면이다.
도 14(A) 및 도 14(B)는, 표시 장치를 나타낸 도면이다.
도 15(A) 및 도 15(B)는, 표시 장치를 나타낸 도면이다.
도 16(A) 및 도 16(B)는, 표시 장치를 나타낸 도면이다.
도 17은, CV 측정을 설명한 도면이다.
도 18(A) 및 도 18(B)는, CV 측정을 설명한 도면이다.
도 19(A) 및 도 19(B)는, 단면 TEM을 나타낸 도면이다.
도 20(A) 및 도 20(B)는, 단면 TEM을 나타낸 도면이다.
도 21(A)는 시료 A의 표층부의 확대 사진을 나타내고, 도 21(B)는 결정 영역의 전자선 회절 패턴을 나타낸다.
도 22(A) 및 도 21(B)는, 표시 장치를 나타낸 도면이다.
도 23(A) 및 도 23(B)는, 휴대 전화기 및 휴대 정보 단말을 나타낸 도면이다.
도 24(A) 및 도 24(B)는, 텔레비전 장치 및 디지털 포토 프레임을 나타낸 도면이다.
도 25는, 휴대형 유기기를 나타낸 도면이다.
도 26은, 전자 서적을 나타낸 도면이다.
이하, 본 발명의 실시형태를 설명한다. 단, 본 발명은 많은 다른 양태로 실시할 수 있고, 본 발명의 취지 및 그 범위에서 벗어나지 않는 범위에서 그 형태 및 상세한 내용을 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 실시형태의 기재 내용에 한정되어 해석되어서는 안 된다. 한편 이하에서, 동일 부분 또는 동일한 기능을 갖는 부분에는, 다른 도면에서도 동일한 부호를 공통으로 이용하며, 반복되는 설명은 생략한다.
(실시형태 1)
본 실시형태는, 제 1 게이트 전극과, 제 1 게이트 전극 위에 형성된 제 1 게이트 절연막과, 제 1 게이트 절연막 위에 형성된 산화물 반도체막과, 산화물 반도체막 위에 형성된 소스 전극 및 드레인 전극을 갖고, 소스 전극 및 드레인 전극은 산화물 반도체막에 전기적으로 접속되고, 소스 전극, 드레인 전극 및 산화물 반도체막 위에 형성된 제 2 게이트 절연막과, 제 2 게이트 절연막 위에 형성된 제 2 게이트 전극을 갖고, 제 2 게이트 전극은 제 1 게이트 전극에 전기적으로 접속되고, 제 2 게이트 절연막 위에 형성된 평탄성을 갖는 유기 수지막과, 평탄성을 갖는 유기 수지막 위에 형성된 화소 전극을 갖고, 화소 전극은 소스 전극 및 드레인 전극 중 한쪽과 전기적으로 접속되고, 제 2 게이트 전극 및 화소 전극 위에 접하여 형성된 표시 매체를 갖는 표시 장치를 개시한다.
도 5(A),도 5(B)에 나타낸 바와 같이 표시 장치는 화소(20)를 갖는다. 표시 장치는 화소(20)를 복수 개 가져도 좋다. 화소(20)는 트랜지스터(15)를 갖는다. 트랜지스터(15)는, 제 1 게이트 전극(3)과, 제 1 게이트 절연막(4)과, 산화물 반도체막(5)과, 전극(6A)(소스 전극 및 드레인 전극 중 한쪽)과, 전극(6B)(소스 전극 및 드레인 전극 중 다른 한쪽)과, 제 2 게이트 절연막(7)과, 제 2 게이트 전극(8), 을 갖는다. 화소(20)는 그 외 평탄성을 갖는 유기 수지막(9)과, 화소 전극(10), 을 갖는다. 도 5(A)는 화소(20)의 상면도이고, 도 5(B)는 도 5(A)의 A-B 단면 및 C-D 단면을 나타낸다.
트랜지스터(15)는 기판(1) 위에 형성된다. 기판(1) 위에는 하지막이 되는 절연막(2)이 형성된다. 절연막(2) 위에는 제 1 게이트 전극(3)이 형성된다. 제 1 게이트 전극(3) 위에는, 제 1 게이트 절연막(4)이 제 1 게이트 전극(3)을 덮도록 형성된다. 제 1 게이트 절연막(4) 위에는 산화물 반도체막(5)이 형성된다. 산화물 반도체막(5) 위에는 전극(6A), 전극(6B)이 형성된다. 전극(6A), 전극(6B) 및 산화물 반도체막(5) 위에는 제 2 게이트 절연막(7)이 형성된다. 제 2 게이트 절연막(7)은 전극(6A), 전극(6B) 및 산화물 반도체막(5)을 덮는다. 제 2 게이트 절연막(7) 위에는 제 2 게이트 전극(8)이 형성된다.
도 5(A)에서는 제 2 게이트 전극(8)은 제 1 게이트 전극(3)에 전기적으로 접속되나, 제 2 게이트 전극(8)은 제 1 게이트 전극(3)에 전기적으로 접속되어 있지 않아도 좋다(도 6). 제 2 게이트 전극(8)이 제 1 게이트 전극(3)과 전기적으로 접속되는 경우는, 제 2 게이트 전극(8)은 제 1 게이트 전극(3)과 동전위가 된다. 한편, 제 2 게이트 전극(8)이 제 1 게이트 전극(3)에 전기적으로 접속되지 않은 경우는, 제 2 게이트 전극(8)은 제 1 게이트 전극(3)과 동전위가 되지 않을 수도 있다.
제 1 게이트 전극(3)은 주사선 구동 회로(도시하지 않음)에 전기적으로 접속된다. 주사선 구동 회로에서는 선택 신호가 제 1 게이트 전극(3)에 인가된다. 제 1 게이트 전극(3)이 제 2 게이트 전극(8)에 전기적으로 접속되어 있는 경우에는, 제 2 게이트 전극(8)에도 동일한 선택 신호가 인가된다. 제 1 게이트 전극(3)과, 제 2 게이트 전극(8)이 전기적으로 접속되어 있지 않은 경우에는, 제 2 게이트 전극(8)은 다른 주사선 구동 회로에 전기적으로 접속되고, 이 주사선 구동 회로에서 다른 선택 신호가 인가된다.
전극(6A)은 신호선 구동 회로(도시하지 않음)에 전기적으로 접속된다. 신호선 구동 회로에서는 화상 신호가 전극(6A)에 인가된다.
제 2 게이트 절연막(7) 위에는 평탄성을 갖는 유기 수지막(9)이 형성된다. 유기 수지막(9)은 제 2 게이트 전극(8) 위에는 형성되지 않는다. 유기 수지막(9) 위에는 화소 전극(10)이 형성된다. 제 2 게이트 전극(8), 제 2 게이트 절연막(7) 및 화소 전극(10) 위에는 표시 매체가 형성된다(도 14(A), 도 14(B), 도 15(A), 도 15(B), 도 16(A), 도 16(B), 22(A) 및 도 22(B)).
본 실시형태의 표시 장치에는 유지 용량을 형성하지 않았다. 트랜지스터(15)의 오프 전류는 매우 낮으므로, 전극(6B) 및 화소 전극(10)에 인가된 전위는 저하되지 않고 유지된다. 따라서 유지 용량은 불필요해진다. 그러나 유지 용량을 형성해도 좋은 것은 당연하다.
전극(6A), 전극(6B)이 형성되어 있지 않은 영역에서, 제 1 게이트 절연막(4)과 제 2 게이트 절연막(7)은 접해도 좋다(도 5(B), 도 6(B), 도 7). 제 1 게이트 절연막(4)과 제 2 게이트 절연막(7)이 접함으로써, 산화물 반도체막(5)은 제 1 게이트 절연막(4)과 제 2 게이트 절연막(7)에 의해 커버되게 되고, 불순물이 산화물 반도체막(5)으로 침입하는 것을 방지할 수 있다.
표시 장치의 특징을 이하에 설명한다. 채널이 형성되는 산화물 반도체막(5)에 포함되는 수소 원자의 농도는 1×1016cm-3 미만이고, 진성 또는 실질적으로 진성인 반도체이다. 이에 대해서는 후술한다.
전극(6A), 전극(6B)은 제 2 게이트 절연막(7)으로 덮인다. 전극(6A), 전극(6B)은 제 2 게이트 절연막(7)에 의해 보호된다.
도 5(B)및 도 6(B)에 나타낸 바와 같이, 트랜지스터(15) 위에는 유기 수지막(9) 및 화소 전극(10)이 형성되지 않는다. 유기 수지막(9)의 수소 원자가 트랜지스터(15)에 영향을 주는 일이 없다. 화소 전극(10)에 인가되는 전위가 트랜지스터(15)에 영향을 주는 일이 없다.
다음으로 표시 장치의 각 구성을 설명한다.
먼저 산화물 반도체막(5)에 대해 설명한다. 산화물 반도체막(5)에는 채널이 형성된다. 산화물 반도체막(5)은 2nm-200nm의 두께를 가지면 된다.
(조성)
산화물 반도체막(5)으로는, 사원계 금속 산화물인 In-Sn-Ga-Zn-O나, 삼원계 금속 산화물인 In-Ga-Zn-O, In-Sn-Zn-O, In-Al-Zn-O, Sn-Ga-Zn-O, Al-Ga-Zn-O, Sn-Al-Zn-O나, 이원계 금속 산화물인 In-Zn-O, Sn-Zn-O, Al-Zn-O, Zn-Mg-O, Sn-Mg-O, In-Mg-O나, In-O, Sn-O, Zn-O 등의 산화물 반도체를 이용할 수 있다. 또한, 상기 산화물 반도체는 SiO2를 포함하여도 좋다.
또한, 산화물 반도체막(5)은, InMO3(ZnO)m(m>0)로 표기되는 박막을 이용할 수 있다. 여기서, M은, Ga, Al, Mn 및 Co에서 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어 M으로, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다. InMO3(ZnO)m(m>0)으로 표기되는 구조의 산화물 반도체막(5) 중, M으로 Ga를 포함하는 구조의 산화물 반도체를, 상기한 In-Ga-Zn-O 산화물 반도체라 하고, 그 박막을 In-Ga-Zn-O막이라고도 하기로 한다.
(수소 농도)
산화물 반도체막(5)에서는, 이차이온 질량 분석법으로 검출되는 수소 농도가 1×1016cm-3 미만이다. 바람직하게는 1×1014cm-3 미만이다. 상기한 바와 같이 수소가 저감된 산화물 반도체막(5)은 진성 또는 실질적으로 진성인 반도체가 된다. 한편 산화물 반도체막(5)은 도너 준위, 억셉터 준위를 형성하는 불순물 원소를 포함하지 않는 것이 바람직하다.
이차이온 질량 분석법은, 그 원리상, 시료 표면 근방이나, 재질이 다른 막과의 적층 계면 근방의 데이터를 정확히 얻는 것이 어려운 것으로 알려져 있다. 따라서, 막 중에서의 수소 농도의 두께 방향의 분포를, 이차이온 질량 분석법으로 분석하는 경우, 수소 농도는, 대상이 되는 막이 존재하는 범위에서, 극단적인 변동이 없고, 거의 일정한 강도를 얻을 수 있는 영역에서의 평균값을 채용한다. 또한, 측정 대상이 되는 막의 두께가 작은 경우, 인접하는 막 내의 수소 농도의 영향을 받아, 거의 일정한 강도가 얻어지는 영역을 발견할 수 없는 경우가 있다. 이 경우, 이 막이 존재하는 영역에서의, 최대치 또는 최소치를, 수소 농도로 채용한다. 또한, 이 막이 존재하는 영역에서, 최대치를 갖는 산형의 피크, 최소치를 갖는 계곡형 피크가 존재하지 않는 경우, 변곡점의 값을 수소 농도로 채용한다.
산화물 반도체막(5)에 포함되는 수소 원자는 0인 것이 바람직하다. 수소 원자의 농도는 0cm-3 이상, 1×1016cm-3 미만이다. 그러나 수소 원자가 0인 것을 이차이온 질량 분석법으로 검출하기는 어렵다. 따라서, 적어도 수소 원자의 농도는 이차이온 질량 분석법으로 검출 한계 이하인 것이 바람직하다.
(캐리어 밀도)
상기 수소 원자 농도를 갖는 산화물 반도체막(5)의 캐리어 밀도는 300K에서 1×1012cm-3 미만이 된다. 산화물 반도체막(5)의 캐리어 밀도는 300K에서 1×1012cm-3 미만이 좋다. 바람직하게는 산화물 반도체막(5)의 캐리어 밀도는 300K에서 1×1010cm-3 미만이다. 캐리어 밀도는 홀 측정 등에 의해 상정할 수 있으나, 여기서 이용한 측정 방법에 대해서는 실시예에서 설명한다.
여기서, 산화물 반도체의 진성 캐리어 밀도에 대해 설명한다. 진성 캐리어 밀도란 진성 반도체의 캐리어 밀도를 말한다.
반도체에 포함되는 진성 캐리어 밀도(ni)는, 페르미·디랙 통계에 의한 페르미·디랙 분포를 볼츠만 분포의 식(수학식 1 참조)으로 근사함으로써 구할 수 있다.
[수학식 1]
Figure 112012051410941-pct00001
근사식에 의해 구해지는 진성 캐리어 밀도(ni)는, 전도대에서의 실효 상태 밀도(Nc), 가전자대에서의 실효 상태 밀도(Nv), 및 밴드갭(Eg)의 관계식이고, 상기 수학식에서 실리콘의 진성 캐리어 밀도(ni)는 1.4×1010cm-3, 산화물 반도체(여기에서는, In-Ga-Zn-O막)의 진성 캐리어 밀도(ni)는 1.2×10-7cm-3가 된다. 실리콘과 비교하여, 산화물 반도체의 진성 캐리어 밀도가 매우 낮은 것을 알 수 있다.
상기 수소 원자 농도를 갖는 산화물 반도체막(5)의 캐리어 밀도는 매우 낮고, 산화물 반도체막(5)을 갖는 트랜지스터(15)의 오프 전류는 매우 낮아진다.
다음으로, 산화물 반도체막(5) 이외의 구성을 설명한다.
기판(1)은, 후의 가열 처리에 견딜 수 있는 정도의 내열성을 갖는다. 기판(1)으로는, 바륨 붕규산 유리나 알루미노 붕규산 유리 등의 유리 기판을 이용한다. 또한 기판(1)은, 세라믹 기판, 석영 기판, 사파이어 기판, 결정화 유리 기판 등의 절연체로 이루어진 기판이어도 좋다. 후의 가열 처리에 견딜 수 있는 정도의 내열성을 갖고 있으면, 폴리에틸렌 테레푸탈레이트, 폴리이미드, 아크릴 수지, 폴리카보네이트, 폴리프로필렌, 폴리에스테르, 폴리염화비닐 등의 플라스틱 필름 등을 이용하여도 좋다.
절연막(2)은 산화 규소막, 질화 규소막, 산화질화 규소막 등을 이용한다. 절연막(2)에는 수소, 수산기 또는 수분 등의 수소 원자를 포함하는 물질이 포함되지 않도록 하는 것이 바람직하다. 절연막(2)은 10nm-200nm의 두께를 가지면 된다. 절연막(2)은 기판(1)에 포함되는 불순물이 제 1 게이트 절연막(4)이나 산화물 반도체막(5)으로 침입하는 것을 방지한다. 기판(1)에 포함되는 불순물을 고려할 필요가 없다면 절연막(2)을 형성하지 않아도 좋다.
제 1 게이트 전극(3)은, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 이용하여, 단층 또는 적층하여 형성한다. 제 1 게이트 전극(3)에는 수소, 수산기 또는 수분 등의 수소 원자를 포함하는 물질이 포함되지 않도록 하는 것이 바람직하다. 제 1 게이트 전극(3)은 10nm-200nm의 두께를 가지면 된다.
제 1 게이트 절연막(4)은, 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 하프늄 실리케이트(HfSiOx)막, N이 첨가된 HfSixOy막, 질소가 첨가된 하프늄 알루미네이트(HfAlOx)막, 산화하프늄막, 산화 이트륨막을 단층 또는 적층하여 형성한다. 하프늄 실리케이트(HfSiOx)막, N이 첨가된 HfSixOy막, 질소가 첨가된 하프늄 알루미네이트(HfAlOx)막, 산화하프늄막, 산화 이트륨막 등의 high-k 재료를 이용함으로써 게이트 리크를 저감할 수 있다. 제 1 게이트 절연막(4)에는 수소, 수산기 또는 수분 등의 수소 원자를 포함하는 물질이 포함되지 않도록 하는 것이 바람직하다. 제 1 게이트 절연막(4)은 10nm-500nm의 두께를 가지면 된다.
제 1 게이트 절연막(4)에 할로겐 원소(예를 들어, 불소 또는 염소)를 5×1018-1×1020cm-3 정도 포함시켜도 좋다. 할로겐 원소에 의해 산화물 반도체막(5), 또는 제 1 게이트 절연막(4)과 산화물 반도체막(5)과의 계면에 존재할 수 있는, 수소, 수분, 수산기 또는 수소화물 등의 수소 원자를 포함하는 물질을 배제할 수 있다. 예를 들어 제 1 게이트 절연막(4)으로, 질화 실리콘막과 산화 실리콘막의 적층막으로 하는 경우는, 산화물 반도체막(5)에 접하는 측을, 상기 농도에서 할로겐 원소를 포함하는 산화 실리콘막으로 하면 된다. 질화 실리콘막이 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 한다.) 등의 불순물이 산화 실리콘막에 침입하는 것을 방지한다.
전극(6A)(소스 전극 및 드레인 전극 중 한쪽), 전극(6B) (소스 전극 및 드레인 전극 중 다른 한쪽)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐, 이트륨 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료, 또는 인듐주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화텅스텐을 포함하는 인듐아연 산화물, 산화티탄을 포함하는 인듐 산화물, 산화티탄을 포함하는 인듐주석 산화물, 인듐아연 산화물, 산화규소를 첨가한 인듐주석 산화물 등의 투광성을 갖는 도전성 재료를 이용하여, 단층 또는 적층하여 형성한다. 전극(6A), 전극(6B)에는 수소, 수산기 또는 수분이 포함되지 않도록 하는 것이 바람직하다. 전극(6A), 전극(6B)은 10nm-500nm의 두께를 가지면 된다.
제 2 게이트 절연막(7)은 제 1 게이트 절연막(4)과 동일한 재료로 형성할 수 있다. 예를 들어 산화 실리콘막을 이용한다. 제 2 게이트 절연막(7)에는 수소, 수산기 또는 수분이 포함되지 않도록 하는 것이 바람직하다. 제 2 게이트 절연막(7)은 10nm-200nm의 두께를 가지면 된다. 한편 산화 실리콘막 대신, 산화질화 실리콘막, 산화 알루미늄막, 또는 산화질화 알루미늄막 등을 이용할 수도 있다.
또한 제 2 게이트 절연막(7)은 결함을 갖고 있어도 좋다. 결함은 산화물 반도체막(5)에 포함되는 수소 원자를 포획할 수 있다. 이에 따라 산화물 반도체막(5) 중의 수소 원자를 더욱 저감시킬 수 있다.
제 2 게이트 절연막(7)에 할로겐 원소(예를 들어, 불소 또는 염소)를 5×1018-1×1020cm-3 정도 포함시켜도 좋다. 할로겐 원소에 의해 산화물 반도체막(5), 또는 제 2 게이트 절연막(7)과 산화물 반도체막(5)의 계면에 존재할 수 있는, 수소, 수분, 수산기 또는 수소화물 등의 불순물을 배제할 수 있다.
제 2 게이트 전극(8)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 이용하여, 단층 또는 적층하여 형성한다. 제 2 게이트 전극(8)에는 수소, 수산기 또는 수분 등의 수소 원자를 포함하는 물질이 포함되지 않도록 하는 것이 바람직하다. 제 2 게이트 전극(8)은 10nm-200nm의 두께를 가지면 된다. 제 2 게이트 전극(8)은 제 1 게이트 전극(3)의 두께 이상의 두께를 가져도 좋다. 제 2 게이트 전극(8)은 제 1 게이트 전극(3)과 동일한 재료로 형성하여도 좋다.
유기 수지막(9)은 예를 들어 평탄성을 갖는 아크릴 수지막, 폴리이미드 수지막 등을 이용한다. 유기 수지막(9)은 1.0㎛-2.0㎛의 두께를 가지면 된다.
화소 전극(10)은, 대표적으로는, 알루미늄, 구리, 티탄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐에서 선택된 원소로 이루어진 단체, 상술한 원소를 성분으로 하는 합금, 상술한 원소를 성분으로 하는 화합물(산화물이나 질화물) 등의 반사성 또는 차광성을 갖는 도전 재료를 이용할 수 있다. 또한, 인듐주석 산화물, 산화텅스텐을 포함하는 인듐 산화물, 산화텅스텐을 포함하는 인듐아연 산화물, 산화티탄을 포함하는 인듐 산화물, 산화티탄을 포함하는 인듐주석 산화물, 인듐아연 산화물, 산화규소를 첨가한 인듐주석 산화물 등의 투광성을 갖는 도전성 재료를 적용할 수도 있다. 또한, 이들 재료를 포함하는 적층 구조를 적용할 수도 있다. 화소 전극(10)은 50nm-500nm의 두께를 가지면 된다.
다음으로, 에너지 밴드도를 이용하여, 산화물 반도체막(5)을 갖는 트랜지스터(15)의 동작을 설명한다.
도 7은, 산화물 반도체막을 이용한 역스태거형의 박막트랜지스터의 일반적인 종단면도를 나타낸다. 게이트 전극(GE) 위에 제 1 게이트 절연막(GI)을 개재하여 산화물 반도체막(OS)이 형성된다. 산화물 반도체막 및 제 1 게이트 절연막 위에 소스 전극(S) 및 드레인 전극(D)이 형성된다. 소스 전극 및 드레인 전극 위에 패시베이션 절연막(PI)이 형성된다. 소스 전극 및 드레인 전극이 형성되어 있지 않은 영역에서 제 1 게이트 절연막과 패시베이션 절연막은 접한다.
도 8(A) 및 도 8(B)는, 도 7에 나타낸 A-A' 단면에서의 에너지 밴드도(모식도)를 나타낸다. 도 8(A)는 소스와 드레인 사이의 전압을 등전위(VD=0V)로 한 경우를 나타내고, 도 8(B)는 소스에 대해 드레인에 플러스 전위(VD>0)를 가한 경우를 나타낸다.
도 9(A) 및 도 9(B)는, 도 7에서의 B-B'의 단면에서의 에너지 밴드도(모식도)이다. 도 9(A)는 게이트(GE)에 플러스 전위(+VG)가 인가된 상태이고, 소스 전극과 드레인 전극 사이에 캐리어(전자)가 흐르는 온 상태를 나타내고 있다. 또한, 도 9(B)는, 게이트 (GE)에 마이너스 전위(-VG)가 인가된 상태이고, 오프 상태(소수 캐리어는 흐르지 않음)인 경우를 나타낸다.
도 10은, 진공 준위와 금속의 일함수(φM), 산화물 반도체의 전자 친화력(χ)의 관계를 나타낸다.
금속은 축퇴되어 있으므로, 전도자대와 페르미 준위는 일치한다. 한편, 종래의 산화물 반도체는 일반적으로 n형이고, 이 경우의 페르미 준위(Ef)는, 밴드갭 중앙에 위치하는 진성 페르미 준위(Ei)에서 떨어져, 전도대 쪽에 위치하게 된다. 한편, 산화물 반도체에서 수소는 도너이며, 산화물 반도체를 n형화하는 하나의 요인이다.
이에 반해 본 실시형태에 관한 산화물 반도체막은, n형 불순물인 수소 원자를 산화물 반도체막에서 제거하고, 산화물 반도체막의 주성분 이외의 불순물이 최대한 포함되지 않도록 고순도화함으로써 진성(i형)으로 하고, 또는 진성형에 가까운 것으로 한 것이다. 즉, 불순물을 첨가하여 i형화하는 것이 아니라, 수소 원자를 최대한 제거함으로써, 고순도화된 i형(진성 반도체) 또는 이에 가깝게 하는 것을 특징으로 한다. 이렇게 함으로써, 페르미 준위(Ef)는 진성 페르미 준위(Ei)와 동일한 레벨로까지 할 수 있다.
산화물 반도체의 밴드갭(Eg)이 3.15eV인 경우, 전자 친화력(χ)은 4.3eV이라 여겨진다. 예를 들어 티탄을 이용하여 소스 전극 및 드레인 전극을 형성하면, 티탄의 일함수는, 산화물 반도체의 전자 친화력(χ)과 거의 동등하다. 이 경우, 금속 -산화물 반도체 계면에서, 전자에 대해 쇼트키형의 장벽은 형성되지 않는다.
즉, 금속의 일함수(φM)와 산화물 반도체의 전자 친화력(χ)이 동등한 경우, 양자가 접촉하면 도 8(A)에서 나타낸 바와 같은 에너지 밴드도(모식도)가 나타난다.
도 8(B)에서 검은 원(●)은 전자를 나타낸다. 드레인에 플러스 전위가 인가되면, 전자는 배리어(h)를 넘어 산화물 반도체막에 주입되고, 드레인을 향하여 흐른다. 이 경우, 배리어(h)의 높이는, 게이트 전압과 드레인 전압에 의존하여 변화하나, 플러스 드레인 전압이 인가된 경우에는, 전압 인가가 없는 도 8(A)의 배리어 높이, 즉 밴드갭(Eg)의 1/2보다 배리어 높이(h)는 작은 값이 된다.
이때, 전자는, 도 9(A)에 나타낸 바와 같이 게이트 절연막과 고순도화된 산화물 반도체막의 계면에서의, 산화물 반도체막 측의 에너지적으로 안정적인 최저부를 이동한다.
또한, 도 9(B)에서, 게이트 전극(GE)에 마이너스 전위(역바이어스)가 인가되면, 소수 캐리어인 홀은 실질적으로 0이므로, 전류는 무한대로 0에 가까운 값이 된다.
또한 산화물 반도체의 밴드갭(Eg)이 3.15eV인 경우, 실리콘의 Eg 보다 3배 정도의 크기가 된다. 이와 같은 Eg를 갖는 산화물 반도체는 애벌란시 항복이 발생하기 어렵다. 수소 원자가 저감된 산화물 반도체막을 이용한 트랜지스터에서는 드레인 전극에 인가하는 전압을, 수소 원자가 저감되어 있지 않은 산화물 반도체막을 이용한 트랜지스터나 실리콘을 이용한 트랜지스터보다 크게 할 수 있다.
이상과 같이, 수소 원자가 저감된 산화물 반도체막(5)은 트랜지스터(15)의 동작을 양호하게 한다.
다음으로 표시 장치의 제작 방법을 설명한다.
플라즈마 CVD법 또는 스퍼터링법 등에 의해, 기판(1) 위에 하지막이 되는 절연막(2)을 형성한다(도 11(A)). 절연막(2) 중에 수소가 다량으로 포함되지 않도록 하기 위해 스퍼터링법으로 성막하는 것이 바람직하다.
예를 들어 산화 규소막을 형성하는 경우를 설명한다. 수소, 물, 수산기 또는 수소화물(수소 화합물이라고도 한다.) 등이 제거된 고순도 산소를 포함하는 스퍼터링 가스를 도입하고 실리콘 반도체의 타겟을 이용하여, 기판(1) 위에 산화 규소막을 성막한다. 기판(1)의 온도는 실온이어도 좋으며, 기판(1)을 가열하여도 좋다.
그 외에, 석영 (바람직하게는 합성 석영)을 이용하여, 기판 온도 108℃, 타겟과 기판 사이의 거리를 60mm, 압력 0.4Pa, 고주파 전원 1.5kW, 산소 및 아르곤(산소 유량 25sccm:아르곤 유량 25sccm=1:1) 분위기 하에서 RF 스퍼터링법에 의해 산화 규소막을 성막한다. 스퍼터링 가스로 산소 또는, 산소 및 아르곤의 혼합 가스를 이용한다.
성막실 내의 잔류 수분을 제거하면서 절연막(2)을 성막하는 것이 바람직하다. 절연막(2)에 수소, 물, 수산기 또는 수소화물 등이 포함되지 않도록 하기 위함이다.
처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티탄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단으로는, 터보 펌프에 콜드 트랩을 구비한 것이어도 좋다. 크라이오 펌프를 이용하여 배기한 성막실은, 예를 들어, 수소, 물, 수산기 또는 수소화물 등이 배기되므로, 이 성막실에서 성막하여 절연막(2)에 포함되는 불순물 농도를 저감할 수 있다.
스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
스퍼터링법에는 스퍼터링용 전원에 고주파 전원을 이용하는 RF 스퍼터링법과, DC 스퍼터링법이 있고, 또한 펄스적으로 바이어스를 가하는 펄스 DC 스퍼터링법도 있다. RF 스퍼터링법은 주로 절연막을 성막하는 경우에 이용되고, DC 스퍼터링법은 주로 금속막을 성막하는 경우에 이용된다.
재료가 다른 타겟을 복수 설치할 수 있는 다원 스퍼터링 장치도 있다. 다원 스퍼터링 장치는, 동일한 챔버에서 다른 재료막을 적층 성막 할 수도, 동일한 챔버에서 복수 종류의 재료를 동시에 방전시켜 성막할 수도 있다.
챔버 내부에 자석 기구를 구비한 마그네트론 스퍼터링법을 이용하는 스퍼터링 장치나, 글로 방전을 사용하지 않고 마이크로파를 이용하여 발생시킨 플라즈마를 이용하는 ECR 스퍼터링법을 이용하는 스퍼터링 장치가 있다.
스퍼터링법을 이용하는 성막 방법으로, 성막 중에 타겟 물질과 스퍼터링 가스 성분을 화학 반응시켜 이들 화합물 박막을 형성하는 리액티브 스퍼터링법이나, 성막 중에 기판에도 전압을 가하는 바이어스 스퍼터링법도 있다.
본 명세서의 스퍼터링에서는, 상기 스퍼터링 장치 및 스퍼터링 방법을 적절히 이용할 수 있다.
절연막(2)으로 질화 규소막과 산화 규소막을 적층하는 경우, 질화 규소막과 산화 규소막을 동일한 성막실에서, 공통의 실리콘 타겟을 이용하여 성막한다. 먼저 질소를 포함하는 스퍼터링 가스를 도입하여, 성막실 내에 장착된 실리콘 타겟을 이용하여 질화 규소막을 형성하고, 다음으로 산소를 포함하는 스퍼터링 가스로 전환하여 동일한 실리콘 타겟을 이용하여 산화 규소막을 성막한다. 질화 규소막과 산화 규소막을 대기에 노출시키지 않고 연속하여 형성할 수 있으므로, 질화 규소막 표면에 수소, 물, 수산기 또는 수소화물 등의 불순물이 흡착하는 것을 방지할 수 있다.
절연막(2) 위에 도전막을 형성한 후, 포토 리소그래피 공정에 의해 형성한 레지스트 마스크를 이용하여 에칭하여 제 1 게이트 전극(3)을 형성한다(도 11(A)). 도전막에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위해 스퍼터링법으로 성막하는 것이 바람직하다. 제 1 게이트 전극(3)의 단부는 테이퍼 형상인 경우, 후에 적층하는 제 1 게이트 절연막(4)의 피복성이 향상되므로 바람직하다.
제 1 게이트 전극(3) 위에 제 1 게이트 절연막(4)을 형성한다. 제 1 게이트 절연막(4)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위해 스퍼터링법으로 성막하는 것이 바람직하다. 이로 인해 성막의 전처리로, 스퍼터링 장치의 예비 가열실에서 제 1 게이트 전극(3)이 형성된 기판(1)을 예비 가열하고, 기판(1)에 흡착한 수소, 물, 수산기 또는 수소화물 등의 불순물을 탈리하여 배기하는 것이 바람직하다. 한편, 예비 가열 온도로는, 100℃ 이상 400℃ 이하, 바람직하게는 150℃ 이상 300℃ 이하이다. 한편, 예비 가열실에 구비하는 배기 수단은 크라이오 펌프가 바람직하다. 한편, 이 예비 가열 처리는 생략할 수도 있다.
예를 들어 제 1 게이트 절연막(4)으로 산화 실리콘막을 성막하는 경우에는, 타겟으로 실리콘 타겟 또는 석영 타겟을 이용하고, 스퍼터링 가스로 산소 또는, 산소 및 아르곤의 혼합 가스를 이용하여 행한다.
제 1 게이트 절연막(4) 위에 산화물 반도체막을 스퍼터링법에 의해 형성한다. 스퍼터링법에 의해 성막하기 전에, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 행하고, 제 1 게이트 절연막(4)의 표면에 부착되어 있는 가루형 물질(파티클, 먼지라고도 한다.)을 제거하는 것이 바람직하다. 역스퍼터링이란, 타겟 측에 전압을 인가하지 않고, 아르곤 분위기 하에서 기판 측에 고주파 전원을 이용하여 전압을 인가하여 기판에 플라즈마를 형성하여 표면을 개질하는 방법이다. 한편, 아르곤 분위기 대신 질소, 헬륨, 산소 등을 이용하여도 좋다.
산화물 반도체의 타겟을 이용한다. 예를 들어, 산화 아연을 주성분으로 하는 금속 산화물의 타겟을 이용한다. 금속 산화물 타겟의 다른 예로는, In, Ga, 및 Zn을 포함하는 산화물 반도체 타겟(조성비로, In2O3:Ga2O3:ZnO=1:1:1[mol%], 즉, In:Ga:Zn=1:1:0.5[atom%])을 이용할 수 있다. 또한, In, Ga, 및 Zn을 포함하는 산화물 반도체 타겟으로, In:Ga:Zn=1:1:1[atom%], 또는 In:Ga:Zn=1:1:2[atom%] 조성비를 갖는 타겟을 이용할 수도 있다. 산화물 반도체 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 산화물 반도체 타겟을 이용함으로써, 성막한 산화물 반도체막은 치밀한 막이 된다. SiO2를 2중량% 이상 10중량% 이하 포함하는 타겟을 이용하여도 좋다.
희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스(대표적으로는 아르곤) 및 산소 분위기 하에서, 산화물 반도체막을 성막한다.
스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이, 농도 ppm 정도, 농도 ppb 정도까지 제거된 고순도 가스를 이용하는 것이 바람직하다.
감압 상태로 유지된 성막실 내에 기판(1)을 유지하고, 성막실 내의 잔류 수분을 제거하면서 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 스퍼터링 가스를 도입하고, 상기 타겟을 이용하여 산화물 반도체막을 성막한다. 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들어, 크라이오 펌프, 이온 펌프, 티탄 승화 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단으로는, 터보 펌프에 콜드 트랩을 구비한 것이어도 좋다. 크라이오 펌프를 이용하여 배기한 성막실은, 예를 들어, 수소 원자, 물(H2O) 등 수소 원자를 포함하는 화합물(보다 바람직하게는 탄소 원자를 포함하는 화합물) 등이 배기되므로, 이 성막실에서 성막한 산화물 반도체막에 포함되는 불순물 농도를 저감할 수 있다. 또한, 산화물 반도체막 성막 시에 기판(1)을, 예를 들어 400℃ 미만의 온도로 가열하여도 좋다.
성막 조건의 일 예로는, 기판(1)의 온도를 실온으로 하고, 기판과 타겟 사이의 거리를 110mm, 압력 0.4Pa, 직류(DC) 전원 0.5kW, 산소 및 아르곤(산소 유량 15sccm:아르곤 유량 30sccm) 분위기 하의 조건이 적용된다. 한편, 펄스 직류(DC) 전원을 이용하면, 파티클을 경감할 수 있고, 막후 분포도 균일해지므로 바람직하다. 산화물 반도체막은 바람직하게는 2nm 이상 200nm 이하로 한다. 한편, 적용하는 산화물 반도체 재료에 따라 적절한 막후는 다르며, 재료에 따라 적절히 막후를 선택하면 된다.
다음으로, 산화물 반도체막을 포토 리소그래피 공정에 의해 형성한 레지스트 마스크를 이용하여 에칭하고, 산화물 반도체막(5)을 형성한다(도 11(A)). 한편, 산화물 반도체막의 에칭은, 건식 에칭이어도 습식 에칭이어도 좋으며, 양쪽을 모두 이용하여도 좋다.
건식 에칭에 이용하는 에칭 가스로는, 염소를 포함하는 가스(염소계 가스, 예를 들어 염소(Cl2), 염화 붕소(BCl3), 염화 규소(SiCl4), 사염화 탄소(CCl4) 등)가 바람직하다.
또한, 불소를 포함하는 가스(불소계 가스, 예를 들어 사불화 탄소(CF4), 육불화 유황(SF6), 삼불화 질소(NF3), 트리플루오로메탄(CHF3) 등), 브롬화 수소(HBr), 산소(O2), 이들 가스에 헬륨(He)이나 아르곤(Ar) 등의 희가스를 첨가한 가스, 등을 이용할 수 있다.
건식 에칭법으로는, 평행 평판형 RIE(Reactive Ion Etching)법이나, ICP(Inductively Coupled Plasma:유도 결합형 플라즈마) 에칭법을 이용할 수 있다.
습식 에칭에 이용하는 에칭액으로는, 인산과 초산과 질산을 섞은 용액 또는 암모니아과수(31중량% 과산화수소수:28중량% 암모니아수:물=5:2:2) 등을 이용할 수 있다. 또한, ITO07N(칸토 카가꾸)을 이용하여도 좋다.
산화물 반도체막(5)에 가열 처리(제 1 가열 처리라고도 한다.)를 하여도 좋다. 가열처리의 온도는 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상, 기판(1)의 변형점 미만으로 한다. 가열 처리 시간은 0.5시간-5시간이 좋다. 가열 처리에 의해 산화물 반도체막(5)에 포함되는 수소 원자를 제거할 수 있다. 예를 들어 전기로에서 산화물 반도체막(5)에 대해 질소 분위기 하 450℃에서 1시간, 또는 650℃ 1시간의 가열 처리를 한 후, 대기에 접촉시키지 않음으로써, 산화물 반도체막(5)으로의 수소 원자의 재침입을 방지할 수 있다. 한편 제 1 가열 처리에 의해, 산화물 반도체막(5)은 결정화되는 경우가 있다. 650℃ 1시간의 가열 처리를 한 경우의 TEM 분석을 실시예 2에 나타낸다.
한편, 가열 처리 장치는 전기로에 한정되지 않으며, 저항 발열체 등의 발열체에서의 열전도 또는 열복사에 의해, 산화물 반도체막(5)을 가열하는 장치를 구비하여도 좋다. 예를 들어, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈 할라이드 램프, 크세논아크 램프, 카본아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프에서 발하는 광(전자파)의 복사에 의해, 산화물 반도체막(5)을 가열하는 장치이다. GRTA 장치는, 고온의 가스를 이용하여 가열 처리를 하는 장치이다. 기체에는, 아르곤 등의 희가스, 또는 질소와 같은, 가열 처리에 의해 산화물 반도체막(5)과 반응하지 않는 불활성 기체가 이용된다.
GRTA는 산화물 반도체막(5)을 650℃~700℃의 고온으로 가열한 불활성 가스 분위기에서 2-5분간 가열한다. GRTA를 이용하면 단시간에 고온의 가열 처리가 가능해진다.
가열 처리에서는, 질소, 또는 헬륨, 네온, 아르곤 등의 희가스에, 수소, 물, 수산기 또는 수소화물 등이 포함되지 않는 것이 바람직하다. 또는, 가열 처리 장치에 도입하는 질소, 또는 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상, (즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)로 하는 것이 바람직하다.
상기한 바와 같이, 가열 처리의 조건, 또는 산화물 반도체막의 재료에 따라서는, 산화물 반도체막은 결정화되고, 미세 결정막 또는 다결정막이 되는 경우도 있다. 예를 들어, 결정화율이 90% 이상, 또는 80% 이상인 미세 결정 산화물 반도체막이 되는 경우도 있다. 또한, 제 1 가열 처리의 조건, 또는 산화물 반도체막의 재료에 따라서는, 결정 성분을 포함하지 않는 비정질 산화물 반도체막이 되는 경우도 있다. 또한, 비정질 산화물 반도체 중에 미세 결정부(입경 1nm 이상 20nm 이하(대표적으로는 2nm 이상 4nm 이하))가 혼재하는 산화물 반도체막이 되는 경우도 있다.
또한 상기 가열 처리 후에, 수소, 물, 수산기 또는 수소화물 등이 포함되지 않는 산소 분위기 하 또는 수소, 물, 수산기 또는 수소화물 등이 포함되지 않는 질소 및 산소 분위기 하에서, 제 2 가열 처리를 하여도 좋다. 상기 가열 처리에 의해 산화물 반도체막(5)에서 산소가 제거되는 경우가 있으므로, 제 2 가열 처리에 의해 산화물 반도체막(5)에 산소를 도입할 수 있다.
한편, 다음 공정의 도전막을 형성하기 전에 역스퍼터링을 행하고, 산화물 반도체막(5) 및 제 1 게이트 절연막(4)의 표면에 부착되어 있는 레지스트 잔사 등을 제거하는 것이 바람직하다.
산화물 반도체막(5) 및 제 1 게이트 절연막(4) 위에 도전막을 스퍼터링법으로 형성한다. 도전막에 수소, 수산기 및 수분이 되도록 포함되지 않도록 하기 위해, 성막 전에 상기 전처리를 행하는 것이 바람직하다. 도전막을 포토 리소그래피 공정에 의해 형성한 레지스트 마스크를 이용하여 에칭하고, 전극(6A)(소스 전극 및 드레인 전극 중 한쪽), 전극(6B) (소스 전극 및 드레인 전극 중 다른 한쪽)을 형성한다(도 11(B)).
다음으로, N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리에 의해 노출되어 있는 산화물 반도체막(5)의 표면에 부착된 흡착수 등을 제거한다. 또는 산소와 아르곤의 혼합 가스를 이용하여 플라즈마 처리를 한다.
플라즈마 처리 후, 대기에 접하지 않고, 산화물 반도체막(5), 전극(6A), 전극(6B) 위에 제 2 게이트 절연막(7)을 형성한다(도 11(C)). 산화물 반도체막(5)이 전극(6A), 전극(6B)과 접하는 영역 이외의 영역에서, 산화물 반도체막(5)과 제 2 게이트 절연막(7)이 접한다. 또한 제 2 게이트 절연막(7)은 전극(6A), 전극(6B)을 덮는다.
제 2 게이트 절연막(7)은, 기판(1)을 실온 또는 100℃ 미만의 온도로 가열한 상태에서, 수소 및 수분이 제거된 고순도 산소를 포함하는 스퍼터링 가스를 도입하고, 실리콘 반도체의 타겟을 이용하여, 예를 들어 결함을 포함하는 산화 실리콘막을 성막한다.
예를 들어, 순도가 6N이고, 보론이 도프된 실리콘 타겟(저항값 0.01Ωcm)을 이용하여, 타겟과 기판 사이의 거리를 89mm, 압력 0.4Pa, 직류(DC) 전원 6kW, 산소(산소유량비율 100%) 분위기 하에서 펄스 DC 스퍼터링법에 의해 산화 실리콘막을 성막한다. 실리콘 타겟 대신 석영(바람직하게는 합성 석영)을, 산화 실리콘막을 성막하기 위한 타겟으로 이용할 수 있다. 스퍼터링 가스로 산소 또는, 산소 및 아르곤의 혼합 가스를 이용하여 행한다.
이 경우, 처리실 내의 잔류 수분을 제거하면서 제 2 게이트 절연막(7)을 성막하는 것이 바람직하다. 산화물 반도체막(5) 및 제 2 게이트 절연막(7)에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위함이다. 처리실 내의 잔류 수분을 제거하기 위해서는, 흡착형 진공 펌프를 이용하는 것이 바람직하다.
제 2 게이트 절연막(7)과 산화물 반도체막(5)이 접한 상태에서 100℃ 내지 400℃로 가열 처리를 하여도 좋다. 제 2 게이트 절연막(7)은 결함을 많이 포함한다. 가열 처리에 의해 산화물 반도체막(5) 중에 포함되는 수소, 수분, 수산기 또는 수소화물 등의 불순물을 제 2 게이트 절연막(7)에 확산시키고, 산화물 반도체막(5) 중에 포함되는 수소 원자를 더욱 저감시킬 수 있다.
제 2 게이트 절연막(7) 위에 도전막을 형성한다. 포토 리소그래피 공정에 의해 형성한 레지스트 마스크를 이용하여 도전막을 에칭하여 제 2 게이트 전극(8)을 형성한다(도 11(C)). 도전막에 수소, 수산기 또는 수분이 포함되지 않도록 하기 위해 스퍼터링법으로 성막하는 것이 바람직하다. 제 2 게이트 전극(8)과 제 1 게이트 전극(3)을 전기적으로 접속하는 경우는, 도전막을 형성하기 전에 제 2 게이트 절연막(7) 및 제 1 게이트 절연막(4)에 컨택트홀을 형성한다. 컨택트홀은 제 1 게이트 전극(3)에 달한다. 컨택트홀을 형성한 후, 도전막을 형성한다. 도전막에서 제 2 게이트 전극(8)을 형성한다.
제 2 게이트 절연막(7) 위에 평탄화막으로 유기 수지막을 형성한다. 유기 수지막은 스핀코팅법 등에 의해 형성한다. 유기 수지막을 선택적으로 에칭하여 유기 수지막(9)을 형성한다(도 12(A)).
유기 수지막(9) 및 제 2 게이트 절연막(7)에 전극(6B)에 달하는 개구를 형성한다. 이 개구에, 화소 전극(10)을 형성한다(도 12(B)). 화소 전극(10)은 전극(6B)과 전기적으로 접속한다.
화소 전극(10), 제 2 게이트 전극(8) 및 제 2 게이트 절연막(7) 위에는 표시 매체가 형성된다(도 14(A), 15(A), 16(A), 22(A)).
제 2 게이트 전극(8) 및 제 2 게이트 절연막(7) 위에, 패시베이션막이 되는 절연막(21)을 10nm-200nm의 두께로 형성하여도 좋다(도 13). 절연막(21)으로는 산화 규소막, 질화 규소막 등을 이용할 수 있다. 절연막(21)은, 기판(1)을 실온 또는 100℃ 미만의 온도로 가열한 상태에서, 수소 및 수분이 제거된 고순도 산소를 포함하는 스퍼터링 가스를 도입하고 실리콘 반도체의 타겟을 이용하여 산화 규소막, 질화 규소막 등을 성막한다.
절연막(21) 위에 평탄화막으로 유기 수지막(9)을 형성한다. 유기 수지막(9), 절연막(21) 및 제 2 게이트 절연막(7)에 전극(6B)에 달하는 개구를 형성한다. 이 개구에, 화소 전극(10)을 형성한다(도 13). 화소 전극(10), 절연막(21) 위에는 표시 매체가 형성된다(도 14(B), 15(B), 16(B), 22(B)).
이하, 표시 매체로, 액정, EL, 전자 페이퍼를 설명한다. 한편 표시 매체는 액정, EL, 전자 페이퍼에 한정되는 것은 아니다.
<액정>
도 14(A)는 표시 매체가 액정인 경우를 나타낸다. 화소 전극(10) 위에 제 1 배향막(22)이 형성된다. 제 1 배향막(22)은 제 2 게이트 전극(8), 제 2 게이트 절연막(7) 위에도 접하여 형성된다. 제 1 배향막(22) 위에는 액정층(23)이 형성된다. 액정층(23) 위에는 제 2 배향막(24)이 형성된다. 액정층(23)은 제 1 배향막(22) 및 제 2 배향막(24)에 협지된다. 제 2 배향막(24) 위에는 대향 전극이 되는 전극(25)이 형성되고, 전극(25) 위에는 대향 기판이 되는 기판(26)이 형성된다. 제 1 배향막(22) 및 제 2 배향막(24)을 형성하지 않아도 액정층(23)이 배향된다면, 제 1 배향막(22) 및 제 2 배향막(24)을 형성하지 않아도 좋다. 셀 갭을 유지하기 위해 스페이서를 구비하여도 좋다.
액정 표시에 이용하는 모드는 TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 이용할 수 있다. 그 외에도 블루상 모드를 이용하여도 좋다.
제 1 배향막(22), 제 2 배향막(24), 전극(25), 전극(26)은 공지의 재료를 이용한다.
제 1 배향막(22), 액정층(23), 제 2 배향막(24), 전극(25)은 공지의 방법으로 제작한다.
상술한 바와 같이 패시베이션막이 되는 절연막(21)을 형성하여도 좋다(도 14(B)). 절연막(21) 및 화소 전극(10) 위에 접하여 제 1 배향막(22)이 형성된다.
<EL>
도 15(A)는 표시 매체가 EL인 경우를 나타낸다. 화소 전극(10) 위에 EL층(31)이 형성된다. EL층(31) 위에는 대향 전극으로 전극(32)이 형성된다. EL층(31) 및 전극(32)은 제 2 게이트 전극(8) 및 제 2 게이트 절연막(7) 위에는 형성하지 않아도 좋다. 제 2 게이트 전극(8), 제 2 게이트 절연막(7) 및 전극(32) 위에는 봉지재(33)가 접하여 형성된다. 봉지재(33) 위에는 봉지 기판으로 기판(34)이 형성된다.
EL층은 유기 EL층 또는 무기 EL층으로 분류된다. 무기 EL층인 경우는 분산형 무기 EL과 박막형 무기 EL로 다시 분류된다.
유기 EL층인 경우, EL층(31)은 예를 들어 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등으로 이루어진다. 발광층에는 호스트 재료로 도펀트 재료가 첨가된다. 도펀트 재료에는 인광 발광 재료 또는 형광 발광 재료가 이용된다.
분산형 무기 EL의 경우, EL층(31)은 발광 재료 입자를 바인더 중에 분산시킨 발광층을 갖는다. 박막형 무기 EL의 경우, EL층(31)은 발광층을 유전체층으로 끼운 구성이 된다.
봉지재(33)로는 질소나 아르곤 등의 불활성 기체 외에, 자외선 경화 수지 또는 열 경화 수지를 이용할 수 있고, PVC(폴리비닐클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐부티랄) 또는 EVA(에틸렌비닐아세테이트)를 이용할 수 있다.
EL층(31), 전극(32), 봉지재(33), 기판(34)은 공지의 재료가 이용된다. 또한 EL층(31), 전극(32), 봉지재(33)는 공지의 방법으로 제작된다.
상술한 바와 같이 패시베이션막이 되는 절연막(21)을 형성하여도 좋다(도 15(B)). 절연막(21) 및 전극(32) 위에 접하여 봉지재(33)가 형성된다.
<전자 페이퍼>
도 16(A)는 표시 매체가 전자 페이퍼인 경우를 나타낸다. 도 16(A)에서는, 트위스트볼 표시 방식을 이용하였다. 트위스트볼 표시 방식이란, 흑과 백에 나누어 도포된 구형 입자를 표시 소자로 이용하고, 화소 전극(10) 및 전극(44) 사이에 배치하여, 화소 전극(10) 및 전극(44)에 전위차를 발생시킨 구형 입자의 방향을 제어함으로써, 표시하는 방법이다.
화소 전극(10), 제 2 게이트 전극(8) 및 제 2 게이트 절연막(7) 위에 수지 등의 충전재(43)가 접하여 형성된다. 충전재(43) 중에는, 캐비티(42)를 포함하는 구형 입자가 형성된다. 캐비티(42)는 흑색 영역(41) 및 백색 영역(40)을 갖는다. 충전재(43) 위에는 대향 전극이 되는 전극(44)이 형성된다. 전극(44) 위에는 대향 기판이 되는 기판(45)이 형성된다.
트위스트볼 표시 방식 대신, 전기 영동 표시 방식을 이용하는 것도 가능하다(도 22(A)). 화소 전극(10), 제 2 게이트 전극(8) 및 제 2 게이트 절연막(7) 위에 전자 잉크층(51)이 접하여 형성된다. 전자 잉크층(51) 중에는, 플러스로 대전된 흰 미립자와 마이너스로 대전된 검은 미립자를 봉입한 직경 10㎛~200㎛ 정도의 마이크로 캅셀(52)이 형성된다. 전자 잉크층(51) 위에는 대향 전극이 되는 전극(53)이 형성되고, 전극(53) 위에는 대향 기판이 되는 기판(54)이 형성된다.
충전재(43), 캐비티(42), 전극(44), 기판(45), 전자 잉크층(51), 마이크로 캅셀(52), 전극(53), 기판(54)은 공지의 재료를 이용한다. 또한 충전재(43), 캐비티(42), 전극(44), 전자 잉크층(51), 마이크로 캅셀(52), 전극(53)은 공지의 방법으로 제작한다.
상술한 바와 같이 패시베이션막이 되는 절연막(21)을 형성하여도 좋다(도 16(B), 도 22(B)). 절연막(21) 및 화소 전극(10) 위에 접하여 충전재(43) 또는 전자 잉크층(51)이 형성된다.
표시 장치는, 다양한 전자 기기(유기기도 포함)에 적용할 수 있다. 전자 기기로는, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다.), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다.), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다.
도 23(A)는, 휴대 전화기의 일 예를 나타내고 있다. 휴대 전화기(1100)는, 하우징(1101)에 내장된 표시부(1102) 외에, 조작 버튼(1103), 외부 접속 포트(1104), 스피커(1105), 마이크(1106) 등을 구비하고 있다. 그리고 표시부(1102)에는 상기 표시 장치가 형성된다.
도 23(B)는 휴대형 정보 단말의 일 예이다. 휴대형 정보 단말은, 하우징(2800) 및 하우징(2801)의 2개의 하우징으로 구성되어 있다. 하우징(2800)에는, 표시 패널(2802), 스피커(2803), 마이크로폰(2804), 포인팅 디바이스(2806), 카메라용 렌즈(2807), 외부 접속 단자(2808) 등을 구비하고, 하우징(2801)에는, 키보드(2810), 외부 메모리 슬롯(2811) 등을 구비하고 있다. 또한, 안테나는 하우징(2801) 내부에 내장되어 있다. 그리고 표시 패널(2802)에는 상기 표시 장치가 형성된다.
도 24(A)는, 텔레비전 장치의 일 예를 나타내고 있다. 텔레비전 장치(9600)는, 하우징(9601)에 표시부(9603)가 내장되어 있다. 표시부(9603)에 의해, 영상을 표시할 수 있다. 또한, 여기에서는, 스탠드(9605)에 의해 하우징(9601)을 지지한 구성을 나타냈다.
텔레비전 장치(9600)의 조작은, 하우징(9601)이 구비하는 조작 스위치나, 별도의 리모콘 조작기(9610)에 의해 행할 수 있다. 리모콘 조작기(9610)가 구비하는 조작키(9609)에 의해, 채널이나 음량의 조작을 할 수 있고, 표시부(9603)에 표시되는 영상을 조작할 수 있다. 또한, 리모콘 조작기(9610)에, 이 리모콘 조작기(9610)에서 출력하는 정보를 표시하는 표시부(9607)를 형성하는 구성이어도 좋다. 그리고 표시부(9603) 및 표시부(9607)에는 상기 표시 장치가 형성된다.
도 24(B)는, 디지털 포토 프레임의 일 예를 나타내고 있다. 예를 들어, 디지털 포토 프레임(9700)은, 하우징(9701)에 표시부(9703)가 내장되어 있다. 표시부(9703)는, 각종 화상을 표시하는 것이 가능하고, 예를 들어 디지털 카메라 등으로 촬영한 화상 데이터를 표시함으로써, 통상의 사진 앨범과 마찬가지로 기능시킬 수 있다. 그리고 표시부(9703)에는 상기 표시 장치가 형성된다.
도 25는 휴대형 유기기이고, 하우징(9881)과 하우징(9891)의 2개의 하우징으로 구성되며, 연결부(9893)에 의해, 개폐 가능하도록 연결되어 있다. 하우징(9881)에는 표시부(9882)가 내장되고, 하우징(9891)에는 표시부(9883)가 내장되어 있다. 그리고 표시부(9883)에는 상기 표시 장치가 형성된다.
도 26은, 전자 서적의 일 예를 나타내고 있다. 예를 들어, 전자 서적(2700)은, 하우징(2701) 및 하우징(2703)의 2개의 하우징으로 구성되어 있다. 하우징(2701) 및 하우징(2703)은, 축부(2711)에 의해 일체로 되어 있고, 이 축부(2711)를 축으로 개폐 동작을 행할 수 있다. 이와 같은 구성에 의해, 종이 서적과 같은 동작을 행할 수 있게 된다.
하우징(2701)에는 표시부(2705)가 내장되고, 하우징(2703)에는 표시부(2707)가 내장되어 있다. 표시부(2705) 및 표시부(2707)는, 연속 화면을 표시하는 구성이어도 좋으며, 다른 화면을 표시하는 구성이어도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어 우측의 표시부(도 26에서는 표시부(2705))에 문장을 표시하고, 좌측 표시부(도 26에서는 표시부(2707))에 화상을 표시할 수 있다.
또한, 도 26에서는, 하우징(2701)에 조작부 등을 구비한 예를 도시하였다. 예를 들어, 하우징(2701)에서, 전원(2721), 조작키(2723), 스피커(2725) 등을 구비하고 있다. 조작키(2723)에 의해, 페이지를 보낼 수 있다. 한편, 하우징의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성이어도 좋다. 또한, 하우징의 뒷면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자, 또는 AC 어뎁터 및 USB 케이블 등의 각종 케이블과 접속 가능한 단자 등), 기록 매체 삽입부 등을 구비하는 구성이어도 좋다. 나아가, 전자 서적(2700)은, 전자 서적으로서의 기능을 갖게 한 구성이어도 좋다.
표시부(2705) 및 표시부(2707)에는 상기 표시 장치가 형성된다.
[실시예 1]
본 실시예에서는, 산화물 반도체막의 캐리어 밀도를 구하는 방법에 대해, 도 17 및 도 18을 이용하여 설명한다.
우선, CV(Capacitance-Voltage) 측정에 이용한 시료의 구조에 대해, 도 17을 이용하여 설명한다.
유리 기판(501) 위에 두께 300nm의 티탄막(503)을 스퍼터링법에 의해 형성하고, 그 위에 두께 100nm의 질화 티탄막(505)을 스퍼터링법에 의해 형성하였다.
질화 티탄막(505) 위에 수소 원자를 저감한 산화물 반도체막(507)으로, 두께 2000nm의 In-Ga-Zn-O막을 스퍼터링법에 의해 형성하였다. 이 때의 퇴적 조건은, 스퍼터링 가스로 유량 30sccm의 Ar, 유량 15sccm의 산소를 이용하고, 타겟 및 기판 간격을 60mm로 하고, 직류(DC) 전원 0.5kW, 퇴적 분위기 온도를 실온으로 하였다.
다음으로, CVD법에 의해 두께 300nm의 산화질화 실리콘막(509)을 형성하고, 그 위에 두께 300nm의 은막(511)을 형성하였다.
다음으로, 이 시료를 300K에서 CV 측정한 결과를 도 18(A)에 나타내고, 도 18(A)에 나타낸 측정 결과에서 전압에 대한 C-2의 곡선을 도 18(B)에 나타낸다. 여기서, 시료의 약반전 상태에서의 C-2 곡선의 기울기를 수학식 2에 대입함으로써, 캐리어 밀도를 구할 수 있다. 한편, 도 18(B)에서 C-2 곡선을 실선으로 나타내고, 약반전 상태에서의 C-2 기울기를 파선으로 나타낸다. 기울기는 -1.96×1018F-2V-1이었다.
[수학식 2]
Figure 112012051410941-pct00002
한편, e는 전자 1개당 전하량, ε는 비유전율, ε0는 진공 유전율, Nd는 캐리어 밀도이다.
수학식 2에서, 본 실시예의 산화물 반도체의 캐리어 밀도는, 6×1010cm-3이었다. 이러한 점에서, 본 실시예에 나타낸 산화물 반도체의 캐리어 밀도가 매우 낮은 것을 알 수 있다.
[실시예 2]
본 실시예에서는, 가열처리에 의해 수소 원자를 저감한 산화물 반도체막에 대해, TEM 분석법을 이용하여 해석한 결과를 설명한다.
우선 시료의 제작 방법을 설명한다.
기판(601) 위에 스퍼터링법에 의해 산화물 반도체막을 성막하였다.
여기에서는, 기판(601)으로, EagleXG 기판(코닝사)을 이용하였다. 산화물 반도체막은, In2O3:Ga2O3:ZnO=1:1:1의 산화물 반도체 타겟을 사용하여, In-Ga-Zn-O막(603)을 퇴적하였다. 이 시료를 비교예인 시료 B로 한다. 시료 B는 수소 원자가 저감되어 있지 않다.
다음으로, In-Ga-Zn-O막(603)에 대해, 전기로를 이용하여 질소 가스 분위기에서 650℃, 1시간의 가열 처리를 하여 수소 원자를 저감시켰다. 가열 처리한 In-Ga-Zn-O막을 산화물 반도체막(605)으로 한다. 이 시료를 시료 A라 한다.
각각의 시료 단면을 고분해능 투과 전자 현미경(히타치 제작소'H9000-NAR':TEM)으로 가속 전압을 300kV로 하여, 결정 상태를 관찰하였다. 도 19에 시료 A의 단면 사진을 나타내고, 도 20에 시료 B의 단면 사진을 나타낸다. 한편, 도 19(A), 도 20(A)는 저배율 사진(200만배), 도 19(B), 도 20(B)는 고배율 사진(400만배)이다.
도 19에 나타낸 650℃에서 1시간, 전기로에서 가열 처리한 시료 A는, 그 단면에서, 표층부에 연속한 격자상이 관찰되었다. 특히 도 19(B)의 고배율 사진에서는, 흰 윤곽으로 둘러싼 영역에 명확한 격자상이 관찰되어, 정렬된 결정의 존재를 시사하고 있다. 이러한 점에서, 650℃에서 1시간, 전기로에서의 가열 처리에서 In-Ga-Zn-O계 비단결정막의 표층부는 결정화하고, 결정 영역을 갖게 되는 것이 명확해졌다. 한편, 표층부를 제외한 다른 영역에서는, 연속한 명료한 격자상은 관찰되지 않고, 비정질 영역의 곳곳에 미세 결정 입자가 떠있는 모습이 확인되었다. 미세 결정 입자 크기는 2nm 이상 4nm 이하이었다.
한편, 도 20(시료 B)의 단면 사진에서는 막후 방향의 어느 영역에서도 명료한 격자상은 관찰되지 않아, 비정질인 것이 확인되었다.
다음으로, 650℃에서 1시간, 전기로에서 가열 처리한 시료 A의 표층부의 확대 사진을 도 21(A)에 나타내고, 결정 영역의 전자선 회절 패턴을 도 21(B)에 나타낸다. 표층부의 확대 사진인 도 21(A)에는, 격자상이 나열된 방향을 도시한 1~5의 화살표가 나타나 있으며, 막의 표면에 수직으로 침형의 결정이 성장해 있는 것을 알 수 있다. 도 21(B), (C), (D), (E), (F)에 나타낸 전자선 회절 패턴은 각각, 화살표 번호인 1, 2, 3, 4, 5의 위치에서 관측된 것으로, C축 방향의 배향이 확인되었다.
이상의 해석 결과에 의해, 650℃에서 1시간, 전기로에서 가열 처리한 시료는, 그 표층부에 결정 영역이 존재하는 것을 확인할 수 있었다.
1; 기판 2; 절연막
3; 제 1 게이트 전극 4; 제 1 게이트 절연막
5; 산화물 반도체막 6A; 전극(소스 전극 및 드레인 전극 중 한쪽)
6B; 전극(소스 전극 및 드레인 전극 중 다른 한쪽)
7; 제 2 게이트 절연막 8; 제 2 게이트 전극
9; 유기 수지막 10; 화소 전극
15; 트랜지스터 20; 화소
21; 절연막 22; 제 1 배향막
23; 액정층 24; 제 2 배향막
25; 전극 26; 기판
31; EL층 32; 전극
33; 봉지재 34; 기판
40; 백색 영역 41; 흑색 영역
42; 캐비티 43; 충전재
44; 전극 45; 기판
51; 전자 잉크층 52; 마이크로 캅셀
53; 전극 54; 기판
501; 유리 기판 503; 티탄막
505; 질화 티탄막 507; 산화물 반도체막
509; 산화질화 실리콘막 511; 은막
601; 기판 603; In-Ga-Zn-O막
605; 산화물 반도체막 1100; 휴대 전화기
1101; 하우징 1102; 표시부
1103; 조작 버튼 1104; 외부 접속 포트
1105; 스피커 1106; 마이크
2700; 전자 서적 2701; 하우징
2703; 하우징 2705; 표시부
2707; 표시부 2711; 축부
2721; 전원 2723; 조작키
2725; 스피커 2800; 하우징
2801; 하우징 2802; 표시 패널
2803; 스피커 2804; 마이크로폰
2806; 포인팅 디바이스 2807; 카메라용 렌즈
2808; 외부 접속 단자 2810; 키보드
2811; 외부 메모리 슬롯 9600; 텔레비전 장치
9601; 하우징 9603; 표시부
9605; 스탠드 9607; 표시부
9609; 조작키 9610; 리모콘 조작기
9700; 디지털 포토 프레임 9701 하우징
9703; 표시부 9881; 하우징
9891; 하우징 9893; 연결부
9882; 표시부 9883; 표시부

Claims (20)

  1. 표시 장치로서,
    제 1 게이트 전극;
    상기 제 1 게이트 전극 위의 제 1 게이트 절연막;
    상기 제 1 게이트 절연막 위의 산화물 반도체막;
    상기 산화물 반도체막에 전기적으로 접속되는, 상기 산화물 반도체막 위의 소스 전극 및 드레인 전극;
    상기 소스 전극, 상기 드레인 전극, 및 상기 산화물 반도체막 위의 제 2 게이트 절연막;
    상기 제 2 게이트 절연막 위의 제 2 게이트 전극;
    상기 제 2 게이트 절연막 위의, 평탄성을 갖는 유기 수지막;
    상기 소스 전극 또는 상기 드레인 전극 중 한쪽과 전기적으로 접속되는, 상기 평탄성을 갖는 유기 수지막 위의 화소 전극;
    상기 제 2 게이트 전극 및 상기 화소 전극 위의 제 1 배향막;
    상기 제 1 배향막 위의 액정층;
    상기 액정층 위의 제 2 배향막;
    상기 제 2 배향막 위의 대향 전극; 및
    상기 대향 전극 위의 대향 기판을 포함하고,
    상기 유기 수지막은 상기 제 2 게이트 전극과 중첩되지 않고,
    상기 산화물 반도체막에 함유되고, 이차이온질량분석법으로 측정되는 수소 원자의 농도가 1×1016cm-3 미만인, 표시 장치.
  2. 표시 장치로서,
    제 1 게이트 전극;
    상기 제 1 게이트 전극 위의 제 1 게이트 절연막;
    상기 제 1 게이트 절연막 위의 산화물 반도체막;
    상기 산화물 반도체막에 전기적으로 접속되는, 상기 산화물 반도체막 위의 소스 전극 및 드레인 전극 ;
    상기 소스 전극, 상기 드레인 전극, 및 상기 산화물 반도체막 위의 제 2 게이트 절연막;
    상기 제 2 게이트 절연막 위의 제 2 게이트 전극;
    상기 제 2 게이트 절연막 위의, 평탄성을 갖는 유기 수지막;
    상기 소스 전극 또는 상기 드레인 전극 중 한쪽과 전기적으로 접속되는, 상기 평탄성을 갖는 유기 수지막 위의 화소 전극;
    상기 화소 전극 위의 EL층;
    상기 EL층 위의 대향 전극;
    상기 제 2 게이트 전극 및 상기 대향 전극 위의 봉지재; 및
    상기 봉지재 위의 대향 기판을 포함하고,
    상기 유기 수지막은 상기 제 2 게이트 전극과 중첩되지 않고,
    상기 산화물 반도체막에 함유되고, 이차이온질량분석법으로 측정되는 수소 원자의 농도가 1×1016cm-3 미만인, 표시 장치.
  3. 표시 장치로서,
    제 1 게이트 전극;
    상기 제 1 게이트 전극 위의 제 1 게이트 절연막;
    상기 제 1 게이트 절연막 위의 산화물 반도체막;
    상기 산화물 반도체막에 전기적으로 접속되는, 상기 산화물 반도체막 위의 소스 전극 및 드레인 전극;
    상기 소스 전극, 상기 드레인 전극, 및 상기 산화물 반도체막 위의 제 2 게이트 절연막;
    상기 제 2 게이트 절연막 위의 제 2 게이트 전극;
    상기 제 2 게이트 절연막 위의, 평탄성을 갖는 유기 수지막;
    상기 소스 전극 또는 상기 드레인 전극 중 한쪽과 전기적으로 접속되는, 상기 평탄성을 갖는 유기 수지막 위의 화소 전극; 및
    상기 제 2 게이트 전극 및 상기 화소 전극 위의 충전재를 포함하고,
    상기 충전재에는 캐비티를 포함하는 구형 입자가 제공되고, 상기 캐비티는 흑색 영역 및 백색 영역을 함유하고, 상기 캐비티의 주위 공간은 액체로 채워지고,
    상기 유기 수지막은 상기 제 2 게이트 전극과 중첩되지 않고,
    상기 산화물 반도체막에 함유되고, 이차이온질량분석법으로 측정되는 수소 원자의 농도가 1×1016cm-3 미만인, 표시 장치.
  4. 표시 장치로서,
    제 1 게이트 전극;
    상기 제 1 게이트 전극 위의 제 1 게이트 절연막;
    상기 제 1 게이트 절연막 위의 산화물 반도체막;
    상기 산화물 반도체막에 전기적으로 접속되는, 상기 산화물 반도체막 위의 소스 전극 및 드레인 전극;
    상기 소스 전극, 상기 드레인 전극, 및 상기 산화물 반도체막 위의 제 2 게이트 절연막;
    상기 제 2 게이트 절연막 위의 제 2 게이트 전극;
    상기 제 2 게이트 절연막 위의, 평탄성을 갖는 유기 수지막;
    상기 소스 전극 또는 상기 드레인 전극 중 한쪽과 전기적으로 접속되는, 상기 평탄성을 갖는 유기 수지막 위의 화소 전극; 및
    상기 제 2 게이트 전극 및 상기 화소 전극 위의 전자 잉크층으로서, 플러스로 대전된 흰 미립자와 마이너스로 대전된 검은 미립자가 봉입된 마이크로 캅셀을 포함하는 상기 전자 잉크층을 포함하고,
    상기 유기 수지막은 상기 제 2 게이트 전극과 중첩되지 않고,
    상기 산화물 반도체막에 함유되고, 이차이온질량분석법으로 측정되는 수소 원자의 농도가 1×1016cm-3 미만인, 표시 장치.
  5. 삭제
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 게이트 전극 및 상기 제 2 게이트 절연막 위에서, 상기 제 2 게이트 전극 및 상기 제 2 게이트 절연막에 접촉하는 패시베이션막을 더 포함하는, 표시 장치.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 산화물 반도체막의 캐리어 밀도가 300K에서 1×1012cm-3 미만인, 표시 장치.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 산화물 반도체막은, In-Sn-Ga-Zn-O, In-Ga-Zn-O, In-Sn-Zn-O, In-Al-Zn-O, Sn-Ga-Zn-O, Al-Ga-Zn-O, Sn-Al-Zn-O, In-Zn-O, Sn-Zn-O, Al-Zn-O, Zn-Mg-O, Sn-Mg-O, In-Mg-O, In-O, Sn-O, 및 Zn-O 로 이루어지는 그룹으로부터 선택된 재료를 포함하는, 표시 장치.

  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020127016747A 2009-12-04 2010-11-11 표시 장치 KR101857693B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009276454 2009-12-04
JPJP-P-2009-276454 2009-12-04
PCT/JP2010/070517 WO2011068032A1 (en) 2009-12-04 2010-11-11 Display device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020147002547A Division KR101523358B1 (ko) 2009-12-04 2010-11-11 표시 장치
KR1020187012754A Division KR101963300B1 (ko) 2009-12-04 2010-11-11 표시 장치

Publications (2)

Publication Number Publication Date
KR20120089763A KR20120089763A (ko) 2012-08-13
KR101857693B1 true KR101857693B1 (ko) 2018-05-14

Family

ID=44081149

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020187012754A KR101963300B1 (ko) 2009-12-04 2010-11-11 표시 장치
KR1020147002547A KR101523358B1 (ko) 2009-12-04 2010-11-11 표시 장치
KR1020127016747A KR101857693B1 (ko) 2009-12-04 2010-11-11 표시 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020187012754A KR101963300B1 (ko) 2009-12-04 2010-11-11 표시 장치
KR1020147002547A KR101523358B1 (ko) 2009-12-04 2010-11-11 표시 장치

Country Status (6)

Country Link
US (4) US8269218B2 (ko)
JP (4) JP5739143B2 (ko)
KR (3) KR101963300B1 (ko)
CN (3) CN103746001B (ko)
TW (3) TWI510849B (ko)
WO (1) WO2011068032A1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102640279B (zh) * 2009-10-30 2015-06-17 株式会社半导体能源研究所 半导体器件
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8592261B2 (en) * 2010-08-27 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for designing semiconductor device
KR101979758B1 (ko) 2010-08-27 2019-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9553195B2 (en) 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
CN103918065A (zh) * 2011-08-10 2014-07-09 恩特格林斯公司 具有视需要氧化钇覆盖层的经AlON涂布的基质
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112013003609B4 (de) 2012-07-20 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung und elektronisches Gerät, das die Anzeigevorrichtung beinhaltet
KR102400509B1 (ko) * 2012-09-13 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102226090B1 (ko) 2012-10-12 2021-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치의 제조 장치
JP6219562B2 (ja) 2012-10-30 2017-10-25 株式会社半導体エネルギー研究所 表示装置及び電子機器
TWI538220B (zh) * 2012-11-21 2016-06-11 元太科技工業股份有限公司 薄膜電晶體與其製造方法
KR102209871B1 (ko) * 2012-12-25 2021-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102196949B1 (ko) * 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR101619158B1 (ko) * 2013-04-30 2016-05-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
TWI742574B (zh) * 2013-05-16 2021-10-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US9496330B2 (en) * 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
KR20160091968A (ko) * 2013-11-29 2016-08-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치를 제작하는 방법, 및 표시 장치
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US9318618B2 (en) * 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JP2016027608A (ja) * 2014-03-14 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
JP2016111040A (ja) * 2014-12-02 2016-06-20 株式会社ジャパンディスプレイ 半導体装置
TWI683888B (zh) 2015-03-18 2020-02-01 美商恩特葛瑞斯股份有限公司 塗佈有經氟退火膜之物品
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US10056497B2 (en) 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
CN104821339B (zh) * 2015-05-11 2018-01-30 京东方科技集团股份有限公司 Tft及制作方法、阵列基板及制作驱动方法、显示装置
JP6004459B1 (ja) * 2015-12-08 2016-10-05 国立大学法人 奈良先端科学技術大学院大学 薄膜トランジスタとその製造方法および前記薄膜トランジスタを有する半導体装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10403204B2 (en) 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
KR101914289B1 (ko) * 2016-08-18 2018-11-01 주식회사 티씨케이 투과도가 다른 복수 개의 층을 갖는 SiC 반도체 제조용 부품 및 그 제조방법
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN110730984B (zh) * 2017-06-08 2021-12-03 夏普株式会社 有源矩阵基板和显示装置
CN107799570A (zh) * 2017-10-09 2018-03-13 深圳市华星光电半导体显示技术有限公司 顶栅自对准金属氧化物半导体tft及其制作方法
US11600240B2 (en) * 2018-02-28 2023-03-07 Kyocera Corporation Display apparatus with pixel structure on glass substrate and glass substrate
KR102053331B1 (ko) * 2018-06-19 2019-12-06 한국과학기술연구원 얇은 게이트 산화막을 통과하는 터널링에 대한 유효 게이트 산화막 두께 및 임계 게이트 산화막 두께 결정 방법
WO2021009619A1 (ja) * 2019-07-17 2021-01-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6918386B1 (ja) * 2020-12-09 2021-08-11 株式会社アビット・テクノロジーズ 絶縁膜の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008281988A (ja) 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法

Family Cites Families (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2963529B2 (ja) * 1990-10-29 1999-10-18 シャープ株式会社 アクティブマトリクス表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0682834A (ja) * 1992-09-02 1994-03-25 Fuji Xerox Co Ltd アクティブマトリクスパネル
JPH07168170A (ja) * 1993-12-16 1995-07-04 Canon Inc 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JPH0996836A (ja) * 1995-09-29 1997-04-08 Toshiba Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
US6211928B1 (en) 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
US6001539A (en) 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JPH1010580A (ja) * 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置
US6188452B1 (en) 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3716755B2 (ja) 2001-04-05 2005-11-16 株式会社日立製作所 アクティブマトリクス型表示装置
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4338937B2 (ja) * 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100834341B1 (ko) * 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자
JP4094863B2 (ja) * 2002-02-12 2008-06-04 三星エスディアイ株式会社 有機ｅｌ表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4515035B2 (ja) 2002-03-14 2010-07-28 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005093992A (ja) * 2003-08-08 2005-04-07 Semiconductor Energy Lab Co Ltd ドーピング装置及びドーピング方法、並びに薄膜トランジスタの作製方法
CN1527649A (zh) * 2003-09-23 2004-09-08 孙润光 透明有源矩阵驱动的电致发光器件
JP4413573B2 (ja) * 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR101074389B1 (ko) * 2004-11-05 2011-10-17 엘지디스플레이 주식회사 박막 식각 방법 및 이를 이용한 액정표시장치의 제조방법
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4706401B2 (ja) * 2005-03-23 2011-06-22 三菱電機株式会社 Ｅｌ素子及びその製造方法
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
TW200736786A (en) 2006-03-31 2007-10-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7833390B2 (en) * 2006-05-16 2010-11-16 Wen Shing Shyu Electrolyzer having radial flowing passage
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4919738B2 (ja) * 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5227563B2 (ja) * 2006-10-26 2013-07-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
US7767595B2 (en) 2006-10-26 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) * 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP5465825B2 (ja) 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101594335B1 (ko) 2007-12-03 2016-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
EP2086013B1 (en) 2008-02-01 2018-05-23 Samsung Electronics Co., Ltd. Oxide semiconductor transistor
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101609557B1 (ko) 2008-09-19 2016-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20160113329A (ko) 2008-10-03 2016-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101633142B1 (ko) 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101291384B1 (ko) * 2008-11-21 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN105185837B (zh) 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102220606B1 (ko) 2009-11-06 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101396015B1 (ko) 2009-11-28 2014-05-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102153034B1 (ko) 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220136513A (ko) 2009-12-04 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011070900A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008281988A (ja) 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法

Also Published As

Publication number Publication date
JP2018142729A (ja) 2018-09-13
JP6021992B2 (ja) 2016-11-09
JP2011139047A (ja) 2011-07-14
TW201642005A (zh) 2016-12-01
TWI665503B (zh) 2019-07-11
CN102648525B (zh) 2016-05-04
CN103746001A (zh) 2014-04-23
JP2017069568A (ja) 2017-04-06
KR20180049272A (ko) 2018-05-10
US20150309347A1 (en) 2015-10-29
US8269218B2 (en) 2012-09-18
KR20120089763A (ko) 2012-08-13
KR20140027537A (ko) 2014-03-06
US8637863B2 (en) 2014-01-28
JP6510118B2 (ja) 2019-05-08
TWI510849B (zh) 2015-12-01
JP6345743B2 (ja) 2018-06-20
KR101963300B1 (ko) 2019-03-28
WO2011068032A1 (en) 2011-06-09
CN102648525A (zh) 2012-08-22
JP5739143B2 (ja) 2015-06-24
US20120319118A1 (en) 2012-12-20
JP2015173274A (ja) 2015-10-01
TW201418859A (zh) 2014-05-16
CN103746001B (zh) 2017-05-03
TW201207532A (en) 2012-02-16
US20110133181A1 (en) 2011-06-09
US9070596B2 (en) 2015-06-30
KR101523358B1 (ko) 2015-05-27
CN105609509A (zh) 2016-05-25
US9411208B2 (en) 2016-08-09
TWI548925B (zh) 2016-09-11
US20140124780A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
KR101857693B1 (ko) 표시 장치
JP7049498B2 (ja) 半導体装置
US8946097B2 (en) Semiconductor device and manufacturing method thereof
US9064907B2 (en) Method for manufacturing semiconductor device
US20140014947A1 (en) Semiconductor device
JP2011119691A (ja) 電界効果型トランジスタ
JP2011119690A (ja) 電界効果型トランジスタ
JP2014220492A (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant