JPH07168170A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH07168170A
JPH07168170A JP34281993A JP34281993A JPH07168170A JP H07168170 A JPH07168170 A JP H07168170A JP 34281993 A JP34281993 A JP 34281993A JP 34281993 A JP34281993 A JP 34281993A JP H07168170 A JPH07168170 A JP H07168170A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
pixel electrode
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34281993A
Other languages
English (en)
Inventor
Teruhiko Furushima
輝彦 古島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP34281993A priority Critical patent/JPH07168170A/ja
Publication of JPH07168170A publication Critical patent/JPH07168170A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 アクティブマトリックス方式の液晶表示装置
における、電気的素子を形成した素子基板表面の段差に
よる配向乱れやディスクリネーションの発生を抑え、高
精細且つ高品位な画像形成を可能ならしめる。 【構成】 薄膜トランジスタのドレイン2に接続された
画素電極7領域を素子基板上に凸状に形成して、該領域
上の液晶層15の厚み(d1)を、他の領域上の厚み
(d2)よりも薄くしたことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示装置に関し、特
にアクティブマトリックス方式の液晶表示装置に関す
る。
【0002】
【従来の技術】テレビジョン等に用いられるマトリック
ス型の液晶表示装置の駆動方式としては、単純マトリッ
クス方式及びアクティブマトリックス方式がある。アク
ティブマトリックス方式は、単純マトリックス方式で生
ずる走査線間のクロストークを防止するため、各画素毎
にスイッチング手段を設けたものである。
【0003】図3は従来のアクティブマトリックス液晶
表示装置の模式的断面図である。従来のアクティブマト
リックス液晶表示装置では、薄膜トランジスタ及び画素
電極7等が形成された基板1(素子基板と記す)と、対
向電極11等が形成された対向基板14が一対になり、
これらの間に液晶15が封入されて構成されている。こ
の様な装置では、画素電極領域は周囲の信号電極等の領
域よりも低く形成されてきた。
【0004】図4に従来例に於ける液晶の配向乱れの発
生状態を示す。ラビング方向に沿って液晶分子は並び、
配向膜に対して数度のチルト角を有している。しかし、
画素電極領域41と周囲の信号電極等の領域42との段
差部に於いては、前記したチルト角は変化し、ラビング
方向に沿って凹から凸になる段差部ではチルト角は増加
する傾向にあり、逆にラビング方向に沿って凸から凹に
なる段差部では液晶分子が逆に立ち上がるリバースチル
ト43が発生し、液晶の駆動時にディスクリネーション
が発生し表示品位が低下する。
【0005】このために特公平2−38263号公報、
特開平4−323625号公報、特開平4−31992
0号公報などで開示されているように、配向乱れやディ
スクリネーションの発生を防止するために、段差を低減
する試みや配向膜やラビング方法の検討、更に電極構造
の改善が行われてきた。
【0006】しかし、現状では前述した液晶の配向乱れ
や、ディスクリネーションは完全には防止することが出
来ず、これらが発生する領域をブラックマトリックス等
で覆っている。そのために液晶パネルの開口率が低くな
ると共に、表示品位が低下する問題が発生している。更
に、高密度液晶パネルでは画素サイズが小さくなるた
め、ブラックマトリックスによる遮光領域が相対的に大
きくなり、さらなる開口率の低下や実現可能な画素ピッ
チが制約される等の問題があった。
【0007】
【発明が解決しようとする課題】そこで、本発明では、
以上のような従来技術の問題点に鑑み、アクティブマト
リックス方式の液晶表示装置に於ける、画素電極近傍の
段差に起因する配向乱れ及びディスクリネーション等に
よる表示品位の低下を発生させることなく、高精細且つ
高コントラストの表示を可能ならしめることを目的とす
るものである。
【0008】
【課題を解決するための手段及び作用】以上の如き目的
を達成すべく成された本発明は、
【0009】複数の薄膜トランジスタと該薄膜トランジ
スタに接続された画素電極を有する素子基板と、対向電
極を有する対向基板との間に液晶が封入された液晶表示
装置において、上記画素電極領域上の液晶層の厚みが、
他の領域上の液晶層の厚みより薄いことを特徴とする液
晶表示装置であり、
【0010】また、Si基体上に複数の薄膜トランジス
タと該薄膜トランジスタに接続された画素電極を有し、
且つ画像表示部に対応する部分の上記Si基体が除去さ
れている素子基板と、対向電極を有する対向基板との間
に液晶が封入された液晶表示装置において、上記画素電
極領域上の液晶層の厚みが、他の領域上の液晶層の厚み
より薄いことを特徴とする液晶表示装置である。
【0011】本発明の液晶表示装置によれば、例えば画
素電極領域を他の領域よりも素子基板上に高く形成する
などして、この素子基板に対向して配置される略平坦な
対向基板との距離を画素電極領域において最も狭くし、
該画素電極領域上の液晶層の厚みを他の領域上の厚みよ
りも薄くするものである。即ち、前記画素電極領域を基
板上に略平坦な凸状に形成することで、先述したような
配向乱れやディスクリネーションを画素電極領域外に発
生するようにしたものである。これにより、画素電極領
域上では良好な配向状態が保持されるため、ブラックマ
トリックスを必要とする部分が少なくなり開口率が広が
り、さらには、より画素ピッチの狭い高精細液晶パネル
の作製が可能となる。
【0012】本発明において、前記画素電極領域を他の
領域よりも素子基板上に高く形成する手法としては、例
えば、画素電極を素子基板上に形成した透明部材上に形
成したり、或いは画素電極上に透明部材を形成する等の
手法を適用することができる。
【0013】本発明において、薄膜トランジスタの活性
層としてアモルファスSi、多結晶Si、単結晶Siが
好ましく用いられる。これらの製造方法、或は素子基板
上への形成方法については、現在行われているいずれの
方法でも好適に用いられるが、多孔質Siを基体として
エピタキシャル成長させて得られる単結晶Si薄膜が、
液晶駆動回路及びその他の周辺駆動回路を同時に同一基
板上に作成することができるため、非常に好適に用いら
れる。
【0014】
【実施例】以下、実施例により本発明を具体的に説明す
るが、本発明はこれらの実施例に限定されるものではな
い。
【0015】実施例1 図1に本実施例のアクティブマトリックス液晶表示装置
の模式的断面図を示した。同図において、1は多孔質S
i基体、2はドレイン、3はソース、4はチャネル、5
はゲート、6はソース線、7は画素電極、8は絶縁膜、
9は透明部材、10はパッシベーション膜、11は対向
電極、12は平坦化膜、13はカラーフィルター、14
はガラス基板、15は液晶である。
【0016】本実施例において、素子基板として多孔質
Si基体1を用い、この上にエピタキシャル成長させて
得られた単結晶Si薄膜を、薄膜トランジスタの活性層
として用いた。尚、この素子基板の作成は、特開平3−
194115号公報に開示されている手法を用いた。
【0017】この素子基板上にSiO2(本実施例では
SiO2を用いて説明しているがSiNX等の無機透明部
材或は有機樹脂等でもかまわない)からなる透明部材9
を、画素電極が形成される部分に周囲より高くなるよう
に形成した後、ITOからなる画素電極7、そしてSi
Xからなるパッシベーション膜10を形成した。
【0018】対向基板は、低熱膨張ガラスである旭ガラ
ス製ALガラスを使用した基板14上に遮光層(不図
示)を形成し、さらにRGBのカラーフィルター13を
形成し、つぎに平坦化膜12を形成し、最後に対向電極
11となるITOを形成して構成した。尚、カラーフィ
ルター13の作成方法は公知のプロセスを用いた。
【0019】これらの基板を用いて、通常の液晶セル組
プロセスを用いて液晶セル組、液晶注入、封口まで行っ
た。
【0020】更に、透過型液晶パネルとするために、本
実施例では素子基板のうち画像表示部に対応する部分の
多孔質Si基体1をエッチングにより除去した。そし
て、エッチングにより除去した部分を樹脂等で補強しパ
ネルが完成した。
【0021】本実施例では画素電極領域が素子基板上で
凸形状となっているため、段差による配向乱れが主に画
素部の外側に発生するため、画素部では良好な配向とな
り良好な表示が得られた。
【0022】また、画素電極7と対向電極11との間隔
が最短となるような構成をとっているため、相対的に縦
方向(両基板に垂直な方向)の電界強度が強くなり、ソ
ース3に接続された信号バスラインと画素電極間で発生
する横電界によるディスクリネーションの発生を防止で
きた。
【0023】従って、本実施例の液晶表示装置では、基
板上の段差に起因する配向乱れ及びディスクリネーショ
ンの発生が抑えられた為、配向乱れやディスクスリネー
ションを覆い隠すブラックマトリックス(遮光層)の部
分が小さくて済むため、ブラックマトリックスと素子基
板の貼合わせ精度を考慮しても、開口率が大きくなり、
しかも高精細化にも対応できた。
【0024】実施例2 図2に本実施例のアクティブマトリックス液晶表示装置
の模式的断面図を示した。図中、図1と同一符号で示し
たものは同等部材を示している。
【0025】本実施例において、素子基板としてガラス
基板1を用い、活性層としてアモルファスシリコン(a
−Si)を用いた。
【0026】本実施例では、ガラス基板1上に逆スタガ
ー型TFTを形成し、次に画素電極7とパッシベーショ
ン膜10を形成した。続いて画素電極領域上の液晶層の
厚みを最も薄くするために、画素電極7上に透明有機樹
脂からなる透明部材9を形成した。透明有機樹脂として
は、シリコン樹脂、エポキシ樹脂、ポリイミド樹脂、フ
ッソ樹脂等が使用できる。本実施例で用いた透明有機樹
脂は低温で形成できるため、活性層としてa−Siを用
いた場合には特に有効である。
【0027】画素電極上に透明絶縁物を形成した場合に
は、液晶層に印加される電圧が相対的に低下するが実用
上問題とならない範囲である。
【0028】本実施例においても、実施例1と同様に画
素電極領域が素子基板上で凸形状となっているため、実
施例1と同等の効果が得られた。
【0029】実施例3 本実施例では、図1に示したような構成において、基板
1として透明な石英基板を用い、この上に多結晶シリコ
ンのチャネル4をつくり、表面にゲート酸化膜を形成し
た上に、多結晶シリコンのゲート5、層間絶縁膜8を形
成した。さらに画素電極が形成される部分にSiO2
らなる透明部材9を、周囲より高くなるように形成した
後、ソース3、ドレイン2を形成し、その後ITO膜か
らなる画素電極7を形成し、最後にSiNXからなるパ
ッシベーション膜10を形成して素子基板を構成した以
外は、実施例1と同様にして液晶表示装置を作製した。
【0030】本実施例においても、実施例1と同様に画
素電極領域が素子基板上で凸形状となっているため、実
施例1と同等の効果が得られた。
【0031】
【発明の効果】以上説明したように、本発明の液晶表示
装置では素子基板表面の段差による配向乱れやディスク
リネーションによる光抜けが画素部に発生しずらく良好
な画像を表示することができた。
【0032】更に、本発明の液晶表示装置では、配向乱
れやディスクリネーションを覆い隠すブラックマトリッ
クスの部分が小さくて済むため、開口率が大きくなり、
しかも高精細化にも対応できる。
【図面の簡単な説明】
【図1】本発明の第一の実施例の模式的断面図である。
【図2】本発明の第二の実施例の模式的断面図である。
【図3】従来のアクティブマトリックス液晶装置の模式
的断面図である。
【図4】従来の液晶の配向乱れの発生状態を示す模式図
である。
【符号の説明】
1 基板 2 ドレイン 3 ソース 4 チャネル 5 ゲート 6 ソース線 7 画素電極 8 絶縁膜 9 透明部材 10 パッシベーション膜 11 対向電極 12 平坦化膜 13 カラーフィルター 14 対向基板 15 液晶

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数の薄膜トランジスタと該薄膜トラン
    ジスタに接続された画素電極を有する素子基板と、対向
    電極を有する対向基板との間に液晶が封入された液晶表
    示装置において、上記画素電極領域上の液晶層の厚み
    が、他の領域上の液晶層の厚みより薄いことを特徴とす
    る液晶表示装置。
  2. 【請求項2】 Si基体上に複数の薄膜トランジスタと
    該薄膜トランジスタに接続された画素電極を有し、且つ
    画像表示部に対応する部分の上記Si基体が除去されて
    いる素子基板と、対向電極を有する対向基板との間に液
    晶が封入された液晶表示装置において、上記画素電極領
    域上の液晶層の厚みが、他の領域上の液晶層の厚みより
    薄いことを特徴とする液晶表示装置。
  3. 【請求項3】 前記画素電極領域が他の領域よりも前記
    素子基板上で高く形成されていることを特徴とする請求
    項1又は2に記載の液晶表示装置。
  4. 【請求項4】 前記画素電極を前記素子基板上に形成し
    た透明部材上に形成することで、画素電極領域を高く形
    成したことを特徴とする請求項3に記載の液晶表示装
    置。
  5. 【請求項5】 前記画素電極上に透明部材を形成するこ
    とで、画素電極領域を高く形成したことを特徴とする請
    求項3に記載の液晶表示装置。
  6. 【請求項6】 前記薄膜トランジスタの活性層が、単結
    晶Siで形成されていることを特徴とする請求項1〜5
    いずれかに記載の液晶表示装置。
JP34281993A 1993-12-16 1993-12-16 液晶表示装置 Pending JPH07168170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34281993A JPH07168170A (ja) 1993-12-16 1993-12-16 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34281993A JPH07168170A (ja) 1993-12-16 1993-12-16 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH07168170A true JPH07168170A (ja) 1995-07-04

Family

ID=18356737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34281993A Pending JPH07168170A (ja) 1993-12-16 1993-12-16 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH07168170A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173274A (ja) * 2009-12-04 2015-10-01 株式会社半導体エネルギー研究所 表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173274A (ja) * 2009-12-04 2015-10-01 株式会社半導体エネルギー研究所 表示装置
US9411208B2 (en) 2009-12-04 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2017069568A (ja) * 2009-12-04 2017-04-06 株式会社半導体エネルギー研究所 表示装置

Similar Documents

Publication Publication Date Title
KR100560020B1 (ko) 액정 표시 장치
KR100516579B1 (ko) 전기광학장치와 그 제조방법 및 전자기기
EP1022603B1 (en) Liquid crystal display device
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
KR100463625B1 (ko) 액정표시장치
JPH10270710A (ja) 液晶表示装置及びその製造方法
JP3744227B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JPH0728091A (ja) 液晶表示装置
US6121632A (en) Thin-film transistor array and method for manufacturing same
JP3256810B2 (ja) 液晶表示装置
US6246458B1 (en) Method for manufacturing liquid crystal display
JPH11218781A (ja) 液晶装置及びその製造方法並びに電子機器
JP3305085B2 (ja) 液晶表示装置
US6330042B1 (en) Liquid crystal display and the method of manufacturing the same
JP4019600B2 (ja) 電気光学装置及びプロジェクタ
JPH1187726A (ja) 液晶表示パネルの製造方法
JP4371089B2 (ja) 液晶装置およびそれを用いた表示装置
JPH07168170A (ja) 液晶表示装置
JPH0567209B2 (ja)
US20060109407A1 (en) Liquid crystal display and method for fabricating the same
JP3788086B2 (ja) 電気光学装置およびそれを用いた表示装置
JP2869238B2 (ja) アクティブマトリクス型液晶表示装置
JPH0980412A (ja) 液晶表示装置の製造方法
JP3780653B2 (ja) 液晶表示パネルの製造方法
JP3674260B2 (ja) 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000222