JP2869238B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP2869238B2 JP2869238B2 JP2291192A JP2291192A JP2869238B2 JP 2869238 B2 JP2869238 B2 JP 2869238B2 JP 2291192 A JP2291192 A JP 2291192A JP 2291192 A JP2291192 A JP 2291192A JP 2869238 B2 JP2869238 B2 JP 2869238B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- substrate
- liquid crystal
- shielding film
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子がマ
トリクス状に形成されたアクティブマトリクス基板に対
し、間に液晶層を介して対向基板が対向配設されたアク
ティブマトリクス型液晶表示装置に関する。
トリクス状に形成されたアクティブマトリクス基板に対
し、間に液晶層を介して対向基板が対向配設されたアク
ティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】薄型・低消費電力という特徴を有してい
る液晶表示装置は、ＣＲＴに代わる表示装置として注目
を集めている。その液晶表示装置の中でも、スイッチン
グ素子に薄膜トランジスタ（以下ＴＦＴと略す）アレイ
を用いたアクティブマトリクス駆動方式の液晶表示装置
は、液晶の応答速度が速く、表示品位が高いなどの利点
を持っている。特に、アモルファスシリコン（以下ａ−
Ｓｉと略す）を用いたＴＦＴは低温成膜が可能であるた
め、表示装置の大画面化、高精細化、低価格化が可能で
あるとみられ、近年その技術開発が盛んである。
る液晶表示装置は、ＣＲＴに代わる表示装置として注目
を集めている。その液晶表示装置の中でも、スイッチン
グ素子に薄膜トランジスタ（以下ＴＦＴと略す）アレイ
を用いたアクティブマトリクス駆動方式の液晶表示装置
は、液晶の応答速度が速く、表示品位が高いなどの利点
を持っている。特に、アモルファスシリコン（以下ａ−
Ｓｉと略す）を用いたＴＦＴは低温成膜が可能であるた
め、表示装置の大画面化、高精細化、低価格化が可能で
あるとみられ、近年その技術開発が盛んである。
【０００３】図５は、ＴＦＴにａ−Ｓｉを用いた従来の
液晶表示装置の例を示す平面図である。また、図６は図
５のＢ−Ｂ´線による断面図を、図７は図５のＣ−Ｃ´
線による断面図を示す。この液晶表示装置は、ＴＦＴ４
２１がマトリクス状に形成されたアクティブマトリクス
基板４１９と対向基板４２０とが対向配設され、両基板
４１９と４２０との間に液晶層４１４が介装された構成
となっている。かかる液晶表示装置の詳細な構造を、以
下の作製工程に基づいて説明する。
液晶表示装置の例を示す平面図である。また、図６は図
５のＢ−Ｂ´線による断面図を、図７は図５のＣ−Ｃ´
線による断面図を示す。この液晶表示装置は、ＴＦＴ４
２１がマトリクス状に形成されたアクティブマトリクス
基板４１９と対向基板４２０とが対向配設され、両基板
４１９と４２０との間に液晶層４１４が介装された構成
となっている。かかる液晶表示装置の詳細な構造を、以
下の作製工程に基づいて説明する。
【０００４】先ず、透明絶縁性のガラス基板４０１上に
金属薄膜を被着し、走査線としてのゲート配線４０２
と、ゲート配線４０２から分岐したゲート支線４０２ａ
とを形成する。次に、絶縁膜４０３となるＳｉＮｘ膜を
全面にわたって被着させ、順次半導体層となるａ−Ｓｉ
層４０４、絶縁膜４０５となるＳｉＮｘ膜を全面にわた
って連続的に被着した後、上記絶縁膜４０５を図６のよ
うにパターン化する。
金属薄膜を被着し、走査線としてのゲート配線４０２
と、ゲート配線４０２から分岐したゲート支線４０２ａ
とを形成する。次に、絶縁膜４０３となるＳｉＮｘ膜を
全面にわたって被着させ、順次半導体層となるａ−Ｓｉ
層４０４、絶縁膜４０５となるＳｉＮｘ膜を全面にわた
って連続的に被着した後、上記絶縁膜４０５を図６のよ
うにパターン化する。
【０００５】次に、金属薄膜を被着した後、図５のよう
なパターンの信号線としてのソース配線４０７、ソース
配線４０７から分岐したソース支線４０７ａ、ドレイン
電極兼遮光膜４０８および遮光膜４０９を形成する。こ
れらソース配線４０７、ソース支線４０７ａ、ドレイン
電極兼遮光膜４０８および遮光膜４０９の形成よりも前
に、通常、前記ａ−Ｓｉ層４０４とオーミックコンタク
トを形成するためにＰをドープしたｎ+層４０６を形成
しておく。なお、前記ゲート支線４０２ａとソース支線
４０７ａとが交差する部分には、図６に断面構造が示さ
れるＴＦＴ４２１が形成される。
なパターンの信号線としてのソース配線４０７、ソース
配線４０７から分岐したソース支線４０７ａ、ドレイン
電極兼遮光膜４０８および遮光膜４０９を形成する。こ
れらソース配線４０７、ソース支線４０７ａ、ドレイン
電極兼遮光膜４０８および遮光膜４０９の形成よりも前
に、通常、前記ａ−Ｓｉ層４０４とオーミックコンタク
トを形成するためにＰをドープしたｎ+層４０６を形成
しておく。なお、前記ゲート支線４０２ａとソース支線
４０７ａとが交差する部分には、図６に断面構造が示さ
れるＴＦＴ４２１が形成される。
【０００６】次に、かかる状態のガラス基板４０１の上
に絶縁膜を全面に被着して絶縁膜４１０を形成し、この
絶縁膜４１０にコンタクト・ホール４１１を形成する。
その後、コンタクト・ホール４１１に充填すると共にゲ
ート配線４０２に一部重なる状態で、絶縁膜４１０上に
透明導電性膜を被着して画素電極４１２を形成し、画素
電極４１２の上に配向膜４１３を塗布して、その配向膜
４１３にラビング処理を行う。これにより、アクティブ
マトリクス基板４１９が作製される。
に絶縁膜を全面に被着して絶縁膜４１０を形成し、この
絶縁膜４１０にコンタクト・ホール４１１を形成する。
その後、コンタクト・ホール４１１に充填すると共にゲ
ート配線４０２に一部重なる状態で、絶縁膜４１０上に
透明導電性膜を被着して画素電極４１２を形成し、画素
電極４１２の上に配向膜４１３を塗布して、その配向膜
４１３にラビング処理を行う。これにより、アクティブ
マトリクス基板４１９が作製される。
【０００７】一方の対向基板４２０は、透明絶縁性のガ
ラス基板４１８上にカラーフィルタ４１７をパターン形
成した後、透明導電性膜を全面に被着して対向電極４１
６とし、その対向電極４１６の上に配向膜４１５を塗布
し、配向膜４１５にラビング処理を施すことにより作製
される。なお、上記カラーフィルタ４１７は、必要に応
じて形成される。
ラス基板４１８上にカラーフィルタ４１７をパターン形
成した後、透明導電性膜を全面に被着して対向電極４１
６とし、その対向電極４１６の上に配向膜４１５を塗布
し、配向膜４１５にラビング処理を施すことにより作製
される。なお、上記カラーフィルタ４１７は、必要に応
じて形成される。
【０００８】その後、上述のようにして作製されたアク
ティブマトリクス基板４１９と対向基板４２０とを貼り
合わせ、両基板４１９と４２０との間に液晶層４１４と
なる液晶を注入する。これにより液晶表示装置が作製さ
れる。
ティブマトリクス基板４１９と対向基板４２０とを貼り
合わせ、両基板４１９と４２０との間に液晶層４１４と
なる液晶を注入する。これにより液晶表示装置が作製さ
れる。
【０００９】このように作製された液晶表示装置は、図
７に示すようにゲート配線４０２の上方部分に、ＴＦＴ
のドレイン電極を兼ねるドレイン電極兼遮光膜４０８
と、遮光させるための遮光膜４０９を備えるが、これら
遮光膜４０８と４０９は次のような理由により形成され
る。即ち、従来においては、画素数を増加させること等
により高精細化を図る場合、隣接する画素間隔が小さく
なるので画素電極４１２に書き込む信号の極性をゲート
配線４０２毎に反転させる１Ｈ反転駆動を行うことがあ
るが、そのときに隣接する画素電極４１２、４１２の間
に相互作用が生じてゲート配線４０２上で電界の乱れが
生じる。その結果、液晶分子に乱れた生じて、例えば液
晶モードがノーマリ・ホワイトの時には黒を表示する際
に光漏れが生じ、コントラストが低下するのを防止すべ
く、ゲート配線４０２上に遮光膜４０８と４０９とを形
成している。
７に示すようにゲート配線４０２の上方部分に、ＴＦＴ
のドレイン電極を兼ねるドレイン電極兼遮光膜４０８
と、遮光させるための遮光膜４０９を備えるが、これら
遮光膜４０８と４０９は次のような理由により形成され
る。即ち、従来においては、画素数を増加させること等
により高精細化を図る場合、隣接する画素間隔が小さく
なるので画素電極４１２に書き込む信号の極性をゲート
配線４０２毎に反転させる１Ｈ反転駆動を行うことがあ
るが、そのときに隣接する画素電極４１２、４１２の間
に相互作用が生じてゲート配線４０２上で電界の乱れが
生じる。その結果、液晶分子に乱れた生じて、例えば液
晶モードがノーマリ・ホワイトの時には黒を表示する際
に光漏れが生じ、コントラストが低下するのを防止すべ
く、ゲート配線４０２上に遮光膜４０８と４０９とを形
成している。
【００１０】ところで、遮光膜をアクティブマトリクス
基板のソース配線上に形成する方式がある（M.tsumura
et al., "High-Resolution 10.3-in. Diagonal Multico
lorTFT-LCD" SID 91 DIGEST, pp.215-218）。しかし、
この方式による場合には、上述したように１Ｈ反転駆動
時にはゲート配線４０２上で電界の乱れが生じて光漏れ
が発生するので、コントラストの低下を妨げない。ま
た、ソース配線４０７毎に画素電極４１２に書き込む信
号の極性を反転させる１Ｖ反転駆動を用いるときには、
ソース配線４０７上で電界の乱れが生じるためコントラ
ストの低下を防げるが、当該方式による場合は、対向基
板４２０の対向電極４１６をも駆動することにより画素
に対する書き込みを助ける手法を採用できないので駆動
用ＩＣの負担が大きくなるという欠点がある。
基板のソース配線上に形成する方式がある（M.tsumura
et al., "High-Resolution 10.3-in. Diagonal Multico
lorTFT-LCD" SID 91 DIGEST, pp.215-218）。しかし、
この方式による場合には、上述したように１Ｈ反転駆動
時にはゲート配線４０２上で電界の乱れが生じて光漏れ
が発生するので、コントラストの低下を妨げない。ま
た、ソース配線４０７毎に画素電極４１２に書き込む信
号の極性を反転させる１Ｖ反転駆動を用いるときには、
ソース配線４０７上で電界の乱れが生じるためコントラ
ストの低下を防げるが、当該方式による場合は、対向基
板４２０の対向電極４１６をも駆動することにより画素
に対する書き込みを助ける手法を採用できないので駆動
用ＩＣの負担が大きくなるという欠点がある。
【００１１】そのために上述したごとく、従来において
はゲート配線４０２上に遮光膜４０８と４０９を形成し
ている。
はゲート配線４０２上に遮光膜４０８と４０９を形成し
ている。
【００１２】
【発明が解決しようとする課題】ところで、従来の液晶
表示装置においては、上述したようにゲート配線４０２
上に遮光膜４０８と４０９を形成しているため、図７に
示すごとく、相互に重なり部分を有するドレイン電極兼
遮光膜４０８とゲート配線４０２との間や遮光膜４０９
とゲート配線４０２との間に寄生容量が生じると共に、
そのドレイン電極兼遮光膜４０８や遮光膜４０９を介し
て画素電極４１２とゲート配線４０２との間にも寄生容
量が発生し、表示特性が劣化するという問題があった。
表示装置においては、上述したようにゲート配線４０２
上に遮光膜４０８と４０９を形成しているため、図７に
示すごとく、相互に重なり部分を有するドレイン電極兼
遮光膜４０８とゲート配線４０２との間や遮光膜４０９
とゲート配線４０２との間に寄生容量が生じると共に、
そのドレイン電極兼遮光膜４０８や遮光膜４０９を介し
て画素電極４１２とゲート配線４０２との間にも寄生容
量が発生し、表示特性が劣化するという問題があった。
【００１３】本発明は、かかる課題を解決すべくなされ
たものであり、寄生容量の発生を抑制して表示特性を向
上できるアクティブマトリクス型液晶表示装置を提供す
ることを目的とする。
たものであり、寄生容量の発生を抑制して表示特性を向
上できるアクティブマトリクス型液晶表示装置を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、絶縁性基板上に形成された交
差する走査線と信号線とで囲まれた部分に画素電極が形
成され、該走査線から分岐した走査支線の部分にスイッ
チング素子が形成されたアクティブマトリクス基板に対
し、間に液晶層を介装して対向基板が対向配設されたア
クティブマトリクス型液晶表示装置において、該アクテ
ィブマトリクス基板の該絶縁性基板上に第１の絶縁膜を
挟んで該走査線の形成領域を避けて形成されると共に、
該走査線に隣接する該画素電極の縁部及び該走査支線に
第２の絶縁膜を挟んで一部重畳して形成されており、ド
レイン電極を兼ねたアクティブマトリクス基板側遮光膜
と、 該対向基板に設けられ、該アクティブマトリクス基
板側遮光膜と該走査線の形成領域の隙間、及び該画素電
極と該走査線の形成領域の隙間のうちの短寸の方を覆い
隠すように形成され、該走査線及び該スイッチング素子
の形成領域を覆う対向基板側遮光膜と を有しており、そ
のことにより上記目的を達成することができる。
リクス型液晶表示装置は、絶縁性基板上に形成された交
差する走査線と信号線とで囲まれた部分に画素電極が形
成され、該走査線から分岐した走査支線の部分にスイッ
チング素子が形成されたアクティブマトリクス基板に対
し、間に液晶層を介装して対向基板が対向配設されたア
クティブマトリクス型液晶表示装置において、該アクテ
ィブマトリクス基板の該絶縁性基板上に第１の絶縁膜を
挟んで該走査線の形成領域を避けて形成されると共に、
該走査線に隣接する該画素電極の縁部及び該走査支線に
第２の絶縁膜を挟んで一部重畳して形成されており、ド
レイン電極を兼ねたアクティブマトリクス基板側遮光膜
と、 該対向基板に設けられ、該アクティブマトリクス基
板側遮光膜と該走査線の形成領域の隙間、及び該画素電
極と該走査線の形成領域の隙間のうちの短寸の方を覆い
隠すように形成され、該走査線及び該スイッチング素子
の形成領域を覆う対向基板側遮光膜と を有しており、そ
のことにより上記目的を達成することができる。
【００１５】また、本発明のアクティブマトリクス型液
晶表示装置は、絶縁性基板上に形成された交差する走査
線と信号線とで囲まれた部分に画素電極が形成され、該
走査線から分岐した走査支線の部分にスイッチング素子
が形成されたアクティブマトリクス基板に対し、間に液
晶層を介装して対向基板が対向配設されたアクティブマ
トリクス型液晶表示装置において、該アクティブマトリ
クス基板の該絶縁性基板上に、第１の絶縁膜を挟んで該
走査線の形成領域を避けて形成されると共に、該走査線
に隣接する該画素電極の縁部に第２の絶縁膜を挟んで一
部重畳して形成されたアクティブマトリクス基板側遮光
膜と、 該対向基板に設けられ、該アクティブマトリクス
基板側遮光膜と該走査線の形成領域の隙間、及び該画素
電極と該走査線の形成領域の隙間のうちの短寸の方を覆
い隠すように形成され、該走査線及び該スイッチング素
子の形成領域を覆う対向基板側遮光膜と を有しており、
そのことにより上記目的を達成することができる。
晶表示装置は、絶縁性基板上に形成された交差する走査
線と信号線とで囲まれた部分に画素電極が形成され、該
走査線から分岐した走査支線の部分にスイッチング素子
が形成されたアクティブマトリクス基板に対し、間に液
晶層を介装して対向基板が対向配設されたアクティブマ
トリクス型液晶表示装置において、該アクティブマトリ
クス基板の該絶縁性基板上に、第１の絶縁膜を挟んで該
走査線の形成領域を避けて形成されると共に、該走査線
に隣接する該画素電極の縁部に第２の絶縁膜を挟んで一
部重畳して形成されたアクティブマトリクス基板側遮光
膜と、 該対向基板に設けられ、該アクティブマトリクス
基板側遮光膜と該走査線の形成領域の隙間、及び該画素
電極と該走査線の形成領域の隙間のうちの短寸の方を覆
い隠すように形成され、該走査線及び該スイッチング素
子の形成領域を覆う対向基板側遮光膜と を有しており、
そのことにより上記目的を達成することができる。
【００１６】
【作用】本発明にあっては、アクティブマトリクス基板
の絶縁性基板上に第１の絶縁膜を挟んで形成されるアク
ティブマトリクス基板側遮光膜が、走査線に隣接する画
素電極の縁部に第２の絶縁膜を挟んで一部重畳して形成
されているので、走査線に隣接する画素電極の縁部が走
査線の電界の影響を受けて液晶配向乱れを生じて、光漏
れが発生するのを防止すると共に開口率の低下を抑制す
ることが可能となる。また、アクティブマトリクス基板
側遮光膜が、走査線と重ならないため、アクティブマト
リクス基板側遮光膜と走査線との間で寄生容量が形成さ
れず、また、走査線と画素電極とが重ならないため、走
査線と画素電極との間にも寄生容量が形成されない。
の絶縁性基板上に第１の絶縁膜を挟んで形成されるアク
ティブマトリクス基板側遮光膜が、走査線に隣接する画
素電極の縁部に第２の絶縁膜を挟んで一部重畳して形成
されているので、走査線に隣接する画素電極の縁部が走
査線の電界の影響を受けて液晶配向乱れを生じて、光漏
れが発生するのを防止すると共に開口率の低下を抑制す
ることが可能となる。また、アクティブマトリクス基板
側遮光膜が、走査線と重ならないため、アクティブマト
リクス基板側遮光膜と走査線との間で寄生容量が形成さ
れず、また、走査線と画素電極とが重ならないため、走
査線と画素電極との間にも寄生容量が形成されない。
【００１７】また、対向基板側遮光膜が、相互に重なら
ない上記アクティブマトリクス基板側遮光膜と走査線と
の隙間及び画素電極と走査線との隙間のうちの短寸の方
を覆い隠すように形成されているので、その隙間から漏
れる光を遮光できる。又対向基板側遮光膜は、上記隙間
を遮光するだけでよいので、開口率を低下させることは
ない。
ない上記アクティブマトリクス基板側遮光膜と走査線と
の隙間及び画素電極と走査線との隙間のうちの短寸の方
を覆い隠すように形成されているので、その隙間から漏
れる光を遮光できる。又対向基板側遮光膜は、上記隙間
を遮光するだけでよいので、開口率を低下させることは
ない。
【００１８】なお、アクティブマトリクス基板側遮光膜
は、ドレイン電極としての機能を兼用させても、或はド
レイン電極を分離形成させてもよい。前者が請求項１に
相当し、後者が請求項２に相当する。
は、ドレイン電極としての機能を兼用させても、或はド
レイン電極を分離形成させてもよい。前者が請求項１に
相当し、後者が請求項２に相当する。
【００１９】
【実施例】以下、本発明を実施例に基づいて詳細に説明
する。
する。
【００２０】図１は本実施例のアクティブマトリクス型
液晶表示装置を示す平面図であり、図２は図１のＡ−Ａ
´線による断面図である。この表示装置は、ＴＦＴ１２
０がマトリクス状に形成されたアクティブマトリクス基
板１１８に対向基板１１９が対向配設され、両基板１１
８と１１９との間に液晶層１１２が挟持された構成とな
っている。上記アクティブマトリクス基板１１８は、最
下層たる絶縁基板としてのガラス基板１０１の上に、横
方向に長い走査線としてのゲート配線１０２が形成され
ていると共に、ゲート配線１０２から分岐してゲート支
線１０２ａが形成されている。このゲート支線１０２ａ
は、ＴＦＴ１２０のゲート電極として機能する。
液晶表示装置を示す平面図であり、図２は図１のＡ−Ａ
´線による断面図である。この表示装置は、ＴＦＴ１２
０がマトリクス状に形成されたアクティブマトリクス基
板１１８に対向基板１１９が対向配設され、両基板１１
８と１１９との間に液晶層１１２が挟持された構成とな
っている。上記アクティブマトリクス基板１１８は、最
下層たる絶縁基板としてのガラス基板１０１の上に、横
方向に長い走査線としてのゲート配線１０２が形成され
ていると共に、ゲート配線１０２から分岐してゲート支
線１０２ａが形成されている。このゲート支線１０２ａ
は、ＴＦＴ１２０のゲート電極として機能する。
【００２１】上記ゲート配線１０２及びゲート支線１０
２ａが形成されたガラス基板１０１上には、ＳｉＮｘを
被着して第１の絶縁膜１０３が形成され、更にゲート支
線１０２ａの形成位置に突出する上記第１の絶縁膜１０
３を覆うようにａ−Ｓｉを被着した後、ＳｉＮｘを被着
して第２の絶縁膜１０４が形成されている。かかる状態
のガラス基板１０１の上には、金属を被着して信号線と
してのソース配線１０５が形成され、このソース配線１
０５から分岐してソース支線１０５ａが形成されてい
る。このソース支線１０５ａは、ＴＦＴ１２０のソース
電極として機能するものであり、上記ゲート支線１０２
ａの左側部分と一部が重なっている。ゲート支線１０２
ａの右側部分には、その部分よりも十分大きい面積でＴ
ＦＴ１２０のドレイン電極を兼用するアクティブマトリ
クス基板側遮光膜１０６が形成されている。このアクテ
ィブマトリクス基板側遮光膜１０６とはゲート配線１０
２を挟んで反対側には、もう一つアクティブマトリクス
基板側遮光膜１０７が形成されている。
２ａが形成されたガラス基板１０１上には、ＳｉＮｘを
被着して第１の絶縁膜１０３が形成され、更にゲート支
線１０２ａの形成位置に突出する上記第１の絶縁膜１０
３を覆うようにａ−Ｓｉを被着した後、ＳｉＮｘを被着
して第２の絶縁膜１０４が形成されている。かかる状態
のガラス基板１０１の上には、金属を被着して信号線と
してのソース配線１０５が形成され、このソース配線１
０５から分岐してソース支線１０５ａが形成されてい
る。このソース支線１０５ａは、ＴＦＴ１２０のソース
電極として機能するものであり、上記ゲート支線１０２
ａの左側部分と一部が重なっている。ゲート支線１０２
ａの右側部分には、その部分よりも十分大きい面積でＴ
ＦＴ１２０のドレイン電極を兼用するアクティブマトリ
クス基板側遮光膜１０６が形成されている。このアクテ
ィブマトリクス基板側遮光膜１０６とはゲート配線１０
２を挟んで反対側には、もう一つアクティブマトリクス
基板側遮光膜１０７が形成されている。
【００２２】更に、この状態のガラス基板１０１の上に
は、部分的にコンタクト・ホール１０９を有する第３の
絶縁膜１０８がほぼ全面に形成されている。この第３の
絶縁膜１０８の上には、上記コンタクト・ホール１０９
を介して前記アクティブマトリクス基板側遮光膜１０６
のドレイン電極相当部分とコンタクトする状態に、ＩＴ
Ｏを被着して画素電極１１０が形成され、更にその上に
は配向膜１１１が形成されている。
は、部分的にコンタクト・ホール１０９を有する第３の
絶縁膜１０８がほぼ全面に形成されている。この第３の
絶縁膜１０８の上には、上記コンタクト・ホール１０９
を介して前記アクティブマトリクス基板側遮光膜１０６
のドレイン電極相当部分とコンタクトする状態に、ＩＴ
Ｏを被着して画素電極１１０が形成され、更にその上に
は配向膜１１１が形成されている。
【００２３】このような構成のアクティブマトリクス基
板１１８に対向配設される対向基板１１９は、絶縁基板
としてのガラス基板１１７の上にカラーフィルタ１１６
と対向基板側遮光膜１１５とが所定のパターンで混在す
る状態に形成され、その上にはＩＴＯを全面に被着して
対向電極１１４が形成され、更にその上には配向膜１１
３が形成されている。上記カラーフィルタ１１６は、前
記画素電極１１０に対向する部分に形成する。
板１１８に対向配設される対向基板１１９は、絶縁基板
としてのガラス基板１１７の上にカラーフィルタ１１６
と対向基板側遮光膜１１５とが所定のパターンで混在す
る状態に形成され、その上にはＩＴＯを全面に被着して
対向電極１１４が形成され、更にその上には配向膜１１
３が形成されている。上記カラーフィルタ１１６は、前
記画素電極１１０に対向する部分に形成する。
【００２４】次に、かかる構成のアクティブマトリクス
型液晶表示装置の製造方法について、図３を参照しなが
ら述べる。
型液晶表示装置の製造方法について、図３を参照しなが
ら述べる。
【００２５】(a)先ず、図３（ａ）に示すように、ガラ
ス基板１０１上にＴａ膜を、例えば３０００オングスト
ロームの厚みに形成し、パターニングしてゲート配線１
０２及びゲート支線１０２ａとを形成する。なお、ガラ
ス基板１０１の代わりには、光を透過する他の材質から
なる絶縁性基板、或は透明な絶縁性膜を被覆した透明な
基板を使用することができる。
ス基板１０１上にＴａ膜を、例えば３０００オングスト
ロームの厚みに形成し、パターニングしてゲート配線１
０２及びゲート支線１０２ａとを形成する。なお、ガラ
ス基板１０１の代わりには、光を透過する他の材質から
なる絶縁性基板、或は透明な絶縁性膜を被覆した透明な
基板を使用することができる。
【００２６】(b)次に、スパッタリングやプラズマＣＶ
Ｄ法により、絶縁膜１０３となるＳｉＮｘ膜を、例えば
３０００オングストローム厚に全面にわたって被着させ
る。続いて、図３（ｂ）に示すようにＴＦＴ１２０の半
導体層となるａ−Ｓｉ層（図示せず）を、例えば３００
オングストローム厚に、絶縁膜１０４となるＳｉＮｘ膜
を、例えば２０００オングストローム厚に、ガラス基板
１０１の上の全面にわたって順次被着した後、エッチン
グにより上記絶縁膜１０４を図示のようなパターンに形
成する。
Ｄ法により、絶縁膜１０３となるＳｉＮｘ膜を、例えば
３０００オングストローム厚に全面にわたって被着させ
る。続いて、図３（ｂ）に示すようにＴＦＴ１２０の半
導体層となるａ−Ｓｉ層（図示せず）を、例えば３００
オングストローム厚に、絶縁膜１０４となるＳｉＮｘ膜
を、例えば２０００オングストローム厚に、ガラス基板
１０１の上の全面にわたって順次被着した後、エッチン
グにより上記絶縁膜１０４を図示のようなパターンに形
成する。
【００２７】なお、上記絶縁膜１０３を被着する前にゲ
ート配線１０２を陽極酸化して絶縁膜を余分に形成して
もよい。また、絶縁膜１０３にはＳｉＮｘ以外の絶縁材
料を使用してもよい。
ート配線１０２を陽極酸化して絶縁膜を余分に形成して
もよい。また、絶縁膜１０３にはＳｉＮｘ以外の絶縁材
料を使用してもよい。
【００２８】(c)次に、プラズマＣＶＤ法により、Ｐを
ドープしたａ−Ｓｉを、例えば５００オングストローム
厚で全面にわたって被着した後にパターン形成を行い、
ＴＦＴ部分にａ−Ｓｉ層（図示せず）を形成する。更
に、図３（ｃ）に示すようにスパッタリングによってＭ
ｏ層を、例えば３０００オングストローム厚で被着した
後にエッチングを行い、上記Ｍｏ層を図示のようなパタ
ーンで、ソース配線１０５、ソース支線１０５ａ、ドレ
イン電極を兼用するアクティブマトリクス基板側遮光膜
１０６およびアクティブマトリクス基板側遮光膜１０７
を形成する。このとき、アライメントずれを考慮してお
き、アクティブマトリクス基板側遮光膜１０６、１０７
がゲート配線１０２とは重ならない状態としておく。
ドープしたａ−Ｓｉを、例えば５００オングストローム
厚で全面にわたって被着した後にパターン形成を行い、
ＴＦＴ部分にａ−Ｓｉ層（図示せず）を形成する。更
に、図３（ｃ）に示すようにスパッタリングによってＭ
ｏ層を、例えば３０００オングストローム厚で被着した
後にエッチングを行い、上記Ｍｏ層を図示のようなパタ
ーンで、ソース配線１０５、ソース支線１０５ａ、ドレ
イン電極を兼用するアクティブマトリクス基板側遮光膜
１０６およびアクティブマトリクス基板側遮光膜１０７
を形成する。このとき、アライメントずれを考慮してお
き、アクティブマトリクス基板側遮光膜１０６、１０７
がゲート配線１０２とは重ならない状態としておく。
【００２９】(d)次に、上記構造のガラス基板１０１上
の全面に、例えば１μｍ厚の有機保護膜を被着して第３
の絶縁膜１０８を形成し、この第３の絶縁膜１０８にコ
ンタクト・ホール１０９をエッチングにより形成する。
有機保護膜に用いる材料としては、日本合成ゴム製ＪＳ
Ｓ−７２１５などのアクリル樹脂や、日立化成製のＰＩ
Ｘ−８８０３などのポリイミド、東レ製のＳ４１４など
の感光性ポリイミドなどを用いることができる。また、
第３の絶縁膜１０８は、有機膜以外にＳｉＮｘ、ＳｉＯ
2等の無機材料を使用してもよい。
の全面に、例えば１μｍ厚の有機保護膜を被着して第３
の絶縁膜１０８を形成し、この第３の絶縁膜１０８にコ
ンタクト・ホール１０９をエッチングにより形成する。
有機保護膜に用いる材料としては、日本合成ゴム製ＪＳ
Ｓ−７２１５などのアクリル樹脂や、日立化成製のＰＩ
Ｘ−８８０３などのポリイミド、東レ製のＳ４１４など
の感光性ポリイミドなどを用いることができる。また、
第３の絶縁膜１０８は、有機膜以外にＳｉＮｘ、ＳｉＯ
2等の無機材料を使用してもよい。
【００３０】(e)次に、図３（ｄ）に示すように第３の
絶縁膜１０８の上に、コンタクト・ホール１０９に一部
を充填して、ＩＴＯをスパッタリングにより被着した後
にホトエッチングを行って、例えば１０００オングスト
ロームの厚みの画素電極１１０を形成する。このとき、
アライメントずれを考慮しておき、画素電極１１０はゲ
ート配線１０２とは重ならない状態としておく。続い
て、かかる構造の上にポリイミドなどを全面に被着して
配向膜１１１を形成し、この配向膜１１１にラビング処
理を行う。
絶縁膜１０８の上に、コンタクト・ホール１０９に一部
を充填して、ＩＴＯをスパッタリングにより被着した後
にホトエッチングを行って、例えば１０００オングスト
ロームの厚みの画素電極１１０を形成する。このとき、
アライメントずれを考慮しておき、画素電極１１０はゲ
ート配線１０２とは重ならない状態としておく。続い
て、かかる構造の上にポリイミドなどを全面に被着して
配向膜１１１を形成し、この配向膜１１１にラビング処
理を行う。
【００３１】(f）次に、対向基板側を作製する。まず、
図３（ｅ）に示すようにガラス基板１１７上にカラーフ
ィルタ１１６と対向基板側遮光膜１１５とを図示のよう
なパターンに形成する。この対向基板側遮光膜１１５
は、図２に示す例においては、画素電極１１０の端とア
クティブマトリクス基板側遮光膜１０６、１０７の端と
が上下方向で一致しているので、ゲート配線１０２とア
クティブマトリクス基板側遮光膜１０６との隙間、及び
ゲート配線１０２とアクティブマトリクス基板側遮光膜
１０７との隙間を覆い隠すように配設しておく。但し、
画素電極１１０の端とアクティブマトリクス基板側遮光
膜１０６、１０７の端とが上下方向で一致していない場
合には、上述の隙間と、画素電極１１０とゲート配線１
０２との隙間とのうちの短寸の方の隙間を覆い隠すよう
にする。
図３（ｅ）に示すようにガラス基板１１７上にカラーフ
ィルタ１１６と対向基板側遮光膜１１５とを図示のよう
なパターンに形成する。この対向基板側遮光膜１１５
は、図２に示す例においては、画素電極１１０の端とア
クティブマトリクス基板側遮光膜１０６、１０７の端と
が上下方向で一致しているので、ゲート配線１０２とア
クティブマトリクス基板側遮光膜１０６との隙間、及び
ゲート配線１０２とアクティブマトリクス基板側遮光膜
１０７との隙間を覆い隠すように配設しておく。但し、
画素電極１１０の端とアクティブマトリクス基板側遮光
膜１０６、１０７の端とが上下方向で一致していない場
合には、上述の隙間と、画素電極１１０とゲート配線１
０２との隙間とのうちの短寸の方の隙間を覆い隠すよう
にする。
【００３２】続いて、その上に対向電極１１４となるＩ
ＴＯを全面に被着し、更にその上にポリイミドなどを全
面に被着して配向膜１１３を形成し、この配向膜１１３
にラビング処理を行う。なお、ガラス基板１１７の代わ
りには、光を透過する他の材質からなる絶縁性基板、或
は透明な絶縁性膜を被覆した透明な基板を使用すること
ができる。また、カラーフィルタ１１６は、不要ならば
省略することもできる。この工程は、アクティブマトリ
クス基板よりも先に作製してもよい。
ＴＯを全面に被着し、更にその上にポリイミドなどを全
面に被着して配向膜１１３を形成し、この配向膜１１３
にラビング処理を行う。なお、ガラス基板１１７の代わ
りには、光を透過する他の材質からなる絶縁性基板、或
は透明な絶縁性膜を被覆した透明な基板を使用すること
ができる。また、カラーフィルタ１１６は、不要ならば
省略することもできる。この工程は、アクティブマトリ
クス基板よりも先に作製してもよい。
【００３３】(g) 最後に、図３（ｆ）に示すようにアク
ティブマトリクス基板１１８と対向基板１１９とを貼り
合わせ、液晶層１１２として液晶を注入してセル化す
る。
ティブマトリクス基板１１８と対向基板１１９とを貼り
合わせ、液晶層１１２として液晶を注入してセル化す
る。
【００３４】このようにして作製されたアクティブマト
リクス型液晶表示装置においては、図２に示すように、
ゲート配線１０２とはアクティブマトリクス基板側遮光
膜１０６、１０７が重ならないように形成されているの
で、ゲート配線１０２とアクティブマトリクス基板側遮
光膜１０６との間、及びゲート配線１０２とアクティブ
マトリクス基板側遮光膜１０７との間において、寄生容
量が発生しない。また、ゲート配線１０２とは画素電極
１１０が重ならないように形成されており、しかもアク
ティブマトリクス基板側遮光膜１０６、１０７もゲート
配線１０２とは重ならないように形成されているので、
ゲート配線１０２と画素電極１１０との間においても寄
生容量が発生しない。これにより寄生容量による表示特
性の低下を防止することが可能となる。
リクス型液晶表示装置においては、図２に示すように、
ゲート配線１０２とはアクティブマトリクス基板側遮光
膜１０６、１０７が重ならないように形成されているの
で、ゲート配線１０２とアクティブマトリクス基板側遮
光膜１０６との間、及びゲート配線１０２とアクティブ
マトリクス基板側遮光膜１０７との間において、寄生容
量が発生しない。また、ゲート配線１０２とは画素電極
１１０が重ならないように形成されており、しかもアク
ティブマトリクス基板側遮光膜１０６、１０７もゲート
配線１０２とは重ならないように形成されているので、
ゲート配線１０２と画素電極１１０との間においても寄
生容量が発生しない。これにより寄生容量による表示特
性の低下を防止することが可能となる。
【００３５】なお、対向基板とアクティブマトリクス基
板との貼り合わせ精度はアライメント精度よりも悪いの
で、対向基板に形成する対向基板側遮光膜は貼り合わせ
ずれを考慮して大きく形成しなければならないが、本発
明においては、対向基板側遮光膜１１５がゲート配線１
０２とアクティブマトリクス基板側遮光膜１０６、１０
７との隙間を遮光するだけでよいので、開口率を低下さ
せることはない。
板との貼り合わせ精度はアライメント精度よりも悪いの
で、対向基板に形成する対向基板側遮光膜は貼り合わせ
ずれを考慮して大きく形成しなければならないが、本発
明においては、対向基板側遮光膜１１５がゲート配線１
０２とアクティブマトリクス基板側遮光膜１０６、１０
７との隙間を遮光するだけでよいので、開口率を低下さ
せることはない。
【００３６】図４は、本発明の他の実施例を示す平面図
である。
である。
【００３７】この実施例においては、ドレイン電極を兼
ねる側のアクティブマトリクス基板側遮光膜１０６を、
ドレイン電極１０６ａと、本来の遮光膜である遮光膜１
０６ｂとに分割し、両者１０６ａと１０６ｂが電気的に
非接続状態で別体に形成している。この場合において
も、アクティブマトリクス基板側遮光膜１０６ｂと１０
７を、ゲート配線１０２と重ならないように形成すると
共に、ゲート配線１０２と画素電極１１０とを両者が重
ならない状態に形成する。また、対向基板１１９は、相
互に重ならないアクティブマトリクス基板側遮光膜１０
６ｂとゲート配線１０２との隙間、およびアクティブマ
トリクス基板側遮光膜１０７とゲート配線１０２との隙
間を覆い隠すように対向基板側遮光膜１１５を形成す
る。但し、画素電極１１０の端とアクティブマトリクス
基板側遮光膜１０６、１０７の端とが上下方向で一致し
ていない場合には、上述の隙間と、画素電極１１０とゲ
ート配線１０２との隙間とのうちの短寸の方の隙間を、
対向基板側遮光膜１１５で覆い隠すようにする。
ねる側のアクティブマトリクス基板側遮光膜１０６を、
ドレイン電極１０６ａと、本来の遮光膜である遮光膜１
０６ｂとに分割し、両者１０６ａと１０６ｂが電気的に
非接続状態で別体に形成している。この場合において
も、アクティブマトリクス基板側遮光膜１０６ｂと１０
７を、ゲート配線１０２と重ならないように形成すると
共に、ゲート配線１０２と画素電極１１０とを両者が重
ならない状態に形成する。また、対向基板１１９は、相
互に重ならないアクティブマトリクス基板側遮光膜１０
６ｂとゲート配線１０２との隙間、およびアクティブマ
トリクス基板側遮光膜１０７とゲート配線１０２との隙
間を覆い隠すように対向基板側遮光膜１１５を形成す
る。但し、画素電極１１０の端とアクティブマトリクス
基板側遮光膜１０６、１０７の端とが上下方向で一致し
ていない場合には、上述の隙間と、画素電極１１０とゲ
ート配線１０２との隙間とのうちの短寸の方の隙間を、
対向基板側遮光膜１１５で覆い隠すようにする。
【００３８】なお、本発明は、上記実施例の構成のアク
ティブマトリクス型液晶表示装置に限られず、また表示
装置の製造方法も上記実施例のものに限られないのはい
うまでもない。
ティブマトリクス型液晶表示装置に限られず、また表示
装置の製造方法も上記実施例のものに限られないのはい
うまでもない。
【００３９】
【発明の効果】以上の説明で明らかなように、本発明に
よる場合には、アクティブマトリクス基板の絶縁性基板
上に第１の絶縁膜を挟んで形成されるアクティブマトリ
クス基板側遮光膜が、走査線に隣接する画素電極の縁部
に第２の絶縁膜を挟んで一部重畳して形成されているの
で、走査線に隣接する画素電極の縁部が走査線の電界の
影響を受けて液晶配向乱れを生じて、光漏れが発生する
のを防止することができると共に開口率の低下を抑制す
ることができる。 また、アクティブマトリクス基板側遮
光膜が、走査線と重ならないため、アクティブマトリク
ス基板側遮光膜と走査線との間で寄生容量が形成され
ず、また、走査線と画素電極とが重ならないため、走査
線と画素電極との間にも寄生容量が形成されない。これ
により従来構造よりも表示特性を向上させることができ
る。更には、対向基板側遮光膜が、相互に重ならない上
記アクティブマトリクス基板側遮光膜と走査線との隙間
及び画素電極と走査線との隙間のうちの短寸の方を覆い
隠すように形成されているので、その隙間から漏れる光
を遮光できる。又、対向基板側遮光膜が上記隙間を遮光
するだけでよいので、開口率の低下を防止できる。加え
て、工程の複雑化が生じないので、液晶表示装置の製造
工程数が増加することによる歩留り低下を防ぐことがで
きる。
よる場合には、アクティブマトリクス基板の絶縁性基板
上に第１の絶縁膜を挟んで形成されるアクティブマトリ
クス基板側遮光膜が、走査線に隣接する画素電極の縁部
に第２の絶縁膜を挟んで一部重畳して形成されているの
で、走査線に隣接する画素電極の縁部が走査線の電界の
影響を受けて液晶配向乱れを生じて、光漏れが発生する
のを防止することができると共に開口率の低下を抑制す
ることができる。 また、アクティブマトリクス基板側遮
光膜が、走査線と重ならないため、アクティブマトリク
ス基板側遮光膜と走査線との間で寄生容量が形成され
ず、また、走査線と画素電極とが重ならないため、走査
線と画素電極との間にも寄生容量が形成されない。これ
により従来構造よりも表示特性を向上させることができ
る。更には、対向基板側遮光膜が、相互に重ならない上
記アクティブマトリクス基板側遮光膜と走査線との隙間
及び画素電極と走査線との隙間のうちの短寸の方を覆い
隠すように形成されているので、その隙間から漏れる光
を遮光できる。又、対向基板側遮光膜が上記隙間を遮光
するだけでよいので、開口率の低下を防止できる。加え
て、工程の複雑化が生じないので、液晶表示装置の製造
工程数が増加することによる歩留り低下を防ぐことがで
きる。
【図１】本実施例のアクティブマトリクス型液晶表示装
置を示す部分平面図。
置を示す部分平面図。
【図２】図１のＡ−Ａ´線による断面図。
【図３】図１の液晶表示装置の製造方法を説明する工程
図（平面図）。
図（平面図）。
【図４】本発明の他の実施例にかかるアクティブマトリ
クス型液晶表示装置例を示す部分平面図。
クス型液晶表示装置例を示す部分平面図。
【図５】従来構造のアクティブマトリクス型液晶表示装
置を示す部分平面図。
置を示す部分平面図。
【図６】図５のＢ−Ｂ´線による断面図。
【図７】図５のＣ−Ｃ´線による断面図。
１０１ ガラス基板 １０２ ゲート配線 １０２ａ ゲート支線 １０３ 絶縁膜 １０４ 絶縁膜 １０５ ソース配線 １０５ａ ソース支線 １０６ アクティブマトリクス基板側遮光膜 １０６ａ ドレイン電極 １０６ｂ アクティブマトリクス基板側遮光膜 １０７ アクティブマトリクス基板側遮光膜 １０８ 絶縁膜 １０９ コンタクト・ホール １１０ 画素電極 １１１ 配向膜 １１２ 液晶層 １１３ 配向膜 １１４ 対向電極 １１５ 遮光膜 １１６ カラーフィルタ １１７ ガラス基板 １１８ アクティブマトリクス基板 １１９ 対向基板 １２０ ＴＦＴ ４０１ ガラス基板 ４０２ ゲート配線 ４０３ 絶縁膜 ４０４ ａ−Ｓｉ層 ４０５ 絶縁膜 ４０６ ｎ+層 ４０７ ソース配線 ４０８ ドレイン電極兼遮光膜 ４０９ 遮光膜 ４１０ 絶縁膜 ４１１ コンタクト・ホール ４１２ 画素電極 ４１３ 配向膜 ４１４ 液晶層 ４１５ 配向膜 ４１６ 対向電極 ４１７ カラーフィルタ ４１８ 絶縁性基板 ４１９ アクティブマトリクス基板 ４２０ 対向基板 ４２１ ＴＦＴ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500
Claims (2)
- 【請求項１】 絶縁性基板上に形成された交差する走査
線と信号線とで囲まれた部分に画素電極が形成され、該
走査線から分岐した走査支線の部分にスイッチング素子
が形成されたアクティブマトリクス基板に対し、間に液
晶層を介装して対向基板が対向配設されたアクティブマ
トリクス型液晶表示装置において、該アクティブマトリクス基板の該絶縁性基板上に第１の
絶縁膜を挟んで該走査線の形成領域を避けて形成される
と共に、該走査線に隣接する該画素電極の縁部及び該走
査支線に第２の絶縁膜を挟んで一部重畳して形成されて
おり、ドレイン電極を兼ねた アクティブマトリクス基板
側遮光膜と、 該対向基板に設けられ、 該アクティブマトリクス基板側
遮光膜と該走査線の形成領域の隙間、及び該画素電極と
該走査線の形成領域の隙間のうちの短寸の方を覆い隠す
ように形成され、該走査線及び該スイッチング素子の形
成領域を覆う対向基板側遮光膜と を有するアクティブマ
トリクス型液晶表示装置。 - 【請求項２】 絶縁性基板上に形成された交差する走査
線と信号線とで囲まれた部分に画素電極が形成され、該
走査線から分岐した走査支線の部分にスイッチング素子
が形成されたアクティブマトリクス基板に対し、間に液
晶層を介装して対向基板が対向配設されたアクティブマ
トリクス型液晶表示装置において、該アクティブマトリクス基板の該絶縁性基板上に、第１
の絶縁膜を挟んで該走査線の形成領域を避けて形成され
ると共に、該走査線に隣接する該画素電極の縁部に第２
の絶縁膜を挟んで一部重畳して形成された アクティブマ
トリクス基板側遮光膜と、 該対向基板に設けられ、 該アクティブマトリクス基板側
遮光膜と該走査線の形成領域の隙間、及び該画素電極と
該走査線の形成領域の隙間のうちの短寸の方を覆い隠す
ように形成され、該走査線及び該スイッチング素子の形
成領域を覆う対向基板側遮光膜と を有するアクティブマ
トリクス型液晶表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291192A JP2869238B2 (ja) | 1992-02-07 | 1992-02-07 | アクティブマトリクス型液晶表示装置 |
| US08/013,642 US5459595A (en) | 1992-02-07 | 1993-02-04 | Active matrix liquid crystal display |
| KR1019930001675A KR0145280B1 (ko) | 1992-02-07 | 1993-02-06 | 액티브매트릭스 액정표시장치 |
| TW082100821A TW237525B (ja) | 1992-02-07 | 1993-02-06 | |
| DE69316399T DE69316399T2 (de) | 1992-02-07 | 1993-02-08 | Flüssigkristallanzeige mit Aktivmatrixansteuerung |
| EP93300889A EP0555100B1 (en) | 1992-02-07 | 1993-02-08 | An active matrix liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2291192A JP2869238B2 (ja) | 1992-02-07 | 1992-02-07 | アクティブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05224236A JPH05224236A (ja) | 1993-09-03 |
| JP2869238B2 true JP2869238B2 (ja) | 1999-03-10 |
Family
ID=12095827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2291192A Expired - Lifetime JP2869238B2 (ja) | 1992-02-07 | 1992-02-07 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2869238B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2797972B2 (ja) * | 1994-06-28 | 1998-09-17 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| KR100502800B1 (ko) * | 1998-03-27 | 2005-10-12 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| KR100391157B1 (ko) | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| US6885416B2 (en) * | 2003-07-07 | 2005-04-26 | Au Optronics Corp. | Flat panel display with a non-matrix light shielding structure |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921064A (ja) * | 1982-04-30 | 1984-02-02 | Seiko Epson Corp | 液晶表示装置 |
| JP2693513B2 (ja) * | 1988-08-30 | 1997-12-24 | 株式会社東芝 | アクティブマトリクス型液晶表示素子 |
-
1992
- 1992-02-07 JP JP2291192A patent/JP2869238B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05224236A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0145280B1 (ko) | 액티브매트릭스 액정표시장치 | |
| JP4858820B2 (ja) | アクティブマトリクス基板及び液晶表示装置並びにその製造方法 | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2853656B2 (ja) | 液晶パネル | |
| KR101031170B1 (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
| JP3646999B2 (ja) | 透過型液晶表示装置 | |
| JP3604106B2 (ja) | 液晶表示装置 | |
| KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| JP2008180928A (ja) | 液晶表示装置及びその製造方法 | |
| JP2003295207A (ja) | 横電界方式のアクティブマトリクス型液晶表示装置 | |
| JP2760462B2 (ja) | アクティブマトリクス基板 | |
| JPH11142886A (ja) | 液晶表示装置 | |
| JPH11109390A (ja) | 液晶表示装置 | |
| KR100838185B1 (ko) | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 | |
| US7936424B2 (en) | Liquid crystal display panel with light leakage prevention film and method for manufacturing the same | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JP3199221B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2869238B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH05297346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4534411B2 (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
| KR100251655B1 (ko) | 횡전계방식 액정표시장치 | |
| JP2007199181A (ja) | 電気光学装置、電子機器および電気光学装置の製造方法 | |
| JPH09258251A (ja) | 平面表示装置とその製造方法 | |
| JP2007057752A (ja) | 液晶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111225 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 14 |