JPH09258251A - 平面表示装置とその製造方法 - Google Patents

平面表示装置とその製造方法

Info

Publication number
JPH09258251A
JPH09258251A JP6354096A JP6354096A JPH09258251A JP H09258251 A JPH09258251 A JP H09258251A JP 6354096 A JP6354096 A JP 6354096A JP 6354096 A JP6354096 A JP 6354096A JP H09258251 A JPH09258251 A JP H09258251A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
display device
film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6354096A
Other languages
English (en)
Other versions
JP3322556B2 (ja
Inventor
Yoichi Hiraishi
洋一 平石
Yuji Yamamoto
裕司 山本
Yasunobu Tagusa
康伸 田草
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06354096A priority Critical patent/JP3322556B2/ja
Publication of JPH09258251A publication Critical patent/JPH09258251A/ja
Application granted granted Critical
Publication of JP3322556B2 publication Critical patent/JP3322556B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 EMI対策を施した表示装置とその製造方法
を低コストで提供する。 【解決手段】 少なくとも複数の走査線と複数の信号線
とが形成された表示領域と、前記走査線および前記信号
線に信号を送る駆動用ドライバ5が設けられた駆動領域
とを備えた平面表示装置であって、前記駆動用ドライバ
5どうしを接続する共通配線2または駆動用ドライバ5
と外部入力端子8とを結ぶ共通配線2の少なくとも一方
が絶縁膜11によって覆われ、前記絶縁膜11上には導
電膜12が形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置やプ
ラズマディスプレイなどの平面表示装置及びその製造方
法に関し、特に、薄膜トランジスタ(TFT)等のスイ
ッチング素子を備えたアクティブマトリクス型の液晶表
示装置とその製造方法に適している。
【0002】
【従来の技術】図7から図8を参照しながら、従来の平
面表示装置として、アクティブマトリクス型の液晶表示
装置を説明する。
【0003】まず、図7を参照する。図示されている液
晶表示装置70は、アクティブマトリクス基板59と、
それに対向配置された対向基板60とを備えている。両
基板59及び60の間には液晶層(不図示)が封入さ
れ、表示領域51が構成されている。アクティブマトリ
クス基板59の上には、表示領域51の周囲に駆動領域
71設けられている。
【0004】駆動領域71には、COG(Chip o
n G1ass)方式で複数の駆動用ドライバ55が実
装されている。駆動領域71の駆動用ドライバ55から
所定の信号を走査配線53および信号配線54に送り、
表示領域51に設けられたスイッチング素子(不図示)
を駆動している。駆動用ドライバ55どうしは駆動領域
71に設けられた共通配線52で接続されている。共通
配線52は、駆動用ドライバ55への電源の接続や信号
伝送などのために共通に用いられる配線である。
【0005】駆動用ドライバ55へは、図示しないFP
C(F1exib1e Printed Circui
t)等を用いて入力端子58から共通配線52を介して
駆動電流や信号が入力される。
【0006】図8は、アクティブマトリクス基板59の
ドライバ領域71のB−B’線断面図である。図8から
わかるように、アクティブマトリクス基板59上のドラ
イバ領域71には、共通配線52が設けられている。駆
動用ドライバ55と共通配線52、走査配線53または
信号配線54とが、駆動用ドライバ55のバンプ56お
よび異方性導電膜(以下、ACFと呼ぶ)57を介して
接続されている。
【0007】
【発明が解決しようとする課題】近年、EMI(不要輻
射)に対する規制が厳しくなり、表示装置のEMIを低
減することが必要不可欠である。表示装置のEMIを低
減する方法として、例えば、図9に示す特開平6−37
478号公報に開示されている液晶駆動装置のように、
金属箔テープを電源系配線に貼付けることでEMIを低
減する方法が提案されている。
【0008】しかし、上記の方法を効果的に用いるため
には、駆動領域のほぼ全面に金属箔テープを貼付けなけ
ればならないため、表示装置のコストアップの要因にな
る。また、上記の方法では、配線に金属箔テープを貼る
際に、配線を傷つけたり、断線させる可能性が大きいた
め、表示装置の良品率が低下してしまう。そのうえ、表
示装置の製造工程間で、製造中の表示装置を移動する際
に配線がむき出しの状態で移動することになるので、表
示装置の移動中に配線の断線が起こりやすく、表示装置
の良品率が低下していた。
【0009】本発明は、上記従来技術の問題点を解決す
るためになされたものであって、その目的とするところ
は、表示装置を形成する際に用いる各種絶縁膜(層間絶
縁膜、カラーフィルタ一など)を共通配線の上に設け、
その共通配線上に導電膜を形成することにより、配線の
保護を達成するとともに製造工程の増加をほとんど生じ
ない安価なEMI対策を施した表示装置とその製造方法
を提供することである。
【0010】
【課題を解決するための手段】上記課題を解決するため
に本発明による平面表示装置は、少なくとも複数の走査
線と複数の信号線とが形成された表示領域と、該走査線
および該信号線に信号を送る駆動用ドライバが設けられ
た駆動領域とを備えた平面表示装置であって、該駆動用
ドライバどうしを接続する共通配線または駆動用ドライ
バと外部入力端子とを結ぶ共通配線の少なくとも一方が
絶縁膜によって覆われ、該絶縁膜上には導電膜が形成さ
れており、そのことにより上記目的が達成される。
【0011】本発明による平面表示装置は、上記の構造
により、EMIの発生を簡単な構造で抑えることができ
る。また、絶縁膜はEMIの発生を抑制するだけでな
く、共通配線を保護する役目も同時に果すので、表示装
置の信頼性が向上する。
【0012】上記導電膜が画素電極と同一の膜をパター
ニングすることによって形成されていてもよい。
【0013】上記絶縁膜は、上記表示領域において上記
走査線または上記信号線を覆う層間絶縁膜と同一の膜か
ら形成されていてもよい。
【0014】上記導電膜がGND配線に接続されていて
もよい。
【0015】このことにより、さらにEMIの発生を抑
制することができる。
【0016】本発明による平面表示装置の製造方法は、
基板上に、走査配線を形成し、該走査配線上に絶縁膜を
設け、該走査配線と交差するように信号配線を形成し、
該走査配線と該信号配線とのそれぞれの交差部近傍にス
イッチング素子を形成する工程と、該基板上に駆動ドラ
イバ用共通配線を設ける工程と、該走査配線、該信号配
線および該スイッチング素子の上部および該共通配線上
に層間絶縁膜を形成した後、該層間絶縁膜をパターニン
グすることによって該共通配線を覆う絶縁膜を形成する
工程と、該層間絶縁膜に該層間絶縁膜を貫くコンタクト
ホールを形成する工程と、該コンタクトホールを介して
該スイッチング素子と接続される画素電極を該層間絶縁
膜上に設けるとともに、該絶縁膜上に導電膜を形成する
工程とを包含しており、そのことにより上記目的が達成
される。
【0017】本発明による平面表示装置の製造方法は、
工程の増加を必要とせずEMI対策ができコストアップ
を生じない。また、共通配線を製造工程中でも保護する
ことができ、断線がおこらないため、良品率が向上す
る。
【0018】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【0019】(実施形態1)図1に、本発明によるアク
ティブマトリクス基板を備えた液晶表示装置15の構成
を示す。また、図2に液晶表示装置15のA−A’線断
面を示す。
【0020】まず、液晶表示装置15の構造を説明す
る。アクティブマトリクス基板9の上には、TFT、M
IMなどのスイッチング素子(図示せず)がマトリクス
状に配列された表示領域1が設けられている。表示領域
1の上には、ガラス基板などの透明な対向基板10が所
定間隔をあけて配置され、その対向基板10とアクティ
ブマトリクス基板9との間は液晶層が設けられている。
【0021】アクティブマトリクス基板9の表示領域1
以外の領域に、駆動領域16が設けられている。駆動領
域16は、アクティブマトリクス基板9の表示領域1の
全周囲に形成されていてもよい。駆動領域16には、C
OG方式で実装された複数の駆動用ドライバ5が設けら
れている。駆動用ドライバ5は、所定の信号を走査配線
としてのゲート配線3および信号配線としてのソース配
線4に送り、スイッチング素子を駆動する。駆動用ドラ
イバ5どうしは駆動領域16に設けられた共通配線2に
よって接続されている。
【0022】駆動用ドライバ5へは、共通配線2aを介
して、入力端子8から電源電圧や信号が供給される。入
力端子8は図示しないFPC等を介して、電源に接続さ
れている。駆動用ドライバ5と共通配線2、2a、ゲー
ト配線3またはソース配線4とが、駆動用ドライバ5の
バンプ6およびACF7を介して接続されている。AC
Fのかわりにペースト材や半田を用いてもよい。
【0023】駆動領域16のうち、駆動ドライバ5が設
けられておらず、かつ共通配線2が設けられている領域
17上には、絶縁膜11および絶縁膜11上に形成され
た導電膜12が設けられている。本実施形態では、表示
領域1内に形成される層間絶縁膜(図示せず)の材料と
して用いられるアクリル樹脂によって絶縁膜11が形成
されている。また、表示領域1内に形成される画素電極
の材料として用いられるITOによって導電膜12が形
成されている。
【0024】液晶表示装置15では、EMIの発生が抑
制され、かつ製造工程での断線が発生しにくい。また、
絶縁膜11にアクリル樹脂のような低誘電率の絶縁膜を
用いることにより、共通配線2を通る信号の波形の変形
を抑えることができる。さらに、絶縁膜11が共通配線
2を保護するため、表示装置を高温、多湿など非常に厳
しい環境下、例えば車の中で用いる場合でも、性能が低
下しない。
【0025】次に、液晶表示装置15の製造方法を説明
する。
【0026】まず、ガラス基板からなる透明な絶縁性基
板上に、タンタルをCVD法により4000オングスト
ロームの厚さに成膜した後、パターニングしてゲート配
線3を形成する。その後、前記ゲート配線3の表面に2
000オングストロームの厚さだけ陽極酸化を行った。
このように陽極酸化を行うことにより、走査配線1と後
に形成する半導体層との絶縁性が向上し、付加容量(C
s)が大きくなる。
【0027】その後、前記ゲート配線3上に、図示しな
いチッ化シリコン等からなるゲート絶縁膜をCVD法に
より5000オングストロームの膜厚に成膜し、前記ゲ
ート絶縁膜上に図示しないSi半導体層を連続して10
00オングストロームの厚さだけ堆積した後、パターニ
ングしてチャネル部を形成する。その後、図示しないn
+Si等によりコンタクト部を形成する。
【0028】次に、CVD法によりAlを1000〜3
000オングストロームの膜厚に成膜した後、パターニ
ングすることによりソース配線4を形成する。このとき
同時に共通配線2およびゲート配線3の実装端子部も形
成する。
【0029】次に、スピンコート法により、ソース配線
4上に感光性のアクリル系樹脂を用いて3μmの膜厚の
層間絶縁膜を形成する。この層間絶縁膜は絶縁膜11も
兼ねている。アクリル系樹脂の比誘電率は3.4程度で
あり、無機膜の比誘電率(一般的に絶縁膜としてよく用
いられているチッ化シリコンの比誘電率は8)に比べて
低い。また、アクリル系樹脂は透明度が高く、かつスピ
ンコート法、ロールコート法、またはスロットコート法
により容易に3μmという厚い膜厚に形成することがで
きる。したがって、上記のように層間絶縁膜にアクリル
系樹脂を用いることにより、ソース配線と画素電極との
間の寄生容量を低くすることができ、各ソース配線4と
画素電極との間の寄生容量が表示に与えるクロストーク
等の影響をより低減することが可能となり、良好で明る
い表示を得ることができる。
【0030】このとき、層間絶縁膜が絶縁膜11を兼ね
ることにより、製造プロセスを増やすことなく絶縁膜1
1が形成される。さらに、絶縁膜11は比誘電率が低
く、かつ容易にその膜厚を厚くすることができるので、
共通配線2上の容量が抑えられ、信号遅延や信号波形の
変形が抑制される。また、アクリルのような有機樹脂を
用いることによりピンホールができないためリークを防
止することができる。さらに、アルミのようにヒロック
のできやすい金属を共通配線2に使用した場合でも、絶
縁膜11が共通配線2を保護するので、共通配線2のヒ
ロックを防止できる。
【0031】また、上記のように、感光性のアクリル樹
脂を用いれば、パターニングにフォトレジスト塗布工程
が不要となるので、生産性の点で有利である。
【0032】本実施形態では、層間絶縁膜の材料として
用いるアクリル系樹脂に、塗布前に着色しているものを
使用する。その理由は、塗布前に着色しているアクリル
系樹脂はパターニングが行い易く、またパターニング後
に全面露光処理を施すことにより、透明化することがで
きるからである。このような樹脂の透明化処理は、光学
的に行うことができるだけでなく、化学的に行うことも
可能である。
【0033】次に、前記層間絶縁膜上に、ITOを15
00オングストロームの膜厚に堆積した後、パターニン
グして、画素電極(図示せず)を形成した。このとき同
時に、EMI対策用導電膜12および実装端子(駆動用
ドライバ5の接続部および入力端子8の接続部)を形成
した。このことにより、全く工程を増加させずにEMI
対策や共通配線2の保護を行うことができる。また、実
装端子の接続抵抗の安定化を図ることができる。その際
に、アッシング等によって層間絶縁膜の樹脂の表面を荒
すことにより、層間絶縁膜と画素電極との密着性および
絶縁膜11と導電膜12との密着性を改善するとなお良
い。
【0034】その後、ポリイミド等からなる配向膜を形
成してラビング処理を行う(図示せず)。このとき、層
間絶縁膜の膜厚は3μmであり、層間絶縁膜は十分厚く
形成されているため、層間絶縁膜の表面は平坦化され、
配向乱れ等の問題は発生しない。その後、アクティブマ
トリクス基板9と、図示しないブラックマトリクス、対
向電極およびカラーフィルターを備えた対向基板10と
の問に液晶を挟んで液晶表示パネルを完成させる。
【0035】その後に、駆動用ドライバ5をACF7を
用いてゲート配線3およびソース配線4に接続し、本発
明の実施形態1の液晶表示装置が完成する。
【0036】以上のようにして作製された本実施形態1
の液晶表示装置では、その製造工程においてEMI対策
のための新たな工程を全く必要としないため、液晶表示
装置のコストアップが生じない。
【0037】また、従来の製造工程に比べて、共通配線
2が基板表面に露出されている時間が少なくなるので、
ゴミ等の原因による断線の確率が大幅に減少するため、
良品率が大幅に向上する。
【0038】なお、層間絶縁膜を染色するなどしてカラ
ーフィルタの機能を兼ねるようにすることもできる。ま
た、層間絶縁膜および絶縁膜11の材料としてアクリル
樹脂以外のものを使用することも可能である。層間絶縁
膜および絶縁膜11の材料には、比誘電率が低く透明度
の高いもの、具体的には過射光領域の透過率90%以上
のものを用いることが好ましい。例えば、ポリアミドイ
ミド(比誘電率3.5〜4.0)、ポリアリレート
(3.0)、ポリエーテルイミド(3.2)、エポキシ
(3.5〜4.0)、透明度の高いポリイミド(3.0
〜3.4:例えばヘキサフルオロプロピレンを含む酸二
無水物とジアミンとの組合わせ)等を用いることができ
る。
【0039】(実施形態2)図3および図4を参照し
て、実施形態2の液晶表示装置25を説明する。図3は
図4のA−A’線の断面図である。なお、実施形態1の
液晶表示装置15と同様なものには同じ番号を付し説明
を省く。
【0040】本実施形態2の液晶表示装置25では、E
MI対策用導電膜22が絶縁膜11を覆っている。液晶
表示装置25では、EMI対策用導電膜22がアクティ
ブマトリクス基板9上に形成された電気的にグランドな
配線23(以下、GND配線と呼ぶ)に接続されている
ので、さらに効果的なEMI対策が行われている。もち
ろん本実施形態でもコストアップは生じない。駆動ドラ
イバ5、できることならEMI対策用導電膜11と金属
ベゼル24(図4では図示せず)を接地するとさらに効
果的である。
【0041】(実施形態3)図5に、実施形態3の液晶
表示装置35を示す。図5は図1のA−A’線の断面図
に相当する。本実施形態の説明においても、実施形態1
の液晶表示装置15と同様のものには同じ番号を付し説
明を省く。
【0042】図5に示すように、液晶表示装置35で
は、EMI対策用導電膜32がアクティブマトリクス基
板9上に形成されたGND配線23および駆動用ドライ
バ5と接続されていることにより、接地面積が大きくな
るため、さらに電気的に安定したGND電位を得ること
ができ、効果的なEMI対策が施されている。
【0043】もちろん本実施形態による液晶表示装置3
5でも、コストアップは生じない。実施形態2と同様
に、駆動ドライバ5、できることならEMI対策用導電
膜12と金属ベゼル(図示せず)を接地するとさらに効
果的である。
【0044】(実施形態4)本実施形態は、ドライバモ
ノリッシク型液晶表示装置に本発明を適用したものであ
る。
【0045】ドライバモノリッシク型液晶表示装置と
は、TFT型液晶表示装置で表示電極スイッチ用TFT
を作成するときに表示部周辺部、つまり駆動領域に駆動
用ドライバを一体的に形成したものである。ここで、ド
ライバモノリッシク型液晶表示装置の駆動ドライバをモ
ノリッシクドライバと呼ぶ。
【0046】以下、図6を参照して、実施形態4の液晶
表示装置を説明する。
【0047】透明な対向基板とスイッチング素子として
のTFTを備えたアクティブマトリクス基板43との間
に液晶が封入されたアクティブマトリクス基板43上の
表示領域の周囲に、駆動領域が形成されている。その駆
動領域に駆動用ドライバとして形成されたモノリッシク
ドライバ40が、アクティブマトリクス基板43上に形
成されたゲート配線、ソース配線に所定の信号を送り、
TFTを駆動している。モノリッシクドライバ40はア
クティブマトリクス基板43上にTFTと同時に形成さ
れ、モノリッシクドライバ40そのものがEMI等を発
生する部分になる。そのため、EMI等の発生を抑制す
るためには、モノリッシクドライバ40を形成する素子
の1つ1つを結ぶ配線だけでなく、素子も覆う必要があ
る。
【0048】モノリッシクドライバ40ヘは、図示しな
いFPC等を用いて入力端子より電源電圧や信号を供給
する。そして、駆動領域のほぼ全面に絶縁膜41を形成
し、さらにその絶縁膜41上に導電膜42を形成する。
本実施形態でも、層間絶縁膜の材料として用いるアクリ
ル樹脂で絶縁膜41を、画素電極に用いるITOで導電
膜42を、それぞれ形成した。
【0049】上記の構成により、EMIの発生が抑制さ
れ、かつ製造工程途中でのドライバの不良がおこりにく
くなる。また、絶縁膜41にアクリル樹脂のような低誘
電率の絶縁膜を用いることにより、ドライバモノリッシ
ク部の信号のなまり(信号波形の変形)を抑えることが
できる。さらに、表示装置を車の中などの非常に厳しい
環境下で用いる場合でも、絶縁膜41がドライバモノリ
ッシクを保護する。
【0050】以上のようにして、本実施形態の表示装置
のアクティブマトリクス基板が構成される。
【0051】本実施形態のアクティブマトリクス基板の
製造工程においては、実施形態1〜3のアクティブマト
リクス基板の製造工程と同様に、層間絶縁膜の形成と同
時に絶縁膜41が形成される。したがって、その製造工
程においてEMI対策のための新たな工程を全く必要と
しないため、本実施形態の液晶表示装置もコストアップ
が生じない。
【0052】本実施形態の液晶表示装置は、下記のよう
にして製造される。
【0053】まず、ガラス等からなる透明なアクティブ
マトリクス基板43上に、スイッチング素子となるTF
Tおよびドライバモノリッシク用のチャネル領域とソー
スおよびドレイン領域となる半導体層44および45を
平面的に形成する。そして、半導体層44、45のソー
ス領域およびドレイン領域となる部分にイオンビームで
不純物を打込み、それぞれn+部分、p+部分を形成す
る。なお、ここでドライバ用キャパシタやCsを形成す
る片側の導電膜を同時に形成する。
【0054】その後、半導体層44および45上に、チ
ッ化シリコン等からなるゲート絶縁膜46をCVD法に
より3000オングストロームの膜厚に成膜した。その
際に、前記ソース、ドレイン領域の上には当然コンタク
トホールを形成しておく。
【0055】その後、アルミからなるゲート配線47を
CVD法により4000オングストロームの厚さに成膜
した後パターニングする。そのとき、同時に前記キャパ
シタやCs部のもう片側の導電膜を形成する。
【0056】その後、ゲート配線47上に、チッ化シリ
コン等からなる絶縁膜46をCVD法により3000オ
ングストロームの膜厚に成膜する。その際も、前記ソー
ス、ドレイン領域の上には当然コンタクトホールを形成
しておく。
【0057】次に、ソース配線48、ドレイン配線49
としてアルミをCVD法により3000オングストロー
ムの膜厚に成膜してパターニングする。そのとき同時に
外部入力端子も形成する。
【0058】次に、ソース配線48およびドレイン配線
49上に層間絶縁膜として感光性のアクリル系樹脂をス
ピンコート法により3μmの膜厚で形成する。この層間
絶縁膜はドライバ領域の絶縁膜41も兼ねている。
【0059】層間絶縁膜が絶縁膜41を兼ねるので、絶
縁膜41を形成するための製造プロセスを新たに増やす
ことなくアクティブマトリクス基板を形成できる。ま
た、絶縁膜41は比誘電率が低く、かつ容易に膜厚を厚
くできるので、ドライバモノリッシク部の寄生容量が抑
えられ、信号遅延・なまりが抑制される。また、絶縁膜
41の材料にアクリルのような有機樹脂を用いることに
より、絶縁膜41にピンホールができにくくなるため、
リークが防止される。さらに、アルミのようにヒロック
のできやすい金属を配線に用いた場合でも、絶縁膜41
が配線をカバーしてヒロックが防止される。
【0060】また、感光性のアクリル樹脂を用いると、
パターニングに際してフォトレジスト塗布工程が不要と
なり、生産性の点で有利である。本実施形態では、層間
絶縁膜の材料として用いたアクリル系樹脂に、塗布前に
着色されているアクリル系樹脂を使用した。塗布前に着
色したアクリル系樹脂はパターニングが行い易く、パ夕
ーニング後に全面露光処理を施してより透明化すること
ができるからである。このような樹脂の透明化処理は、
光学的に行うことができるだけでなく、化学的に行うこ
とも可能である。
【0061】次に、前記層間絶縁膜上に、ITOを15
00オングストロームの膜厚に堆積した後、パターニン
グして画素電極を形成する。このとき同時にEMI対策
用導電膜42を形成する。EMI対策用導電膜42は外
部入力端子上にも形成する。このことにより、全く工程
を増やさずに、EMIを抑制し、モノリッシクドライバ
を保護する絶縁膜41を形成することができる。その際
に、アッシング等により層間絶縁膜の樹脂の表面を荒
し、層間絶縁膜と画素電極および導電膜42との密着性
を改善するとなお良い。
【0062】その後、ポリイミド等からなる配向膜を形
成してラビング処理を行う。このとき、前記層間絶縁膜
を十分厚く(例えば3μm)形成することにより、表面
が平坦化され、配向乱れ等の問題は発生しなかった。そ
の後、アクティブマトリクス基板とブラックマトリク
ス、対向電極およびカラーフィルターを備えた対向基板
との間に液晶を挟んで、本実施形態4の液晶表示装置を
完成させる。
【0063】上記の製造工程は従来の製造工程に比べ
て、製造工程中にモノリッシクドライバが基板表面に露
出されている時間が少なくなるので、ゴミ等の原因によ
る断線の確率が大幅に減少するため、良品率が大幅に向
上する。
【0064】ここで、EMI対策用導電膜をGND配線
に接地するとさらに効果的であることはいうまでもな
い。
【0065】(実施形態5)実施形態5の液晶表示装置
では、実施形態1〜4の液晶表示装置において、EMI
対策用導電膜を電源配線として用いる。駆動領域に形成
されている電源配線は+3V、+5V、+12V、−8
V等の直流電圧が印加される共通配線と、GND配線と
を有している。共通配線およびGND配線には交流電圧
が印加されないので、これらの配線がEMIの原因にな
ることはない。そのため、EMI対策用導電膜にこれら
の配線を形成することができる。
【0066】本実施形態では、アクティブマトリクス基
板上の配線とEMI対策用導電膜とが2層の電源配線を
形成するので、低抵抗化が達成される。EMI対策用導
電膜の幅を広く形成すれば、さらに低抵抗化をはかるこ
とができる。
【0067】以上、本発明の実施形態を説明してきた
が、実施形態1〜5以外にも、例えば絶縁膜としてカラ
ーフィルターやゲート絶縁膜を用いることも可能であ
る。
【0068】また、実施形態1〜5の表示装置は透過型
のアクティブマトリクス型液晶表示装置であるが、本発
明による表示装置は透過型アクティブマトリクス型液晶
表示装置に限られず、反射型、DUTY液晶、EL、プ
ラズマ表示装置でもよい。
【0069】
【発明の効果】以上のように、本発明による平面表示装
置では、簡単な構造によってEMIの発生を抑えること
ができる。また、絶縁膜が共通配線を保護するため、本
発明による平面表示装置は信頼性が高い。
【0070】また、導電膜をGND配線に接続すること
で、さらにEMIの抑制を抑えることができる。
【0071】本発明による平面表示装置の製造方法で
は、工程の増加を必要とせずにEMI対策ができ、コス
トアップが生じない。また、製造工程中においても共通
配線が保護されるので断線などがおこらず、良品率が向
上することにより、製造コストが安価となる。
【図面の簡単な説明】
【図1】本発明の実施形態1の液晶表示装置におけるア
クティブマトリクス基板の構成を示す平面図である。
【図2】図1の液晶表示装置のA−A’線断面図であ
る。
【図3】実施形態2の液晶表示装置を説明するための図
であり、図4のA−A’線の断面図である。
【図4】実施形態2の液晶表示装置を説明するための図
である。
【図5】実施形態3の液晶表示装置を説明するための図
であり、図1の液晶表示装置のA−A’線の断面図に相
当する図である。
【図6】実施形態4の液晶表示装置における駆動ドライ
バを説明するための図である。
【図7】従来の液晶表示装置におけるアクティブマトリ
クス基板の構成を示す平面図である。
【図8】図7の液晶表示装置のB−B’線断面図であ
る。
【図9】特開平6−37478号公報に開示されている
液晶駆動装置を示す図である。
【符号の説明】
1 表示領域 2 共通配線 3 走査配線(ゲート配線) 4 信号配線(ソース配線) 5 駆動用ドライバ 6 バンプ 7 ACF 8 外部入力端子 9 アクティブマトリクス基板 10 対向基板 11 絶縁膜 12 導電膜 51 表示領域 52 共通配線 53 走査配線(ゲート配線) 54 信号配線(ソース配線) 55 駆動用ドライバ 56 バンプ 57 ACF 58 外部入力端子 59 アクティブマトリクス基板 60 対向基板

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも複数の走査線と複数の信号線
    とが形成された表示領域と、該走査線および該信号線に
    信号を送る駆動用ドライバが設けられた駆動領域とを備
    えた平面表示装置であって、 該駆動用ドライバどうしを接続する共通配線または駆動
    用ドライバと外部入力端子とを結ぶ共通配線の少なくと
    も一方が絶縁膜によって覆われ、該絶縁膜上には導電膜
    が形成されている平面表示装置。
  2. 【請求項2】 前記導電膜と画素電極とが同一の膜をパ
    ターニングすることによって形成されている請求項1に
    記載の平面表示装置。
  3. 【請求項3】 前記絶縁膜は、前記表示領域において前
    記走査線または前記信号線を覆う層間絶縁膜と同一の膜
    から形成されている請求項1または2に記載の平面表示
    装置。
  4. 【請求項4】 前記導電膜がGND配線に接続されてい
    る請求項1に記載の平面表示装置。
  5. 【請求項5】 基板上に、走査配線を形成し、該走査配
    線上に絶縁膜を設け、該走査配線と交差するように信号
    配線を形成し、該走査配線と該信号配線とのそれぞれの
    交差部近傍にスイッチング素子を形成する工程と、 該基板上に駆動ドライバ用共通配線を設ける工程と、 該走査配線、該信号配線および該スイッチング素子の上
    部および該共通配線上に層間絶縁膜を形成した後、該層
    間絶縁膜をパターニングすることによって該共通配線を
    覆う絶縁膜を形成する工程と、 該層間絶縁膜に該層間絶縁膜を貫くコンタクトホールを
    形成する工程と、 該コンタクトホールを介して該スイッチング素子と接続
    される画素電極を該層間絶縁膜上に設けるとともに、該
    絶縁膜上に導電膜を形成する工程とを包含する平面表示
    装置の製造方法。
JP06354096A 1996-03-19 1996-03-19 平面表示装置 Expired - Fee Related JP3322556B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06354096A JP3322556B2 (ja) 1996-03-19 1996-03-19 平面表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06354096A JP3322556B2 (ja) 1996-03-19 1996-03-19 平面表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002111409A Division JP3558621B2 (ja) 2002-04-15 2002-04-15 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH09258251A true JPH09258251A (ja) 1997-10-03
JP3322556B2 JP3322556B2 (ja) 2002-09-09

Family

ID=13232163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06354096A Expired - Fee Related JP3322556B2 (ja) 1996-03-19 1996-03-19 平面表示装置

Country Status (1)

Country Link
JP (1) JP3322556B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023530A1 (fr) * 1997-10-31 1999-05-14 Seiko Epson Corporation Dispositif electro-optique et appareil electronique
JP2001109010A (ja) * 1999-10-06 2001-04-20 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP2006017981A (ja) * 2004-07-01 2006-01-19 Mitsubishi Electric Corp 液晶表示装置
KR100549158B1 (ko) * 2001-08-29 2006-02-03 가부시키가이샤 히타치세이사쿠쇼 화상 표시 장치
JP2006120826A (ja) * 2004-10-21 2006-05-11 Seiko Epson Corp 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
JP2010009059A (ja) * 2009-09-15 2010-01-14 Sharp Corp 液晶表示装置
JP2011070226A (ja) * 2010-12-24 2011-04-07 Sharp Corp 液晶表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10527896B2 (en) * 2017-12-08 2020-01-07 L3 Technologies, Inc. Chip on glass protection

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023530A1 (fr) * 1997-10-31 1999-05-14 Seiko Epson Corporation Dispositif electro-optique et appareil electronique
US6262702B1 (en) 1997-10-31 2001-07-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
US6483493B2 (en) 1997-10-31 2002-11-19 Seiko Epson Corporation Electro-optical apparatus and electronic device
JP2001109010A (ja) * 1999-10-06 2001-04-20 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
KR100549158B1 (ko) * 2001-08-29 2006-02-03 가부시키가이샤 히타치세이사쿠쇼 화상 표시 장치
JP2006017981A (ja) * 2004-07-01 2006-01-19 Mitsubishi Electric Corp 液晶表示装置
JP2006120826A (ja) * 2004-10-21 2006-05-11 Seiko Epson Corp 薄膜トランジスタの製造方法、電気光学装置、及び電子機器
JP2010009059A (ja) * 2009-09-15 2010-01-14 Sharp Corp 液晶表示装置
JP4713659B2 (ja) * 2009-09-15 2011-06-29 シャープ株式会社 液晶表示装置
JP2011070226A (ja) * 2010-12-24 2011-04-07 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
JP3322556B2 (ja) 2002-09-09

Similar Documents

Publication Publication Date Title
KR100763408B1 (ko) 액정 표시 장치
KR100283733B1 (ko) 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법
US6028652A (en) Array substrate for display device and manufacturing method thereof
KR0145280B1 (ko) 액티브매트릭스 액정표시장치
JP3317387B2 (ja) アクティブマトリクス基板およびその製造方法
JP2963529B2 (ja) アクティブマトリクス表示装置
JP3269787B2 (ja) 液晶表示装置
JPH1010548A (ja) アクティブマトリクス基板およびその製造方法
US20100109993A1 (en) Liquid crystal display and method of manufacturing the same
US20060181218A1 (en) Display apparatus and method of manufacturing the same
JPH08328040A (ja) アクティブマトリックス液晶ディスプレイデバイス
JPH11109385A (ja) 液晶表示装置
KR20040024666A (ko) 액정 표시 장치 및 이의 제조방법
KR20040086926A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JPH0990404A (ja) 透過型液晶表示装置およびその製造方法
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
JP3558621B2 (ja) 液晶表示装置
JP3322556B2 (ja) 平面表示装置
JPH06186578A (ja) 液晶表示装置
JPH10161142A (ja) 液晶表示装置
JP3307174B2 (ja) 液晶表示装置
JP3367821B2 (ja) アクティブマトリクス基板
JP2869238B2 (ja) アクティブマトリクス型液晶表示装置
JP3113480B2 (ja) 液晶表示装置
JP3218308B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100628

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110628

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120628

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130628

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04