JP2006120826A - 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 - Google Patents
薄膜トランジスタの製造方法、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2006120826A JP2006120826A JP2004306606A JP2004306606A JP2006120826A JP 2006120826 A JP2006120826 A JP 2006120826A JP 2004306606 A JP2004306606 A JP 2004306606A JP 2004306606 A JP2004306606 A JP 2004306606A JP 2006120826 A JP2006120826 A JP 2006120826A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bank
- layer
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 基板上に形成された半導体層と電極部材とを具備した薄膜トランジスタの製造方法であって、前記基板上に前記半導体層を形成した後に行われる前記電極部材を形成する工程が、液相法を用いて金属材料からなる前記電極部材を形成する工程であり、当該工程における前記電極部材の焼成温度が250℃以下であることを特徴とする薄膜トランジスタの製造方法。
【選択図】 なし
Description
この製造方法によれば、薄膜トランジスタを構成する電極部材を液相法を用いて形成するので、フォトリソグラフィ技術を用いて電極部材を形成する場合に比して材料の使用効率を高めることができ、薄膜トランジスタの製造コストを低減することができる。そして、半導体層形成後に液相法を用いて形成される電極部材の焼成温度を250℃以下としているので、半導体層において水素脱離が生じるのを効果的に防止することができ、前記水素脱離に起因するON抵抗の上昇やキャリア移動度の低下を防止できることから、動作信頼性に優れた薄膜トランジスタを製造することができる。
この製造方法によれば、前記電極部部材のうち下層に形成されたバリア層によって、基体層を構成する材料が、薄膜トランジスタの積層構造中の隣接層に対して拡散するのを防止することができ、薄膜トランジスタの性能低下や特性変化が生じるのを防止することができる。
この製造方法によれば、前記電極部材のうち上層に形成された被覆層によって、基体層を構成する材料が、薄膜トランジスタの積層構造中の隣接層に対して拡散するのを防止することができる。これにより、当該薄膜トランジスタとともに電子デバイスに実装される他の半導体素子等の誤動作や特性シフトを防止することができ、動作信頼性に優れた電子デバイスを構成し得る薄膜トランジスタを製造できるようになる。
図1は、本発明の電気光学装置の一実施の形態である液晶表示装置100を示す等価回路図である。本実施の形態の液晶表示装置において、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極19と当該画素電極19を制御するためのスイッチング素子であるTFT60とがそれぞれ形成されており、画像信号が供給されるデータ線(電極配線)16が当該TFT30のソースに電気的に接続されている。データ線16に書き込む画像信号S1、S2、…、Snは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線16に対してグループ毎に供給される。また、走査線(電極配線)18aがTFT60のゲートに電気的に接続されており、複数の走査線18aに対して走査信号G1、G2、…、Gmが所定のタイミングでパルス的に線順次で印加される。また、画素電極19はTFT60のドレインに電気的に接続されており、スイッチング素子であるTFT60を一定期間だけオンすることにより、データ線16から供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
上記構成のもとTFT60は、走査線18aを介して入力されるゲート信号により所定期間だけオン状態とされることで、データ線16を介して供給される画像信号を、所定のタイミングで液晶に対して書き込むスイッチング素子として機能するようになっている。
そして、ソース電極34が、基体層であるソース電極膜66上に被覆層である被覆金属膜68aを積層した構造を備える一方、ドレイン電極35が基体層であるドレイン電極膜67上に被覆層である被覆金属膜68aを積層した構造を備えていることで、前記被覆金属膜68aによって、上記電極膜66,67を構成するAg,Cu,Al等の金属材料が絶縁膜31cへ拡散するのを効果的に防止できるようになっている。なお、この被覆金属膜68aは、拡散が問題にならない場合には省略することができる。
また、ソース電極34及びドレイン電極35は、バリア金属膜61a上に、基体層であるソース電極膜66及びドレイン電極膜67をそれぞれ積層した構造を具備している。これにより、基体層である電極膜66,67を構成するAgやCu、Al等がN+シリコン層85やアモルファスシリコン層84に拡散するのを、上記バリア金属膜61aによって良好に防止することができ、前記拡散によってTFT60の動作不良や性能低下が生じるのを防止することができる。
次に、本発明の薄膜トランジスタの製造方法を含むTFTアレイ基板の製造方法について、その実施形態を図5から図11を参照しつつ説明する。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
まず、本製造方法の複数の工程で用いられる液滴吐出装置について説明する。本製造方法では、液滴吐出装置に備えられた液滴吐出ヘッドのノズルから導電性微粒子を含むインク(液体材料)を液滴状に吐出し、薄膜トランジスタを構成する各導電部材や電極を形成するものとしている。本実施形態で用いる液滴吐出装置としては、図5に示した構成のものを採用することができる。
液滴吐出装置IJは、液滴吐出ヘッド301と、X軸方向駆動軸304と、Y軸方向ガイド軸305と、制御装置CONTと、ステージ307と、クリーニング機構308と、基台309と、ヒータ315とを備えている。
ステージ307は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
Y軸方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ307は、Y軸方向駆動モータ303を備えている。Y軸方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ307をY軸方向に移動する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸305に沿って移動する。クリーニング機構308の移動も制御装置CONTにより制御される。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
図5(b)において、液体材料(インク;機能液)を収容する液体室321に隣接してピエゾ素子322が設置されている。液体室321には、液体材料を収容する材料タンクを含む液体材料供給系323を介して液体材料が供給される。ピエゾ素子322は駆動回路324に接続されており、この駆動回路324を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させて液体室321を弾性変形させる。そして、この弾性変形時の内容積の変化によってノズル325から液体材料が吐出されるようになっている。この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量を制御することができる。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度を制御することができる。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
ここで、本実施形態に係る製造方法で用いられる、液滴吐出ヘッド301からの吐出に好適なインク(液体材料)について説明する。
本実施形態で用いる導電部材形成用のインクは、導電性微粒子を分散媒に分散させた分散液、若しくはその前駆体からなるものである。導電性微粒子として、例えば金、銀、銅、パラジウム、ニオブ及びニッケル等を含有する金属微粒子の他、これらの前駆体、合金、酸化物、並びに導電性ポリマーやインジウム錫酸化物等の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は1nm〜0.1μm程度であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッド301のノズルに目詰まりが生じるおそれがあるだけでなく、得られる膜の緻密性が悪化する可能性がある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
以下、図6から図10を参照してTFTアレイ基板の各製造工程について説明する。図6から図10は、本実施形態の製造方法における一連の工程を示す断面工程図である。
本実施形態の製造方法は、ガラス基板上にバンクを形成し、このバンクに囲まれた領域に液滴吐出装置を用いた液滴吐出法により電極パターン及び配線パターンを形成することで薄膜トランジスタを作製し、TFTアレイ基板を製造する方法である。
まず、図6の各図に示すように、基体となるガラス基板P上を用意し、その一面側にバンク30を形成した後、バンク30に設けた開口部30aに対し所定のインクを滴下することで、開口部30a内にゲート電極80aを形成する。このゲート電極形成工程は、バンク形成工程と、撥液化処理工程と、第1電極層形成工程と、第2電極層形成工程と、焼成工程と、を含むものとなっている。
まず、ゲート電極80a(及び走査線18a)をガラス基板上に所定パターンで形成するために、図6(a)に示すように、ガラス基板P上に所定パターンの開口部30aを有するバンク30を形成する。バンク30は、基板面を平面的に区画する仕切部材であり、このバンクの形成にはフォトリソグラフィ法や印刷法等、任意の方法を用いることができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、ガラス基板P上に形成するバンクの高さに合わせてアクリル樹脂等の有機系感光性材料を塗布して感光性材料層を形成する。そして、形成したいバンク形状に合わせて感光性材料層に対して紫外線を照射することで、ゲート電極用の開口部30aを備えたバンク30を形成する。また、バンク30は、ポリシラザンを含む液体材料等を用いて形成した無機物の構造体であってもよい。
次に、バンク30に対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CF4プラズマ処理法)を採用することができる。CF4プラズマ処理の条件は、例えばプラズマパワーが50kW〜1000kW、4フッ化メタンガス流量が50ml/min〜100ml/min、プラズマ放電電極に対する基板搬送速度が0.5mm/sec〜1020mm/sec、基板温度が70℃〜90℃である。なお、処理ガスとしては、テトラフルオロメタン(四フッ化炭素)に限らず、他のフルオロカーボン系のガスを用いることもできる。
このような撥液化処理を行うことにより、バンク30には、これを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。
次に、図6(b)に示すように、開口部30aに対して、液滴吐出装置IJの液滴吐出ヘッド301から第1電極層形成用インク81aを滴下する。ここでは、導電性微粒子としてAg(銀)を用い、溶媒(分散媒)としてジエチレングリコールジエチルエールを用いたインク81aを吐出配置する。このとき、バンク30の表面には撥液性が付与されており、開口部30aの底面部の基板表面には親液性が付与されているので、吐出された液滴の一部がバンク30に載っても、バンク表面で弾かれて開口部30a内に滑り込むようになっている。
次に、図6(c)に示すように、液滴吐出装置による液滴吐出法を用いて、第2電極層形成用インク82aを、バンク30の開口部30aに配置する。ここでは、導電性微粒子としてNi(ニッケル)を用い、溶媒(分散媒)として水およびジエタノールアミンを用いたインク(液体材料)を吐出配置する。このとき、バンク30の表面には撥液性が付与されており、開口部30aの底面部の基板表面には親液性が付与されているので、吐出された液滴の一部がバンク30に載っても、バンク表面で弾かれて開口部30a内に滑り込むようになっている。ただし、開口部30aの内部に先に形成されている第1電極層81の表面は、本工程で滴下するインク82aに対して高い親和性を有しているとは限らないため、インク82aの滴下に先立って、第1電極層81上にインク82aの濡れ性を改善するための中間層を形成してもよい。この中間層は、インク82aを構成する分散媒の種類に応じて適宜選択されるが、本実施形態のようにインク82aが水系の分散媒を用いている場合には、例えば酸化チタンからなる中間層を形成しておけば、中間層表面で極めて良好な濡れ性が得られる。
吐出工程後の乾燥膜は、微粒子間の電気的接触を向上させるために、分散媒を完全に除去する必要がある。また、液中での分散性を向上させるために有機物などのコーティング剤が導電性微粒子の表面にコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
以上の工程により、吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換され、バンク30の開口部30aに第1電極層81と第2電極層82とを積層してなるゲート電極80aが形成される。また、図3に示したように、ゲート電極80aと一体の走査線18aも上記工程によってガラス基板P上に形成される。
次に、ゲート電極80a上に窒化珪素からなるゲート絶縁膜83を形成する。このゲート絶縁膜83は、例えばプラズマCVD法により全面成膜した後、フォトリソグラフィ法により適宜パターニングすることで形成することができる。CVD工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、TEOS(テトラエトキシシラン、Si(OC2H5)4)と酸素、ジシランとアンモニア等が好適で、形成するゲート絶縁膜83の膜厚は150nm〜400nm程度である。
次に、図7(a)に示す半導体層33をゲート絶縁膜83上に形成する。この半導体層33は、ゲート絶縁膜83を形成した基板Pの全面に、150nm〜250nm程度の膜厚のアモルファスシリコン膜と、膜厚50nm〜100nm程度のN+シリコン膜とをプラズマCVD法等により積層形成し、フォトリソグラフィ法により所定形状にパターニングすることで得られる。アモルファスシリコン膜の形成工程で用いる原料ガスとしては、ジシランやモノシランが好適である。続くN+シリコン膜の形成工程では、上記アモルファスシリコン膜の形成で用いた成膜装置に、N+シリコン層形成用の原料ガスを導入して成膜を行うことができる。
次に、半導体層33が形成されたガラス基板P上に、図4に示したソース電極34及びドレイン電極35を形成する。この電極形成工程は、バンク形成工程と、撥液化工程と、バリア金属膜形成工程と、電極膜形成工程と、被覆金属膜形成工程と、焼成工程と、を含むものである。
アモルファスシリコン層84、N+シリコン層85を形成したならば、ソース電極及びドレイン電極を形成するためのバンクをガラス基板P上に形成する。バンクの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、形成するバンクの高さに合わせてアクリル樹脂等を主体とする有機系感光性材料を塗布して感光性材料層を形成し、その後バンク形状に合わせて感光性材料層に対して紫外線を照射する。
続いて、各バンク部31a、31bに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CF4プラズマ処理法)を採用することができる。CF4プラズマ処理の条件は、バンク部31a、31bが先のバンク30と同様の材質であれば、バンク30に対するプラズマ処理の条件と同等でよい。このような撥液化処理を行うことにより、各バンク部31a、31bには、これを構成する樹脂中にフッ素基が導入され、高い撥液性が付与される。
次に、図7(c)に示すように、液滴吐出装置による液滴吐出法を用いて、図4に示したバリア金属膜61aを形成するためのインク(液体材料)61を第1バンク部31bと第2バンク部31aとに囲まれた領域に塗布する。ここでは、導電性微粒子としてNiを用い、溶媒(分散媒)として水およびジエタノールアミンを用いたインクを吐出する。
次に、図8(b)に示すように、液滴吐出装置IJによる液滴吐出法を用いて、電極膜形成用のインク65を上記バリア金属膜61a上に塗布する。ここでは、導電性微粒子として銀を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いたインクを吐出する。
次に、図9(a)に示すように、液滴吐出装置IJによる液滴吐出法を用いて、図4に示した被覆金属膜68aを形成するためのインク(液体材料)68を第1バンク部31bと第2バンク部31aとに囲まれた領域(ソース電極膜66及びドレイン電極膜67の上面)に塗布する。ここでは、導電性微粒子としてNiを用い、溶媒(分散媒)として水およびジエタノールアミンを用いたインクを吐出する。
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
本実施形態では、ソース電極34及びドレイン電極35の積層構造を構成する金属材料が、上述した金属材料とされていることで、この焼成工程における熱処理を250℃以下で行うことができるようになっている。すなわち、250℃以下の加熱であっても良好な導電性を具備した電極部材を形成することができるようになっている。これにより、半導体層33における水素脱離に起因して薄膜トランジスタにON抵抗の上昇やキャリア移動度の低下が生じるのを良好に防止することができ、形成される薄膜トランジスタの動作信頼性を維持できるようになっている。
次に、ガラス基板P上に設けられているバンクのうち、第1バンク部31bと第2バンク部31aとを選択除去する。この除去工程では、プラズマアッシングやオゾンアッシング等のアッシング処理により前記バンク部31a、31bを除去する。プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンクとを反応させ、バンクを気化させて除去する方法である。また、オゾンアッシングは、オゾン(O3)を分解して活性酸素とし、活性酸素とバンクとを反応させることでバンクを気化させて除去する方法である。このバンク除去工程により、図9(c)に示すように、ガラス基板P上に形成された薄膜トランジスタ(TFT)60を得ることができる。
次に、TFT60が形成されたガラス基板P上に、図4に示した画素電極19を形成する。この画素電極形成工程は、バンク形成工程と、撥液化処理工程と、液体材料配置工程と、焼成工程と、を含むものである。
次に、図10(a)に示すように、基板P上の所定位置に画素電極19を形成するためのバンクを形成する。このバンク31cは、図10に示すようにTFT60を部分的に覆って形成され、平面的には図4に示した各画素電極19を取り囲む略格子状に形成される。バンクの形成はフォトリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、フォトリソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、形成するバンクの高さに合わせてアクリル樹脂等を主体とする有機系感光性材料を塗布して感光性材料層を形成し、その後バンク形状に合わせて感光性材料層に対して紫外線を照射する。
ここでは、TFT60の構成部材のうち、ドレイン電極35が、バンク31cに囲まれる領域内に突出するようにバンク31cをパターン形成する。またこのバンク31cのパターニングにおいて、基板P上に既設のドレイン電極35の表面部分には被覆金属膜68aが形成されているので、エッチング液が電極膜66,67に進入してこれらを侵食するのを防止することができる。
続いて、バンク31cに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、先に述べた撥液化処理と同様の処理方法を用いることができる。
なお、バンク31cに対する撥液化処理により、先に行われた残渣処理により親液化されたゲート絶縁膜83の表面に多少は影響があるものの、ゲート絶縁膜83には撥液化処理によるフッ素基の導入が起こりにくいため、その親液性(濡れ性)を損なうことはない。また、バンク31cを、撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成している場合には撥液処理を省略することができる。
次に、図10(b)に示すように、液滴吐出装置IJによる液滴吐出法を用いて、画素電極を形成するためのインク(液体材料)をバンク31cに囲まれた領域に塗布する。ここでは、ITO、IZO、FTO等の透光性導電材料の微粒子を溶媒(分散媒)に分散させたインクを吐出するが、本実施形態では特に、焼成温度250℃以下でも良好な透光性と導電性を得られる透光性導電膜形成用の液体材料が用いられる。このような液体材料としては、ITO微粒子とシリコン有機化合物とを含む液体材料や、ITO微粒子とインジウム有機化合物と錫有機化合物とを含む液体材料を例示することができる。これらの液体材料を用いることで、ITO微粒子同士が前記金属有機化合物から生成したSiO2やITOのマトリクスで強固に接着された構造の透光性導電膜を形成することができ、焼成温度が低温であってもITO微粒子が緻密に配置され、微粒子間で良好な導電性が得られる透光性導電膜を形成することができる。
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
本実施形態では、画素電極19を形成するための液体材料が、上述した構成の液体材料とされていることで、この焼成工程における熱処理を250℃以下で行うことができるようになっている。これにより、半導体層33における水素脱離に起因して薄膜トランジスタにON抵抗の上昇やキャリア移動度の低下が生じるのを良好に防止することができ、形成される薄膜トランジスタの動作信頼性を維持できるようになっている。
図12は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、本発明の液晶表示装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上記各実施の形態の電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、映像モニタ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができる。このような電子機器は、安価でありながら信頼性に優れたものとなる。
Claims (7)
- 基板上に形成された半導体層と電極部材とを具備した薄膜トランジスタの製造方法であって、
前記基板上に半導体層を形成した後に行われる前記電極部材を形成する工程が、液相法を用いて金属材料からなる前記電極部材を形成する工程であり、当該工程における前記電極部材の焼成温度が250℃以下であることを特徴とする薄膜トランジスタの製造方法。 - 前記基板上に前記電極部材を形成する工程が、前記電極部材の形成領域を取り囲むバンクを液相法により形成する工程を含んでおり、当該工程における前記バンクの硬化温度が250℃以下であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 前記電極部材を形成する工程が、前記基板上に、液相法を用いて金属材料からなるバリア層を形成する工程と、該バリア層上に液相法を用いて金属材料からなる基体層を形成する工程とを含んでおり、
前記バリア層を、Ni,Ti,W,Mnから選ばれる1種又は2種以上の金属材料を用いて形成することを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法。 - 前記電極部材を形成する工程が、前記基板上に、液相法を用いて金属材料からなる基体層を形成する工程と、該基体層上に液相法を用いて金属材料からなる被覆層を形成する工程とを含んでおり、
前記被覆層を、Ni,Ti,W,Mnから選ばれる1種又は2種以上の金属材料を用いて形成することを特徴とする請求項1から3のいずれか1項に記載の薄膜トランジスタの製造方法。 - 前記基体層を、Ag,Cu,Alから選ばれる1種又は2種以上の金属材料を用いて形成することを特徴とする請求項1から4のいずれか1項に記載の薄膜トランジスタの製造方法。
- 請求項1から5のいずれか1項に記載の製造方法により得られた薄膜トランジスタを具備したことを特徴とする電気光学装置。
- 請求項6に記載の電気光学装置を具備したことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004306606A JP4892822B2 (ja) | 2004-10-21 | 2004-10-21 | 電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004306606A JP4892822B2 (ja) | 2004-10-21 | 2004-10-21 | 電気光学装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006120826A true JP2006120826A (ja) | 2006-05-11 |
JP4892822B2 JP4892822B2 (ja) | 2012-03-07 |
Family
ID=36538430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004306606A Expired - Fee Related JP4892822B2 (ja) | 2004-10-21 | 2004-10-21 | 電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4892822B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09258251A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 平面表示装置とその製造方法 |
JPH1124101A (ja) * | 1997-07-01 | 1999-01-29 | Matsushita Electric Ind Co Ltd | アクティブ素子アレイ基板およびその製造方法 |
JP2000196092A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 積層金属配線及び薄膜トランジスタ基板、並びにそれらの製造方法 |
JP2003098548A (ja) * | 2001-09-26 | 2003-04-03 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
JP2003197612A (ja) * | 2001-12-21 | 2003-07-11 | Seiko Epson Corp | 電子素子の製造方法、回路基板の製造方法、電子装置の製造方法、電気光学装置とその製造方法、電子機器、及びパターニング装置 |
JP2004095896A (ja) * | 2002-08-30 | 2004-03-25 | Sharp Corp | パターン形成基材およびパターン形成方法 |
WO2004070819A1 (ja) * | 2003-02-05 | 2004-08-19 | Semiconductor Energy Laboratory Co., Ltd. | 表示装置の製造方法 |
JP2004247704A (ja) * | 2002-08-30 | 2004-09-02 | Sharp Corp | Tftアレイ基板、液晶表示装置、tftアレイ基板の製造方法および液晶表示装置の製造方法、並びに電子装置 |
-
2004
- 2004-10-21 JP JP2004306606A patent/JP4892822B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09258251A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 平面表示装置とその製造方法 |
JPH1124101A (ja) * | 1997-07-01 | 1999-01-29 | Matsushita Electric Ind Co Ltd | アクティブ素子アレイ基板およびその製造方法 |
JP2000196092A (ja) * | 1998-12-25 | 2000-07-14 | Fujitsu Ltd | 積層金属配線及び薄膜トランジスタ基板、並びにそれらの製造方法 |
JP2003098548A (ja) * | 2001-09-26 | 2003-04-03 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
JP2003197612A (ja) * | 2001-12-21 | 2003-07-11 | Seiko Epson Corp | 電子素子の製造方法、回路基板の製造方法、電子装置の製造方法、電気光学装置とその製造方法、電子機器、及びパターニング装置 |
JP2004095896A (ja) * | 2002-08-30 | 2004-03-25 | Sharp Corp | パターン形成基材およびパターン形成方法 |
JP2004247704A (ja) * | 2002-08-30 | 2004-09-02 | Sharp Corp | Tftアレイ基板、液晶表示装置、tftアレイ基板の製造方法および液晶表示装置の製造方法、並びに電子装置 |
WO2004070819A1 (ja) * | 2003-02-05 | 2004-08-19 | Semiconductor Energy Laboratory Co., Ltd. | 表示装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4892822B2 (ja) | 2012-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100726273B1 (ko) | 박막트랜지스터, 전기 광학 장치, 및 전자 기기 | |
US7567309B2 (en) | Pixel electrodes and switching elements formed on same substrate in openings of insulating film formed on the substrate | |
JP4254743B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4200983B2 (ja) | 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器 | |
US7799407B2 (en) | Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus | |
JP4438685B2 (ja) | 透明導電膜とその形成方法、電気光学装置、及び電子機器 | |
EP1726988B1 (en) | Pixel electrode, method for forming the same, electrooptical device, and electronic apparatus | |
JP2007142022A (ja) | 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器 | |
JP2007115743A (ja) | パターン形成方法、薄膜トランジスタ、及び電子機器 | |
JP4424304B2 (ja) | ディスプレイの製造方法、ディスプレイおよび電子機器 | |
JP4892822B2 (ja) | 電気光学装置の製造方法 | |
JP2006142147A (ja) | 液滴吐出装置の整備方法、液滴吐出装置、電気光学装置、並びに電子機器 | |
JP4729975B2 (ja) | 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 | |
JP2006140316A (ja) | 導電膜の形成方法、薄膜トランジスタの製造方法、電気光学装置、及び電子機器 | |
JP2006319161A (ja) | 薄膜トランジスタの製造方法、電気光学装置、及び電子機器 | |
JP2007116050A (ja) | パターン形成方法、薄膜トランジスタ、及び電子機器 | |
JP2007115742A (ja) | パターン形成方法、電子デバイス、及び電子機器 | |
JP2007243114A (ja) | 薄膜パターン形成方法及びデバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2004335852A (ja) | 線パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2007115741A (ja) | パターン形成方法、薄膜トランジスタ、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |