JP4200983B2 - 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器 - Google Patents
膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP4200983B2 JP4200983B2 JP2005150586A JP2005150586A JP4200983B2 JP 4200983 B2 JP4200983 B2 JP 4200983B2 JP 2005150586 A JP2005150586 A JP 2005150586A JP 2005150586 A JP2005150586 A JP 2005150586A JP 4200983 B2 JP4200983 B2 JP 4200983B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- film pattern
- substrate
- forming
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
Description
アクティブマトリクス基板は、基板上に前記各薄膜トランジスタに導通するソース配線とゲート配線とが、互いが格子状に配置され、通常ソース配線とゲート配線とが層間絶縁膜等を介して異なる面上に形成された構造になっている。
そして、前記ソース配線、及びゲート配線は、金属材料から形成されていることから、金属イオンが拡散することで、電流のリークが発生しトランジスタが良好に動作しなくなってしまうおそれがある。そこで、前記ソース配線、及びゲート配線を構成する金属材料に対し導電性の低いNi等から構成されるキャップ層を各配線上に積層することで、上述した金属イオンの拡散を防止した技術もある。
一方、層間絶縁膜を介して積層構造によって形成されるゲート配線、及びソース配線を有するアクティブマトリクス基板に対し、ゲート配線、及びソース配線を同一面上に同じ製造工程によって形成することにより、配線の形成工程の簡略化を図ったアクティブマトリクス基板も考えられる。このアクティブマトリクス基板は、ゲート配線とソース配線とが交差する交差部において、例えばソース配線がゲート配線により分断された状態に形成されている。また、前記アクティブマトリクス基板には、分断されたソース配線間を接続するための導電部(導電膜)が形成されている。
さらに、上述した金属イオンの拡散を防止するキャップ層を備え、かつ分断されたソース配線(膜パターン)構造を有したアクティブマトリクス基板が考えられる。
しかし、このように分断されたソース配線間を接続する導電部を形成する際に、上述したようにキャップ層を除去する工程が必要になると、ソース配線の形成工程の簡略化が難しくなり、生産性の向上を妨げる一因となってしまう。
このように、キャップ層に覆われた構造を有し、分断された膜パターン間を接続する際に、本発明を採用することで、導電膜を形成する所定の位置におけるキャップ層を除去する工程を無くすことにより、膜パターンを形成する工程の簡略化を図ることができ、膜パターンの生産性が向上する。
このようにすれば、例えばパターン形成領域にキャップ層を配置する際、バンク上に残された撥液性によって、キャップ層となる機能液がバンク上に乗った場合にも、前記パターン形成領域内に確実に落とし込むことができる。
このようにすれば、バンクの形成材料が、固形分としてポリシラザン、ポリシランまたはポリシロキサン液のいずれかを主成分としているので、有機材料からなるバンクに比べて耐熱性が高くなり、特に該バンク間に配置された機能液を焼成して膜パターンとする場合に好適となる。
基板上を撥液化する処理として、プラズマ処理を行った場合、下地となる第1の膜パターン、及び第2の膜パターンにプラズマによるダメージを与えてしまう。そこで、例えばフルオロアルキルシランを基板の全面に吸着させることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向されて自己組織化膜が形成され、膜の表面に均一な撥液性が付与されるようになる。このように、自己組織化膜を形成することにより撥液処理を行っているので、第1の膜パターン、及び第2の膜パターンに与えるダメージを軽減できる。
本発明のアクティブマトリクス基板によれば、ソース配線を基板上に分断した状態に形成することで、ゲート配線とソース配線とを基板の同一面上に形成した構造を取ることができる。このとき、上述したように、薄膜トランジスタに導通する、分断された配線間を導電膜によって接続されたソース配線を形成する工程を簡略化できるので、アクティブマトリクス基板自体の生産性を向上させることができる。
本発明の電気光学装置によれば、生産性の高いアクティブマトリクス基板を備えたことで、電気光学装置自体の生産性も向上し、コストの低減を図ることができる。
本発明の電子機器によれば、上述したように生産性が高く、コストの低減が図られた電気光学装置を備えているので、これを備えた電子機器自体も生産性が高く、低コストなものとなる。
このアクティブマトリックス基板20は、基板P上に格子状に配線された複数のゲート配線40とソース配線42とを備えている。そして、前記ゲート配線40と略平行するようにして容量線46が基板P上に形成されている。なお、ゲート配線40、ソース配線42、及び容量線46は、アクティブマトリクス基板20の同一面上に形成されたものとなっている。
また、後述する製造工程により、前記ゲート配線40、前記ソース配線42、及び前記容量線46上をそれぞれ覆うようにして金属保護層(キャップ層)が形成されているが、図1中においては、その図示を省略することとする。
そして、ゲート配線40とソース配線42に囲まれた領域には、画素電極45が配置され、ドレイン電極44を介してTFT30に接続している。
ところで、本実施形態では、前記ゲート配線40、ソース配線42、及び容量線46を構成する配線パターン用インク(機能液)と、これら配線上に形成する金属保護層を構成する金属保護層形成材料(機能液)とを配置する方法として、液滴吐出法(インクジェット法)を用いている。このように、液滴吐出法を用いることにより、スピンコート法などの他の塗布技術に比べて、液体材料の消費に無駄が少なく、基板上に配置する機能液の量や位置の制御を行ないやすいという利点がある。
図2は、液滴吐出装置IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッド301と、X軸方向駆動軸4と、Y軸方向ガイド軸305と、制御装置CONTと、ステージ307と、クリーニング機構308と、基台309と、ヒータ315とを備えている。
ステージ307は、この液滴吐出装置IJにより配線パターン用インク(機能液)が配置される基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。なお、この基板Pは、アクティブマトリクス基板20を構成するためのものである。
Y軸方向ガイド軸305は、基台309に対して動かないように固定されている。ステージ7は、Y軸方向駆動モータ3を備えている。Y軸方向駆動モータ303はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ7をY軸方向に移動する。
クリーニング機構308は、液滴吐出ヘッド301をクリーニングするものである。クリーニング機構308には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸305に沿って移動する。クリーニング機構308の移動も制御装置CONTにより制御される。
ヒータ315は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に配置された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ315の電源の投入及び遮断も制御装置CONTにより制御される。
図3において、液体材料(配線パターン用インク、機能液)を収容する液体室21に隣接してピエゾ素子322が設置されている。液体室312には、液体材料を収容する材料タンクを含む液体材料供給系323を介して液体材料が供給される。ピエゾ素子322は駆動回路24に接続されており、この駆動回路24を介してピエゾ素子322に電圧を印加し、ピエゾ素子322を変形させることにより、液体室312が変形し、吐出ノズル325から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子322の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子322の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
図4、図5は、ソース配線、ゲート配線の形成工程を説明する図である。なお、図4(b),図5(b)は、それぞれ図4(a),図5(a)におけるA−A’線に沿う断面図である。
ここで、前記基板Pとしては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板等の各種材料を適宜採用できる。また、これら各種の素材基板の表面に、半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものを用いることもできる。
図4(a)に示すように、洗浄した基板Pの上面に、ゲート配線形成領域(第1のパターン形成領域)52と、ソース配線形成領域(第2のパターン形成領域)55と、容量線形成領域(第1のパターン形成領域)53と、前記ゲート配線形成領域52に接続して形成されるゲート電極形成領域54と、前記ソース配線形成領域55とを含んだパターン形成領域を区画するバンク51をフォトリソグラフィ法に基づいて形成する。
本実施形態では、配線パターン用インクとして、上述した導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒(分散媒)に分散した溶液からなるものを用いた。導電性微粒子としては、例えば、金、銀、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
なお、本実施形態では、ゲート配線40、ソース配線42、及びゲート電極41等の各配線を1層の膜パターンから形成しているが、例えば2層以上の異なる材料を積層することで高機能な特性を付加した配線パターンを形成するようにしてもよい。
前記ゲート配線40、ゲート電極41、ソース配線42の各上面を覆う金属保護層(キャップ層)を形成するに際して、図5(c)に示すように、前記ゲート配線40、ゲート電極41、ソース配線42、及び容量線46のそれぞれの上面と、バンク51の上面とを含んだ基板Pの全面に対して撥液処理を施す。
そこで、本実施形態においては、基板Pの全面に対する撥液処理として、自己組織化膜を形成する方法を採用している。
ここで、自己組織化膜とは、基板の下地層等の構成原子と反応可能な結合性官能基とそれ以外の直鎖分子とからなり、直鎖分子の相互作用により極めて高い配向性を有する化合物を、配向させて形成された膜である。この自己組織化膜は、単分子を配向させて形成されているので、極めて膜厚を薄くすることができ、しかも、分子レベルで均一な膜となる。すなわち、膜の表面に同じ分子が位置するため、膜の表面に均一でしかも優れた撥液性を付与することができる。
自己組織化膜を形成する化合物としては、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリクロロシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下「FAS」という)を例示できる。これらの化合物は、単独で使用してもよく、2種以上を組み合わせて使用してもよい。なお、FASを用いることにより基板Pの全面に図6(a)中、2点鎖線で示される密着性の高い撥液膜Fが形成される。
このようにして自己組織化膜形成法によって、図6(a)に示すように、基板Pの全面を撥液化した後、前記ゲート配線40、及び容量線46により分断された状態に形成されたソース配線42のそれぞれの上面の所定の位置に選択的に撥液性を保持したまま、前記基板P上の撥液性を低下させる。ここで、所定の位置とは、後述する工程により、分断されたソース配線42間を接続する導電層49が設けられる位置を意味している。以下、この所定の位置を導電層接続部37として説明する。上述したように基板Pの全面にはFASにより形成された撥液膜Fによって撥液性が付与された状態となっているので、前記導電層接続部37に撥液性を選択的に残すために、図6(b)に示すように、前記導電層接続部37に照射される紫外線を遮断する形状を有したマスクMを用いる。そして、例えば波長170〜400nmの紫外光を基板P上に照射している。
また、マスクMとして、例えばハーフトーンマスクを用いることで、バンク51上に照射される紫外線に対して、前記導電層接続部37以外のソース配線42部分、ゲート配線40、容量線46、及びドレイン電極41上に照射される紫外線量を増やし、撥液性の強さを所望の状態になるように調節できる。
このようにすれば、ばパターン形成領域57に金属保護層を配置する際、バンク51上面に残された撥液性によって、金属保護層形成材料がバンク上に乗った場合でも、前記パターン形成領域57内に確実に落とし込むことができる。
図7は、前記ソース配線42、及び前記ゲート配線40に金属保護層層(キャップ層)42を積層する工程を説明する図である。なお、図7(a),(b)は、それぞれ図4(a)におけるA−A’線に沿う断面形状と同じ基板Pを示す図であり、図7(c)は、金属保護層42を形成後における基板Pの平面図である。
まず、図7(a)に示すように、前記液滴吐出装置IJを用いて、金属保護層形成材料47aを、各配線40,41,42,46上に配置する。ここでは、前記金属保護層形成材料47aとしては、導電性微粒子としてNi(ニッケル)を用い、溶媒(分散媒)として水、及びジエタノールアミンを用いたものを吐出配置する。なお、導電性微粒子としては、Ni以外のTiやW、Mn、あるいはこれらの金属を主成分とする合金を用いてもよい。
このとき、バンク51の上面には上述したように、少なくとも金属保護層形成材料47aを弾く程度の撥液性が付与されていることから、各配線40,41,42,46が形成されているパターン形成領域57内に良好に落とし込まれるようになる。
また、各配線40,41,42,46の表面上の撥液性は、金属保護層形成材料47aが濡れ拡がる程度となっているが、後述する工程で導電層が接続されるソース配線42の各導電層接続部37には、前述したように撥液膜Fが形成されているため、金属保護層形成材料47を弾き、この導電層接続部37上に金属保護層47が積層されることがない。
以上の工程により、吐出工程後の乾燥膜は微粒子間の密着性が確保され、図7(b),(c)に示すように、撥液膜Fが形成されていない領域、すなわち、導電層接続部37以外のソース配線42、ゲート配線40、容量線46上に金属保護層47が形成される。
このようにゲート配線40、ソース配線42、容量線46を金属保護層47で覆うことにより、金属イオンの拡散を防止することで、これら配線40,42,46に導通するTFTを良好に動作させることができるようになる。
本発明における膜パターンの形成方法では、導電膜を形成するソース配線42の導電層接続部37に選択的に撥液性を残すことで、この部分に予め金属保護層47が形成されないようにしている。よって、後述する導電層を形成する際に、この導電層接続部37における金属保護層47を除去する工程を簡略化することができる。このように、分断された状態に形成されたソース配線42間を導電膜によって接続する際、導電層接続部37の金属保護層47を除去することなく、直接ソース配線42間を導電膜によって導通させることができる。
続いて、図8に示すようにして、上記工程で形成されたゲート配線40、分断された状態のソース配線42等の膜パターン上に新たに配線層を形成する。ここで、バンク51の表面の親液性が十分でないと、バンク51の表面に直接ソース電極等を形成する場合、電極形成用の機能液がバンク51によってはじかれて、良好な膜パターンを形成することができない。そこで、ソース電極等を形成する前に予め下地となるバンク51の表面の撥液性を紫外線照射等により低下させて、十分な親液性が付与された状態にしておく。
このとき、金属保護層47が形成されていないソース配線42は、バンク51に対して凹部形状となっている。このとき、絶縁膜31は、前記凹部の内壁面に沿って形成されることで、その上面は厳密には平坦面とはならないが、本実施形態では、説明を簡略化するために、CVD法の条件を適宜調節することにより、この絶縁膜31が凹部形状を埋め込んだ状態に形成され、基板P上を平坦化するものとする。具体的には、図8に示すように、絶縁膜31として窒化シリコン膜を用い、この絶縁膜によって平坦化された面上に、活性層32としてのアモルファスシリコン膜、コンタクト層33としてのn+型シリコン膜を原料ガスやプラズマ条件を変化させることによりプラズマCVD法等によって連続して成膜する。
これにより、図10に示すように、レジスト58(58a,58b,58c)を配置した領域以外から、コンタクト層33、活性層32、絶縁膜31が取り除かれる。一方、レジスト58が配置された所定位置には、絶縁膜31と半導体膜(コンタクト層33,活性層32)からなる積層部35が形成される。このとき、図10に示すように、前述した金属保護層47が形成されていない導電層接続部37が露出した状態となる。
そして、図11(a)〜(c)に示すように、コンタクト層33を保護する保護膜60として窒化シリコン膜を基板Pの全面に成膜する。
図12〜図15は、画素電極等の形成工程を説明する図である。なお、図12(b)〜図15(b)は、それぞれ図12(a)〜図15(a)におけるA−A’線に沿う断面図であり、図12(c)〜図15(c)は、それぞれ図12(a)〜図15(a)におけるB−B’線に沿う断面図である。なお、図12(c)〜図15(c)においては、容量線46によって分断されたソース配線42の導電層接続部37を示しているが、ゲート線40によって分断されたソース配線42の導電層接続部37についても同一の構造を有しており、その図示を省略することとする。
ソース電極43、ドレイン電極44、及び導電層49は、ゲート配線40やソース配線42を形成したのと同じ材料によって形成することができる。画素電極45は、透明性が必要であることから、ITO(Indium Tin Oxide:インジウムスズ酸化物)等の透光性材料によって形成することが望ましい。これらの形成には、前記ゲート配線40、ソース配線42等を形成した工程と同様に、液滴吐出法が用いられる。
このバンク61を構成する材料としては、例えば、前記バンク51と同様に、ポリシラザンを主成分とする無機質の材料を用いても良いし、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料等を用いてもよい。インクを良好に配置するために、バンク61の表面は撥液性を有していることが望ましい。そこで、バンク61としては、素材自体に予め撥液成分(フッ素基等)を充填した材料を用いるようにしてもよい。
このとき、導電層接続部37には金属保護層47が形成されていないので、前記バンク61から露出した保護膜60をエッチングした後に、金属保護層47を除去するための別のエッチング工程を行うことなく、開口部62内にソース配線42を露出させることができる。よって、分断されたソース配線42間を導通させる工程を簡略化することができる。
なお、図中では、ソース電極43やドレイン電極44を単層膜としたが、これらの電極は複数の層からなる積層膜としてもよい。これらの層は、材料配置工程と中間乾燥工程を繰り返すことにより、順次形成することができる。
このようにして、基板P上には、図14(a)〜(c)に示すように、分断されたソース配線42を連結する導電層49、ソース電極43、ドレイン電極44が形成される。
このように、本実施形態では、上述したように、上層側の配線層(ソース電極43,ドレイン電極44,画素電極45)を形成する前に下地となるバンク51の表面を親液化しているので、バンク51と配線となるインク(機能液)との濡れ性が向上し、均一な配線パターンを形成することができる。
なお、図示しないが、ゲート配線40によって分断されていたソース配線42についても、同様に導電層49によって導通された状態となっている。したがって、ソース配線42は、導電層49により、連続した膜パターンとして機能することとなる。
このようにして、基板P上には、図15(a)〜(c)に示すように、ドレイン電極44と導通する画素電極45が形成される。
以上の工程を経ることにより、アクティブマトリックス基板20が製造される。
このように、導電層接続部37には金属保護層47が積層されていないので、導電膜39によって分断されたソース配線42間を接続する際に、ソース配線42間を導通する際の金属保護層47のエッチングによる除去工程を無くすことにより、ソース配線42を形成する工程の簡略化を図ることができ、このソース配線42に導通するTFT30を有したアクティブマトリクス基板の生産性を向上できる。
次に、上述した製造工程により得られたアクティブマトリックス基板20を備えた電気光学装置の一例である液晶表示装置100について説明する。
図16は、液晶表示装置100を対向基板側から見た平面図であり、図17は、図16のH−H’線に沿う断面図である。
なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板110の上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape Automated Bonding)基板とTFTアレイ基板110の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。
なお、液晶表示装置100においては、使用する液晶150の種類、すなわち、TN(Twisted Nematic)モード、C−TN法、VA方式、IPS方式モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板120において、TFTアレイ基板110の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
このように、前記アクティブマトリックス基板20を液晶表示装置100に用いた場合には、画像表示領域には複数の画素100aがマトリクス状に構成されている。これらの画素100aの各々には、画素スイッチング用のTFT30が形成されており、画素信号S1、S2、…、Snを供給するソース配線42がソース電極43を介してTFT30のソースに電気的に接続されている。ソース配線42に供給する画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のソース配線42同士に対して、グループ毎に供給するようにしてもよい。
また、TFT30のゲートには、ゲート配線40がゲート電極41を介して電気的に接続されている。そして、所定のタイミングで、ゲート配線40にパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、容量線46によって、画素電極45と対向電極121との間に形成される液晶容量と並列に蓄積容量48が付加されている。ここで、前記容量線46によってソース配線42が分断された構造を適応してもよい。例えば、画素電極45の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量48により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
更に、アクティブマトリックス基板20は、PDP(プラズマディスプレイパネル)や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
本発明の液晶表示装置100によれば、TFT30に導通する、分断された状態に形成されるソース配線42を形成する工程を簡略化できるので、アクティブマトリクス基板自体の生産性を向上させることができる。生産性の高いアクティブマトリクス基板20を備えたことで、液晶表示装置100自体の生産性も向上し、コストの低減を図ることができる。
次に、本発明の電子機器の具体例について説明する。
図19は、携帯電話の一例を示した斜視図である。図19において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図19に示す携帯電話600は、上述したように生産性が高く、コストの低減が図られた電気光学装置を備えているので、これを備えた電子機器自体も生産性が高く、低コストなものとなる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
Claims (7)
- 基板上に設けられた、バンクにより区画されたパターン形成領域に、機能液を配置して膜パターンを形成する方法において、
前記基板上に、第1のパターン形成領域と、該第1のパターン形成領域に交差し、該交差部において分断された第2のパターン形成領域とを備えるパターン形成領域を区画するバンクを形成する工程と、
前記第1のパターン形成領域に機能液を配置することで第1の膜パターンとし、前記第2のパターン形成領域に機能液を配置することで第2の膜パターンとする工程と、
前記第1の膜パターン、前記第2の膜パターン、及び前記バンクを含む基板の全面に撥液処理を施す工程と、
その後、分断した状態に形成された前記第2の膜パターンのそれぞれの所定の位置の撥液性を選択的に保持させたまま、前記基板上の撥液性を低下させる工程と、
撥液性を低下させた後、前記第1の膜パターン、及び前記第2の膜パターン上にキャップ層を積層する工程と、
前記キャップ層を積層した後、分断した状態に形成された第2の膜パターンのそれぞれの所定の位置における撥液性を除去する工程と、
前記各所定の位置間に導電膜を形成し、分断した状態に形成された第2の膜パターンを電気的に接続させる工程と、
を備えたことを特徴とする膜パターンの形成方法。 - 前記バンク上面における低下された撥液性は、少なくともバンク上に配置されたキャップ層となる機能液を弾く程度の強さとなっていることを特徴とする請求項1に記載の膜パターンの形成方法。
- 前記バンクの形成材料は、固形分としてポリシラザン、ポリシランまたはポリシロキサンのいずれかを主成分とする無機質の材料からなることを特徴とする請求項1又は2に記載の膜パターンの形成方法。
- 前記第1の膜パターン、前記第2の膜パターン、及び前記バンクを含む基板の全面に自己組織化膜を形成することにより撥液処理を行うことを特徴とする請求項1〜3のいずれか一項に記載の膜パターンの形成方法。
- 請求項1〜4のいずれか一項に記載の膜パターンの形成方法によって形成される、第1の膜パターンを薄膜トランジスタに導通するゲート配線とし、第2の膜パターンを薄膜トランジスタに導通するソース配線として備えたことを特徴とするアクティブマトリクス基板。
- 請求項5に記載のアクティブマトリクス基板を備えることを特徴とする電気光学装置。
- 請求項6に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150586A JP4200983B2 (ja) | 2005-05-24 | 2005-05-24 | 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器 |
TW095117765A TWI304650B (en) | 2005-05-24 | 2006-05-19 | Method of forming film pattern, active matrix substrate, electro-optic device, and electronic apparatus |
KR1020060045630A KR100723590B1 (ko) | 2005-05-24 | 2006-05-22 | 막 패턴의 형성 방법, 액티브 매트릭스 기판, 전기 광학장치, 및 전자 기기 |
CNB2006100848660A CN100420002C (zh) | 2005-05-24 | 2006-05-23 | 膜图案的形成法、有源矩阵基板、电光装置、电子仪器 |
US11/419,830 US7371698B2 (en) | 2005-05-24 | 2006-05-23 | Method of forming film pattern, active matrix substrate, electro-optic device, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005150586A JP4200983B2 (ja) | 2005-05-24 | 2005-05-24 | 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006332158A JP2006332158A (ja) | 2006-12-07 |
JP4200983B2 true JP4200983B2 (ja) | 2008-12-24 |
Family
ID=37443855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005150586A Expired - Fee Related JP4200983B2 (ja) | 2005-05-24 | 2005-05-24 | 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7371698B2 (ja) |
JP (1) | JP4200983B2 (ja) |
KR (1) | KR100723590B1 (ja) |
CN (1) | CN100420002C (ja) |
TW (1) | TWI304650B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007145103A1 (en) * | 2006-06-14 | 2007-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7877895B2 (en) * | 2006-06-26 | 2011-02-01 | Tokyo Electron Limited | Substrate processing apparatus |
JP4380713B2 (ja) * | 2007-03-01 | 2009-12-09 | セイコーエプソン株式会社 | 液体噴射ヘッドユニットの製造方法 |
US7824939B2 (en) * | 2007-10-23 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device comprising separated and electrically connected source wiring layers |
KR101079519B1 (ko) * | 2009-12-21 | 2011-11-03 | 성균관대학교산학협력단 | 유기 박막 트랜지스터 및 그 제조방법 |
DE102011080620B4 (de) * | 2011-08-08 | 2014-06-05 | Siemens Aktiengesellschaft | Verfahren für die Beschichtung eines Isolationsbauteils und Isolationsbauteil sowie elektrisch leitfähiges Heizkabel |
KR20140033671A (ko) * | 2012-09-10 | 2014-03-19 | 삼성디스플레이 주식회사 | 유기발광 표시장치 및 그 제조 방법 |
US9741918B2 (en) | 2013-10-07 | 2017-08-22 | Hypres, Inc. | Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit |
CN104659287B (zh) * | 2015-03-12 | 2017-05-31 | 京东方科技集团股份有限公司 | 像素界定层及制备方法、显示基板及制备方法、显示装置 |
US20230276685A9 (en) * | 2016-08-26 | 2023-08-31 | Najing Technology Corporation Limited | Manufacturing method for light emitting device, light emitting device, and hybrid light emitting device |
EP3610513B1 (en) * | 2017-05-17 | 2023-10-11 | Apple Inc. | Organic light-emitting diode display with reduced lateral leakage |
WO2021256441A1 (ja) * | 2020-06-17 | 2021-12-23 | Agc株式会社 | 隔壁用硬化性組成物、隔壁の修復方法、隔壁、および光学素子 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4741045B2 (ja) | 1998-03-25 | 2011-08-03 | セイコーエプソン株式会社 | 電気回路、その製造方法および電気回路製造装置 |
BR0016660A (pt) * | 1999-12-21 | 2003-02-25 | Plastic Logic Ltd | Método para formar um transistor, transistor, e circuito lógico e dispositivo de exibição ou de memória |
JP2003084124A (ja) | 2001-06-29 | 2003-03-19 | Seiko Epson Corp | カラーフィルタ基板、カラーフィルタ基板の製造方法、液晶表示装置、電気光学装置、電気光学装置の製造方法及び電子機器 |
US6656611B2 (en) | 2001-07-20 | 2003-12-02 | Osram Opto Semiconductors Gmbh | Structure-defining material for OLEDs |
JP3970583B2 (ja) | 2001-11-22 | 2007-09-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2004006700A (ja) * | 2002-03-27 | 2004-01-08 | Seiko Epson Corp | 表面処理方法、表面処理基板、膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、及び電子機器 |
JP2005010804A (ja) * | 2002-09-20 | 2005-01-13 | Seiko Epson Corp | 光学デバイス及びその製造方法、表示装置、電子機器、並びに検査機器 |
JP4123172B2 (ja) * | 2003-04-01 | 2008-07-23 | セイコーエプソン株式会社 | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 |
JP2004351272A (ja) * | 2003-05-27 | 2004-12-16 | Seiko Epson Corp | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 |
JP4273871B2 (ja) * | 2003-08-12 | 2009-06-03 | セイコーエプソン株式会社 | 配線パターンの形成方法、半導体装置の製造方法、電気光学装置及び電子機器 |
JP2006156943A (ja) * | 2004-09-28 | 2006-06-15 | Seiko Epson Corp | 配線パターンの形成方法、配線パターンおよび電子機器 |
-
2005
- 2005-05-24 JP JP2005150586A patent/JP4200983B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-19 TW TW095117765A patent/TWI304650B/zh not_active IP Right Cessation
- 2006-05-22 KR KR1020060045630A patent/KR100723590B1/ko not_active IP Right Cessation
- 2006-05-23 US US11/419,830 patent/US7371698B2/en not_active Expired - Fee Related
- 2006-05-23 CN CNB2006100848660A patent/CN100420002C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100723590B1 (ko) | 2007-06-04 |
TW200705645A (en) | 2007-02-01 |
CN1870250A (zh) | 2006-11-29 |
US7371698B2 (en) | 2008-05-13 |
TWI304650B (en) | 2008-12-21 |
JP2006332158A (ja) | 2006-12-07 |
CN100420002C (zh) | 2008-09-17 |
KR20060121691A (ko) | 2006-11-29 |
US20060270082A1 (en) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4200983B2 (ja) | 膜パターンの形成方法、アクティブマトリクス基板、電気光学装置、及び電子機器 | |
JP3823981B2 (ja) | パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法 | |
JP2006302679A (ja) | 導電膜の形成方法、及び電子機器の製造方法 | |
JP2004363560A (ja) | 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 | |
JP2005012173A (ja) | 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2005019955A (ja) | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
JP4297106B2 (ja) | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
US20050005799A1 (en) | Method for forming thin film pattern, device and production method therefor, electro-optical apparatus and electronic apparatus, and production method for active matrix substrate | |
US20060084206A1 (en) | Thin-film pattern forming method, semiconductor device, electro-optic device, and electronic apparatus | |
JP4380552B2 (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器 | |
JP2004335962A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2005013985A (ja) | 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板 | |
JP4337744B2 (ja) | 膜パターンの形成方法、アクティブマトリクス基板の製造方法 | |
JP4400290B2 (ja) | 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法 | |
JP2004351305A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP4572868B2 (ja) | 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法 | |
JP4572814B2 (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器 | |
JP2007281416A (ja) | 金属配線形成方法及びアクティブマトリクス基板の製造方法 | |
JP4192674B2 (ja) | 薄膜パターン形成方法及びデバイスの製造方法 | |
JP2004356320A (ja) | 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2004342916A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2007184445A (ja) | 配線形成方法、薄膜トランジスタの製造方法及びデバイス製造方法並びに電子機器 | |
JP2007140323A (ja) | 膜パターンの形成方法、電気光学装置の製造方法、電気光学装置、電子機器 | |
JP4517584B2 (ja) | 線パターン形成方法およびデバイスの製造方法 | |
JP2006269884A (ja) | 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080916 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080929 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |