JP2004335962A - 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 - Google Patents

薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 Download PDF

Info

Publication number
JP2004335962A
JP2004335962A JP2003133281A JP2003133281A JP2004335962A JP 2004335962 A JP2004335962 A JP 2004335962A JP 2003133281 A JP2003133281 A JP 2003133281A JP 2003133281 A JP2003133281 A JP 2003133281A JP 2004335962 A JP2004335962 A JP 2004335962A
Authority
JP
Japan
Prior art keywords
substrate
thin film
functional liquid
forming
film pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003133281A
Other languages
English (en)
Inventor
Hironobu Hasei
宏宣 長谷井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003133281A priority Critical patent/JP2004335962A/ja
Publication of JP2004335962A publication Critical patent/JP2004335962A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】短時間で機能液をバンクの間に吐出する。
【解決手段】機能液Xを基板P上に配置させて薄膜パターンを形成する方法であって、上記基板P上に上記薄膜パターンの形成領域に応じた被機能液配置領域H1と該被機能液配置領域H1を囲む撥液領域とを形成する工程と、複数のノズルを上記基板Pに対し相対的に走査しながら上記被機能液配置領域H1に上記機能液Xを吐出する工程と、上記被機能液配置領域H1に配置された上記機能液Xに対して所定の処理をすることによって薄膜パターンを形成する工程とを有する。
【選択図】 図5

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器に関する。
【0002】
【従来の技術】
従来から半導体集積回路などの微細な配線パターン(薄膜パターン)の製造方法としては、フォトリソグラフィ法が多用されている。一方、特許文献1、特許文献2などには、液滴吐出方式を用いた方法が開示されている。これら公報に開示されている技術は、パターン形成用材料を含んだ機能液を液滴吐出ヘッドから基板上に吐出することにより、パターン形成面に材料を配置(配置)して配線パターンを形成するものであり、少量多種生産に対応可能であるなど大変有効であるとされている。
【0003】
ところで、近年ではデバイスを構成する回路の高密度化がますます進み、例えば配線パターンについてもさらなる微細化、細線化が要求されている。
しかしながら、このような微細な配線パターンを前記の液滴吐出方式による方法によって形成しようとした場合、特にその配線幅の精度を十分にだすのが難しい。そのため、基板上に仕切部材であるバンクを設けるとともに、バンクの上部を撥液性にし、それ以外の部分が親液性となるように表面処理を施す方法も提案されているが、バンクはフォトリソグラフィ法を用いて形成されるため、コスト高につながってしまう。
【0004】
そこで、予め撥液部(撥液領域)と親液部(被機能液配置領域)とのパターンを形成した基板の親液部に液滴吐出方式により選択的に液体材料(機能液)を吐出することも提案されている。この場合、導電性微粒子を分散させた液体材料は、親液部に溜まりやすくなるため、バンクを形成することなく、位置精度を保って配線パターンを形成することが可能である。
【0005】
【特許文献1】
特開平11−274671号公報
【特許文献2】
特開2000−216330号公報
【0006】
【発明が解決しようとする課題】
ところで、配線パターンは、通常、基板上に配線パターンの形成領域に応じて形成された親液部に所定量の配線パターン用インク(液体材料)を配置させ、該配線パターン用インクに対し熱処理やレーザー照射を行うことによって所望の膜厚に形成される。そして、通常、上述の液滴吐出方式では単一のノズルを走査しながら親液部に配線パターン用インクを吐出している。ところが、配線パターンがある程度の膜厚を必要とする場合には、その膜厚を得るために充分な量の配線パターン用インクを親液部に配置させる必要があり、上記ノズルを何度も走査させなければならなく、結果、デバイスの生産性が低下する。また、何度も上記ノズルを走査させている間に先に配置した配線パターン用インクの乾燥状態が変わってしまい、導電性パターンを均一な厚みに形成することが困難となる。特に、再溶解性の無い配線パターン用インクを用いた場合には、配線パターンを均一な厚みに形成することは非常に困難となる。
【0007】
本発明は、上述する問題点に鑑みてなされたもので、短時間で機能液を親液部に吐出することによって、デバイスの生産性を向上させると共に均一な膜厚の薄膜パターンを形成することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る薄膜パターン形成方法は、機能液を基板上に配置させて薄膜パターンを形成する方法であって、上記基板上に上記薄膜パターンの形成領域に応じた被機能液配置領域と該被機能液配置領域を囲む撥液領域とを形成する工程と、複数のノズルを上記基板に対し相対的に走査しながら上記被機能液配置領域に機能液を吐出する工程と、上記被機能液配置領域にに配置された上記機能液に対して所定の処理をすることによって薄膜パターンを形成する工程とを有することを特徴とする。
【0009】
このような特徴を有する本発明に係る薄膜パターン形成方法によれば、被機能液配置領域に複数のノズルによって機能液を吐出するので、一度だけノズルを被機能液配置領域が形成された基板面に対して相対的に走査させることによって、所望の膜厚の薄膜パターンを形成するのに必要な所定量の機能液を被機能液配置領域に配置させることが可能なる。また、これによって、短時間で被機能液配置領域に所定量の機能液を配置させることができるので、機能液の一部が乾燥して固まることがなく、均一な膜厚の薄膜パターンを形成することが可能となる。
【0010】
また、上記複数のノズルは、上記薄膜パターンの形成領域の延在方向に沿って配列されていることが好ましい。これによって、薄膜パターン形成領域が長く延在している場合であっても、より短時間で被機能液配置領域に所定量の機能液を配置させることが可能となる。
【0011】
また、本発明に係る薄膜パターン形成方法は、上記被機能液配置領域の延在方向と平行に延在する複数の被機能液配置領域がある場合に、前記機能液を配置させる工程が、少なくとも2つの上記被機能液配置領域の各々に対し複数のノズルを対向させ、該ノズルを前記基板に対して相対的に走査しながら上記機能液を吐出する工程を有することを特徴とする。
【0012】
このような特徴を有する薄膜パターン形成方法では、上記被機能液配置領域の延在方向と平行な方向に延在する複数の被機能液配置領域がある場合にも、一度の走査で複数の被機能液配置領域に同時に所定量の機能液を吐出することが可能となる。これによって、複数の被機能液配置領域がある場合であっても短時間で複数の被機能液配置領域に所定量の機能液を配置させることが可能となる。また、この場合においても、機能液の一部が乾燥して固まることがなく、均一な膜厚の薄膜パターンを形成することが可能となる。
なお、被機能液配置領域の数に対してノズルの数が少ない場合であっても、上述の工程を繰り返すことによって短時間で全ての被機能液配置領域に所定量の機能液を配置させることが可能となると共に、全ての被機能液配置領域に均一な膜厚の薄膜パターンを形成することが可能となる。
【0013】
また、本発明に係る薄膜パターン形成方法は、上記機能液を配置させる工程は、上記ノズルを複数回上記基板に対して相対的に走査することによって全てのノズルから上記被機能液配置領域の各々に対して機能液を吐出する工程を有することを特徴とする。
【0014】
上述のように異なるノズルによって複数の被機能液配置領域に機能液を吐出する場合には、異なったノズルから全く同量の機能液を吐出することが困難な場合がある。このように異なったノズルから異なる量の機能液が吐出されると、各被機能液配置領域に配置する機能液の量が差が生じ、結果、各被機能液配置領域に形成される薄膜パターンの厚みが異なってしまう。このように薄膜パターンの厚みが異なってしまうと、各薄膜パターンによって伝導率が異なってしまう。例えば、このような厚みの異なった薄膜パターンをゲート線として有する液晶表示装置では、各薄膜パターンの伝導率が異なるために均一な発光特性が得られなくなる。
【0015】
そこで、本発明に係る薄膜パターン形成方法では、全てのノズルから各被機能液配置領域に機能液を吐出することによって、全ての被機能液配置領域に吐出される機能液の量を同量とする。これによって、被機能液配置領域に形成される薄膜パターンは、より確実に均一な厚みに形成される。
なお、このように薄膜パターンをより確実に均一な厚みに形成する場合には、上記ノズルを全ての被機能液配置領域に対して相対的に走査させるので、ノズルを被機能液配置領域の数だけ走査させることとなるが、本発明に係る薄膜パターン形成方法によれば、1つの被機能液配置領域に対して複数のノズルから機能液が吐出されるので従来の単一ノズルを用いた方法と比較すれば短時間で被機能液配置領域に所定量の機能液を配置させることができる。
【0016】
また、本発明において、撥液領域は単分子膜が上記基板上に形成されることによって撥液化される領域であることを特徴とする。この単分子膜しては有機分子からなる自己組織化膜が好ましい。この場合容易に単分子膜を形成できる。
また、単分子膜の変わりに、フッ化重合膜を形成することによって撥液領域を撥液化しても良い。フッ化重合膜の形成は、例えばフルオロカーボン系化合物を反応ガスとするプラズマ処理によって容易になすことができる。
【0017】
なお、被機能液配置領域には親液性を付与することが好ましく、この場合、紫外光の照射や酸素を反応ガスとするプラズマ処理、基板をオゾン雰囲気にさらす処理を好適に採用できる。この場合、一旦形成された撥液性の膜を、部分的に、しかも全体的に均一に破壊することができるので、撥液性を緩和し、所望の親液性を均一に得ることができる。
【0018】
なお、機能液に導電性微粒子が含まれている場合には、薄膜パターンを配線パターンとすることができ、各種デバイスの配線パターンに応用することが可能となる。また、導電性微粒子の他に有機EL等の発光素子形成材料やR・G・Bのインク材料を用いることによって、有機EL表示装置やカラーフィルタを有する液晶表示装置等の製造にも適用するこが可能となる。
【0019】
一方、本発明に係るデバイス製造方法は、基板に形成された薄膜パターンを備えるデバイスの製造方法であって、上記薄膜パターン形成方法によって上記基板に上記薄膜パターンを形成することを特徴とする。
本発明に係る薄膜パターン形成方法は、短時間で所定量の機能液を被機能液配置領域に配置させることができるので、この本発明に係る薄膜パターン形成方法を用いることによって、より短時間でデバイスを製造することが可能となり、デバイスの生産性が向上する。
また、本発明に係る薄膜パターン形成方法は、薄膜パターンをより確実に均一な厚みで形成することができるので、この本発明に係る薄膜パターン形成方法を用いることによって、均一な薄膜パターンを有するデバイスを製造することが可能となる。
また、上記薄膜パターンがスイッチング素子に接続される配線を構成する場合には、スイッチング素子に接続される配線を短時間で製造することが可能となると共に、薄膜パターンをより確実に均一な膜厚に形成することが可能となる。
【0020】
そして、本発明に係る電気光学装置は、上記のデバイス製造方法を用いて製造されたデバイスを備えることを特徴としている。
また、本発明に係る電子機器は、上記の電気光学装置を備えることを特徴としている。
これによって、本発明では、生産性が向上すると共に均一な発光特性を有する電気光学装置及び電子機器を得ることが可能となる。
【0021】
【発明の実施の形態】
以下、図面を参照して、本発明に係る薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器の一実施形態について説明する。なお、参照する各図において、図面上で認識可能な大きさとするために縮尺は各層や各部材ごとに異なる場合がある。
【0022】
(第1実施形態)
本実施の形態では、液滴吐出法によって液体吐出ヘッドの吐出ノズルから導電性微粒子を含む配線パターン(薄膜パターン)用インク(機能液)を液滴状に吐出し、基板上に配線パターンに応じて親液部上に導電性膜からなる配線パターンを形成する場合の例を用いて説明する。
【0023】
この配線パターン用インクは、導電性微粒子を分散媒に分散させた分散液からなるものである。
本実施の形態では、導電性微粒子として、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッドの吐出ノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
【0024】
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
【0025】
上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物の吐出ノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えると吐出ノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
【0026】
上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合には吐出ノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、吐出ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
【0027】
配線パターンが形成される基板としては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
【0028】
ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御して吐出ノズルから吐出させるものである。また、加圧振動方式は、材料に30kg/cm2程度の超高圧を印加して吐出ノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進して吐出ノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散して吐出ノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出して吐出ノズルから吐出させるものである。
【0029】
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル(泡)を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、吐出ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料(流動体)の一滴の量は、例えば1〜300ナノグラムである。
【0030】
次に、本発明に係るデバイスを製造する際に用いられるデバイス製造装置について説明する。
このデバイス製造装置としては、液滴吐出ヘッドから基板に対して液滴を吐出(滴下)することによりデバイスを製造する液滴吐出装置(インクジェット装置)が用いられる。
【0031】
図1は、液滴吐出装置IJの概略構成を示す斜視図である。
液滴吐出装置IJは、液滴吐出ヘッド1と、X軸方向駆動軸4と、Y軸方向ガイド軸5と、制御装置CONTと、ステージ7と、クリーニング機構8と、基台9と、ヒータ15とを備えている。
ステージ7は、この液滴吐出装置IJにより液体材料(配線パターン用インク)を配置される基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
【0032】
液滴吐出ヘッド1は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とX軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド1の下面に一定間隔で設けられている。液滴吐出ヘッド1の吐出ノズルからは、ステージ7に支持されている基板Pに対して、上述した導電性微粒子を含むインクが吐出される。
【0033】
X軸方向駆動軸4には、X軸方向駆動モータ2が接続されている。X軸方向駆動モータ2はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸4を回転させる。X軸方向駆動軸4が回転すると、液滴吐出ヘッド1はX軸方向に移動する。
Y軸方向ガイド軸5は、基台9に対して動かないように固定されている。ステージ7は、Y軸方向駆動モータ3を備えている。Y軸方向駆動モータ3はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ7をY軸方向に移動する。
【0034】
制御装置CONTは、液滴吐出ヘッド1に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ2に液滴吐出ヘッド1のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ3にステージ7のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構8は、液滴吐出ヘッド1をクリーニングするものである。クリーニング機構8には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸5に沿って移動する。クリーニング機構8の移動も制御装置CONTにより制御される。
ヒータ15は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に配置された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ15の電源の投入及び遮断も制御装置CONTにより制御される。
【0035】
液滴吐出装置IJは、液滴吐出ヘッド1と基板Pを支持するステージ7とを相対的に走査しつつ基板Pに対して、液滴吐出ヘッド1の下面に設けられた吐出ノズルから液滴を吐出する。
なお、図1では、液滴吐出ヘッド1は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド1の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド1の角度を調整することで、ノズル間のピッチを調節することが出来る。
【0036】
図2は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図2において、液体材料(配線パターン用インク、機能液)を収容する液体室21に隣接してピエゾ素子22が設置されている。液体室21には、液体材料を収容する材料タンクを含む液体材料供給系23を介して液体材料が供給される。ピエゾ素子22は駆動回路24に接続されており、この駆動回路24を介してピエゾ素子22に電圧を印加し、ピエゾ素子22を変形させることにより、液体室21が変形し、ノズル25(吐出ノズル)から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子22の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子22の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
【0037】
図3は、基板Pと吐出ノズルを拡大した斜視図である。
この図に示すように、基板Pには配線パターンの形成領域に応じて親液部(被機能液配置領域)H1が複数形成されており、これらの親液部H1を囲むように撥液部(撥液領域)H2が形成されている。液滴吐出ヘッド1に設置された複数の吐出ノズルは親液部H1に対向して配置されている。そして、複数の親液部H1の内、少なくとも2つに複数の吐出ノズルが対向して配置されている。なお、本実施形態においては、図示するように、吐出ノズル1a1,1a2が1つの親液部H1に対向して配置されており、吐出ノズル1b1,1b2が他の親液部H1に対向して配置されている。そして、吐出ノズル1a1,1a2と吐出ノズル1b1,1b2とは親液部H1間の寸法分X軸方向に離間して配列されており、吐出ノズル1a1と吐出ノズル1a2、また吐出ノズル1b1と吐出ノズル1b2は親液部H1の延在方向に配列されている。また、吐出ノズル1a1と吐出ノズル1a2、また吐出ノズル1b1と吐出ノズル1b2は、親液部H1に配置した配線パターン用インクが濡れ拡がった際の端部と端部とが接触する範囲でY軸方向に離間して配置されている。
なお、親液部H1の外側には親液部H1と同一方向に延在するダミーの親液部が各々設けられている。このダミーの親液部は、ダミーでない親液部H1に所望の配線パターンを形成するために用いられるものであり、このダミーの親液部には最終的には配線パターンが形成されない。
【0038】
そして、まず、吐出ノズル1a1,1a2をダミーの親液部H1’に対向させ、吐出ノズル1b1,1b2を親液部H1aに対向させる。この状態から基板PをY軸方向に走査しながら、吐出ノズル1a1,1a2,1b1,1b2から配線パターン用インクの吐出することによって図4(a)に示すように、ダミーの親液部H1’及び親液部H1aに配線パターン用インクXを配置させる。続いて、液滴吐出ヘッド1をX軸方向に親液部H1間の寸法分移動させることによって吐出ノズル1a1,1a2を親液部H1aに対向させ、吐出ノズル1b1,1b2を親液部H1bに対向させる。この状態から再び液滴吐出ヘッド1をX軸方向に走査することによって図4(b)に示すように、親液部H1a及び親液部H1bに配線パターン用インクXを配置させる。その後、吐出ノズル1b1,1b2が上記ダミーの親液部H1’と反対側のダミーの親液部に配線パターン用インクXを配置するまで上述の動作を繰り返すことによって全ての親液部H1に所定量の配線パターン用インクXを配置させる。
【0039】
すなわち、各親液部H1は、全てのノズル1a1,1a2,1b1,1b2から配線パターン用インクXを吐出されるので、各ノズル1a1,1a2,1b1,1b2の吐出量にばらつきがある場合であっても全ての親液部H1に同一の量の配線パターン用インクXを配置させることができる。これによって、親液部H1に均一な厚みで配線パターン用インクXを配置させることが可能となる。また、図4(a),(b)の実線で示すように、1つの親液部H1に対して同時に2つの吐出ノズルから配線パターン用インクXが吐出されるので、配線パターン用インクXの厚みを稼ぐことができると共に配線パターン用インクXを一度に広範囲に亘って親液部H1に配置させることができるので、短時間で所定の厚み(所定量)の配線パターン用インクXを親液部H1に配置させることが可能となる。これに加え、一度に少なくとも2つの親液部H1に吐出ノズルを対向させるので、より短時間で所定の厚みの配線パターン用インクXを親液部H1に配置させることが可能となる。
【0040】
なお、1つの親液部H1に対してさらに複数の吐出ノズルから配線パターン用インクXを吐出しても良いし、一度にさらに複数の親液部H1に吐出ノズルから配線パターン用インクXを吐出しても良い。
なお、一度に2つの親液部H1に吐出ノズルから配線パターン用インクを吐出する場合には、ダミーの親液部を設けずに、親液部H1a,H1bに同時に配線パターン用インクXを配置した後、基板Pを基板面が同一平面内に保たれるように液滴吐出ヘッド1に対して相対的に反転させることによってノズル吐出ノズル1a1,1a2と吐出ノズル1b1,1b2とを入れ替えて再び親液部H1a,H1bに配線パターン用インクXを配置させても良い。これによって、ダミーの親液部を設けなくとも親液部H1a,H1bに均一な量の配線パターン用インクXを配置させることが可能となる。よって他の親液部H1において同様の動作を繰り返すことによって全ての親液部H1に均一な量の配線パターン用インクXを配置させることが可能となる。
【0041】
次に、本発明の薄膜パターン形成方法の実施形態の一例として、基板上に導電膜配線を形成する方法について図5及び図6を参照して説明する。本実施形態に係る配線パターン形成方法は、上述した配線パターン用のインクを基板上に配置し、その基板上に配線用の導電膜パターンを形成するものであり、表面処理工程、材料配置工程、中間乾燥工程及び熱処理/光処理工程から概略構成される。
以下、各工程毎に詳細に説明する。
【0042】
(表面処理工程)
表面処理工程は、基板Pの表面を撥液化する撥液化処理工程と、撥液化された基板Pの表面を配線パターン形成領域に応じて親液化する親液化処理工程とに大別される。
撥液化処理工程では、導電膜配線を形成する基板Pの表面を配線パターン用インクに対して撥液性に加工する。具体的には、導電性微粒子を含有した配線パターン用インクに対する所定の接触角と、後に詳説する親液部H1における接触角との差が好ましくは50°以上となるように基板Pの表面に対して表面処理を施す。
基板Pの表面を撥液化する方法としては、例えば、基板Pの表面に自己組織化膜を形成する方法、プラズマ処理法等を採用できる。
【0043】
自己組織膜形成法では、配線パターンを形成すべき基板Pの表面に、有機分子膜などからなる自己組織化膜を形成する。
基板Pの表面を処理するための有機分子膜は、基板Pに結合可能な官能基と、その反対側に親液基あるいは撥液基といった基板の表面性を改質する(表面エネルギーを制御する)官能基と、これらの官能基を結ぶ炭素の直鎖あるいは一部分岐した炭素鎖とを備えており、基板Pに結合して自己組織化して分子膜、例えば単分子膜を形成する。
【0044】
ここで、自己組織化膜とは、基板の下地層等の構成原子と反応可能な結合性官能基とそれ以外の直鎖分子とからなり、直鎖分子の相互作用により極めて高い配向性を有する化合物を、配向させて形成された膜である。この自己組織化膜は、単分子を配向させて形成されているので、極めて膜厚を薄くすることができ、しかも、分子レベルで均一な膜となる。すなわち、膜の表面に同じ分子が位置するため、膜の表面に均一でしかも優れた撥液性や親液性を付与することができる。
【0045】
上記の高い配向性を有する化合物として、例えばフルオロアルキルシランを用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向されて自己組織化膜が形成され、膜の表面に均一な撥液性が付与される。
自己組織化膜を形成する化合物としては、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリクロロシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下「FAS」という)を例示できる。これらの化合物は、単独で使用してもよく、2種以上を組み合わせて使用してもよい。なお、FASを用いることにより、基板Pとの密着性と良好な撥液性とを得ることができる。
【0046】
FASは、一般的に構造式RnSiX(4−n)で表される。ここでnは1以上3以下の整数を表し、Xはメトキシ基、エトキシ基、ハロゲン原子などの加水分解基である。またRはフルオロアルキル基であり、(CF)(CF)x(CH)yの(ここでxは0以上10以下の整数を、yは0以上4以下の整数を表す)構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでもよく、異なっていてもよい。Xで表される加水分解基は加水分解によりシラノールを形成して、基板P(ガラス、シリコン)の下地のヒドロキシル基と反応してシロキサン結合で基板Pと結合する。一方、Rは表面に(CF)等のフルオロ基を有するため、基板Pの下地表面を濡れない(表面エネルギーが低い)表面に改質する。
【0047】
有機分子膜などからなる自己組織化膜は、上記の原料化合物と基板Pとを同一の密閉容器中に入れておき、室温で2〜3日程度の間放置することにより基板P上に形成される。また、密閉容器全体を100℃に保持することにより、3時間程度で基板P上に形成される。これらは気相からの形成法であるが、液相からも自己組織化膜を形成できる。例えば、原料化合物を含む溶液中に基板Pを浸積し、洗浄、乾燥することで基板P上に自己組織化膜が形成される。
なお、自己組織化膜を形成する前に、基板Pの表面に紫外光を照射したり、溶媒により洗浄したりして、基板Pの表面の前処理を施すことが望ましい。
【0048】
一方、プラズマ処理法では、常圧又は真空中で基板Pに対してプラズマ照射を行う。プラズマ処理に用いるガス種は、配線パターンを形成すべき基板Pの表面材質等を考慮して種々選択できる。処理ガスとしては、例えば、4フッ化メタン、パーフルオロヘキサン、パーフルオロデカン等を例示できる。
なお、基板Pの表面を撥液性に加工する処理は、所望の撥液性を有するフィルム、例えば4フッ化エチレン加工されたポリイミドフィルム等を基板Pの表面に貼着することによっても行ってもよい。また、撥液性の高いポリイミドフィルムをそのまま基板Pとして用いてもよい。
このように、自己組織膜形成法やプラズマ処理法を実施することにより、図5(a)に示されるように、基板Pの表面に撥液性膜Fが形成される。
【0049】
次に、配線パターン用インクを塗布して配線パターンを形成すべき領域の撥液性を緩和して親液性を付与することで(親液化処理)、親液部H1を形成する。
以下、親液化処理について説明する。
親液化処理としては、波長170〜400nmの紫外光を照射する方法が挙げられる。このとき、配線パターンに応じたマスクを用いて紫外光を照射することで、一旦形成した撥液性膜Fの中、配線パターン形成領域部分のみ部分的に変質させて撥液性を緩和して親液化することができる。つまり、上記撥液化処理及び親液化処理を施すことにより、図5(b)に示されるように、基板Pには、配線パターンが形成されるべき位置に親液性を付与された親液部H1と、親液部H1を囲む撥液性膜Fで構成される撥液部H2とが形成される。
なお、撥液性の緩和の程度は紫外光の照射時間で調整できるが、紫外光の強度、波長、熱処理(加熱)との組み合わせ等によって調整することもできる。
【0050】
親液化処理の他の方法としては、酸素を反応ガスとするプラズマ処理が挙げられる。具体的には、基板Pに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。Oプラズマ処理の条件としては、例えばプラズマパワーが50〜1000W、酸素ガス流量が50〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度が0.5〜10mm/sec、基板温度が70〜90℃とされる。
また、例えば基板Pの搬送速度を遅くしてプラズマ処理時間を長くする等、プラズマ処理条件を調整することによって、導電性微粒子を含有した配線パターン用インクに対する親液部H1の接触角を好ましくは10°以下に設定する。
さらに、別の親液化処理としては、基板をオゾン雰囲気に曝す処理も採用できる。
【0051】
(材料配置工程)
次に、上述の液滴吐出装置IJを用いて、配線パターン用インクを親液部H1に吐出する。なお、ここでは、導電性微粒子として銀を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いた配線パターン用インクを吐出する。なお、液滴吐出の条件としては、例えば、インク重量4ng/dot、インク速度(吐出速度)5〜7m/secで行うことできる。また、液滴を吐出する雰囲気は、温度60℃以下、湿度80%以下に設定されていることが好ましい。これにより、液滴吐出ヘッド1の吐出ノズルが目詰まりすることなく安定した液滴吐出を行うことができる。
【0052】
この材料配置工程では、図5(c)の斜視図に示すように、吐出ノズル1b1,1b2から配線パターン形成用インクXを液滴にして吐出し、その液滴を親液部H1に配置させる。
続いて、図6(d)の斜視図に示すように、吐出ノズル1b1,1b2から吐出された配線パターン用インクXが配置した親液部H1に吐出ノズル1a1,1a2から配線パターン用インクXをさらに吐出する。
このとき、撥液部H2は撥液性が付与されているため、吐出された液滴の一部が撥液部H2にのっても撥液部H2からはじかれ、撥液部H2間の親液部H1に溜まるようになる。さらに、親液部H1は親液性を付与されているため、吐出された配線パターン用インクXが親液部H1にてより拡がり易くなり、これによって配線パターン用インクXが、分断されることなく所定位置内でより均一に親液部H1を埋め込むようにすることができる。よって図6(e)に示すように、所定量の配線パターン用インクXが親液部H1に配置される。
【0053】
すなわち、各親液部H1に対して全ての吐出ノズル1a1,1a2,1b1,1b2から配線パターン用インクXが吐出されるので、全ての親液部H1に同一量の配線パターン用インクXを配置させることが可能となる。また、1つの親液部H1に対して一度に2つの吐出ノズルから配線パターン用インクXが吐出されるので、短時間で所定量の配線パターン用インクXを親液部H1に配置させることが可能となる。
【0054】
(中間乾燥工程)
基板Pに所定量の配線パターン用インクXを吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる処理の他、ランプアニールによって行うこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
【0055】
(熱処理/光処理工程)
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング材がコーティングされている場合には、このコーティング材も除去する必要がある。そのため、吐出工程後の基板Pには熱処理及び/又は光処理が施される。
【0056】
熱処理及び/又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。
例えば、有機物からなるコーティング材を除去するためには、約300℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上100℃以下で行うことが好ましい。
以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保されて導電性膜に変換され、図6(f)に示すように、親液部H1に所定の厚みの配線33が形成される。
なお、各親液部H1には同一量の配線パターン用インクXが配置されているので、熱処理/光処理工程において形成された配線33は、どれも同じ厚みとなる。
【0057】
以上説明したように、本実施形態では、1つの親液部H1に対し一度に2つの吐出ノズルから配線パターン用インクXを吐出するので、短時間で所定量の配線パターン用インクXを親液部H1に配置させることが可能となる。また、本実施形態では、同時に2つの親液部H1に配線パターン用インクXを吐出するので、より短時間で全ての親液部H1に所定量の配線パターン用インクXを配置させることが可能となる。これに加え、本実施形態では、各親液部H1に対して全ての吐出ノズルから配線パターン用インクXを吐出するので、各親液部H1に対し同一量の配線パターン用インクXが配置し、結果、全ての親液部H1に同じ厚みの配線33を形成するこが可能となる。
【0058】
(第2実施形態)
第2実施形態として、本発明の電気光学装置の一例である液晶表示装置について説明する。図7は、本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図8は図7のH−H’線に沿う断面図である。図9は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、図10は、液晶表示装置の部分拡大断面図である。
【0059】
図7及び図8において、本実施の形態の液晶表示装置(電気光学装置)100は、対をなすTFTアレイ基板10と対向基板20とが光硬化性の封止材であるシール材52によって貼り合わされ、このシール材52によって区画された領域内に液晶50が封入、保持されている。シール材52は、基板面内の領域において閉ざされた枠状に形成されている。
【0060】
シール材52の形成領域の内側の領域には、遮光性材料からなる周辺見切り53が形成されている。シール材52の外側の領域には、データ線駆動回路201及び実装端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複数の配線205が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための基板間導通材206が配設されている。
【0061】
なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板10の上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape Automated Bonding)基板とTFTアレイ基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置100においては、使用する液晶50の種類、すなわち、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。また、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の後述する各画素電極に対向する領域に、例えば赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
【0062】
このような構造を有する液晶表示装置100の画像表示領域においては、図9に示すように、複数の画素100aがマトリクス状に構成されているとともに、これらの画素100aの各々には、画素スイッチング用のTFT(スイッチング素子)30が形成されており、画素信号S1、S2、…、Snを供給するデータ線6aがTFT30のソースに電気的に接続されている。データ線6aに書き込む画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。また、TFT30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
【0063】
画素電極19はTFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、データ線6aから供給される画素信号S1、S2、…、Snを各画素に所定のタイミングで書き込む。このようにして画素電極19を介して液晶に書き込まれた所定レベルの画素信号S1、S2、…、Snは、図8に示す対向基板20の対向電極121との間で一定期間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、画素電極19と対向電極121との間に形成される液晶容量と並列に蓄積容量60が付加されている。例えば、画素電極19の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量60により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
【0064】
図10はボトムゲート型TFT30を有する液晶表示装置100の部分拡大断面図であって、TFTアレイ基板10を構成するガラス基板Pには、上記第1実施形態の配線パターン形成方法によって形成されたゲート配線61が形成されている。
【0065】
ゲート配線61上には、SiNxからなるゲート絶縁膜62を介してアモルファスシリコン(a−Si)層からなる半導体層63が積層されている。このゲート配線部分に対向する半導体層63の部分がチャネル領域とされている。半導体層63上には、オーミック接合を得るための例えばn+型a−Si層からなる接合層64a及び64bが積層されており、チャネル領域の中央部における半導体層63上には、チャネルを保護するためのSiNxからなる絶縁性のエッチストップ膜65が形成されている。なお、これらゲート絶縁膜62、半導体層63、及びエッチストップ膜65は、蒸着(CVD)後にレジスト塗布、感光・現像、フォトエッチングを施されることで、図示されるようにパターニングされる。
【0066】
さらに、接合層64a、64b及びITOからなる画素電極19も同様に成膜するとともに、フォトエッチングを施されることで、図示するようにパターニングされる。そして、画素電極19、ゲート絶縁膜62及びエッチストップ膜65上にそれぞれバンク66…を形成し、これらバンク66…間に上述した液滴吐出装置IJを用いて、銀化合物の液滴を吐出することでソース線、ドレイン線を形成することができる。
【0067】
したがって、本実施形態では、均一な厚みを有するゲート配線61、ソース線及びドレイン線を備えることによって均一な発光特性を有する液晶表示装置100を短時間で得ることができる。よって、良好な発光特性を有する液晶表示装置100の生産性が向上する。
【0068】
(第3実施形態)
上記実施の形態では、TFT30を液晶表示装置100の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機EL(エレクトロルミネッセンス)表示デバイスに応用が可能である。有機EL表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、上記薄膜に電子および正孔(ホール)を注入して再結合させることにより励起子(エキシトン)を生成させ、このエキシトンが失活する際の光の放出(蛍光・燐光)を利用して発光させる素子である。そして、上記のTFT30を有する基板上に、有機EL表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入/電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーELデバイスを製造することができる。
本発明におけるデバイス(電気光学装置)の範囲にはこのような有機ELデバイスをも含むものである。
【0069】
(第4実施形態)
第4実施形態として、非接触型カード媒体の実施形態について説明する。図11に示すように、本実施形態に係る非接触型カード媒体(電子機器)400は、カード基体402とカードカバー418から成る筐体内に、半導体集積回路チップ408とアンテナ回路412を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
【0070】
本実施形態では、上記アンテナ回路412が、上記実施形態に係る配線パターン形成方法によって形成されている。
したがって、均一な厚みのアンテナ回路412を備える非接触型カード媒体を短時間で製造することができる。
なお、本発明に係るデバイス(電気光学装置)としては、上記の他に、PDP(プラズマディスプレイパネル)や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
【0071】
(第5実施形態)
第5実施形態として、本発明の電子機器の具体例について説明する。
図12(a)は、携帯電話の一例を示した斜視図である。図12(a)において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図12(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図12(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図12(c)は、腕時計型電子機器の一例を示した斜視図である。図12(c)において、800は時計本体を示し、801は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図12(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置を備えたものであるので、良好な発光特性を有した電子機器を短時間で提供することが可能となる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
【0072】
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【0073】
例えば、上記実施形態では、薄膜パターンを導電性膜とする構成としたが、これに限られず、例えば液晶表示装置において表示画像をカラー化するために用いられているカラーフィルタにも適用可能である。このカラーフィルタは、基板に対してR(赤)、G(緑)、B(赤)のインク(液状体)を液滴として所定パターンで吐出(配置)することで形成することができるが、基板に対して所定パターンに応じた親液部を形成し、この親液部にインクを配置させてカラーフィルタを形成することで、均一な厚みのカラーフィルタ、すなわち均一な発光特性を有した液晶表示装置を短時間で製造することができる。
【図面の簡単な説明】
【図1】液滴吐出装置の概略斜視図である。
【図2】ピエゾ方式による液状体の吐出原理を説明するための図である。
【図3】基板と吐出ノズルを拡大した斜視図である。
【図4】液滴吐出装置による液滴の吐出方法を説明するための図である。
【図5】配線パターン形成する手順を示す図である。
【図6】配線パターン形成する手順を示す図である。
【図7】液晶表示装置を対向基板の側から見た平面図である。
【図8】図7のH−H’線に沿う断面図である。
【図9】液晶表示装置の等価回路図である。
【図10】同、液晶表示装置の部分拡大断面図である。
【図11】非接触型カード媒体の分解斜視図である。
【図12】本発明の電子機器の具体例を示す図である。
【符号の説明】
B……バンク、P……基板、X……配線パターン用インク(機能液)、1a1,1a2,1b1,1b2……吐出ノズル、30……TFT(スイッチング素子)、33……配線パターン(薄膜パターン)、34……バンク間、100……液晶表示装置(電気光学装置)、500……非接触型カード媒体(電子機器)、600……携帯電話本体(電子機器)、700……情報処理装置(電子機器)、800……時計本体(電子機器)

Claims (13)

  1. 機能液を基板上に配置させて薄膜パターンを形成する方法であって、
    前記基板上に前記薄膜パターンの形成領域に応じた被機能液配置領域と該被機能液配置領域を囲む撥液領域とを形成する工程と、
    複数のノズルを前記基板に対し相対的に走査しながら前記被機能液配置領域に前記機能液を吐出する工程と、
    前記被機能液配置領域に配置された前記機能液に対して所定の処理をすることによって薄膜パターンを形成する工程と
    を有することを特徴とする薄膜パターン形成方法。
  2. 前記複数のノズルは、前記薄膜パターンの形成領域の延在方向に配置されていることを特徴とする請求項1記載の薄膜パターン形成方法。
  3. 前記被機能液配置領域の延在方向と平行に延在する複数の被機能液配置領域がある場合に、前記機能液を配置させる工程は、少なくとも2つの前記被機能液配置領域に対し前記複数のノズルを対向させ、該ノズルを前記基板に対して相対的に走査しながら前記機能液を吐出する工程を有することを特徴とする請求項1または2記載の薄膜パターン形成方法。
  4. 前記機能液を配置させる工程は、前記ノズルを複数回前記基板に対して相対的に走査することによって全てのノズルから前記被機能液配置領域の各々に対して機能液を吐出する工程を有することを特徴とする請求項3記載の薄膜パターン形成方法。
  5. 前記撥液領域は、単分子膜が前記基板上に形成されることによって撥液化される領域であることを特徴とする請求項1〜4いずれかに記載の薄膜パターン形成方法。
  6. 前記単分子膜は、有機分子からなる自己組織化膜であることを特徴とする請求項5記載の薄膜パターン形成方法。
  7. 前記撥液領域は、フッ化重合膜が前記基板上に形成されることによって撥液化される領域であることを特徴とする請求項1〜4いずれかに記載の薄膜パターン形成方法。
  8. 前記機能液には、導電性微粒子が含まれることを特徴とする請求項1〜7いずれかに記載の薄膜パターン形成方法。
  9. 基板に形成された薄膜パターンを備えるデバイスの製造方法であって、
    請求項1〜8いずれかに記載の薄膜パターン形成方法によって前記基板に薄膜パターンを形成することを特徴とするデバイスの製造方法。
  10. 前記薄膜パターンは、スイッチング素子に接続される配線を構成することを特徴とする請求項9記載のデバイスの製造方法。
  11. 請求項9または10記載のデバイスの製造方法によって製造されることを特徴とするデバイス。
  12. 請求項11記載のデバイスを備えることを特徴とする電気光学装置。
  13. 請求項12記載の電気光学装置を備えることを特徴とする電子機器。
JP2003133281A 2003-05-12 2003-05-12 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 Withdrawn JP2004335962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003133281A JP2004335962A (ja) 2003-05-12 2003-05-12 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003133281A JP2004335962A (ja) 2003-05-12 2003-05-12 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器

Publications (1)

Publication Number Publication Date
JP2004335962A true JP2004335962A (ja) 2004-11-25

Family

ID=33507878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003133281A Withdrawn JP2004335962A (ja) 2003-05-12 2003-05-12 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器

Country Status (1)

Country Link
JP (1) JP2004335962A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547567B2 (en) 2005-02-04 2009-06-16 Seiko Epson Corporation Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus
JP2011523504A (ja) * 2008-05-02 2011-08-11 マイクロン テクノロジー, インク. 下向き半円筒アレイのグラフォエピタキシャル自己組織化
US8609221B2 (en) 2007-06-12 2013-12-17 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8633112B2 (en) 2008-03-21 2014-01-21 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8642157B2 (en) 2008-02-13 2014-02-04 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US8641914B2 (en) 2008-03-21 2014-02-04 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8669645B2 (en) 2008-10-28 2014-03-11 Micron Technology, Inc. Semiconductor structures including polymer material permeated with metal oxide
US8753738B2 (en) 2007-03-06 2014-06-17 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8785559B2 (en) 2007-06-19 2014-07-22 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8784974B2 (en) 2007-03-22 2014-07-22 Micron Technology, Inc. Sub-10 NM line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US8956713B2 (en) 2007-04-18 2015-02-17 Micron Technology, Inc. Methods of forming a stamp and a stamp
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9142420B2 (en) 2007-04-20 2015-09-22 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547567B2 (en) 2005-02-04 2009-06-16 Seiko Epson Corporation Method of forming film pattern, device, method of manufacturing device, electro-optical device, and electronic apparatus
US8753738B2 (en) 2007-03-06 2014-06-17 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8801894B2 (en) 2007-03-22 2014-08-12 Micron Technology, Inc. Sub-10 NM line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8784974B2 (en) 2007-03-22 2014-07-22 Micron Technology, Inc. Sub-10 NM line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US9276059B2 (en) 2007-04-18 2016-03-01 Micron Technology, Inc. Semiconductor device structures including metal oxide structures
US9768021B2 (en) 2007-04-18 2017-09-19 Micron Technology, Inc. Methods of forming semiconductor device structures including metal oxide structures
US8956713B2 (en) 2007-04-18 2015-02-17 Micron Technology, Inc. Methods of forming a stamp and a stamp
US9142420B2 (en) 2007-04-20 2015-09-22 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8609221B2 (en) 2007-06-12 2013-12-17 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US9257256B2 (en) 2007-06-12 2016-02-09 Micron Technology, Inc. Templates including self-assembled block copolymer films
US8785559B2 (en) 2007-06-19 2014-07-22 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US10005308B2 (en) 2008-02-05 2018-06-26 Micron Technology, Inc. Stamps and methods of forming a pattern on a substrate
US10828924B2 (en) 2008-02-05 2020-11-10 Micron Technology, Inc. Methods of forming a self-assembled block copolymer material
US11560009B2 (en) 2008-02-05 2023-01-24 Micron Technology, Inc. Stamps including a self-assembled block copolymer material, and related methods
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8642157B2 (en) 2008-02-13 2014-02-04 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US9682857B2 (en) 2008-03-21 2017-06-20 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids and materials produced therefrom
US9315609B2 (en) 2008-03-21 2016-04-19 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US11282741B2 (en) 2008-03-21 2022-03-22 Micron Technology, Inc. Methods of forming a semiconductor device using block copolymer materials
US10153200B2 (en) 2008-03-21 2018-12-11 Micron Technology, Inc. Methods of forming a nanostructured polymer material including block copolymer materials
US8633112B2 (en) 2008-03-21 2014-01-21 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8641914B2 (en) 2008-03-21 2014-02-04 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8518275B2 (en) 2008-05-02 2013-08-27 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
US8993088B2 (en) 2008-05-02 2015-03-31 Micron Technology, Inc. Polymeric materials in self-assembled arrays and semiconductor structures comprising polymeric materials
JP2011523504A (ja) * 2008-05-02 2011-08-11 マイクロン テクノロジー, インク. 下向き半円筒アレイのグラフォエピタキシャル自己組織化
US8669645B2 (en) 2008-10-28 2014-03-11 Micron Technology, Inc. Semiconductor structures including polymer material permeated with metal oxide
US9431605B2 (en) 2011-11-02 2016-08-30 Micron Technology, Inc. Methods of forming semiconductor device structures
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US10049874B2 (en) 2013-09-27 2018-08-14 Micron Technology, Inc. Self-assembled nanostructures including metal oxides and semiconductor structures comprised thereof
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US11532477B2 (en) 2013-09-27 2022-12-20 Micron Technology, Inc. Self-assembled nanostructures including metal oxides and semiconductor structures comprised thereof

Similar Documents

Publication Publication Date Title
JP3823981B2 (ja) パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
US7235415B2 (en) Film pattern formation method, device and method for manufacturing the same, electro-optical device, electronic device, and method for manufacturing active matrix substrate
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
US7138304B2 (en) Method for forming thin film pattern, device and production method therefor, electro-optical apparatus and electronic apparatus, and production method for active matrix substrate
US20060084206A1 (en) Thin-film pattern forming method, semiconductor device, electro-optic device, and electronic apparatus
JP2004335962A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2004351305A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4539032B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP2004356321A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4517584B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4179026B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP4075694B2 (ja) デバイスの製造方法
JP2004337780A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2004342917A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004330166A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2008010454A (ja) 金属配線形成方法
JP2008010455A (ja) 金属配線形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060801