JP4539032B2 - 膜パターン形成方法及びデバイスの製造方法 - Google Patents

膜パターン形成方法及びデバイスの製造方法 Download PDF

Info

Publication number
JP4539032B2
JP4539032B2 JP2003151285A JP2003151285A JP4539032B2 JP 4539032 B2 JP4539032 B2 JP 4539032B2 JP 2003151285 A JP2003151285 A JP 2003151285A JP 2003151285 A JP2003151285 A JP 2003151285A JP 4539032 B2 JP4539032 B2 JP 4539032B2
Authority
JP
Japan
Prior art keywords
film
substrate
liquid
film pattern
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003151285A
Other languages
English (en)
Other versions
JP2004356320A (ja
Inventor
俊明 御子柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003151285A priority Critical patent/JP4539032B2/ja
Publication of JP2004356320A publication Critical patent/JP2004356320A/ja
Application granted granted Critical
Publication of JP4539032B2 publication Critical patent/JP4539032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、膜パターン形成方法及びデバイスの製造方法に関するものである。
【0002】
【従来の技術】
電子回路または集積回路などに使われる配線などの膜パターンを形成する方法としては、例えばフォトリソグラフィ法が用いられる。このフォトリソグラフィ法は、真空装置などの大掛かりな設備と複雑な工程を必要とし、また材料使用効率も数%程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。
【0003】
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて基板上に膜パターンを形成する方法が提案されている(例えば、特許文献1、特許文献2参照)。この方法では、膜パターン用の液体材料(機能液)を基板に直接パターン配置し、その後熱処理やレーザー照射を行って膜パターンに変換する。この方法によれば、フォトリソグラフィが不要となり、プロセスが大幅に簡略化されるとともに、原材料の使用量も少なくてすむというメリットがある。
【0004】
【特許文献1】
特開平11−274671号公報
【特許文献2】
特開2000−216330号公報
【0005】
【発明が解決しようとする課題】
近年、デバイスを構成する回路の高密度化が進み、例えば配線についてもさらなる微細化、細線化が要求されている。上述した液滴吐出法を用いた膜パターン形成方法では、吐出した液滴が着弾後に基板上で広がるため、微細な膜パターンを安定的に形成するのが困難であった。
【0006】
特に、膜パターンを導電膜とする場合には、上述した液滴の広がりによって、液だまり(バルジ)が生じ、それが断線や短絡等の不具合の発生原因となるおそれがあった。
【0007】
本発明は、以上のような点を考慮してなされたもので、細い線状の膜パターンを、精度よく安定して形成することができる薄膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、以下の構成を採用している。
本発明の膜パターン形成方法は、機能液を基板上に配置して線状の膜パターンを形成する方法であって、前記機能液に対して撥液性の撥液性膜を、所定のパターン形状で前記基板上に形成する工程と、前記撥液性膜によって区画された領域に前記機能液を配置する工程とを有し、前記撥液性膜によって区画された領域は、部分的に幅が広く形成されていることを特徴とする。
ここで、撥液性とは、機能液に対して非親和性をしめす特性をいう。
本発明の膜パターン形成方法では、撥液性膜によって区画された領域に機能液が配置され、この機能液が例えば乾燥することにより、基板上に線状の膜パターンが形成される。機能液の配置時においては、撥液性膜に機能液がはじかれることにより、撥液性膜のパターン形状に応じて機能液が配置される。この場合、撥液性膜のパターン形状によって膜パターンの形状が規定されることから、例えば領域の幅を狭くするなど、撥液性膜のパターン形状を適切に設定することにより、膜パターンの微細化や細線化を図ることができる。
また、本発明の膜パターン形成方法では、撥液性膜によって区画された領域は、部分的に幅が広く形成されていることから、この幅が広く形成された部分に機能液の一部が退避することにより、機能液の配置時における上記区画領域からの機能液の溢れが防止される。そのため、膜パターンが所望の形状に正確にに形成される。
したがって、本発明の膜パターン形成方法では、細い線状の膜パターンを、精度よく安定して形成することができる。
【0009】
上記の膜パターン形成方法においては、前記撥液性膜によって区画された領域は、一部分の幅が他の部分の幅の110〜500%であるのが好ましい。
撥液性膜によって区画された領域において、一部分の幅が他の部分の幅の110〜500%であることにより、機能液の配置時における撥液性膜からの機能液の溢れが確実に防止される。
【0010】
また、上記の膜パターン形成方法において、前記撥液性膜によって区画された領域は、他の膜パターンと交差する部分において部分的に幅が広く形成されているとよい。
この形成方法によれば、基板上のスペースの有効利用を図りやすい。
【0011】
また、上記の膜パターン形成方法において、前記機能液を、液滴吐出法を用いて前記領域に配置するとよい。
この形成方法によれば、液滴吐出法を用いることにより、スピンコート法などの他の塗布技術に比べて、液体材料の消費に無駄が少なく、基板上に配置する機能液の量や位置の制御を行いやすい。
なお、撥液性膜によって区画される領域の幅は液滴の直径より狭くしてもよい。この場合、液滴状の機能液は、毛管現象などによりその領域に入り込む。これにより、吐出する液滴の直径より狭い線幅の膜パターンが形成される。
【0012】
また、前記機能液が導電性微粒子を含むことにより、導電性を有する膜パターンが形成される。そのため、この膜パターンは、配線として、各種デバイスに適用される。
【0013】
本発明のデバイスの製造方法は、基板に膜パターンが形成されてなるデバイスの製造方法であって、上記の膜パターン形成方法により、前記基板に前記膜パターンを形成することを特徴とする。
本発明のデバイス製造方法では、デバイスに形成される膜パターンの微細化や細線化が安定して図られる。そのため、高精度なデバイスを安定して製造することができる。
特に、前記膜パターンが前記基板上に設けられたTFT(膜トランジスタ)等のスイッチング素子の一部を構成する場合には、高集積化されたスイッチング素子を安定的に得ることができる。
【0014】
本発明のデバイスは、上記のデバイス製造方法を用いて製造されることを特徴とすることにより、高い精度を有する。
【0015】
また、本発明の電気光学装置は、上記のデバイスを備えることを特徴とする。
電気光学装置としては、例えば、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置などを例示できる。
また、本発明の電子機器は、上記の電気光学装置を備えることを特徴とする。
これらの発明によれば、高精度なデバイスを有することから、品質や性能の向上が図られる。
【0016】
【発明の実施の形態】
以下、本発明について図面を参照して説明する。
図1は、本発明の膜パターン形成方法を概念的に示す図である。
本発明の膜パターン形成方法は、機能液に対して撥液性の撥液性膜Fを、所定のパターン形状で基板P上に形成する撥液性膜形成工程、及び撥液性膜Fによって区画された線状の領域Aに機能液Lを配置する材料配置工程を有している。
【0017】
本発明の膜パターン形成方法では、撥液性膜Fによって区画された線状領域Aに機能液Lが配置され、この機能液Lが例えば乾燥することにより、基板P上に線状の膜パターンCが形成される。機能液Lの配置時においては、撥液性膜Fに機能液Lがはじかれることにより、撥液性膜Fのパターン形状に応じて機能膜が配置される。この場合、撥液性膜Fによって膜パターンCの形状が規定されることから、例えば線状領域Aの幅を狭くするなど、撥液性膜Fのパターン形状を適切に設定することにより、膜パターンCの微細化や細線化が図られる。
【0018】
また、本発明の膜パターン形成方法では、基板P上に撥液性膜Fを形成する際、撥液性膜Fによって区画される線状領域Aについて、一部の幅を広くする。すなわち、線状領域Aの軸方向に関する所定の位置に、他の領域の幅Wに比べて広い幅Wp(Wp>W)からなる部分(以後、必要に応じて幅広部Asと称す)を、単数あるいは複数設ける。
【0019】
ここで、撥液性膜Fの形成方法としては、例えば、基板の表面に自己組織化膜を形成する方法、プラズマ処理法(プラズマ重合法)、共析メッキ法、金チオールで撥液化する手法等が挙げられる。例えば、基板の表面全体を撥液性に加工した後に、膜パターンを形成すべき領域の撥液性を緩和して親液性を付与することで(親液化処理)、基板上に所定のパターン形状の撥液性膜Fを形成することができる。あるいは、所定のパターン形状が施されたマスクを使用して基板表面の撥液化を行うことにより、基板上に所定のパターン形状の撥液性膜Fを形成してもよい。
【0020】
本発明の膜パターン形成方法では、撥液性膜Fによって区画された線状領域Aの幅が部分的(幅広部As)に広く形成されていることにより、機能液Lの配置時、この幅広部Asに機能液Lの一部が退避し、撥液性膜Fからの機能液Lの溢れが防止される。
【0021】
一般に、線状領域に液体を配置する際、液体の表面張力の作用などによってその領域に液体が流入しにくかったり、その領域内で液体が広がりにくい場合がある。これに対して、本発明の膜パターン形成方法では、線幅に差が設けられている部分での液体の動きが誘因となり、線状領域Aへの機能液Lの流入あるいは線状領域A内での機能液Lの広がりが促進され、線状領域Aからの機能液Lの溢れが防止される。なお、機能液Lの配置に際して、線状領域Aに対する機能液の配置量が適宜設定されることは言うまでもない。
【0022】
このように、本発明の膜パターン形成方法では、機能液Lの配置時における線状領域Aからの機能液Lの溢れが防止されることから、膜パターンCが所望の形状に正確に形成される。したがって、細い線状の膜パターンCを、精度よく安定的に形成することができる。
【0023】
ここで、撥液性膜Fによって区画される線状領域Aにおいて、幅広部Asの幅Wpは、他の部分の幅Wの110〜500%であるのが好ましい。これにより、機能液の配置時における線状領域からの機能液の溢れが確実に防止される。なお、上記割合が110%未満であると、幅の広い部分に機能液が十分に退避しないおそれがあるので好ましくない。また、500%を超えると、基板上のスペースの有効利用を図る上で好ましくない。
【0024】
なお、線状領域Aの形状は図1に示したものに限らず他の形状でもよい。線状領域Aにおける幅広部Asの個数や大きさ、配置位置、配置ピッチなどは膜パターンの材質や幅、あるいは要求精度に応じて適宜設定される。
【0025】
図2(a)及び(b)は、線状領域Aの他の形態例を示している。
図1に示した線状領域Aでは、幅広部Asは、他の部分に比べて線状領域Aの中心軸の両側に幅が広がっているのに対して、図2(a)に示した線状領域A2では、幅広部As1,As2は、線状領域A2の中心軸の片側に広がっている。
また、線状領域A2の軸方向に沿って、線状領域A2の中心軸の一方の側に広がった幅広部As1と、他方の側に広がった幅広部As2とが、交互に形成されている。
【0026】
また、図1に示した線状領域Aでは、幅広部Asの縁部が矩形状に形成されているのに対して、図2(b)に示した線状領域A3では、幅広部Asの縁部が三角形状に形成されている。この他に、幅広部Asの縁部が円弧状に形成されてもよい。
【0027】
また、図3は、幅広部Asが形成される位置の例を示す図である。
図3において、幅広部Asは、膜パターン同士(膜パターンC及び膜パターンC2)が交差する部分に設けられている。すなわち、線状領域Aは、他の膜パターンC2が形成される領域と交差する部分において部分的に幅が広く形成されている。これにより、基板上のスペースの有効利用が図れる。なお、図3において、膜パターンCは例えばTFT構造におけるゲート線として利用され、膜パターンC2は例えばTFT構造におけるソース線(データ線)として利用される。
【0028】
本発明における基板Pとしては、ガラス、石英ガラス、Siウエハ、プラスチックフィルム、金属板など各種のものが挙げられる。さらに、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
【0029】
また、本発明における機能液Lとしては、各種のものが適用されるが、例えば、導電性微粒子を含む配線パターン用インクが用いられる。
また、機能液Lを、撥液性膜Fによって区画された領域に配置する方法としては、液滴吐出法、いわゆるインクジェット法を用いるのが好ましい。液滴吐出法を用いることにより、スピンコート法などの他の塗布技術に比べて、液体材料の消費に無駄が少なく、基板上に配置する機能液の量や位置の制御を行いやすいという利点がある。
【0030】
配線パターン用インクは、導電性微粒子を分散媒に分散させた分散液からなるものである。
導電性微粒子としては、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の表面にコーティングするコーティング材としては、例えばキシレン、トルエン等の有機溶剤やクエン酸等が挙げられる。
導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーテイング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
【0031】
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、n−ヘプタン、n−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、1,2−ジメトキシエタン、ビス(2−メトキシエチル)エーテル、p−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、N−メチル−2−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法(インクジェット法)への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
【0032】
上記導電性微粒子の分散液の表面張力は0.02N/m以上0.07N/m以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が0.02N/m未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、0.07N/mを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
【0033】
上記分散液の粘度は1mPa・s以上50mPa・s以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が1mPa・sより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が50mPa・sより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
【0034】
液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に30kg/cm程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子(圧電素子)がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。
【0035】
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル(泡)を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料(流動体)の一滴の量は、例えば1〜300ナノグラムである。
【0036】
本発明の膜パターン形成方法では、上述した配線パターン用インクを用いることにより、導電性を有する膜パターンを形成することができる。この導電性の膜パターンは、配線として、各種デバイスに適用される。
【0037】
図4は、本発明の膜パターン形成方法に用いられる装置の一例として、液滴吐出法によって基板上に液体材料を配置する液滴吐出装置(インクジェット装置)IJの概略構成を示す斜視図である。
【0038】
液滴吐出装置IJは、液滴吐出ヘッド1と、X軸方向駆動軸4と、Y軸方向ガイド軸5と、制御装置CONTと、ステージ7と、クリーニング機構8と、基台9と、ヒータ15とを備えている。
ステージ7は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
【0039】
液滴吐出ヘッド1は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とY軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド1の下面にY軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド1の吐出ノズルからは、ステージ7に支持されている基板Pに対して、上述した導電性微粒子を含むインクが吐出される。
【0040】
X軸方向駆動軸4には、X軸方向駆動モータ2が接続されている。X軸方向駆動モータ2はステッピングモータ等であり、制御装置CONTからX軸方向の駆動信号が供給されると、X軸方向駆動軸4を回転させる。X軸方向駆動軸4が回転すると、液滴吐出ヘッド1はX軸方向に移動する。
Y軸方向ガイド軸5は、基台9に対して動かないように固定されている。ステージ7は、Y軸方向駆動モータ3を備えている。Y軸方向駆動モータ3はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ7をY軸方向に移動する。
【0041】
制御装置CONTは、液滴吐出ヘッド1に液滴の吐出制御用の電圧を供給する。また、X軸方向駆動モータ2に液滴吐出ヘッド1のX軸方向の移動を制御する駆動パルス信号を、Y軸方向駆動モータ3にステージ7のY軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構8は、液滴吐出ヘッド1をクリーニングするものである。クリーニング機構8には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構8は、Y軸方向ガイド軸5に沿って移動する。クリーニング機構8の移動も制御装置CONTにより制御される。
ヒータ15は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ15の電源の投入及び遮断も制御装置CONTにより制御される。
【0042】
液滴吐出装置IJは、液滴吐出ヘッド1と基板Pを支持するステージ7とを相対的に走査しつつ基板Pに対して液滴を吐出する。ここで、以下の説明において、X軸方向を走査方向、X軸方向と直交するY軸方向を非走査方向とする。したがって、液滴吐出ヘッド1の吐出ノズルは、非走査方向であるY軸方向に一定間隔で並んで設けられている。なお、図4では、液滴吐出ヘッド1は、基板Pの進行方向に対し直角に配置されているが、液滴吐出ヘッド1の角度を調整し、基板Pの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド1の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Pとノズル面との距離を任意に調節することが出来るようにしてもよい。
【0043】
図5は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図5において、液体材料(配線パターン用インク、機能液)を収容する液体室21に隣接してピエゾ素子22が設置されている。液体室21には、液体材料を収容する材料タンクを含む液体材料供給系23を介して液体材料が供給される。ピエゾ素子22は駆動回路24に接続されており、この駆動回路24を介してピエゾ素子22に電圧を印加し、ピエゾ素子22を変形させることにより、液体室21が変形し、ノズル25から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子22の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子22の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
【0044】
次に、本発明の膜パターン形成方法の実施形態の一例として、基板上に導電膜配線を形成する方法について図6を参照して詳しく説明する。
本実施形態に係る膜パターン形成方法は、上述した配線パターン用のインク(配線パターン形成材料)を基板上に配置し、その基板上に配線用の導電膜パターンを形成するものであり、表面処理工程(撥液性膜形成工程)、材料配置工程及び中間乾燥工程、熱処理/光処理工程から概略構成される。
以下、各工程毎に詳細に説明する。
【0045】
(表面処理工程)
表面処理工程は、基板表面を撥液化する撥液化処理工程と、撥液化された基板表面を親液化する親液化処理工程とに大別される。
表面処理工程では、導電膜配線を形成する基板の表面を、液体材料に対して撥液性に加工する。具体的には、導電性微粒子を含有した液体材料に対する所定の接触角が、60[deg]以上、好ましくは90[deg]以上110[deg]以下となるように表面処理を施す。
表面の撥液性(濡れ性)を制御する方法としては、例えば、基板の表面に自己組織化膜を形成する方法、プラズマ処理法等を採用できる。
【0046】
自己組織膜形成法では、導電膜配線を形成すべき基板の表面に、有機分子膜などからなる自己組織化膜を形成する。
基板表面を処理するための有機分子膜は、基板に結合可能な官能基と、その反対側に親液基あるいは撥液基といった基板の表面性を改質する(表面エネルギーを制御する)官能基と、これらの官能基を結ぶ炭素の直鎖あるいは一部分岐した炭素鎖とを備えており、基板に結合して自己組織化して分子膜、例えば単分子膜を形成する。
【0047】
ここで、自己組織化膜とは、基板の下地層等の構成原子と反応可能な結合性官能基とそれ以外の直鎖分子とからなり、直鎖分子の相互作用により極めて高い配向性を有する化合物を、配向させて形成された膜である。この自己組織化膜は、単分子を配向させて形成されているので、極めて膜厚を薄くすることができ、しかも、分子レベルで均一な膜となる。すなわち、膜の表面に同じ分子が位置するため、膜の表面に均一でしかも優れた撥液性や親液性を付与することができる。
【0048】
上記の高い配向性を有する化合物として、例えばフルオロアルキルシランを用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向されて自己組織化膜が形成され、膜の表面に均一な撥液性が付与される。
自己組織化膜を形成する化合物としては、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリクロロシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下「FAS」という)を例示できる。これらの化合物は、単独で使用してもよく、2種以上を組み合わせて使用してもよい。なお、FASを用いることにより、基板との密着性と良好な撥液性とを得ることができる。
【0049】
FASは、一般的に構造式RnSiX(4−n)で表される。ここでnは1以上3以下の整数を表し、Xはメトキシ基、エトキシ基、ハロゲン原子などの加水分解基である。またRはフルオロアルキル基であり、(CF)(CF)x(CH)yの(ここでxは0以上10以下の整数を、yは0以上4以下の整数を表す)構造を持ち、複数個のR又はXがSiに結合している場合には、R又はXはそれぞれすべて同じでもよく、異なっていてもよい。Xで表される加水分解基は加水分解によりシラノールを形成して、基板(ガラス、シリコン)の下地のヒドロキシル基と反応してシロキサン結合で基板と結合する。一方、Rは表面に(CF)等のフルオロ基を有するため、基板の下地表面を濡れない(表面エネルギーが低い)表面に改質する。
【0050】
有機分子膜などからなる自己組織化膜は、上記の原料化合物と基板とを同一の密閉容器中に入れておき、室温で2〜3日程度の間放置することにより基板上に形成される。また、密閉容器全体を100℃に保持することにより、3時間程度で基板上に形成される。これらは気相からの形成法であるが、液相からも自己組織化膜を形成できる。例えば、原料化合物を含む溶液中に基板を浸積し、洗浄、乾燥することで基板上に自己組織化膜が形成される。
なお、自己組織化膜を形成する前に、基板表面に紫外光を照射したり、溶媒により洗浄したりして、基板表面の前処理を施すことが望ましい。
【0051】
一方、プラズマ処理法では、常圧又は真空中で基板に対してプラズマ照射を行う。プラズマ処理に用いるガス種は、導電膜配線を形成すべき基板Pの表面材質等を考慮して種々選択できる。処理ガスとしては、例えば、4フッ化メタン、パーフルオロヘキサン、パーフルオロデカン等を例示できる。
なお、基板Pの表面を撥液性に加工する処理は、所望の撥液性を有するフィルム、例えば4フッ化エチレン加工されたポリイミドフィルム等を基板表面に貼着することによっても行ってもよい。また、撥液性の高いポリイミドフィルムをそのまま基板として用いてもよい。
このように、自己組織膜形成法やプラズマ処理法を実施することにより、図6(a)に示されるように、基板Pの表面全体が撥液性に加工される。
【0052】
次に、配線パターンを形成すべき領域(被塗布領域)の撥液性を緩和して親液性を付与し(親液化処理)、基板表面の濡れ性を制御する。
以下、親液化処理について説明する。
親液化処理としては、波長170〜400nmの紫外光を照射する方法が挙げられる。このとき、配線パターンに応じたマスクを用いて紫外光を照射することで、撥液性に加工された基板表面のうち、配線部分のみ部分的に変質させて撥液性を緩和して親液化することができる。つまり、上記撥液化処理及び親液化処理を施すことにより、図6(b)に示すように、基板Pには、配線パターンが形成されるべき位置に親液性を付与された被塗布領域H1と、被塗布領域H1を囲む撥液領域H2とが形成される。
なお、撥液性の緩和の程度は紫外光の照射時間で調整できるが、紫外光の強度、波長、熱処理(加熱)との組み合わせ等によって調整することもできる。例えば、導電性微粒子を含有した液体材料に対する被塗布領域H1の接触角と撥液領域H2における接触角との差が50°以上となるように、被塗布領域H1の接触角が10°以下となる条件で紫外光を照射する。
【0053】
親液化処理の他の方法としては、酸素を反応ガスとするプラズマ処理が挙げられる。具体的には、基板Pに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。O プラズマ処理の条件としては、例えばプラズマパワーが50〜1000W、酸素ガス流量が50〜100ml/min、プラズマ放電電極に対する基板Pの板搬送速度が0.5〜10mm/sec、基板温度が70〜90℃とされる。
この場合、導電性微粒子を含有した液体材料に対する被塗布領域H1の接触角が10°以下となるように、例えば基板Pの搬送速度を遅くしてプラズマ処理時間を長くする等、プラズマ処理条件を調整する。
さらに、別の親液化処理としては、基板をオゾン雰囲気に曝す処理も採用できる。
以上の表面処理工程により、配線パターン形成材料に対して撥液性の撥液性膜Fが、所定のパターン形状で基板P上に形成される。
また、本例では、先の図1に示したように、撥液性膜Fによって線状の領域が形成され、この線状領域の軸方向に関する所定の位置に、他の領域の幅に比べて広い幅からなる幅広部が形成される。
【0054】
(材料配置工程及び中間乾燥工程)
次に、先の図4に示した液滴吐出装置IJによる液滴吐出法を用いて、配線パターン形成材料を、基板P上の撥液性膜Fによって区画された領域に配置する。なお、本例では、配線パターン用インク(機能液)として、導電性微粒子を溶媒(分散媒)に分散させた分散液を吐出する。ここで用いられる導電性微粒子は、金、銀、銅、パラジウム、ニッケルの何れかを含有する金属微粒子の他、導電性ポリマーや超電導体の微粒子などが用いられる。
【0055】
すなわち、材料配置工程では、図6(c)に示すように、液体吐出ヘッド1から配線パターン形成材料を含む液体材料Lを液滴にして吐出し、その液滴を基板P上の、撥液性膜Fによって区画された領域(図1に示す線状領域A、図6(b)に示す被塗布領域H1)に配置する。液滴吐出の条件としては、例えば、インク重量7ng/dot、インク速度(吐出速度)5〜7m/secで行う。
【0056】
このとき、液体材料Lは撥液性膜Fにはじかれ、撥液性膜Fによって区画された領域内に配置される。
【0057】
また、図6(c)に示すように、撥液性膜Fに区画された領域の幅Wが液滴の直径Dより狭い場合(すなわち、液滴の直径Dが区画領域の幅Wより大きい場合)、図6(d)の二点鎖線で示すように、液滴の一部が撥液性膜F上にのるものの、毛管現象などにより液体材料Lは撥液性膜Fに区画された領域に入り込む。
また、基板Pの表面は親液性を付与されているため、上記区画領域に流れ込んだ液体材料Lがその領域内で均一に広がる。これにより、吐出する液滴の直径Dより狭い線幅Wの塗膜が形成される。
【0058】
さらに、本例では、先の図1に示したように、撥液性膜Fによって区画された線状領域の幅が部分的に広く形成されていることから、液体材料の配置時において、この幅広部に液体材料の一部が退避し、その区画領域からの液体材料の溢れが確実に防止されかつ、その領域内での液体材料の広がりが促進される。
【0059】
(熱処理/光処理工程)
次に、熱処理/光処理工程では、基板上に配置された液滴に含まれる分散媒あるいはコーティング材を除去する。すなわち、基板上に配置された導電膜形成用の液体材料は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング材がコーティングされている場合には、このコーティング材も除去する必要がある。
【0060】
熱処理及び/又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行ってもよい。熱処理及び/又は光処理の処理温度は、分散媒の沸点(蒸気圧)、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング材の有無や量、基材の耐熱温度などを考慮して適宜決定される。
【0061】
例えば、有機物からなるコーティング材を除去するためには、約300℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上100℃以下で行なうことが好ましい。
熱処理及び/又は光処理は、例えばホットプレート、電気炉などの加熱手段を用いた一般的な加熱処理の他に、ランプアニールを用いて行ってもよい。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態例では100W以上1000W以下の範囲で十分である。
上記熱処理及び/又は光処理により、基板上の塗布膜は、微粒子間の電気的接触が確保され、図6(e)に示すように、導電性膜(膜パターンC)に変換される。
【0062】
以上説明したように、本例の膜パターン形成方法では、撥液性膜Fによって区画された線状の領域が部分的に幅が広く形成されていることにより、線状領域からの液体材料の溢れが確実に防止されかつ、その線状領域内での液体材料の広がりが促進される。そのため、細い線状の膜パターンが、精度よく安定して形成される。
【0063】
次に、本発明の電気光学装置の一例である液晶表示装置について説明する。
図7は、本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図8は図1のH−H’線に沿う断面図である。図9は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、図10は、液晶表示装置の部分拡大断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【0064】
図7及び図8において、本実施の形態の液晶表示装置(電気光学装置)100は、対をなすTFTアレイ基板10と対向基板20とが光硬化性の封止材であるシール材52によって貼り合わされ、このシール材52によって区画された領域内に液晶50が封入、保持されている。シール材52は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。
【0065】
シール材52の形成領域の内側の領域には、遮光性材料からなる周辺見切り53が形成されている。シール材52の外側の領域には、データ線駆動回路201及び実装端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する2辺に沿って走査線駆動回路204が形成されている。TFTアレイ基板10の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路204の間を接続するための複数の配線205が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的導通をとるための基板間導通材206が配設されている。
【0066】
なお、データ線駆動回路201及び走査線駆動回路204をTFTアレイ基板10の上に形成する代わりに、例えば、駆動用LSIが実装されたTAB(Tape Automated Bonding)基板とTFTアレイ基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置100においては、使用する液晶50の種類、すなわち、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
【0067】
このような構造を有する液晶表示装置100の画像表示領域においては、図9に示すように、複数の画素100aがマトリクス状に構成されているとともに、これらの画素100aの各々には、画素スイッチング用のTFT(スイッチング素子)30が形成されており、画素信号S1、S2、…、Snを供給するデータ線6aがTFT30のソースに電気的に接続されている。データ線6aに書き込む画素信号S1、S2、…、Snは、この順に線順次で供給してもよく、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。また、TFT30のゲートには走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmをこの順に線順次で印加するように構成されている。
【0068】
画素電極19は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオン状態とすることにより、データ線6aから供給される画素信号S1、S2、…、Snを各画素に所定のタイミングで書き込む。このようにして画素電極19を介して液晶に書き込まれた所定レベルの画素信号S1、S2、…、Snは、図8に示す対向基板20の対向電極121との間で一定期間保持される。なお、保持された画素信号S1、S2、…、Snがリークするのを防ぐために、画素電極19と対向電極121との間に形成される液晶容量と並列に蓄積容量60が付加されている。例えば、画素電極19の電圧は、ソース電圧が印加された時間よりも3桁も長い時間だけ蓄積容量60により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置100を実現することができる。
【0069】
図10は、ボトムゲート型TFT30を有する液晶表示装置100の部分拡大断面図であって、本実施形態では、ボトムゲート型の画素スイッチング用TFT30の上方に、蓄積容量60が構築されている。より具体的には、TFTアレイ基板10(上記配線パターン形成方法における基板Pに相当)上で、走査線3aからデータ線6aに沿って基板上に突出したゲート電極203a部分上に、ゲート絶縁膜42を介して半導体層210aが積層されている。このゲート電極203a部分に対向する半導体層210aの部分がチャネル領域とされている。半導体層210a上には、ソース電極204a及びドレイン電極204bが、データ線6aと同一膜から形成されている。ソース電極204a及びドレイン電極204bと半導体層210aとの間には夫々、オーミック接合を得るための例えばn+型a−Si(アモルファスシリコン)層からなる接合層205a及び205bが積層されており、チャネル領域の中央部における半導体層210a上には、チャネルを保護するための絶縁性のエッチストップ膜208が形成されている。ドレイン電極204bの端部上には、層間絶縁膜212を介して島状の容量電極222が積層されており、更に容量電極222上には、誘電体膜221を介して容量線3b(固定電位側容量電極)が積層されている。そして、容量線3bは、画像表示領域内をストライプ状に伸びて画像表示領域外まで延設されて、固定電位に落とされている。
【0070】
蓄積容量60の上方に画素電極19が配置されており、容量線3bと画素電極19との間には層間絶縁膜216が積層されている。層間絶縁膜216に開孔されたコンタクトホール217を介して、画素電極19と容量電極222とが接続されて、容量電極222は、画素電極電位とされている。そして、容量電極222には、TFT30のチャネル領域の上方にあたる領域に孔状の開口部222aが設けられている。
【0071】
本実施の形態の液晶表示装置は、上記膜パターン形成方法により、微細化や細線化が図られた導電膜が、精度よく安定して形成されることから、高い品質や性能が得られる。
【0072】
なお、上記実施形態では、TFT30を液晶表示装置100の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機EL(エレクトロルミネッセンス)表示デバイスに応用が可能である。有機EL表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔(ホール)を注入して再結合させることにより励起子(エキシトン)を生成させ、このエキシトンが失活する際の光の放出(蛍光・燐光)を利用して発光させる素子である。そして、上記のTFT30を有する基板上に、有機EL表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入/電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーELデバイスを製造することができる。本発明におけるデバイス(電気光学装置)の範囲にはこのような有機ELデバイスをも含むものである。
【0073】
また、本発明に係るデバイス(電気光学装置)としては、上記の他に、PDP(プラズマディスプレイパネル)や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
【0074】
次に、本発明の電子機器の具体例について説明する。
図11(a)は、携帯電話の一例を示した斜視図である。図11(a)において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図11(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図11(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図11(c)は、腕時計型電子機器の一例を示した斜視図である。図11(c)において、800は時計本体を示し、801は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図11(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
【0075】
次に、本発明の膜パターンの形成方法によって形成される膜パターンを、プラズマ型表示装置に適用した例について説明する。
図12は、本実施形態のプラズマ型表示装置500の分解斜視図を示している。
プラズマ型表示装置500は、互いに対向して配置された基板501、502、及びこれらの間に形成される放電表示部510を含んで構成される。
放電表示部510は、複数の放電室516が集合されたものである。複数の放電室516のうち、赤色放電室516(R)、緑色放電室516(G)、青色放電室516(B)の3つの放電室516が対になって1画素を構成するように配置されている。
【0076】
基板501の上面には所定の間隔でストライプ状にアドレス電極511が形成され、アドレス電極511と基板501の上面とを覆うように誘電体層519が形成されている。誘電体層519上には、アドレス電極511、511間に位置しかつ各アドレス電極511に沿うように隔壁515が形成されている。隔壁515は、アドレス電極511の幅方向左右両側に隣接する隔壁と、アドレス電極511と直交する方向に延設された隔壁とを含む。また、隔壁515によって仕切られた長方形状の領域に対応して放電室516が形成されている。
また、隔壁515によって区画される長方形状の領域の内側には蛍光体517が配置されている。蛍光体517は、赤、緑、青の何れかの蛍光を発光するもので、赤色放電室516(R)の底部には赤色蛍光体517(R)が、緑色放電室516(G)の底部には緑色蛍光体517(G)が、青色放電室516(B)の底部には青色蛍光体517(B)が各々配置されている。
【0077】
一方、基板502には、先のアドレス電極511と直交する方向に複数の表示電極512がストライプ状に所定の間隔で形成されている。さらに、これらを覆うように誘電体層513、及びMgOなどからなる保護膜514が形成されている。
基板501と基板502とは、前記アドレス電極511…と表示電極512…を互いに直交させるように対向させて相互に貼り合わされている。
上記アドレス電極511と表示電極512は図示略の交流電源に接続されている。各電極に通電することにより、放電表示部510において蛍光体517が励起発光し、カラー表示が可能となる。
【0078】
本実施形態では、上記アドレス電極511、及び表示電極512がそれぞれ、上述した配線パターン形成方法に基づいて形成されているため、小型・薄型化が実現され、断線等の不良が生じない高品質のプラズマ型表示装置を得ることができる。
【0079】
次に、本発明の膜パターンの形成方法によって形成される膜パターンを、アンテナ回路に適用した例について説明する。
図13は、本実施形態例に係る非接触型カード媒体を示しており、非接触型カード媒体400は、カード基体402とカードカバー418から成る筐体内に、半導体集積回路チップ408とアンテナ回路412を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
【0080】
本実施形態では、上記アンテナ回路412が、本発明の膜パターン形成方法に基づいて形成されている。そのため、上記アンテナ回路412の微細化や細線化が図られ、高い品質や性能を得ることができる。
【0081】
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【図面の簡単な説明】
【図1】 本発明の膜パターン形成方法を概念的に示す図である。
【図2】 線状領域の他の形態例を示す図である。
【図3】 線状領域における幅広部が形成される位置の例を示す図である。
【図4】 液滴吐出装置の概略斜視図である。
【図5】 ピエゾ方式による液状体の吐出原理を説明するための図である。
【図6】 配線パターン形成する手順を示す図である。
【図7】 液晶表示装置を対向基板の側から見た平面図である。
【図8】 図7のH−H’線に沿う断面図である。
【図9】 液晶表示装置の等価回路図である。
【図10】 液晶表示装置の部分拡大断面図である。
【図11】 本発明の電子機器の具体例を示す図である。
【図12】 プラズマ型表示装置の分解斜視図である。
【図13】 非接触型カード媒体の分解斜視図である。
【符号の説明】
F…撥液性膜、P…基板(ガラス基板)、A…線状領域、As…幅広部、W,Wp…幅、C…膜パターン(導電性膜)、H1…塗布領域、H2…撥液領域、30…TFT(スイッチング素子)、100…液晶表示装置(電気光学装置)、500…プラズマ表示装置、400…非接触型カード媒体(電子機器)。

Claims (5)

  1. 液滴吐出法を用いて機能液を基板上に配置して線状の膜パターンを形成する方法であって、
    前記機能液に対して撥液性の撥液性膜を、所定のパターン形状で前記基板上に形成する工程と、
    前記撥液性膜によって区画された領域に前記機能液を配置する工程とを有し、
    前記撥液性膜によって区画された領域は、上層または下層の他の膜パターンと交差する部分において部分的に幅が広く形成されていることを特徴とする膜パターン形成方法。
  2. 請求項1に記載の膜パターン形成方法において、
    前記撥液性膜によって区画された領域は、一部分の幅が他の部分の幅の110〜500%であることを特徴とする請求項1に記載の膜パターン形成方法。
  3. 請求項1または請求項2に記載の膜パターン形成方法において、
    前記機能液は、導電性微粒子を含むことを特徴とする膜パターン形成方法。
  4. 基板に膜パターンが形成されてなるデバイスの製造方法であって、
    請求項1から請求項3のいずれかに記載の膜パターン形成方法により、前記基板に前記膜パターンを形成することを特徴とするデバイス製造方法。
  5. 請求項4に記載のデバイス製造方法において、
    前記膜パターンは、前記基板上に設けられたスイッチング素子の一部を構成することを特徴とするデバイス製造方法。
JP2003151285A 2003-05-28 2003-05-28 膜パターン形成方法及びデバイスの製造方法 Expired - Fee Related JP4539032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003151285A JP4539032B2 (ja) 2003-05-28 2003-05-28 膜パターン形成方法及びデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003151285A JP4539032B2 (ja) 2003-05-28 2003-05-28 膜パターン形成方法及びデバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2004356320A JP2004356320A (ja) 2004-12-16
JP4539032B2 true JP4539032B2 (ja) 2010-09-08

Family

ID=34046853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003151285A Expired - Fee Related JP4539032B2 (ja) 2003-05-28 2003-05-28 膜パターン形成方法及びデバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4539032B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227715A (ja) * 2006-02-24 2007-09-06 Stanley Electric Co Ltd パターニング基板の製造方法
JP2008098552A (ja) * 2006-10-16 2008-04-24 Seiko Epson Corp パターン形成方法
GB2458483B (en) 2008-03-19 2012-06-20 Cambridge Display Tech Ltd Organic thin film transistor
JP5412765B2 (ja) * 2008-08-22 2014-02-12 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置及び積層構造体の製造方法
JP5899606B2 (ja) * 2010-03-04 2016-04-06 株式会社リコー 積層構造体の製造方法
JP5707749B2 (ja) * 2010-06-25 2015-04-30 富士ゼロックス株式会社 パターン形成方法及びパターン形成装置
CN110323323A (zh) * 2018-03-29 2019-10-11 豪雅冠得股份有限公司 光照射模块以及led元件用配线基板
CN108565268B (zh) * 2018-04-02 2021-02-12 昆山国显光电有限公司 阵列基板及显示屏

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326952A (ja) * 1998-05-14 1999-11-26 Nec Corp 薄膜トランジスタアレイ
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2004247704A (ja) * 2002-08-30 2004-09-02 Sharp Corp Tftアレイ基板、液晶表示装置、tftアレイ基板の製造方法および液晶表示装置の製造方法、並びに電子装置
JP2005012181A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11326952A (ja) * 1998-05-14 1999-11-26 Nec Corp 薄膜トランジスタアレイ
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
JP2003133691A (ja) * 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2004247704A (ja) * 2002-08-30 2004-09-02 Sharp Corp Tftアレイ基板、液晶表示装置、tftアレイ基板の製造方法および液晶表示装置の製造方法、並びに電子装置
JP2005012181A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法

Also Published As

Publication number Publication date
JP2004356320A (ja) 2004-12-16

Similar Documents

Publication Publication Date Title
JP3823981B2 (ja) パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
JP2004363560A (ja) 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2005019955A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US7282779B2 (en) Device, method of manufacture thereof, manufacturing method for active matrix substrate, electro-optical apparatus and electronic apparatus
JP2004351272A (ja) 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005012179A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP2004335962A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2004351305A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4539032B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4192674B2 (ja) 薄膜パターン形成方法及びデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP2004356321A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4179026B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP4517584B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4075694B2 (ja) デバイスの製造方法
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees