KR100620880B1 - 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법 - Google Patents

막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법 Download PDF

Info

Publication number
KR100620880B1
KR100620880B1 KR1020040037111A KR20040037111A KR100620880B1 KR 100620880 B1 KR100620880 B1 KR 100620880B1 KR 1020040037111 A KR1020040037111 A KR 1020040037111A KR 20040037111 A KR20040037111 A KR 20040037111A KR 100620880 B1 KR100620880 B1 KR 100620880B1
Authority
KR
South Korea
Prior art keywords
region
substrate
droplet
forming
impact
Prior art date
Application number
KR1020040037111A
Other languages
English (en)
Other versions
KR20040103779A (ko
Inventor
미코시바도시아키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040103779A publication Critical patent/KR20040103779A/ko
Application granted granted Critical
Publication of KR100620880B1 publication Critical patent/KR100620880B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G31/00—Soilless cultivation, e.g. hydroponics
    • A01G31/02—Special apparatus therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14201—Structure of print heads with piezoelectric elements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C23C26/02—Coating not provided for in groups C23C2/00 - C23C24/00 applying molten material to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/12—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
    • C23C4/123—Spraying molten metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/09—Ink jet technology used for manufacturing optical filters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P60/00—Technologies relating to agriculture, livestock or agroalimentary industries
    • Y02P60/20—Reduction of greenhouse gas [GHG] emissions in agriculture, e.g. CO2
    • Y02P60/21—Dinitrogen oxide [N2O], e.g. using aquaponics, hydroponics or efficiency measures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Environmental Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 기판상에 막패턴을 형성하는 방법으로서, 기판상에 뱅크를 형성하는 공정과, 기능액의 액적을 기판상에 착탄시켜, 뱅크에 의해서 구획된 영역에 기능액을 배치하는 공정을 갖고, 액적의 착탄 간격은 영역내에서 액적끼리가 착탄후에 연결되도록 결정되어 있고, 영역의 단(端)에서의 액적의 착탄 위치는 영역의 단으로부터 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법에 관한 것이다.
막패턴 형성 방법, 디바이스, 디바이스의 제조 방법, 전기 광학 장치, 전자 기기, 액티브 매트릭스 기판의 제조 방법

Description

막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법, 전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법{FILM PATTERN FORMATION METHOD, DEVICE AND METHOD FOR MANUFACTURING THE SAME, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE, AND METHOD OF MANUFACTURING ACTIVE MATRIX SUBSTRATE}
도 1은 본 발명의 막패턴 형성 방법을 개념적으로 나타내는 도면.
도 2는 선상(線狀) 영역의 길이와, 선상 영역의 단에서의 액적의 착탄 위치의 관계를 나타내는 도면.
도 3은 액적 토출 장치의 개략 사시도.
도 4는 피에조 방식에 의한 액상체의 토출 원리를 나타내는 도면.
도 5의 (A)~(E)는 배선 패턴 형성하는 순서를 나타내는 도면.
도 6은 본 발명의 막패턴 형성 방법을 개념적으로 나타내는 도면.
도 7은 선상 영역의 길이와, 선상 영역의 단에서의 액적의 착탄 위치의 관계를 나타내는 도면.
도 8의 (A)~(E)는 배선 패턴 형성하는 순서를 나타내는 도면.
도 9는 액정 표시 장치를 대향 기판의 측으로부터 본 평면도.
도 10은 도 9의 H-H'선을 따른 단면도.
도 11은 액정 표시 장치의 등가 회로도.
도 12는 동, 액정 표시 장치의 부분 확대 단면도.
도 13은 액정 표시 장치의 부분 확대 단면도.
도 14는 유기 EL 장치의 부분 확대 단면도.
도 15는 플라즈마형 표시 장치의 분해 사시도.
도 16은 박막 트랜지스터를 제조하는 공정을 나타내는 도면.
도 17은 박막 트랜지스터를 제조하는 공정을 나타내는 도면.
도 18은 박막 트랜지스터를 제조하는 공정을 나타내는 도면.
도 19는 박막 트랜지스터를 제조하는 공정을 나타내는 도면.
도 20은 액정 표시 장치의 다른 형태를 나타내는 도면.
도 21은 비접촉형 카드 매체의 분해 사시도.
도 22의 (A)~(C)는 본 발명의 전자 기기의 구체적인 예를 나타내는 도면.
부호의 설명
IJ … 액적 토출 장치, 1 … 액적 토출 헤드, 4 … X축 방향 구동축,
5 … Y축 방향 가이드축, CONT … 제어 장치, 7 … 스테이지,
8 … 기구, 9 … 기대, 15 … 히터
본 발명은 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법, 전기 광학장치, 및 전자 기기에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 배선 등의 막패턴을 형성하는 방법으로는, 예를 들어 포토리소그래피법이 사용된다. 이 포토리소그래피법은 진공 장치 등의 대규모 설비와 복잡한 공정을 필요로 하고, 또한 재료 사용 효율도 수％정도로 거의 대부분을 폐기시켜야 하므로, 제조 비용이 높다.
이것에 대해서, 액적 토출 헤드로부터 액체 재료를 액적상으로 토출하는 액적 토출법, 소위 잉크젯법을 사용하여 기판상에 막패턴을 형성하는 방법이 제안되어 있다(예를 들어, 특개평11-274671호 공보, 특개2000-216330호 공보 참조). 이 방법에서는 막패턴용의 액체 재료(기능액)를 기판에 직접 패턴 배치하고, 그 후 열처리나 레이저 조사를 행하여 막패턴으로 변환한다. 이 방법에 의하면, 포토리소그래피가 불필요하게 되어, 프로세스가 대폭으로 간략화되는 동시에, 원재료의 사용량도 적게 할 수 있는 장점이 있다.
근년, 디바이스를 구성하는 회로의 고밀도화가 진행되어, 예를 들어 배선에 대해서도 더욱 미세화, 세선화가 요구되고 있다. 상술한 액적 토출법을 사용한 막패턴 형성 방법에서는 토출한 액적이 착탄후에 기판 상에서 퍼지기 때문에, 미세한 막패턴을 안정적으로 형성하기가 곤란하였다.
본 발명은 이상과 같은 점을 고려하여 행하여진 것으로, 가는 막패턴을, 정밀도 좋게 안정하게 형성할 수 있는 막패턴 형성 방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해서, 본 발명은 이하의 구성을 채용하고 있다.
본 발명의 막패턴 형성 방법은, 기판상에 막패턴을 형성하는 방법으로서, 상기 기판상에 뱅크를 형성하는 공정과, 기능액의 액적을 상기 기판상에 착탄시켜, 상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있다.
본 발명의 막패턴 형성 방법에서는 뱅크에 의해서 구획된 영역에 기능액이 배치되며, 이 기능액이 예를 들어 건조됨으로써, 기판상에 막패턴이 형성된다. 이 경우, 뱅크에 의해서 막패턴의 형상이 규정되기 때문에, 예를 들어 뱅크에 의한 홈의 폭을 좁게하는 등, 뱅크를 적절히 형성함으로써, 막패턴의 미세화나 세선화를 도모할 수 있다.
또한, 본 발명의 막패턴 형성 방법에서는 액적의 착탄 간격, 및 영역의 단에서의 액적의 착탄 위치가 상기와 같이 정해짐으로써, 영역의 단까지 액적이확실히 퍼져서, 영역에서 기능액이 간극없이 배치된다. 그 때문에, 본 발명의 막패턴 형성 방법에서는 막패턴을 안정하게 형성할 수 있다.
또한, 상기의 막패턴 형성 방법에서, 상기 영역의 길이를 d, 상기 액적의 착탄 간격을 h, d를 h로 나눈 나머지를 y로 했을 때, 상기 영역의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 y/2의 거리에 있는 것이 바람직하다.
이 경우, 영역의 길이 방향의 양단에서, 영역의 단으로부터 액적의 착탄 위치까지의 거리가 액적의 착탄 간격의 1/2 이하가 된다. 그 때문에, 영역의 길이 방향의 양단에서, 액적이 확실히 단까지 퍼진다. 또 이 경우, 영역의 단으로부터 액적의 착탄 위치까지의 거리가 영역의 양단에서 서로 같게 되므로, 영역에 기능액이 보다 균일하게 배치된다.
또한, 상기 기능액이 도전성 미립자를 함유함으로써, 도전성을 갖는 막패턴이 형성된다. 그 때문에, 이 막패턴은 배선으로서, 각종 디바이스에 적용된다. 또한 기능액으로는 가열 또는 광조사에 의해 도전성을 발생하는 것을 선택할 수도 있다.
본 발명의 디바이스의 제조 방법은 기판에 막패턴이 형성되어 이루어지는 디바이스의 제조 방법으로서, 상기의 막패턴 형성 방법에 의해, 상기 기판에 상기 막패턴을 형성한다.
본 발명의 디바이스 제조 방법에서는, 디바이스에 형성되는 막패턴의 미세화나 세선화가 안정되게 도모된다. 그 때문에, 고정밀의 디바이스를 안정하게 제조할 수 있다.
특히, 상기 막패턴이 상기 기판상에 설치된 TFT(막트랜지스터) 등의 스위칭 소자의 일부를 구성하는 경우에는 고집적화된 스위칭 소자를 안정적으로 얻을 수 있다.
본 발명의 디바이스는 상기의 디바이스 제조 방법을 사용하여 제조됨으로써, 높은 정밀도를 갖는다.
본 발명의 막패턴 형성 방법은 기판상에 막패턴을 형성하는 방법으로서, 기능액에 대해서 발액성을 갖는 발액성막을, 소정의 패턴 형상으로 상기 기판상에 형성하는 공정과, 상기 발액성막에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 방울끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있다.
본 발명의 막패턴 형성 방법에서는 발액성막에 의해서 구획된 영역에 기능액이 배치되며, 이 기능액이 예를 들어 건조됨으로써, 기판상에 막패턴이 형성된다. 이 경우, 발액성막에 의해서 막패턴의 형상이 규정되기 때문에, 예를 들어 영역의 폭을 좁게하는 등, 발액성막의 패턴 형상을 적절히 설정함으로써, 막패턴의 미세화나 세선화를 도모할 수 있다. 또한, 본 발명의 막패턴 형성 방법에서는, 액적의 착탄 간격, 및 영역의 단에서의 액적의 착탄 위치가 상기와 같이 정해짐으로써, 영역의 단까지 액적이 확실히 퍼져서, 영역에서 기능액이 간극없이 배치된다. 그 때문에, 본 발명의 막패턴 형성 방법에서는, 막패턴을 안정하게 형성할 수 있다.
또한, 상기의 막패턴 형성 방법에서, 상기 영역의 길이를 d, 상기 액적의착탄 간격을 h, d를 h로 나눈 나머지를 y로 할 때, 상기 영역의 단에서의 상기액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 y/2의 거리에 있는 것이 바람직하다.
이 경우, 영역의 길이 방향의 양단에서, 영역의 단으로부터 액적의 착탄 위치까지의 거리가 액적의 착탄 간격의 1/2 이하로 된다. 그 때문에, 영역의 길이 방향의 양단에서, 액적이 확실히 단까지 퍼진다. 또 이 경우, 영역의 단으로부터 액적의 착탄 위치까지의 거리가 영역의 양단에서 서로 같게 되므로, 영역에 기능액이 보다 균일하게 배치된다.
또한, 상기 기능액이 도전성 미립자를 함유함으로써, 도전성을 갖는 막패턴이 형성된다. 그 때문에, 이 막패턴은 배선으로서, 각종 디바이스에 적용된다. 또한 기능액으로는 가열 또는 광조사에 의해 도전성을 발생하는 것을 선택할 수도 있다.
본 발명의 디바이스의 제조 방법은 기판에 막패턴이 형성되어 이루어지는 디바이스의 제조 방법으로서, 상기의 막패턴 형성 방법에 의해, 상기 기판에 상기 막패턴을 형성한다.
본 발명의 디바이스 제조 방법에서는, 디바이스에 형성되는 막패턴의 미세화나 세선화가 안정하게 도모된다. 그 때문에, 고정밀의 디바이스를 안정하게 제조할 수 있다.
특히, 상기 막패턴이 상기 기판상에 설치된 TFT(막트랜지스터) 등의 스위칭 소자의 일부를 구성하는 경우에는 고집적화된 스위칭 소자를 안정적으로 얻을 수 있다.
본 발명의 디바이스는 상기의 디바이스 제조 방법을 사용하여 제조됨으로써, 높은 정밀도를 갖는다.
본 발명의 액티브 매트릭스 기판의 제조 방법은 기판상에 게이트 배선을 형성하는 제1 공정과, 상기 게이트 배선상에 게이트 절연막을 형성하는 제2 공정과, 상기 게이트 절연막을 개재하여 반도체층을 적층하는 제3 공정과, 상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제4 공정과, 상기 소스 전극 및 상기 드레인 전극상에 절연 재료를 배치하는 제5 공정과, 상기 드레인 전극과 전기적으로 접속하는 화소 전극을 형성하는 제6 공정을 갖고, 상기 제1 공정 및 상기 제4 공정 및 상기 제6 공정 중 적어도 한개의 공정은 상기 기판 위에 소정의 패턴 형상으로 뱅크를 형성하는 공정과, 상기 기능액의 액적을 상기 기판상에 착탄시켜, 상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있다.
본 발명에 의하면, 가는 막패턴을, 정밀도 좋게 안정하게 형성할 수 있으므로, 소망한 성능을 갖는 액티브 매트릭스 기판을 제조할 수 있다.
본 발명의 액티브 매트릭스 기판의 제조 방법은 기판상에 게이트 배선을 형성하는 제1 공정과, 상기 게이트 배선상에 게이트 절연막을 형성하는 제2 공정과, 상기 게이트 절연막을 개재하여 반도체층을 적층하는 제3 공정과, 상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제4 공정과, 상기 소스 전극 및 상기 드레인 전극상에 절연 재료를 배치하는 제5 공정과, 상기 드레인 전극과 전기적으로 접속하는 화소 전극을 형성하는 제6 공정을 갖고, 상기 제1 공정 및 상기 제4 공정 및 상기 제6 공정 중 적어도 한개의 공정은 기능액에 대해 발액성을 갖는 발액성막을, 상기 막패턴에 따른 패턴 형상으로 상기 기판상에 형성하는 공정과, 상기 발액성막에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있다.
본 발명에 의하면, 가는 막패턴을, 정밀도 좋게 안정하게 형성할 수 있으므로, 소망의 성능을 갖는 액티브 매트릭스 기판을 제조할 수 있다.
바람직한 실시형태
(제1 실시 형태)
이하, 본 발명에 대해서 도면을 참조하여 설명한다.
도 1은 본 발명의 막패턴 형성 방법을 개념적으로 나타내는 도면이다.
본 발명의 막패턴 형성 방법은 기판(P)상에 뱅크(B)를 형성하는 뱅크 형성 공정과, 기능액(L)의 액적을 기판(P)상에 착탄시켜, 뱅크(B)에 의해서 구획된 선상의 영역(선상 영역(A))에 기능액(L)를 배치하는 재료 배치 공정을 갖고 있다.
본 발명의 막패턴 형성 방법에서는 뱅크(B)에 의해서 구획된 구획 영역(A)에 기능액(L)이 배치되며, 이 기능액(L)이 예를 들어 건조됨으로써, 기판(P)상에 막패턴(C)이 형성된다. 이 경우, 뱅크(B)에 의해서 막패턴(C)의 형상이 규정되기 때문에, 예를 들어 뱅크(B)에 의한 홈의 폭을 좁게하는 등, 뱅크(B)를 적절히 형성함으로써, 막패턴(C)의 미세화나 세선화가 도모된다. 또한, 막패턴(C)이 형성된 후, 기판(P)으로부터 뱅크(B)를 제거하여도 좋고, 그대로 기판(P)상에 남겨도 좋다.
재료 배치 공정에서는 기능액(L)의 액적을 기판(P)상에 소정의 피치(착탄 간 격(h))로 반복 착탄시킨다. 기능액(L)의 배치 방법의 예로는 액적 토출법 소위 잉크젯법이 사용된다. 액적 토출법을 사용함에 따라서, 스핀 코트법 등의 다른 도포 기술에 비해서, 액체 재료의 소비에 낭비가 적고, 기판상에 배치하는 기능액의 양이나 위치의 제어를 행하기 쉬운 이점이 있다.
액적 토출법에서는 액적 토출 헤드와 기판(P)을 상대적으로 이동시키면서, 액적을 기판(P)상에 반복 착탄시킨다. 통상, 상기 상대 이동의 속도는 일정하기 때문에, 상기 상대 이동의 방향에 관한 액적의 거리인 착탄 간격(h)(소위 토출 피치)은 일정하다. 또한, 액적 토출법을 위한 액적 토출 장치에 대해서는 후에 자세하게 설명한다.
본 발명에서는 착탄 간격(h)은 선상 영역(A)내에서 액적끼리가 착탄후에 연결되는 간격이고, 기능액(L)의 특성(점도 등), 액적의 양, 선상 영역(A)의 폭, 뱅크(B)나 기판(P)의 표면 특성 등에 따라 적당히 정해진다. 이 경우, 기판(P)상에 착탄한 액적은 모세관 현상 등에 의해 선상 영역(A)내에 퍼져서, 다른 액적과 결합한다. 복수의 액적끼리가 결합함으로써, 선상 영역(A)내에 기능액(L)이 충전된다.
또한, 재료 배치 공정에서, 선상 영역(A)의 단에서의 액적의 착탄 위치는 선상 영역(A)의 단으로부터의 거리(Le)가 액적의 착탄 간격(h)의 1/2 이하로 되어 있다.
상술한 바와 같이, 착탄 간격(h)은 선상 영역(A)내에서 액적끼리가 착탄후에 연결되는 간격이므로, 선상 영역(A)내에서, 액적은 한방향(액적의 배열 방향, 예를 들어 도 1의 +Y 방향)으로, 적어도 착탄 간격(h)의 1/2의 거리는 퍼진다. 따라서, 선상 영역(A)의 단으로부터 액적의 착탄 위치까지의 거리(Le)가 착탄 간격(h)의 1/2 이하이므로, 그 단에 착탄한 액적은 선상 영역(A)의 단까지 확실히 퍼진다. 선상 영역(A)내에서 복수의 액적이 결합하고, 또한 선상 영역(A)의 단까지 액적이 퍼짐으로써, 선상 영역(A)내에 기능액(L)이 간극없이 배치된다. 여기서, 도 2에 나타내는 바와 같이, 선상 영역(A)의 길이를 d, 상기 액적의 착탄 간격을 h, d를 h로 나눈 나머지를 y로 할때, 선상 영역(A)의 단에서의 액적의 착탄 위치는 선상 영역(A)의 단으로부터의 거리(Le)가 y/2인 것이 바람직하다.
예를 들어, d=270㎛, h=40㎛로 할 때, d를 h로 나눈 나머지 y=30㎛ 이다. 이때, 선상 영역(A)의 단으로부터 액적의 착탄 위치까지의 거리(Le1, Le2)가 h/2(=20㎛) 이하임에 의해, 액적이 선상 영역(A)의 단까지 퍼진다. 또한 그 거리(Le1, Le2)가 y/2(=15㎛) 임에 의해, 선상 영역(A)의 단으로부터 액적의 착탄 위치까지의 거리(Le1, Le2)가 선상 영역(A)의 양단에서 서로 같게 된다(Le1=Le2). 선상 영역(A)의 길이 방향에 관해서, 액적이 균등하게 배분됨으로써, 선상 영역(A)에 기능액(L)이 보다 균일하게 배치된다.
또한, 선상 영역(A)으로는 폭이 일정한 것이 바람직하게 적용되지만 본 발명은 이것에 한정되지 않는다. 선상 영역의 폭이 부분적으로 달라도 전체로서 일정하면 좋다.
도 1로 되돌아와서, 본 발명에서의 기판(P)으로는 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 들 수 있다. 또한 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로서 형성된 것 도 포함한다.
여기서, 뱅크(B)의 형성 방법으로는 리소그래피법이나 인쇄법 등, 임의 방법을 사용할 수 있다. 예를 들어, 리소그래피법을 사용하는 경우는 스핀코트, 스프레이 코트, 롤 코트, 다이코트, 딥 코트 등소정 방법으로, 기판(P)상에 뱅크의 형성 재료로 이루어지는 층을 형성한 후, 에칭이나 애싱 등에 의해 패터닝 함으로써, 소정의 패턴 형상의 뱅크(B)가 얻어진다. 또한, 기판(P)과는 다른 물체상에 뱅크(B)를 형성하고, 그것을 기판(P)상에 배치하여도 좋다.
또한, 뱅크(B)의 형성 재료의 예로는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료 외에, 실리카 등의 무기물을 함유하는 재료를 들 수 있다.
또한, 본 발명에서의 기능액(L)으로는 각종의 것이 적용되지만, 예를 들어, 도전성 미립자를 함유하는 배선 패턴용 잉크가 사용된다.
배선 패턴용 잉크는 도전성 미립자를 분산매에 분산시킨 분산액으로 이루어진 것이다.
도전성 미립자의 예로는 금, 은, 동, 파라듐, 및 니켈의 어느 하나를 함유하는 금속 미립자 외에, 이들의 산화물, 및 도전성 중합체나 초전도체의 미립자 등이 사용된다. 이들의 도전성 미립자는 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다.
도전성 미립자의 입경은 1nm이상 0.1㎛이하인 것이 바람직하다. 0.1㎛보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보 다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커져서, 얻어지는 막중의 유기물의 비율이 과다하게 된다.
분산매로는 상기의 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들어, 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌 카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭사이드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법(잉크젯법)으로의 적용의 용이함의 관점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m이상 0.07N/m이하의 범위내인 것이 바람직하다. 액적 토출법으로 액체를 토출할 때, 표면 장력이 0.02N/m미만이면, 잉크 조성물의 노즐면에 대한 젖음성이 증대하기 때문에 비행 곡선이 생기기 쉬워지고, 0.07N/m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 토출양이나, 토출 타이밍의 제어가 곤란하게 된다. 표면 장력 을 조정하기 위하여, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 좋다. 비이온계 표면 장력 조절제는 액체의 기판으로의 젖음성을 향상시켜, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 역할을 하는 것이다. 상기 표면 장력 조절제는 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유하여도 좋다.
상기 분산액의 점도는 1mPa·s이상 50mPa·s이하인 것이 바람직하다. 액적 토출법을 사용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또 점도가 50mPa·s보다 큰 경우는 노즐 구멍에서의 막힘 빈도가 높아져서 원활한 액적의 토출이 곤란해진다.
액적 토출법의 토출 기술로는 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어하여 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 30kg/cm2정도의 고압을 인가하여 노즐 선단측으로 재료를 토출시키는 것으로, 제어 전압을 인가하지 않는 경우에는 재료가 직진하여 노즐로부터 토출되며, 제어 전압을 인가하면 재료간에 정전적인 반발이 일어나, 재료가 비산하여 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스적인 전기 신호를 받 아 변형하는 성질을 이용한 것으로, 피에조 소자가 변형함으로써 재료를 저장한 공간에 가요 물질을 통하여 압력을 주어, 이 공간으로부터 재료를 압출하여 노즐로부터 토출시키는 것이다.
또한, 전기 열변환 방식은 재료를 저장한 공간내에 설치한 히터에 의해, 재료를 급격하게 기화시켜 버블(기포)을 발생시키고, 버블의 압력에 의해서 공간내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간내에 미소 압력을 가하여, 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가하여 재료를 인출하는 것이다. 또한, 이 외에, 전기장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용 가능하다. 액적 토출법은 재료의 사용에 낭비가 적고, 또한 소망의 위치에 소망한 양의 재료를 정확하게 배치할 수 있는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액상 재료(유동체)의 한 방울의 양은 예를 들어 1~300나노그램이다.
본 발명의 막패턴 형성 방법에서는 상술한 배선 패턴용 잉크를 사용함으로써, 도전성을 갖는 막패턴을 형성할 수 있다. 이 도전성의 막패턴은 배선으로서, 각종 디바이스에 적용된다.
도 3은 본 발명의 막패턴 형성 방법에서 사용되는 장치의 일례로서, 액적 토출법에 의해서 기판상에 액체 재료를 배치하는 액적 토출 장치(잉크젯 장치)(IJ)의 개략 구성을 나타내는 사시도이다. 액적 토출 장치(IJ)는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 잉크(액체 재료)를 설치하는 기판(P)을 지지하는 것으로, 기판(P)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적토출 헤드로서, 길이 방향과 X축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 하면에 Y축 방향과 나란하게 일정 간격으로 설치되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는 스테이지(7)에 지지되어 있는 기판(P)에 대해서, 상술한 도전성 미립자를 함유하는 잉크가 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터 등이고, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 기대(9)에 대해서 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)은 스테핑 모터 등이고, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)을 Y축 방향으로 이동한다.
제어 장치(CONT)는 액적 토출 헤드(1)에 액적의 토출 제어용의 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액적 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는 도시하지 않은 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드축(5)를 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)은 여기에서는 램프 어닐에 의해 기판(P)을 열처리하는 수단으로, 기판(P)상에 도포된 액체 재료에 함유되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)과 기판(P)을 지지하는 스테이지(7)을 상대적으로 주사하면서 기판(P)에 대해서 액적을 토출한다. 여기서, 이하의 설명에서, X축 방향을 주사 방향, X축 방향과 직교하는 Y축 방향을 비주사 방향으로 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은 비주사 방향인 Y축 방향으로 일정 간격으로 나란히 설치되어 있다. 또한, 도 3에서는 액적 토출 헤드(1)는 기판(P)의 진행 방향에 대해 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여, 기판(P)의 진행 방향에 대해서 교차시키도록 해도 좋다.
이와 같이 하면, 액적 토출 헤드(1)의 각도를 조정함으로써, 노즐간의 피치를 조절할 수 있다. 또한, 기판(P)와 노즐면과의 거리를 임의로 조절할 수 있도록 해도 좋다.
도 4는 피에조 방식에 의한 액체 재료의 토출 원리를 나타내는 도면이다.
도 4에서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는 액체 재료를 수용하 는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속 되어 있고, 이 구동 회로(24)를 통하여 피에조 소자(22)에 전압을 인가하여, 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형하여, 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(22)의 변형량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(22)의 변형 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주기 어려운 이점을 갖는다.
다음에, 본 발명의 막패턴 형성 방법의 실시 형태의 일례로서, 기판상에 도전막 배선을 형성하는 방법에 대해서 도 5를 참조하여 자세하게 설명한다.
본 실시 형태에 의한 막패턴 형성 방법은 상술한 배선 패턴용의 잉크(배선 패턴 형성 재료)를 기판상에 배치하고, 그 기판상에 배선용의 도전막 패턴을 형성하는 것으로, 뱅크 형성 공정, 잔사 처리 공정, 발액화 처리 공정, 재료 배치 공정 및 중간 건조 공정, 소성 공정으로 개략 구성된다.
이하, 각 공정마다 상세하게 설명한다.
(뱅크 형성 공정)
뱅크는 간막이 부재로서 기능하는 부재이고, 뱅크의 형성은 리소그래피법이나 인쇄법 등, 임의 방법으로 행할 수 있다. 예를 들어, 리소그래피법을 사용하는 경우는 스핀 코트, 스프레이 코트, 롤 코트, 다이 코트, 딥 코트 등 소정 방법으로, 도 5의 (A)에 나타내는 바와 같이, 기판(P)상에 뱅크의 높이에 맞추어 뱅크의 형성 재료(31)를 도포하고, 그 위에 레지스트 층을 도포한다. 또한, 뱅크 형상(배선 패턴)에 맞추어 마스크를 실시하고 레지스트를 노광·현상함으로써 뱅크 형상에 맞는 레지스트를 남긴다. 마지막으로 에칭하여 마스크이외의 부분의 뱅크 재료를 제거한다. 또한, 하층이 무기물로 상층이 유기물로 구성된 2층 이상으로 뱅크(볼록부)를 형성해도 좋다.
이것에 의해, 도 5의 (B)에 나타내는 바와 같이, 배선 패턴을 형성해야 할 영역의 주변을 둘러싸도록, 예를 들어 10~15㎛ 폭으로 뱅크(B, B)가 돌설된다.
또한, 본 예에서는 앞의 도 1에 나타낸 바와 같이, 뱅크에 의해서 선상의 영역이 형성되며, 이 선상 영역의 축 방향에 관한 소정의 위치에, 다른 영역의 폭에 비해서 넓은 폭으로 이루어지는 폭광부가 형성된다.
또한, 기판(P)에 대해서는 유기 재료 도포 전에 표면 개질 처리로서, HMDS 처리((CH3)3SiNHSi(CH3)3를 증기상으로 하여 도포하는 방법)가 실시되어 있지만, 도 5에서는 그 도시를 생략하고 있다.
(잔사 처리 공정[친액화 처리 공정])
다음에, 뱅크간에서의 뱅크 형성시의 레지스트(유기물) 잔사를 제거하기 위하여, 기판(P)에 대해서 잔사 처리를 실시한다.
잔사 처리로는 자외선을 조사함으로써 잔사 처리를 행하는 자외선(UV)조사 처리나 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라즈마 처리 등을 선택할 수 있지만, 여기에서는 O2 플라즈마 처리를 실시한다.
구체적으로는, 기판(P)에 대해 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사함으로써 행한다. O2 플라즈마 처리의 조건의 예로는 플라즈마 파워가 50~1000W, 산소 가스 유량이 50~100ml/min, 플라즈마 방전 전극에 대한 기판(P)의 판반송 속도가 0.5~10mm/sec, 기판 온도가 70~90℃로 된다.
또한, 기판(P)이 유리 기판의 경우, 그 표면은 배선 패턴 형성 재료에 대해서 친액성을 갖고 있지만, 본 실시 형태와 같이 잔사 처리를 위해서 O2 플라즈마 처리나 자외선 조사 처리를 실시함으로써, 기판 표면의 친액성을 높일 수 있다.
(발액화 처리 공정)
계속해서, 뱅크(B)에 대해 발액화 처리를 행하여, 그 표면에 발액성을 부여한다.
발액화 처리로는 예를 들어 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용할 수 있다. CF4 플라즈마 처리의 조건은 예를 들어 플라즈마 파워가 50~1000W, 4불화 메탄가스 유량이 50~100ml/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5~1020mm/sec, 기체 온도가 70~90℃로 된다.
또한, 처리 가스로는 테트라플루오로메탄(4불화 탄소)에 한정되지 않고, 다른 불화탄소계의 가스를 사용할 수도 있다.
이러한 발액화 처리를 행함으로써, 뱅크(B, B)에는 이것을 구성하는 수지중에 불소를 함유하는 기가 도입되어, 높은 발액성이 부여된다. 또한, 상술한 친액 화 처리로서의 O2 플라즈마 처리는 뱅크(B)의 형성전에 행하여도 좋지만, O2 플라즈마에 의한 전처리가 행하여지면, 뱅크(B)가 불소화(발액화)되기 쉬운 성질이 있기 때문에, 뱅크(B)를 형성한 후에 O2 플라즈마 처리하는 것이 바람직하다.
또한, 뱅크(B, B)에 대한 발액화 처리에 의해, 먼저 친액화 처리한 기판(P) 표면에 대해 다소는 영향이 있지만, 특히 기판(P)이 유리 등으로 이루어지는 경우에는, 발액화 처리에 의한 불소를 함유하는 기의 도입이 일어나지 않기 때문에, 기판(P)은 그 친액성, 즉 젖음성이 실질상 손상되는 일은 없다.
또한, 뱅크(B, B)에 대해서는 발액성을 갖는 재료(예를 들어 불소를 함유하는 기를 갖는 수지 재료)에 의해서 형성함으로써, 그 발액 처리를 생략하여도 좋다.
(재료 배치 공정 및 중간 건조 공정)
다음에, 앞의 도 3에 나타낸 액적 토출 장치(IJ)에 의한 액적 토출법을 사용하여, 배선 패턴 형성 재료를, 기판(P)상의 뱅크(B)에 의해서 구획된 영역, 즉 뱅크(B, B)간(뱅크(B)에 의한 홈부)에 배치한다. 또한, 본 예에서는 배선 패턴용 잉크(기능액)로서, 도전성 미립자를 용매(분산매)에 분산시킨 분산액을 토출한다. 여기서 사용되는 도전성 미립자는 금, 은, 동, 파라듐, 니켈의 어느 하나를 함유하는 금속 미립자 외에, 도전성 중합체나 초전도체의 미립자 등이 사용된다.
즉, 재료 배치 공정에서는 도 5의 (C)에 나타내는 바와 같이, 액체 토출 헤드(1)로부터 배선 패턴 형성 재료를 함유하는 액체 재료(L)를 액적으로 하여 토출 하여, 그 액적을 기판(P)상의 뱅크(B, B)간에 배치한다. 액적 토출의 조건의 예로는 잉크 중량 4~7ng/dot, 잉크 속도(토출 속도) 5~7m/sec로 행한다.
이때, 뱅크(B, B)에 의해서 액체 재료의 배치 영역이 칸막이 되어 있기 때문에, 그 액체 재료(L)가 기판(P)상에 퍼짐이 저지된다.
또한, 도 5의 (C)에 나타내는 바와 같이, 인접하는 뱅크(B, B)간의 폭(W)이 액적의 직경(D)보다 좁은 경우(즉, 액적의 직경(D)이 뱅크(B, B)간의 폭(W)보다 큰 경우), 도 5의 (D)의 2점 쇄선으로 나타내는 바와 같이, 액적의 일부가 뱅크(B, B)상에 놓여도, 모세관 현상 등에 의해 액체 재료(L)는 뱅크(B, B)간에 들어간다. 본 예에서는 뱅크(B, B)는 발액성이 부여되어 있기 때문에, 액체 재료가 뱅크(B)에서 튀어, 뱅크(B, B)간에 보다 확실히 흘러든다.
또한, 기판(P)의 표면은 친액성이 부여되어 있기 때문에, 상기 구획 영역에 흘러 들어간 액체 재료(L)가 그 영역내에서 균일하게 퍼진다. 이것에 의해, 토출하는 액적의 직경(D)보다 좁은 선폭(W)의 도막이 형성된다.
또한, 본 예에서는 앞의 도 1 및 도 2에 나타낸 바와 같이, 액적의 착탄 간격은 선상 영역(A)내에서 상기 액적끼리가 착탄후에 연결되는 간격이고, 선상 영역(A)의 단에서의 액적의 착탄 위치는 선상 영역(A)의 단으로부터의 거리가 액적의 착탄 간격의 1/2 이하로 설정되어 있다. 그 때문에, 선상 영역(A)의 단까지 액적이 확실히 퍼져서, 선상 영역(A)에서 기능액(L)이 간극없이 배치된다.
(중간 건조 공정)
기판(P)에 액체 재료를 배치한 후, 분산매의 제거 및 막두께를 확보하기 위 해, 필요에 따라 건조 처리를 한다. 건조 처리는 예를 들어 기판(P)을 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐에 의해서 행할 수도 있다. 램프 어닐에 사용하는 광의 광원으로는 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는 출력 10W이상 5000W이하의 범위의 것이 사용되지만, 본 실시 형태에서는 100W이상 1000W이하의 범위로 충분하다.
(소성 공정)
토출 공정후의 건조막은 미립자간의 전기적 접촉을 양호하게 하기 위해서, 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는, 이 코팅재도 제거할 필요가 있다. 그 때문에, 토출 공정후의 기판에는 열처리 및/또는 광처리가 실시된다.
열처리 및/또는 광처리는 통상 대기중에서 행하여지지만, 필요에 따라서, 질소, 아르곤,헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의내열 온도 등을 고려하여 적당히 결정된다.
예를 들어, 유기물로 이루어지는 코팅재를 제거하기 위해서는 약 300℃에서 소성함이 필요하다. 이 경우, 예를 들어, 뱅크(B) 및 액체 재료의 건조막 위에 저 융점 유리 등을 미리 도포해도 좋다.
또한, 플라스틱 등의 기판을 사용하는 경우에는 실온 이상 100℃ 이하에서 행하는 것이 바람직하다.
이상의 공정에 의해 토출 공정후의 건조막은 미립자간의 전기적 접촉이 확보되어, 도 5의 (E)에 나타내는 바와 같이, 도전성막(막패턴(C))으로 변환된다.
이상 설명한 바와 같이, 본 예의 막패턴 형성 방법에서는, 액적의 착탄 간격, 및 선상 영역의 단에서의 액적의 착탄 위치가 적절히 정해짐으로써, 선상 영역의 단까지 액적이 확실히 퍼져서, 선상 영역에서 기능액이 간극없이 배치된다.
그 때문에, 본 발명의 막패턴 형성 방법에서는 가는 선상의 막패턴이 안정하게 형성된다.
(제2 실시 형태)
이하, 본 발명의 제2 실시 형태에 대해서 도면을 참조하여 설명한다.
도 6은 본 발명의 막패턴 형성 방법을 개념적으로 나타내는 도면이다.
본 발명의 막패턴 형성 방법은 기능액에 대해서 발액성의 발액성막(F)을, 소정의 패턴 형상으로 기판(P)상에 형성하는 발액성 막형성 공정과, 발액성막(F)에 의해서 구획된 선상 영역(A)에 기능액(L)을 배치하는 재료 배치 공정을 갖고 있다.
발액성막(F)의 형성 방법으로는, 예를 들어, 기판의 표면에 자기 조직화막을 형성하는 방법, 플라즈마 처리법(플라즈마 중합법), 공석 도금법, 금티올로 발액화하는 방법 등을 들 수 있다. 예를 들어, 기판의 표면 전체를 발액성으로 가공한 후에, 막패턴을 형성해야 할 영역의 발액성을 완화하여 친액성을 부여함으로써(친 액화 처리), 기판상에 소정의 패턴 형상의 발액성막(F)을 형성할 수 있다.
혹은 소정의 패턴 형상이 실시된 마스크를 사용하여 기판 표면의 발액화를 행함으로써, 기판상에 소정의 패턴 형상의 발액성막(F)을 형성해도 좋다.
본 발명에서는 선상 영역(A)에서의 기판(P)의 표면에 비해서, 발액성막(F)의 표면의 접촉각이 크고, 그 차는 예를 들어 50°이상이다.
본 발명의 막패턴 형성 방법에서는 발액성막(F)에 의해서 구획된 선상 영역(A)에 기능액(L)이 배치되고, 이 기능액(L)이 예를 들어 건조됨으로써, 기판(P)상에 선상의 막패턴(C)이 형성된다. 기능액(L)의 배치시에는, 발액성막(F)에서 기능액(L)이 튐으로써, 발액성막(F)의 패턴 형상에 따라 기능막이 배치된다. 이 경우, 발액성막(F)에 의해 막패턴(C)의 형상이 규정되므로 , 예를 들어 선상 영역(A)의 폭을 좁게하는 등, 발액성막(F)의 패턴 형상을 적절히 설정함으로써, 막패턴(C)의 미세화나 세선화가 도모된다.
재료 배치 공정에서는 기능액(L)의 액적을 기판(P)상에 소정의 피치(착탄 간격(h))로 반복 착탄시킨다. 기능액(L)의 배치 방법의 예로는 액적 토출법소위 잉크젯법이 사용된다. 액적 토출법을 사용함에 따라서, 스핀 코트법 등의 다른 도포 기술에 비해서, 액체 재료의 소비에 낭비가 적고, 기판상에 배치하는 기능액의 양이나 위치의 제어를 행하기 쉬운 이점이 있다.
액적 토출법에서는 액적 토출 헤드와 기판(P)을 상대적으로 이동시키면서, 액적을 기판(P)상에 반복 착탄시킨다. 통상, 상기 상대 이동의 속도는 일정하므로, 상기 상대 이동의 방향(도 1의 y방향)에 관한 액적의 거리인 착탄 간격(h)(소위 토 출 피치)은 일정하다. 또한, 액적 토출법을 위한 액적 토출 장치에 대해서는 후에 자세하게 설명한다.
본 발명에서는 착탄 간격(h)은 선상 영역(A)내에서 액적끼리가 착탄후에 연결되는 간격이고, 기능액(L)의 특성(점도 등), 액적의 양, 선상 영역(A)의 폭, 발액성막(F)이나 기판(P)의 표면 특성 등에 따라 적당히 정해진다. 이 경우, 기판(P)상에 착탄한 액적은 모세관 현상 등에 의해 선상 영역(A)내에 퍼져서, 다른 액적과 결합된다. 복수의 액적끼리가 결합함으로써, 선상 영역(A)내에 기능액(L)이 충전된다.
또한, 재료 배치 공정에서, 선상 영역(A)의 단에서의 액적의 착탄 위치는 선상 영역(A)의 단으로부터의 거리(Le)가 액적의 착탄 간격(h)의 1/2 이하로 되어 있다.
상술한 바와 같이, 착탄 간격(h)은 선상 영역(A)내에서 액적끼리가 착탄후에 연결되는 간격이기 때문에, 선상 영역(A)내에서, 액적은 1방향(액적의 배열 방향, 예를 들어 도 1의 +Y 방향)으로, 적어도 착탄 간격(h)의 1/2의 거리는 퍼진다. 따라서, 선상 영역(A)의 단으로부터 액적의 착탄 위치까지의 거리(Le)가 착탄 간격(h)의 1/2 이하임에 의해, 그 단에 착탄한 액적은 선상 영역(A)의 단까지 확실히 퍼진다. 선상 영역(A)내에서 복수의 액적이 결합하고, 또한 선상 영역(A)의 단까지 액적이 퍼짐으로써, 선상 영역(A)내에 기능액(L)이 간극없이 배치된다.
여기서, 도 7에 나타내는 바와 같이, 선상 영역(A)의 길이를 d, 상기 액적의 착탄 간격을 h, d를 h로 나눈 나머지를 y로 할때, 선상 영역(A)의 단에서의 액적의 착탄 위치는, 선상 영역(A)의 단으로부터의 거리(Le)가 y/2인 것이 바람직하다.
예를 들어, d=270㎛, h=40㎛ 일때, d를 h로 나눈 나머지 y=30㎛ 이다. 이때, 선상 영역(A)의 단으로부터 액적의 착탄 위치까지의 거리(Le1, Le2)가 h/2(=20㎛) 이하임에 의해, 액적이 선상 영역(A)의 단까지 퍼진다. 또한 그 거리(Le1, Le2)가 y/2(=15㎛) 임에 의해, 선상 영역(A)의 단으로부터 액적의 착탄 위치까지의 거리(Le1, Le2))가 선상 영역(A)의 양단에서 서로 같게 된다(Le1=Le2). 선상 영역(A)의 길이 방향에 관하여, 액적이 균등하게 배분됨으로써, 선상 영역(A)에 기능액(L)이 보다 균일하게 배치된다.
또한, 선상 영역(A)으로는 폭이 일정한 것이 바람직하게 적용되지만 본 발명은 이것에 한정되지 않는다. 선상 영역의 폭이 부분적으로 차이가 나도 전체로서 일정하면 좋다.
도 6으로 되돌아와서, 본 발명에서의 기판(P)으로는 유리, 석영 유리, Si 웨하, 플라스틱 필름, 금속판 등 각종의 것을 들 수 있다. 또한 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층으로 형성된 것도 포함한다.
또한, 본 발명에서의 기능액(L)으로는 각종의 것이 적용되지만, 예를 들어, 도전성 미립자를 함유하는 배선 패턴용 잉크가 사용된다.
배선 패턴용 잉크는 도전성 미립자를 분산매에 분산시킨 분산액으로 이루어진 것이다.
도전성 미립자의 예로는 금, 은, 동, 파라듐, 및 니켈의 어느 하나를 함유하 는 금속 미립자 외에, 이들의 산화물, 및 도전성 중합체나 초전도체의 미립자 등이 사용된다. 이들의 도전성 미립자는 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다.
도전성 미립자의 입경은 1nm이상 0.1㎛이하인 것이 바람직하다. 0.1㎛보다 크면, 후술하는 액적 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커져서, 얻어지는 막중의 유기물의 비율이 과다하게 된다.
분산매로는 상기의 도전성 미립자를 분산할 수 있는 것으로써, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들어, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라하이드로나프탈렌, 데카하이드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜 메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌 카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭사이드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중 미립자의 분산성과 분산액의 안정성, 또 액적 토출법(잉크젯법)으로의 적용의 용이함의 관점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m이상 0.07N/m이하의 범위내인 것이 바람직하다. 액적 토출법으로 액체를 토출할 때, 표면 장력이 0.02N/m미만이면, 잉크 조성물의 노즐면에 대한 젖음성이 증대하기 때문에 비행 곡선이 생기기 쉬워지고, 0.07N/m를 넘으면 노즐 선단에서의 메니스커스의 형상이 안정되지 않기 때문에 토출양이나, 토출 타이밍의 제어가 곤란하게 된다. 표면 장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 좋다. 비이온계 표면 장력 조절제는 액체의 기판으로의 젖음성을 향상시켜, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 역할을 하는 것이다. 상기 표면 장력 조절제는 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유하여도 좋다.
상기 분산액의 점도는 1mPa·s이상 50mPa·s이하인 것이 바람직하다. 액적 토출법을 사용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또 점도가 50mPa·s보다 큰 경우는 노즐 구멍에서의 막힘 빈도가 높아져서 원활한 액적의 토출이 곤란해진다.
액적 토출법의 토출 기술로는 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어하 여 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 30kg/cm2 정도의 고압을 인가하여 노즐 선단측으로 재료를 토출시키는 것으로, 제어 전압을 인가하지 않은 경우에는 재료가 직진하여 노즐로부터 토출되며, 제어 전압을 인가하면 재료간에 정전적인 반발이 일어나서, 재료가 비산하여 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전소자)가 펄스적인 전기 신호를 받아 변형하는 성질을이용한 것으로, 피에조 소자가 변형함으로써 재료를 저장한 공간에 가요 물질을 통하여 압력을 주어, 이 공간으로부터 재료를 압출하여 노즐로부터 토출시키는 것이다.
또한, 전기 열변환 방식은 재료를 저장한 공간내에 설치한 히터에 의해, 재료를 급격하게 기화시켜 버블(기포)을 발생시키고, 버블의 압력에 의해서 공간내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저장한 공간내에 미소 압력을 인가하여, 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 인가하여 재료를 인출하는 것이다. 또한, 이 외에, 전기장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용 가능하다. 액적 토출법은 재료의 사용에 낭비가 적고, 또한 소망의 위치에 소망의 양의 재료를 정확하게 배치할 수 있는 이점을 갖는다. 또한, 액적 토출법에 의해 토출되는 액상 재료(유동체)의 한 방울의 양은 예를 들어 1~300나노 그램이다.
본 발명의 막패턴 형성 방법에서는 상술한 배선 패턴용 잉크를 사용함으로써, 도전성을 갖는 막패턴을 형성할 수 있다. 이 도전성의 막패턴은 배선으로서, 각종 디바이스에 적용된다.
(제3 실시 형태)
다음에, 본 발명의 막패턴 형성 방법의 실시 형태의 일례로서, 기판상에 도전막 배선을 형성하는 방법에 대해서 도 8의 (A)~(E)를 참조하여 자세하게 설명한다.
본 실시 형태에 의한 막패턴 형성 방법은 상술한 배선 패턴용의 잉크(배선 패턴 형성 재료)를 기판상에 배치하고, 그 기판상에 배선용의 도전막 패턴을 형성하는 것으로, 표면 처리 공정(발액성막 형성 공정), 재료 배치 공정 및 중간 건조 공정, 열처리/광처리 공정으로 개략 구성된다. 이하, 각 공정마다 상세하게 설명한다.
(표면 처리 공정)
표면 처리 공정은 기판 표면을 발액화하는 발액화 처리 공정과, 발액화된 기판 표면을 친액화하는 친액화 처리 공정으로 대별된다.
표면 처리 공정에서는 도전막 배선을 형성하는 기판의 표면을, 액체 재료에 대해서 발액성으로 가공한다. 구체적으로는 도전성 미립자를 함유한 액체 재료에 대한 소정의 접촉각이 60[deg]이상, 바람직하게는 90[deg]이상 110[deg]이하가 되도록 표면 처리를 실시한다.
표면의 발액성(젖음성)을 제어하는 방법의 예로는 기판의 표면에 자기조직화막을 형성하는 방법, 플라즈마 처리법 등을 채용할 수 있다.
자기 조직막 형성법에서는 도전막 배선을 형성해야 할 기판의 표면에, 유기 분자막 등으로 이루어지는 자기 조직화막을 형성한다.
기판 표면을 처리하기 위한 유기 분자막은 기판에 결합 가능한 관능기와, 그 반대측에 친액기 혹은 발액기라는 기판의 표면성을 개질하는(표면 에너지를 제어하는) 관능기와, 이들 관능기를 연결하는 탄소의 직쇄 혹은 일부 분기한 탄소쇄를 구비하고 있어, 기판에 결합하여 자기 조직화하여 분자막, 예를 들어 단분자막을 형성한다.
여기서, 자기 조직화막이란, 기판의 하지층 등의 구성 원자와 반응 가능한 결합성 관능기와 그 이외의 직쇄 분자로 이루어지며, 직쇄 분자의 상호작용에 의해 매우 높은 배향성을 갖는 화합물을 배향시켜 형성된 막이다. 이 자기 조직화막은 단분자를 배향시켜 형성되어 있으므로, 매우 막두께를 얇게 할 수 있고, 또한, 분자 레벨로 균일한 막으로 된다. 즉, 막의 표면에 같은 분자가 위치하기 때문에, 막의 표면에 균일하고 우수한 발액성이나 친액성을 부여할 수 있다.
상기의 높은 배향성을 갖는 화합물로서, 예를 들어 플루오로 알킬실란을 사용함으로써, 막의 표면에 플루오로 알킬기가 위치하도록 각 화합물이 배향되어 자기 조직화막이 형성되어, 막의 표면에 균일한 발액성이 부여된다.
자기 조직화막을 형성하는 화합물로는 헵타데카플루오로-1, 1, 2, 2-테트라하이드로데실 트리에톡시실란, 헵타데카플루오로-1, 1, 2, 2-테트라하이드로데실 트리메톡시실란, 헵타데카플루오로-1, 1, 2, 2-테트라하이드로데실 트리클로로실란, 트리데카플루오로-1, 1, 2, 2-테트라하이드로옥틸트리에톡시실란, 트리데카플루오로-1, 1, 2, 2-테트라하이드로옥틸트리메톡시실란, 트리데카플루오로-1, 1, 2, 2-테트라하이드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로 알킬실란(이하 "FAS"라고 함)를 예시할 수 있다. 이들 화합물은 단독으로 사용하여도 좋고, 2종 이상을 조합하여 사용하여도 좋다.
또한, FAS를 사용함에 따라서, 기판과의 밀착성과 양호한 발액성을 얻을 수 있다.
FAS는 일반적으로 구조식 RnSiX(4-n)으로 표시된다. 여기서 n은 1이상 3이하의 정수를 나타내며, X는 메톡시기, 에톡시기, 할로겐 원자 등의 가수분해기이다. 또 R은 플루오로 알킬기이고, (CF3)(CF2)x(CH2)y (여기서 x는 0이상 10이하의 정수를, y는 0이상 4이하의 정수를 나타냄)의 구조를 갖고, 복수개의 R 또는 X가 Si에 결합되어 있는 경우에는 R 또는 X는 각각 같아도 좋고, 달라도 좋다. X로 표시되는 가수분해기는 가수분해에 의해 실라놀을 형성하여, 기판(유리, 실리콘)의 하지의 하이드록실기와 반응하여 실록산 결합으로 기판과 결합한다. 한편, R은 표면에 (CF2) 등의 플루오로기를 갖기 때문에, 기판의 하지 표면을 적시지 않는(표면 에너지가 낮음) 표면으로 개질한다.
유기 분자막 등으로 이루어지는 자기 조직화막은 상기의 원료 화합물과 기판을 동일한 밀폐 용기중에 넣어 두고, 실온에서 2~3일 정도 방치함으로써 기판상에 형성된다. 또한, 밀폐 용기 전체를 100℃로 유지함으로써, 3시간 정도에서 기판상에 형성된다. 이들은 기상에서의 형성법이지만, 액상에서도 자기 조직화막을 형성할 수 있다. 예를 들어, 원료 화합물을 함유하는 용액중에 기판을 침적하고, 세 정, 건조함으로써 기판상에 자기 조직화막이 형성된다.
또한, 자기 조직화막을 형성하기 전에, 기판 표면에 자외광을 조사하거나, 용매로 세정하여, 기판 표면의 전처리를 실시하는 것이 바람직하다.
한편, 플라즈마 처리법에서는 상압 또는 진공중에서 기판에 대해서 플라즈마 조사를 행한다. 플라즈마 처리에 사용하는 가스종은 도전막 배선을 형성할 기판(P)의 표면 재질 등을 고려하여 여러 가지 선택할 수 있다. 처리 가스의 예로는 4불화메탄, 퍼플루오로 헥산, 퍼플루오로 데칸 등을 예시할 수 있다.
또한, 기판(P)의 표면을 발액성으로 가공하는 처리는 소망의 발액성을 갖는 필름, 예를 들어 4불화 에틸렌으로 가공된 폴리이미드 필름 등을 기판 표면에 접착함으로써도 행하여도 좋다. 또한, 발액성이 높은 폴리이미드 필름을 그대로 기판으로서 사용하여도 좋다.
이와 같이, 자기 조직막 형성법이나 플라즈마 처리법을 실시함으로써, 도 8의 (A)에 나타내는 바와 같이, 기판(P)의 표면 전체가 발액성으로 가공된다.
다음에, 배선 패턴을 형성할 영역(피도포 영역)의 발액성을 완화하여 친액성을 부여하고(친액화 처리), 기판 표면의 젖음성을 제어한다.
이하, 친액화 처리에 대해서 설명한다.
친액화 처리로는 파장 170~400nm의 자외광을 조사하는 방법을 들 수 있다.
이때, 배선 패턴에 따른 마스크를 사용하여 자외광을 조사함으로써, 발액성으로 가공된 기판 표면 중, 배선 부분만 부분적으로 변질시켜 발액성을 완화하여 친액화할 수 있다. 즉, 상기 발액화 처리 및 친액화 처리를 실시함으로써, 도 8의 (B)에 나타내는 바와 같이, 기판(P)에는 배선 패턴이 형성되어야 하는 위치에 친액성이 부여된 피도포 영역(H1)과, 피도포 영역(H1)을 둘러싸는 발액 영역(H2)이 형성된다.
또한, 발액성의 완화의 정도는 자외광의 조사 시간으로 조정할 수 있지만, 자외광의 강도, 파장, 열처리(가열)와의 조합 등에 의해서 조정할 수도 있다. 예를 들어, 도전성 미립자를 함유한 액체 재료에 대한 피도포 영역(H1)의 접촉각과 발액 영역(H2)에서의 접촉각의 차가 50°이상이 되도록, 피도포 영역(H1)의 접촉각이 10°이하가 되는 조건으로 자외광을 조사한다.
친액화 처리의 다른 방법으로는 산소를 반응 가스로 하는 플라즈마 처리를 들 수 있다. 구체적으로는 기판(P)에 대해 플라즈마 방전 전극으로부터 플라즈마 상태의 산소를 조사함으로써 행한다. O2 플라즈마 처리의 조건의 예로는 플라즈마 파워가 50~1000W, 산소 가스 유량이 50~100ml/min, 플라즈마 방전 전극에 대한 기판(P)의 판반송 속도가 0.5~10mm/sec, 기판 온도가 70~90℃로 된다.
이 경우, 도전성 미립자를 함유한 액체 재료에 대한 피도포 영역(H1)의 접촉각이 10°이하가 되도록, 예를 들어 기판(P)의 반송 속도를 늦게 하여 플라즈마 처리 시간을 길게 하는 등, 플라즈마 처리 조건을 조정한다.
또한 다른 친액화 처리로는 기판을 오존 분위기에 노출하는 처리도 채용할 수 있다.
이상의 표면 처리 공정에 의해, 배선 패턴 형성 재료에 대해서 발액성의 발 액성막(F)이 소정의 패턴 형상으로 기판(P)상에 형성된다.
(재료 배치 공정 및 중간 건조 공정)
다음에, 앞의 도 3에 나타낸 액적 토출 장치(IJ)에 의한 액적 토출법을 사용하여, 배선 패턴 형성 재료를, 기판(P)상의 발액성막(F)에 의해서 구획된 영역에 배치한다. 또한, 본 예에서는 배선 패턴용 잉크(기능액)로서, 도전성 미립자를 용매(분산매)에 분산시킨 분산액을 토출한다. 여기서 사용되는 도전성 미립자는 금, 은, 동, 파라듐, 니켈 중 어느 하나를 함유하는 금속 미립자 외에, 도전성 중합체나 초전도체의 미립자 등이 사용된다.
즉, 재료 배치 공정에서는 도 8의 (C)에 나타내는 바와 같이, 액적 토출 헤드(1)로부터 배선 패턴 형성 재료를 함유하는 액체 재료(L)을 액적으로 하여 토출하여, 그 액적을 기판(P)상의, 발액성막(F)에 의해서 구획된 영역(도 6에 나타내는 선상 영역(A), 도 8의 (B)에 나타내는 피도포 영역(H1))에 배치한다. 액적 토출의 조건의 예로는 잉크 중량 4~7ng/dot, 잉크 속도(토출 속도) 5~7m/sec로 행한다.
이때, 액체 재료(L)는 발액성막(F)에서 튀어, 발액성막(F)에 의해서 구획된 영역내에 배치된다.
또한, 도 8의 (C)에 나타내는 바와 같이, 발액성막(F)에 구획된 영역의 폭(W)이 액적의 직경(D)보다 좁은 경우(즉, 액적의 직경(D)이 구획 영역의 폭(W)보다 큰 경우), 도 8의 (D)의 2점 쇄선으로 나타내는 바와 같이, 액적의 일부가 발액성막(F)상에 놓여도, 모세관 현상 등에 의해 액체 재료(L)는 발액성막(F)에 의해 구획된 영역으로 들어간다.
또한, 기판(P)의 표면은 친액성이 부여되어 있기 때문에, 상기 구획 영역으로 흘러 들어간 액체 재료(L)가 그 영역내에서 균일하게 퍼진다. 이것에 의해, 토출하는 액적의 직경(D)보다 좁은 선폭(W)의 도막이 형성된다.
또한, 본 예에서는 앞의 도 6 및 도 7에 나타낸 바와 같이, 액적의 착탄 간격은 선상 영역(A)내에서 상기 액적끼리가 착탄후에 연결되는 간격이고, 선상 영역(A)의 단에서의 액적의 착탄 위치는 선상 영역(A)의 단으로부터의 거리가 액적의 착탄 간격의 1/2 이하로 설정되어 있다. 그 때문에, 선상 영역(A)의 단까지 액적이 확실히 퍼져서, 선상 영역(A)에서 기능액(L)이 간극없이 배치된다.
(열처리/광처리 공정)
다음에, 열처리/광처리 공정에서는 기판상에 배치된 액적에 함유되는 분산매 혹은 코팅재를 제거한다. 즉, 기판상에 배치된 도전막 형성용의 액체 재료는 미립자간의 전기적 접촉을 양호하게 하기 위해서, 분산매를 완전히 제거할 필요가 있다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는 이 코팅재도 제거할 필요가 있다.
열처리 및/또는 광처리는 통상 대기중에서 행하여지지만, 필요에 따라서, 질소, 아르곤,헬륨 등의 불활성 가스 분위기중에서 행하여도 좋다. 열처리 및/광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다.
예를 들어, 유기물로 이루어지는 코팅재를 제거하기 위해서는 약 300℃로 소 성함이 필요하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는 실온 이상 100℃ 이하에서 행하는 것이 바람직하다.
열처리 및/또는 광처리는 예를 들어 핫 플레이트, 전기로 등의 가열 수단을 사용한 일반적인 가열 처리 외에, 램프 어닐을 사용하여 행하여도 좋다. 램프 어닐에 사용하는 광의 광원으로는 특별히 한정되지 않지만, 적외선 램프, 크세논램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 사용할 수 있다. 이들 광원은 일반적으로는 출력 10W이상 5000W이하의 범위의 것이 사용되지만, 본 실시 형태예에서는 100W이상 1000W 이하의 범위로 충분하다.
상기 열처리 및/또는 광처리에 의해, 기판상의 도포막은 미립자간의 전기적 접촉이 확보되어, 도 8의 (E)에 나타내는 바와 같이, 도전성막(막패턴(C))으로 변환된다.
이상 설명한 바와 같이, 본 예의 막패턴 형성 방법에서는 액적의 착탄 간격, 및 선상 영역의 단에서의 액적의 착탄 위치가 적절히 정해짐으로써, 선상 영역의 단까지 액적이 확실히 퍼져서, 선상 영역에서 기능액이 간극없이 배치된다.
그 때문에, 본 발명의 막패턴 형성 방법에서는 가는 선상의 막패턴이 안정하게 형성된다.
다음에, 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해서 설명한다. 여기에서는 액정 표시 장치의 일종으로서, TFT 액티브 매트릭스형의 표시 장치를 예로 든다.
도 9는 본 발명에 의한 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타내는, 대향 기판측으로부터 본 평면도이고, 도 10은 도 9의 H-H'선을 따른 단면도이다. 도 11은 액정 표시 장치의 화상 표시 영역에서 매트릭스상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 도 12는 액정 표시 장치의 부분 확대 단면도이다. 또한, 이하의 설명에 사용한 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 하였다.
도 9 및 도 10에서, 본 실시 형태의 액정 표시 장치(전기 광학 장치)(100)는, 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 실링재(52)에 의해서 접합되며, 이 실링재(52)에 의해서 구획된 영역내에 액정(50)이 봉입, 유지되어 있다. 실링재(52)는 기판면내의 영역에서 봉쇄된 프레임 형상으로 형성되고, 액정 주입구를 구비하지 않아서, 밀봉재에 의해 밀봉된 흔적이 없는 구성으로 되어 있다.
실링재(52)의 형성 영역의 내측의 영역에는 차광성 재료로 이루어지는 주변 파팅(53)이 형성되어 있다. 실링재(52)의 외측의 영역에는 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한변을 따라 형성되어 있고, 이 일변에 인접하는 2변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT어레이 기판(10)의 남는 한변에는 화상 표시 영역의 양측에 설치된 주사선 구동회로(204)의 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향기판(20)의 코너부의 적어도 1개소에서는 TFT 어레이 기판(10)과 대향 기판(20)의 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배설되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들어, 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막을 통하여 전기적 및 기계적으로 접속하여도 좋다. 또한, 액정 표시 장치(100)에서는 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드 별로, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기에서는 도시를 생략한다.
또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성하는 경우에는, 대향 기판(20)에서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들어, 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 11에 나타내는 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는 화소 스위칭용의 TFT(스위칭소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는 이 순서로 선순차로 공급하여도 좋고, 서로 인접하는 복수의 데이터선(6a)끼리에 대해서, 그룹마다 공급하도록 하여도 좋다.
또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정 의 타이밍으로, 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서로 선순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, … , Sn)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여 화소 전극(19)를 통하여 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는 도 10에 나타내는 대향 기판(20)의 대향 전극(121)과의 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호( S1, S2, … , Sn)가 리크하는 것을 막기 위해서, 화소 전극(19)와 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들어, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자리수나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이것에 의해, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 12는 보텀 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분 확대 단면도이고, TFT 어레이 기판(10)을 구성하는 유리 기판(P)에는, 상기 막패턴 형성 방법에 의해, 도전성막으로서의 게이트 배선(61)이 형성되어 있다.
게이트 배선(61)상에는 SiNx로 이루어지는 게이트 절연막(62)를 통하여 아모퍼스 실리콘(a-Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63)상에는 오믹 접합을 얻기 위한 예를 들어 n+형 a-Si 층으로 이루어지는 접합층(64a 및 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(63)상에는 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 에치 스톱막(65)이 형성되어 있다. 또한, 이들 게이트 절연막(62), 반도체층(63), 및 에치 스톱막(65)은 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토 에칭을 실시함으로써, 도시하는 바와 같이 패터닝된다.
또한 접합층(64a, 64b) 및 ITO로 이루어지는 화소 전극(19)도 마찬가지로 성막하는 동시에, 포토 에칭을 실시함으로써, 도시하는 바와 같이 패터닝된다. 또한, 화소 전극(19), 게이트 절연막(62) 및 에치 스톱막(65)상에 각각 뱅크(66…)를 돌설하고, 이들 뱅크(66…)간에 상술한 액적 토출 장치(IJ)를 사용하여, 은화합물의 액적을 토출함으로써 소스선, 드레인선을 형성할 수 있다.
본 실시 형태의 액정 표시 장치는 상기 막패턴 형성 방법에 의해, 미세화나 세선화가 도모된 도전막이 정밀도 좋게 안정하게 형성되기 때문에, 높은 품질이나 성능이 얻어진다.
또한, 본 발명에 의한 디바이스(전기 광학 장치)로는 상기 이외에, PDP(플라즈마 디스플레이 패널)이나, 기판상에 형성된 소면적의 박막에 막면에 평행하게 전류를 흘림으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
도 13은 보텀 게이트형 TFT(30)를 갖는 액정 표시 장치(100)의 부분 확대 단 면도로서, 본 실시 형태에서는 보텀 게이트형의 화소 스위칭용 TFT(30)의 상방에, 축적 용량(60)이 구축되어 있다. 보다 구체적으로는, TFT 어레이 기판(10)(상기 배선 패턴 형성 방법에서의 기판(P)에 상당)상에서, 주사선(3a)으로부터 데이터선(6a)을 따라 기판상에 돌출한 게이트 전극(203a) 부분상에, 게이트 절연막(42)을 통하여 반도체층(210a)이 적층되어 있다. 이 게이트 전극(203a) 부분에 대향하는 반도체층(210a)의 부분이 채널 영역으로 되어 있다. 반도체층(210a)상에는, 소스 전극(204a) 및 드레인 전극(204b)이 데이터선(6a)과 동일막으로 형성되어 있다. 소스 전극(204a) 및 드레인 전극(204b)과 반도체층(210a) 사이에는 각각, 오믹 접합을 얻기 위한 예를 들어 n+형 a-Si(아모르퍼스 실리콘)층으로 이루어지는 접합층(205a 및 205b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(210a)상에는 채널을 보호하기 위한 절연성의 에치 스톱막(208)이 형성되어 있다. 드레인 전극(204b)의 단부상에는 층간 절연막(212)을 통하여 섬 형상의 용량 전극(222)이 적층되어 있고, 또한 용량 전극(222)상에는 유전체막(221)을 통하여 용량선(3b)(고정 전위측 용량 전극)이 적층되어 있다. 또한, 용량선(3b)은 화상 표시 영역내를 스트라이프 형상으로 뻗어 화상 표시 영역외까지 연설되어, 고정 전위로 떨어뜨려져 있다.
축적 용량(60)의 상방에 화소 전극(19)이 배치되어 있고, 용량선(3b)과 화소 전극(19) 사이에는 층간 절연막(216)이 적층되어 있다. 층간 절연막(216)에 개공된 컨택트홀(217)을 통하여, 화소 전극(19)과 용량 전극(222)이 접속되며, 용량 전 극(222)은 화소 전극 전위로 되어 있다. 또한, 용량 전극(222)에는 TFT(30)의 채널 영역의 상방에 해당하는 영역에 구멍 형상의 개구부(222a)가 설치되어 있다.
본 실시 형태의 액정 표시 장치는 상기 막패턴 형성 방법에 의해, 미세화나 세선화가 도모된 도전막이 정밀도 좋게 안정하게 형성되므로, 높은 품질이나 성능이 얻어진다.
또한, 상기 실시 형태에서는 TFT(30)를 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 사용하는 구성으로 했지만, 액정 표시 장치 이외에도 예를 들어 유기 EL(전계 발광) 표시 디바이스에 응용이 가능하다. 유기 EL 표시 디바이스는 형광성의 무기 및 유기 화합물을 함유하는 박막을, 음극과 양극 사이에 삽입한 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 여기시킴으로써 여기자(엑시톤)를 생성시켜서, 이 엑시톤이 재결합할 때의 광의 방출(형광·인광)을 이용하여 발광시키는 소자이다. 또한, 상기의 TFT(30)를 갖는 기판상에, 유기 EL 표시 소자로 사용되는 형광성 재료 중, 적색, 녹색 및 청색의 각 발광색을 나타내는 재료 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하여, 각각을 패터닝함으로써, 자발광 풀컬러 EL 디바이스를 제조할 수 있다. 본 발명에서의 디바이스(전기 광학 장치)의 범위에는 이러한 유기 EL 디바이스도 포함하는 것이다.
도 14는 상기 액적 토출 장치(100)에 의해 일부의 구성 요소가 제조된 유기 EL 장치의 측단면도이다. 도 14를 참조하면서, 유기 EL 장치의 개략 구성을 설명한다.
도 14에서, 유기 EL 장치(401)는 기판(411), 회로 소자부(421), 화소 전극(431), 뱅크부(441), 발광 소자(451), 음극(461)(대향 전극), 및 밀봉 기판(471)으로 구성된 유기 EL 소자(402)에, 플렉시블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(421)는 액티브 소자인 TFT(60)가 기판(411)상에 형성되고, 복수의 화소 전극(431)이 회로 소자부(421)상에 정렬하여 구성된 것이다. 또한, TFT(60)를 구성하는 게이트 배선(61)이 상술한 실시 형태의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(431)간에는 뱅크부(441)가 격자 형상으로 형성되어 있고, 뱅크부(441)에 의해 생긴 오목부 개구(444)에, 발광 소자(451)가 형성되어 있다. 또한, 발광 소자(451)는 적색의 발광 소자와 녹색의 발광 소자와 청색의 발광 소자로 되어 있고, 이것에 의해서 유기 EL 장치(401)는 풀컬러 표시를 실현하는 것으로 되어 있다. 음극(461)은 뱅크부(441) 및 발광 소자(451)의 상부 전면에 형성되며, 음극(461) 위에는 밀봉용 기판(471)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(401)의 제조 프로세스는 뱅크부(441)를 형성하는 뱅크부 형성 공정과, 발광 소자(451)를 적절히 형성하기 위한 플라즈마 처리 공정과, 발광 소자(451)를 형성하는 발광 소자 형성 공정과, 음극(461)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(471)을 음극(461)상에 적층하여 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은, 오목부 개구(444), 즉 화소 전극(431)상에 정공 주입층(452) 및 발광층(453)을 형성함으로써 발광 소자(451)을 형성하는 것으로, 정 공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 또한, 정공 주입층 형성 공정은 정공 주입층(452)을 형성하기 위한 액상체 재료를 각 화소 전극(431)상에 토출하는 제1 토출 공정과, 토출된 액상체 재료를 건조시켜 정공 주입층(452)을 형성하는 제1 건조 공정을 갖고 있다. 또한, 발광층 형성 공정은 발광층(453)을 형성하기 위한 액상체 재료를 정공 주입층(452) 위에 토출하는 제2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(453)을 형성하는 제2 건조 공정을 갖고 있다. 또한, 발광층(453)은 상술한 바와 같이 적색, 녹색, 청색의 3색에 대응하는 재료에 의해서 3종류의 것이 형성되게 되어 있고, 따라서 상기의 제2 토출 공정은 3종류의 재료를 각각 토출하는기 위해서 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제1 토출 공정과, 발광층 형성 공정에서의 제2 토출 공정에는 상기의 액적 토출 장치(100)를 사용할 수 있다.
또한, 본 발명에 의한 디바이스(전기 광학 장치)로는 상기 외에, PDP(플라즈마 디스플레이 패널)이나, 기판상에 형성된 소면적의 박막에 막면과 평행하게 전류를 흘림으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자방출 소자 등에도 적용 가능하다.
다음에, 본 발명의 막패턴의 형성 방법에 의해서 형성되는 막패턴을, 플라즈마형 표시 장치에 적용한 예에 대해서 설명한다.
도 15는 본 실시 형태의 플라즈마형 표시 장치(500)의 분해 사시도를 나타내고 있다. 플라즈마형 표시 장치(500)는 서로 대향하여 배치된 기판(501, 502), 및 이들 사이에 형성되는 방전 표시부(510)를 포함하여 구성된다.
방전 표시부(510)는 복수의 방전실(516)이 집합된 것이다. 복수의 방전실(516) 중, 적색 방전실(516(R)), 녹색 방전실(516(G)), 청색 방전실(516(B))의 3개의 방전실(516)이 쌍으로 되어 1화소를 구성하도록 배치되어 있다.
기판(501)의 상면에는 소정의 간격으로 스트라이프 형상으로 어드레스 전극(511)이 형성되며, 어드레스 전극(511)과 기판(501)의 상면을 덮도록 유전체 층(519)이 형성되어 있다.
유전체 층(519)상에는 어드레스 전극(511, 511)간에 위치하고 또한 각 어드레스 전극(511)을 따르도록 격벽(515)이 형성되어 있다. 격벽(515)은 어드레스 전극(511)의 폭방향 좌우 양측에 인접하는 격벽과, 어드레스 전극(511)과 직교하는 방향으로 연설(延設)된 격벽을 포함한다. 또한, 격벽(515)에 의해서 나누어진 직사각형 형상의 영역에 대응하여 방전실(516)이 형성되어 있다.
또한, 격벽(515)에 의해서 구획되는 직사각형 형상의 영역의 내측에는 형광체(517)가 배치되어 있다. 형광체(517)는 적색, 녹색, 청색의 어느 하나의 형광을 발광하는 것으로, 적색 방전실(516(R))의 저부에는 적색 형광체(517(R))가, 녹색 방전실(516(G))의 저부에는 녹색 형광체(517(G))가, 청색 방전실(516(B))의 저부에는 청색 형광체(517(B))가 각각 배치되어 있다.
한편, 기판(502)에는 앞서의 어드레스 전극(511)과 직교하는 방향으로 복수의 표시 전극(512)이 스트라이프 형상으로 소정의 간격으로 형성되어 있다. 또한 이들을 덮도록 유전체 층(513), 및 MgO 등으로 이루어지는 보호막(514)이 더 형성 되어 있다.
기판(501)과 기판(502)은, 상기 어드레스 전극(511…)과 표시 전극(512…)을 서로 직교시키도록 대향시켜 서로 접합되어 있다.
상기 어드레스 전극(511)과 표시 전극(512)은 도시 생략의 교류 전원에 접속되어 있다. 각 전극에 통전함으로써, 방전 표시부(510)에서 형광체(517)가 여기 발광하여, 컬러 표시가 가능해진다.
본 실시 형태에서는 상기 어드레스 전극(511), 및 표시 전극(512)이 각각, 상술한 배선 패턴 형성 방법에 의하여 형성되어 있기 때문에, 소형·박형화가 실현되어, 단선 등의 불량이 생기지 않는 고품질의 플라즈마형 표시 장치를 얻을 수 있다.
또한, 상술한 실시 형태에서는 본 발명에 의한 패턴 형성 방법을 사용하여, TFT(박막 트랜지스터)의 게이트 배선을 형성하고 있지만, 소스 전극, 드레인 전극, 화소 전극 등의 다른 구성 요소를 제조할 수도 있다. 이하, 액티브 매트릭스형 표시 기판의 일종인 TFT 기판을 제조하는 방법에 대하여 도 16~도 19를 참조하면서 설명한다.
도 16에 나타내는 바와 같이, 우선, 세정한 유리 기판(610)의 상면에, 1화소 피치의 1/20~1/10의 홈(611a)을 설치하기 위한 제1 층째의 뱅크(611)가 포토리소그래피법에 의하여 형성된다. 이 뱅크(611)는 형성 후에 광투과성과 발액성을 구비할 필요가 있어, 그 소재로는 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게사용된다.
이 형성 후의 뱅크(611)에 발액성을 가지게 하기 위해서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 사용한 플라즈마 처리)를 실시할 필요가 있지만, 그 대신에, 뱅크(611)의 소재 자체에 미리 발액 성분(불소를 함유하는 기 등)을 충전해 두어도 좋다. 이 경우에는 CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(611)의, 토출 잉크에 대한 접촉각으로는 40°이상, 또 유리면의 접촉각으로는 10°이하를 확보함이 바람직하다. 즉, 본 발명자들이 시험에 의해 확인한 결과, 예를 들어 도전성 미립자(테트라데칸 용매)에 대한 처리후의 접촉각은 뱅크(611)의 소재로서 아크릴 수지계를 채용한 경우에는 약 54.0°(미처리의 경우에는 10°이하)를 확보할 수 있다. 또한, 이들 접촉각은 플라즈마 파워 550W, 4불화 메탄가스를 0.lL/min으로 공급하는 처리 조건하에서 얻은 것이다.
상기 제1 층째의 뱅크 형성 공정에 이은 게이트 주사 전극 형성 공정(제1 회째의 도전성 패턴 형성 공정)에서는 뱅크(611)로 구획된 묘화 영역인 상기 홈(611a)내를 채우도록, 도전성 재료를 함유하는 액적을 잉크젯으로 토출함으로써 게이트 주사 전극(612)을 형성한다. 또한, 게이트 주사 전극(612)을 형성할 때에, 본 발명에 의한 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로는 Ag, Al, Au, Cu, Pd, Ni, W-si, 도전성 중합체 등이 적합하게 채용 가능하다. 이와 같이 하여 형성된 게이트 주사 전극(612)은 뱅크(611)에 충분한 발액성이 미리 부여되어 있으므로, 홈(611a)으로부터 삐져 나오 는 일이 없이 미세한 배선 패턴을 형성함이 가능하게 되어 있다.
이상의 공정에 의해, 기판(610)상에는 뱅크(611)와 게이트 주사 전극(612)으로 이루어지는 평탄한 상면을 구비한 제1 도전층(A1)이 형성된다.
또한, 홈(611a)내에서의 양호한 토출 결과를 얻기 위해서는 도 16에 나타내는 바와 같이, 이 홈(611a)의 형상으로서 순테이퍼(토출원을 향해 열린 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이것에 의해, 토출된 액적을 충분히 속깊이 들어가게 할 수 있게 된다.
다음에, 도 17에 나타내는 바와 같이, 플라즈마 CVD법에 의해 게이트 절연막(613), 활성층(621), 컨택트층(609)의 연속 성막을 행한다. 게이트 절연막(613)으로서 질화 실리콘막, 활성층(621)으로서 아모퍼스 실리콘막, 컨택트층(609)로서 n+ 실리콘막을 원료 가스나 플라즈마 조건을 변화시킴으로써 형성한다. CVD 법으로 형성하는 경우, 300℃~350℃의 열이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써, 투명성, 내열성에 관한 문제를 회피할 수 있다.
상기 반도체층 형성 공정에 이은 제2 층째의 뱅크 형성 공정에서는 도 18에 나타내는 바와 같이, 게이트 절연막(613)의 상면에, 1화소 피치의 1/20~1/10이고 또한 상기 홈(611a)와 교차하는 홈(614a)을 설치하기 위한 2층째의 뱅크(614)를, 포토리소그래피법에 의하여 형성한다. 이 뱅크(614)는 형성 후에 광투과성과 발액성을 구비할 필요가 있어, 그 소재로는 아크릴 수지, 포리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 사용된다.
이 형성 후의 뱅크(614)에 발액성을 가지게 하기 위하여 CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 사용한 플라즈마 처리)을 실시할 필요가 있지만, 그 대신에, 뱅크(614)의 소재 자체에 미리 발액 성분(불소를 함유하는 기 등)을 충전하여 두는 것으로 하여도 좋다. 이 경우에는 CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(614)의, 토출 잉크에 대한 접촉각으로는 40°이상을 확보함이 바람직하다. 상기 제2 층째의 뱅크 형성 공정에 이은 소스·드레인 전극 형성 공정(제2 회째의도전성 패턴 형성 공정)에서는 뱅크(614)로 구획된 묘화 영역인 상기 상기 홈(614a)내를 채우도록, 도전성 재료를 함유하는 액적을 잉크젯으로 토출함으로써, 도 19에 나타내는 바와 같이, 상기 게이트 주사 전극(612)에 대해서 교차하는 소스 전극(615) 및 드레인 전극(616)이 형성된다. 또한, 소스 전극(615) 및 드레인 전극(616)을 형성할 때에, 본 발명에 의한 패턴의 형성 방법이 적용된다.
이 때의 도전성 재료로는 Ag, Al, Au, Cu, Pd, Ni, W-si, 도전성 중합체 등이 적합하게 채용 가능하다. 이와 같이 하여 형성된 소스 전극(615) 및 드레인 전극(616)은 뱅크(614)에 충분한 발액성이 미리 부여되어 있으므로, 홈(614a)으로부터 삐져 나옴이 없이 미세한 배선 패턴을 형성하는 것이 가능하게 되어 있다.
또한, 소스 전극(615) 및 드레인 전극(616)을 배치한 홈(614a)을 메우도록 절연 재료(617)가 배치된다. 이상의 공정에 의해, 기판(610)상에는 뱅크(614)와 절연 재료(617)로 이루어지는 평탄한 상면(620)이 형성된다.
또한, 절연 재료(617)로 컨택트홀(619)를 형성하는 동시에, 상면(620)상에 패터닝된 화소 전극(ITO)(618)을 형성하고, 컨택트홀(619)을 통하여 드레인 전극(616)과 화소 전극(618)을 접속함으로써, TFT가 형성된다.
도 20은 액정 표시 장치의 다른 실시 형태를 나타내는 도면이다.
도 20에 나타내는 액정 표시 장치(전기 광학 장치)(901)는 대별하면 컬러의 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서, 백 라이트 등의 조명 장치, 그 외의 부대 기기가 액정 패널(902)로 부설되어 있다.
액정 패널(902)은 실링재(904)에 의해서 접착된 한쌍의 기판(905a) 및 기판(905b)을 갖고, 이들 기판(905a)과 기판(905b) 사이에 형성되는 간극, 소위 셀 갭에는 액정이 봉입되어 있다. 이들의 기판(905a) 및 기판(905b)은 일반적으로는 투광성 재료, 예를 들어 유리, 합성 수지 등에 의해 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 다른 1매의 편광판이 첩부되어 있다. 또한, 도 20에서는 다른 1매의 편광판의 도시를 생략하고 있다.
또한, 기판(905a)의 내측 표면에는 전극(907a)이 형성되며, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프 형상 또는 문자, 숫자, 기타의 적당한 패턴 형상으로 형성되어 있다. 또한, 이들의 전극(907a, 907b)은 예를 들어 ITO(Indium Tin Oxide: 인듐 주석 산화물) 등의 투광성 재료에 의해서 형성되어 있다. 기판(905a)은 기판(905b)에 대해서 장출한 장출부를 갖고, 이 장출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는 기판(905a)상에 전극(907a)를 형성할 때에 전극(907a)과 동시에 형성된다. 따라서, 이들 단자(908)는, 예를 들어 ITO에 의해 형성되어 있다. 이들 단자(908)에는 전극(907a)으로부터 일체로 뻗는 것, 및 도전재(도시하지 않음)을 통하여 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는 배선 기판(909)상의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장되어 있다. 또한, 도시는 생략하고 있지만, 반도체 소자(900)가 실장되는 부위 이외의 부위의 소정 위치에는 저항, 콘덴서, 기타의 칩 부품이 실장되어 있어도 좋다. 배선 기판(909)은 예를 들어 폴리이미드 등의 가요성을 갖는 베이스 기판(911) 위에 형성된 Cu 등의 금속막을 패터닝하여 배선 패턴(912)를 형성함으로써 제조되어 있다.
본 실시 형태에서는 액정 패널(902)에서의 전극(907a, 907b) 및 회로 기판(903)에서의 배선 패턴(912)이 상기 디바이스 제조 방법에 의해서 형성되어 있다.
본 실시 형태의 액정 표시 장치에 의하면, 전기 특성의 불균일이 해소된 고품질의 액정 표시 장치를 얻을 수 있다.
또한, 상술한 예는 패시브형의 액정 패널이지만, 액티브 매트릭스형의 액정 패널로서도 좋다. 즉, 한쪽의 기판에 박막 트랜지스터(TFT)를 형성하고, 각 TFT에 대해 화소 전극을 형성한다. 또한, 각 TFT에 전기적으로 접속하는 배선(게이트 배선, 소스 배선)을 상기와 같이 잉크젯 기술을 사용하여 형성할 수 있다. 한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이러한 액티브매트릭스형의 액정 패널에도 본 발명을 적용할 수 있다.
다음에, 본 발명의 막패턴의 형성 방법에 의해서 형성되는 막패턴을, 안테나 회로에 적용한 예에 대해서 설명한다.
도 21은 본 실시 형태예에 의한 비접촉형 카드 매체를 나타내고 있고, 비접촉형 카드 매체(700)는 카드 기체(702)와 카드 커버(718)로 이루어지는 케이스 내에, 반도체 집적회로 칩(708)과 안테나 회로(712)를 내장하여, 도시되지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 하나에 의해 전력 공급 혹은 데이터 수수의 적어도 하나를 행하게 되어 있다.
본 실시 형태에서는 상기 안테나 회로(712)가 본 발명의 막패턴 형성 방법에 의거하여 형성되어 있다. 그 때문에, 상기 안테나 회로(712)의 미세화나 세선화가 도모되어, 높은 품질이나 성능을 얻을 수 있다.
다음에, 본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 22의 (A)는 휴대 전화의 일례를 나타낸 사시도이다. 도 22의 (A)에서, 1600은 휴대 전화 본체를 나타내며, 1601은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 22의 (B)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 22의 (B)에서, 1700은 정보 처리 장치, 1701은 키보드 등의 입력부, 1703은 정보 처리 본체, 1702는 상기 실시 형태의 액정 표시장치를 구비한 액정 표시부를 나타내고 있다.
도 22의 (C)는 손목시계형 전자 기기의 일례를 나타낸 사시도이다. 도 22의 (C)에서, 1800은 시계 본체를 나타내며, 1801은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 22의 (A)~(C)에 나타내는 전자 기기는 상기 실시 형태의 액정 표시 장치를 구비한 것이므로, 높은 품질이나 성능이 얻어진다.
또한, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
이상, 첨부 도면을 참조하면서 본 발명에 의한 적합한 실시 형태예에 대해서 설명했지만, 본 발명은 이러한 예에 한정되지 않음은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성부재의 제형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의하여 여러 가지로 변경 가능하다.
본 발명에 의하면, 가는 막패턴을, 정밀도 좋게 안정하게 형성할 수 있는 막패턴 형성 방법을 제공할 수 있다.

Claims (20)

  1. 기판상에 막패턴을 형성하는 방법으로서,
    상기 기판상에 뱅크를 형성하는 공정과,
    기능액의 액적을 상기 기판상에 착탄시켜, 상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고,
    상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고,
    상기 영역의 상기 액적의 배치 방향의 단(端)에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법.
  2. 제1항에 있어서,
    상기 영역의 길이를 d, 상기 액적의 착탄 간격을 h, d를 h로 나눈 나머지를 y로 했을 때, 상기 영역의 상기 액적의 배치 방향의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 y/2의 거리에 있는 막패턴 형성 방법.
  3. 제1항에 있어서,
    상기 기능액은 도전성 미립자를 함유하는 막패턴 형성 방법.
  4. 제1항에 있어서,
    상기 기능액은 가열 또는 광조사에 의해 도전성을 발생하는 막패턴 형성 방법.
  5. 기판에 막패턴이 형성되어 이루어지는 디바이스의 제조 방법으로서,
    상기 기판상에 뱅크를 형성하는 공정과, 기능액의 액적을 상기 기판상에 착탄시켜, 상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 상기 액적의 배치 방향의 단(端)에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법에 의해,
    상기 기판에 상기 막패턴을 형성하는 디바이스 제조 방법.
  6. 제5항에 있어서,
    상기 막패턴은 상기 기판상에 설치된 스위칭 소자의 막패턴 부분을 구성하는 디바이스 제조 방법.
  7. 기판상에 뱅크를 형성하는 공정과, 기능액의 액적을 상기 기판상에 착탄시켜, 상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 상기 액적의 배치 방향의 단(端)에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법에 의해, 상기 기판에 상기 막패턴을 형성하는 디바이스 제조 방법을 사용하여 제조된 디바이스.
  8. 기판상에 뱅크를 형성하는 공정과, 기능액의 액적을 상기 기판상에 착탄시켜, 상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 상기 액적의 배치 방향의 단(端)에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법에 의해, 상기 기판에 상기 막패턴을 형성하는 디바이스 제조 방법을 사용하여 제조된 디바이스를 구비하는 전기 광학 장치.
  9. 기판상에 뱅크를 형성하는 공정과, 기능액의 액적을 상기 기판상에 착탄시켜, 상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 상기 액적의 배치 방향의 단(端)에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법에 의해, 상기 기판에 상기 막패턴을 형성하는 디바이스 제조 방법을 사용하여 제조된 디바이스를 구비하는 전기 광학 장치를 구비하는 전자 기기.
  10. 기판상에 막패턴을 형성하는 방법으로서,
    기능액에 대해서 발액성을 갖는 발액성막을, 소정의 패턴 형상으로 상기 기판상에 형성하는 공정과,
    상기 발액성막에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을갖고,
    상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고,
    상기 영역의 상기 액적의 배치 방향의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법.
  11. 제10항에 있어서,
    상기 영역의 길이를 d, 상기 액적의 착탄 간격을 h, d를 h로 나눈 나머지를 y로 했을 때, 상기 영역의 상기 액적의 배치 방향의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 y/2의 거리에 있는 막패턴 형성 방법.
  12. 제10항에 있어서,
    상기 기능액은 도전성 미립자를 함유하는 막패턴 형성 방법.
  13. 제10항에 있어서,
    상기 기능액은 가열 또는 광조사에 의해 도전성을 발생하는 막패턴 형성 방법.
  14. 기판에 막패턴이 형성되어 이루어지는 디바이스의 제조 방법으로서,
    기능액에 대해서 발액성을 갖는 발액성막을, 소정의 패턴 형상으로 상기 기판상에 형성하는 공정과, 상기 발액성막에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 상기 액적의 배치 방향의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법에 의해,
    상기 기판에 상기 막패턴을 형성하는 디바이스 제조 방법.
  15. 제14항에 있어서,
    상기 막패턴은 상기 기판상에 설치된 스위칭 소자의 막패턴 부분을 구성하는 디바이스 제조 방법.
  16. 기능액에 대해서 발액성을 갖는 발액성막을, 소정의 패턴 형상으로 상기 기판상에 형성하는 공정과, 상기 발액성막에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 상기 액적의 배치 방향의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법에 의해, 상기 기판에 상기 막패턴을 형성하는 디바이스 제조 방법을 사용하여 제조된 디바이스.
  17. 기능액에 대해서 발액성을 갖는 발액성막을, 소정의 패턴 형상으로 상기 기판상에 형성하는 공정과, 상기 발액성막에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 상기 액적의 배치 방향의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법에 의해, 상기 기판에 상기 막패턴을 형성하는 디바이스 제조 방법을 사용하여 제조된 디바이스를 구비하는 전기 광학 장치.
  18. 기능액에 대해서 발액성을 갖는 발액성막을, 소정의 패턴 형상으로 상기 기판상에 형성하는 공정과, 상기 발액성막에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을갖고, 상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고, 상기 영역의 상기 액적의 배치 방향의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법에 의해, 상기 기판에 상기 막패턴을 형성하는 디바이스 제조 방법을 사용하여 제조된 디바이스를 구비하는 전기 광학 장치를 구비하는 전자 기기.
  19. 액티브 매트릭스 기판의 제조 방법에 있어서,
    기판상에 게이트 배선을 형성하는 제1 공정과,
    상기 게이트 배선상에 게이트 절연막을 형성하는 제2 공정과,
    상기 게이트 절연막을 개재하여 반도체층을 적층하는 제3 공정과,
    상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제4 공정과,
    상기 소스 전극 및 상기 드레인 전극상에 절연 재료를 배치하는 제5 공정과,
    상기 드레인 전극과 전기적으로 접속하는 화소 전극을 형성하는 제6 공정을 갖고,
    상기 제1 공정 및 상기 제4 공정 및 상기 제6 공정의 적어도 한개의 공정에서는,
    상기 기판상에 뱅크를 형성하는 공정과,
    기능액의 액적을 상기 기판상에 착탄시켜, 상기 뱅크에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을 갖고,
    상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고,
    상기 영역의 상기 액적의 배치 방향의 단(端)에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법
    을 사용하는, 액티브 매트릭스 기판의 제조 방법.
  20. 액티브 매트릭스 기판의 제조 방법에 있어서,
    기판상에 게이트 배선을 형성하는 제1 공정과,
    상기 게이트 배선상에 게이트 절연막을 형성하는 제2 공정과,
    상기 게이트 절연막을 개재하여 반도체층을 적층하는 제3 공정과,
    상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제4 공정과,
    상기 소스 전극 및 상기 드레인 전극상에 절연 재료를 배치하는 제5 공정과,
    상기 드레인 전극과 전기적으로 접속하는 화소 전극을 형성하는 제6 공정을 갖고,
    상기 제1 공정 및 상기 제4 공정 및 상기 제6 공정의 적어도 한개의 공정에서는,
    기능액에 대해서 발액성을 갖는 발액성막을, 소정의 패턴 형상으로 상기 기판상에 형성하는 공정과,
    상기 발액성막에 의해서 구획된 영역에 상기 기능액을 배치하는 공정을갖고,
    상기 액적의 착탄 간격은 상기 영역내에서 상기 액적끼리가 착탄후에 연결되도록 결정되어 있고,
    상기 영역의 상기 액적의 배치 방향의 단에서의 상기 액적의 착탄 위치는 상기 영역의 단으로부터 상기 액적의 착탄 간격의 1/2 이하의 거리에 있는 막패턴 형성 방법
    을 사용하는, 액티브 매트릭스 기판 제조 방법.
KR1020040037111A 2003-05-28 2004-05-25 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법 KR100620880B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00151289 2003-05-28
JPJP-P-2003-00151288 2003-05-28
JP2003151289 2003-05-28
JP2003151288 2003-05-28
JP2004095975A JP2005012173A (ja) 2003-05-28 2004-03-29 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JPJP-P-2004-00095975 2004-03-29

Publications (2)

Publication Number Publication Date
KR20040103779A KR20040103779A (ko) 2004-12-09
KR100620880B1 true KR100620880B1 (ko) 2006-09-14

Family

ID=34108553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037111A KR100620880B1 (ko) 2003-05-28 2004-05-25 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법

Country Status (5)

Country Link
US (1) US7235415B2 (ko)
JP (1) JP2005012173A (ko)
KR (1) KR100620880B1 (ko)
CN (1) CN100442954C (ko)
TW (1) TWI272643B (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012179A (ja) * 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
KR101100625B1 (ko) * 2003-10-02 2012-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법
US7019328B2 (en) * 2004-06-08 2006-03-28 Palo Alto Research Center Incorporated Printed transistors
JP2006080179A (ja) * 2004-09-08 2006-03-23 Seiko Epson Corp 配線パターン形成方法、ｔｆｔ用ソース電極およびドレイン電極の形成方法
JP2006261240A (ja) * 2005-03-15 2006-09-28 Seiko Epson Corp 電子デバイス用基板、電子デバイス用基板の製造方法、表示装置および電子機器
JP4239999B2 (ja) * 2005-05-11 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、膜パターン、デバイス、電気光学装置、及び電子機器
JP4345710B2 (ja) * 2005-05-11 2009-10-14 セイコーエプソン株式会社 膜パターンの形成方法
TWI402935B (zh) * 2005-05-17 2013-07-21 Koninkl Philips Electronics Nv 彩色主動矩陣顯示器
JP4424304B2 (ja) * 2005-12-07 2010-03-03 セイコーエプソン株式会社 ディスプレイの製造方法、ディスプレイおよび電子機器
KR100753224B1 (ko) * 2005-12-30 2007-08-30 (재)대구경북과학기술연구원 전계발광소자용 백플레인과 이를 포함하는 전계발광소자
JP4285544B2 (ja) * 2007-01-10 2009-06-24 セイコーエプソン株式会社 描画方法、着色層の形成方法、電気光学装置の製造方法
US8017422B2 (en) * 2007-06-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
JP4418525B2 (ja) * 2008-02-28 2010-02-17 パナソニック株式会社 有機ｅｌディスプレイパネル
JP5319769B2 (ja) * 2008-06-30 2013-10-16 スリーエム イノベイティブ プロパティズ カンパニー パターン形成された基板の形成方法
JP2011526844A (ja) * 2008-06-30 2011-10-20 スリーエム イノベイティブ プロパティズ カンパニー ミクロ構造を形成する方法
EP2398300B1 (en) 2009-02-10 2017-08-23 Joled Inc. Method for manufacturing light-emitting element, light-emitting element, method for manufacturing light-emitting device, and light-emitting device
CN103646959B (zh) 2009-02-10 2016-09-14 株式会社日本有机雷特显示器 发光元件及其制造方法
WO2010092796A1 (ja) 2009-02-10 2010-08-19 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
US7952599B2 (en) * 2009-05-29 2011-05-31 Xerox Corporation Heating element incorporating an array of transistor micro-heaters for digital image marking
US7867916B2 (en) * 2009-06-15 2011-01-11 Palo Alto Research Center Incorporated Horizontal coffee-stain method using control structure to pattern self-organized line structures
JP5437736B2 (ja) 2009-08-19 2014-03-12 パナソニック株式会社 有機ｅｌ素子
EP2475226B1 (en) 2009-08-31 2017-08-02 Joled Inc. Light emitting element and method for producing the same, and light emitting device
WO2011161727A1 (ja) 2010-06-24 2011-12-29 パナソニック株式会社 有機ｅｌ素子の製造方法、表示装置、発光装置および紫外光照射装置
CN102473847B (zh) 2010-06-24 2015-01-14 松下电器产业株式会社 有机el元件、显示装置以及发光装置
JP5624141B2 (ja) 2010-07-30 2014-11-12 パナソニック株式会社 有機ｅｌ素子
JP5677436B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子
JP5658256B2 (ja) 2010-08-06 2015-01-21 パナソニック株式会社 発光素子とその製造方法、および発光装置
WO2012017495A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子およびその製造方法
CN103053040B (zh) 2010-08-06 2015-09-02 株式会社日本有机雷特显示器 有机el元件
JP5543599B2 (ja) 2010-08-06 2014-07-09 パナソニック株式会社 発光素子の製造方法
JP5677431B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
JP5677432B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
CN103053042B (zh) 2010-08-06 2016-02-24 株式会社日本有机雷特显示器 有机el元件及其制造方法
JP5620494B2 (ja) 2010-08-06 2014-11-05 パナソニック株式会社 発光素子、表示装置、および発光素子の製造方法
JP5620495B2 (ja) 2010-08-06 2014-11-05 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
JP5612692B2 (ja) 2010-08-06 2014-10-22 パナソニック株式会社 有機ｅｌ素子およびその製造方法
JP5574456B2 (ja) 2010-08-06 2014-08-20 パナソニック株式会社 発光素子とその製造方法、および発光装置
WO2012017503A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子
JP5677433B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
WO2012017491A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
US8884281B2 (en) 2011-01-21 2014-11-11 Panasonic Corporation Organic EL element
US8829510B2 (en) 2011-02-23 2014-09-09 Panasonic Corporation Organic electroluminescence display panel and organic electroluminescence display device
US8981361B2 (en) 2011-02-25 2015-03-17 Panasonic Corporation Organic electroluminescence display panel with tungsten oxide containing hole injection layer that electrically connects electrode to auxiliary wiring, and organic electroluminescence display device
WO2012153445A1 (ja) 2011-05-11 2012-11-15 パナソニック株式会社 有機ｅｌ表示パネルおよび有機ｅｌ表示装置
JP2012256756A (ja) * 2011-06-09 2012-12-27 Ricoh Co Ltd 電気−機械変換膜の形成方法、電気−機械変換膜、電気−機械変換素子、液体吐出ヘッドおよび画像形成装置
JP5857548B2 (ja) * 2011-09-02 2016-02-10 株式会社リコー 薄膜製造方法、電気機械変換素子の製造方法及び液体吐出ヘッドの製造方法
JP6123992B2 (ja) * 2013-03-05 2017-05-10 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置、圧電素子及びその製造方法
JP6033712B2 (ja) * 2013-03-08 2016-11-30 東レエンジニアリング株式会社 塗布膜形成方法および塗布装置
JP6168281B2 (ja) 2013-03-13 2017-07-26 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置、液体噴射ヘッドの製造方法
CN104032302B (zh) * 2014-06-19 2016-06-29 西安交通大学 一种利用带有梯形凹槽的非金属片的金属熔滴沉积方法
DE102014113697A1 (de) * 2014-09-23 2016-04-07 Infineon Technologies Austria Ag Verfahren mit Inkjet-Prozessen und deren Anwendung
CN109119550B (zh) * 2018-09-11 2021-02-26 合肥鑫晟光电科技有限公司 喷墨打印的方法、像素结构、oled基板、显示装置
KR20200069697A (ko) * 2018-12-07 2020-06-17 엘지디스플레이 주식회사 유기발광 표시장치
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
CN115167041B (zh) * 2022-08-02 2023-07-14 辛集冀雅电子有限公司 一种液晶屏晶盒加工设备及加工方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP3539179B2 (ja) 1998-01-28 2004-07-07 セイコーエプソン株式会社 基板、基板の製造方法、集積回路および集積回路の製造方法。
CN100530760C (zh) * 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
US6524876B1 (en) 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100623977B1 (ko) 1999-07-08 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
WO2001047045A1 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Solution processing
JP4035968B2 (ja) 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
JP2002368393A (ja) * 2001-06-05 2002-12-20 Toray Eng Co Ltd 金属配線回路基板の製造方法
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003133691A (ja) 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体

Also Published As

Publication number Publication date
TW200501214A (en) 2005-01-01
CN100442954C (zh) 2008-12-10
US7235415B2 (en) 2007-06-26
KR20040103779A (ko) 2004-12-09
CN1575105A (zh) 2005-02-02
US20050064633A1 (en) 2005-03-24
TWI272643B (en) 2007-02-01
JP2005012173A (ja) 2005-01-13

Similar Documents

Publication Publication Date Title
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100654197B1 (ko) 디바이스 및 디바이스 제조 방법
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
EP1482556A2 (en) Method for fabricating thin film pattern and corresponding devices.
KR100634110B1 (ko) 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
KR20040086601A (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR20040102321A (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법, 전기광학 장치 및 전자 기기
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4572868B2 (ja) 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法
JP4539032B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP4042625B2 (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4517584B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP2004330164A (ja) 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP4453651B2 (ja) アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140811

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 13