JP2006080179A - 配線パターン形成方法、ｔｆｔ用ソース電極およびドレイン電極の形成方法 - Google Patents

配線パターン形成方法、ｔｆｔ用ソース電極およびドレイン電極の形成方法 Download PDF

Info

Publication number
JP2006080179A
JP2006080179A JP2004260549A JP2004260549A JP2006080179A JP 2006080179 A JP2006080179 A JP 2006080179A JP 2004260549 A JP2004260549 A JP 2004260549A JP 2004260549 A JP2004260549 A JP 2004260549A JP 2006080179 A JP2006080179 A JP 2006080179A
Authority
JP
Japan
Prior art keywords
droplet
conductive material
section
pattern
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004260549A
Other languages
English (en)
Inventor
Toshimitsu Hirai
利充 平井
Mari Sakai
真理 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004260549A priority Critical patent/JP2006080179A/ja
Priority to KR1020050069244A priority patent/KR100715297B1/ko
Priority to TW094127048A priority patent/TWI266696B/zh
Priority to US11/207,889 priority patent/US20060051500A1/en
Priority to CNA2005100921680A priority patent/CN1747625A/zh
Publication of JP2006080179A publication Critical patent/JP2006080179A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ink Jet (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 液滴吐出装置から液滴を吐出してＴＦＴ用ソース電極またはドレイン電極を設けること。
【解決手段】 配線パターン形成方法は、バンクパターンに縁取られたパターン形成領域における所定のセクションへ液状の導電性材料の液滴を吐出して、パターン形成領域を覆う導電性材料層を形成するステップ（Ａ）を含んでいる。セクションのＸ軸方向に沿った長さをＬとし、Ｙ軸方向に沿った長さをＭとすると、吐出される液滴の直径φは、Ｌ以下であるとともに、Ｍ以下である。そして、ステップ（Ａ）は、バンクパターンから少なくとも直径φの１／２倍離れた位置に液滴の中心が当たるように、液滴を吐出するステップ（ａ１）を含んでいる。
【選択図】 図７

Description

本発明は、液滴吐出法を用いた配線パターン形成方法に関し、より具体的には、ＴＦＴ用ソース電極・ドレイン電極の形成に好適な配線パターン形成方法に関する。
インクジェット法による金属配線の形成技術が知られている（例えば特許文献１）。
特開２００４−６５７８号公報
インクジェット法を用いてＴＦＴ用ソース電極、ドレイン電極を形成する場合には、ソース電極やドレイン電極の形状を縁取るバンクパターンを形成してから、そのバンクパターンの内側へ液滴吐出装置から導電性材料の液滴を吐出することが行われる。このような場合には、形成後のソース電極とドレイン電極とが確実に電気的に分離されるように、導電性材料の液滴を吐出することが必要である。
本発明は上記課題を鑑みてなされたものであり、その目的の一つは、液滴吐出装置から液滴を吐出してＴＦＴ用ソース電極またはドレイン電極を設けることである。
本発明の配線パターン形成方法は、液滴吐出法を用いて液状の導電性材料の液滴を吐出して、基体上でバンクパターンによって縁取られ、第１方向の長さがＬであるとともに前記第１方向に直交する第２方向の長さがＭであるセクションを有するパターン形成領域に導電性材料層を設ける配線パターン形成方法である。この配線パターン形成方法は、前記Ｌ以下であるとともに前記Ｍ以下である直径の前記液滴を前記セクションへ吐出して、前記セクションを覆う前記導電性材料層を形成するステップ（Ａ）を有している。そして、前記ステップ（Ａ）は、前記バンクパターンから少なくとも前記直径の１／２倍離れた位置に前記液滴の中心が当たるように、前記液滴を吐出するステップ（ａ１）を含んでいる。
上記構成によって得られる効果の一つは、バンクパターン上に、液状の導電性材料の残渣を生じないことである。
好ましくは、前記ステップ（Ａ）は、前記パターン形成領域のうち前記セクションへのみ前記液滴を吐出して、前記液滴の自己流動によって前記パターン形成領域に前記導電性材料層を形成するステップ（ａ２）を含んでいる。
上記構成によって得られる効果の一つは、上記セクション以外の上記パターン形成領域の部分の大きさを液滴の大きさよりも小さくできることである。
本発明の配線パターン形成方法は、液滴吐出法を用いて異種の導電性材料の液滴を吐出して、基体上でバンクパターンによって縁取られ、第１方向の長さがＬであるとともに前記第２方向の長さがＭであるセクションを有するパターン形成領域に異種の導電層を積層する配線パターン形成方法である。この配線パターン形成方法は、前記Ｌ以下であるとともに前記Ｍ以下である直径を有した第１の導電性材料の液滴を前記セクションへ吐出して第１の導電性材料層を形成する第１のステップと、前記第１の導電性材料層を焼成して第１の導電層を形成する第２のステップと、前記直径を有した第２の導電性材料の液滴を前記セクションへ吐出して、前記第１の導電層上に第２の導電性材料層を形成する第３のステップと、前記第２の導電性材料層を焼成して第２の導電層を形成する第４のステップと、を含んでいる。そして、前記第１のステップおよび前記第３のステップの少なくとも一方は、前記バンクパターンから少なくとも前記直径の１／２倍離れた位置に前記液滴の中心が当たるように、前記液滴を吐出するステップである。
上記構成によって得られる効果の一つは、バンクパターン上に、液状の導電性材料の残渣を生じないことである。
好ましくは、前記第１のステップおよび前記第３のステップの少なくとも一方は、前記パターン形成領域のうち前記セクションにのみ前記液滴を吐出して、前記液滴の自己流動によって前記パターン形成領域に前記導電性材料層を形成するステップである。
上記構成によって得られる効果の一つは、上記セクション以外の上記パターン形成領域の部分の大きさを液滴の大きさよりも小さくできることである。
本発明のある態様によれば、ＴＦＴ用ソース電極の形成方法が、上記配線パターン形成方法を包含している。ここで、前記パターン領域はソース配線が形成される領域であり、前記セクションは、前記ソース配線におけるソース電極が形成される領域である。
上記構成によって得られる効果の一つは、液滴吐出装置を利用して、電気特性が良好なＴＦＴ素子を形成できることである。
本発明のある態様によれば、ＴＦＴ用ドレイン電極の形成方法が上記配線パターン形成方法を包含している。ここで、前記領域はドレイン配線が形成される領域であり、前記セクションはドレイン電極が形成される領域である。
上記構成によって得られる効果の一つは、液滴吐出装置を利用して、電気特性が良好なＴＦＴ素子を形成できることである。
図１に示す複数のソース配線３３および複数のドレイン電極４４Ｄのそれぞれは、本発明の「配線パターン」に対応する。それら複数のソース配線３３およびドレイン電極４４Ｄは、後述するデバイス製造装置１（図２）によって形成される。
複数のソース配線３３のそれぞれは、複数の第１部分３３Ａと複数の第２部分３３Ｂとを含む。複数の第１部分３３Ａのそれぞれは、Ａ軸方向に延びるストライプ状の部分である。一方、複数の第２部分３３Ｂのそれぞれは、対応する第１部分３３ＡからＢ軸方向に突出する部分である。ここで、Ａ軸方向とＢ軸方向とは、互いに直行する方向である。そして、Ａ軸方向およびＢ軸方向は、基体１０（図３）上に固定された座標系を規定する方向でもある。さらに、後述するように、Ａ軸方向およびＢ軸方向の双方に平行な面の一つは、基板１０Ａの表面Ｓ（図６）である。
複数の第１部分３３Ａのそれぞれは、互いに接する広幅部３３ＡＷと狭幅部３３ＡＮとからなる。狭幅部３３ＡＮのＢ軸方向に沿った長さ（つまり幅）は、広幅部３３ＡＷのそれよりも短い。なお、ソース配線３３は、狭幅部３３ＡＮにおいて、後述するゲート配線３４（図６）と、ゲート絶縁膜４２を介して交差する。
複数の第２部分３３Ｂのそれぞれは、後述するＴＦＴ素子４４（図９）におけるソース電極４４Ｓでもある。
（Ａ．配線パターン形成用インク）
ソース配線３３を形成するために用いられる導電性材料を説明する。ここで、導電性材料は「液状の材料」の一種であるとともに、「配線パターン形成用インク」とも呼ばれる。導電性材料は、分散剤と、分散剤によって分散された導電性微粒子と、を含む。本実施形態の導電性微粒子は、平均粒径が約１０ｎｍの銀粒子である。なお、平均粒径が１ｎｍ程度から数１００ｎｍまでの粒子は、「ナノ粒子」とも表記される。この表記によれば、本実施形態の導電性材料は、銀のナノ粒子を含んでいる。
ここで、導電性微粒子の粒径は１ｎｍ以上１．０μｍ以下であることが好ましい。１．０μｍ以下であれば、液滴吐出装置のノズル１１８（図４）が目詰まりを起こす可能性が小さい。また、１ｎｍ以上であれば導電性微粒子に対するコーテイング剤の体積比が適切になるので、得られる膜中の有機物の割合が適切になる。
分散剤（または溶媒）としては、導電性微粒子を分散できるもので凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、導電性微粒子の分散性と分散液の安定性、また液滴吐出法への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上述の「液状の材料」とは、液滴吐出装置のノズル１１８（図４）から液滴として吐出されうる粘度を有する材料をいう。ここで、液状の材料が水性であると油性であるとを問わない。ノズルから吐出可能な流動性（粘度）を備えていれば十分で、固体物質が混入していても全体として流動体であればよい。好ましくは、液状の材料の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であればよい。液滴吐出法を用いて液状の材料を液滴として吐出する際、粘度が１ｍＰａ・ｓ以上であれば、ノズルの周辺部がインクによって汚染されにくく、また粘度が５０ｍＰａ・ｓ以下であれば、ノズルでの目詰まり頻度がより低くなり、より円滑な液滴の吐出ができるからである。
さらに、液状の材料の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。液滴吐出法により導電性材料を吐出する際、表面張力が０．０２Ｎ／ｍ以上であると、インクのノズル面に対する濡れ性がより適正になるため飛行曲りが生じにくい。０．０７Ｎ／ｍ以下であれば、ノズル先端でのメニスカスの形状がより安定するため液滴の体積や吐出タイミングの制御がより容易になる。表面張力を調整するため、上記液状の材料（分散液）には、物体との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、インクの物体への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
（Ｂ．デバイス製造装置の全体構成）
本実施形態のデバイス製造装置を説明する。図２に示すデバイス製造装置１は、液晶表示装置の製造装置の一部である。そして、デバイス製造装置１は、液滴吐出装置１００と、クリーンオーブン１５０と、搬送装置１７０と、を含んでいる。液滴吐出装置１００は、基体１０（図３）に導電性材料の液滴を吐出して、基体１０に導電性材料層を設ける装置である。一方、クリーンオーブン１５０は、液滴吐出装置１００によって設けられた導電性材料層を活性化して、導電層を形成する装置である。
搬送装置１７０は、フォーク部と、フォーク部を上下移動させる駆動部と、自走部と、を備えている。そして、搬送装置１７０は、液滴吐出装置１００、クリーンオーブン１５０の順番で基体１０がそれぞれの処理を受けるように、基体１０を搬送する。以下では、液滴吐出装置１００について構造と機能とを詳細に説明する。
図３に示すように、液滴吐出装置１００はいわゆるインクジェット装置である。具体的には、液滴吐出装置１００は、導電性材料８Ａを保持するタンク１０１と、チューブ１１０と、グランドステージＧＳと、吐出ヘッド部１０３と、ステージ１０６と、第１位置制御装置１０４と、第２位置制御装置１０８と、制御装置１１２と、支持部１０４ａと、ヒータ１４０と、を備えている。
吐出ヘッド部１０３は、ヘッド１１４（図４）を保持している。ヘッド１１４は、制御装置１１２からの駆動信号に応じて、導電性材料８Ａの液滴を吐出する。なお、吐出ヘッド部１０３におけるヘッド１１４はチューブ１１０によってタンク１０１に連結されており、このため、タンク１０１からヘッド１１４に導電性材料８Ａが供給される。
ステージ１０６は基体１０を固定するための平面を提供している。ステージ１０６のこの平面は、Ｘ軸方向とＹ軸方向とに平行である。さらにステージ１０６は、吸引力を用いて基体１０の位置を固定する機能も有する。
第１位置制御装置１０４は、支持部１０４ａによって、グランドステージＧＳから所定の高さの位置に固定されている。この第１位置制御装置１０４は、制御装置１１２からの信号に応じて、吐出ヘッド部１０３をＸ軸方向と、Ｘ軸方向に直交するＺ軸方向と、に沿って移動させる機能を有する。さらに、第１位置制御装置１０４は、Ｚ軸に平行な軸の回りで吐出ヘッド部１０３を回転させる機能も有する。ここで、本実施形態では、Ｚ軸方向は、鉛直方向（つまり重力加速度の方向）に平行な方向である。
第２位置制御装置１０８は、制御装置１１２からの信号に応じて、ステージ１０６をグランドステージＧＳ上でＹ軸方向に移動させる。ここで、Ｙ軸方向は、Ｘ軸方向およびＺ軸方向の双方と直交する方向である。
上記のような機能を有する第１位置制御装置１０４の構成と第２位置制御装置１０８の構成とは、リニアモータおよびサーボモータを利用した公知のＸＹロボットを用いて実現できる。このため、ここでは、それらの詳細な構成の説明を省略する。なお、本明細書では、第１位置制御装置１０４および第２位置制御装置１０８を、「ロボット」または「走査部」とも表記する。
また、本実施形態におけるＸ軸方向、Ｙ軸方向、およびＺ軸方向は、吐出ヘッド部１０３およびステージ１０６のどちらか一方が他方に対して相対移動する方向に一致している。それらのうち、Ｘ軸方向は「走査方向」とも呼ばれる。また、Ｙ軸方向は「非走査方向」とも呼ばれる。そして、Ｘ軸方向、Ｙ軸方向、およびＺ軸方向を規定するＸＹＺ座標系の仮想的な原点は、液滴吐出装置１００の基準部分に固定されている。さらに、本明細書において、Ｘ座標、Ｙ座標、およびＺ座標とは、このようなＸＹＺ座標系における座標である。なお、上記の仮想的な原点は、基準部分だけでなく、ステージ１０６に固定されていてもよいし、吐出ヘッド部１０３に固定されていてもよい。
さて上述のように、第１位置制御装置１０４によって、吐出ヘッド部１０３はＸ軸方向に移動する。そして、第２位置制御装置１０８によって、基体１０はステージ１０６と共にＹ軸方向に移動する。これらの結果、基体１０に対するヘッド１１４の相対位置が変わる。より具体的には、これらの動作によって、吐出ヘッド部１０３、ヘッド１１４、またはノズル１１８（図４）は、基体１０に対して、Ｚ軸方向に所定の距離を保ちながら、Ｘ軸方向およびＹ軸方向に相対的に移動、すなわち相対的に走査する。「相対移動」または「相対走査」とは、導電性材料８Ａの液滴を吐出する側と、そこからの液滴が着弾する側（被吐出部）の少なくとも一方を他方に対して相対移動することを意味する。
制御装置１１２は、吐出データを外部情報処理装置から受け取るように構成されている。制御装置１１２は、受け取った吐出データを内部の記憶装置２０２（図５）に格納するとともに、格納された吐出データに応じて、第１位置制御装置１０４と、第２位置制御装置１０８と、ヘッド１１４と、を制御する。ここで「吐出データ」とは、導電性材料８Ａの液滴を吐出すべき相対位置を示すデータである。本実施形態では、吐出データはビットマップデータのデータ形式を有している。
上記構成を有することで、液滴吐出装置１００は、吐出データに応じて、ヘッド１１４のノズル１１８（図４）を基体１０に対して相対移動させるとともに、設定された着弾位置に向けてノズル１１８から導電性材料８Ａの液滴を吐出する。なお、液滴吐出装置１００によるヘッド１１４の相対移動と、ノズル１１８からの導電性材料８Ａの液滴の吐出と、をまとめて「塗布走査」または「吐出走査」と表記することもある。
なお、本明細書では、導電性材料８Ａの液滴が着弾する部分を「被吐出部」とも表記する。また、着弾した液滴が濡れ広がる部分を「被塗布部」とも表記する。「被吐出部」および「被塗布部」のどちらも、導電性材料８Ａが所望の接触角を呈するように、下地の物体に表面改質処理が施されることによって形成された部分でもある。ただし、表面改質処理を行わなくても下地の物体の表面が、導電性材料８Ａに対して所望の撥液性または親液性を呈する（つまり着弾した導電性材料８Ａが下地の物体の表面上で望ましい接触角を呈する）場合には、下地の物体の表面そのものが「被吐出部」または「被塗布部」であってもよい。なお、本明細書では、「被吐出部」を「ターゲット」または「受容部」とも表記する。
さて、図３に戻って、ヒータ１４０は、基体１０をランプアニールするための赤外線ランプである。ヒータ１４０の電源の投入及び遮断も制御装置１１２によって制御される。
なお、インクジェット法で層、膜、またはパターンを形成するとは、上述のような液滴吐出装置１００を用いて、所定の物体または物体表面上に、層、膜、またはパターンを形成する工程を含んだ方法を実行することである。
（Ｃ．ヘッド）
次に、ヘッド１１４を詳細に説明する。図４（ａ）に示すように、ヘッド１１４は、複数のノズル１１８を有するインクジェットヘッドである。そして、ヘッド１１４は吐出ヘッド部１０３においてキャリッジ１０３Ａによって固定されている。図４（ｂ）に示すように、ヘッド１１４は、振動板１２６と、ノズル１１８の開口を規定するノズルプレート１２８と、を備えている。そして、振動板１２６と、ノズルプレート１２８と、の間には、液たまり１２９が位置しており、この液たまり１２９には、図示しない外部タンクから孔１３１を介して供給される導電性材料８Ａが常に充填される。
さらに、振動板１２６と、ノズルプレート１２８と、の間には、複数の隔壁が位置している。そして、振動板１２６と、ノズルプレート１２８と、一対の隔壁と、によって囲まれた部分がキャビティ１２０である。キャビティ１２０はノズル１１８に対応して設けられているため、キャビティ１２０の数とノズル１１８の数とは同じである。キャビティ１２０には、一対の隔壁の間に位置する供給口１３０を介して、液たまり１２９から導電性材料８Ａが供給される。なお、本実施形態では、ノズル１１８の直径は、約２７μｍである。
さて、振動板１２６上には、それぞれのキャビティ１２０に対応して、それぞれの振動子１２４が位置する。振動子１２４のそれぞれは、ピエゾ素子と、ピエゾ素子を挟む一対の電極と、を含む。制御装置１１２が、この一対の電極の間に駆動電圧を与えることで、対応するノズル１１８から導電性材料８Ａの液滴Ｄが吐出される。ここで、ノズル１１８から吐出される材料の体積は、０ｐｌ以上４２ｐｌ（ピコリットル）以下の間で可変である。ここで液滴Ｄの体積を変えることは、駆動電圧の波形を変えること（いわゆるバリアブルドットテクノロジー）で実現できる。なお、ノズル１１８からＺ軸方向に導電性材料８Ａの液滴Ｄが吐出されるように、ノズル１１８の形状が調整されている。
本明細書では、１つのノズル１１８と、ノズル１１８に対応するキャビティ１２０と、キャビティ１２０に対応する振動子１２４と、を含んだ部分を「吐出部１２７」とも表記する。この表記によれば、１つのヘッド１１４は、ノズル１１８の数と同じ数の吐出部１２７を有する。吐出部１２７は、ピエゾ素子の代わりに電気熱変換素子を有してもよい。つまり、吐出部１２７は、電気熱変換素子による材料の熱膨張を利用して材料を吐出する構成を有していてもよい。ただし、ピエゾ素子を用いた吐出は、吐出される液状の材料に熱を加えないため、液状の材料の組成に影響を与えにくいという利点を有する。
（Ｃ．制御装置）
次に、制御装置１１２の構成を説明する。図５に示すように、制御装置１１２は、入力バッファメモリ２００と、記憶装置２０２と、処理部２０４と、走査駆動部２０６と、ヘッド駆動部２０８と、を備えている。入力バッファメモリ２００と処理部２０４とは相互に通信可能に接続されている。処理部２０４と、記憶装置２０２と、走査駆動部２０６と、ヘッド駆動部２０８とは、図示しないバスによって相互に通信可能に接続されている。
走査駆動部２０６は、第１位置制御装置１０４および第２位置制御装置１０８と相互に通信可能に接続されている。同様にヘッド駆動部２０８は、ヘッド１１４と相互に通信可能に接続されている。
入力バッファメモリ２００は、液滴吐出装置１００の外部に位置する外部情報処理装置（不図示）から、導電性材料８Ａの液滴Ｄを吐出するための吐出データを受け取る。入力バッファメモリ２００は、吐出データを処理部２０４に供給し、処理部２０４は吐出データを記憶装置２０２に格納する。図５では、記憶装置２０２はＲＡＭである。
処理部２０４は、記憶装置２０２内の吐出データに基づいて、被吐出部に対するノズル１１８の相対位置を示すデータを走査駆動部２０６に与える。走査駆動部２０６はこのデータと、吐出周期と、に応じたステージ駆動信号を第２位置制御装置１０８に与える。この結果、被吐出部に対する吐出ヘッド部１０３の相対位置が変わる。一方、処理部２０４は、記憶装置２０２に記憶された吐出データに基づいて、導電性材料８Ａの吐出に必要な吐出信号をヘッド１１４に与える。この結果、ヘッド１１４における対応するノズル１１８から、導電性材料８Ａの液滴Ｄが吐出される。
制御装置１１２は、ＣＰＵ、ＲＯＭ、ＲＡＭ、バスを含んだコンピュータである。このため、制御装置１１２の上記機能は、コンピュータによって実行されるソフトウェアプログラムによって実現される。もちろん、制御装置１１２は、専用の回路（ハードウェア）によって実現されてもよい。
（Ｄ．製造方法）
デバイス製造装置１を用いた液晶表示装置の製造方法を説明する。
まず、図６（ａ）に示す基体１０を準備する。図６（ａ）に示すように、基体１０は、光透過性を有する基板１０Ａと、基板１０Ａの表面Ｓ上に位置するゲート配線３４と、ゲート配線３４の２次元的形状を縁取るバンクパターン１８と、バンクパターン１８と基板１０Ａとの間に位置するＨＭＤＳ層１２と、ゲート配線３４を覆うゲート絶縁膜４２と、ゲート絶縁膜４２を介してゲート電極４４Ｇと重なる半導体層３５と、半導体層３５上に位置する２つの接合層３７Ｓ、３７Ｄと、を有している。なお、表面Ｓは、Ａ軸方向およびＢ軸方向の双方にほぼ平行な面である。
基体１０の製造方法は以下の通りである。
まず、ガラスからなる基板１０Ａの表面ＳにＨＭＤＳ処理を行い、基板１０Ａの表面Ｓ上にＨＭＤＳ層１２を形成する。ここで、ＨＭＤＳ処理とは、ヘキサメチルジシラサン（（ＣＨ3）3ＳｉＮＨＳｉ（ＣＨ3）3）を蒸気状にして物体の表面に塗布する処理である。このように形成されたＨＭＤＳ層１２上に、スピンコート法などでアクリル樹脂を塗布し硬化して、有機感光性材料層を形成する。その後、ゲート配線３４が設けられるべき領域が露出するように、ＨＭＤＳ層１２と有機感光性材料層とをそれぞれパターニングする。パターニングされた有機感光性材料層が、バンクパターン１８である。
バンクパターン１８によって縁取られた領域（表面Ｓの一部分）に、液滴吐出法を用いて導電性材料８Ａを付与する。そして、付与された導電性材料８Ａをクリーンオーブンで活性化してゲート配線３４を形成する。本実施形態のゲート配線３４（ゲート電極４４Ｇ）の厚さは、約１μｍである。このゲート配線３４の厚さは、バンクパターン１８の厚さと下地のＨＭＤＳ層１２の厚さとを合わせた厚さにほぼ等しい。
そして、ＣＶＤ法とパターニングとによって、ゲート配線３４とバンクパターン１８とを覆うゲート絶縁膜４２と、ゲート電極４４Ｇに対応して設けられた半導体層３５と、半導体層３５上で所定の間隔をおいて互いから離れて位置する２つの接合層３７Ｓ、３７Ｄと、を形成する。ゲート絶縁膜４２の厚さは約２００ｎｍである。半導体層３５はアモルファスシリコン（ａ−Ｓｉ）からなり、半導体層３５の厚さは２００ｎｍ〜３００ｎｍの範囲にある。ここで、半導体層３５において、ゲート絶縁膜４２を介してゲート電極４４Ｇと重なり合う部分がチャネル領域となる。一方、２つの接合層３７Ｓ、３７Ｄはｎ＋型アモルファスシリコンからなり、２つの接合層３７Ｓ、３７Ｄのそれぞれの厚さは約５０ｎｍである。これら２つの接合層３７Ｓ、３７Ｄは、後に形成されるソース電極４４Ｓおよびドレイン電極４４Ｄにそれぞれ接続されることになる。
なお、図６（ａ）では、ゲート配線３４のうちゲート電極４４Ｇの部分が図示されている。
２つの接合層３７Ｓ、３７Ｄを形成した後で、図６（ｂ）に示すように、２つの接合層３７Ｓ、３７Ｄと、半導体層３５と、ゲート絶縁膜４２と、を覆うように、フッ素化ポリイミドの前駆体をスピンコート法で塗布して光硬化して、約３μｍ（３０００ｎｍ）の厚さの層間絶縁層４５を形成する。ここで、塗布されるフッ素化ポリイミドの前駆体の量は、層間絶縁層４５が、下地の段差を吸収するように設定されている。このため、層間絶縁層４５の表面は平坦になる。
そして、図６（ｃ）に示すように、第１部分３３Ａが設けられる部分と、第２部分３３Ｂが設けられる部分と、ドレイン電極４４Ｄが設けられる部分と、が層間絶縁層４５から取り除かれるように、層間絶縁層４５をパターニングする。この結果、層間絶縁層４５に、第１部分３３Ａと第２部分３３Ｂとに対応する開口部ＡＰ１が形成される。同時に、ドレイン電極４４Ｄに対応する開口部ＡＰ２も形成される。このようにパターニングされた層間絶縁層４５を、「バンクパターン４６」とも表記する。
開口部ＡＰ１の底部で露出する表面が「パターン形成領域２４Ｓ」であり、開口部ＡＰ２の底部で露出する表面が「パターン形成領域２４Ｄ」である。パターン形成領域２４Ｓの２次元的形状は第１部分３３Ａ・第２部分３３Ｂの２次元的形状に一致している。一方、パターン形成領域２４Ｄの２次元的形状は、ドレイン電極４４Ｄの２次元的形状に一致している。そして、パターン形成領域２４Ｓ、２４Ｄのそれぞれの２次元的形状は、バンクパターン４６に縁取られている。ここで、「２次元的形状」とは、Ａ軸方向およびＢ軸方向の双方に平行な仮想的な平面（ＡＢ平面）上での形状を意味する。例えば、第１部分３３Ａ・第２部分３３Ｂの２次元的形状とは、上記ＡＢ平面に投影された第１部分３３Ａ・第２部分３３Ｂの形状である。
ここで、本実施形態では、バンクパターン４６がフッ素を含有するので、導電性材料８Ａに対するバンクパターン４６の撥液性は、導電性材料８Ａに対するパターン形成領域２４Ｓ、２４Ｄの撥液性よりも大きい。なお、物体表面上で液状の材料が示す接触角が大きいほど、物体表面は液状の材料に対してより大きな撥液性を呈する。このため、本実施形態では、バンクパターン４６上で導電性材料８Ａが示す接触角は、パターン形成領域２４Ｓ、２４Ｄ上で導電性材料８Ａが示す接触角よりも大きい。これらの接触角の差は、好ましくは、３０°以上である。
さて、図７に示すパターン形成領域２４Ｓは、１つの第１セクション２４ＳＡと、Ａ軸方向に沿って第１セクション２４ＳＡを挟んでいる２つの第２セクション２４ＳＢと、を有している。ここで、第１セクション２４ＳＡと第２セクション２４ＳＢとは互いに接している。また、第１セクション２４ＳＡは、図１の第１部分３３Ａの一部と、第２部分３３Ｂと、に対応する領域である。一方、２つの第２セクション２４ＳＢは、第１セクション２４ＳＡ以外のパターン形成領域２４Ｓの領域である。本明細書では、Ａ軸方向に沿った長さをＬと表記し、Ｂ軸方向に沿った長さをＭと表記する。本実施形態では、第１セクション２４ＳＡのＬは約３０μｍであり、第１セクション２４ＳＡのＭは約３０μｍである。
一方、パターン形成領域２４ＤのＡ軸方向に沿った長さＬは約３０μｍである。そして、パターン形成領域２４ＤのＢ軸方向に沿った長さＭは約５０μｍである。このように、本実施形態では、第１方向に沿った長さがＬであるとともに、第１方向に直交する第２方向に沿った長さがＭである四角形パターンのセクションは、ＭがＬ以上である大きさの電極パターンとなる。
パターン形成領域２４Ｓ、２４Ｄを形成した後で、パターン形成領域２４Ｓ、２４Ｄのそれぞれに、液滴吐出装置１００を用いて導電性材料層を設ける。
具体的には、まず、Ａ軸方向がＸ軸方向に一致し、Ｂ軸方向がＹ軸方向に一致するように、基体１０をステージ１０６上で位置決めする。そうすると、液滴吐出装置１００は、基体１０に対するノズル１１８の相対位置を２次元的（Ｘ軸方向およびＹ軸方向）に変化させる。そして、図８（ａ）に示すように、ノズル１１８が１つの第１セクション２４ＳＡに対応する位置に達する毎に、ノズル１１８から導電性材料８Ａの液滴Ｄを吐出する。この結果、図８（ｂ）に示すように、１つの第１セクション２４ＳＡに導電性材料８Ａの複数の液滴Ｄが着弾して濡れ広がる。そして、図８（ｃ）に示すように、１つの第１セクション２４ＳＡに着弾した複数の液滴Ｄが濡れ広がることで、１つの第１セクション２４ＳＡだけでなく、第２セクション２４ＳＢも覆う導電性材料層８Ｂが形成される。
同様に、ノズル１１８が１つのパターン形成領域２４Ｄに対応する位置に達する毎に、ノズル１１８から導電性材料８Ａの液滴Ｄを吐出する。この結果、１つのパターン形成領域２４Ｄに導電性材料８Ａの複数の液滴Ｄが着弾して濡れ広がる。そして、１つのパターン形成領域２４Ｄに着弾した複数の液滴Ｄが濡れ広がることで、１つのパターン形成領域２４Ｄを覆う導電性材料層８Ｂが形成される。
ここで、ノズル１１８から吐出される液滴Ｄの直径をφと表記する。本実施形態では、液滴Ｄの直径φは、Ｍ以下であるとともにＬ以下である。具体的には、本実施形態の液滴Ｄの直径φは約２０μｍである。なお、特に断らない限り、液滴Ｄの直径とは、Ｘ軸方向およびＹ軸方向の双方に平行な平面（ＸＹ平面とする）へ投影された液滴Ｄの像の直径を意味する。
本実施形態では、図７および図８（ｂ）に示すように、液滴吐出装置１００は、バンクパターン４６から、直径φの少なくとも１／２倍の距離ｄの位置に、液滴Ｄのほぼ中心が当たるように、液滴Ｄを吐出する。そうすれば、液滴Ｄは、バンクパターン４６に触れることなく、パターン形成領域２４Ｓ、２４Ｄに着弾できる。つまり、このように液滴Ｄを吐出すれば、バンクパターン４６に液滴Ｄの残渣が生じない。この結果、例えば、パターン形成領域２４Ｓとパターン形成領域２４Ｄとの間に位置するバンク層４６を越えて液滴Ｄが着弾することがないので、このため、最終的に形成されるソース電極４４Ｓ（第２部分３３Ｂ）と、ドレイン電極４４Ｄとの間で、電気的短絡が生じない。なお、「液滴Ｄの中心」とは、上記ＸＹ平面に投影された液滴Ｄの像の中心を意味する。
さらに、本実施形態では、パターン形成領域２４Ｓを覆う導電性材料層８Ｂを形成する場合に、パターン形成領域２４Ｓのうち第１セクション２４ＳＡにのみに向けて、液滴Ｄを吐出する。つまり、パターン形成領域２４Ｓのうち第２セクション２４ＳＢにノズル１１８が達しても、ノズル１１８からなんら液滴Ｄは吐出されない。第２セクション２４ＳＢに液滴Ｄが着弾しなくても、第１セクション２４ＳＡに着弾した液滴Ｄが、自己流動によって第２セクション２４ＳＢへ流れこむ（濡れ広がる）からである。なお、液滴Ｄの自己流動は、毛細管現象によって生じる。
また、上述のように、本実施形態では、１つの第１セクション２４ＳＡに複数の液滴Ｄを吐出する。そうすることで、１つの第１セクション２４ＳＡと、その両端の２つの第２セクション２４ＳＢと、を覆うのに十分な体積の導電性材料８Ａを、第１セクション２４ＳＡに供給することができる。１つの第１セクション２４ＳＡに着弾させる液滴Ｄの数は、隣接する第２セクション２４ＳＢの大きさに応じて変えればよい。
本実施形態によれば、第２セクション２４ＳＢに液滴Ｄを吐出しなくてもよいので、第２セクション２４ＳＢの幅を、液滴Ｄの直径よりも狭く設計することができる。この結果、得られる第１部分３３Ａ（図１）の幅が狭くなるので、画素領域の開口面積（表示に寄与する面積）が大きくなる。
次に、図８（ｄ）に示すように、クリーンオーブン１５０を用いて導電性材料層８Ｂを活性化して、導電層を得る。具体的には、この活性化によって、第１部分３３Ａと、第２部分３３Ｂと、ドレイン電極４４Ｄと、を得る。ここで、第２部分３３Ｂの一端は接合層３７Ｓ上に位置し、他端は第１部分３３Ａに接している。また、ドレイン電極４４Ｄは、接合層３７Ｄ上に位置している。しかも、第２部分３３Ｂ（ソース電極４４Ｓ）と、ドレイン電極４４Ｄとは、バンクパターン４６によって、分離されている。
本実施形態では、ゲート電極４４Ｇと、半導体層３５と、ゲート電極４４Ｇと半導体層３５との間に位置するゲート絶縁膜４２と、接合層３７Ｓと、接合層３７Ｓを介して半導体層３５に接続されたソース電極４４Ｓと、接合層３７Ｄと、接合層３７Ｄを介して半導体層３５に接続されたドレイン電極４４Ｄと、を含んだ部分が、ＴＦＴ素子４４である。なお、ソース電極４４Ｓは、図１の第２部分３３Ｂである。
次に、第１部分３３Ａ・第２部分３３Ｂを覆う第２絶縁層４５Ａと、ドレイン電極４４Ｄを覆う第２絶縁層４５Ｂと、をフォトリソグラフィー法で形成する。この際、開口部ＡＰ１、ＡＰ２内における段差が吸収されるように、第２絶縁層４５Ａ、４５Ｂを形成する。そうすれば、第２絶縁層４５Ａ、４５Ｂの表面と、バンクパターン４６の表面との間には、段差が生じない。さらに、第２絶縁層４５Ｂを形成する際に、第２絶縁層４５Ｂを貫通してドレイン電極４４Ｄに達するコンタクトホール４５Ｃも同時に形成する。なお、コンタクトホール４５Ｃは、ドレイン電極４４Ｄ側の開口の径が他方の開口の径よりも小さい形状を有している。つまり、コンタクトホール４５Ｃはテーパ形状を有している。
第２絶縁層４５Ａ、４５Ｂを形成した後で、スパッタ法および公知のパターニング技術を用いて、第２絶縁層４５Ａ、４５Ｂ上と、バンクパターン４６上とに、ＩＴＯ膜を形成してパターニングする。そうすると、第２絶縁層４５Ａ、４５Ｂと、バンクパターン４６と、を覆う画素電極３６を得る。このとき同時に、画素電極３６と、ドレイン電極４４Ｄとが、コンタクトホール４５Ｃを介して電気的に接続されるようになる。
そして、画素電極３６と、バンクパターン４６と、第２絶縁層４５Ａ、４５Ｂと、を覆うようにポリイミド樹脂を塗布して硬化することで、ポリイミド樹脂層を形成する。そして、得られたポリイミド樹脂層の表面を所定の方向にラビングすることで、配向膜４１Ｐを得る。以上の工程によって、図９に示すような素子側基板１０Ｂを得る。
そして、素子側基板１０Ｂと、図示しない対向基板とを、図示しないスペーサを介して貼り合わせる。そして、スペーサによって確保された素子側基板１０Ｂと対向基板（不図示）との間に液晶材料を導入して密閉することで、液晶表示装置を得る。
（Ｅ．電子機器）
本発明の電子機器の具体例を説明する。図１０（ａ）に示す携帯電話６００は、本実施形態の製造方法によって製造された液晶表示装置６０１を備えている。図１０（ｂ）に示す携帯型情報処理装置７００は、キーボード７０１と、情報処理本体７０３と、本実施形態の製造方法によって製造された液晶表示装置７０２と、を備えている。このような携帯型情報処理装置７００のより具体的な例は、ワープロ、パソコンである。図１０（ｃ）に示す腕時計型電子機器８００は、本実施形態の製造方法によって製造された液晶表示装置８０１を備えている。このように、図１０（ａ）〜（ｃ）に示す電子機器は、本実施形態の製造方法によって製造された液晶表示装置を備えているので、ＴＦＴ特性が良好であり、このため表示が良好な液晶表示装置を有する電子機器が得られる。
本実施形態の製造方法は、液晶表示装置におけるＴＦＴ用ソース電極・ドレイン電極の製造に適用される。しかしながら、本実施形態の製造方法は、有機エレクトロルミネッセンス表示装置における配線の製造など、他の表示装置における配線パターンの製造に適用されてもよい。さらに、本実施形態の製造方法は、プラズマ表示装置におけるアドレス電極や、ＳＥＤ(Surface-Conduction Electron-Emitter Display）またはＦＥＤ（Field Emission Display)における金属配線の製造に適用されてもよい。
（変形例１）
上記実施形態によれば、導電性材料８Ａは、銀のナノ粒子を含んでいる。しかしながら、銀粒子に代えて、例えば、金、銅、アルミニウム、パラジウム、及びニッケルのうちの少なくともいずれか１つを含有するナノ粒子であってもよいし、これらの酸化物、並びに導電性ポリマーや超電導体のナノ粒子であってもよい。さらに、これらのナノ粒子は分散性を向上させるために表面に有機物などでコーティングされてもよい。
（変形例２）
上記実施形態によれば、基板１０Ａはガラス基板である。しかしながら、基板１０Ａは、ガラス基板に代えて、光透過性を有するプラスチック基板であってもよい。さらに、基板１０Ａが光透過性を有さなくても、上記配線パターン形成方法が適用されうる。例えば、基板１０Ａは、シリコン基板であってもよいし、ポリイミドからなるフレキシブル基板であってもよい。
（変形例３）
上記実施形態では、インクジェット法を利用して、銀からなる一層構造を有したソース電極４４Ｓおよびドレイン電極４４Ｄを形成する。しかしながら、このような構造に代えて、ソース電極４４Ｓおよびドレイン電極４４Ｄの少なくとも一つが異種の導電性材料からなる多層構造を有するように、上記製造方法を改変してもよい。
たとえば、ソース電極４４Ｓおよびドレイン電極４４Ｄの少なくとも一つが、銀からなる下地層と、下地層上に位置するキャップメタル層とからなる多層構造を有していてもよい。キャップメタル層は、例えば、ニッケルからなり、ソース電極４４Ｓ、ドレイン電極４４Ｄと他の配線との接合を容易にする。そして、このような多層構造を形成する場合には、それぞれの層を形成する際に、対応する液状の導電性材料を用いて、上記実施形態で説明した吐出走査をそれぞれ行えばよい。
（変形例４）
上記実施形態のバンクパターン４６はフッ素化ポリイミドからなる。ただし、フッ素化ポリイミドに代えて、バンクパターン４６は、フッ素系ポリマーがブレンドされたアクリル系化学増幅型感光性レジストから形成されてもよい。
本実施形態の配線パターン形成方法によって形成されるソース配線およびドレイン電極を示す模式図。 本実施形態のデバイス製造装置を示す模式図。 本実施形態の液滴吐出装置を示す模式図。 （ａ）および（ｂ）は本実施形態の液滴吐出装置におけるヘッドを示す模式図。 本実施形態の液滴吐出装置における制御装置の機能ブロック図。 （ａ）〜（ｃ）は図７のＵ’−Ｕ断面に対応する図であり、本実施形態のＴＦＴ素子の製造工程を示す図である。 本実施形態の２次元的形状が縁取られたパターン形成領域を示す模式図。 （ａ）〜（ｄ）は、図７のＵ’−Ｕ断面に対応する図であり、本実施形態の配線パターン形成方法を示す図である。 本実施形態の配線パターン形成方法によって形成されたＴＦＴ素子と、ＴＦＴ素子が形成された素子側基板と、を示す模式図。 （ａ）〜（ｃ）は、本実施形態の電子機器を示す模式図。
符号の説明
ＡＰ１、ＡＰ２…開口部、Ｓ…表面、１…デバイス製造装置、８Ａ…導電性材料、８Ｂ…導電性材料層、１０…基体、１０Ａ…基板、１０Ｂ…素子側基板、１２…ＨＭＤＳ層、１８…バンクパターン、２４ＳＡ…第１セクション、２４Ｄ…パターン形成領域、２４Ｓ…パターン形成領域、３３…ソース配線、３３Ａ…第１部分、３３Ｂ…第２部分、３４…ゲート配線、３５…半導体層、３６…画素電極、３７Ｄ…接合層、３７Ｓ…接合層、４１Ｐ…配向膜、４２…ゲート絶縁膜、４４…ＴＦＴ素子、４４Ｄ…ドレイン電極、４４Ｇ…ゲート電極、４４Ｓ…ソース電極、４５…層間絶縁層、４５Ａ…第２絶縁層、４５Ｂ…第２絶縁層、４５Ｃ…コンタクトホール、４６…バンクパターン、１００…液滴吐出装置、１１４…ヘッド、１１８…ノズル。

Claims (6)

  1. 液滴吐出装置を用いて液状の導電性材料の液滴を吐出して、基体上でバンクパターンによって縁取られ、第１方向の長さがＬであるとともに前記第１方向に直交する第２方向の長さがＭであるセクションを有するパターン形成領域に導電性材料層を設ける配線パターン形成方法であって、
    前記Ｌ以下であるとともに前記Ｍ以下である直径の前記液滴を前記セクションへ吐出して、前記セクションを覆う前記導電性材料層を形成するステップ（Ａ）を有し、
    前記ステップ（Ａ）は、前記バンクパターンから少なくとも前記直径の１／２倍離れた位置に前記液滴の中心が当たるように、前記液滴を吐出するステップ（ａ１）を含んでいる、
    配線パターン形成方法。
  2. 請求項１記載の配線パターン形成方法であって、
    前記ステップ（Ａ）は、前記パターン形成領域のうち前記セクションへのみ前記液滴を吐出して、前記液滴の自己流動によって前記パターン形成領域に前記導電性材料層を形成するステップ（ａ２）を含む、
    配線パターン形成方法。
  3. 液滴吐出装置を用いて異種の導電性材料の液滴を吐出して、基体上でバンクパターンによって縁取られ、第１方向の長さがＬであるとともに前記第２方向の長さがＭであるセクションを有するパターン形成領域に異種の導電層を積層する配線パターン形成方法であって、
    前記Ｌ以下であるとともに前記Ｍ以下である直径を有した第１の導電性材料の液滴を前記セクションへ吐出して第１の導電性材料層を形成する第１のステップと、
    前記第１の導電性材料層を焼成して第１の導電層を形成する第２のステップと、
    前記直径を有した第２の導電性材料の液滴を前記セクションへ吐出して、前記第１の導電層上に第２の導電性材料層を形成する第３のステップと、
    前記第２の導電性材料層を焼成して第２の導電層を形成する第４のステップと、
    を含み、
    前記第１のステップおよび前記第３のステップの少なくとも一方は、前記バンクパターンから少なくとも前記直径の１／２倍離れた位置に前記液滴の中心が当たるように、前記液滴を吐出するステップである、
    配線パターン形成方法。
  4. 請求項３記載の配線パターン形成方法であって、
    前記第１のステップおよび前記第３のステップの少なくとも一方は、前記パターン形成領域のうち前記セクションにのみ前記液滴を吐出して、前記液滴の自己流動によって前記パターン形成領域に前記導電性材料層を形成するステップである、
    配線パターン形成方法。
  5. 請求項１から４のいずれか一つに記載の配線パターン形成方法を包含したＴＦＴ用ソース電極の形成方法であって、
    前記パターン領域はソース配線が形成される領域であり、
    前記セクションは、前記ソース配線におけるソース電極が形成される領域である、
    ＴＦＴ用ソース電極の形成方法。
  6. 請求項１から４のいずれか一つに記載の配線パターン形成方法を包含したＴＦＴ用ドレイン電極の形成方法であって、
    前記領域はドレイン配線が形成される領域であり、
    前記セクションはドレイン電極が形成される領域である、
    ＴＦＴ用ドレイン電極の形成方法。
JP2004260549A 2004-09-08 2004-09-08 配線パターン形成方法、ｔｆｔ用ソース電極およびドレイン電極の形成方法 Pending JP2006080179A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004260549A JP2006080179A (ja) 2004-09-08 2004-09-08 配線パターン形成方法、ｔｆｔ用ソース電極およびドレイン電極の形成方法
KR1020050069244A KR100715297B1 (ko) 2004-09-08 2005-07-29 배선 패턴 형성 방법, ｔｆｔ용 소스 전극 및 드레인전극의 형성 방법
TW094127048A TWI266696B (en) 2004-09-08 2005-08-09 Method of forming wiring pattern, and method of forming source electrode and drain electrode for TFT
US11/207,889 US20060051500A1 (en) 2004-09-08 2005-08-22 Method of forming wiring pattern, and method of forming source electrode and drain electrode for TFT
CNA2005100921680A CN1747625A (zh) 2004-09-08 2005-08-22 配线图案形成方法、tft用源电极和漏电极的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004260549A JP2006080179A (ja) 2004-09-08 2004-09-08 配線パターン形成方法、ｔｆｔ用ソース電極およびドレイン電極の形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006051978A Division JP2006148170A (ja) 2006-02-28 2006-02-28 配線パターン形成方法および配線パターン

Publications (1)

Publication Number Publication Date
JP2006080179A true JP2006080179A (ja) 2006-03-23

Family

ID=35996574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004260549A Pending JP2006080179A (ja) 2004-09-08 2004-09-08 配線パターン形成方法、ｔｆｔ用ソース電極およびドレイン電極の形成方法

Country Status (5)

Country Link
US (1) US20060051500A1 (ja)
JP (1) JP2006080179A (ja)
KR (1) KR100715297B1 (ja)
CN (1) CN1747625A (ja)
TW (1) TWI266696B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2449885A (en) * 2007-06-06 2008-12-10 Avx Ltd Method for forming conductive material layers in electronic components

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07195285A (ja) * 1993-12-29 1995-08-01 Bridgestone Corp ロボット制御装置
CA2395004C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing
JP4042497B2 (ja) * 2002-04-15 2008-02-06 セイコーエプソン株式会社 導電膜パターンの形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
JP2004160128A (ja) * 2002-11-11 2004-06-10 Sega Corp 電動マッサージ機の非常停止及び初期状態復帰方法
JP2005012173A (ja) * 2003-05-28 2005-01-13 Seiko Epson Corp 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器

Also Published As

Publication number Publication date
KR100715297B1 (ko) 2007-05-08
CN1747625A (zh) 2006-03-15
TWI266696B (en) 2006-11-21
US20060051500A1 (en) 2006-03-09
TW200609119A (en) 2006-03-16
KR20060048905A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4059260B2 (ja) 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
JP4677937B2 (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP4096962B2 (ja) 多層構造形成方法、配線基板および電子機器の製造方法
JP4100385B2 (ja) 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法
US20060292769A1 (en) Multilayered structure forming method
US7678411B2 (en) Method of forming wiring pattern and method of forming gate electrode for TFT
JP2007286469A (ja) 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器
JP4207860B2 (ja) 層形成方法、配線基板、電気光学装置、および電子機器
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR100662834B1 (ko) 층 형성 방법 및 배선 기판
US20060127564A1 (en) Electric wire formation method, wiring substrate manufacturing method, electrooptical element manufacturing method, electronic apparatus manufacturing method, wiring substrate, electrooptical element, and electronic apparatus
JP4506809B2 (ja) 多層構造形成方法、配線基板および電子機器の製造方法
JP2007083227A (ja) 層形成方法、アクティブマトリクス基板の製造方法、および多層配線基板の製造方法
JP4670596B2 (ja) 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
KR100715297B1 (ko) 배선 패턴 형성 방법, ｔｆｔ용 소스 전극 및 드레인전극의 형성 방법
JP2006148170A (ja) 配線パターン形成方法および配線パターン
JP2006114930A (ja) パターン形成方法
JP4193758B2 (ja) 層形成装置
JP2007139953A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2006065019A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JP2007103760A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20051214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718