JP2006148170A - 配線パターン形成方法および配線パターン - Google Patents
配線パターン形成方法および配線パターン Download PDFInfo
- Publication number
- JP2006148170A JP2006148170A JP2006051978A JP2006051978A JP2006148170A JP 2006148170 A JP2006148170 A JP 2006148170A JP 2006051978 A JP2006051978 A JP 2006051978A JP 2006051978 A JP2006051978 A JP 2006051978A JP 2006148170 A JP2006148170 A JP 2006148170A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- droplet
- hexamethylsilazane
- forming
- axis direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】基板10Aの表面Sにヘキサメチルシラザンを基板10Aの表面Sに塗布し、HMDS層12を形成するヘキサメチルシラザン層形成工程と、HMDS層12上に、有機感光性材料層を形成する有機感光性材料層形成工程と、前記有機感光性材料層をパターニングしてバンクパターン18を形成する工程と、バンクパターン18によって縁取られた領域に、インクジェット法を用いて、導電性材料を付与する導電性材料付与工程と、を含んでいる。
【選択図】図6
Description
ソース配線33を形成するために用いられる導電性材料を説明する。ここで、導電性材料は「液状の材料」の一種であるとともに、「配線パターン形成用インク」とも呼ばれる。導電性材料は、分散剤と、分散剤によって分散された導電性微粒子と、を含む。本実施形態の導電性微粒子は、平均粒径が約10nmの銀粒子である。なお、平均粒径が1nm程度から数100nmまでの粒子は、「ナノ粒子」とも表記される。この表記によれば、本実施形態の導電性材料は、銀のナノ粒子を含んでいる。
本実施形態のデバイス製造装置を説明する。図2に示すデバイス製造装置1は、液晶表示装置の製造装置の一部である。そして、デバイス製造装置1は、液滴吐出装置100と、クリーンオーブン150と、搬送装置170と、を含んでいる。液滴吐出装置100は、基体10(図3)に導電性材料の液滴を吐出して、基体10に導電性材料層を設ける装置である。一方、クリーンオーブン150は、液滴吐出装置100によって設けられた導電性材料層を活性化して、導電層を形成する装置である。
次に、ヘッド114を詳細に説明する。図4(a)に示すように、ヘッド114は、複数のノズル118を有するインクジェットヘッドである。そして、ヘッド114は吐出ヘッド部103においてキャリッジ103Aによって固定されている。図4(b)に示すように、ヘッド114は、振動板126と、ノズル118の開口を規定するノズルプレート128と、を備えている。そして、振動板126と、ノズルプレート128と、の間には、液たまり129が位置しており、この液たまり129には、図示しない外部タンクから孔131を介して供給される導電性材料8Aが常に充填される。
次に、制御装置112の構成を説明する。図5に示すように、制御装置112は、入力バッファメモリ200と、記憶装置202と、処理部204と、走査駆動部206と、ヘッド駆動部208と、を備えている。入力バッファメモリ200と処理部204とは相互に通信可能に接続されている。処理部204と、記憶装置202と、走査駆動部206と、ヘッド駆動部208とは、図示しないバスによって相互に通信可能に接続されている。
デバイス製造装置1を用いた液晶表示装置の製造方法を説明する。
本発明の電子機器の具体例を説明する。図10(a)に示す携帯電話600は、本実施形態の製造方法によって製造された液晶表示装置601を備えている。図10(b)に示す携帯型情報処理装置700は、キーボード701と、情報処理本体703と、本実施形態の製造方法によって製造された液晶表示装置702と、を備えている。このような携帯型情報処理装置700のより具体的な例は、ワープロ、パソコンである。図10(c)に示す腕時計型電子機器800は、本実施形態の製造方法によって製造された液晶表示装置801を備えている。このように、図10(a)〜(c)に示す電子機器は、本実施形態の製造方法によって製造された液晶表示装置を備えているので、TFT特性が良好であり、このため表示が良好な液晶表示装置を有する電子機器が得られる。
上記実施形態によれば、導電性材料8Aは、銀のナノ粒子を含んでいる。しかしながら、銀粒子に代えて、例えば、金、銅、アルミニウム、パラジウム、及びニッケルのうちの少なくともいずれか1つを含有するナノ粒子であってもよいし、これらの酸化物、並びに導電性ポリマーや超電導体のナノ粒子であってもよい。さらに、これらのナノ粒子は分散性を向上させるために表面に有機物などでコーティングされてもよい。
上記実施形態によれば、基板10Aはガラス基板である。しかしながら、基板10Aは、ガラス基板に代えて、光透過性を有するプラスチック基板であってもよい。さらに、基板10Aが光透過性を有さなくても、上記配線パターン形成方法が適用されうる。例えば、基板10Aは、シリコン基板であってもよいし、ポリイミドからなるフレキシブル基板であってもよい。
上記実施形態では、インクジェット法を利用して、銀からなる一層構造を有したソース電極44Sおよびドレイン電極44Dを形成する。しかしながら、このような構造に代えて、ソース電極44Sおよびドレイン電極44Dの少なくとも一つが異種の導電性材料からなる多層構造を有するように、上記製造方法を改変してもよい。
上記実施形態のバンクパターン46はフッ素化ポリイミドからなる。ただし、フッ素化ポリイミドに代えて、バンクパターン46は、フッ素系ポリマーがブレンドされたアクリル系化学増幅型感光性レジストから形成されてもよい。
Claims (4)
- 基板の表面にヘキサメチルシラザンを前記基板の表面に塗布し、ヘキサメチルシラザン層を形成するヘキサメチルシラザン層形成工程と、
前記ヘキサメチルシラザン層上に、有機感光性材料層を形成する有機感光性材料層形成工程と、
前記有機感光性材料層をパターニングする工程と、
パターニングされた前記有機感光性材料層によって縁取られた領域に、インクジェット法を用いて、導電性材料を付与する導電性材料付与工程と、を含んでいる、配線パターン形成方法。 - 請求項1に記載の配線パターン形成方法において、
前記ヘキサメチルシラザン層は蒸気状のヘキサメチルシラザンを塗布することによって形成する、配線パターン形成方法。 - 基板と、
前記基板の表面に形成されたヘキサメチルシラザン層と、
前記ヘキサメチルシラザン層上に形成された有機感光性材料層と、
を有し、
前記有機感光性材料層によって縁取られた領域に配線が形成されてなることを特徴とする配線パターン。 - 請求項3に記載の配線パターンにおいて、
前記配線の厚さは、前記有機感光性材料層の厚さと前記ヘキサメチルシラザン層の厚さとを合わせた厚さに略等しいことを特徴とする配線パターン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051978A JP2006148170A (ja) | 2006-02-28 | 2006-02-28 | 配線パターン形成方法および配線パターン |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006051978A JP2006148170A (ja) | 2006-02-28 | 2006-02-28 | 配線パターン形成方法および配線パターン |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004260549A Division JP2006080179A (ja) | 2004-09-08 | 2004-09-08 | 配線パターン形成方法、tft用ソース電極およびドレイン電極の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006148170A true JP2006148170A (ja) | 2006-06-08 |
Family
ID=36627394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006051978A Withdrawn JP2006148170A (ja) | 2006-02-28 | 2006-02-28 | 配線パターン形成方法および配線パターン |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006148170A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10268353A (ja) * | 1997-03-27 | 1998-10-09 | Advanced Display:Kk | 電気光学素子の製法 |
JP2003066864A (ja) * | 2001-08-24 | 2003-03-05 | Sharp Corp | 埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法 |
JP2003248240A (ja) * | 2002-12-16 | 2003-09-05 | Sharp Corp | アクティブマトリクス基板 |
JP2003317945A (ja) * | 2002-04-19 | 2003-11-07 | Seiko Epson Corp | デバイスの製造方法、デバイス、及び電子機器 |
JP2004241758A (ja) * | 2003-01-17 | 2004-08-26 | Advanced Lcd Technologies Development Center Co Ltd | 配線金属層の形成方法および配線金属層 |
-
2006
- 2006-02-28 JP JP2006051978A patent/JP2006148170A/ja not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10268353A (ja) * | 1997-03-27 | 1998-10-09 | Advanced Display:Kk | 電気光学素子の製法 |
JP2003066864A (ja) * | 2001-08-24 | 2003-03-05 | Sharp Corp | 埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法 |
JP2003317945A (ja) * | 2002-04-19 | 2003-11-07 | Seiko Epson Corp | デバイスの製造方法、デバイス、及び電子機器 |
JP2003248240A (ja) * | 2002-12-16 | 2003-09-05 | Sharp Corp | アクティブマトリクス基板 |
JP2004241758A (ja) * | 2003-01-17 | 2004-08-26 | Advanced Lcd Technologies Development Center Co Ltd | 配線金属層の形成方法および配線金属層 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4059260B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
JP3788467B2 (ja) | パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 | |
JP4677937B2 (ja) | 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法 | |
JP4096962B2 (ja) | 多層構造形成方法、配線基板および電子機器の製造方法 | |
JP4100385B2 (ja) | 多層構造形成方法、配線基板の製造方法、および電子機器の製造方法 | |
JP4222390B2 (ja) | パターンの形成方法、及び液晶表示装置の製造方法 | |
US7678411B2 (en) | Method of forming wiring pattern and method of forming gate electrode for TFT | |
US20060292769A1 (en) | Multilayered structure forming method | |
JP4207860B2 (ja) | 層形成方法、配線基板、電気光学装置、および電子機器 | |
KR100782493B1 (ko) | 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법 | |
KR100662834B1 (ko) | 층 형성 방법 및 배선 기판 | |
US20060127564A1 (en) | Electric wire formation method, wiring substrate manufacturing method, electrooptical element manufacturing method, electronic apparatus manufacturing method, wiring substrate, electrooptical element, and electronic apparatus | |
JP4506809B2 (ja) | 多層構造形成方法、配線基板および電子機器の製造方法 | |
JP2007083227A (ja) | 層形成方法、アクティブマトリクス基板の製造方法、および多層配線基板の製造方法 | |
JP4670596B2 (ja) | 膜パターン形成方法、デバイス、電気光学装置、及び電子機器 | |
KR100715297B1 (ko) | 배선 패턴 형성 방법, tft용 소스 전극 및 드레인전극의 형성 방법 | |
JP2006148170A (ja) | 配線パターン形成方法および配線パターン | |
JP4193758B2 (ja) | 層形成装置 | |
JP2006065019A (ja) | アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器 | |
JP2007288203A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20060301 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101118 |
|
A521 | Written amendment |
Effective date: 20110117 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110117 |