KR20060089660A - 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기 - Google Patents

막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기 Download PDF

Info

Publication number
KR20060089660A
KR20060089660A KR1020060010430A KR20060010430A KR20060089660A KR 20060089660 A KR20060089660 A KR 20060089660A KR 1020060010430 A KR1020060010430 A KR 1020060010430A KR 20060010430 A KR20060010430 A KR 20060010430A KR 20060089660 A KR20060089660 A KR 20060089660A
Authority
KR
South Korea
Prior art keywords
bank
substrate
forming
liquid
film pattern
Prior art date
Application number
KR1020060010430A
Other languages
English (en)
Inventor
가츠유키 모리야
도시미츠 히라이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060089660A publication Critical patent/KR20060089660A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0568Resist used for applying paste, ink or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 목적은 미세화나 세선화가 도모된 막 패턴을, 양호한 정밀도로 안정하게 형성할 수 있는 박막 패턴의 형성 방법을 제공하는 것이다.
기판 P 상에 뱅크 B를 형성하는 공정과, 뱅크 B에 의해 구획된 영역에 기능액 L을 배치하는 공정과, 기판 P 상에 배치된 기능액 L을 건조시켜 막 패턴 F를 형성하는 공정을 갖는다. 뱅크 B의 형성 재료는 폴리실라잔을 주성분으로 하는 감광성의 뱅크 형성 재료를 소결한 무기질의 재료로 이루어진다.

Description

막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학 장치, 및 전자기기{METHOD FOR FORMING FILM PATTERN, DEVICE AND METHOD FOR MANUFACTURING THE SAME, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 본 발명의 막 패턴의 형성 방법을 개념적으로 도시하는 도면,
도 2는 액적(液滴) 토출 장치의 개략 사시도,
도 3은 피에조 방식에 의한 액체 형상체의 토출 원리를 설명하기 위한 도면,
도 4는 실시예 1에 따른 막 패턴의 형성 방법을 설명하는 공정 흐름도,
도 5는 막 패턴의 형성 순서를 나타내는 공정도,
도 6은 도 5에 연속하는 공정도,
도 7은 도 6에 연속하는 공정도,
도 8은 실시예 3에 따른 막 패턴의 형성 순서를 나타내는 공정도,
도 9는 도 8에 연속하는 공정도,
도 10은 실시예 3에 따른 막 패턴의 형성 방법을 설명하는 공정 흐름도,
도 11은 막 패턴의 형성 순서를 나타내는 공정도,
도 12는 도 11에 연속하는 공정도,
도 13은 실시예 4에 따른 막 패턴의 형성 방법을 설명하는 공정도,
도 14는 실시예 5에 따른 막 패턴의 형성 방법을 설명하는 공정도,
도 15는 실시예 5에 따른 막 패턴의 형성 방법의 다른 형태를 도시하는 도면,
도 16은 실시예 5에 따른 막 패턴의 형성 방법의 다른 형태를 도시하는 도면,
도 17은 실시예 5에 따른 막 패턴의 형성 방법의 다른 형태를 도시하는 도면,
도 18은 박막 트랜지스터를 갖는 기판의 일례를 나타내는 모식도,
도 19는 박막 트랜지스터를 제조하는 공정을 설명하기 위한 도면,
도 20은 액정 표시 장치를 대향 기판측에서 본 평면도,
도 21은 도 20의 H-H'선에 따른 단면도,
도 22는 액정 표시 장치의 등가 회로도,
도 23은 상기 액정 표시 장치의 부분 확대 단면도,
도 24는 유기 EL 장치의 부분 확대 단면도,
도 25는 액정 표시 장치의 다른 형태를 도시하는 도면,
도 26은 본 발명의 전자기기의 구체예를 나타내는 도면,
도 27은 비접촉형 카드 매체의 분해 사시도,
도 28은 변형예 13에 따른 막 패턴의 형성 방법을 설명하는 공정 흐름도.
도면의 주요 부분에 대한 부호의 설명
A : 선 형상 영역 As : 광폭(廣幅)부
B : 뱅크 F : 막 패턴(도전성막)
L : 기능액 P : 기판
30 : TFT(스위칭 소자) 31 : 박막
34 : 홈(뱅크에 의해 구획된 영역)
100 : 액정 표시 장치(전기 광학 장치)
400 : 비접촉형 카드 매체(전자기기)
본 발명은 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학 장치, 및 전자기기에 관한 것이다.
전자 회로나 집적 회로 등의 배선을 갖는 장치의 제조에는 예컨대 포토리소그래피법이 이용되고 있다. 이 포토리소그래피법은 미리 도전막을 도포한 기판 상에 레지스트라고 불리는 감광성 재료를 도포하고, 회로 패턴을 조사하여 현상해서 레지스트 패턴에 따라 도전막을 에칭함으로써 박막의 배선 패턴을 형성하는 것이다. 이 포토리소그래피법은 진공 장치 등이 대규모의 설비나 복잡한 공정을 필요로 하고, 또한 재료 사용 효율도 수% 정도로 그 대부분을 폐기시키지 않아, 제조 비용이 높다.
이에 반하여, 액적(液滴) 토출 헤드로부터 액체 재료를 액적 형상으로 토출 하는 액적 토출법, 소위 잉크젯법을 이용하여 기판 상에 배선 패턴을 형성하는 방법이 제안되어 있다(예컨대, 특허 문헌 1 참조). 이 방법에서는, 금속 미립자 등의 도전성 미립자를 분산한 기능액인 배선 패턴 형성용 잉크를 기판에 직접 패턴 도포하고, 그 후 열 처리나 레이저 조사를 실행하여 박막의 도전막 패턴으로 변환한다. 이 방법에 따르면, 포토리소그래피가 불필요하게 되어, 프로세스가 대폭 간단한 것으로 됨과 아울러, 원재료의 사용량도 적어진다고 하는 장점이 있다.
[특허 문헌 1]
일본 특허 공개 제 2002-72502 호 공보
잉크젯법을 이용하여 기판 상에 막 패턴을 형성하는 경우에는, 통상 잉크의 확대를 방지하기 위해서 뱅크라고 불리는 제방 구조를 형성한다. 이 뱅크의 재료로서는, 종래 유기계의 재료(아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라닌 수지 등의 고분자 재료)가 이용되어 왔다. 그러나, 배선 등을 형성하는 경우에는, 잉크젯 프로세스 후에 고온의 소성 공정이 필요해지기 때문에, 유기계 재료로 이루어지는 뱅크에서는 변색이나 막 두께 변화 등의 문제를 발생하는 일이 있었다. 특히, TFT 기판의 제조 공정에 있어서는, 유기 재료의 내열 온도를 초과하는 소성 온도가 필요해지기 때문에, 이러한 문제가 현저하다.
본 발명은 이러한 사정을 감안하여 행해진 것으로서, 미세하고 또한 고성능 인 막 패턴을 안정하게 형성할 수 있는 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학 장치, 및 전자기기를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위해서, 본 발명의 막 패턴의 형성 방법은, 기능액을 기판 상에 배치하는 것에 의해 막 패턴을 형성하는 방법으로서, 상기 기판 상에 뱅크를 형성하는 공정과, 상기 뱅크에 의해 구획된 영역에 상기 기능액을 배치하는 공정과, 상기 기판 상에 배치된 상기 기능액을 건조시키는 공정을 갖되, 상기 뱅크의 형성 재료는 폴리실라잔, 폴리실란, 폴리실록산 중 어느 하나를 함유하는 것을 특징으로 한다.
본 발명의 막 패턴의 형성 방법에서는, 뱅크에 의해 구획된 영역에 기능액이 배치되고, 이 기능액을 건조하는 것에 의해 기판 상에 막 패턴이 형성된다. 이 경우, 뱅크에 의해 막 패턴의 형상이 규정되므로, 예컨대 인접하는 뱅크간의 폭을 좁게 하는 등, 뱅크를 적절히 형성하는 것에 의해 막 패턴의 미세화나 세선화(細線化)를 도모할 수 있다. 또한, 본 방법에 있어서는, 뱅크의 형성 재료가 폴리실라잔, 폴리실란, 폴리실록산 중 어느 하나를 함유하는 무기질의 재료를 포함하므로, 뱅크의 내열성이 높고, 또한 뱅크와 기판간의 열 팽창율의 차이가 작다. 그 때문에, 기능액의 건조 시의 열 등에 의한 뱅크의 열화가 억제되어, 막 패턴이 양호한 형상으로 형성된다. 또한, 뱅크를 형성하기 위해서 소성할 때, 기능액의 건조 후의 막을 소성하는 경우, 후속 공정에서 기판 상의 다른 부분을 소성할 때 등, 기능 액을 건조시키는 온도보다 높은 온도로 기판을 소성하는 공정을 채용한 경우에 있어서도, 마찬가지로 뱅크의 열화가 억제된다. 즉, 본 방법에 따르면, 미세화나 세선화가 도모된 막 패턴을, 양호한 정밀도로 안정하게 형성할 수 있다. 또한, 뱅크의 형성 재료가 폴리실라잔, 폴리실란, 폴리실록산 중 어느 하나를 함유하는 무기질의 재료를 포함하도록 함으로써, 소성 후에 실록산 골격을 가지는 고분자로 구성되는 뱅크로 할 수 있다. 이 실록산 골격을 가지는 고분자는 내열성이 높고, 기판과의 사이의 열망(熱望) 효율의 차이가 작으므로, 소성 후에 실록산 골격을 가지는 고분자로 되는 재료이면, 뱅크의 형성 재료로서 폴리실라잔, 폴리실란, 폴리실록산과 동등한 효과를 얻을 수 있다.
본 발명에 있어서는, 상기 뱅크의 형성 재료는 폴리실라잔, 폴리실란, 폴리실록산 중 어느 하나를 함유하는 감광성의 재료로 이루어지는 것으로 할 수 있다.
감광성 재료를 이용하는 것에 의해, 뱅크의 패터닝을 용이하게 할 수 있다.
본 발명에 있어서는, 상기 기능액을 액적 토출법을 이용하여 상기 영역에 배치하는 것으로 할 수 있다.
이 방법에 따르면, 액적 토출법을 이용하는 것에 의해, 스핀 코트법 등의 다른 도포 기술에 비해서, 액체 재료의 소비에 낭비가 적고, 기판 상에 배치하는 기능액의 양이나 위치의 제어를 실행하기 쉽다.
본 발명에 있어서는, 상기 뱅크의 형성 공정은 상기 기판 상에 상기 뱅크의 형성 재료로 이루어지는 박막을 형성하는 공정과, 상기 박막의 표면에 발액(撥液) 처리를 실시하는 공정과, 상기 박막을 상기 뱅크의 형상으로 패터닝하는 공정을 포 함하는 것으로 할 수 있다.
이 방법에 따르면, 뱅크의 상면(上面)만을 발액화하고, 뱅크의 측면을 발액화하지 않는 상태로 할 수 있다. 따라서, 미세한 패턴을 형성하는 경우에도, 뱅크 내에 기능액이 부드럽게 들어갈 수 있게 되어, 막의 균일성도 향상한다.
본 발명에 있어서는, 상기 뱅크의 형성 공정은 상기 기판 상에 상기 뱅크의 형성 재료로 이루어지는 박막을 형성하는 공정과, 상기 박막에 노광 처리를 실시하는 공정과, 상기 박막의 표면에 발액 처리를 실시하는 공정과, 상기 박막을 상기 뱅크의 형상으로 패터닝하는 공정을 포함하는 것으로 할 수 있다.
이 방법에 따르면, 예컨대, 뱅크의 형성 재료에 감광성의 재료를 이용한 경우에, 뱅크의 형성 재료로 이루어지는 박막을 노광하여 패터닝하므로, 감광성 레지스트의 도포 및 박리하는 공정을 생략할 수 있다. 따라서, 양호한 생산성으로 막 패턴을 제조할 수 있다.
본 발명에 있어서는, 상기 뱅크에 의해 구획된 영역은 부분적으로 폭이 넓게 형성되어 있는 것으로 할 수 있다. 구체적으로는, 상기 영역은 상기 기능액의 비상(飛翔) 직경보다도 큰 폭을 갖는 광폭 영역과 당해 광폭 영역보다도 좁은 폭을 갖는 협폭(狹幅) 영역이 접속되어 배치되는 형상으로 할 수 있다.
이 방법에 따르면, 예컨대 인접하는 뱅크간의 폭(협폭 영역의 폭)을 좁게 하는 등, 뱅크를 적절히 형성하는 것에 의해, 패턴의 미세화나 세선화를 도모할 수 있다. 이 경우, 뱅크의 측면은 기능액에 대하여 습윤성이 좋은 상태인 것이 바람직하지만, 본 방법에 있어서는 뱅크의 측면이 발액화되어 있지 않기 때문에, 뱅크 간의 폭을 좁게 하더라도 기능액은 모관(毛管) 현상 등에 의해 뱅크 내에 부드럽게 들어갈 수 있다.
또한, 본 방법에 있어서는 뱅크에 의해 구획된 영역은 부분적으로 폭이 넓게 형성되어 있기 때문에, 이 폭이 넓게 형성된 부분에 기능액의 일부가 퇴피(退避)하는 것에 의해, 기능액의 배치 시에 있어서의 뱅크로부터의 기능액의 넘침이 방지된다. 그 때문에, 패턴을 소망하는 형상으로 정확히 형성할 수 있다.
본 발명의 장치의 제조 방법은, 기판에 막 패턴이 형성되어 이루어지는 장치의 제조 방법으로서, 상기 막 패턴의 형성 방법에 의해, 상기 기판에 상기 막 패턴을 형성하는 것을 특징으로 한다.
본 발명의 장치 제조 방법에서는, 장치에 형성되는 막 패턴의 미세화나 세선화가 안정하게 도모된다. 그 때문에, 고밀도인 장치를 안정하게 제조할 수 있다.
특히, 상기 막 패턴이 상기 기판 상에 마련된 TFT(막 트랜지스터) 등의 스위칭 소자의 일부를 구성하는 경우에는, 고집적화된 스위칭 소자를 안정적으로 얻을 수 있다.
또한, 상기 막 패턴이 상기 기판 상에 마련된 TFT(막 트랜지스터) 등의 스위칭 소자의 일부인 게이트 전극과, 해당 게이트 전극에 접속되는 게이트 배선의 적어도 한쪽의 적어도 일부를 구성하는 경우에는, 고집적화된 소자의 게이트 전극을 안정적으로 얻을 수 있음과 아울러, 소자와 소자 사이에 신호를 전달하는 게이트 배선을 안정적으로 얻을 수 있다.
본 발명의 장치는 상기 장치 제조 방법을 이용하여 제조되는 것을 특징으로 한다.
또한, 본 발명의 전기 광학 장치는 상기 장치를 구비하는 것을 특징으로 한다. 또한, 본 발명의 전자기기는 상기 전기 광학 장치를 구비하는 것을 특징으로 한다.
이에 따라, 고성능의 장치, 전기 광학 장치, 전자기기를 제공할 수 있다.
또, 전기 광학 장치로서는, 예컨대, 액정 표시 장치, 유기 전계 발광 표시 장치, 플라즈마형 표시 장치 등을 예시할 수 있다.
이하, 본 발명에 대해서 도면을 참조하여 설명한다.
도 1은 본 발명의 막 패턴의 형성 방법을 개념적으로 도시하는 도면이다.
본 발명의 막 패턴의 형성 방법은, 기판 P 상에 뱅크 B를 형성하는 뱅크 형성 공정, 뱅크 B에 의해 구획된 영역에 기능액 L을 배치하는 재료 배치 공정, 및 기판 P 상에 배치된 기능액 L을 건조시키는 건조(소성) 공정을 갖고 있다.
본 발명의 막 패턴의 형성 방법에서는, 뱅크 B에 의해 구획된 영역에 기능액 L이 배치되고, 이 기능액 L이 건조하는 것에 의해 기판 P 상에 막 패턴 F가 형성된다. 이 경우, 뱅크 B에 의해 막 패턴 F의 형상이 규정되므로, 예컨대 인접하는 뱅크 B, B간의 폭을 좁게 하는 등, 뱅크 B를 적절히 형성하는 것에 의해, 막 패턴 F의 미세화나 세선화가 도모된다. 또, 막 패턴 F가 형성된 후, 기판 P로부터 뱅크 B를 제거하더라도 되고, 그대로 기판 P 상에 남기더라도 무방하다.
또한, 본 발명의 막 패턴의 형성 방법에서는, 뱅크 B의 형성 재료로서, 폴리실라잔을 주성분으로 하는 무기질의 재료가 이용된다. 뱅크 B를 형성하는 방법으 로서는, 예컨대, 각종 코트법이나 CVD법(화학적 기상 성장법) 등을 이용하여 기판 P 상에 폴리실라잔을 주성분으로 하는 무기질의 재료로 이루어지는 층을 형성한 후, 에칭이나 애싱 등에 의해 패터닝하여 소정의 형상의 뱅크 B를 얻을 수 있다. 또한, 다른 방법으로서, 각종 코트법을 이용하여 기판 P 상에 폴리실라잔을 주성분으로 하는 감광성의 뱅크 형성 재료를 성막하고, 노광 처리 및 현상 처리에 의해 뱅크 형상으로 패터닝한 후, 이것을 소성할 수도 있다. 이 경우, 뱅크 재료로서는, 폴리실라잔과 광산(光酸) 발생제를 포함하는 감광성 폴리실라잔 조성물과 같은 포지티브형으로서 기능하는 재료를 적합하게 이용할 수 있다.
또한, 상기 기재의 무기질의 재료는 뱅크 B를 형성하는 소성 전의 출발 재료로서 이용되고, 분산액의 고형분의 성분은 폴리실라잔, 폴리실란, 폴리실록산 중 어느 하나를 선택할 수 있다.
기판 P로서는 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등 각종의 것을 들 수 있다. 또한, 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 유전체막, 유기막 등이 하지층(下地層)으로서 형성된 것도 포함한다.
본 발명의 막 패턴의 형성 방법에서는, 뱅크 B의 형성 재료가 무기질의 재료를 포함하는 것에 의해, 뱅크 B의 내열성이 높아지고, 또한 뱅크 B와 기판 P간의 열 팽창율의 차이가 작아진다. 그 때문에, 기능액의 건조 시나 소성 시의 열 등에 의한 뱅크 B의 열화가 억제되어, 막 패턴 F가 양호한 형상으로 형성된다.
예컨대, 뱅크 B 및 기능액 위에 저융점 유리 등을 미리 도포하는 등하여, 기능액 L을 소성할 때, 소성 온도가 300℃ 이상의 고온으로 되는 경우가 있다. 이러 한 경우에도, 뱅크 B가 무기질의 재료로 형성되어 있는 것에 의해, 충분한 내구성을 얻을 수 있다.
여기서, 본 발명에 있어서의 기능액(잉크) L로서는 여러 가지의 것을 이용할 수 있다. 기능액이란, 액체 중에 포함되는 막 성분을 막화하는 것에 의해서 소정의 기능을 갖는 막(기능막)을 형성할 수 있는 것을 말한다. 관계되는 기능으로서는 전기·전자적 기능(도전성, 절연성, 압전성, 초전도성, 유전성 등), 광학적 기능(광 선택 흡수, 반사성, 편광성, 광 선택 투과성, 비선형 광학성, 형광 또는 인광 등의 발광, 포토클로믹성 등), 자기적 기능(경자성(硬磁性), 연자성(軟磁性), 비자성(非磁性), 투자성(透磁性) 등), 화학적 기능(흡착성, 탈착성, 촉매성, 흡수성, 이온 전도성, 산화 환원성, 전기 화학 특성, 일렉트로클로믹 등), 기계적 기능(내마모성 등), 열적 기능(열 전도성, 단열성, 적외선 방사성 등), 생체적 기능(생체적 합성, 항혈전성 등) 등의 여러 가지의 기능이 있다. 본 실시예에 있어서는, 예컨대, 도전성 미립자를 포함하는 배선 패턴용 잉크를 이용한다.
기능액 L을 뱅크 B에 의해 구획된 영역에 배치하는 방법으로서는, 액적 토출법, 이른바 잉크젯법을 이용하는 것이 바람직하다. 액적 토출법을 이용하는 것에 의해, 스핀 코트법 등의 다른 도포 기술에 비해서, 액체 재료의 소비에 낭비가 적고, 기판 상에 배치하는 기능액의 양이나 위치의 제어를 실행하기 쉽다고 하는 이점이 있다.
배선 패턴용 잉크는 도전성 미립자를 분산매(分散媒)에 분산시킨 분산액으로 이루어지는 것이다.
도전성 미립자로서는, 예컨대, 금, 은, 구리, 팔라듐, 및 니켈 중 어느 하나를 함유하는 금속 미립자 외에, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 이용된다.
이들 도전성 미립자는 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 표면에 코팅하는 코팅재로서는, 예컨대 크실렌, 톨루엔 등의 유기 용제나 구연산 등을 들 수 있다.
도전성 미립자의 입자 직경은 1㎚ 이상 0.1㎛ 이하인 것이 바람직하다. 0.1㎛보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 발생할 우려가 있다. 또한, 1㎚보다 작으면, 도전성 미립자에 대한 코팅제의 부피비가 커져, 얻어지는 막 중의 유기물의 비율이 과다해진다.
분산매로서는, 상기의 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예컨대, 물 외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알콜류, n-헵탄(heptane), n-옥탄, 데칸(decane), 도데칸, 테트라 데칸, 톨루엔, 크실렌, 시멘(cymene), 듀렌, 인덴, 디펩티드(dipeptide), 테트라히드로나프탈렌, 데카하이드로나프탈렌(decahydronaphthalene), 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1, 2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부틸올락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법(잉크젯법)으로의 적용이 용이한 점에서, 물, 알콜류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는 물, 탄화 수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 액적 토출법으로서 액체를 토출할 때, 표면 장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 습윤성이 증대하기 때문에 비행(飛行) 굴곡이 발생하기 쉽게 되고, 0.07N/m을 초과하면 노즐 선단에서의 메니스커스의 형상이 안정하지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤란하게 된다. 표면 장력을 조정하기 위해서, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 된다. 비이온계 표면 장력 조절제는 액체의 기판으로의 습윤성을 향상시켜, 막의 레벨링성을 개량하고, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는, 필요에 따라서, 알콜, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함하더라도 된다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 액적 토출법을 이용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우는 노즐 구멍에서의 막히는 빈도가 높아져 원활한 액적의 토출이 곤란해진다.
액적 토출법의 토출 기술로서는, 대전 제어 방식, 가압 진동 방식, 전기 기계 변환식, 전기 열 변환 방식, 정전 흡인 방식 등을 들 수 있다. 대전 제어 방식은 재료에 대전 전극으로 전하를 부여하고, 편향 전극으로 재료의 비상 방향을 제어하여 노즐로부터 토출시키는 것이다. 또한, 가압 진동 방식은 재료에 30㎏/㎠ 정도의 초고압을 인가하여 노즐 선단측에 재료를 토출시키는 것이며, 제어 전압을 걸지 않는 경우에는 재료가 직진하여 노즐로부터 토출되고, 제어 전압을 걸면 재료 사이에 정전적인 반발이 일어나, 재료가 비산하여 노즐로부터 토출되지 않는다. 또한, 전기 기계 변환 방식은 피에조 소자(압전 소자)가 펄스식인 전기 신호를 받아 변형되는 성질을 이용한 것으로, 피에조 소자가 변형함으로써 재료를 저류(貯留)한 공간에 가요(可撓) 물질을 개재하여 압력을 부여하고, 이 공간에서 재료를 압출하여 노즐로부터 토출시키는 것이다.
또한, 전기 열 변환 방식은 재료를 저류한 공간 내에 마련한 히터에 의해 재료를 급격히 기화시켜 버블(거품)을 발생시키고, 버블의 압력에 의해 공간 내의 재료를 토출시키는 것이다. 정전 흡인 방식은 재료를 저류한 공간 내에 미소 압력을 가하여, 노즐에 재료의 메니스커스를 형성하고, 이 상태에서 정전 인력을 가하고 나서 재료를 인출하는 것이다. 또한, 이 외에, 전기장에 의한 유체의 점성 변화를 이용하는 방식이나, 방전 불꽃으로 날리는 방식 등의 기술도 적용 가능하다. 액적 토출법은 재료의 사용에 낭비가 적고, 또한 소망하는 위치에 소망하는 양의 재료를 적확하게 배치할 수 있다고 하는 이점을 갖는다. 또, 액적 토출법에 의해 토출되는 액체 형상 재료(유동체)의 한 방울의 양은, 예컨대 1∼300나노그램이다.
본 발명의 막 패턴의 형성 방법에서는, 상술한 배선 패턴용 잉크를 이용하는 것에 의해 도전성을 갖는 막 패턴을 형성할 수 있다. 이 도전성의 막 패턴은 배선으로서, 각종 장치에 적용된다.
도 2는 본 발명의 막 패턴의 형성 방법에 이용되는 장치의 일례로서, 액적 토출법에 의해 기판 상에 액체 재료를 배치하는 액적 토출 장치(잉크젯 장치) IJ의 개략 구성을 나타내는 사시도이다.
액적 토출 장치 IJ는 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어 장치 CONT와, 스테이지(7)와, 클리닝 기구(8)와, 기대(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치 IJ에 의해 잉크(액체 재료)를 마련할 수 있는 기판 P를 지지하는 것으로서, 기판 P를 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 Y축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 하면(下面)에 Y축 방향으로 나열되어 일정 간격으로 마련되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는 스테이지(7)에 지지되어 있는 기판 P에 대하여, 상술한 도전성 미립자를 포함하는 잉크가 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스텝핑 모터 등이며, 제어 장치 CONT로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 기대(9)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스텝핑 모터 등이며, 제어 장치 CONT로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동시킨다.
제어 장치 CONT는 액적 토출 헤드(1)에 액적의 토출 제어용의 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액적 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는, 도시하지 않은 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치 CONT에 의해 제어된다.
히터(15)는, 여기서는 램프 어닐에 의해 기판 P를 열 처리하는 수단이며, 기판 P 상에 도포된 액체 재료에 포함되는 용매의 증발 및 건조를 실행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치 CONT에 의해 제어된다.
액적 토출 장치 IJ는 액적 토출 헤드(1)와 기판 P를 지지하는 스테이지(7)를 상대적으로 주사하면서 기판 P에 대하여 액적을 토출한다. 여기서, 이하의 설명에서, X축 방향을 주사 방향, X축 방향과 직교하는 Y축 방향을 비주사 방향으로 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은 비주사 방향인 Y축 방향으로 일정 간격으로 나열되어 마련되어 있다. 또, 도 2에서는, 액적 토출 헤드(1)는 기판 P의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여 기판 P의 진행 방향에 대하여 교차시키도록 하더라도 된다. 이렇게 하면, 액적 토출 헤드(1)의 각도를 조정함으로써, 노즐간의 피치를 조절할 수 있다. 또한, 기판 P와 노즐면의 거리를 임의로 조절할 수 있도록 하더라도 된다.
도 3은 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 3에 있어서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는, 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 거쳐서 액체 재료가 공급된다. 피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 거쳐서 피에조 소자(22)에 전압을 인가하여 피에조 소자(22)를 변형시키는 것에 의해, 액체실(21)이 변형되어 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시키는 것에 의해, 피에조 소자(22)의 왜곡량이 제어된다. 또한, 인가 전압의 주파수를 변화시키는 것에 의해, 피에조 소자(22)의 왜곡 속도가 제어된다. 피에조 방식에 의한 액적 토출은 재료에 열을 가하지 않기 때문에, 재료의 조성에 영향을 주기 어렵다는 이점을 갖는다.
(실시예 1)
다음에, 본 발명의 막 패턴의 형성 방법의 실시예 1인 배선 패턴의 형성 방 법에 대하여 도 4∼도 7을 참조하면서 설명한다. 도 4는 본 실시예에 따른 배선 패턴의 형성 방법의 일례를 나타내는 흐름도, 도 5∼도 7은 형성 순서를 나타내는 모식도이다.
도 4에 도시하는 바와 같이, 본 실시예에 따른 배선 패턴의 형성 방법은 상술한 배선 패턴 형성용 잉크를 기판 상에 배치하고, 기판 상에 도전막 배선 패턴을 형성하는 것으로서, 기판 표면을 친(親)액화하는 친액 처리 공정 S1과, 친액화된 기판 상에 배선 패턴에 따른 뱅크를 형성하는 뱅크 형성 공정 S2∼S6과, 뱅크간의 잔류물을 제거하는 잔류물 처리 공정 S7과, 뱅크에 발액성을 부여하는 발액 처리 공정 S8과, 잔류물을 제거된 뱅크 사이에 잉크를 배치하는 재료 배치 공정 S9와, 잉크에 포함되는 막 성분을 막화하고, 이것을 소성하는 재료막 소성 공정 S10을 대략 구비하고 있다.
이하, 각 공정마다 상세히 설명한다. 본 실시예에서는 기판 P로서 유리 기판이 이용된다.
<친액 처리 공정>
먼저, 도 5(a)에 도시하는 바와 같이, 뱅크 형성 전에 미리 기판의 표면 P0에 친액 처리를 실시한다(친액 처리 공정 S1).
이 친액 처리는 재료 배치 공정 S9에서 배선 패턴 형성용 잉크가 기판 P에 대하여 양호한 습윤성을 나타내도록 하기 위한 표면 개질(改質) 처리이다. 이 처리는, 예컨대 기판 P의 표면에 HMDS 처리를 실시하더라도 된다. HMDS 처리는 헥사 메틸디실라잔((CH3)3SiNHSi(CH3)3)을 증기 형상으로 하여 도포하는 방법이다. 이에 따라, 뱅크와 기판 P의 밀착성을 향상하는 밀착층으로서의 HMDS층을 기판 표면 P0 상에 형성할 수 있다.
<뱅크 형성 공정>
다음에, 기판 P 상에 뱅크를 형성한다.
뱅크는 재료 배치 공정 S9에서 경계 부재로서 기능하는 부재이다. 뱅크의 형성은 리소그래피법이나 인쇄법 등, 임의의 방법으로 실행할 수 있다. 예컨대, 리소그래피법을 사용하는 경우는 스핀 코트, 스프레이 코트, 롤 코트, 다이 코트, 딥 코트 등 소정의 방법으로, 기판 P 상에 뱅크의 높이에 맞춰 뱅크의 형성 재료를 도포하고, 그 위에 레지스트층을 도포한다. 그리고, 뱅크 형상(배선 패턴)에 맞추어 마스크를 실시하여 레지스트를 노광·현상하는 것에 의해 뱅크 형상에 맞춘 레지스트를 남긴다. 마지막으로 에칭하여 마스크 이외의 부분의 뱅크 재료를 제거한다. 또한, 뱅크 재료로서 감광성의 재료를 이용한 경우에는, 레지스트를 이용하지 않고서 뱅크 재료를 직접 패터닝할 수 있다. 본 실시예에서는, 뱅크 재료로서 폴리실라잔을 주성분으로 하는 무기질의 재료로 이루어지는 것, 특히 폴리실라잔과 광산(光酸) 발생제를 포함하는 감광성 폴리실라잔 조성물와 같은 포지티브형으로서 기능하는 감광성 폴리실라잔을 이용하여, 이것을 노광 처리 및 현상 처리에 의해 직접 패터닝하는 방법을 채용한다.
여기서는 먼저, 도 5(b)에 도시하는 바와 같이, 기판 P 상에 뱅크의 높이에 맞추어 뱅크 재료인 감광성 폴리실라잔의 도포막(박막(31))을 형성한다(뱅크재 형성 공정 S2). 구체적으로는, 뱅크 형성 재료를 1000rpm으로 스핀 코트하여, 이것을 110℃, 1분간 프리베이크한다.
다음에, 도 5(c)에 도시하는 바와 같이, 마스크를 이용하여 박막(31)을 노광하고(제 1 노광 공정 S3), 박막(31)을 가습한 후(도 5(d)), 도 5(e)에 도시하는 바와 같이 현상 처리를 실행한다(현상 공정 S4). 가습하고 나서 현상을 실행함으로써, 광 투과율의 저하 요인으로 되는 뱅크 재료 중의 질소 성분을 제거할 수 있다. 또, 노광 조건은, 예컨대 10mj로 하고, 가습 처리의 조건은 온도: 25℃, 습도: 80%RH, 가습 시간: 4분으로 한다. 또한, 현상 처리의 조건은 현상액: TMAH2.38%, 온도: 25℃, 현상 시간: 1분으로 한다. 현상 후에는, 필요에 따라서 제습 처리를 실행하더라도 된다. 제습은, 예컨대 기판 P를 진공 분위기 하에서 5분간 방치하는 것에 의해서 실행한다.
다음에, 도 6(a)에 도시하는 바와 같이, 기판 P 전체에 노광 처리를 실시한다(제 2 노광 공정 S5). 그리고, 도 6(b)에 도시하는 바와 같이, 박막(31)을 가습한 후, 소성을 실행한다(뱅크 소성 공정 S6). 소성 전에 노광을 실행하는 것에 의해, 뱅크 재료 중의 수소기의 탈리 반응을 촉구할 수 있다. 또, 노광 조건은, 예컨대 10mj로 하고, 가습 처리의 조건은 온도: 25℃, 습도: 80%RH, 가습 시간: 4분으로 한다. 또한, 소성 조건은 소성 온도: 350℃, 소성 시간: 60분으로 한다. 소성하는 것에 의해 폴리실라잔은 실록산 골격을 갖는 고분자로 된다.
예컨대, 뱅크 재료의 폴리실자란이 폴리메틸실자란[-(SiCH3(NH)1.5)n-]일 때, 폴리메틸실자란은 가습 처리에 의해 일부 가수 분해하여 [SiCH3(NH)(OH)]의 형태로 된다. 다음에, 소성에 의해 축합(縮合)하여, 폴리메틸실록산[-(SiCH3O1.5)-]의 형태로 된다. 이렇게 하여 형성되는 폴리메틸실록산은 주성분으로 되는 골격이 무기질이므로, 열 처리에 대하여 높은 내성을 갖게 된다.
이상에 의해, 도 6(c)에 나타내는 바와 같이, 배선 패턴을 형성해야 할 홈부(34)의 주변을 둘러싸도록, 예컨대 10∼15㎛ 폭으로 뱅크 B, B가 돌출하여 마련된다.
<잔류물 처리 공정>
다음에, 도 6(d)에 도시하는 바와 같이, 뱅크간의 잔류물 처리를 실행한다(잔류물 처리 공정 S7).
잔류물 처리로서는, 자외선을 조사하는 것에 의해 잔류물 처리를 실행하는 자외선(UV) 조사 처리, 대기 분위기 중에서 산소를 처리 가스로 하는 O2 플라즈마 처리, 불산 용액으로 잔류물부를 에칭하는 불산 처리 등을 선택할 수 있지만, 여기서는 불산 처리를 실시한다. 불산 처리는, 예컨대 0.2% 불산 수용액으로 20초 동안 에칭을 실시하는 것에 의해 실행한다. 불산 처리에서는, 뱅크 B, B가 마스크로서 기능하여, 뱅크 B, B 사이에 형성된 홈부(34)의 바닥부(35)에 남은 뱅크 재료 등이 제거된다.
<발액 처리 공정>
계속해서, 도 6(e)에 도시하는 바와 같이, 뱅크 B에 대하여 발액 처리를 실행하여, 그 표면에 발액성을 부여한다(발액 처리 공정 S8).
발액 처리로서는, 예컨대 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용할 수 있다. CF4 플라즈마 처리의 조건은, 예컨대 플라즈마 파워가 50∼1000W, 4불화 메탄 가스 유량이 50∼100㎖/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5∼1020㎜/sec, 기체 온도가 70∼90℃로 된다. 또, 처리 가스로서는, 테트라플루오로메탄(4불화 탄소)에 한정되지 않고, 다른 플루오로카본계의 가스를 이용할 수도 있다.
또한, 상기 플라즈마 처리법에 의하지 않고 발액 처리로서는, 감압 플라즈마 처리법 또는 FAS에 의한 기상 처리법을 이용하여도 된다.
이러한 발액 처리를 실행하는 것에 의해, 뱅크 B, B에는 이것을 구성하는 재료 중에 불소기가 도입되어, 높은 발액성이 부여된다.
또, 뱅크 B, B에 관한 발액 처리에 의해, 먼저 친액 처리한 기판 P 표면에 대하여 다소 영향이 있지만, 특히 기판 P가 유리 등으로 이루어지는 경우에는, 발액 처리에 의한 불소기의 도입이 발생하지 않기 때문에, 기판 P는 그 친액성, 즉 습윤성이 실질상 손상되는 경우는 없다.
또한, 뱅크 B, B에 대해서는, 발액성을 갖는 재료(예컨대 불소기를 갖는 재료)에 의해 형성함으로써, 그 발액 처리를 생략하도록 하더라도 된다.
<재료 배치 공정>
다음에, 이전의 도 2에 나타낸 액적 토출 장치 IJ에 의한 액적 토출법을 이용하여, 배선 패턴 형성 재료 L을 기판 P 상의 뱅크 B, B에 의해 구획된 영역, 즉 뱅크 B, B 사이에 배치한다(재료 배치 공정 S9).
본 예에서는, 배선 패턴용 잉크 L(기능액)로서, 도전성 미립자를 용매(분산매)에 분산시킨 분산액을 토출한다. 여기서 이용되는 도전성 미립자는 금, 은, 구리, 팔라듐, 니켈 중 어느 하나를 함유하는 금속 미립자 외에, 도전성 폴리머나 초전도체의 미립자 등이 이용된다. 재료 배치 공정에서는, 도 7(a)에 도시하는 바와 같이, 액적 토출 헤드(1)로부터 배선 패턴 형성용 재료를 포함하는 잉크를 액적으로 하여 토출한다. 토출된 액적은, 도 7(b)에 도시하는 바와 같이, 기판 P 상의 뱅크 B, B 사이의 홈부(34)에 배치된다. 액적 토출의 조건으로서는, 예컨대, 잉크 중량 4∼7ng/dot, 잉크 속도(토출 속도) 5∼7m/sec로 실행할 수 있다. 또한, 액적을 토출하는 분위기는 온도 60℃ 이하, 습도 80% 이하로 설정되어 있는 것이 바람직하다. 이에 따라, 액적 토출 헤드(1)의 토출 노즐이 막히는 일 없이 안정한 액적 토출을 실행할 수 있다.
이 때, 액적이 토출되는 배선 패턴 형성 예정 영역(즉 홈부(34))은 뱅크 B, B에 둘러싸여 있기 때문에, 액적이 소정 위치 이외로 확대되는 것을 저지할 수 있다. 또한, 뱅크 B, B에는 발액성이 부여되어 있기 때문에, 토출된 액적의 일부가 뱅크 B 상에 실리더라도, 뱅크 표면이 발액성으로 되어 있는 것에 의해 뱅크 B로부터 튀어, 뱅크 사이의 홈부(34)로 흘러내리게 된다. 또한, 기판 P가 노출되어 있 는 홈부(34)의 바닥부(35)는 친액성을 부여되어 있기 때문에, 토출된 액적이 바닥부(35)에서 보다 확대되는 것이 쉬워져, 이에 따라 잉크는 소정 위치 내에서 균일하게 배치된다.
<중간 건조 공정>
기판 P에 액적을 토출한 후, 분산매의 제거 및 막 두께 확보를 위해, 필요에 따라 건조 처리를 한다. 건조 처리는, 예컨대 기판 P를 가열하는 통상의 핫 플레이트, 전기로 등에 의한 처리 외에, 램프 어닐에 의해 실행할 수도 있다. 램프 어닐에 사용하는 광의 광원으로서는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W 이상 5000W 이하의 범위의 것이 이용되지만, 본 실시예에서는 100W 이상 1000W 이하의 범위로 충분하다. 또, 이 중간 건조 공정과 상기 재료 배치 공정을 반복하여 실행하는 것에 의해, 액체 재료의 액적이 복수층 적층되어, 막 두께가 두꺼운 배선 패턴(막 패턴)을 형성할 수 있다(도 7(c)).
<소성 공정>
다음에, 중간 건조 공정에서 건조한 건조막을 소성한다(재료막 소성 공정 S10).
토출 공정 후의 건조막은 미립자간의 전기적 접촉을 양호하게 하기 위해서, 분산매를 완전히 제거해야 한다. 또한, 도전성 미립자의 표면에 분산성을 향상시키기 위해서 유기물 등의 코팅재가 코팅되어 있는 경우에는, 이 코팅재도 제거해야 한다. 그 때문에, 토출 공정 후의 기판 P에는 열 처리 및/또는 광 처리가 실시된다.
열 처리 및/또는 빛 처리는 통상 대기 중에서 실행되지만, 필요에 따라서, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 실행할 수도 있다. 열 처리 및/또는 광 처리의 처리 온도는 분산매의 비점(沸點)(증기압), 분위기 가스의 종류나 압력, 미립자의 분산성이나 산화성 등의 열적 거동, 코팅재의 유무나 양, 기재의 내열 온도 등을 고려하여 적절히 결정된다. 예컨대, 유기물로 이루어지는 코팅재를 제거하기 위해서는, 약 300℃로 소성하는 것이 필요하다. 이 경우, 예컨대, 뱅크 B 및 액체 재료의 건조막 위에 저융점 유리 등을 미리 도포하더라도 무방하다. 또한, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 100℃ 이하로 실행하는 것이 바람직하다.
이상의 공정에 의해 토출 공정 후의 건조막은 미립자간의 전기적 접촉이 확보되어, 도 7(d)에 도시하는 바와 같이 도전성막(막 패턴 F)으로 변환된다.
본 실시예예에서는, 무기질의 재료를 이용하여 뱅크 B가 형성되어 있으므로, 뱅크 B의 내열성이 높고, 또한 뱅크 B와 기판 P간의 열 팽창율의 차이가 작다. 그 때문에, 소성 시의 고온 처리에 있어서도, 뱅크 B의 열화가 억제되어, 막 패턴 F가 양호한 형상으로 형성된다.
또, 본 실시예에서는 본 발명의 막 패턴의 형성 방법의 바람직한 일례를 나 타내었다. 그러나, 본 발명은 이것에 한정되지 않고, 필요에 따라서, 상기 공정의 일부를 변경하거나 생략하거나 하는 것도 가능하다. 예컨대, 공정 S6의 뱅크 소성 공정을 생략하고, 공정 S10에서 뱅크와 재료막의 쌍방을 동시에 소성하는 등의 설계 변경은 자유롭다.
(실시예 2)
다음에, 본 발명의 막 패턴의 형성 방법의 실시예 2에 대하여 도 4의 흐름도 및 도 8∼9를 참조하면서 설명한다. 또, 본 실시예에 있어서, 상기 실시예 1과 동일한 부재 또는 부위에 대해서는 동일한 부호를 부여하고, 상세한 설명은 생략한다. 또한, 도 8 및 도 9에 있어서는 재료 배치 공정 이후의 공정의 도시를 생략한다.
상기 실시예 1에서는 뱅크 재료로서 폴리실라잔을 주성분으로 하는 재료와 광산 발생제를 포함하는 감광성 폴리실라잔을 이용했지만, 실시예 2에서는 뱅크 재료로 폴리실록산을 주성분으로 하는 재료와 광산 발생제를 포함하는 감광성 폴리실록산을 이용하였다.
제조 공정에 있어서, 상기 실시예 1과의 상위점은 현상 공정 S4와 뱅크 소성 공정 S6에서의 가습 처리가 없어지고, 그 외의 공정은 상기 실시예 1과 마찬가지로 한다. 그 이유는, 뱅크 재료의 주성분에 폴리실라잔을 사용했을 때, 가습하는 것에 의해 질소 성분이 제거되는 효과가 있지만, 뱅크 재료의 주성분으로 폴리실록산을 사용했을 때는, 질소 성분이 포함되어 있지 않기 때문에, 가습할 필요가 없기 때문이다.
친액 처리 공정 S1과 뱅크재 형성 공정 S2를 거친 후, 도 8(c)에 도시하는 바와 같이 박막(31)을 노광하고(제 1 노광 공정 S3), 다음에 가습을 하지 않고서, 도 8(d)에 도시하는 바와 같이 현상 처리를 한다(현상 공정 S4). 도 9(a)에 도시하는 바와 같이 박막(31)을 노광하고(제 2 노광 공정 S5), 다음에 가습을 하지 않고서, 도 9(b)에 도시하는 바와 같이 뱅크 소성을 한다(뱅크 소성 공정 S6). 소성하는 것에 의해 폴리실록산은 실록산 골격을 갖는 고분자로 된다. 계속해서, 도 9(c)에 도시하는 바와 같이 잔류물 처리를 하고(잔류물 처리 공정 S7), 도 9(d)에 도시하는 바와 같이 뱅크 B에 발액 처리인 플라즈마 처리를 한다(발액 처리 공정 S8).
계속해서, 재료 배치 공정 S9, 재료막 소성 공정 S10이 실행되어, 도전성막(막 패턴 F)이 형성된다.
본 발명은 이것에 한정되지 않고, 필요에 따라서, 상기 공정의 일부를 변경하거나 생략하거나 하는 것도 가능하다. 예컨대, 공정 S6의 뱅크 소성 공정을 생략하고, 공정 S10에서 뱅크와 재료막의 쌍방을 동시에 소성하는 등의 설계 변경은 자유롭다.
상기한 바와 같이, 실시예 2에 의하면, 소성 후의 뱅크는, 무기질의 재료가 주성분으로 되기 때문에, 상기 실시예 1의 작용 및 효과에 부가하여 이하의 효과를 갖는다.
(1) 실시예 2에 의하면, 가습 공정을 생략할 수 있으므로, 공정을 간략화할 수 있기 때문에, 생산성을 향상시킬 수 있다. 또한, 가습하기 위한 설비, 에너지가 불필요해지기 때문에, 자원 절약할 수 있다.
(실시예 3)
다음에, 본 발명의 막 패턴의 형성 방법의 실시예 3에 대하여 도 10∼도 12를 참조하면서 설명한다. 도 10은 본 실시예에 따른 배선 패턴의 형성 방법의 일례를 나타내는 흐름도, 도 11 및 도 12는 형성 순서를 나타내는 모식도이다. 본 실시예에 있어서 실시예 1과 다른 점은 발액 처리 공정을 현상 공정 전에 실행한 점뿐이다. 따라서, 실시예 1과 동일한 부재 또는 부위에 대해서는 동일한 부호를 부여하고, 동일한 공정 순서에 대해서는 설명을 생략한다. 또한, 도 11 및 도 12에 있어서는, 재료 배치 공정 이후의 공정의 도시를 생략한다.
본 실시예에 있어서, 도 11(a)∼도 11(d)까지의 공정(S11∼S13)은 실시예 1에 있어서의 도 5(a)∼도 5(d)까지의 공정(S1∼S3)과 동일하다. 실시예 1에서는 제 1 노광 공정 S3을 실행한 후 현상 공정 S4를 실행하고, 그 후 발액 처리 공정 S8을 실행하였다. 이에 반하여, 본 실시예에서는, 제 1 노광 공정 S13에서 노광(도 11(c))과 가습(도 11(d))을 실행한 후, 발액 처리 공정 S14(도 11(e))를 실행하고, 그 후 현상 공정 S15(도 12(a))를 실행하고 있다. 이렇게 함으로써, 현상 후의 박막(31)은 상면(31a)만이 발액화되고, 홈부(34)의 측면(31b)은 발액화되지 않는 상태로 되어, 홈부(34) 내에 잉크 L을 토출할 때에 뱅크 B와 잉크 L의 습윤성을 향상시킬 수 있다. 한편, 뱅크 B의 상면(31a)은 발액화되어 있기 때문에, 잉크는 뱅크 상면에 부착되지 않고서, 뱅크간의 홈에만 배치된다.
이와 같이, 본 실시예에 의하면, 실시예 1과 동일한 작용 효과를 발휘하면서, 뱅크 측면과 잉크의 습윤성 향상에 의해, 막의 균일성을 보다 향상시킬 수 있다.
(실시예 4)
다음에, 본 발명의 막 패턴의 형성 방법의 실시예 4에 대하여 도 13을 참조하면서 설명한다. 또, 본 실시예에 있어서, 실시예 1∼실시예 3과 동일한 부재 또는 부위에 대해서는 동일한 부호를 부여하고, 상세한 설명은 생략한다.
본 실시예의 패턴 형성 방법은, 기판 P 상에 뱅크 B를 형성하는 뱅크 형성 공정, 및 뱅크 B에 의해 구획된 선 형상의 영역 A에 기능액 L을 배치하는 재료 배치 공정을 갖고 있다. 뱅크 형성 공정은 실시예 3의 방법을 이용한다.
본 실시예의 패턴 형성 방법에서는, 뱅크 B에 의해 구획된 선 형상 영역 A에 기능액 L이 배치되고, 이 기능액 L이 예컨대 건조되는 것에 의해, 기판 P 상에 선 형상의 막 패턴 F가 형성된다. 이 경우, 뱅크 B에 의해 막 패턴 F의 형상이 규정되므로, 예컨대 인접하는 뱅크 B, B간의 폭을 좁게 하는 등, 뱅크 B를 적절히 형성함으로써, 패턴 F의 미세화나 세선화가 도모된다. 이 경우, 뱅크 B의 측면은 기능액 L에 대하여 습윤성이 좋은 상태인 것이 바람직하지만, 실시예 3의 방법에 있어서는 뱅크 B의 측면이 발액화되어 있지 않기 때문에, 뱅크 B, B간의 폭을 좁게 하더라도 기능액 L은 모관 현상 등에 의해 뱅크 B, B 내에 부드럽게 들어갈 수 있다.
또, 패턴 F가 형성된 후, 기판 P에서 뱅크 B를 제거하더라도 되고, 그대로 기판 P 상에 남기더라도 무방하다.
또한, 본 실시예의 패턴 형성 방법에서는, 기판 P 상에 뱅크 B를 형성할 때, 뱅크 B에 의해 구획되는 선 형상 영역 A에 대하여 일부의 폭을 확장한다. 즉, 선 형상 영역 A의 축 방향에 관한 소정의 위치에, 다른 영역의 폭 W에 비해서 넓은 폭 Wp(Wp>W)으로 이루어지는 부분(이후, 필요에 따라서 광폭부 As라고 부름)을 단수 혹은 복수개 마련한다.
본 실시예의 패턴 형성 방법에서는, 뱅크 B에 의해 구획된 선 형상 영역 A의 폭이 부분적(광폭부 As)으로 넓게 형성되어 있는 것에 의해, 기능액 L의 배치 시, 이 광폭부 As에 기능액 L의 일부가 퇴피하여, 뱅크 B로부터의 기능액 L의 넘침이 방지된다.
일반적으로, 선 형상 영역에 액체를 배치할 때, 액체의 표면 장력의 작용 등에 의해 그 영역에 액체가 유입되기 어렵거나, 그 영역 내에서 액체가 번지는 어려운 경우가 있다. 이에 반하여, 본 실시예의 패턴 형성 방법에서는, 선 폭에 차이가 마련되어 있는 부분에서의 액체의 움직임이 유인(誘因)하게 되어, 선 형상 영역 A으로의 기능액 L의 유입 혹은 선 형상 영역 A 내에서의 기능액 L의 확대가 촉진되어, 뱅크 B로부터의 기능액 L의 넘침이 방지된다. 또, 기능액 L의 배치에 있어서, 선 형상 영역 A에 대한 기능액의 배치량이 적절히 설정되는 것은 말할 필요도 없다.
이와 같이, 본 실시예의 패턴 형성 방법에서는, 기능액 L의 배치 시에 있어 서의 뱅크 B로부터의 기능액 L의 넘침이 방지되므로, 패턴 F가 소망하는 형상으로 정확히 형성된다. 따라서, 가는 선 형상의 패턴 F를 양호한 정밀도로 안정적으로 형성할 수 있다.
또한, 본 실시예에서는, 뱅크 B의 형성을 실시예 3에서 나타낸 방법으로 실행하고 있기 때문에, 뱅크 B의 상면만 발액화하고, 뱅크 B의 측면을 발액화하지 않은 상태로 할 수 있다. 이 때문에, 미세한 패턴 F를 형성하는 경우에도, 뱅크 B, B 내에 기능액 L이 부드럽게 들어갈 수 있게 되어, 막의 균일성도 향상한다.
여기서, 뱅크 B에 의해 구획되는 선 형상 영역 A에서, 광폭부 As의 폭 Wp은 다른 부분의 폭 W의 110∼500%인 것이 바람직하다. 이에 따라, 기능액 L의 배치 시에 있어서의 뱅크로부터의 기능액의 넘침이 확실히 방지된다. 또, 상기 비율이 110% 미만이면, 폭이 넓은 부분에 기능액 L이 충분히 퇴피하지 않을 우려가 있기 때문에 바람직하지 않다. 또한, 500%을 초과하면, 기판 P 상의 공간의 유효 이용을 도모하는 데에 있어 바람직하지 못하다.
또, 선 형상 영역 A의 형상은 도 13에 나타낸 것에 한정되지 않고 다른 형상이라도 무방하다. 선 형상 영역 A에서의 광폭부 As의 개수나 크기, 배치 위치, 배치 피치 등은 패턴의 재질이나 폭, 혹은 요구 정밀도에 따라 적절히 설정된다.
(실시예 5)
다음에, 본 발명의 막 패턴의 형성 방법의 실시예 5에 대하여 도 14 및 도 15를 참조하면서 설명한다. 또, 본 실시예에 있어서 실시예 1∼실시예 4와 동일한 부재 또는 부위에 대해서는 동일한 부호를 부여하고, 상세한 설명은 생략한다.
도 14에 있어서, 기판 P 상에는, 뱅크 B에 의해 제 1 폭 H1을 갖는 제 1 홈부(34A)(광폭 영역)와, 그 제 1 홈부(34A)에 접속하도록 제 2 폭 H2를 갖는 제 2 홈부(34B)(협폭 영역)가 형성되어 있다. 제 1 폭 H1은 기능액의 비상(飛翔) 직경보다도 크게 형성되어 있다. 제 2 폭 H2는 제 1 폭 H1보다도 좁게 되어 있다. 바꾸어 말하면, 제 2 폭 H2는 제 1 폭 H1 이하이다. 또한, 제 1 홈부(34A)는 도 14 중, X축 방향으로 연장되도록 형성되고, 제 2 홈부(34B)는 X축 방향과는 다른 방향의 Y축 방향으로 연장되도록 형성되어 있다. 이 뱅크 B는 실시예 3의 방법에 의해 형성된 것이다.
상술한 홈부(34A, 34B)에 패턴 F를 형성하기 위해서는, 먼저 도 15(a)에 도시하는 바와 같이, 패턴 F를 형성하기 위한 배선 패턴 잉크를 포함하는 기능액 L의 액적을 액적 토출 헤드(1)에 의해 제 1 홈부(34A)의 소정 위치에 배치한다. 기능액 L의 액적을 제 1 홈부(34A)에 배치할 때에는, 제 1 홈부(34A)의 위쪽으로부터 액적 토출 헤드(1)를 사용하여 액적을 제 1 홈부(34A)로 토출한다. 본 실시예에 있어서는, 도 15(a)에 도시하는 바와 같이, 기능액 L의 액적은 제 1 홈부(34A)의 길이 방향(X축 방향)을 따라 소정 간격으로 배치된다. 이 때, 기능액 L의 액적은 제 1 홈부(34A) 중 제 1 홈부(34A)와 제 2 홈부(34B)가 접속하는 접속부(37) 근방(교차 영역)에도 배치된다.
도 15(b)에 도시하는 바와 같이, 제 1 홈부(34A)에 배치된 기능액 L은 자기(自己) 유동에 의해 제 1 홈부(34A) 내에서 젖으면서 넓어진다. 또한, 제 1 홈부 (34A)에 배치된 기능액 L은 자기 유동에 의해 제 2 홈부(34B)에도 젖으면서 넓어진다. 이에 따라, 제 2 홈부(34B) 상으로부터 직접적으로 제 2 홈부(34B)에 대하여 액적을 토출하는 일 없이, 제 2 홈부(34B)에도 기능액 L을 배치할 수 있다. 이 경우, 뱅크 B의 측면은 기능액 L에 대하여 습윤성이 좋은 상태인 것이 바람직하지만, 실시예 3의 방법에 있어서는 뱅크 B의 측면이 발액화되어 있지 않기 때문에, 뱅크 B, B간의 폭을 좁게 하더라도 기능액 L은 모관 현상 등에 의해 뱅크 B, B 내에 부드럽게 들어갈 수 있다.
이와 같이, 제 1 홈부(34A)에 기능액 L을 배치함으로써, 그 제 1 홈부(34A)에 배치된 기능액 L의 자기 유동(모관 현상)에 의해 기능액 L을 제 2 홈부(34B)에 배치할 수 있다. 따라서, 제 2 폭 H2(좁은 폭)의 제 2 홈부(34B)에 대하여 뱅크 B 상으로부터 기능액 L의 액적을 토출하지 않아도, 제 1 폭 H1(넓은 폭)의 제 1 홈부(34A)에 기능액 L의 액적을 토출함으로써, 제 2 홈부(34B)에 기능액 L을 원활하게 배치할 수 있다. 특히, 제 2 홈부(34B)의 폭 H2가 좁고, 액적 토출 헤드(1)로부터 토출된 액적 직경(비상 중의 액적 직경)이 폭 H2보다도 큰 경우이더라도, 기능액 L의 자기 유동에 의해 제 2 홈부(34B)에 기능액 L을 원활하게 배치할 수 있다. 그리고, 제 2 홈부(34B)의 폭 H2는 좁기 때문에, 기능액 L은 모관 현상에 의해 제 2 홈부(34B)에 원활하게 배치된다. 따라서, 소망하는 형상을 갖는 패턴을 형성할 수 있다. 그리고, 좁은 폭의 제 2 홈부(34B)에 기능액 L을 원활하게 배치할 수 있기 때문에, 패턴의 세선화(미세화)를 실현할 수 있다. 한편, 제 1 홈부(34A)의 폭 H1은 넓기 때문에, 제 1 홈부(34A)에 대하여 뱅크 B 상으로부터 기능액 L의 액적을 토출하더라도, 뱅크 B의 상면에 기능액 L의 일부가 걸려 잔류물이 남는 문제를 회피할 수 있다. 따라서, 소망하는 특성을 발휘하는 패턴 F를 안정하게 형성할 수 있다.
또한, 본 실시예에 의하면, 제 1 홈부(34A) 중 제 1 홈부(34A)와 제 2 홈부(34B)가 접속하는 접속부(37) 근방에 기능액 L이 배치되기 때문에, 기능액 L이 젖어져 넓어질 때에 용이하게 제 2 홈부(34B)에 흘러 들어오게 할 수 있어, 보다 원활하게 제 2 홈부(34B)에 기능액 L을 배치하는 것이 가능해진다.
또한, 본 실시예에서는, 뱅크 B의 형성을 실시예 3에서 나타낸 방법으로 실행하고 있기 때문에, 뱅크 B의 상면만 발액화하고, 뱅크 B의 측면을 발액화하지 않은 상태로 할 수 있다. 이 때문에, 미세한 패턴 F를 형성하는 경우에도, 뱅크 B, B 내에 기능액 L이 부드럽게 들어갈 수 있게 되어, 막의 균일성도 향상한다.
제 1 홈부(34A) 및 제 2 홈부(34B)에 기능액 L을 배치한 후, 상술한 실시예 1과 마찬가지로, 중간 건조 공정 및 소성 공정을 거치는 것에 의해 패턴 F를 형성할 수 있다.
또, 도 16에 도시하는 바와 같이, 제 2 홈부(34B)에 기능액의 용매만으로 이루어지는 기능액 La를 토출 배치해 두고 나서 기능액 L을 상술한 바와 같이 배치하더라도 된다. 이와 같이 제 2 홈부(34B)에 기능액 La를 토출 배치해 둠으로써, 제 2 홈부(34B)에 기능액 L이 흘러 들어오기 쉽게 되어, 보다 원활하게 제 2 홈부(34B)에 기능액 L을 배치할 수 있다. 또, 기능액 La는 도전성 미립자를 포함하고 있지 않기 때문에, 도전성을 갖고 있지 않다. 이 때문에, 뱅크 B 상에 기능액 L의 잔류물이 남은 경우이더라도 패턴 F의 소망하는 특성을 변화시키는 일은 없다.
또, 도 14∼도 16에 있어서는, 제 1 폭 H1(넓은 폭)을 갖는 제 1 홈부(34A)의 연장 방향과 제 2 폭 H2(좁은 폭)를 갖는 제 2 홈부(34B)의 연장 방향은 서로 다르지만, 도 17에 도시하는 바와 같이, 제 1 폭 H1(넓은 폭)을 갖는 제 1 홈부(34A)의 연장 방향과 제 2 폭 H2(좁은 폭)를 갖는 제 2 홈부(34B)의 연장 방향은 동일하더라도 무방하다. 그 경우에 있어서도, 도 17(a)에 도시하는 바와 같이 제 1 홈부(34A)에 기능액 L을 배치하는 것에 의해, 그 기능액 L의 자기 유동에 의해, 도 17(b)에 도시하는 바와 같이 기능액 L을 제 2 홈부(34B)에 배치할 수 있다. 또한 이 경우에 있어서는, 제 1 홈부(34A)와 제 2 홈부(34B)의 접속부(37)를, 제 1 홈부(34A)로부터 제 2 홈부(34B)로 향하여 점차 좁아지는 테이퍼 형상으로 함으로써, 제 1 홈부(34A)에 배치한 기능액 L을 제 2 홈부(34B)에 원활하게 유입시킬 수 있다.
<박막 트랜지스터>
본 발명의 막 패턴의 형성 방법은, 도 18에 나타내는 스위칭 소자로서의 박막 트랜지스터(TFT) 및 그것에 접속하는 배선을 형성할 때에 적용 가능하다. 도 18에 있어서, TFT를 갖는 TFT 기판 P 상에는, 게이트 배선(40)과, 이 게이트 배선(40)에 전기적으로 접속하는 게이트 전극(41)과, 소스 배선(42)과, 이 소스 배선(42)에 전기적으로 접속하는 소스 전극(43)과, 드레인 전극(44)과, 드레인 전극(44)에 전기적으로 접속하는 화소 전극(45)을 구비하고 있다. 게이트 배선(40)은 X축 방향으로 연장되도록 형성되고, 게이트 전극(41)은 Y축 방향으로 연장되도록 형성되어 있다. 또한, 게이트 전극(41)의 폭 H2는 게이트 배선(40)의 폭 H1보다도 좁게 되어 있다. 이들 게이트 배선(40) 및 게이트 전극(41)을, 본 발명에 따른 배선 패턴의 형성 방법으로 형성할 수 있다.
또한, 상술한 실시예에 있어서는, 본 발명에 따른 패턴 형성 방법을 사용하여 TFT(박막 트랜지스터)의 게이트 배선을 형성하고 있지만, 소스 전극, 드레인 전극, 화소 전극 등의 다른 구성요소를 제조하는 것도 가능하다. 이하, TFT를 제조하는 방법에 대하여 도 19를 참조하면서 설명한다.
도 19(a)에 도시하는 바와 같이, 먼저, 세정한 유리 기판(610)의 상면에, 1 화소 피치의 1/20∼1/10의 홈(611a)을 마련하기 위한 제 1 층째의 뱅크(611)가 포토리소그래피법에 근거하여 형성된다. 이 뱅크(611)로서는 폴리실라잔을 주성분으로 한 무기질의 재료를 포함하는 것이 적합하게 이용된다.
이 형성 후의 뱅크(611)에 발액성을 갖게 하기 위해서, CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시하는 필요가 있지만, 대신에, 뱅크(611)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두더라도 된다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(611)의 토출 잉크에 대한 접촉 각으로서는 40° 이상, 또한 유리면의 접촉 각으로서는 10° 이하를 확보하는 것이 바람직하다.
상기 제 1 층째의 뱅크 형성 공정에 연속되는 게이트 주사 전극 형성 공정에서는, 뱅크(611)로 구획된 구획 영역인 상기 홈(611a) 내를 채우도록, 도전성 재료를 포함하는 액적을 잉크젯으로 토출함으로써 게이트 주사 전극(612)을 형성한다.
이 때의 도전성 재료로서는 Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리머 등이 적합하게 채용 가능하다. 이렇게 하여 형성된 게이트 주사 전극(612)은, 뱅크(611)에 충분한 발액성이 미리 인가되어 있기 때문에, 홈(611a)으로부터 밀려나오는 일없이 미세한 배선 패턴을 형성하는 것이 가능해지고 있다.
이상의 공정에 의해, 기판(610) 상에는, 뱅크(611)와 게이트 주사 전극(612)으로 이루어지는 평탄한 상면을 구비한 제 1 도전층 A1이 형성된다.
또한, 홈(611a) 내에서의 양호한 토출 결과를 얻기 위해서는, 도 19(a)에 도시하는 바와 같이, 이 홈(611a)의 형상으로서 준(準)테이퍼(토출원으로 향해서 열리는 방향의 테이퍼 형상)를 채용하는 것이 바람직하다. 이에 따라, 토출된 액적을 충분히 깊숙하게까지 들어가게 하는 것이 가능해진다.
다음에, 도 19(b)에 도시하는 바와 같이, 플라즈마 CVD법에 의해 게이트 절연막(613), 활성층(621), 콘택트층(609)의 연속 성막을 실행한다. 게이트 절연막(613)으로서 질화실리콘막, 활성층(621)으로서 비정질 실리콘(amorphous silicon)막, 콘택트층(609)으로서 n+형 실리콘막을 원료 가스나 플라즈마 조건을 변화시킴으로써 형성한다. CVD법으로 형성하는 경우, 300℃∼350℃의 열 이력이 필요하게 되지만, 무기계의 재료를 뱅크에 사용함으로써, 투명성, 내열성에 관한 문제를 회피하는 것이 가능하다.
상기 반도체층 형성 공정에 연속되는 제 2 층째의 뱅크 형성 공정에서는, 도 19(c)에 도시하는 바와 같이, 게이트 절연막(613)의 상면에, 1 화소피치의 1/20∼1/10이고 또한 상기 홈(611a)과 교차하는 홈(614a)을 마련하기 위한 2층째의 뱅크(614)를 포토리소그래피법에 근거하여 형성한다. 이 뱅크(614)로서는, 형성 후에 광 투과성과 발액성을 구비할 필요가 있어, 그 소재로서는, 이전의 뱅크(611)와 마찬가지로 폴리실라잔을 주성분으로 한 무기질의 재료를 포함하는 것이 적합하게 이용된다.
이 형성 후의 뱅크(614)에 발액성을 갖게 하기 위해서 CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 이용한 플라즈마 처리)을 실시하는 필요가 있지만, 대신에, 뱅크(614)의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두는 것으로 하더라도 무방하다. 이 경우에는, CF4 플라즈마 처리 등을 생략할 수 있다.
이상과 같이 하여 발액화된 뱅크(614)의 토출 잉크에 대한 접촉 각으로서는 40° 이상을 확보하는 것이 바람직하다.
상기 제 2 층째의 뱅크 형성 공정에 연속되는 소스·드레인 전극 형성 공정에서는, 뱅크(614)로 구획된 구획 영역인 상기 홈(614a) 내를 채우도록, 도전성 재료를 포함하는 액적을 잉크젯으로 토출함으로써, 도 19(d)에 도시하는 바와 같이, 상기 게이트 주사 전극(612)에 대하여 교차하는 소스 전극(615) 및 드레인 전극(616)이 형성된다.
이 때의 도전성 재료로서는 Ag, Al, Au, Cu, 팔라듐, Ni, W-si, 도전성 폴리 머 등이 적합하게 채용 가능하다. 이렇게 하여 형성된 소스 전극(615) 및 드레인 전극(616)은 뱅크(614)에 충분한 발액성이 미리 인가되어 있기 때문에, 홈(614a)으로부터 밀려나오는 일없이 미세한 배선 패턴을 형성하는 것이 가능해지고 있다.
또한, 소스 전극(615) 및 드레인 전극(616)을 배치한 홈(614a)을 매립하도록 절연 재료(617)가 배치된다. 이상의 공정에 의해, 기판(610) 상에는, 뱅크(614)와 절연 재료(617)로 이루어지는 평탄한 상면(620)이 형성된다.
그리고, 절연 재료(617)에 콘택트 홀(619)을 형성함과 아울러, 상면(620) 상에 패터닝된 화소 전극(ITO)(618)을 형성하고, 콘택트 홀(619)을 거쳐서 드레인 전극(616)과 화소 전극(618)을 접속함으로써, TFT가 형성된다.
모든 스위칭 소자의 게이트 전극을 상기 실시예의 막 패턴 형성 방법에 의해 형성하더라도 무방하다. 또, 일부의 게이트 전극을 상기 실시예의 막 패턴 형성 방법으로 형성하고, 일부의 게이트 전극을 포트리소그래피 공정에서 형성하더라도 된다. 다른 소자의 형성 방법을 감안하여, 생산성이 좋은 방법으로 실행하더라도 무방하다.
마찬가지로, 모든 게이트 배선을 상기 실시예의 막 패턴 형성 방법으로 형성하더라도 된다. 또, 일부의 게이트 배선을 상기 실시예의 막 패턴 형성 방법으로 형성하고, 일부의 게이트 배선을 포트리소그래피 공정에서 형성하더라도 무방하다. 다른 소자와 배선의 형성 방법을 감안하여, 생산성이 좋은 방법으로 실행하더라도 무방하다.
<전기 광학 장치>
다음에, 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대하여 설명한다.
도 20은 본 발명에 따른 액정 표시 장치에 대하여, 각 구성요소와 함께 나타내는 대향 기판측에서 본 평면도이며, 도 21은 도 20의 H-H'선에 따른 단면도이다. 도 22는 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도이고, 도 23은 액정 표시 장치의 부분 확대 단면도이다. 또, 이하의 설명에 이용한 각 도면에 있어서는, 각 층이나 각 부재를 도면 상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 20 및 도 21에 있어서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100)는, 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 봉지재인 밀봉재(52)에 의해 접합되고, 이 밀봉재(52)에 의해 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다. 밀봉재(52)는 기판면 내의 영역에서 닫혀진 프레임 형상으로 형성되어 이루어지며, 액정 주입구를 구비하지 않고, 봉지재로 봉지된 흔적이 없는 구성으로 되어 있다.
밀봉재(52)의 형성 영역의 내측의 영역에는, 차광성 재료로 이루어지는 주변 확인부(53)가 형성되어 있다. 밀봉재(52)의 외측의 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 1변을 따라 형성되어 있고, 이 1변에 인접하는 2변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 남은 1변에는, 화상 표시 영역의 양측에 마련된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 마련되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1부분에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배치되어 있다.
또, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예컨대, 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막을 거쳐서 전기적 및 기계적으로 접속하도록 하더라도 된다. 또, 액정 표시 장치(100)에 있어서는, 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, STN(Super Twisted Nematic) 모드 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드별에 따라서, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기서는 도시를 생략한다.
또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성하는 경우에는, 대향 기판(20)에 있어서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예컨대, 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 22에 도시하는 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있음과 아울러, 이들의 화소(100a) 각각에는 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호 S1, S2, …, Sn을 공급하는 데이터선(6a)이 TFT(30)의 소스 에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호 S1, S2, …, Sn은 이 순서대로 선 순차적으로 공급하더라도 되고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여, 그룹마다 공급하도록 하더라도 된다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선(3a)에 펄스식으로 주사 신호 G1, G2, …, Gm을 이 순서대로 선 순차적으로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만큼 온 상태로 하는 것에 의해, 데이터선(6a)으로부터 공급되는 화소 신호 S1, S2, …, Sn을 각 화소에 소정의 타이밍으로 기입한다. 이렇게 하여 화소 전극(19)을 거쳐서 액정에 기입된 소정 레벨의 화소 신호 S1, S2, …, Sn은, 도 21에 나타내는 대향 기판(20)의 대향 전극(121)과의 사이에서 일정 기간 유지된다. 또, 유지된 화소 신호 S1, S2, …, Sn이 리크되는 것을 방지하기 위해서, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되고 공통(common) 배선(3b)과 접속되어 있다. 예컨대, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자리수 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 따라, 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 23은 보텀(bottom) 게이트형 TFT(30)을 갖는 액정 표시 장치(100)의 부분 확대 단면도로서, TFT 어레이 기판(10)을 구성하는 유리 기판 P에는 상기 막 패턴의 형성 방법에 의해, 도전성막으로서의 게이트 배선(61)이 형성되어 있다.
게이트 배선(61) 상에는, SiNx로 이루어지는 게이트 절연막(62)을 거쳐서 비정질 실리콘(a-Si)층으로 이루어지는 반도체층(63)이 적층되어 있다. 이 게이트 배선 부분에 대향하는 반도체층(63)의 부분이 채널 영역으로 되어 있다. 반도체층(63) 상에는, 오믹 접합을 얻기 위한 예컨대 n+형 a-Si층으로 이루어지는 접합층(64a 및 64b)이 적층되어 있고, 채널 영역의 중앙부에서의 반도체층(63) 상에는 채널을 보호하기 위한 SiNx로 이루어지는 절연성의 H 정지막(65)이 형성되어 있다. 또, 이들 게이트 절연막(62), 반도체층(63) 및 H 정지막(65)은 증착(CVD) 후에 레지스트 도포, 감광·현상, 포토 에칭이 실시됨으로써, 도시된 바와 같이 패터닝된다.
또한, 접합층(64a, 64b) 및 ITO로 이루어지는 화소 전극(19)도 마찬가지로 성막함과 아울러, 포토 에칭이 실시됨으로써 도시하는 바와 같이 패터닝된다. 그리고, 화소 전극(19), 게이트 절연막(62) 및 H 정지막(65) 상에 각각 뱅크(66,…)를 돌출하여 마련하고, 이들 뱅크(66, … ) 사이에 상술한 액적 토출 장치 IJ를 이용하여, 은 화합물의 액적을 토출함으로써 소스선, 드레인선을 형성할 수 있다.
본 실시예의 액정 표시 장치는 상기 막 패턴의 형성 방법에 의해, 미세화나 세선화가 도모된 도전막이, 양호한 정밀도로 안정하게 형성되므로, 높은 품질이나 성능을 얻을 수 있다.
또, 상기 실시예에서는, TFT(30)을 액정 표시 장치(100)의 구동을 위한 스위칭 소자로서 이용하는 구성으로 했지만, 액정 표시 장치 이외에도 예컨대 유기 EL(전계 발광) 표시 장치에 응용이 가능하다. 유기 EL 표시 장치는 형광성의 무기 및 유기 화합물을 포함하는 박막을, 음극과 양극 사이에 마련한 구성을 갖고, 상기 박막에 전자 및 정공(홀)을 주입하여 재결합시킴으로써 여기자(exiton)를 생성시키고, 이 여기자가 없어질 때의 광의 방출(형광·인광(燐光))을 이용하여 발광시키는 소자이다. 그리고, 상기 의 TFT(30)를 갖는 기판 상에, 유기 EL 표시 소자에 이용되는 형광성 재료 중 적색, 녹색 및 청색의 각 발광색을 나타내는 재료 즉 발광층 형성 재료 및 정공 주입/전자 수송층을 형성하는 재료를 잉크로 하고, 각각을 패터닝함으로써, 자발광 풀컬러(full color) EL 장치를 제조할 수 있다. 본 발명에 있어서의 장치(전기 광학 장치)의 범위에는 이러한 유기 EL 장치도 포함하는 것이다.
도 24는 상기 액적 토출 장치 IJ에 의해 일부의 구성요소가 제조된 유기 EL 장치의 측단면도이다. 도 24를 참조하면서, 유기 EL 장치의 개략구성을 설명한다.
도 24에 있어서, 유기 EL 장치(401)는 기판(411), 회로 소자부(421), 화소 전극(431), 뱅크부(441), 발광 소자(451), 음극(461)(대향 전극), 및 봉지용 기판(471)으로 구성된 유기 EL 소자(402)에, 플렉서블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)을 접속한 것이다. 뱅크부(441)는 제 1 뱅크(442)와 제 2 뱅크(443)로 구성되어 있다. 회로 소자부(421)는 능동 소자인 TFT(30)가 기판(411) 상에 형성되고, 복수의 화소 전극(431)이 회로 소자부(421) 상에 정렬하여 구성된 것이다. 그리고, TFT(30)를 구성하는 게이트 배선(61)이, 상술한 실시예의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(431) 사이에는 뱅크부(441)가 격자 형상으로 형성되어 있고, 뱅크부(441)에 의해 발생한 오목부 개구(444)에 발광 소자(451)가 형성되어 있다. 또, 발광 소자(451)는 적색의 발광을 이루는 소자와 녹색의 발광을 이루는 소자와 청색의 발광을 이루는 소자로 이루어지고 있으며, 이것에 의해 유기 EL 장치(401)는 풀컬러 표시를 실현하는 것으로 되어 있다. 음극(461)은 뱅크부(441) 및 발광 소자(451)의 상부 전면(全面)에 형성되고, 음극(461) 위에는 봉지용 기판(471)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(401)의 제조 프로세스는 뱅크부(441)를 형성하는 뱅크부 형성 공정과, 발광 소자(451)를 적절히 형성하기 위한 플라즈마 처리 공정과, 발광 소자(451)를 형성하는 발광 소자 형성 공정과, 음극(461)을 형성하는 대향 전극 형성 공정과, 봉지용 기판(471)을 음극(461) 상에 적층하여 봉지하는 봉지 공정을 구비하고 있다.
발광 소자 형성 공정은 오목부 개구(444), 즉 화소 전극(431) 상에 정공 주입층(452) 및 발광층(453)을 형성함으로써 발광 소자(451)를 형성하는 것이며, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 그리고, 정공 주입층 형성 공정은 정공 주입층(452)을 형성하기 위한 액체 형상체 재료를 각 화소 전극(431) 상에 토출하는 제 1 토출 공정과, 토출된 액체 형상체 재료를 건조시켜 정공 주입층(452)을 형성하는 제 1 건조 공정을 갖고 있다. 또한, 발광층 형성 공정은 발광층(453)을 형성하기 위한 액체 형상체 재료를 정공 주입층(452) 위에 토출하는 제 2 토출 공정과, 토출된 액체 형상체 재료를 건조시켜 발광층(453)을 형성하는 제 2 건조 공정을 갖고 있다. 또, 발광층(453)은, 상술한 바와 같이 적색, 녹색, 청색의 3색에 대응하는 재료에 의해 3종류의 것이 형성되게 되어 있고, 따라서 상 기 한 제 2 토출 공정은 3종류의 재료를 각각 토출하기 위해서 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제 1 토출 공정과, 발광층 형성 공정에서의 제 2 토출 공정에서 상기 액적 토출 장치 IJ를 이용할 수 있다.
도 25는 액정 표시 장치의 다른 실시예를 도시하는 도면이다.
도 25에 나타내는 액정 표시 장치(전기 광학 장치)(901)는, 크게 나누면 컬러의 액정 패널(전기 광학 패널)(902)과, 액정 패널(902)에 접속되는 회로 기판(903)을 구비하고 있다. 또한, 필요에 따라서, 백라이트 등의 조명 장치, 그 외의 부대 기기가 액정 패널(902)에 부설되어 있다.
액정 패널(902)은 밀봉재(904)에 의해 접착된 한 쌍의 기판(905a) 및 기판(905b)을 갖고, 이들 기판(905a)과 기판(905b) 사이에 형성되는 간격, 이른바 셀 갭에는 액정이 봉입되어 있다. 이들 기판(905a) 및 기판(905b)은, 일반적으로는 투광성 재료, 예컨대 유리, 합성 수지 등에 의해 형성되어 있다. 기판(905a) 및 기판(905b)의 외측 표면에는 편광판(906a) 및 편광판(906b)이 부착되어 있다. 또, 도 25에 있어서는, 편광판(906b)의 도시를 생략하고 있다.
또한, 기판(905a)의 내측 표면에는 전극(907a)이 형성되고, 기판(905b)의 내측 표면에는 전극(907b)이 형성되어 있다. 이들 전극(907a, 907b)은 스트라이프 형상 또는 문자, 숫자, 그 외의 적절한 패턴 형상으로 형성되어 있다. 또한, 이들 전극(907a, 907b)은, 예컨대 ITO(Indium Tin Oxide: 인듐 주석 산화물) 등의 투광 성 재료에 의해 형성되어 있다. 기판(905a)은 기판(905b)에 대하여 돌출한 돌출부를 갖고, 이 돌출부에 복수의 단자(908)가 형성되어 있다. 이들 단자(908)는, 기판(905a) 상에 전극(907a)을 형성할 때에 전극(907a)과 동시에 형성된다. 따라서, 이들 단자(908)는, 예컨대 ITO에 의해 형성되어 있다. 이들 단자(908)에는, 전극(907a)으로부터 일체적으로 연장하는 것, 및 도전재(도시하지 않음)를 거쳐서 전극(907b)에 접속되는 것이 포함된다.
회로 기판(903)에는, 배선 기판(909) 상의 소정 위치에 액정 구동용 IC로서의 반도체 소자(900)가 실장되어 있다. 또, 도시는 생략하고 있지만, 반도체 소자(900)가 실장되는 부위 이외의 부위의 소정 위치에는 저항, 콘덴서, 그 외의 칩 부품이 실장되어 있어도 된다. 배선 기판(909)은, 예컨대 폴리이미드 등의 가효성을 갖는 베이스 기판(911) 위에 형성된 Cu 등의 금속막을 패터닝하여 배선 패턴(912)을 형성함으로써 제조되어 있다.
본 실시예에서는, 액정 패널(902)에 있어서의 전극(907a, 907b) 및 회로 기판(903)에 있어서의 배선 패턴(912)이 상기 장치 제조 방법에 의해 형성되어 있다.
본 실시예의 액정 표시 장치에 의하면, 전기 특성의 불균일이 해소된 고품질의 액정 표시 장치를 얻을 수 있다.
또, 상술한 예는 패시브형의 액정 패널이지만, 액티브 매트릭스형의 액정 패널로 하여도 된다. 즉, 한쪽의 기판에 박막 트랜지스터(TFT)를 형성하고, 각 TFT에 대하여 화소 전극을 형성한다. 또한, 각 TFT에 전기적으로 접속하는 배선(게이트 배선, 소스 배선)을 상기한 바와 같이 잉크젯 기술을 이용하여 형성할 수 있다. 한편, 대향하는 기판에는 대향 전극 등이 형성되어 있다. 이러한 액티브 매트릭스형의 액정 패널에도 본 발명을 적용할 수 있다.
또한, 본 발명에 따른 장치(전기 광학 장치)로서는, 상기 외에, PDP(플라즈마 디스플레이 패널)이나, 기판 상에 형성된 소면적의 박막에 막 면에 평행하게 전류를 흘리는 것에 의해, 전자 방출이 발생하는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
<전자기기>
다음에, 본 발명의 전자기기의 구체예에 대하여 설명한다.
도 26(a)는 휴대 전화의 일례를 나타낸 사시도이다. 도 26(a)에 있어서, (600)은 휴대 전화 본체를 나타내고, (601)은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 26(b)는 워드프로세서, 퍼스널 컴퓨터 등의 휴대형 정보 처리 장치의 일례를 나타낸 사시도이다. 도 26(b)에 있어서, (700)은 정보 처리 장치, (701)은 키보드 등의 입력부, (703)은 정보 처리 본체, (702)는 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 26(c)는 손목 시계형 전자기기의 일례를 나타낸 사시도이다. 도 26(c)에 있어서, (800)은 시계 본체를 나타내고, (801)은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 26(a)∼(c)에 나타내는 전자기기는 상기 실시예의 액정 표시 장치를 구비 한 것이기 때문에, 높은 품질이나 성능을 얻을 수 있다.
또, 본 실시예의 전자기기는 액정 장치를 구비하는 것으로 했지만, 유기 전계 발광 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자기기로 할 수도 있다.
다음에, 본 발명의 막 패턴의 형성 방법에 의해 형성되는 막 패턴을 안테나 회로에 적용한 예에 대하여 설명한다.
도 27은 본 실시예예에 따른 비접촉형 카드 매체를 나타내고 있으며, 비접촉형 카드 매체(400)는 카드 기체(413)와 카드 커버(418)로 이루어지는 관체 내에, 반도체 집적 회로 칩(408)과 안테나 회로(412)를 내장하고, 도시되지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합 중 적어도 한쪽에 의해 전력 공급 혹은 데이터 수수 중 적어도 한쪽을 실행하도록 되어 있다.
본 실시예에서는, 상기 안테나 회로(412)가 본 발명의 막 패턴의 형성 방법에 근거하여 형성되어 있다. 그 때문에, 상기 안테나 회로(412)의 미세화나 세선화가 도모되어, 높은 품질이나 성능을 얻을 수 있다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 바람직한 실시예에 대하여 설명했지만, 본 발명은 상기 예에 한정되지 않는 것은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 여러 가지 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않은 범위에서 설계 요구 등에 근거하여 여러 가지 변경 가능하다.
(변형예 1)
상기 실시예 1에서는, 뱅크 형성 재료로서 폴리실라잔과 광산 발생제를 포함하는 감광성 폴리실라잔을 이용했지만, 이것에 한정되지 않고, 뱅크 형성 재료로서 폴리실라잔과 광염기 발생제를 포함하는 감광성 폴리실라잔으로 하여도 된다. 광염기 발생제란, 광의 조사에 의해 염기를 발생하는 화합물이며, 발생한 염기가 촉매로서 작용하여, Si-N 결합이 효율적으로 물 분자와 반응하여 실라놀기(Si-OH)가 생성되어, 현상액에 용해되게 된다. 광염기 발생제의 일례로서, NBC-1(미도리 화학사 제품)을 들 수 있다. 상기 실시예 1과 동일한 공정을 경유함으로써 무기질의 뱅크가 형성된다.
이에 의하면, 상기 실시예 1∼실시예 3과 마찬가지로 무기질로 내열성이 높고, 포지티브형 레지스트의 형태인 뱅크가 형성되기 때문에, 막 패턴 F가 양호한 형상으로 형성된다.
(변형예 2)
상기 실시예 2에서는, 뱅크 형성 재료로서 폴리실록산과 광산 발생제를 포함하는 감광성 폴리실록산을 이용했지만, 이것에 한정되지 않고, 뱅크 형성 재료로서 폴리실록산과 광염기 발생제를 포함하는 감광성 폴리실록산으로 하여도 된다. 광의 조사에 의해 발생한 염기가 촉매로서 작용하여, 폴리실록산의 히드로기(-H)는 효율적으로 실라놀기를 생성하여, 현상액에 용해되게 된다. 상기 실시예 2와 동일한 공정을 경유함으로써 무기질의 뱅크가 형성된다.
이에 의하면, 포지티브형 레지스트의 형태로 되기 때문에, 상기 실시예 1∼실시예 3과 마찬가지로 무기질로 내열성이 높고, 포지티브형 레지스트의 형태인 뱅크가 형성되기 때문에, 막 패턴 F가 양호한 형상으로 형성된다.
(변형예 3)
상기 실시예 2에서는, 뱅크 형성 재료로서 폴리실록산과 광산 발생제를 포함하는 감광성 폴리실록산을 이용했지만, 이것에 한정되지 않고, 뱅크 형성 재료로서 폴리실란과 광산 발생제를 포함하는 감광성 폴리실란으로 하여도 된다. 광의 조사에 의해 발생한 산이 촉매로서 작용하여, 폴리실란의 히드로기는 효율적으로 실라놀기를 생성하여, 현상액에 용해되게 된다. 상기 실시예 2와 동일한 공정을 경유함으로써, 폴리실란은 소성되어 실록산 골격을 갖는 고분자로 되어, 무기질의 뱅크가 형성된다.
이에 의하면, 포지티브형 레지스트의 형태로 되기 때문에, 상기 실시예 1∼실시예 3과 마찬가지로 무기질로 내열성이 높고, 포지트비형 레지스트의 형태인 뱅크가 형성되기 때문에, 막 패턴 F가 양호한 형상으로 형성된다.
(변형예 4)
상기 실시예 2에서는, 뱅크 형성 재료로서 폴리실록산과 광산 발생제를 포함하는 감광성 폴리실록산을 이용했지만, 이것에 한정되지 않고, 뱅크 형성 재료로서 폴리실란과 광염기 발생제를 포함하는 감광성 폴리실란으로 하여도 된다. 광의 조 사에 의해 발생한 염기가 촉매로서 작용하여, 폴리실란의 히드로기는 효율적으로 실라놀기를 생성하여, 현상액에 용해되게 된다. 상기 실시예 2와 동일한 공정을 경유함으로써 무기질의 뱅크가 형성된다.
이에 의하면, 포지티브형 레지스트의 형태로 되기 때문에, 상기 실시예 1∼실시예 3과 마찬가지로 무기질로 내열성이 높고, 포지티브형 레지스트의 형태인 뱅크가 형성되기 때문에, 막 패턴 F가 양호한 형상으로 형성된다.
(변형예 5)
상기 실시예 2에서는, 뱅크 형성 재료로서 폴리실록산과 광산 발생제를 포함하는 감광성 폴리실록산을 이용했지만, 이것에 한정되지 않고, 뱅크 형성 재료로서 폴리실란을 포함하고, 광산 발생제를 포함하지 않는 재료로 하여도 된다. 광의 조사에 의해 폴리실란 화합물이 광을 흡수하여, 주요 사슬이 분해되기 때문에, 현상액에 용해되게 된다. 상기 실시예 2와 동일한 공정을 경유함으로써 무기질의 뱅크가 형성된다.
또한, 제 1 노광 공정 S3에서 조사하는 광은 전자선, 감마선, X선, 자외선 등의 전자파이어도 무방하다.
이에 의하면, 포지티브형 레지스트의 형태로 되기 때문에, 상기 실시예 1∼실시예 3과 마찬가지로 무기질로 내열성이 높고, 포지티브형 레지스트의 형태인 뱅크가 형성되기 때문에, 막 패턴 F가 양호한 형상으로 형성된다. 또한, 뱅크 형성 재료에 광산 발생제가 불필요하기 때문에, 소비하는 자원을 삭감할 수 있다.
(변형예 6)
상기 실시예 1에서는, 뱅크 형성 재료로서 폴리실라잔과 광산 발생제를 포함하는 감광성 폴리실라잔을 이용했지만, 이것에 한정되지 않고, 뱅크 형성 재료로서 광에 반응하여 산을 발생하는 기를 포함하는 폴리실라잔인 감광성 폴리실라잔으로 하여도 무방하다. 광산 발생기의 일례로서는, -Ar1-SO2-CH2CO-Ar2(Ar1, Ar2는 아릴 또는 치환 아릴을 나타냄)가 올려진다. 상기 실시예 1과 동일한 공정을 경유함으로써, 무기질의 뱅크가 형성된다.
이에 의하면, 상기 실시예 1의 효과에 부가하여, 뱅크 형성 재료에 광산 발생제가 불필요하기 때문에, 뱅크 형성 재료의 조합을 간편하게 할 수 있어 생산성을 향상시킬 수 있다.
(변형예 7)
상기 실시예 2에서는, 뱅크 형성 재료로서 폴리실록산과 광산 발생제를 포함하는 감광성 폴리실록산을 이용했지만, 이것에 한정되지 않고, 뱅크 형성 재료로서 광에 반응하여 산을 발생하는 기를 포함하는 폴리실록산인 감광성 폴리실록산으로 하여도 된다. 상기 실시예 2와 동일한 공정을 경유함으로써, 무기질의 뱅크가 형성된다.
이에 의하면, 상기 실시예 2의 효과에 부가하여, 뱅크 형성 재료에 광산 발생제가 불필요하기 때문에, 뱅크 형성 재료의 조합을 간편하게 할 수 있어 생산성 을 향상시킬 수 있다.
(변형예 8)
상기 변형예 1에서는, 뱅크 형성 재료로서 폴리실라잔과 광염기 발생제를 포함하는 감광성 폴리실라잔을 이용했지만, 이것에 한정되지 않고, 뱅크 형성 재료로서 광에 반응하여 염기를 발생하는 기를 포함하는 폴리실라잔인 감광성 폴리실라잔으로 하여도 된다. 광염기 발생기의 일례로서, O-아크릴로일아세트나프톤오키심, O-아크릴일아세트나프튼오키심 등을 들 수 있다. 상기 변형예 1과 동일한 공정을 경유함으로써, 무기질의 뱅크가 형성된다.
이에 의하면, 상기 변형예 1의 효과에 부가하여, 뱅크 형성 재료에 광염기 발생제가 불필요하기 때문에, 뱅크 형성 재료의 조합을 간편하게 할 수 있어 생산성을 향상시킬 수 있다.
(변형예 9)
상기 변형예 2에서는, 뱅크 형성 재료로서 폴리실록산과 광염기 발생제를 포함하는 감광성 폴리실록산을 이용했지만, 이것에 한정되지 않고, 뱅크 형성 재료로서 광에 반응하여 염기를 발생하는 기를 포함하는 폴리실록산인 감광성 폴리실록산으로 하여도 된다. 상기 변형예 2와 동일한 공정을 경유함으로써 무기질의 뱅크가 형성된다.
이에 의하면, 상기 변형예 2의 효과에 부가하여, 뱅크 형성 재료에 광염기 발생제가 불필요하기 때문에, 뱅크 형성 재료의 조합을 간편하게 할 수 있어 생산성을 향상시킬 수 있다.
(변형예 10)
상기 변형예 3에서는, 뱅크 형성 재료로서 폴리실란과 광산 발생제를 포함하는 감광성 폴리실란을 이용했지만, 이것에 한정되지 않고, 뱅크 형성 재료로서 광에 반응하여 산을 발생하는 기를 포함하는 폴리실란인 감광성 폴리실란으로 하여도 된다. 상기 변형예 3과 동일한 공정을 경유함으로써 무기질의 뱅크가 형성된다.
이에 의하면, 상기 변형예 3의 효과에 부가하여, 뱅크 형성 재료에 광산 발생제가 불필요하기 때문에, 뱅크 형성 재료의 조합을 간편하게 할 수 있어 생산성을 향상시킬 수 있다.
(변형예 11)
상기 변형예 4에서는, 뱅크 형성 재료로서 폴리실란과 광염기 발생제를 포함하는 감광성 폴리실란을 이용했지만, 이것에 한정하지 않고, 뱅크 형성 재료로서 빛에 반응하여 염기를 발생하는 기를 포함하는 폴리실란인 감광성 폴리실란으로 하여도 된다. 상기 변형예 4와 동일한 공정을 경유함으로써, 무기질의 뱅크가 형성된다.
이에 의하면, 상기 변형예 4의 효과에 부가하여, 뱅크 형성 재료에 광염기 발생제가 불필요하기 때문에, 뱅크 형성 재료의 조합을 간편하게 할 수 있어 생산 성을 향상시킬 수 있다.
(변형예 12)
상기 실시예 1에서는, 재료 배치 공정과 중간 건조 공정을 반복하여, 액체 형상 재료의 액적이 복수 적층된 후, 소성 공정에서 소결했지만, 이것에 한정되지 않고, 재료 배치 공정 후, 소성 공정에서 소결하여도 된다. 또한, 재료 배치 공정과 소성 공정을 복수회 반복하여, 액체 형상 재료의 액적이 소성된 층을 복수 적층하여 형성되어도 무방하다.
(변형예 13)
상기 실시예 3에서는, 제 2 노광 공정 S16 후에 뱅크 소성 공정 S17을 실행했지만, 이것을 생략하여도 된다. 도 28에 도시하는 바와 같이 제 2 노광 공정 S26 후, 뱅크 소성 공정을 실행하지 않고, 재료 배치 공정 S28 후의 재료막 소성 공정 S29에서, 뱅크의 소성과 재료막의 소성을 동시에 실행하여도 된다. 공정을 삭감하는 것에 의해, 생산성을 향상시킬 수 있다.
(변형예 14)
상기 박막 트랜지스터의 실시예에서는, 활성층(621)과 콘택트층(609)에 비정질 실리콘을 사용했지만, 저온 폴리실리콘을 사용하여도 된다. 고속의 스위칭 소자를 형성할 수 있다.
(변형예 15)
상기 전기 광학 장치의 실시예에서는, 반도체층(63), 접합층(64a)과 접합층(64b)에 비정질 실리콘을 사용했지만, 저온 폴리실리콘을 사용하여도 된다. 고속인 스위칭 소자를 갖고 응답성이 좋은 액정 표시 장치로 할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 미세하고 또한 고성능인 막 패턴을 안정하게 형성할 수 있는 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학 장치, 및 전자기기를 얻을 수 있다.

Claims (12)

  1. 기능액을 기판 상에 배치하는 것에 의해 막 패턴을 형성하는 방법으로서,
    상기 기판 상에 뱅크를 형성하는 공정과,
    상기 뱅크에 의해 구획된 영역에 상기 기능액을 배치하는 공정과,
    상기 기판 상에 배치된 상기 기능액을 건조시키는 공정
    을 갖고,
    상기 뱅크의 형성 재료는, 폴리실라잔, 폴리실란, 폴리실록산 중 어느 하나를 함유하는 것을 특징으로 하는 막 패턴의 형성 방법.
  2. 제 1 항에 있어서,
    상기 뱅크의 형성 재료는, 폴리실라잔, 폴리실란, 폴리실록산 중 어느 하나를 함유하는 감광성의 재료로 이루어지는 것을 특징으로 하는 막 패턴의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기능액을 액적 토출법을 이용하여 상기 영역에 배치하는 것을 특징으로 하는 막 패턴의 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 뱅크의 형성 공정은,
    상기 기판 상에 상기 뱅크의 형성 재료로 이루어지는 박막을 형성하는 공정과,
    상기 박막의 표면에 발액 처리를 실시하는 공정과,
    상기 박막을 상기 뱅크의 형상으로 패터닝하는 공정
    을 포함하는 것
    을 특징으로 하는 막 패턴의 형성 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 뱅크의 형성 공정은,
    상기 기판 상에 상기 뱅크의 형성 재료로 이루어지는 박막을 형성하는 공정과,
    상기 박막에 노광 처리를 실시하는 공정과,
    상기 박막의 표면에 발액 처리를 실시하는 공정과,
    상기 박막을 상기 뱅크의 형상으로 패터닝하는 공정
    을 포함하는 것
    을 특징으로 하는 막 패턴의 형성 방법.
  6. 제 4 항에 있어서,
    상기 뱅크에 의해 구획된 영역은 부분적으로 폭이 넓게 형성되어 있는 것을 특징으로 하는 막 패턴의 형성 방법.
  7. 기판에 막 패턴이 형성되어 이루어지는 장치의 제조 방법으로서,
    청구항 1 또는 2에 기재된 막 패턴의 형성 방법에 의해, 상기 기판에 상기 막 패턴을 형성하는 것을 특징으로 하는 장치 제조 방법.
  8. 제 7 항에 있어서,
    상기 막 패턴은 상기 기판 상에 마련된 스위칭 소자의 일부를 구성하는 것을 특징으로 하는 장치 제조 방법.
  9. 제 7 항에 있어서,
    상기 막 패턴은, 상기 기판 상에 마련된 스위칭 소자의 게이트 전극과 게이트 배선 중 적어도 한쪽의 적어도 일부를 구성하는 것을 특징으로 하는 장치 제조 방법.
  10. 청구항 7 또는 8에 기재된 장치 제조 방법을 이용하여 제조된 것을 특징으로 하는 장치.
  11. 청구항 10에 기재된 장치를 구비하는 것을 특징으로 하는 전기 광학 장치.
  12. 청구항 11에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자기기.
KR1020060010430A 2005-02-04 2006-02-03 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기 KR20060089660A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005028586 2005-02-04
JPJP-P-2005-00028586 2005-02-04
JP2005220148A JP2006245526A (ja) 2005-02-04 2005-07-29 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JPJP-P-2005-00220148 2005-07-29

Publications (1)

Publication Number Publication Date
KR20060089660A true KR20060089660A (ko) 2006-08-09

Family

ID=36780509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010430A KR20060089660A (ko) 2005-02-04 2006-02-03 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기

Country Status (4)

Country Link
US (1) US20060178013A1 (ko)
JP (1) JP2006245526A (ko)
KR (1) KR20060089660A (ko)
TW (1) TW200631477A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122238A (ko) * 2014-02-12 2016-10-21 펄스 핀랜드 오와이 전도성 부재 배치 및 형성을 위한 방법 및 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4788552B2 (ja) * 2006-09-29 2011-10-05 セイコーエプソン株式会社 発光装置、電子機器、発光装置の製造方法
JP2008104965A (ja) * 2006-10-26 2008-05-08 Seiko Epson Corp 液滴吐出ヘッドの制御方法、描画方法及び液滴吐出装置
KR101415560B1 (ko) 2007-03-30 2014-07-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
GB0722750D0 (en) * 2007-11-20 2008-01-02 Cambridge Display Technology O Organic thin film transistors active matrix organic optical devices and emthods of making the same
JP2012186455A (ja) * 2011-02-16 2012-09-27 Ricoh Co Ltd ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム
JP6396382B2 (ja) * 2011-02-16 2018-09-26 株式会社リコー ホール形成方法、並びに多層配線の製造方法、半導体装置の製造方法、表示素子の製造方法、画像表示装置の製造方法、及びシステムの製造方法
JP2015050022A (ja) * 2013-08-30 2015-03-16 株式会社ジャパンディスプレイ 有機el表示装置
WO2018229965A1 (ja) * 2017-06-16 2018-12-20 博和 増田 携帯端末のコーティング方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012686A (ko) * 1998-03-17 2001-02-26 야스카와 히데아키 박막패터닝용 기판 및 그 표면처리
KR20020041301A (ko) * 2000-11-27 2002-06-01 구사마 사부로 유기 일렉트로루미네선스 장치의 제조 방법 및 유기일렉트로루미네선스 장치 및 전자기기
JP2004363561A (ja) * 2003-05-12 2004-12-24 Seiko Epson Corp パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2005013985A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR20050016191A (ko) * 2003-08-08 2005-02-21 세이코 엡슨 가부시키가이샤 뱅크의 형성 방법 및 배선 패턴의 형성 방법, 전기 광학장치 및 전자 기기

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005012179A (ja) * 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR101111995B1 (ko) * 2003-12-02 2012-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 디스플레이 장치 및 액정 디스플레이장치, 그리고 그 제조방법
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
JP4059231B2 (ja) * 2004-07-07 2008-03-12 セイコーエプソン株式会社 カラーフィルタとその製造方法及び電気光学装置並びに電子機器
JP4175298B2 (ja) * 2004-07-07 2008-11-05 セイコーエプソン株式会社 カラーフィルタとその製造方法及び電気光学装置並びに電子機器
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
WO2006041027A1 (ja) * 2004-10-13 2006-04-20 Sharp Kabushiki Kaisha 機能基板
JP4708998B2 (ja) * 2005-12-22 2011-06-22 キヤノン株式会社 パターニング方法、電気光学装置の製造方法、カラーフィルターの製造方法、発光体の製造方法、並びに薄膜トランジスタの製造方法
JP4175397B2 (ja) * 2006-06-28 2008-11-05 セイコーエプソン株式会社 有機エレクトロルミネセンス装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012686A (ko) * 1998-03-17 2001-02-26 야스카와 히데아키 박막패터닝용 기판 및 그 표면처리
KR20020041301A (ko) * 2000-11-27 2002-06-01 구사마 사부로 유기 일렉트로루미네선스 장치의 제조 방법 및 유기일렉트로루미네선스 장치 및 전자기기
JP2004363561A (ja) * 2003-05-12 2004-12-24 Seiko Epson Corp パターンとその形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2005013985A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR20050016191A (ko) * 2003-08-08 2005-02-21 세이코 엡슨 가부시키가이샤 뱅크의 형성 방법 및 배선 패턴의 형성 방법, 전기 광학장치 및 전자 기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122238A (ko) * 2014-02-12 2016-10-21 펄스 핀랜드 오와이 전도성 부재 배치 및 형성을 위한 방법 및 장치

Also Published As

Publication number Publication date
JP2006245526A (ja) 2006-09-14
TW200631477A (en) 2006-09-01
US20060178013A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100767909B1 (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치 및 전자기기
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
KR100728149B1 (ko) 박막 패턴 기판, 디바이스의 제조 방법, 전기 광학 장치 및전자 기기
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4400290B2 (ja) 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法
KR100805870B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4640093B2 (ja) 膜パターンの形成方法、デバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP2008098550A (ja) 膜パターンの形成方法
JP2004311530A (ja) パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器
JP2008093620A (ja) 膜パターンの形成方法
JP2007288203A (ja) 薄膜トランジスタ
JP2007103758A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2007103759A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2007103760A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
J201 Request for trial against refusal decision
E90F Notification of reason for final refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080220

Effective date: 20080819