KR100726271B1 - 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기 - Google Patents

패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기 Download PDF

Info

Publication number
KR100726271B1
KR100726271B1 KR1020050084513A KR20050084513A KR100726271B1 KR 100726271 B1 KR100726271 B1 KR 100726271B1 KR 1020050084513 A KR1020050084513 A KR 1020050084513A KR 20050084513 A KR20050084513 A KR 20050084513A KR 100726271 B1 KR100726271 B1 KR 100726271B1
Authority
KR
South Korea
Prior art keywords
pattern
partition
bank
groove portion
substrate
Prior art date
Application number
KR1020050084513A
Other languages
English (en)
Other versions
KR20060051192A (ko
Inventor
도시미츠 히라이
가츠유키 모리야
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060051192A publication Critical patent/KR20060051192A/ko
Application granted granted Critical
Publication of KR100726271B1 publication Critical patent/KR100726271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 패턴 형성 시에, 미세 패턴과 다른 패턴의 각각의 높이를 같게 함으로써, 상기 패턴 위를 포함하는 영역을 평탄하게 하는 뱅크 구조체, 패턴 형성 방법, 전기 광학 장치 및 전자 기기를 제공한다.
기능액에 의해 형성되는 패턴에 대응하여 형성된 오목부가 설치된 격벽 구조체로서, 제1 패턴에 대응하여 격벽(34)에 설치된 제1 오목부(55)와, 제1 패턴에 접속되고, 또한 제1 패턴보다도 폭이 좁은 제2 패턴에 대응하여 격벽(34)에 설치된 제2 오목부(56)를 포함하고, 제2 오목부(56)의 저면의 높이가 제1 오목부(55)의 저면의 높이보다도 높게 설치되어 있는 것을 특징으로 한다.
배선 패턴, 뱅크, 격벽 구조체, 액적 토출 장치

Description

패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학 장치, 전자 기기{PATTERN FORMING STRUCTURE, PATTERN FORMING METHOD, DEVICE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 본 발명의 액적 토출 장치의 개략적인 구성을 나타내는 사시도.
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 3의 (a)는 뱅크 구조를 모식적으로 나타내는 평면도, (b) 및 (c)는 (a)에 나타내는 뱅크 구조의 단면도.
도 4의 (a)∼ (c)는 배선 패턴의 형성 공정을 나타내는 단면도.
도 5의 (a), (b)는 배선 패턴의 형성 방법을 나타내는 단면도.
도 6은 표시 영역인 1화소를 모식적으로 나타내는 평면도.
도 7은 1화소의 형성 공정을 나타내는 단면도.
도 8은 다른 실시예의 배선 패턴의 형성 공정을 나타내는 단면도.
도 9는 액정 표시 장치를 대향 기판 측으로부터 본 평면도.
도 10은 도 9의 H-H'선에 따른 액정 표시 장치의 단면도.
도 11은 액정 표시 장치의 등가 회로도.
도 12는 유기 EL 장치의 부분 확대 단면도.
도 13은 본 발명의 전자 기기의 구체적인 예를 도시한 도면.
도 14는 비접촉형 카드 매체의 분해 사시도.
*도면의 주요 부분에 대한 부호의 설명*
34 : 뱅크(격벽)
34b : 소스·드레인 전극용 뱅크
34c : 화소 전극용 뱅크
40 : 배선 패턴, 게이트 배선(제1 패턴)
41 : 배선 패턴, 게이트 전극(제2 패턴)
42 : 소스 배선(제1 패턴)
43 : 소스 전극(제2 패턴)
55 : 제1 홈부(제1 오목부)
56 : 제2 홈부(제2 오목부)
56a : 밑바닥 상승부
L : 기능액
본 발명은 패턴 형성 구조, 패턴 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 소정 패턴으로 이루어지는 배선 등을 형성하는 방법으로서는, 예를 들면 포토리소그래피 처리가 널리 이용되고 있다. 이 포토리소그래피 처리는 진공 장치, 노광 장치 등의 대규모의 설비가 필요하다. 그리고, 상기 장치에서는 소정 패턴으로 이루어지는 배선 등을 형성하기 위해, 복잡한 공정을 필요로 하고, 또한 재료 사용 효율도 수 % 정도로 그 대부분을 폐기하지 않을 수 없어, 제조 비용이 높다는 과제가 있다.
이에 대하여, 액체 토출 헤드로부터 액체 재료를 액적(液滴) 형상으로 토출하는 액적 토출법, 소위 잉크젯법을 이용하여 기판 위에 소정 패턴으로 이루어지는 배선 등을 형성하는 방법이 제안되어 있다(예를 들면, 특허문헌 1, 특허문헌 2 참조). 이 잉크젯법에서는, 패턴용의 액체 재료(기능액)를 기판에 직접 패턴 배치하고, 그 후 열처리나 레이저 조사를 행하여 패턴으로 변환한다. 따라서, 이 방법에 의하면, 포토리소그래피 공정이 불필요해져서, 프로세스가 큰 폭으로 간략화됨과 동시에, 패턴 위치에 원재료를 직접 배치할 수 있기 때문에, 기능액의 사용량도 삭감할 수 있다는 이점이 있다.
[특허문헌 1] 일본국 특개평11-274671호 공보
[특허문헌 2] 일본국 특개2000-216330호 공보
최근, 디바이스를 구성하는 회로의 고밀도화가 진행되고, 예를 들면 배선 패턴에 관해서도 새로운 미세화, 세선화가 요구되고 있다. 상기한 액적 토출법을 사용한 패턴 형성 방법에서는, 토출한 액적이 착탄 후에 기판 위에서 펼쳐지기 때문에, 미세한 패턴을 안정적으로 형성하기가 곤란하였다. 특히, 패턴을 도전막으로 할 경우에는, 상기한 액적의 퍼짐에 의해, 액체 고임(bulge)이 생겨서, 그것이 단 선이나 단락 등의 불량의 발생 원인이 되는 우려가 있었다.
그래서, 배선 패턴의 형성 영역을 구획하는 뱅크의 표면이 발액화(撥液化)된 상태에서 배선의 형성 영역을 향해서 기능액을 토출함으로써, 액적 토출법에 의해 토출한 기능액의 비상(飛翔) 지름보다도 폭이 좁은 배선 패턴을 형성하는 기술도 제안되어 있다. 이와 같이, 배선 패턴의 형성 영역을 구획하는 뱅크를 형성함으로써, 기능액의 일부가 뱅크의 상면에 토출된 경우이더라도, 배선 패턴의 형성 영역 모두에 기능액이 유입되게 되어 있다.
그러나, 상기 미세 배선 패턴을 모세관 현상에 의해 형성할 경우, 모세관 현상에 의해 형성한 미세 배선 패턴은 다른 배선 패턴과 비교하여, 형성되는 막 두께가 얇아진다는 문제가 있었다. 이에 따라, 미세 배선 패턴과 다른 배선 패턴의 상면에서는, 배선 패턴의 막 두께차에 의해 단차가 생겨버려, 이 배선 패턴을 포함하는 뱅크 상면에, 또한 배선 패턴 등을 적층할 경우에는, 단차에 의한 단선 및 단락 등이 생겨버린다는 문제가 있었다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 그 목적은 미세 패턴과 다른 패턴 각각의 배선의 높이를 같게 함으로써, 상기 배선 상면을 포함하는 영역을 평탄하게 형성하는 뱅크 구조체, 패턴 형성 방법, 전기 광학 장치 및 전자 기기를 제공하는 것에 있다.
본 발명은 상기 과제를 해결하기 위해서, 기능액에 의해 형성되는 패턴에 대응하여 형성된 오목부가 설치된 격벽 구조체로서, 제1 패턴에 대응하여 상기 격벽에 설치된 제1 오목부와, 상기 제1 패턴에 접속되고, 또한 상기 제1 패턴보다도 폭이 좁은 제2 패턴에 대응하여 상기 격벽에 설치된 제2 오목부를 포함하고, 상기 제2 오목부의 저면(底面)의 높이가 상기 제1 오목부의 저면의 높이보다도 높게 설치되어 있는 것을 특징으로 한다.
여기서, 제1 패턴의 폭이란, 제1 패턴의 연장하는 방향에 대하여 직교하는 방향의 패턴의 일단으로부터 타단까지의 길이이다.
또한, 제2 패턴의 폭이란, 제1 패턴과 제2 패턴의 접속점으로부터 제2 패턴으로 연장하는 방향에 대하여 직교하는 방향의 패턴의 일단으로부터 타단까지의 길이이다.
일반적으로, 모세관 현상에 의해, 미세 패턴인 제2 오목부에 패턴을 형성할 경우, 다른 패턴의 막 두께와 비교하여 제2 오목부의 패턴의 막 두께가 얇아진다. 이에 대하여, 본 발명에 의하면, 제2 오목부의 저면의 높이가 상기 제1 오목부의 저면의 높이보다도 높게 설치되어 있다. 그 때문에, 제2 오목부에 배치되는 기능액은 제1 오목부에 배치되는 기능액에 비해서 밑바닥이 올려진 영역에 배치된다. 따라서, 제1 오목부에 형성되는 제1 패턴의 높이와 제2 오목부의 패턴의 높이를 같게 할 수 있고, 제1 오목부의 제1 패턴 및 제2 오목부의 제2 패턴 상면의 막 두께차에 의한 단차를 회피하여, 제1 패턴, 제2 패턴 및 격벽 상면에 평탄 영역을 형성할 수 있다. 이 결과, 평탄 영역 위에 소정 패턴을 더 적층하는 경우에도, 단차에 기인하는 패턴의 단락, 단선 등을 방지할 수 있다.
또한, 본 발명은, 상기 격벽이 감광성 재료를 함유하는 것도 바람직하다.
이 구성에 의하면, 격벽재는 기능액의 확장 습윤을 방지하는 격벽으로서의 기능과, 포토레지스트의 기능의 양쪽 기능을 겸비하고 있다. 따라서, 기능액의 확장 습윤을 방지할 수 있는 동시에, 포토리소그래피 처리에 의해 격벽재를 직접 노광, 현상할 수 있다. 이에 따라, 격벽재 위에 별도의 포토레지스트를 도포할 필요가 없어, 뱅크 형성 공정의 간략화, 저비용화를 도모할 수 있다.
또한, 본 발명은, 상기 격벽이 친액성(親液性) 재료를 함유하는 것도 바람직하다.
이 구성에 의하면, 예를 들면 모세관 현상에 의해, 미세 패턴인 제2 오목부에 패턴을 형성할 경우, 제2 오목부의 저면 자체가 친액성이기 때문에, 제2 오목부의 패턴 형성면을 별도의 친액 처리를 실시하지 않고서 제2 오목부의 저면을 친액성으로 유지할 수 있다. 이에 따라, 제1 오목부 및 제2 오목부의 오목부 표면에 토출한 기능액이 오목부의 전면(全面)에 확장 습윤되어, 패턴의 단선 등을 방지할 수 있는 동시에, 친액 처리 공정을 생략할 수 있다.
또한, 본 발명은, 상기 제2 오목부에 배치하는 기능액의 상기 제2 오목부 저면에 대한 접촉각이 상기 제1 오목부에 배치하는 기능액의 상기 제1 오목부 저면에 대한 접촉각 이하인 것도 바람직하다.
이 구성에 의하면, 제2 오목부에 배치하는 기능액의 제2 오목부 저면에 대한 접촉각이 제1 오목부에 배치하는 기능액의 제1 오목부 저면에 대한 접촉각보다도 작다. 그 때문에, 모세관 현상에 의해 제2 오목부에 기능액을 유입시킬 경우, 기능액은 접촉각이 작은 제2 오목부 방향으로 확장 습윤되기 쉬워진다. 따라서, 제2 오목부에 대하여 모세관 현상에 의한 기능액의 유입을 촉진하고, 제1 오목부에 형성되는 패턴의 높이와 제2 오목부에 형성되는 패턴의 높이를 같게 할 수 있고, 제2 오목부에 형성되는 패턴과 제1 오목부에 형성되는 제1 패턴의 상면의 패턴의 막 두께차에 의한 단차를 회피하여, 제1 패턴, 제2 패턴 및 격벽 상면에 평탄 영역을 형성할 수 있다. 이 결과, 평탄 영역 위에 소정 패턴을 더 적층할 수 있어, 단차에 기인하는 패턴의 단락, 단선 등을 방지할 수 있다.
본 발명은, 기판 위에 복수의 패턴에 대응하여 형성된 오목부를 갖는 격벽 구조체를 형성하는 방법으로서, 상기 기판 위에 격벽재를 도포하는 공정과, 제1 패턴에 대응하여 형성된 제1 오목부를 갖는 동시에, 상기 제1 패턴에 접속되고, 또한 상기 제1 패턴보다도 좁은 제2 패턴에 대응하여 형성된 제2 오목부를 갖는 격벽을 형성하는 공정을 갖고, 상기 격벽 형성 공정에서, 제2 오목부의 저면의 높이를 상기 제1 오목부의 저면의 높이보다도 높게 형성하는 것을 특징으로 한다.
본 발명의 격벽 구조체의 형성 방법에 의하면, 제2 오목부의 저면의 높이가 상기 제1 오목부의 저면의 높이보다도 높게 설치되어 있다. 그 때문에, 제2 오목부에 배치되는 기능액은 제1 오목부에 배치되는 기능액에 비해서 밑바닥이 올려진 영역에 배치된다. 따라서, 제1 오목부에 형성되는 제1 패턴의 높이와 제2 오목부의 패턴의 높이를 같게 할 수 있다. 이에 따라, 제1 오목부의 패턴 및 제2 오목부의 제1 패턴 상면의 패턴의 막 두께차에 의한 단차를 회피하고, 제1 패턴, 제2 패턴 및 격벽 상면에 평탄 영역을 형성할 수 있다. 이 결과, 평탄 영역 위에 소정 패턴을 더 적층하는 경우에도, 단차에 기인하는 패턴의 단락, 단선 등을 방지할 수 있다.
또한 본 발명은, 기판 위에 복수의 패턴에 대응하여 형성된 오목부를 갖는 격벽 구조체를 형성하는 방법으로서, 상기 기판 위에 격벽재를 도포하는 공정과, 상기 격벽위에 레지스트를 도포하는 공정과, 상기 레지스트를 소정 형상으로 패터닝하는 공정과, 상기 레지스트를 마스크로 하여 상기 격벽을 소정 패턴으로 에칭함으로써, 제1 패턴에 대응하여 형성된 제1 오목부를 갖는 격벽과 함께, 상기 제1 패턴과 접속하고, 또한 상기 제1 패턴보다도 좁은 제2 패턴에 대응하여 형성된 제2 오목부를 갖는 격벽을 형성하는 공정을 갖고, 상기 격벽 형성 공정에서, 상기 제2 오목부의 저면의 높이를 상기 제1 오목부의 저면의 높이보다도 높게 형성하는 것을 특징으로 한다.
이 격벽 구조체의 형성 방법은, 격벽재가 감광성 재료에 의해 형성되지 않는 경우이지만, 이 형성 방법에서도 상기 격벽 구조체의 형성 방법으로 같은 작용 효과를 나타낼 수 있다.
또한 본 발명은, 상기 기판 위에 도포된 상기 격벽재의 표면만을 발액 처리하는 것도 바람직하다.
이 구성에 의하면, 기능재를 제1 오목부 및 제2 오목부에 배치했을 때에, 기능재가 제1 오목부 및 제2 오목부의 상면에 배치된 경우, 격벽의 상면은 발액 처리되어 있기 때문에, 이러한 영역에서는 기능액과의 접촉각을 작게 할 수 있다. 따라서, 격벽의 상면에 배치된 기능액은 튕겨지고, 이 튕겨진 기능재는 제1 오목부 및 제2 오목부에 유입된다. 이에 따라, 격벽의 상면에 기능재가 부착되는 것을 회피할 수 있어, 이 기능재의 잔류물에 기인해서 발생하는 평탄 영역 위의 패턴의 단 락, 단선 등을 방지할 수 있다.
또한 본 발명은, 상기 제2 오목부를 하프톤(halftone) 노광에 의해 형성하는 것도 바람직하다.
이 구성에 의하면, 하프톤 노광에 의해, 포토마스크를 투과하는 노광 광을 제어할 수 있다. 즉, 상기 포토마스크의 개구부의 일부에 슬릿 등의 회절 패턴 등을 설치함으로써, 이 포토마스크 영역에서는 노광 광의 투과율을 감소시켜, 격벽에 노광 광을 조사시킬 수 있다. 이에 따라, 제2 오목부의 저면에 소정의 막 두께를 남겨서 노광, 현상할 수 있다. 이 결과, 제2 오목부의 저면을 제1 오목부의 저면의 높이보다도 높게 형성할 수 있어 단차에 기인하는 패턴의 단락, 단선 등을 방지할 수 있다.
또한 본 발명은, 상기 제1 오목부의 상기 제1 패턴 형성측의 표면을 발액 처리하고, 상기 제2 오목부의 상기 제2 패턴 형성측의 표면을 친액 처리하는 것도 바람직하다.
제1 오목부의 제1 패턴 형성측의 표면은 발액 처리되어 있기 때문에 격벽재와의 접촉각이 높아, 이러한 영역에 배치되는 기능액은 확장 습윤되기 어렵다. 한편, 제2 오목부의 제1 패턴 형성측의 표면은 친액 처리되어 있기 때문에 격벽재와의 접촉각이 낮아, 이러한 영역에 배치되는 기능액은 확장 습윤되기 쉽다. 따라서, 기능액을 제1 오목부에 배치한 경우, 기능액은 친액 처리가 실시된 접촉각이 작은 제2 오목부에 유입되기 쉽다. 이에 따라, 제2 오목부에 대한 모세관 현상에 의한 기능액의 유입을 촉진하고, 제1 오목부에 형성되는 패턴의 막 두께와 제2 오 목부에 형성되는 패턴의 막 두께를 같게 할 수 있어, 단차에 기인하는 패턴의 단락, 단선 등을 방지할 수 있다.
또한 본 발명은, 상기 격벽 구조체와, 상기 격벽 구조체의 제1 오목부 및 제2 오목부의 내부에 배치된 패턴을 구비하는 디바이스이다.
본 발명의 디바이스에 의하면, 제2 오목부의 저면의 높이가 상기 제1 오목부의 저면의 높이보다도 높게 설치되어 있다. 그 때문에, 제2 오목부에 배치되는 기능액은 제1 오목부에 배치되는 기능액에 비해서 밑바닥이 올려진 영역에 배치된다. 따라서, 제1 오목부에 형성되는 제1 패턴의 높이와 제2 오목부의 패턴의 높이를 같게 할 수 있다. 이에 따라, 제1 오목부의 패턴 및 제2 오목부의 제1 패턴 상면의 패턴의 막 두께차에 의한 단차를 회피하야, 제1 패턴, 제2 패턴 및 격벽 상면에 평탄 영역을 형성할 수 있다. 이 결과, 평탄 영역 위에 소정 패턴을 더 적층하는 경우에도, 단차에 기인하는 패턴의 단락, 단선 등을 방지할 수 있다.
또한 본 발명의 디바이스는, 상기 제1 패턴이 게이트 배선이며, 상기 제2 패턴이 게이트 전극인 것도 바람직하다.
상술한 뱅크 구조체를 사용함으로써, 게이트 배선과 게이트 전극의 높이를 같게 할 수 있다. 이에 따라, 게이트 배선, 게이트 전극 및 격벽 상면에 평탄 영역을 형성할 수 있어, 이 상면에 형성되는 배선 등의 단락, 단선 등을 방지할 수 있다.
또한 본 발명의 디바이스는, 상기 제1 패턴이 소스 배선이며, 상기 제2 패턴이 소스 전극인 것도 바람직하다.
상술한 뱅크 구조체를 사용함으로써, 소스 배선과 소스 전극의 높이를 같게 할 수 있다. 이에 따라, 소스 배선, 소스 전극 및 격벽 상면에 평탄 영역을 형성할 수 있어, 이 상면에 형성되는 배선 등의 단락, 단선 등을 방지할 수 있다.
또한 본 발명은, 상기 디바이스를 구비하는 전기 광학 장치이다. 또한, 본 발명은, 상기 전기 광학 장치를 구비하는 전자 기기이다.
이들 발명에 의하면, 고밀도의 디바이스를 갖기 때문에, 품질이나 성능의 향상을 도모한 전기 광학 장치 및 전자 기기를 실현할 수 있다.
여기서, 본 발명에 있어서, 전기 광학 장치란, 전계에 의해 물질의 굴절율이 변화되어 광의 투과율을 변화시키는 전기광학효과를 갖는 것 외에, 전기 에너지를 광학 에너지로 변환하는 것 등도 포함해서 총칭하고 있다. 구체적으로는, 전기 광학 물질로서 액정을 사용하는 액정 표시 장치, 전기 광학 물질로서 유기EL(Electro-Luminescence)을 사용하는 유기 EL 장치, 무기 EL을 사용하는 무기 EL 장치, 전기 광학 물질로서 플라즈마용 가스를 사용하는 플라즈마 디스플레이 장치등이 있다. 또한, 전기 영동 디스플레이 장치(EPD: Electrophoretic Display), 필드 이미션 디스플레이 장치(FED: 전계 방출 표시 장치: Field Emission Display) 등이 있다.
[제1 실시예]
이하, 본 발명의 최선의 한 실시예에 대해서 도면을 참조해서 설명한다. 또한, 이하에 설명하는 실시예는 본 발명의 일부 형태를 나타내는 것이며, 본 발명을 한정하는 것이 아니다. 또한, 이하의 설명에 사용하는 각 도면에서는, 각 층이나 각 부재를 도면 상에서 인식가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 적절하게 변경하고 있다.
<액적 토출 장치>
우선, 본 실시예에서, 뱅크를 형성하기 위한 액적 토출 장치에 대해서 도 1을 참조해서 설명한다.
도 1은 본 발명의 패턴 형성 방법에 사용할 수 있는 장치의 일례로서, 액적 토출법에 의해 기판 위에 액체 재료를 배치하는 액적 토출 장치(잉크젯 장치)(IJ)의 개략적인 구성을 나타내는 사시도이다.
액적 토출 장치(IJ)는, 액적 토출 헤드(1)와, X축 방향 구동축(4)과, Y축 방향 가이드 축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(基臺)(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 잉크(액체 재료)가 설치되는 기판(P)을 지지하는 것이며, 기판(P)을 기준 위치에 고정하는 도시 생략의 고정 기구를 구비하고 있다.
액적 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 Y축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(1)의 하면에 Y축 방향에 나란히 일정한 간격으로 설치되어 있다. 액적 토출 헤드(1)의 토출 노즐로부터는 스테이지(7)에 지지되어 있는 기판(P)에 대하여 상술한 도전성 미립자를 포함하는 잉크가 토출된다.
X축 방향 구동축(4)에는, X축 방향 구동 모터(2)가 접속되어 있다. X축 방 향 구동 모터(2)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(1)는 X축 방향으로 이동한다.
Y축 방향 가이드 축(5)은 기대(9)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어 장치(CONT)는 액적 토출 헤드(1)에 액적의 토출 제어용 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액적 토출 헤드(1)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(1)를 클리닝하는 것이다. 클리닝 기구(8)에는, 도시하지 않은 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드 축(5)에 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는, 여기서는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 위에 도포된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(1)와 기판(P)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기서, 이하의 설 명에서, X축 방향을 주사 방향, X축 방향과 직교하는 Y축 방향을 비주사 방향이라고 한다. 따라서, 액적 토출 헤드(1)의 토출 노즐은 비주사 방향인 Y축 방향에 일정한 간격으로 나란히 설치되어 있다. 또한, 도 1에서는, 액적 토출 헤드(1)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(1)의 각도를 조정하여, 기판(P)의 진행 방향에 대하여 교차시키도록 해도 좋다. 이렇게 하면, 액적 토출 헤드(1)의 각도를 조정함으로써 노즐 간의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절할 수 있도록 해도 된다.
도 2는 피에조 방식에 의한 기능액(L)의 토출 원리를 설명하기 위한 도면이다.
도 2에서, 기능액(L)을 수용하는 액체실(21)에 인접해서 피에조 소자(22)가 설치되어 있다.
액체실(21)에는, 기능액(L)을 수용하는 재료 탱크를 포함하는 기능액 공급계(23)를 통해서 기능액(L)이 공급된다.
피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 통해서 피에조 소자(22)에 전압을 인가하여, 피에조 소자(22)을 변형시킴으로써, 액체실(21)이 변형되어, 노즐(25)로부터 기능액(L)이 토출된다. 이 경우, 인가 전압 값을 변화시킴으로써, 피에조 소자(22)의 왜곡량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(22)의 왜곡 속도가 제어된다.
또한, 기능액(L)의 토출 원리로서는, 상술한 압전체 소자인 피에조 소자를 이용하여 잉크를 토출시키는 피에조 방식 이외에도, 기능액(L)을 가열하여 발생한 기포(버블)에 의해 기능액(L)을 토출시키는 버블 방식 등, 공지의 여러가지 기술을 적용할 수 있다. 이 중, 상술한 피에조 방식에서는, 기능액(L)에 열을 가하지 않기 때문에 , 재료의 조성 등에 영향을 주지 않는다는 이점을 갖는다.
여기서, 기능액(L)은 도전성 미립자를 분산매에 분산시킨 분산액이나 유기은화합물이나 산화은 나노 입자를 용매(분산매)에 분산한 용액으로 이루어지는 것이다.
도전성 미립자로서는, 예를 들면 금, 은, 동, 파라듐,및 니켈 중 어느 하나를 함유하는 금속 미립자 외에, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등을 사용할 수 있다.
이들 도전성 미립자는 분산성을 향상시키기 위해서 표면에 유기물 등을 코팅해서 사용할 수도 있다. 도전성 미립자의 표면에 코팅하는 코팅재로서는, 예를 들면 크실렌, 톨루엔 등의 유기 용제나 구연산 등을 들 수 있다.
도전성 미립자의 입경은 1㎚ 이상 0.1㎛ 이하인 것이 바람직하다. 0.1㎛보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1㎚보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커져서, 얻어지는 막중의 유기물의 비율이 과다하게 된다.
분산매로서는, 상기 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특히 한정되지 않는다. 예를 들면, 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜덴, 테트라히드로나프탈렌, 데카히드로나프 탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌 카보네이트, γ-부틸로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법(잉크젯법)에의 적용이 용이한 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 액적 토출법으로 액체를 토출할 때, 표면 장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 흡습성이 증대하기 때문에 비행 휨이 생기기 쉽고, 0.07N/m을 초과하면 노즐 선단에서의 메니스커스의 형상이 안정하지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤란해진다. 표면 장력을 조정하기 위해서, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면 장력 조절제를 미량 첨가하면 된다. 비이온계 표면 장력 조절제는 액체의 기판에의 흡습성을 향상시켜, 막의 레벨링성을 개량하야, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는 필요에 따라, 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함해도 된다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 액적 토출법을 이용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작을 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50mPa·s보다 큰 경우에는 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란해진다.
<뱅크 구조체>
다음에 본 실시예에서의 기능액(잉크)을 배치하는 뱅크 구조체에 대해서 도 3의 (a)∼(c)을 참조해서 설명한다.
도 3의 (a)는 뱅크 구조체의 개관 구성을 나타내는 평면도이다. 도 3의 (b)는 도 3의 (a)의 A-A'선에 따른 뱅크 구조체의 단면도이다. 도 3의 (c)은, 도 3 (a)의 B-B‘선에 따른 뱅크 구조체의 단면도이다.
도 3의 (a)에 나타낸 바와 같이, 본 실시예에서의 뱅크 구조체는 기판(48) 위에 형성된 뱅크(34)와, 소정의 배선 패턴에 대응하여 뱅크(34)에 형성된 홈부에 의하여 구성되어 있다.
또한, 뱅크(34)에 소정의 배선 패턴에 대응하여 형성된 홈부는 제1 홈부(55)와 제2 홈부(56)로 구성되어 있다.
제1 홈부(55)(제1 오목부)는 도 1의 (a) 중, X축 방향에 연장해서 형성되고, 제1 폭(H1) 및 제2 폭(H2)을 갖고 있다.
제1 홈부(55)의 제1 폭(H1)은, 후술하는 바와 같이 제2 홈부(56)(제2 오목부)에 기능액을 모세관 현상에 의해 유입시키기 위해서, 제2 홈부(56)와 접속되는 부분에 대응한 영역에 형성되고, 기능액(L)이 배치되기 쉽도록 폭이 넓은 배선 패턴으로 되어 있다. 즉, 제1 홈부(55)의 폭(H1)은 상술한 액적 토출 장치(IJ)로부터 토출되는 기능액(L)의 비상 지름보다도 크게 되는 배선 패턴 폭으로 형성되어 있다. 또한, 제1 홈부(55)의 폭(H2)은 모세관 현상에 의해 제1 홈부(55)의 폭(H1) 영역에 배치되는 기능액(L)을 유입시키기 위해서, 제1 홈부(55)의 폭(H1)보다도 좁아지도록 형성되어 있다.
한편, 제2 홈부(56)는 제1 홈부(55)의 폭(H1)을 갖는 영역에 대하여 대략 수직하게 접속되고, 도 1의 (a)중, Y축 방향으로 연장해서 형성되어 있다. 또한, 제2 홈부(56)는 제3 폭(H3)을 갖고 있고, 이 제2 홈부(56)의 폭(H3)은 상기 제1 홈부(55)의 폭(H1)보다도 좁고, 또한 제1 홈부(55)의 폭(H2)과 대략 같은 폭으로 형성되어 있다.
이와 같이, 제2 홈부(56)의 폭(H3)이 제1 홈부(55)의 제1 폭(H1)보다도 좁게 형성됨으로써, 제1 홈부(55)의 폭(H1) 영역에 배치되는 기능액(L)을 모세관 현상에 의해 제2 홈부(56)에 유입시킬 수 있도록 되어 있다.
다음에, 본 실시예의 뱅크 구조체의 홈부의 단면 구조에 대해서 도 3의 (b), (c)를 참조해서 설명한다.
도 3의 (b), (c)에 나타낸 바와 같이, 제2 홈부(56)의 저면에는, 제2 홈부(56)의 저면 전체를 밑바닥을 올리기 위한 밑바닥 상승부(56a)가 형성되고, 이 밑바닥 상승부(56a)는 소정의 두께(H4)를 갖고 있다. 이에 따라, 제2 홈부(56)와 제1 홈부(55)의 경계에는, 제2 홈부(56)의 밑바닥 상승부(56a)에 의한 단차가 형성되 어 있다. 이와 같이, 본 실시예에서는, 제2 홈부(56)의 저면에 소정의 두께(H4)를 갖는 밑바닥 상승부(56a)를 형성함으로써, 제2 홈부(56)의 저면이 제1 저면보다도 높아지도록 설정되어 있다.
또한, 본 실시예에서, 제2 홈부(56)의 저면의 밑바닥 상승부(56a)는 제2 홈부(56)의 저면 전체에 형성하고 있지만, 제2 홈부(56)의 저면의 일부에 형성하고, 이 저면의 일부를 제1 홈부(55)의 저면보다도 높게 형성하는 것도 바람직하다.
본 실시예에 의하면, 제2 홈부(56)의 저면의 높이가 제1 홈부(55)의 저면의 높이보다도 높게 설치되어 있기 때문에, 제2 홈부(56)에 배치되는 기능액(L)은 제1 홈부(55)에 배치되는 기능액(L)에 비해서 밑바닥이 올려진 영역에 배치되게 된다. 따라서, 제2 홈부(56)의 저면은 밑바닥이 올려져 있기 때문에, 제1 홈부(55)에 형성되는 배선 패턴의 높이와 제2 홈부(56)에 형성되는 배선 패턴의 높이를 같게 할 수 있다. 이에 따라, 제2 홈부(56)에 형성되는 배선 패턴과 제1 홈부(55)에 형성되는 배선 패턴의 막 두께차에 의한 단차를 회피할 수 있어, 배선 패턴 및 뱅크 위에 평탄 영역을 형성할 수 있다. 이 결과, 배선 패턴을 포함하는 뱅크(34) 위에 형성되는 배선 패턴의 단락, 단선 등을 방지할 수 있다.
<뱅크 구조체 및 패턴의 형성 방법>
도 4는 뱅크 구조체 및 패턴의 형성 방법을 공정순으로 나타낸 단면도이다. 도 4 중, 좌측에 도시하는 공정은 도 3의 C-C'선에 따른 제1 홈부(55)에 배선 패턴(40)을 형성하는 공정을 나타낸 단면도이다(이하, 제1 영역). 마찬가지로, 도 4의 (a) 중, 중앙에 도시하는 공정은 도 3의 A-A'선에 따른 제2 홈부(56)에 배선 패턴 (41)을 형성하는 공정을 나타낸 단면도이다(이하, 제2 영역). 도 4 중, 우측에 도시하는 공정은 도 3의 B-B'선에 따른 제1 홈부(55) 및 제2 홈부(56)에 배선 패턴(40, 41)을 형성하는 공정을 나타낸 단면도이다. 도 5의 (a), (b)는 배선 패턴의 형성 방법을 나타내는 단면도이다.
(뱅크재도포 공정)
우선, 도 4의 (a)에 나타낸 바와 같이, 스핀 코팅 등에 의해 기판(48)의 전면에 뱅크재(34)를 도포한다. 기판(48)으로서는, 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등의 각종 재료를 사용할 수 있다. 또한, 본 실시예에서는, 뱅크재(34)에는 감광성 아크릴 수지나 폴리이미드 등으로 이루어지는 절연 재료 및/또는 친액성 재료를 함유하는 것을 사용하고 있다. 이에 따라, 뱅크(34)가 레지스트의 기능을 겸비하기 때문에, 포토레지스트 도포 공정을 생략할 수 있다. 또한, 뱅크(34)에 제1 홈부(55) 및 제2 홈부(56)를 형성한 경우, 이들 홈부의 내측 표면을 미리 친액성으로 할 수 있다. 또한, 이 기판(48)의 표면에 반도체막, 금속막, 유전체막, 유기막 등의 하지층을 형성하는 것도 바람직하다. 또한, 상기 뱅크재(34)의 도포 방법으로서, 스프레이 코트, 롤 코트, 다이 코팅, 딥 코팅 등의 각종 방법을 적용하는 것이 가능하다.
(발액화 처리 공정)
다음에, 기판(48)의 전면에 도포한 뱅크재(34)의 표면을, CF4, SF5, CHF3 등의 불소함유 가스를 처리 가스로 한 플라즈마 처리를 행한다. 이 플라즈마 처리에 의해 뱅크재(34)의 표면을 발액성으로 한다. 발액화 처리법으로서는, 예를 들면 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라즈마 처리법(CF4 플라즈마 처리법)을 채용할 수 있다. CF4 플라즈마 처리의 조건은, 예를 들면 플라즈마 파워가 50∼1000W, 4불화 메탄 가스 유량이 50∼100ml/min, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5∼1020mm/sec, 기체 온도가 70∼90℃로 된다. 또한, 상기 처리 가스로서는, 테트라플루오로메탄(4불화 탄소)에 한하지 않고, 다른 탄화불소계의 가스를 사용할 수도 있다. 또한, 상기 발액화 처리는 후술하는 뱅크재(34)에 소정 패턴의 홈부를 형성한 후에 행하는 것도 바람직하다.
또한, 예를 들면 플루오로알킬실란(FAS)을 사용함으로써, 막의 표면에 플루오르알킬기가 위치하도록 각 화합물이 배향되는 자기 조직화막을 형성해도 된다. 이 경우도 뱅크재의 표면에 균일한 발액성이 부여된다.
자기 조직화막을 형성하는 화합물로서는, 헵타데카플루오로-1,1,2,2테트라히드로데실트리에톡시실란, 헵타데카플루오로-1,1,2,2테트라히드로데실트리메톡시실란, 헵타데카플루오로-1,1,2,2테트라히드로데실트리클로로실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리에톡시실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리메톡시실란, 트리데카플루오로-1,1,2,2테트라히드로옥틸트리클로로실란, 트리플루오로프로필트리메톡시실란 등의 플루오로알킬실란(이하 「FAS」라고 한다)을 예시할 수 있다. 이들 화합물은 단독으로 사용해도 되고, 2종 이상을 조합시켜서 사용할 수도 있다. 또한, FAS를 사용함으로써, 기판(P)과의 밀착성과 양호한 발액 성을 얻을 수 있다.
유기분자막 등으로 이루어지는 자기 조직화막은 상기한 원료 화합물과 기판을 동일한 밀폐 용기 중에 넣어 두고, 실온에서 2∼3일 정도 동안 방치함으로써 기판 위에 형성된다. 이들은 기상(氣相)으로부터의 형성법이지만, 액상(液相)으로부터도 자기 조직화막을 형성할 수 있다. 예를 들면, 원료 화합물을 포함하는 용액중에 기판을 침적하고, 세정, 건조함으로써 기판(P) 위에 자기 조직화막이 형성된다.
또한, 상기 발액화 처리는 후술하는 뱅크재(34)에 소정 패턴의 홈부를 형성한 후에, 마이크로 컨택트 프린팅법으로 행할 수도 있다.
이와 같이, 뱅크재(34)의 상면은 발액 처리가 실시되어 있기 때문에, 뱅크재(34)의 상면에 배치되는 기능액(L)을 튕길 수 있고, 상면에 형성되는 배선 패턴의 단락, 단선 등을 방지할 수 있도록 되고 있다.
다음에, 도 4의 (b)에 나타낸 바와 같이, 포토마스크에 하프톤 마스크를 사용한 포토리소그래피 처리에 의해, 기판(48) 전면에 도포한 뱅크재(34)에 제1 홈부(55) 및 제2 홈부(56)를 형성한다. 여기서, 하프톤 마스크란, 노광 장치로부터 조사되는 노광 광을 차단하는 부분과, 노광 광을 완전하게 투과시키는 부분과, 노광 광을 부분적으로 투과시키는 부분을 갖은 포토마스크이다. 이 포토마스크의 부분적으로 노광 광을 투과시키는 포토마스크 영역에는, 슬릿으로 이루어지는 회절 격자 등의 패턴이 설치되어, 노광 광의 투과하는 광 강도를 제어할 수 있도록 되어 있다. 또한, 이하의 포토리소그래피 처리에서 현상 처리에 사용되고 있는 광화학 반응으로서는 포지티브형 레지스트를 전제로 하고 있다.
우선, 도 4의 (b)에 나타낸 바와 같이, 제1 홈부(55)에 대응하는 뱅크(34)에서는, 상기 하프톤 마스크의 완전하게 노광 광을 투과시키는 포토마스크 영역을 대응시켜서 노광한다. 이에 따라, 노광 광을 완전하게 투과시켜서 제1 홈부(55)에 대응하는 제1 영역(뱅크재)에 조사할 수 있다. 동시에, 제2 홈부(56)에 대응하는 뱅크(34)에서는, 도 4의 (b)에 나타낸 바와 같이, 상기 하프톤 마스크의 부분적으로 노광 광을 투과시키는 포토마스크 영역을 대응시켜서 노광한다. 이에 따라, 제2 홈부(56)에 대응하는 제2 영역(뱅크재)에 조사하는 노광 광을 억제할 수 있어, 현상에 의한 뱅크재(34)의 용해도를 적게 할 수 있도록 되어 있다.
또한, 그 밖의 제1 홈부(55) 및 제2 홈부(56) 이외의 뱅크(34)영역에 대하여는, 상기 하프톤 마스크의 노광 광을 차단시키는 포토마스크 영역을 대응시켜서 노광한다. 이에 따라, 상기 영역에는 노광 광이 조사되지 않아, 현상 처리 시에는 뱅크(34)가 용해되지 않도록 되어 있다.
계속해서, 상기 마스크 패턴에 기초하여 현상 처리를 행하고, 도 4의 (b)에 나타낸 바와 같은 제1 홈부(55), 제2 홈부(56)를 형성한다. 여기서, 제2 홈부(56)의 저면에는, 도 4의 (b)에 나타낸 바와 같이, 막 두께(H4)를 갖는 밑바닥 상승부(56a)가 형성되어, 제1 홈부(55)의 저면보다도 높아지도록 형성되어 있다. 한편, 제1 홈부(55)의 저면은 제2 홈부(56)와는 달리 소정의 막 두께를 갖고 있지 않고, 하층에 형성되는 기판(48)의 표면이 노출한 상태로 되어 있다.
이상에서 설명한 바와 같은 하프톤 노광을 행함으로써, 도 4의 (b)에 나타낸 바와 같이, 제2 홈부(56)의 저면에 막 두께(H4)를 갖는 밑바닥 상승부(56a)를 형성하여, 제2 홈부(56)의 저면을 제1 홈부(55)의 저면보다도 높게 형성한다. 이 때, 제1 홈부(55) 및 제2 홈부(56)는 상술한 바와 같이, 뱅크(34)에 친액성 재료를 사용하고 있기 때문에 친액성을 갖는다. 또한, 뱅크(34)의 상면은 상술한 바와 같이, 발액 처리가 실시되어 있기 때문에 발액성을 갖는다.
(잔류물 처리 공정)
다음에, 제1 홈부(55) 및 제2 홈부(56)가 형성된 뱅크 형성 시의 레지스트(유기물) 잔류물을 제거하기 위해서, 기판(48)에 대하여 잔류물 처리를 실시한다.
잔류물 처리는 HF 등에 의한 라이트(light) 에칭 등의 각종 방법을 채용할 수 있다.
(기능액 배치 공정)
다음에, 도 4의 (c), 도 5의 (a)에 나타낸 바와 같이, 액적 토출 장치(IJ)에 의해 제1 홈부(55)에 배선 패턴 형성 재료인 기능액(L)을 배치한다. 또한, 본 실시예에서, 제2 영역의 제2 홈부(56)는 미세 배선 패턴이기 때문, 뱅크재(34)에 형성되는 제2 홈부(56)의 폭(H3)이 좁아, 액적 토출 장치(IJ)에서는 기능액(L)을 직접 배치하는 것은 곤란하다. 따라서, 제2 홈부(56)에의 기능액(L)의 배치는 상기한 바와 같이, 제1 홈부(55)에 배치한 기능액(L)을 모세관 현상에 의해 제2 홈부(56)에 유입시키는 방법에 의해 행한다.
액적 토출 장치(IJ)에 의해 제1 홈부(55)에 배치된 기능액(L)은 도 4의 (c), 도 5의 (a)에 나타낸 바와 같이, 제1 홈부(55) 내부에서 확장 습윤된다. 여기서, 기능액(L)의 일부는 제1 홈부(55)의 제2 홈부(56)와 접속되는 영역에 배치하는 것이 바람직하다. 이에 따라, 제2 홈부(56)의 기능액 유입구 부근에 기능액(L)을 배치할 수 있고, 모세관 현상을 이용해서 제2 홈부(56)에 기능액(L)을 원활하게 유입시킬 수 있다. 구체적으로는, 도 5의 (b)에 나타낸 바와 같이, 기능액(L)은 제1 홈부(55)의 폭(H1)보다도 좁게 형성된 제1 홈부(55)의 폭(H2) 방향, 및 제2 홈부(56)의 폭(H3) 방향으로 모세관현상에 의해 확장 습윤된다. 이에 따라, 제2 홈부(56)에 직접 기능액(L)을 토출하지 않고, 제2 홈부(56)에 기능액(L)을 유입시켜, 제2 홈부(56)에 기능액(L)을 배치할 수 있도록 되어 있다. 이러한 공정에 의해, 제1 홈부(55)에는 배선 패턴(40)(제1 패턴)이 형성되고, 제2 홈부(56)에는 배선 패턴(41)(제2 패턴)이 형성된다.
(중간 건조 공정)
다음에, 제1 홈부(55) 및 제2 홈부(56)에 기능액(L)을 배치해서 배선 패턴(40, 41)을 형성한 후, 필요에 따라서 건조 처리를 행한다. 이에 따라, 기능액(L)의 분산매를 제거하여, 배선 패턴(40, 41)의 막 두께를 확보할 수 있다. 건조 처리는, 예를 들면 기판(48)을 가열하는 일반적인 핫 플레이트, 전기로, 램프 어닐링, 그 외의 각종 방법에 의해 행하는 것이 가능하다. 여기서, 램프 어닐링에 사용하는 광의 광원으로서는, 특히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W 이상 5000W 이하의 범위의 것을 사용할 수 있지만, 본 실시예에서 는 100W 이상 1000W 이하의 범위에서 충분하다.
(소성 공정)
다음에, 기능액(L)의 도전성 재료가 예를 들면 유기은 화합물인 경우, 도전성을 얻기 위해서, 열처리를 행하고, 유기은 화합물의 유기분을 제거하여 은 입자를 잔류시킬 필요가 있다. 그 때문에, 기능액(L)을 배치한 후의 기판에는 열처리 및/또는 광 처리를 실시하는 것이 바람직하다. 열처리 및/또는 광 처리는 보통 대기 중에서 행하여지지만, 필요에 따라 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리 및/또는 광 처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자나 유기은 화합물의 분산성이나 산화성 등의 열적 거동(擧動), 코팅제의 유무나 양, 기재(基材)의 내열 온도 등을 고려해서 적절하게 결정된다. 예를 들면 유기은 화합물의 유기분을 제거하려면, 약 200℃로 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용할 경우에는, 실온 이상 100℃ 이하로 행하는 것이 바람직하다.
이상의 공정에 의해 기능액(L)의 은 입자를 잔류시켜서, 도전성 막으로 변환됨으로써 도 4의 (d)에 나타낸 바와 같이, 연속한 막으로서의 도전성 패턴, 즉 배선 패턴(40, 41)을 형성할 수 있다.
종래에는, 미세 배선인 배선 패턴(41)을 모세관 현상에 의해 형성할 경우, 모세관 현상에 의해 형성한 배선 패턴(41)은 다른 배선 패턴(40)과 비교하여 막 두께가 얇아져버렸다. 이에 대하여, 본 실시예 에 의하면, 도 4의 (d)에 나타낸 바와 같이, 제2 홈부(56)의 저면에 소정의 두께(H4)를 갖는 밑바닥 상승부(56a)를 형 성한다. 그 때문에, 제2 홈부(56)에 배치되는 기능액(L)은 제1 홈부(55)에 배치되는 기능액(L)에 비해서 밑바닥이 올려진 영역에 배치된다. 따라서, 제1 홈부(55)에 형성되는 배선 패턴(40)의 높이와 제2 홈부(56)의 배선 패턴(41)의 높이를 같게 할 수 있다. 이에 따라, 제1 홈부(55)에 형성되는 배선 패턴(40) 및 제2 홈부(56)에 형성되는 배선 패턴(41)의 상면에 평탄 영역을 형성할 수 있어, 배선 패턴의 단락, 단선 등을 방지할 수 있다.
다음에, 상술한 본 실시예의 뱅크 구조를 이용해서 형성한 화소 및 화소의 형성 방법에 대해서 도 6∼도 8을 참조해서 설명한다.
<화소의 구조>
도 6은 본 실시예의 화소의 구조를 나타낸 도면이다.
도 6에 나타낸 바와 같이, 화소는 기판(48) 위에, 게이트 배선(40)(제1 패턴)과, 이 게이트 배선(40)로부터 연장해서 형성되는 게이트 전극(41)(제2 패턴)과, 소스 배선(42)(제1 패턴)과, 이 소스 배선(42)으로부터 연장해서 형성되는 소스 전극(43)(제2 패턴)과, 드레인 전극(44)과, 드레인 전극(44)에 전기적으로 접속되는 화소 전극(45)을 구비하고 있다. 게이트 배선(40)은 X축 방향으로 연장해서 형성되고, 소스 배선(42)은 게이트 배선(40)과 교차해서 Y축 방향으로 연장해서 형성되어 있다. 그리고, 게이트 배선(40)과 소스 배선(42)의 교차점의 근방에는 스위칭 소자인 TFT가 형성되어 있다. 이 TFT가 온 상태로 됨으로써, TFT에 접속되는 화소 전극(45)에 구동 전류가 공급되도록 되어 있다.
여기서, 도 6에 나타낸 바와 같이, 게이트 전극(41)의 폭(H3)은 게이트 배선 (40)의 폭(H1)보다도 좁게 형성되어 있다. 예를 들면, 게이트 전극(41)의 폭(H3)은 10㎛이며, 게이트 배선(40)의 폭(H1)은 20㎛이다. 또한, 소스 전극(43)의 폭(H5)은 소스 배선(42)의 폭(H6)보다도 좁게 형성되어 있다. 예를 들면, 소스 전극(43)의 폭(H5)은 10㎛이며, 소스 배선(42)의 폭(H6)은 20㎛이다. 이렇게 형성함으로써, 기능액(L)을 직접 토출할 수 없는 미세 패턴(게이트 전극(41), 소스 전극(43))이더라도, 모세관 현상을 이용함으로써 기능액(L)을 미세 패턴에 유입시킬 수 있다.
<화소의 형성 방법>
도 7의 (a)∼ (e)는 본 실시예의 화소의 형성 공정을 나타낸 단면도이다.
본 실시예에서는, 상술한 뱅크 구조체 및 패턴의 형성 방법을 이용하여, 보텀 게이트 TFT(30)의 게이트 전극, 소스 전극, 드레인 전극 등을 형성한다. 또한, 이하의 설명에서는, 상술한 도 4의 (a)∼ (d) 및 도 5 (a), (b)에 나타내는 패턴 형성 공정과 같은 공정을 거치기 때문에, 이러한 공정에 관한 설명은 생략한다. 또한, 상기 공정에서 형성한 패턴(41)은 이하에 설명하는 화소의 형성 방법에서는 게이트 전극으로서 설명한다.
또한, 상기 실시예에 나타내는 구성 요소와 공통인 구성 요소에 관해서는 동일한 부호를 붙인다.
도 7의 (a)에 나타낸 바와 같이, 도 4의 (a)∼ (d)에 나타내는 공정에 의해 형성된 배선 패턴을 포함하는 뱅크 평탄면 위에, 플라즈마 CVD법 등에 의해 게이트 절연막(39)을 성막한다. 여기서, 게이트 절연막(39)은 질화 실리콘으로 이루어진 다. 다음에, 게이트 절연막(39) 위에 활성층을 성막한다. 계속해서, 포토리소그래피 처리 및 에칭 처리에 의해, 도 7의 (a)에 나타낸 바와 같이 소정 형상으로 패터닝하여 아모르포스(amorphous) 실리콘막(46)을 형성한다.
다음에, 아모르포스 실리콘막(46) 위에 컨택트층(47)을 성막한다. 계속해서, 포토리소그래피 처리 및 에칭 처리에 의해, 도 7의 (a)에 나타낸 바와 같이 소정 형상으로 패터닝한다. 또한, 컨택트층(47)은 n+형 실리콘막을 원료 가스나 플라즈마 조건을 변화시킴으로써 형성한다.
다음에, 도 7의 (b)에 나타낸 바와 같이, 스핀 코팅법 등에 의해 컨택트층(47) 위를 포함하는 전면에 뱅크재를 도포한다. 여기서, 뱅크재는 투명 재료인 폴리메틸실라잔에 의해 형성되고, 또한 감광성 재료 및/또는 친액성 재료를 함유하고 있다. 계속해서, 이 도포한 뱅크재의 상면에 발액성을 갖게 하기 위해서 CF4 플라즈마 처리 등(불소 성분을 갖는 가스를 사용한 플라즈마 처리)을 실시한다. 이상과 같이 해서 발액화된 뱅크재의 기능액(L)에 대한 접촉각으로서는, 40°이상을 확보하는 것이 바람직하다.
다음에, 1화소 피치의 1/20∼1/10로 되는 소스·드레인 전극용 뱅크(34b)를 형성한다. 구체적으로는, 우선, 포토리소그래피 처리에 의해, 게이트 절연막(39)의 상면에 도포한 뱅크재의 소스 전극(43)에 대응하는 위치에 소스 전극용 홈부(43a)를 형성하고, 마찬가지로 드레인 전극(44)에 대응하는 위치에 드레인 전극용 홈부(44a)를 형성한다. 이 때, 상술한 패턴 형성 방법과 마찬가지로, 포토마스크 에 하프톤 마스크를 사용함으로써, 도 7의 (b)에 나타낸 바와 같이 소스 전극용 홈부(43a)의 저면에 소스 전극용 밑바닥 상승부(43b)를 형성한다. 구체적으로는, 포토리소그래피 처리 시에, 소스 전극(43)에 대응하는 영역에는 부분적으로 노광 광을 투과시키는 포토마스크 영역을 대응시켜서 노광, 현상 처리를 행한다. 마찬가지로, 드레인 전극용 홈부(44a)의 저면에 소스 전극용 밑바닥 상승부(44b)를 형성한다.
계속해서, 액적 토출 장치(IJ)에 의해, 소스 배선용 홈부에 기능액(L)을 배치한다(도시 생략). 여기서, 소스 전극용 홈부(43a)의 폭(H5)은 소스 배선용 홈부의 폭(H6)보다도 좁게 형성되어 있다. 그 때문에, 소스 배선용 홈부에 배치한 기능액(L)은 모세관 현상에 의해 소스 전극용 홈부(43a)에 유입된다. 이에 따라, 도 7의 (c)에 나타낸 바와 같이 소스 전극(43)이 형성된다. 마찬가지로, 드레인 전극(44)이 형성된다.
이렇게 해서, 본 실시예의 패턴 형성 방법을 이용함으로써, 소스 배선(42)과 소스 전극(43)을 같은 높이로 형성할 수 있어, 이들 상면을 평탄 영역으로 할 수 있다. 이 결과, 평탄 영역 위에 소정 패턴을 더 적층하는 경우에도, 단차에 기인하는 패턴의 단락, 단선 등을 방지할 수 있다. 또한, 소스·드레인 전극용(34b)의 상면에 발액 처리가 실시되고, 또한 상기 소스 전극용 홈부(43a) 및 드레인 전극용 홈부(44a) 내면이 친액성이기 때문에, 기능액(L)이 홈부로부터 밀려나오지 않아, 미세한 배선 패턴을 형성하는 것이 가능하다.
다음에, 도 7의 (c)에 나타낸 바와 같이, 소스 전극(43) 및 드레인 전극(44) 을 형성한 후, 소스·드레인 전극용 뱅크(34b)를 제거한다.
그리고, 컨택트층(47) 위에 남은 소스 전극(43) 및 드레인 전극(44) 각각을 마스크로 하여, 소스 전극(43) 및 드레인 전극(44) 사이에 형성되어 있는 컨택트층(47)의 N+형 실리콘막을 에칭한다. 이 에칭 처리에 의해, 소스 전극(43) 및 드레인 전극(44) 사이에 형성되어 있는 컨택트층(47)의 N+형 실리콘막이 제거되어, N+형 실리콘막의 하층에 형성되는 아모르포스 실리콘막(46)의 일부가 노출된다. 이렇게 해서, 소스 전극(43)의 하층에는 N+형 실리콘으로 이루어지는 소스 영역(32)이 형성되고, 드레인 전극(44)의 하층에는 N+형 실리콘으로 이루어지는 드레인 영역(33)이 형성된다. 그리고, 이들 소스 영역(32) 및 드레인 영역(33)의 하층에는, 아모르포스 실리콘으로 이루어지는 채널 영역(아모르포스 실리콘막(46))이 형성된다.
이상에서 설명한 공정에 의해, 보텀 게이트형 TFT(30)를 형성한다.
다음에, 도 7의 (d)에 나타낸 바와 같이, 소스 전극(43), 드레인 전극(44), 소스 영역(32), 드레인 영역(33), 및 노출된 실리콘층 위에, 증착법, 스퍼터링법 등에 의해 패시베이션막(38)(보호막)을 성막한다. 계속해서, 포토리소그래피 처리 및 에칭 처리에 의해, 후술하는 화소 전극(45)이 형성되는 게이트 절연막(39) 위의 패시베이션막(38)을 제거한다. 동시에, 화소 전극(45)과 소스 전극(43)을 전기적으로 접속하기 위해서, 드레인 전극(44) 위의 패시베이션막(38)에 컨택트홀(49)을 형성한다.
다음에, 도 7의 (e)에 나타낸 바와 같이, 화소 전극(45)이 형성되는 게이트 절연막(39)을 포함하는 영역에 뱅크재를 도포한다.
여기서, 뱅크재는 상술한 바와 같이, 감광성 재료 및/또는 친액성 재료를 함유하고 있다. 계속해서, 이 뱅크재(화소 전극용 뱅크(34c)) 상면에 플라즈마 처리 등에 의해 발액 처리를 실시한다. 다음에, 포토마스크에 하프톤 마스크를 사용한 포토리소그래피 처리에 의해, 화소 전극(45)이 형성되는 영역에 화소 전극용 홈부를 형성하고, 화소 전극용 뱅크(34c)를 형성한다. 이 때에, 화소 전극용 홈부에는 화소 전극 밑바닥 상승부(34d)를 형성한다.
여기서, 화소 전극 밑바닥 상승부(34d)를 형성하는 이유에 관하여 설명한다.
스위칭 소자인 TFT(30)는 소정의 두께, 예를 들면 3000Å을 갖고 있다. 한편, 화소 전극은 1500∼2000Å의 막 두께 범위에서 형성된다. 따라서, 화소 전극(45)은 TFT(30)에 비해서 박막이다. 그 때문에, TFT(30) 및 이것에 인접해서 형성되는 화소 전극의 상면에 단차가 생기고, 상술한 바와 같이 이들의 상면에 형성되는 배선 등에 단락, 단선 등이 발생해버린다. 그래서, 이 문제를 회피하기 위해서, 본 실시예에서는, 화소 전극(45) 밑바닥 상승용의 화소 전극 밑바닥 상승부(34d)를 형성하고 있다. 이에 따라, TFT(30) 및 화소 전극을 포함하는 상면을 평탄 영역으로 할 수 있어, 평탄 영역 위에 소정 패턴을 더 적층하는 경우에도, 단차에 기인하는 패턴의 단락, 단선 등을 방지할 수 있다. 또한, 상기 화소 전극용 뱅크(34c) 및 화소 전극 밑바닥 상승부(34d)는 투명 재료인 폴리메틸실라잔에 의해 형성되어 있어, 투과율은 90% 이상이다. 따라서, 화소 전극(45)의 하층에 형성되는 화소 전극 밑바닥 상승부(34d)는 백라이트로부터 조사되는 광을 차단하지 않고 광을 투과시킬 수 있다.
다음에, 증착법, 잉크젯법 등에 의해, 상기 화소 전극용 뱅크(34c)에 구획된 영역에 ITO(Indium Tin Oxide)로 이루어지는 화소 전극(45)을 형성한다. 또한, 화소 전극(45)을 상술한 컨택트홀(49)에 충전시킴으로써 화소 전극(45)과 드레인 전극(44)의 전기적 접속이 확보된다. 또한, 본 실시예에서는, 화소 전극용 뱅크(34c)의 상면에 발액 처리를 실시하고, 또한 상기 화소 전극 밑바닥 상승부(34d)의 상면에 친액 처리를 실시한다. 그 때문에, 화소 전극(45)이 화소 전극용 홈부로부터 밀려나오지 않게 형성할 수 있다. 이와 같이, 도 7의 (e)에 나타낸 바와 같이, 화소 전극(45)은 소정의 두께를 갖는 화소 전극 밑바닥 상승부(34d) 위에 형성되기 때문에, TFT와 화소 전극(45)의 높이와 ITO로 이루어지는 화소 전극(45)의 높이를 맞출 수 있어, 화소 전극용 뱅크(34c)와 화소 전극(45) 위에 단차가 없는 평탄 영역을 형성할 수 있다. 이 결과, 평탄 영역 위에 소정 패턴을 더 적층할 수 있고, 단차에 기인하는 패턴의 단락, 단선 등을 방지할 수 있다.
이상에서 설명한 형성 공정에 의해, 도 6에 나타낸 바와 같은 본 실시예의 화소를 형성할 수 있다.
[제2 실시예]
다음에, 본 실시예의 뱅크 구조체 및 패턴의 형성 방법에 대해서 도 8을 참조해서 상세하게 설명한다.
상기 제1 실시예에서는 뱅크재(34)가 감광성 수지로 이루어지는 재료를 사용하여, 직접 뱅크재(34)를 노광, 현상해서 소정 패턴의 홈부를 형성하고 있었다. 이에 대하여, 본 실시예에서는 뱅크재(34)에 감광성 재료를 함유하지 않는 재료를 사용하고 있는 점에서 다르다. 또한, 그 밖의 뱅크 구조 및 패턴의 형성 방법의 기본 구성은 상기 제1 실시예와 동일하므로, 공통인 구성 요소에는 동일한 부호를 붙이고, 상세한 설명은 생략한다.
도 8의 (a)∼ (e)는 도 3의 A-A'선에 따른 뱅크 구조체를 갖는 패턴의 형성 방법을 공정순으로 나타낸 단면도이다.
우선, 도 8의 (a)에 나타낸 바와 같이, 스핀 코팅법에 의해 기판(48)의 전면에 뱅크재(34)를 도포한다. 다음에, 기판(48)의 전면에 도포한 뱅크재(34)의 표면을, CF4, SF5, CHF3 등의 불소 함유 가스를 처리 가스로 한 플라즈마 처리를 행하여, 뱅크재(34)의 표면을 발액성으로 한다.
다음에, 도 8의 (b)에 나타낸 바와 같이, 상기 발액 처리를 실시한 뱅크재(34) 위에 포토레지스트(58)를 도포한다. 계속해서, 포토리소그래피 처리에 의해 뱅크재(34) 위에 도포한 포토레지스트(58)를 소정 패턴으로 패터닝한다. 구체적으로는, 포토마스크에 하프톤 마스크을 이용하여, 후술하는 제2 홈부(56)에 대응하는 영역의 포토레지스트(58)를 노광, 현상 처리한다. 이 결과, 도 8의 (c)에 나타낸 바와 같이, 노광, 현상 처리한 포토레지스트(58)의 제2 홈부(56)에 대응하는 영역에는 소정의 두께(H4)를 갖는 홈부가 형성된다.
다음에, 도 8의 (d)에 나타낸 바와 같이, 상기 노광, 현상 처리한 포토레지스트(58)를 마스크로 하여, 하층에 형성되는 뱅크재(34)를 에칭한다. 에칭 방법으 로서는, 습식 에칭, 건식 에칭 등의 각종 에칭 방법을 적용하는 것이 가능하다. 이 포토레지스트(58)를 마스크로 히여 에칭함으로써, 뱅크(34)에 소정의 막 두께(H4)의 밑바닥 상승부(56a)를 갖는 제2 홈부(56)를 형성한다. 이와 같이, 본 실시예에서는, 제2 홈부(56)의 저면에 소정의 두께(H4)를 갖는 밑바닥 상승부(56a)를 형성함으로써, 제2 홈부(56)의 저면을 제1 저면보다도 높게 형성할 수 있도록 되어 있다.
다음에, 제2 홈부(56)가 형성된 뱅크 형성 시의 레지스트(유기물) 잔류물을 제거하기 위해서, 기판(48)에 대하여 잔류물 처리를 실시한다.
다음에, 도 8의 (e)에 나타낸 바와 같이, 액적 토출 장치(IJ)에 의해 제1 홈부(55)에 기능액(L)을 배치한다(도시 생략). 액적 토출 장치(IJ)에 의해 제1 홈부(55)에 배치된 기능액(L)은 도 8의 (e)에 나타낸 바와 같이, 모세관 현상에 의해 제2 홈부(56)에 기능액(L)이 유입되어, 제2 홈부(56)에 배선 패턴(41)을 형성한다.
이상의 공정에 의해, 도 8의 (e)에 나타낸 바와 같이, 제1 홈부(55)에 배선 패턴(40)(도시 생략), 제2 홈부(56)에 배선 패턴(41)을 형성한다.
본 실시예에 의하면, 상기 제1 실시예와 마찬가지로, 제2 홈부(56)의 저면의 높이가 제1 홈부(55)의 저면의 높이보다도 높게 설치되어 있기 때문에, 제1 홈부(55)에 형성되는 패턴과 제2 홈부(56)에 형성되는 패턴의 패턴 두께를 맞출 수 있다. 이에 따라, 제2 홈부(56)에 형성되는 패턴과 제1 홈부(55)에 형성되는 패턴 및 뱅크의 단차를 회피할 수 있어, 패턴을 포함하는 뱅크 위에 적층되는 패턴의 단락, 단선 등을 방지할 수 있다.
<전기 광학 장치>
다음에, 상기 뱅크 구조를 갖는 패턴 형성 방법에 의해 형성한 화소를 구비하는 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 관하여 설명한다.
도 9는 본 발명에 따른 액정 표시 장치에 대해서, 각 구성 요소와 함께 나타내는 대향 기판측에서 본 평면도이다. 도 10은 도 9의 H-H'선에 따른 단면도이다. 도 11은 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 또한 이하의 설명에 사용한 각도면에서는, 각 층이나 각 부재를 도면 상에서 인식가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 9 및 도 10에서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100)는 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성 밀봉재인 밀봉재(52)에 의해 접착되고, 이 밀봉재(52)에 의해 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다. 밀봉재(52)는 기판면 내의 영역에서 닫혀진 틀 형상으로 형성되어 이루어지고, 액정 주입구를 구비하지 않아, 밀봉재로 밀봉된 흔적이 없는 구성으로 되어 있다.
밀봉재(52)의 형성 영역의 내측의 영역에는, 차광성 재료로 이루어지는 주변구획부(53)가 형성되어 있다. 밀봉재(52)의 외측 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 1 변을 따라 형성되어 있고, 이 1 변에 인접하는 2 변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 남는 1 변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로 (204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1 곳에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 이루기 위한 기판 간 도통재(206)가 배열 설치되어 있다. 또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들면 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자 그룹을 이방성 도전막을 통해서 전기적 및 기계적으로 접속할 수도 있다. 또한, 액정 표시 장치(100)에서는, 사용하는 액정(50)의 종류, 즉 TN(Twisted Nematic) 모드, C-TN법, VA 방식, IPS 방식 모드 등의 동작 모드나, 표준 백색 모드/표준 흑색 모드에 따라, 위상차판, 편광판 등이 소정 방향으로 배치되지만, 여기서는 도면에 나타내는 것을 생략한다.
또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성할 경우에는, 대향 기판(20)에서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 10에 나타낸 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a) 각각에는, 화소 스위칭용 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호 S1, S2, …, Sn을 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호 S1, S2, …, Sn은 이 순서로 선순차로 공급해도 되고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여, 그룹마다 공급하도록 해도 된다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적 으로 접속되어 있고, 소정의 타이밍으로, 주사선(3a)에 펄스식으로 주사 신호 G1, G2, …, Gm을 이 순서로 선순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호 S1, S2, …, Sn을 각 화소에 소정의 타이밍으로 기입한다. 이렇게 하여 화소 전극(19)을 통해서 액정에 기입된 소정 레벨의 화소 신호 S1, S2, …, Sn은 도 10에 나타내는 대향 기판(20)의 대향 전극(121)과의 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호 S1, S2, …, Sn이 누설되는 것을 막기 위해서, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자리 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 따라, 전하의 유지 특성이 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 12는 상기 뱅크 구조 및 패턴 형성 방법에 의해 형성한 화소를 구비하는 유기 EL 장치의 측단면도이다. 이하, 도 12를 참조하면서, 유기 EL 장치의 개략적인 구성을 설명한다.
도 12에서, 유기 EL 장치(401)는 기판(411), 회로 소자부(421), 화소 전극(431), 뱅크부(441), 발광 소자(451), 음극(461)(대향 전극), 및 밀봉 기판(471)으로 구성된 유기 EL 소자(402)에, 플렉시블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(421)는 능동 소자인 TFT(60)가 기판(411) 위에 형성되고, 복수의 화소 전극(431)이 회로 소자부(421) 위에 정렬해서 구성된 것이다. 그리고, TFT(60)를 구성하는 게이트 배선(61)이 상술한 실시예의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(431) 사이에는 뱅크부(441)가 격자 형상으로 형성되어 있고, 뱅크부(441)에 의해 생긴 오목부 개구(444)에 발광 소자(451)가 형성되어 있다. 또한, 발광 소자(451)는 적색의 발광을 행하는 소자와 녹색의 발광을 행하는 소자와 청색의 발광을 행하는 소자로 이루어져 있고, 이것에 의해 유기 EL 장치(401)는 풀 컬러 표시를 실현하는 것으로 되어 있다. 음극(461)은 뱅크부(441) 및 발광 소자(451)의 상부 전면에 형성되고, 음극(461) 위에는 밀봉용 기판(471)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(401)의 제조 프로세스는 뱅크부(441)를 형성하는 뱅크부 형성 공정과, 발광 소자(451)를 적절하게 형성하기 위한 플라즈마 처리 공정과, 발광 소자(451)를 형성하는 발광 소자 형성 공정과, 음극(461)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(471)을 음극(461) 위에 적층해서 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은 오목부 개구(444), 즉 화소 전극(431) 위에 정공 주입층(452) 및 발광층(453)을 형성함으로써 발광 소자(451)를 형성하는 것으로, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 그리고, 정공 주입층형성 공정은 정공 주입층(452)을 형성하기 위한 액상체 재료를 각 화소 전극(431)위에 토출하는 제1 토출 공정과, 토출된 액상체 재료를 건조시켜서 정공 주입층(452)을 형성하는 제1 건조 공정을 갖고 있다. 또한, 발광층 형성 공정은 발광층 (453)을 형성하기 위한 액상체 재료를 정공 주입층(452) 위에 토출하는 제2 토출 공정과, 토출된 액상체 재료를 건조시켜서 발광층(453)을 형성하는 제2 건조 공정을 갖고 있다. 또한, 발광층(453)은 상술한 바와 같이 적, 녹, 청의 3색에 대응하는 재료에 의해 3종류의 것이 형성되도록 되어 있고, 따라서 상기 제2 토출 공정은 3종류의 재료를 각각 토출하기 위해서 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제1 토출 공정과, 발광층 형성 공정에서의 제2 토출 공정에 상기 액적 토출 장치(IJ)를 사용할 수 있다.
또한, 본 발명에 따른 디바이스(전기 광학 장치)로서는, 상기 이외에, PDP(플라즈마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막면(膜面)에 평행하게 전류를 흐르게 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형전자 방출 소자 등에도 적용가능하다.
<전자 기기>
다음에 본 발명의 전자 기기의 구체적인 예에 관하여 설명한다.
도 13은 휴대 전화의 일례를 나타내는 사시도이다. 도 13에서, 참조번호 600은 휴대 전화 본체를 나타내고, 601은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 13에 나타내는 전자 기기는, 상기 실시예의 뱅크 구조를 갖는 패턴 형성 방법에 의해 형성된 액정 표시 장치를 구비한 것이므로, 높은 품질이나 성능을 얻을 수 있다.
또한, 본 실시예의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
다음에, 본 발명의 뱅크 구조를 갖는 패턴 형성 방법에 의해 형성되는 패턴을, 안테나 회로에 적용한 예에 관하여 설명한다.
도 14는 본 실시예예에 따른 비접촉형 카드 매체를 나타내고 있고, 비접촉형 카드 매체(400)는 카드 기체(402)와 카드 커버(418)로 이루어지는 케이싱 내에, 반도체 집적 회로 칩(408)과 안테나 회로(412)를 내장하고, 도시하지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 한쪽에 의해 전력 공급 혹은 데이터 수수(授受)의 적어도 한쪽을 행하도록 되어 있다.
본 실시예에서는, 상기 안테나 회로(412)가 본 발명의 패턴 형성 방법에 기초하여 형성되어 있다. 그 때문에, 상기 안테나 회로(412)의 미세화나 세선화가 도모되어, 높은 품질이나 성능을 얻을 수 있다.
또한, 상술한 전자 기기 이외에도 각종의 전자 기기에 적용할 수 있다. 예를 들면, 액정 프로젝터, 멀티미디어 대응의 퍼스널 컴퓨터(PC) 및 엔지니어링·워크스테이션(EWS), 페이저, 워드프로세서, 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 테이프 리코더, 전자 수첩, 전자 탁상 계산기, 카 네비게이션 장치, POS 단말, 터치 패널을 구비한 장치 등의 전자 기기에 적용하는 것이 가능하다.
이상, 첨부된 도면을 참조하면서 본 발명에 따른 적합한 실시예예에 관하여 설명했지만, 본 발명은 이러한 예에 한정되지 않는 것은 말할 필요도 없다. 상술 한 예에서 나타낸 각 구성 부재의 각종 형상이나 조합 등은 일례이며, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 기초하여 여러가지로 변경가능하다.
예를 들면, 제2 홈부(56)에 배치하는 기능액(L)의 뱅크재에 대한 접촉각을, 제1 홈부(55)에 배치하는 기능액(L)의 뱅크재에 대한 접촉각보다도 작게 하는 것도 바람직하다.
미세 패턴과 다른 패턴 각각의 배선의 높이를 같게 함으로써, 상기 배선 상면을 포함하는 영역을 평탄하게 형성할 수 있어, 단차에 기인하는 패턴의 단락, 단선 등을 방지할 수 있다.

Claims (14)

  1. 기능액에 의해 형성되는 패턴에 대응하여 형성된 오목부가 설치된 격벽 구조체로서,
    제1 패턴에 대응하여 상기 격벽에 설치된 제1 오목부와,
    상기 제1 패턴에 접속되고, 또한 상기 제1 패턴보다도 폭이 좁은 제2 패턴에 대응하여 상기 격벽에 설치된 제2 오목부를 포함하고,
    상기 제2 오목부의 저면의 적어도 일부의 높이가 상기 제1 오목부의 저면의 높이보다도 높게 설치되어 있는 것을 특징으로 하는 격벽 구조체.
  2. 제1항에 있어서,
    상기 격벽이 감광성 재료를 함유하는 것을 특징으로 하는 격벽 구조체.
  3. 제1항 또는 제2항에 있어서,
    상기 격벽이 친액성(親液性) 재료를 함유하는 것을 특징으로 하는 격벽 구조체.
  4. 제1항에 있어서,
    상기 제2 오목부에 배치하는 기능액의 상기 제2 오목부 저면에 대한 접촉각이 상기 제1 오목부에 배치하는 기능액의 상기 제1 오목부 저면에 대한 접촉각 이하인 것을 특징으로 하는 격벽 구조체.
  5. 기판 위에 복수의 패턴에 대응하여 형성된 오목부를 갖는 격벽 구조체를 형성하는 방법으로서,
    상기 기판 위에 격벽재를 도포하는 공정과,
    제1 패턴에 대응하여 형성된 제1 오목부를 갖는 동시에, 상기 제1 패턴에 접속되고, 또한 상기 제1 패턴보다도 좁은 제2 패턴에 대응하여 형성된 제2 오목부를 갖는 격벽을 형성하는 공정을 갖고,
    상기 격벽 형성 공정에서, 제2 오목부의 저면의 높이를 상기 제1 오목부의 저면의 높이보다도 높게 형성하는 것을 특징으로 하는 격벽 구조체의 형성 방법.
  6. 기판 위에 복수의 패턴에 대응하여 형성된 오목부를 갖는 격벽 구조체를 형성하는 방법으로서,
    상기 기판 위에 격벽재를 도포하는 공정과,
    상기 격벽 위에 레지스트를 도포하는 공정과,
    상기 레지스트를 소정 형상으로 패터닝하는 공정과,
    상기 레지스트를 마스크로 하여 상기 격벽을 소정 패턴으로 에칭함으로써, 제1 패턴에 대응하여 형성된 제1 오목부를 갖는 격벽과 함께, 상기 제1 패턴과 접속하고, 또한 상기 제1 패턴보다도 좁은 제2 패턴에 대응하여 형성된 제2 오목부를 갖는 격벽을 형성하는 공정을 갖고,
    상기 격벽 형성 공정에서, 상기 제2 오목부의 저면의 높이를 상기 제1 오목부의 저면의 높이보다도 높게 형성하는 것을 특징으로 하는 격벽 구조체의 형성 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 기판 위에 도포된 상기 격벽재 위를 발액(撥液) 처리하는 것을 특징으로 하는 격벽 구조체의 형성 방법.
  8. 제5항 또는 제6항에 있어서,
    상기 제2 오목부를 하프톤(halftone) 노광에 의해 형성하는 것을 특징으로 하는 격벽 구조체의 형성 방법.
  9. 제5항 또는 제6항에 있어서,
    상기 제1 오목부의 상기 제1 패턴 형성측의 표면을 발액 처리하고, 상기 제2 오목부의 상기 제2 패턴 형성측의 표면을 친액 처리하는 것을 특징으로 하는 격벽 구조체의 형성 방법.
  10. 제1항에 기재된 격벽 구조체와, 상기 격벽 구조체의 제1 오목부 및 제2 오목부의 내부에 배치된 패턴을 구비하는 디바이스.
  11. 제10항에 있어서,
    상기 제1 패턴이 게이트 배선이며, 상기 제2 패턴이 게이트 전극인 것을 특징으로 하는 디바이스.
  12. 제10항에 있어서,
    상기 제1 패턴이 소스 배선이며, 상기 제2 패턴이 소스 전극인 것을 특징으로 하는 디바이스.
  13. 제12항에 기재된 디바이스를 구비하는 전기 광학 장치.
  14. 제13항에 기재된 전기 광학 장치를 구비하는 전자 기기.
KR1020050084513A 2004-09-30 2005-09-12 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기 KR100726271B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00288695 2004-09-30
JP2004288695A JP4096933B2 (ja) 2004-09-30 2004-09-30 パターンの形成方法

Publications (2)

Publication Number Publication Date
KR20060051192A KR20060051192A (ko) 2006-05-19
KR100726271B1 true KR100726271B1 (ko) 2007-06-11

Family

ID=35427540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084513A KR100726271B1 (ko) 2004-09-30 2005-09-12 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기

Country Status (6)

Country Link
US (1) US7335991B2 (ko)
EP (1) EP1643300A1 (ko)
JP (1) JP4096933B2 (ko)
KR (1) KR100726271B1 (ko)
CN (1) CN100521875C (ko)
TW (1) TWI297096B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4507978B2 (ja) * 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP2008058456A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP5458486B2 (ja) * 2006-11-22 2014-04-02 三菱電機株式会社 アレイ基板、表示装置、及びその製造方法
US9645457B2 (en) 2006-11-22 2017-05-09 Mitsubishi Electric Corporation Array substrate, display device, and method for manufacturing the array substrate
JP5103957B2 (ja) * 2007-03-13 2012-12-19 コニカミノルタホールディングス株式会社 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
TWI404474B (zh) * 2010-02-06 2013-08-01 li li Fan Arrangement Method and Structure of Bridge Electrode
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
WO2015111731A1 (ja) * 2014-01-24 2015-07-30 コニカミノルタ株式会社 パターン形成方法、透明導電膜付き基材、デバイス及び電子機器
JP6481994B2 (ja) * 2014-10-23 2019-03-13 東京エレクトロン株式会社 画素電極のパターン形成方法および形成システム
CN105552077B (zh) * 2016-02-16 2019-05-03 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、触摸显示面板
JPWO2018168627A1 (ja) * 2017-03-14 2020-01-16 パナソニックＩｐマネジメント株式会社 タッチセンサ
KR102268603B1 (ko) * 2019-07-10 2021-06-22 세메스 주식회사 기판, 디스플레이 패널 및 기판 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0930641A2 (en) * 1998-01-19 1999-07-21 Seiko Epson Corporation Pattern formation method and substrate manufacturing apparatus
JPH11274671A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電気回路、その製造方法および電気回路製造装置
JP2004089878A (ja) * 2002-08-30 2004-03-25 Sharp Corp パターン形成基材およびパターン形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228181B2 (ja) * 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
US6541861B2 (en) * 2000-06-30 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method including forming step of SOI structure and semiconductor device having SOI structure
JP4511058B2 (ja) * 2001-02-06 2010-07-28 シャープ株式会社 液晶表示装置及び液晶配向方法
JP2003195329A (ja) 2001-12-27 2003-07-09 Sharp Corp 表示装置およびその製造方法
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3823981B2 (ja) 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP3788467B2 (ja) 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100568790B1 (ko) * 2003-12-30 2006-04-07 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 및 그 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0930641A2 (en) * 1998-01-19 1999-07-21 Seiko Epson Corporation Pattern formation method and substrate manufacturing apparatus
JPH11274671A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 電気回路、その製造方法および電気回路製造装置
JP2004089878A (ja) * 2002-08-30 2004-03-25 Sharp Corp パターン形成基材およびパターン形成方法

Also Published As

Publication number Publication date
US20060071984A1 (en) 2006-04-06
EP1643300A1 (en) 2006-04-05
JP4096933B2 (ja) 2008-06-04
TW200627035A (en) 2006-08-01
CN1770958A (zh) 2006-05-10
CN100521875C (zh) 2009-07-29
JP2006108147A (ja) 2006-04-20
TWI297096B (en) 2008-05-21
KR20060051192A (ko) 2006-05-19
US7335991B2 (en) 2008-02-26

Similar Documents

Publication Publication Date Title
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100726272B1 (ko) 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100654197B1 (ko) 디바이스 및 디바이스 제조 방법
KR100766514B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
US20050005799A1 (en) Method for forming thin film pattern, device and production method therefor, electro-optical apparatus and electronic apparatus, and production method for active matrix substrate
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR100805870B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100715298B1 (ko) 반도체 디바이스, 액정 표시 장치, 유기 ｅｌ장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
KR100797593B1 (ko) 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
JP4042798B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP4075929B2 (ja) パターン形成方法
JP4517584B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee