CN100521875C - 图案形成结构及形成方法、器件及电光学装置、电子仪器 - Google Patents

图案形成结构及形成方法、器件及电光学装置、电子仪器 Download PDF

Info

Publication number
CN100521875C
CN100521875C CNB2005101068290A CN200510106829A CN100521875C CN 100521875 C CN100521875 C CN 100521875C CN B2005101068290 A CNB2005101068290 A CN B2005101068290A CN 200510106829 A CN200510106829 A CN 200510106829A CN 100521875 C CN100521875 C CN 100521875C
Authority
CN
China
Prior art keywords
pattern
mentioned
recess
next door
ditch portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101068290A
Other languages
English (en)
Other versions
CN1770958A (zh
Inventor
平井利充
守屋克之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1770958A publication Critical patent/CN1770958A/zh
Application granted granted Critical
Publication of CN100521875C publication Critical patent/CN100521875C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明通过在形成图案时使微细图案和其它图案的各自高度相同，从而提供平坦地形成含有上述图案的区域的贮格围堰结构体、图案形成方法及电光学装置、电子仪器。该发明是设有与由功能液形成的图案对应的凹部的隔壁结构体，其特征在于，包含：与第1图案对应设在隔壁(34)上的第1凹部(55)、和与第1图案连接而且与比第1图案宽度窄的第2图案相对应设在隔壁(34)上的第2凹部(56)，第2凹部(56)的底面的高度设置得比第1凹部(55)的底面的高度高。

Description

图案形成结构及形成方法、器件及电光学装置、电子仪器
技术领域
本发明涉及图案形成结构、图案形成方法、器件及电光学装置、电子仪器。
背景技术
作为形成使用于电子电路或集成电路的由所定图案构成的配线等方法，例如广泛地使用光刻处理。该光刻处理需要真空装置、曝光装置等的大规模的设备。而且，为了形成由所定图案构成的配线等，上述装置存在需要复杂的工序或者材料使用效率也数％左右而不得不几乎被废弃、制造成本高的课题。
与此相对，提出了以液滴状从液滴喷出头喷出液体材料的液滴喷出法、所谓用喷墨法在基板上形成由所定图案构成的配线等的方法(例如参照专利文献1、专利文献2)。用该喷墨法，可以将图案用液体材料(功能液)直接图案配置在基板上，其后进行热处理或激光照射来转换成图案。因此，按照该方法，由于可以不要光刻工序而大幅度简化工序，同时可以将原材料直接配置在图案位置上，所以具有可以削减功能液的使用量的优点。
【专利文献1】特开平11—274671号公报
【专利文献2】特开2000—216330号公报
但是，近年来，构成器件的电路的高密度化进展迅速，例如要求配线图案进一步微细化、细线化。在用上述的液滴喷出法的图案形成方法中，由于喷出的液滴中弹落后在基板上扩展，所以难以稳定地形成微细的图案。特别是图案是导电膜的情况下，因上述液滴的扩展，发生液积存(突起)，担心其成为断线和短路等不适宜情况发生的原因。
因此，提出了通过在区分配线图案的形成区域的贮格围堰(bank)的表面呈疏液化状态下向配线的形成区域喷出功能液、形成与由液滴喷出法喷出的功能液的飞翔直径相比宽度窄的配线图案的技术。这样，通过形成区分配线图案的形成区域的贮格围堰，即使功能液的一部分被喷到贮格围堰的上面，功能液也会全部流入配线图案的形成区域。
但是，由毛细管现象形成上述微细配线图案的情况下，由毛细管现象形成上述微细配线图案与其它配线图案相比较，存在形成的膜厚薄的问题。因此，在微细配线图案和其它配线图案的上面因配线图案的膜厚的差而生成阶差，在含有这种配线图案的贮格围堰的上面再层叠配线图案等的情况下，存在由阶差造成的断线及短路等的问题。
发明内容
本发明是鉴于上述课题而做出的，其目的在于，通过使微细图案和其它的图案的各种配线的高度相等，提供可以平坦地形成包含上述配线上面的领域的贮格围堰结构体、图案形成方法及电光学装置、电子仪器。
为了解决上述课题，本发明是设有与由功能液形成的图案对应的凹部的隔壁结构体，其特征在于；包含与第1图案对应设在上述隔壁上的第1凹部和与上述第1图案连接而且与比上述第1图案宽度窄的第2图案相对应设在上述隔壁上的第2凹部；上述第2凹部的底面的高度设置得比上述第1凹部的底面的高度高。
这里，所谓第1图案的宽度是指从相对于第1图案的延长的方向垂直的方向的图案的一端至另一端的长度。所谓第2图案的宽度是指从由第1图案和第2图案的连接点相对于2图案的延长的方向垂直的方向的图案的一端至另一端的长度。
一般通过毛细管现象在作为微细图案的第2凹部形成图案的情况下，与其它图案的膜厚相比较，第2凹部的图案的膜厚薄。与此相反，按照本发明，第2凹部的底面的高度设置得比上述第1凹部的底面的高度高。因此，配置在第2凹部的功能液与配置在第1凹部的功能液相比被配置在底上升的区域内。从而，可以使在第1凹部形成的第1图案的高度和第2凹部的图案的高度相等，避免了由第1凹部的第1图案及第2凹部的第2图案上面的膜厚差造成的阶差，可以在第1图案、第2图案及隔壁的上面形成平坦的区域。其结果，即使在平坦区域上再层叠所定图案的情况下，也可以防止起因于阶差的图案的短路、断线等。
另外，优选本发明的上述隔壁含有感光性材料。
按照这种构成，隔壁材料可以兼备作为防止功能液湿润扩展的隔壁的功能和光致抗蚀剂的功能的两种功能。从而，可以防止功能液的湿润扩展，同时可以由光刻处理使隔壁材料直接曝光、显影。藉此，不必在隔壁材料上涂布别有用途的光致抗蚀剂，可以谋求贮格围堰形成工序的简略化、低成本化。
另外，优选本发明的上述隔壁含有亲液性材料。
按照这种构成，例如，由毛细管现象在作为微细图案的第2凹部上形成图案的情况下，由于第2凹部的底面自体具有亲液性，所以不必使第2凹部的图案形成面实施别有用途的亲液处理而可以使第2凹部的底面维持亲液性。藉此，喷到第1凹部及第2凹部的凹部表面上的功能液在凹部的全面上湿润扩展，可以防止图案的断线等，同时可以省略亲液处理工序。
另外本发明，优选配置在上述第2凹部的功能液的相对于上述第2凹部的底面的接触角，配置在上述第1凹部的功能液的相对于上述第1凹部的底面的接触角以下。
按照这种构成，配置在第2凹部的功能液的相对于第2凹部的底面的接触角，比配置在第1凹部的功能液的相对于第1凹部的底面的接触角小。因此，由毛细管现象使功能液流入第2凹部的情况下，功能液容易沿接触角小的第2凹部方向湿润扩展。从而，促进相对于第2凹部由毛细管现象造成的功能液的流入，可以使在第1凹部形成的图案的高度和在第2凹部形成的图案的高度相等，避免由在第2凹部形成的图案和在第1凹部形成的第1图案的上面的图案的膜厚差造成的阶差，可以在第1图案、第2图案及隔壁的上面形成平坦的区域。其结果，即使在平坦区域上再层叠所定图案的情况下，也可以防止起因于阶差的图案的短路、断线等。
本发明是在基板上形成具有与多个图案相对应的凹部的隔壁结构体的方法，其特征在于，具有：在上述基板上涂布隔壁材料的工序；和形成隔壁的工序，所述隔壁具有与第1图案对应的第1凹部同时具有与上述第1图案连接而且与比上述第1图案窄的第2图案对应的第2凹部；在上述隔壁形成工序中，使第2凹部的底面的高度形成得比上述第1凹部的底面的高度高。
按照本发明的隔壁结构体的形成方法，第2凹部的底面的高度设为比上述第1凹部的底面的高度高。因此，配置在第2凹部的功能液与配置在第1凹部的功能液相比被配置在底上升的区域内。从而，可以使在第1凹部形成的第1图案的高度和第2凹部的图案的高度相等。藉此，避免由第1凹部的图案及第2凹部的第1图案上面的图案的膜厚差造成的阶差，可以在第1图案、第2图案及隔壁的上面形成平坦的区域。其结果，即使在平坦区域上再层叠所定图案的情况下，也可以防止起因于阶差的图案的短路、断线等。
另外，本发明是在基板上形成具有与多个图案相对应的凹部的隔壁结构体的方法，其特征在于，具有：在上述基板上涂布隔壁材料的工序；在上述隔壁上涂布抗蚀剂的工序；使上述抗蚀剂以所定的形状图案形成的工序；和通过以上述抗蚀剂作为掩模使上述隔壁蚀刻为所定图案而形成隔壁的工序，所述隔壁具有与第1图案对应的第1凹部的隔壁同时具有与上述第1图案连接而且与比上述第1图案窄的第2图案对应的第2凹部；在上述隔壁形成工序中，使上述第2凹部的底面的高度形成得比上述第1凹部的底面的高度高。
该隔壁结构体的形成方法是其隔壁材料不由感光性材料形成的情况下，但即使在该形成方法中也可以发挥与上述隔壁结构体的形成方法同样的作用效果。
另外，优选本发明仅使涂布在上述基板上的上述隔壁材料的表面进行疏液处理。
按照这种构成，将功能材料配置在第1凹部及第2凹部时，由于功能材料配置在第1凹部及第2凹部的上面的情况下、隔壁的上面进行了疏液处理，所以在这样的区域内与功能液的接触角可以小。因此，在隔壁的上面不沾配置的功能液，这些不沾的功能材料流入第1凹部及第2凹部。藉此，可以避免隔壁的上面附着功能材料，可以防止起因于该功能材料的残渣而发生的平坦区域上的图案的短路、断线等。
另外，优选本发明由半色调曝光形成上述第2凹部。
按照这种构成，可以由半色调曝光控制透过光掩模的曝光光。也就是说，通过在上述光掩模的开口部的一部分上设狭缝等的衍射图案，在该光掩模区域可以减少曝光光的透过率，使曝光光照射到隔壁上。藉此，在第2凹部的底面上残留所定的膜厚，可以进行曝光、显影。其结果，可以使第2凹部的底面形成比第1凹部的底面的高度高，可以防止起因于阶差的图案的短路、断线等。
另外，优选本发明使上述第1凹部的上述第1图案形成侧的表面进行疏液处理，使上述第2凹部的上述第2图案形成侧的表面进行亲液处理。
由于第1凹部的第1图案形成侧的表面被疏液处理，所以与隔壁材料的接触角高，在这样的区域内配置的功能液难以湿润扩展。另一方面，由于第2凹部的第1图案形成侧的表面被亲液处理，所以与隔壁材料的接触角低，在这样的区域内配置的功能液容易湿润扩展。从而，在第1凹部配置功能液的情况下，功能液容易流入实施亲液处理的接触角小的第2凹部。藉此，促进了对于第2凹部的由毛细管现象产生的功能液的流入，可以使形成第1凹部的图案的膜厚和形成第2凹部的图案的膜厚相等，可以防止起因于阶差的图案的短路、断线。
另外，本发明是具备上述隔壁结构体和配置在上述隔壁结构体的第1凹部及第2凹部的内部的图案的器件。
按照本发明的器件，第2凹部的底面的高度设为比上述第1凹部的底面的高度高。因此，在第2凹部配置的功能液与在第1凹部配置的功能液相比被配置在底上升的区域内。从而，可以使在第1凹部形成的第1图案的高度和第2凹部的图案的高度相等。藉此，避免了由第1凹部的图案及第2凹部的第1图案上面的图案的膜厚差造成的阶差，可以在第1图案、第2图案及隔壁的上面形成平坦的区域。其结果，即使在平坦区域上再层叠所定图案的情况下，也可以防止起因于阶差的图案的短路、断线等。
另外，优选本发明的器件的第1图案是栅配线，第2图案是栅电极。
通过使用上述的贮格围堰结构体，可以使栅配线和栅电极的高度相等。藉此，可以在栅配线、栅电极及隔壁的上面形成平坦的区域，可以防止在该上面形成的配线等的短路、断线等。
另外，优选本发明的器件的第1图案是源配线，第2图案是源电极。
通过使用上述的贮格围堰结构体，可以使源配线和源电极的高度相等。藉此，可以在源配线、源电极及隔壁的上面形成平坦的区域，可以防止在该上面形成的配线等的短路、断线等。
另外，本发明是具备上述器件的电光学装置。另外，本发明还是具备上述电光学装置的电子仪器。
按照这些发明，由于具有高精度的器件，所以可以实现谋求质量和性能提高的电光学装置及电子仪器。
这里，在本发明中所谓电光学装置除了具有用电场改变物质的折射率而改变光的透过率的电光学效果的电光学装置以外，还包括将电能转换成光能的电光学装置等的总称。具体地说，有作为电光学物质使用液晶的液晶显示装置、作为电光学物质使用有机EL(Electro-Luminescence)的有机EL装置、用无机EL的无机EL装置、作为电光学物质使用等离子体的等离子显示装置等。还有电泳显示装置(EPD：Electrophoretic Display)、场致发射显示装置(FED：Field Emission Display)等。
附图说明
图1是表示本发明的液滴喷出装置的概略构成的立体图。
图2是用于说明由压电方式的液状体的喷出原理的图。
图3(a)是模式地表示贮格围堰结构的平面图。(b)、(c)是(a)中所示的贮格围堰结构的剖面图。
图4的(a)～(c)是表示配线图案的形成工序的剖面图。
图5的(a)、(b)是表示配线图案的形成方法的剖面图。
图6是模式地表示作为显示区域的1个像素的平面图。
图7是表示1个像素的形成工序的剖面图。
图8是表示另一实施方式的配线图案的形成工序的剖面图。
图9是从对向基板侧看液晶显示装置的平面图。
图10是沿图9的H—H′线的液晶显示装置的剖面图。
图11是液晶显示装置的等效电路图。
图12是有机EL装置的局部放大剖面图。
图13是表示本发明的电子仪器的具体例的图。
图14是非接触型卡片介质的分解立体图。
图中：
34  贮格围堰(隔壁)        34b 源·漏电极用贮格围堰
34c 像素电极用贮格围堰    40  配线图案、栅配线(第1图案)
41  配线图案、栅电极(第2图案)
42  源配线(第1图案)       43  源电极(第2图案)
55  第1沟部(第1凹部)      56  第2沟部(第2凹部)
55a 底上升部              L    功能液
具体实施方式
[第1实施方式]
以下参照附图说明本发明的最佳的第1实施方式。另外，以下说明的实施方式是表示本发明的一部分的实施方式，并不限定本发明。另外，在以下说明所用的各附图中，为了将各层和各构件取为在附图上可识别程度的大小，对各层和各构件适宜地变更了缩尺。
<液滴喷出装置>
首先，参照图1说明本实施方式用于形成贮格围堰的液滴喷出装置。
图1是表示作为用于本发明的图案形成方法的装置之一例、由液滴喷出法在基板上配置液体材料的液滴喷出装置(墨水喷射装置)IJ的概略构成的立体图。
液滴喷出装置IJ具备液滴喷出头1、X轴方向驱动轴4、Y轴方向导向轴5、控制装置CONT、台架7、洗涤机构8、基台9和加热器15。
台架7支持由该液滴喷出装置IJ设置墨水(液体材料)的基板P，备有将基板P固定在基准位置的未图示的固定机构。
液滴喷出头1是具备多个喷出嘴的多嘴型的液滴喷出头，长度方向和Y轴方向相一致。多个喷嘴沿Y轴方向以一定间隔并列设在液滴喷出头1的下面。从液滴喷出头1的喷嘴相对于支持在台架7上的基板P喷出含有上述导电性微粒子的墨水。
X轴方向驱动马达2与X轴方向驱动轴4连接看。X轴方向驱动马达2是步进马达等，从控制装置CONT供给X轴方向的驱动信号时，X轴方向驱动轴4旋转。X轴方向驱动轴4旋转时，液滴喷出头1沿X轴方向移动。
Y轴方向导向轴5按照相对于基台9不动地被固定。台架7备有Y轴方向驱动马达3。Y轴方向驱动马达3是步进马达等，从控制装置CONT供给Y轴方向的驱动信号时，台架7沿Y轴方向移动。
控制装置CONT将液滴喷出控制用电压供给液滴喷出头1。另外，将控制液滴喷出头1的X轴方向移动的驱动信号供给X轴方向驱动马达2，将控制台架7的Y轴方向移动的驱动信号供给Y轴方向驱动马达3。
洗涤机构8洗涤液滴喷出头1。在洗涤机构8中备有未图示的Y轴方向的驱动马达。通过该Y轴方向的驱动马达的驱动，洗涤机构8沿Y轴方向导向轴5移动。洗涤机构8的移动也由控制装置CONT控制。
这里，加热器15是由氙灯热处理基板P的装置，进行基板P上涂布的液体材料中含有的溶剂的蒸发及干燥。该加热器15的电源的接通及断开也由控制装置CONT控制。
液滴喷出装置IJ相对于支持液滴喷出头1和基板P的台架7扫描，同时相对于基板P喷出液滴。这里，在以下的说明中，以X轴方向作为扫描方向，以与X轴方向垂直的Y轴方向作为非扫描方向。从而，液滴喷出头1的喷嘴以一定的间隔沿非扫描方向的Y轴方向并列地设置着。另外，在图1中，液滴喷出头1相对于基板P的行进方向垂直地配置着，但是也可以调整液滴喷出头1的角度，相对于基板P的行进方向交叉。
如果按照这样调整液滴喷出头1的角度时，就可以调节喷嘴间的间距。另外，也可以任意地调节基板P和喷嘴面的距离。
图2是用于说明由压电方式的功能液L的喷出原理的图。
在图2中，与收容功能液L的液体室21邻接而设置着压电元件22。借助于包括收容功能液L的材料容器的功能液供给系统23将功能液L供给液体室21。
压电元件22与驱动电路24连接着，借助于该驱动电路24将电压施加到压电元件22上，通过使压电元件22变形，可以使液体室21变形，从喷嘴25中喷出功能液L。此时，通过改变施加电压的值，控制压电元件22的变形量。另外，通过改变施加电压的频率，控制压电元件22的变形速度。
另外，作为功能液L的喷出原理，除了用上述的作为压电体元件的压电元件喷出墨水的压电方式以外，也可以适用于加热功能液L、由产生的泡(气泡)喷出功能液L的气泡方式等公知的各种技术。其中，由于用上述的压电方式不会在功能液L上加热，所以具有对材料组成等不带来影响等的优点。
这里，功能液L由将在分散剂中分散导电性微粒子的分散液和有机银化合物和氧化银毫微粒子分散在溶剂(分散介质)中的溶液构成。
作为导电性微粒子，例如除含有金、银、铜、钯及镍中的任一种的金属微粒子以外，也可以使用它们的氧化物及导电性聚合物和超电导体的微粒子等。
这些导电性粒子也可以为提高分散性在其表面涂敷有机物等而使用。作为在导电性微粒子的表面上进行涂敷的涂敷材料，例如可以举出二甲苯、甲苯等有机溶剂或柠檬酸等。
优选导电性微粒子的粒径是1nm以上、0.1μm以下。比0.1μm大时，担心后述的液滴喷出头的喷嘴发生孔堵塞。另外，比1nm小时，相对于导电性微粒子的涂覆剂的体积比增大，得到的膜中的有机物的比例过多。
作为分散剂，只要是可以分散上述的导电性微粒子、不发生凝聚就不作特别的限定。例如，除水以外，可以例示出甲醇、乙醇、丙醇、丁醇等醇类；正庚烷、正辛烷、癸烷、十二烷、十四烷、甲苯、二甲苯、异丙基甲苯、杜烯、茚、二聚戊烯、四氢化萘、十氢化萘、环己基苯等的烃类化合物；另外乙二醇二甲醚、乙二醇二乙醚、乙二醇甲基乙基醚、二甘醇二甲醚、二甘醇二乙醚、二甘醇甲基乙基醚、1，2—二甲氧基乙烷、二(2—甲氧基乙基)醚、对二噁烷等的醚类化合物、和碳酸丙烯酯、γ—丁内酯、N—甲基—2—吡咯烷酮、二甲基甲酰胺、二甲亚砜、环己酮等的极性化合物。其中，从微粒子的分散性和分散液的稳定性及适用于液滴喷法(喷墨法)的容易度出发，优选水、醇类、烃类化合物、醚类化合物，作为更优选的分散剂可以举出水、烃类化合物。
优选上述导电性微粒子的分散液的表面张力在0.02N/m以上、0.07N/m以下的范围内。用液滴喷出法喷出液体之际表面张力低于0.02N/m时，因墨水组成物的相对于喷嘴面的润湿性增大而容易发生飞行弯曲，超过0.07N/m时，因喷嘴前端的弯液面的形状不稳定而难以控制喷出量、喷出时间。为了调整表面张力，在不会大幅度降低与基板的接触角的范围内，可以向上述分散液中微量添加氟系、硅系、非离子系等的表面张力调节剂。非离子系表面张力调节剂有益于提高液体对基板的湿润性、改善膜的调平性、防止膜的微细的凹凸的发生等。上述表面张力调节剂也可以根据必要含有醇、醚、酯、酮等有机化合物。
优选上述分散液的粘度是1mPa·s以上、50mPa·s以下。用液滴喷出法以液体材料作为液滴喷出之际、粘度比1mPa·s小的情况下，喷嘴周边部因墨水的流出容易被污染，另外粘度比50mPa·s大的情况下，喷嘴孔处的孔堵塞的频率增高，喷出圆滑的液滴变得困难。
<贮格围堰结构体>
以下，参照图3(a)～(c)说明在本实施方式中配置功能液(墨水)的贮格围堰结构体。
图3(a)是表示贮格围堰结构体概观构成的平面图。图3(b)是沿图3(a)的A-A’线的贮格围堰结构体的剖面图。图3(c)是沿图3(a)的B-B’线的贮格围堰结构体的剖面图。
如图3(a)所示，本实施方式的贮格围堰结构体由在基板48上形成的贮格围堰34和与所定的配线图案相对应而在贮格围堰34上形成的沟部构成。
另外，与所定的配线图案相对应而在贮格围堰34上形成的沟部由第1沟部55和第2沟部56构成。
第1沟部55(第1凹部)沿图1(a)中X轴方向延伸而形成，具有第1宽度H1和第2宽度H2。如后所述，由于通过毛细管现象可以使功能液流入第2沟部56(第2凹部)，所以第1沟部55的第1宽度H1在与第2沟部56的连接部分相对应的区域内形成，以功能液L配置容易的方式成为幅宽的配线图案。也就是说，第1沟部55的宽度H1以比从上述液滴喷出装置IJ喷出的功能液L的飞翔直径大的方式形成配线图案宽度。另外，由于由毛细管现象可以使配置在第1沟部55的宽度H1区域的功能液流入，所以以比第1沟部55的宽度H1窄的方式形成第1沟部55的宽度H2。
另一方面，第2沟部56相对于具有第1沟部55的宽度H1的区域大体垂直地连接，沿图1(a)中Y轴方向延伸而形成。另外，第2沟部56具有第3宽度H3，该第2沟部56的宽度H3比上述第1沟部55的宽度H1窄，而且与第1沟部55的宽度H2形成大体相同的宽度。
这样，通过第2沟部56的宽度H3比第1沟部55的宽度H1窄而形成，就可以使配置在第1沟部55的宽度H1区域的功能液L由毛细管现象流入第2沟部56中。
以下参照图3(b)、(c)说明本实施方式的贮格围堰结构体的沟部的剖面结构。
如图3(b)、(c)所示，在第2沟部56的底面上形成用于使第2沟部56的底面的全体底上升的底上升部56a，该底上升部56a具有所定的厚度H4。藉此，在第2沟部56和第1沟部55的边界上形成着由第2沟部56的底上升部56a造成的阶差。这样，在本实施方式中，通过在第2沟部56的底面上形成具有所定厚度H4的底上升部56a，就可以以第2沟部56的底面比第1底面高地进行设定。
另外，在本实施方式中，第2沟部56的底面的底上升部56a在第2沟部56的底面全体上形成的，但是优选在第2沟部56的底面的一部分上形成、使该底面的一部分形成得比第1沟部55的底面高。
按照本实施方式，由于第2沟部56的底面的高度设置得比第1沟部55的底面高，所以配置在第2沟部56的功能液L与配置在第1沟部55的功能液L相比被配置在底上升的区域内。从而，由于第2沟部56的底面被底上升，所以在第1沟部55上形成的配线图案的高度和在第2沟部56上形成的配线图案的高度可以相等。藉此，可以避免由第2沟部56上形成的配线图案和第1沟部55上形成的配线图案的膜厚差造成的阶差，可以在配线图案、配线图案及贮格围堰上形成平坦的区域。其结果，可以防止在包含配线图案的贮格围堰34上形成的配线图案的短路、断线等。
<贮格围堰结构体及图案的形成方法>
图4是以工序顺序表示贮格围堰结构体及图案的形成方法的剖面图。图4中，左侧图示的工序是表示沿图3的C-C’线的第1沟部55形成配线图案40的工序的剖面图(以下称为第1区域)。同样，在图4(a)中，中央图示的工序是表示沿图3的A-A’线的第2沟部56上形成配线图案41的工序的剖面图(以下称为第2区域)。在图4中，右侧图示的工序是表示沿图3的B-B’线的第1沟部55及第2沟部56上形成配线图案40、41的工序的剖面图。图5的(a)、(b)是表示配线图案的形成方法的剖面图。
(贮格围堰材料涂布工序)
首先，如图4(a)所示，用旋转涂布机等将贮格围堰材料34涂布在基板48的全面上。作为基板48可以使用玻璃、石英玻璃、Si晶片、塑料膜、金属板等各种材料。另外，在本实施方式中，贮格围堰材料34中含有由感光性丙烯酸树脂和聚酰亚胺等构成的绝缘材料和/或亲液性材料而使用。藉此，由于贮格围堰34兼备抗蚀剂的功能，所以可以省略光致抗蚀剂涂布工序。另外，在贮格围堰34上形成第1沟部55及第2沟部56的情况下，可以预先使这些沟部的内侧表面具有亲液性。另外，优选在该基板48的表面上形成半导体膜、金属膜、电介质膜、有机膜等的基底膜。另外，作为上述贮格围堰材料34的涂布方法，可以适用喷涂、辊涂、模压涂、浸渍涂等的各种方法。
(疏液化处理工序)
然后，使涂布在基板48的全部面上的贮格围堰材料34的表面进行以CF4、SF5、CHF3等的含有氟的气体作为处理气体的等离子体处理。由该等离子体处理使贮格围堰材料34的表面具有疏液性。作为疏液化处理法，例如可以采用在大气气氛中以四氟化碳作为处理气体的等离子体处理法(CF4等离子体处理法)。CF4等离子体处理的条件，例如等离子体功率是50～1000W，四氟化碳气体的流量是50～100ml/min、相对于等离子体放电电极的基体传送速度是0.5～1020mm/sec，基体温度是70～90℃。另外，作为上述处理气体不限定于四氟化碳，也可以使用其它的氟碳系气体。另外，优选上述疏液化处理在后述的贮格围堰材料34上形成所定图案的沟部后进行。
另外，也可以通过使用氟烷基硅烷(FAS)按照位于氟烷基在膜表面的方式形成各化合物取向的自组织化膜。该情况下可以赋予贮格围堰材料的表面以均匀的疏液性。
作为形成自组织化膜的化合物可以例示出十七氟—1，1，2，2，四氢癸基三乙氧基硅烷、十七氟—1，1，2，2，四氢癸基三甲氧基硅烷、十七氟—1，1，2，2，四氢癸基三氯硅烷、十三氟—1，1，2，2，四氢辛基三乙氧基硅烷、十三氟—1，1，2，2，四氢辛基三甲氧基硅烷、十三氟—1，1，2，2，四氢辛基三氯硅烷、三氟丙基三甲氧基硅烷等氟烷基硅烷(以下称为“FAS”)。这些化合物既可以单独使用，也可以2种以上组合使用。另外，通过使用FAS，可以得到与基板P的密接性和良好的疏液性。
通过将上述的原料化合物和基板放入同一密闭容器中在室温下放置2～3日就可以在基板上形成由有机分子膜构成的自组织化膜。这是由气相的形成法，也可以由液相形成自组织化膜。例如将基板浸渍在含有原料化合物的溶液中，洗涤、干燥而在基板P上形成自组织化膜。
另外，上述疏液化处理也可以在后述的贮格围堰材料34上形成所定图案的沟部后由微接触印刷法进行。
这样，由于贮格围堰材料34的上面实施疏液处理，所以配置在贮格围堰材料34的上面的功能液L可以不沾，就可以防止其上面形成的配线图案的短路、断线等。
然后，如图4(b)所示，通过光掩模用半色调掩模的光刻处理，在基板48的全面涂布的贮格围堰材料34上形成第1沟部55及第2沟部56。这里，所谓半色调掩模是具有遮断由曝光装置照射的曝光部分、完全透过曝光光的部分和部分地透过曝光光的部分的掩模。在该掩模的部分地透过曝光光的光掩模区域内，设由狭缝构成的衍射光栅等的图案，可以控制透过曝光光的光强度。另外，在以下的光刻处理中作为显影处理所用的光化学反应以正片的抗蚀剂为前提。
首先，如图4(b)所示，在与第1沟部55对应的贮格围堰34上，对应上述半色调掩模的完全透过曝光光的光掩模区域进行曝光。藉此，可以完全透过曝光光，照射与第1沟部55对应的第1区域(贮格围堰材料)。
同时，在与第2沟部56对应的贮格围堰34上，如图4(b)所示，对应上述半色调掩模的部分地透过曝光光的光掩模区域进行曝光。藉此，可以抑制照射到与第2沟部56对应的第2区域(贮格围堰材料)的曝光光，使由显影产生的贮格围堰材料34的溶解度少。
另外，对于其它的第1沟部55及第2沟部56以外的贮格围堰34的区域，对应遮断上述半色调掩模的曝光光的光掩模区域进行曝光。藉此，在上述区域，不照射曝光光，显影处理时，贮格围堰34不溶解。
接着，根据上述掩模图案进行显影处理，如图4(b)所示，形成第1沟部55、第2沟部56。这里，在第2沟部56的底面上，如图4(b)所示，形成具有膜厚H4的底上升部56a，形成为比第1沟部55的底面高。另一方面，第1沟部55的底面与第2沟部56不同，不具有所定的膜厚，成为露出下层形成的基板48的表面的状态。
通过进行如以上说明的半色调曝光，如图4(b)所示，在第2沟部56的底面上形成具有膜厚H4的底上升部56a，使第2沟部56的底面形成得比第1沟部55的底面高。此时，如上所述，第1沟部55及第2沟部56因贮格围堰34使用亲液性材料而具有亲液性。另外，如上所述，在贮格围堰34的上面因实施疏液处理而具有疏液性。
(残渣处理工序)
然后，为了除去形成第1沟部55及第2沟部56的贮格围堰形成时的抗蚀剂(有机物)残渣，对基板48实施残渣处理。
残渣处理可以采用由HF等的轻腐蚀等的各种方法。
(功能液配置工序)
然后，如图4(c)、图5(a)所示，由液滴喷出装置IJ在第1沟部55配置作为配线图案形成材料的功能液L。另外，在本实施方式中，由于第2区域的第2沟部56是微细配线图案，所以在贮格围堰材料34上形成的第2沟部56的宽度H3窄，难以用液滴喷出装置IJ直接配置功能液L。因此，如上所述，向第2沟部56配置功能液L要通过使配置在第1沟部55的功能液由毛细管现象流入到第2沟部56的方法进行。
如图4(c)、图5(a)所示，由液滴喷出装置IJ配置到第1沟部55的功能液L在第1沟部55内部湿润扩展。这里，优选功能液L的一部分配置在第1沟部55的与第2沟部56连接的区域内。藉此，可以将功能液L配置在第2沟部56的功能液流入口附近，利用毛细管现象可以使功能液L圆滑地流入第2沟部56中。具体地说，如图5(b)所示，功能液L由毛细管现象在比第1沟部55的宽度H1窄而形成的第1沟部55的宽度H2的方向上和第2沟部56的宽度H3的方向上湿润扩展。藉此，不向第2沟部56直接喷出功能液L，也可以使功能液L流入第2沟部56中，将功能液L配置在第2沟部56中。由这样的工序，在第1沟部55形成配线图案40(第1图案)，在第2沟部56形成配线图案41(第2图案)。
(中间干燥工序)
然后，在第1沟部55及第2沟部56配置功能液L形成配线图案40、41后，根据必要进行干燥处理。藉此，可以除去功能液L的分散剂，确保配线图案40、41的膜厚。干燥处理例如除了加热基板48的通常的加热板、电炉、退火灯以外，可以通过各种方法进行。这里，作为退火灯所使用的光的光源不作特别的限定，可以以红外线灯、氙灯、YAG激光、氩激光、二氧化碳激光、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等的受激准分子激光等作为光源使用。这些光源一般在输出10W以上、5000W以下的范围内使用，本实施方式在100W以上、1000W以下的范围内是充分的。
(烧成工序)
然后，功能液L的导电性材料例如是有机银化合物的情况下，为了得到导电性，有必要进行热处理，除去有机银化合物的有机部分，残留银粒子。因此，优选对配置功能液L后的基板实施热处理和/或光处理。热处理和/或光处理在通常的大气中进行，但是根据必要也可以在氮气、氩气、氦等的惰性气体的气氛中进行。热处理和/或光处理的处理温度可以考虑分散剂的沸点(蒸汽压)、气氛气体的种类和压力、微粒子或有机银化合物的分散性或氧化性等的热行为、涂敷剂的有无和数量、基体材料的耐热温度等而适宜决定。例如，为了除去有机银化合物的有机部分，必须在约200℃烧成。另外，使用塑料等基板的情况下，优选在室温以上、100℃以下进行。
由以上工序残留功能液L的银粒子，转换成导电性膜，如图4(d)所示，可以形成作为连续膜的导电性图案、即配线图案40、41。
以往，由毛细管现象形成作为微细配线的配线图案41的情况下，由毛细管现象形成的配线图案41与其它配线图案40相比较，膜厚薄。与此相反，按照本实施方式，如图4(d)所示，在第2沟部56的底面上形成具有所定厚度H4的底上升部56a。因此，配置在第2沟部56的功能液L与配置在第1沟部55的功能液L相比，被配置在底上升的区域。从而，可以使在第1沟部55形成的配线图案40的高度和第2沟部56的配线图案41的高度相等。藉此，可以在第1沟部55形成的配线图案40及第2沟部56形成的配线图案41的上面形成平坦的区域，可以防止配线图案的短路、断线等。
以下参照图6～图8说明利用上述的本实施方式的贮格围堰结构而形成的像素及像素的形成方法。
<像素的结构>
图6是表示本实施方式的像素的结构的图。
如图6所示，像素在基板48上具有：栅配线40(第1图案)、从该栅配线40延伸而形成的栅电极41(第2图案)、源配线42(第1图案)、从该源配线42延伸而形成的源电极43(第2图案)、漏电极44和与漏电极44电连接的像素电极45。栅配线40在X轴方向延长而形成，源配线42与栅配线40交叉在Y轴方向延长而形成。而且，在栅配线40和源配线42的交叉点附近形成作为开关元件的TFT。通过该TFT成为接通状态，以便使驱动电流供给与TFT连接的像素电极45。
这里，如图6所示，栅电极41的宽度H3形成为比栅配线40的宽度H1窄。例如，栅电极41的宽度H3是10μm，栅配线40的宽度H1是20μm。另外，源电极43的宽度H5形成为比源配线42的宽度H6窄。例如，源电极43的宽度H5是10μm，源配线42的宽度H6是20μm。通过这样形成，即使是不能直接喷出功能液L的微细图案(栅电极41、源电极43)，通过利用毛细管现象也可以使功能液L流入微细图案中。
<像素的形成方法>
图7(a)～(e)是表示本实施方式的像素的形成工序的剖面图。
在本实施方式中，利用上述的贮格围堰结构体及图案的形成方法形成底栅型TFT30的栅电极、源电极、漏电极等。另外，在以下的说明中，由于与上述的图4(a)～(d)及图5(a)、(b)所示的图案形成工序经过同样的工序，所以省略对于这样的工序的说明。另外，对于在上述工序中形成的图案41用以下说明的像素的形成方法形成栅电极进行了说明。另外，对于表示上述实施方式的构成要素和共同的构成要素赋予相同的符号。
如图7(a)所示，在含有由图4(a)～(d)所示工序形成的配线图案的贮格围堰的平坦面上，由等离子体CVD法使栅绝缘膜39成膜。这里，栅绝缘膜39由氮化硅构成。然后，在栅绝缘膜39上使活性层成膜。接着，由光刻处理及蚀刻处理按照图7(a)所示那样以所定形状图案形成而形成非晶体硅膜46。
然后，在非晶体硅膜46上使接触层47成膜。接着，通过光刻处理及蚀刻处理，如图7(a)所示那样，以所定形状图案形成。另外，通过改变原料气体和等离子体条件，使n+型硅膜形成接触层47。
然后，如图7(b)所示，用旋转涂布法在含有接触层47的全面上涂布贮格围堰材料。这里，贮格围堰材料由作为透明材料的聚甲基硅氮烷形成，另外，含有感光性材料和/或亲液性材料。接着，对该涂布的贮格围堰材料的上面实施用于保持疏液性的CF4等离子体处理(用具有氟成分的气体的等离子体处理)。也可以作为按照以上那样被疏液化的贮格围堰材料的相对于功能液L的接触角确保40°以上。
然后，形成成为1个像素间距的1/20～1/10的源·漏电极用贮格围堰34b。具体地说，首先，由光刻处理在与栅绝缘膜39的上面涂布的贮格围堰材料的源电极43对应的位置上形成源电极用沟部43a，同样在与漏电极44对应的位置形成漏电极用沟部44a。此时，与上述的图案形成方法同样，通过光掩模用半色调掩模，如图7(b)所示，在源电极用沟部43a的底面形成源电极用底上升部43b。具体地说，光刻处理时，在与源电极43对应的区域，对应部分地透过曝光光的光掩模区域，进行曝光、显影处理。同样，在漏电极用沟部44a的底面上形成源电极用底上升部44b。
接着，由液滴喷出装置IJ将功能液L配置在源配线用沟部(图示省略)。这里，源电极用沟部43a的宽度H5形成得比源配线用沟部的宽度H6窄。因此，配置在源配线用沟部的功能液L因毛细管现象流入源电极用沟部43a中。藉此，如图7(c)所示，形成源电极43。同样进行，形成漏电极44。
这样，通过利用本实施方式的图案形成方法，可以使源配线42和源电极43以相同的高度形成，使其的上面形成为平坦区域。其结果，即使在平坦区域上再层叠所定图案的情况下，也可以防止起因于阶差的图案的短路、断线等。另外，由于对源·漏电极用34b的上面实施疏液处理、而且上述源电极用沟部43a及漏电极用沟部44a的内面具有亲液性，所以功能液不会从沟部溢出，可以形成微细的配线图案。
然后，如图7(c)所示，形成源电极43及漏电极44后除去源·漏电极用贮格围堰34b。而且，以分别残留在接触层47上的源电极43及漏电极44作为掩模，蚀刻在源电极43及漏电极44间形成的接触层47的N+型硅膜。通过这样的蚀刻处理，除去在源电极43及漏电极44间形成的接触层47的N+型硅膜，露出在N+型硅膜的下层形成的非晶体硅膜46的一部分。这样，在源电极43的下层形成由N+型硅膜构成的源区域32，在漏电极44的下层形成由N+型硅膜构成的漏区域33。而且，在这些源区域32及漏区域33的下层形成由非晶体硅构成的通道区域(非晶体硅膜46)。
由以上说明的工序形成底栅型TFT30。
然后，如图7(d)所示，用真空镀膜法、溅射法等在源电极43、漏电极44、源区域32、漏区域33及露出的硅层上使钝化膜38(保护膜)成膜。接着，通过光刻处理及蚀刻处理，除去后述的形成像素电极45的栅绝缘膜39上的钝化膜38。同时，为了使像素电极45和源电极43电连接，在漏电极44上的钝化膜38上形成接触孔49。
然后，如图7(e)所示，在含有形成像素电极45的栅绝缘膜39的区域内涂布贮格围堰材料。这里，如上所述，贮格围堰材料含有感光性材料和/或亲液性材料。接着，由等离子体处理对该贮格围堰材料(像素电极用贮格围堰34c)的上面实施疏液处理。然后，通过光掩模用半色调掩模的光刻处理，在形成像素电极45的区域内形成像素电极用沟部，形成像素电极用贮格围堰34c。此时，在像素电极用沟部形成像素电极底上升部34d。
这里，说明形成像素电极底上升部34d的理由。
作为开关元件TFT30具有所定的厚度，例如3000
Figure C200510106829D0021151642QIETU
。另一方面，像素电极在1500～2000
Figure C200510106829D0021151642QIETU
的膜厚范围内形成。从而，像素电极45与TFT30相比是薄膜。因此，在TFT30及与其邻接而形成的像素电极的上面产生阶差，如上所述，在其上面形成的配线等会发生短路、断线。因此，为了避免该问题，在本实施方式中，形成像素电极45底上升用的像素电极底上升部34d。藉此，使含有TFT30及像素电极的上面可以成为平坦区域，即使在平坦区域上再层叠所定图案的情况下，也可以防止起因于阶差的图案的短路、断线等。另外，上述像素电极用贮格围堰34c及像素电极底上升部34d，由作为透明材料的聚甲基硅氮烷形成，其透过率是90％以上。从而，在像素电极45的下层形成的像素电极底上升部34d可以不遮断从背照光照射的光而透过光。
然后，由真空镀膜法、喷墨法等在区分为上述像素电极用贮格围堰34c的区域内形成由ITO(Indium Tin Oxide)构成的像素电极45。另外，通过使像素电极45填充上述的接触孔49，可以确保像素电极45和漏电极44的电连接。另外，在本实施方式中，对像素电极用贮格围堰34c的上面实施疏液处理，而且对上述像素电极底上升部34d的上面实施亲液处理。因此，可以不从像素电极用沟部溢出而形成像素电极45。这样，如图7(e)所示，由于像素电极45在具有所定厚度的像素电极底上升部34d上形成，所以可以使TFT和像素电极45的高度和由ITO构成的像素电极45的高度匹配(对合)，在像素电极用贮格围堰34c和像素电极45上形成没有阶差的平坦区域。其结果，可以在平坦区域上再层叠所定图案，可以防止起因于阶差的图案的短路、断线等。
由以上说明的形成工序可以形成如图6所示的本实施方式的像素。
[第2实施方式]
以下参照图8详细地说明本实施方式的贮格围堰结构体的形成方法。
在上述第1实施方式中，贮格围堰材料34使用由感光性树脂构成的材料，使贮格围堰材料34直接曝光、显影而形成所定图案的沟部。与此相反，在本实施方式中，其不同点在于，贮格围堰材料34使用不含有感光性材料的材料。另外，除此以外的贮格围堰结构及图案的形成方法的基本构成与上述第1实施方式相同，对于共同的构成要素赋予相同的符号，省略其详细的说明。
图8(a)～(e)是以工序顺序表示具有沿图3(a)的A-A’线的贮格围堰结构体的图案的形成方法的剖面图。
首先，如图8(a)所示，由旋转涂布法在基板48的全面上涂布贮格围堰材料34。然后，以CF4、SF5、CHF3等含氟气体作为处理气体等离子体处理在基板48的全面上涂布的贮格围堰材料34的表面，使贮格围堰材料34的表面具有疏液性。
然后，如图8(b)所示，在实施上述疏液处理的贮格围堰材料34上涂布光致抗蚀剂58。接着，通过光刻处理使贮格围堰材料34上涂布的光致抗蚀剂58图案形成为所定图案。具体地说，光掩模用半色调掩模，使与后述的第2沟部56对应的区域的光致抗蚀剂58进行曝光、显影处理。其结果，如图8(c)所示，在与曝光、显影处理的光致抗蚀剂58的第2沟部56对应的区域内，形成具有所定厚度H4的沟部。
然后，如图8(d)所示，以进行上述曝光、显影处理的光致抗蚀剂58作为掩模，蚀刻在下层形成的贮格围堰材料34。作为蚀刻的方法可以适用湿式蚀刻、干式蚀刻等各种蚀刻方法。通过以该光致抗蚀剂58作为掩模进行蚀刻，在贮格围堰34上形成具有所定膜厚H4的底上升部56a的第2沟部56。这样，在本实施方式中，通过在第2沟部56的底面上形成具有所定厚度H4的底上升部56a，可以使第2沟部56的底面形成得比第1底面高。
然后，为了除去在形成第2沟部56的贮格围堰形成时的抗蚀剂(有机物)残渣，对基板48实施残渣处理。
然后，如图8(e)所示，由液滴喷出装置IJ将功能液L配置在第1沟部55(图示省略)。由液滴喷出装置IJ配置在第1沟部55的功能液L，如图8(e)所示，因毛细管现象功能液L流入第2沟部56中，在第2沟部56形成配线图案41。
由以上工序，如图8(e)所示，在第1沟部55形成配线图案40(图示省略)，在第2沟部56形成配线图案41。
按照本实施方式，与上述第1实施方式相同，由于第2沟部56的底面的高度设置得比第1沟部55的底面的高度高，所以在第1沟部55上形成的图案和在第2沟部56上形成的图案之图案的厚度可以匹配。藉此，可以避免在第2沟部56上形成的图案与在第1沟部55上形成的图案及贮格围堰的阶差，可以防止在含有图案的贮格围堰上层叠的图案的短路、断线等。
<电光学装置>
以下，说明具备由具有上述贮格围堰结构的图案形成方法形成的像素的作为本发明的电光学装置之一例的液晶显示装置。
图9是表示本发明的液晶显示装置的各构成要素和从对向基板侧所看到的平面图。图10是沿图9的H-H线的剖面图。图11是在液晶显示装置的像素显示区域内矩阵状形成的多个像素中的各种元件、配线等的等效电路图，另外，在以下说明所用的各图中，为了使各层和各构件在图面上成为可识别程度的大小，各层和各构件取不同的缩尺。
在图9和图10中，本实施方式的液晶显示装置(电光学装置)100，其形成一对的TFT阵列基板10和对向基板20由作为光固化性的密封材料的密封材料52贴合，在由该密封材料52区分的区域内封入保持着液晶50。密封材料52在基板面内的区域内形成闭合的框状，不具备液晶注入口，无用密闭材料密封的痕迹而构成。
在密封材料52的形成区域的内侧区域，形成由遮光性材料构成的周边分型面53。在密封材料52的外侧区域，沿着TFT阵列基板10的一边，形成数据线驱动电路201及安装端子202，沿与该边邻接的两边，形成着扫描线驱动电路204。在TFT阵列基板10剩下的一边，设有用于连接在像素显示区域两侧所设的扫描驱动电路204之间的多个配线205。另外，在对向基板20的角部的至少一个地方，配设着用于TFT阵列基板10和对向基板20间电导通的基板间导通材206。
另外，也可以例如借助于各向异性导电膜电及机械地连接安装驱动用LSI的TAB(Tape Automated Bonding)基板和在TFT阵列基板10的周边部形成的端子组，代替在TFT阵列基板10上形成数据线驱动电路201及扫描线驱动电路204。另外，在液晶显示装置100中，分别根据使用的液晶50的种类、即TN(Twisted Nematic)模式、C-TN法、VA方式、IPS方式模式等的动作模式和标准白模式/标准黑模式，以所定的方向配置相位差片、偏光片等，这里，省略图示。
另外，以液晶显示装置100作为彩色显示用而构成的情况下，对向基板20在与TFT阵列基板10的后述的各像素电极对向的区域内，与其保护膜同时形成例如红(R)、绿(G)、蓝(B)的滤色片。
在具有这样结构的液晶显示装置100的图像显示区域中，如图10所示，以矩阵状构成着多个像素100a，同时在这些像素100a的各自中，形成了像素开关用的TFT(开关元件)30，供给像素信号S1、S2、…、Sn的数据线6a与TFT30的源电极电连接着。写入数据线6a的像素信号S1、S2、…、Sn既可以以该线顺序依次供给，也可以相对于邻接的多个数据线6a彼此以组供给。另外，在TFT30的栅上电连接着扫描线3a，在所定的时间内以该线顺序将扫描信号G1、G2、…、Gn依次脉冲地施加到扫描线3a中。
像素电极19与TFT30的漏极电连接着，通过使作为开关元件的TFT30只在恒定期间呈接通状态，可以将由数据线6a供给的像素信号S1、S2、…、Sn在所定的时间内写入各像素中。这样，借助于像素电极19写入液晶的所定电平的像素信号S1、S2、…、Sn，在图10所示的与对向基板20的对向电极121间保持一定期间。另外，为了防止被保持的像素信号S1、S2、…、Sn泄漏，与在像素电极19和对向电极121之间形成的液晶电容并列而附加存储电容60。例如，像素电极19的电压只比施加源电压的时间长3位的时间由存储电容60保持。藉此，可以改善电荷的保持特性、实现对比度高的液晶显示装置100。
图12是具有由上述贮格围堰结构及图案形成方法形成的像素的有机EL装置的侧剖面图。以下，参照图12，同时说明有机EL装置的概略构成。
在图12中，有机EL装置是使401使挠性基板(图示略)的配线及驱动IC(图示略)与由基板411、电路元件部421、像素电极431、贮格围堰部441、发光元件451、阴极461(对向电极)及密封基板471构成的有机EL元件402连接的。电路元件部421是在基板411上形成作为有源元件的TFT60，多个像素电极431排列在电路元件部421上而构成的。而且，构成TFT60的栅配线61由上述的实施方式的配线图案的形成方法形成的。
在各像素电极431之间，贮格围堰部441形成为格子状，在由贮格围堰部441形成的凹部开口444上形成了发光元件451。另外，发光元件451由形成红色发光的元件和形成绿色发光的元件和形成蓝色发光的元件构成，藉此，有机EL装置401可以实现彩色显示。阴极461在贮格围堰部441及发光元件451的上部的全面上形成，在阴极461的上方层叠着密封用基板471。
含有有机EL元件的有机EL装置401的制造过程备有：形成贮格围堰部441的贮格围堰部形成工序；用于恰当形成发光元件451的等离子体处理工序；形成发光元件451的发光元件形成工序；形成阴极461的对向电极形成工序；和在阴极461上层叠、密封密封用基板471的密封工序。
发光元件形成工序通过形成凹部开口444、即通过在像素电极431上形成空穴注入层452及发光层453而形成发光元件451，备有空穴注入层形成工序和发光层形成工序。而且，空穴注入层形成工序具有将用于形成空穴注入层452的液状体材料喷到各像素电极431上的第1喷出工序、和使喷出的液状体材料干燥而形成空穴注入层452的第1干燥工序。另外，发光层形成工序具有将用于形成发光层453的液状体材料喷到空穴注入层452上的第2喷出工序、和使喷出的液状体材料干燥而形成发光层453的第2干燥工序。另外，如前所述，发光层453由与红、绿、蓝3色相对应的材料形成3种，因此，上述的第2喷出工序由用于分别喷出3种材料的3个工序构成。
该发光元件形成工序而言，在空穴注入层形成工序中的第1喷出工序和发光层形成工序中的第2喷出工序中可以使用上述的液滴喷出装置IJ。
另外，作为本发明的器件(电光学装置)，除上述以外，也可以适用于PDP(等离子体显示面板)和通过使电流平行地流入在基板上形成的小面积的薄膜上的膜面、利用产生电子发射现象的表面传导型电子发射元件等。
<电子仪器>
以下说明本发明的电子仪器的具体例。
图13是表示移动电话机一例的立体图。在图13中，600表示移动电话机主体，601表示具备上述实施方式的液晶显示装置的液晶显示部。
由于图13表示的电子仪器具备通过具有上述实施方式的贮格围堰结构的图案形成方法形成的液晶显示装置，所以可以得到高的质量和性能。
另外，本实施方式的电子仪器具备液晶装置，但是也可以是具备有机电致发光显示装置、等离子体型显示装置等其它电光学装置的电子仪器。
以下说明将由具有本发明的贮格围堰结构的图案形成方法形成的图案适用于天线电路的例子。
图14表示涉及本实施方式例的非接触型卡片介质，非接触型卡片介质400在由卡片基体402和卡片盖418构成的框体内，内置半导体集成电路芯片408和天线电路412，由未图示的外部的收发两用机和电磁波或静电电容结合的至少一方供给电力，或者由数据授受的至少一方进行。
在本实施方式中，上述天线电路412根据本发明的图案形成方法形成。因此，可以谋求上述天线电路412的微细化和细线化，可以得到高质量或性能。
另外，除上述的电子仪器以外，还可以适用于种种电子仪器。例如，可以适用于具备液晶投影仪、多介质对应的个人计算机(PC)及工程·终端站(EWS)、寻呼机、文字处理机、电视、探测型或监控直视型的视频信号磁带记录器、电子记事本、台式电子计算器、车辆导航装置、POS终端、触摸面板的装置等的电子仪器。
以上，参照附图同时说明了涉及本发明的适宜的实施方式的例，但是不用说，本发明并不限于有关的例。上述的例中所示的各构成构件的诸形状和组合等仅是一例，在不偏离本发明的主旨的范围内，根据设计要求等可以进行种种变更。
例如，优选配置在第2沟部56的功能液L的相对于贮格围堰材料的接触角比配置在第1沟部55的功能液的相对于贮格围堰材料的接触角小。

Claims (14)

1.一种隔壁结构体，是设有与由功能液形成的图案对应的凹部的隔壁结构体，其特征在于，包含：
与第1图案对应设在隔壁上的第1凹部；和
与上述第1图案连接而且与比上述第1图案宽度窄的第2图案相对应设在上述隔壁上的第2凹部；
上述第2凹部的底面的至少一部分的高度设置比上述第1凹部的底面的高度高。
2.根据权利要求1所述的隔壁结构体，其特征在于；
上述隔壁含有感光性材料。
3.根据权利要求1或者权利要求2所述的隔壁结构体，其特征在于；
上述隔壁含有亲液性材料。
4.根据权利要求1所述的隔壁结构体，其特征在于；
配置在上述第2凹部的功能液的相对于上述第2凹部的底面的接触角，小于或者等于配置在上述第1凹部的功能液的相对于上述第1凹部的底面的接触角。
5.一种隔壁结构体的形成方法，是在基板上形成具有与多个图案相对应的凹部的隔壁结构体的方法，其特征在于，具有：
在上述基板上涂布隔壁材料的工序；和
形成隔壁的工序，所述隔壁具有与第1图案对应的第1凹部，同时具有与上述第1图案连接而且与比上述第1图案窄的第2图案对应的第2凹部；
在上述隔壁形成工序中，使第2凹部的底面的高度形成为比上述第1凹部的底面的高度高。
6.一种隔壁结构体的形成方法，是在基板上形成具有与多个图案相对应的凹部的隔壁结构体的方法，其特征在于，具有：
在上述基板上涂布隔壁材料的工序；
在隔壁上涂布抗蚀剂的工序；
使上述抗蚀剂以预定的形状图案形成的工序，和
通过以上述抗蚀剂作为掩模使上述隔壁蚀刻为预定图案而形成隔壁的工序，所述隔壁为：具有与第1图案对应的第1凹部的隔壁，和具有与上述第1图案连接而且与比上述第1图案窄的第2图案对应的第2凹部的隔壁；
在上述隔壁形成工序中，使上述第2凹部的底面的高度形成为比上述第1凹部的底面的高度高。
7.根据权利要求5或者权利要求6所述的隔壁结构体的形成方法，其特征在于；
将涂布在上述基板上的上述隔壁材料的表面进行疏液处理。
8.根据权利要求5或者6的任一项所述的隔壁结构体的形成方法，其特征在于；
由半色调曝光形成上述第2凹部。
9.根据权利要求5或者6的任一项所述的隔壁结构体的形成方法，其特征在于；
将上述第1凹部的上述第1图案形成侧的表面进行疏液处理，将上述第2凹部的上述第2图案形成侧的表面进行亲液处理。
10.一种器件，其特征在于；
具备上述权利要求1～4的任一项所述的隔壁结构体和配置在上述隔壁结构体的第1凹部及第2凹部的内部的图案。
11.根据权利要求10所述的器件，其特征在于；其中第1图案是栅配线，第2图案是栅电极。
12.根据权利要求10所述的器件，其特征在于；其中第1图案是源配线，第2图案是源电极。
13.一种电光学装置，其特征在于；
具备权利要求12所述的器件。
14.一种电子仪器，其特征在于；
具备权利要求13所述的电光学装置。
CNB2005101068290A 2004-09-30 2005-09-23 图案形成结构及形成方法、器件及电光学装置、电子仪器 Expired - Fee Related CN100521875C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004288695A JP4096933B2 (ja) 2004-09-30 2004-09-30 パターンの形成方法
JP2004288695 2004-09-30

Publications (2)

Publication Number Publication Date
CN1770958A CN1770958A (zh) 2006-05-10
CN100521875C true CN100521875C (zh) 2009-07-29

Family

ID=35427540

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101068290A Expired - Fee Related CN100521875C (zh) 2004-09-30 2005-09-23 图案形成结构及形成方法、器件及电光学装置、电子仪器

Country Status (6)

Country Link
US (1) US7335991B2 (zh)
EP (1) EP1643300A1 (zh)
JP (1) JP4096933B2 (zh)
KR (1) KR100726271B1 (zh)
CN (1) CN100521875C (zh)
TW (1) TWI297096B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4507978B2 (ja) * 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法
JP2008058456A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp アクティブマトリクス基板の製造方法及び液晶表示装置の製造方法
JP5458486B2 (ja) * 2006-11-22 2014-04-02 三菱電機株式会社 アレイ基板、表示装置、及びその製造方法
US9645457B2 (en) 2006-11-22 2017-05-09 Mitsubishi Electric Corporation Array substrate, display device, and method for manufacturing the array substrate
JP5103957B2 (ja) * 2007-03-13 2012-12-19 コニカミノルタホールディングス株式会社 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
JP2011155035A (ja) * 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
TWI404474B (zh) * 2010-02-06 2013-08-01 li li Fan Arrangement Method and Structure of Bridge Electrode
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
WO2015111731A1 (ja) * 2014-01-24 2015-07-30 コニカミノルタ株式会社 パターン形成方法、透明導電膜付き基材、デバイス及び電子機器
JP6481994B2 (ja) * 2014-10-23 2019-03-13 東京エレクトロン株式会社 画素電極のパターン形成方法および形成システム
CN105552077B (zh) * 2016-02-16 2019-05-03 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、触摸显示面板
US10624207B2 (en) * 2017-03-14 2020-04-14 Panasonic Intellectual Property Management Co., Ltd. Touch sensor
KR102268603B1 (ko) * 2019-07-10 2021-06-22 세메스 주식회사 기판, 디스플레이 패널 및 기판 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228181B2 (ja) * 1997-05-12 2001-11-12 ヤマハ株式会社 平坦配線形成法
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
US6541861B2 (en) * 2000-06-30 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method including forming step of SOI structure and semiconductor device having SOI structure
JP4511058B2 (ja) * 2001-02-06 2010-07-28 シャープ株式会社 液晶表示装置及び液晶配向方法
JP2003195329A (ja) 2001-12-27 2003-07-09 Sharp Corp 表示装置およびその製造方法
JP3787839B2 (ja) * 2002-04-22 2006-06-21 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP4170049B2 (ja) 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3823981B2 (ja) 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP3788467B2 (ja) 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100568790B1 (ko) * 2003-12-30 2006-04-07 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 및 그 형성 방법

Also Published As

Publication number Publication date
KR100726271B1 (ko) 2007-06-11
CN1770958A (zh) 2006-05-10
US20060071984A1 (en) 2006-04-06
TW200627035A (en) 2006-08-01
JP2006108147A (ja) 2006-04-20
KR20060051192A (ko) 2006-05-19
JP4096933B2 (ja) 2008-06-04
US7335991B2 (en) 2008-02-26
EP1643300A1 (en) 2006-04-05
TWI297096B (en) 2008-05-21

Similar Documents

Publication Publication Date Title
CN100521875C (zh) 图案形成结构及形成方法、器件及电光学装置、电子仪器
CN100477881C (zh) 图案形成结构及形成方法、器件及电光学装置、电子仪器
CN100442954C (zh) 薄膜图案形成方法、器件的制造方法及有源矩阵基板的制造方法
CN100518445C (zh) 薄膜图案形成方法及器件的制造方法
CN100416752C (zh) 图案形成方法、器件及制造方法、电光学装置和电子仪器
US7678697B2 (en) Substrate, device, method of manufacturing device, method of manufacturing active matrix substrate, electro-optical apparatus and electronic apparatus
CN100403511C (zh) 图案及其形成法、器件及其制法、电光学装置、电子仪器
CN100440428C (zh) 膜图案的形成法
CN100420002C (zh) 膜图案的形成法、有源矩阵基板、电光装置、电子仪器
KR100670985B1 (ko) 디바이스와 그 제조 방법, 액티브 매트릭스 기판의 제조방법 및 전기 광학 장치 및 전자 기기
CN100437917C (zh) 透明导电膜和其形成方法、电光学装置及电子仪器
CN100429747C (zh) 围堰构造、布线图案形成方法、设备、电光学装置及电子机器
CN100399566C (zh) 有源矩阵基板及其制造方法、光电装置以及电子设备
CN100531520C (zh) 隔壁结构体及其形成方法、器件、电光学装置及电子仪器
CN100410790C (zh) 图案及配线形成方法、半导体装置、tft器件、电光学装置
CN1959954B (zh) 膜图案形成方法、器件、电光学装置以及电子机器
JP4640093B2 (ja) 膜パターンの形成方法、デバイスの製造方法
CN100566509C (zh) 膜图案的形成方法、器件及其制造方法、电光学装置
CN100514566C (zh) 图案形成方法、器件和有源矩阵型基板的制造方法
CN100483638C (zh) 围堰的形成方法、膜图案的形成方法、装置以及电子机器
JP2007103758A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20160923