KR100568790B1 - 반도체 소자의 콘택 플러그 및 그 형성 방법 - Google Patents

반도체 소자의 콘택 플러그 및 그 형성 방법 Download PDF

Info

Publication number
KR100568790B1
KR100568790B1 KR1020030100169A KR20030100169A KR100568790B1 KR 100568790 B1 KR100568790 B1 KR 100568790B1 KR 1020030100169 A KR1020030100169 A KR 1020030100169A KR 20030100169 A KR20030100169 A KR 20030100169A KR 100568790 B1 KR100568790 B1 KR 100568790B1
Authority
KR
South Korea
Prior art keywords
plug
contact plug
contact
forming
semiconductor device
Prior art date
Application number
KR1020030100169A
Other languages
English (en)
Other versions
KR20050068582A (ko
Inventor
심성보
장희현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030100169A priority Critical patent/KR100568790B1/ko
Priority to US10/887,944 priority patent/US7109109B2/en
Priority to TW093121367A priority patent/TWI251294B/zh
Priority to JP2004253153A priority patent/JP4977848B2/ja
Publication of KR20050068582A publication Critical patent/KR20050068582A/ko
Application granted granted Critical
Publication of KR100568790B1 publication Critical patent/KR100568790B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 콘택 플러그 및 그 형성 방법에 관한 것으로, 콘택 플러그가 형성되는 접합 영역을 금속 배선의 하부까지 상승시켜 형성한 후, 상승된 접합 영역과 금속 배선을 콘택 플러그로 연결시키거나, 접합 영역 상에 동일한 면적의 제1 콘택 플러그를 금속 배선의 하부까지 형성한 후, 제1 콘택 플러그를 제2 콘택 플러그로 연결시킴으로써, 일부분을 제외한 콘택 플러그의 폭을 최대한 증가시켜 전기장이 집중되는 것을 방지하고 온-커런트(On-current)가 감소하는 것을 억제하여 소자의 전기적 특성을 향상시킬 수 있다.
콘택 플러그, 온-커런트

Description

반도체 소자의 콘택 플러그 및 그 형성 방법{Contact plug in a semiconductor device and method of forming the same}
도 1은 종래 기술에 따른 반도체 소자의 콘택 플러그 구조를 설명하기 위한 소자의 단면도이다.
도 2는 도 1의 선 A-A'에 따라 절취된 상태의 단면도이다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 콘택 플러그 구조를 설명하기 위한 소자의 단면도이다.
도 4는 도 3의 선 A-A'에 따라 절취된 상태의 단면도이다.
도 5는 콘택 플러그의 수에 따른 소자의 전기적 특성 차이를 비교한 특성 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 301 : 반도체 기판 102, 302 : 소자 분리막
103, 303 : 게이트 104, 304 : 소오스/드레인
305 : 제1 플러그 106, 306 : 층간 절연막
207a : 제2 플러그 107a, 107b, 310 : 콘택 플러그
108, 308 : 층간 절연막
109a, 109b, 109c, 309a, 309b, 309c : 금속 배선
본 발명은 반도체 소자의 콘택 플러그 및 그 형성 방법에 관한 것으로, 특히 전기장이 집중되는 것을 방지할 수 있는 반도체 소자의 콘택 플러그 및 그 형성 방법에 관한 것이다.
종래에는 셀의 간격(Cell pitch)에 비해 주변 소자의 간격(Peripheral pitch)이 그다지 중대(Critical)하지 않았으나, 소자의 집적도가 높아짐에 따라 주변 소자의 간격도 셀의 간격만큼 중요한 요소(Factor)가 되었다. 이로 인해, 주변 소자가 셀만큼 축소되면서, 폴리실리콘으로 이루어진 소자에 비해 상대적으로 축소(Shrink)하기가 어려운 금속층(Metal layer)이 문제가 되었다.
도 1은 종래 기술에 따른 반도체 소자의 콘택 플러그 구조를 설명하기 위한 소자의 단면도이다. 도 2는 도 1의 선 A-A'에 따라 절취된 상태의 단면도이다.
도 1 및 도 2를 참조하면, 반도체 기판(101)에는 게이트(103)와 소오스/드레인(104)으로 이루어진 트랜지스터가 형성되고, 게이트(103)와 소오스/드레인(104)은 콘택 플러그(107a 및 107b)를 통해 각각 금속 배선(109a 및 109c)에 각각 접속 된다. 한편, 게이트(103)와 소오스/드레인(104)과 연결된 금속 배선(109a 및 109c)의 주변에는 주변의 다른 요소들을 전기적으로 연결시켜주기 위한 다른 금속 배선들(109b)이 형성된다. 미설명된 도면부호 102는 소자 분리막이고, 106 및 108은 층간 절연막이다.
이때, 소자의 집적도가 높아지면서 하나의 콘택 플러그만으로 트랜지스터의 접합부를 금속 배선과 연결시켜야 한다. 예를 들면, 소오스/드레인(104)은 면적이 넓지만, 그 상부로는 여러 금속 배선(109a 및 109b)이 형성되며 그 중 하나의 금속 배선(109a)만이 소오스/드레인(104)과 연결된다. 이로 인해, 소오스/드레인(104)의 면적이 넓더라도 금속배선(109a)의 폭이 좁아 콘택 플러그(107a)를 하나밖에 형성할 수 없는 경우가 발생된다.
이럴 경우, 폭이 좁은 콘택 플러그(107a)로 전기장(점선 화살표)이 집중되면서, 콘택 플러그가 여러 개 형성된 경우보다 온-커런트(On-Current)가 감소되는 문제점이 발생될 수 있다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 콘택 플러그 및 그 형성 방법은 콘택 플러그가 형성되는 접합 영역을 금속 배선의 하부까지 상승시켜 형성한 후, 상승된 접합 영역과 금속 배선을 콘택 플러그로 연결시키거나, 접합 영역 상에 동일한 면적의 제1 콘택 플러그를 금속 배선의 하부까지 형성한 후, 제1 콘택 플러그를 제2 콘택 플러그로 연결시킴으로써, 일부분을 제외한 콘택 플러그의 폭을 최 대한 증가시켜 전기장이 집중되는 것을 방지하고 온-커런트(On-current)가 감소하는 것을 억제하여 소자의 전기적 특성을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자의 콘택 플러그는 반도체 기판의 접합 영역 상에 형성되며, 전기장을 분산시키면서 상부의 금속 배선들 중 소정의 금속 배선을 접합 영역과 전기적으로 연결시키기 위하여 상부가 좁고 하부가 넓다.
상기에서, 콘택 플러그의 하부는 폭과 면적이 접합 영역과 동일하며, 상부는 콘택 플러그와 연결되는 금속 배선의 폭을 고려하여 주변의 금속 배선과 전기적으로 연결되지 않는 범위에서 최대 폭으로 형성되는 것이 바람직하다.
본 발명의 다른 실시예에 따른 반도체 소자의 콘택 플러그는 반도체 기판의 접합 영역 상에 형성된 제1 플러그, 및 제1 플러그 상에 형성되며 상부의 금속 배선들 중 소정의 금속 배선과 연결되는 제2 플러그를 포함하여 이루어지며, 제1 플러그는 제2 플러그보다 폭이 넓다.
상기에서, 제1 플러그가 폴리실리콘층으로 이루어지고, 제2 플러그가 금속 물질로 이루어질 수 있다. 이때, 제2 플러그가 텅스텐으로 이루어질 수 있다.
한편, 제1 플러그의 폭과 면적이 접합 영역과 동일할 수 있으며, 제1 플러그가 금속 배선들과 직접 접촉하지 않고 전기적 영향을 최소화할 수 있을 정도의 높이로 최대한 높게 형성되는 것이 바람직하다.
제2 플러그는 연결되는 금속 배선의 폭을 고려하여 주변의 금속 배선과 전기적으로 연결되지 않는 범위에서 최대 폭으로 형성되는 것이 바람직하다.
제1 플러그는 제2 플러그가 4개 이하로 형성되는 영역에만 형성되며, 제2 플러그가 4개 이상 형성되는 영역에서는 제2 플러그가 직접 접합 영역과 금속 배선을 연결할 수 있다.
본 발명의 실시예에 따른 반도체 소자의 콘택 플러그 형성 방법은소오스/드레인과 같은 접합 영역이 형성된 반도체 기판이 제공되는 단계와, 접합 영역 상에 제1 플러그를 형성하는 단계와, 제1 플러그를 포함한 전체 구조 상에 층간 절연막을 형성하는 단계와, 제1 플러그 상부의 층간 절연막에 콘택홀을 형성하는 단계, 및 콘택홀에 제2 플러그를 형성하는 단계를 포함하며, 제1 플러그가 제2 플러그보다 넓게 형성된다.
제1 플러그는 폴리실리콘층으로 형성될 수 있으며, 선택적 에피 성장 공정으로 형성될 수 있다. 이때, 제1 플러그는 접합 영역과 동일한 폭과 면적으로 형성될 수 있다. 한편, 제1 플러그는 층간 절연막 상에 형성되는 금속 배선들과 직접 접촉하지 않고 전기적 영향을 최소화할 수 있을 정도의 높이로 최대한 높게 형성되는 것이 바람직하다.
제2 플러그는 금속 물질로 형성되며, 텅스텐으로 형성될 수 있다. 이때, 제2 플러그는 제2 플러그와 연결되는 금속 배선의 폭을 고려하여 주변의 금속 배선과 전기적으로 연결되지 않는 범위에서 최대 폭으로 형성되는 것이 바람직하다.
한편, 제1 플러그는 제2 플러그가 4개 이하로 형성되는 영역에만 형성되며, 제2 플러그가 4개 이상 형성되는 영역에서는 제2 플러그가 직접 접합 영역과 금속 배선을 연결할 수 있도록 형성될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 3은 본 발명의 실시예에 따른 반도체 소자의 콘택 플러그 구조를 설명하기 위한 소자의 단면도이다. 도 4는 도 3의 선 A-A'에 따라 절취된 상태의 단면도이다.
도 3 및 도 4를 참조하면, 반도체 기판(301)에는 게이트(303)와 소오스/드레인(304)으로 이루어진 트랜지스터가 형성된다. 소오스/드레인(304)은 콘택 플러그(310)를 통해 금속 배선(309a)과 접속되고, 게이트(303)는 제2 플러그(307b)를 통해 금속 배선(309c)에 접속된다. 한편, 게이트(303)와 소오스/드레인(304)과 연결된 금속 배선(309a 및 309c)의 주변에는 주변의 다른 요소들을 전기적으로 연결시켜주기 위한 다른 금속 배선들(309b)이 형성된다. 미설명된 도면부호 302는 소자 분리막이고, 306 및 308은 층간 절연막이다.
한편, 상기에서 소오스/드레인(304)과 금속 배선(309a)을 연결시키는 콘택 플러그(310)는 하부가 넓고 상부가 좁은 형태로 형성된다. 좀 더 구체적으로 설명하면 다음과 같다.
소오스/드레인(304)은 면적이 넓지만, 그 상부로는 여러 금속 배선(309a 및 309b)이 형성되며 그 중 하나의 금속 배선(309a)만이 소오스/드레인(304)과 연결된다. 이로 인해, 소오스/드레인(304)의 면적이 넓더라도 금속배선(309a)의 폭이 좁기 때문에, 소오스/드레인(304)과 금속배선(209)을 연결하기 위한 콘택 플러그를 하나밖에 형성할 수 없는 경우가 발생된다.
이 경우, 콘택 플러그의 폭이 좁아지게 되고 전기장이 집중되어 온-커런트(On-current)가 감소할 수 있으므로, 소오스/드레인(304)과 금속 배선(309a)을 연결시키는 콘택 플러그(310)를 하부는 넓고 상부는 정상적인 폭으로 형성한다.
예를 들면, 콘택 플러그(310)를 제1 플러그(305)와 제2 플러그(207a)의 적층 구조로 형성하고, 제1 플러그(305)의 하부 폭이나 면적을 소오스/드레인(304)과 같이 콘택 플러그(310) 하부의 접합 영역과 동일한 면적이나 폭으로 형성할 수 있다. 그리고, 제1 플러그(305)는 층간 절연막(306)의 높이보다 낮게 형성한다. 이는, 제1 플러그(305)가 층간 절연막(306)과 동일한 높이로 형성되거나 그보다 높게 형성되면 소오스/드레인(304)과 연결된 금속 배선(309a)의 주변에 형성된 금속 배선(309b)과 전기적으로 연결되어 불량이 발생될 수 있기 때문이다. 따라서, 제1 플러그(305)는 층간 절연막(306)의 높이보다 낮게 형성하면서 주변의 금속 배선들(309b)과 직접 접촉하지 않고 전기적 영향을 최소화할 수 있을 정도의 높이로 최대한 높게 형성하는 것이 바람직하다.
그리고, 제2 플러그(307a)는 금속 배선(309a)의 폭을 고려하여 주변의 금속 배선(309b)과 전기적으로 연결되지 않는 범위에서 최대 폭으로 형성한다.
한편, 콘택 플러그(310)는 다음과 같은 방식으로 형성할 수 있다.
첫 번째 방법으로, 먼저 반도체 기판(301)에 게이트(303)와 소오스/드레인(304)을 포함하는 트랜지스터를 형성한 후, 전체 구조 상에 층간 절연막(305)을 형성하기 전에 소오스/드레인(304)과 같은 접합 영역 상부에 폴리실리콘층을 형성하여 제1 플러그(305)를 형성할 수 있다. 이후에는, 전체 구조 상에 층간 절연막(306)을 형성하고 통상의 공정으로 제2 플러그(307a)를 형성하여 제1 및 제2 플러그(305 및 307a)로 이루어진 콘택 플러그(310)를 형성한다. 이때, 제2 플러그(307a)는 텅스텐으로 형성할 수 있다.
두 번째 방법으로, 먼저 반도체 기판(301)에 게이트(303)와 소오스/드레인(304)을 포함하는 트랜지스터를 형성한 후, 전체 구조 상에 층간 절연막(305)을 형성하기 전에 소오스/드레인(304)과 같은 영역만을 선택적 에피 성장 공정으로 성장시켜 제1 플러그(305)를 형성할 수 있다. 이후에는, 전체 구조 상에 층간 절연막(306)을 형성하고 통상의 공정으로 제2 플러그(307a)를 형성하여 제1 및 제2 플러그(305 및 307a)로 이루어진 콘택 플러그(310)를 형성한다. 이때, 제2 플러그(307a)는 텅스텐으로 형성할 수 있다.
상기의 방법들은 콘택 플러그(310)를 형성하는 여러 가지의 방법 중 하나의 실시예일 뿐, 제1 플러그(305)가 형성되는 방법이 상기의 방법들로 한정되는 것은 아니다.
이렇게, 콘택 플러그(310)의 폭을 최대한 넓게 형성하면 소자의 전기적 특성을 향상시킬 수 있다.
도 5는 콘택 플러그의 수에 따른 소자의 전기적 특성 차이를 비교한 특성 그래프이다.
도 5를 참조하면, 제1 곡선(W Ct)은 제1 플러그를 형성하지 않은 상태에서 제2 플러그로만 이루어진 콘택 플러그의 수에 따른 온-커런트 전류 특성을 나타내는 그래프이다. 제2 곡선(Poly Ct)은 제1 플러그를 형성한 상태에서 제1 플러그 상에 형성된 제2 플러그에 따른 온-커런트 전류 특성을 나타내는 그래프이다.
제1 곡선(W Ct)과 제2 곡선(Poly Ct)을 비교해보면, 콘택 플러그의 수가 많은 경우에는 종래와 같이 텅스텐으로 이루어진 제2 플러그만을 형성하는 경우의 전기적 특성이 우수하나, 콘택 플러그의 수가 적은 경우에는 제1 플러그를 형성하고 그 상부에 제2 플러그만을 형성하는 경우의 전기적 특성이 우수한 것을 알 수 있다. 예를 들면, 제2 플러그가 4개보다 적게 형성되는 경우에는 전기적 특성을 향상 시키기 위하여 제1 플러그를 형성하여 전기장을 분산시키는 것이 바람직하다.
만일, 금속 배선들의 간격이 넓고 금속 배선이 충분한 폭으로 형성되어 제2 플러그를 4개보다 많게 형성할 수 있는 경우에는, 제1 플러그를 형성하지 않고 제2 플러그만을 형성하여 제2 플러그로 접합 영역과 금속 배선을 전기적으로 연결시킬 수도 있다. 다시 말해, 제2 플러그가 4개 이하로 형성되는 영역에만 선택적으로 제1 플러그를 형성할 수 있다.
상술한 바와 같이, 본 발명은 콘택 플러그가 형성되는 접합 영역을 금속 배선의 하부까지 상승시켜 형성한 후, 상승된 접합 영역과 금속 배선을 콘택 플러그로 연결시키거나, 접합 영역 상에 동일한 면적의 제1 콘택 플러그를 금속 배선의 하부까지 형성한 후, 제1 콘택 플러그를 제2 콘택 플러그로 연결시킴으로써, 일부분을 제외한 콘택 플러그의 폭을 최대한 증가시켜 전기장이 집중되는 것을 방지하고 온-커런트(On-current)가 감소하는 것을 억제하여 소자의 전기적 특성을 향상시킬 수 있다.

Claims (19)

  1. 반도체 기판의 접합 영역 상에 형성되며, 전기장을 분산시키면서 상부의 금속 배선들 중 소정의 금속 배선을 상기 접합 영역과 전기적으로 연결시키기 위하여 상부가 좁고 하부가 넓으며, 상기 하부의 폭과 면적이 상기 접합 영역과 동일하고, 상기 상부는 상기 콘택 플러그와 연결되는 상기 금속 배선의 폭을 고려하여 주변의 금속 배선과 전기적으로 연결되지 않는 범위에서 최대 폭으로 형성되는 반도체 소자의 콘택 플러그.
  2. 삭제
  3. 삭제
  4. 반도체 기판의 접합 영역 상에 형성된 제1 플러그; 및
    상기 제1 플러그 상에 형성되며 상부의 금속 배선들 중 소정의 금속 배선과 연결되는 제2 플러그를 포함하여 이루어지며,
    상기 제1 플러그는 상기 제2 플러그보다 폭이 넓고, 상기 제1 플러그가 폴리실리콘층으로 이루어지며 상기 제2 플러그가 금속 물질로 이루어진 반도체 소자의 콘택 플러그.
  5. 삭제
  6. 제 4 항에 있어서,
    상기 제2 플러그가 텅스텐으로 이루어진 반도체 소자의 콘택 플러그.
  7. 제 4 항에 있어서,
    상기 제1 플러그의 폭과 면적이 상기 접합 영역과 동일한 반도체 소자의 콘택 플러그.
  8. 제 4 항에 있어서,
    상기 제1 플러그가 상기 금속 배선들과 직접 접촉하지 않고 전기적 영향을 최소화할 수 있을 정도의 높이로 최대한 높게 형성되는 반도체 소자의 콘택 플러그.
  9. 제 4 항에 있어서,
    상기 제2 플러그는 연결되는 상기 금속 배선의 폭을 고려하여 주변의 금속 배선과 전기적으로 연결되지 않는 범위에서 최대 폭으로 형성되는 반도체 소자의 콘택 플러그.
  10. 제 4 항에 있어서,
    상기 제1 플러그는 상기 제2 플러그가 4개 이하로 형성되는 영역에만 형성되며, 상기 제2 플러그가 4개 이상 형성되는 영역에서는 상기 제2 플러그가 직접 상기 접합 영역과 상기 금속 배선을 연결하는 반도체 소자의 콘택 플러그.
  11. 소오스/드레인과 같은 접합 영역이 형성된 반도체 기판이 제공되는 단계;
    상기 접합 영역 상에 제1 플러그를 형성하는 단계;
    상기 제1 플러그를 포함한 전체 구조 상에 층간 절연막을 형성하는 단계;
    상기 제1 플러그 상부의 상기 층간 절연막에 콘택홀을 형성하는 단계; 및
    상기 콘택홀에 제2 플러그를 형성하는 단계를 포함하며,
    상기 제1 플러그가 상기 제2 플러그보다 넓게 형성되고, 상기 제1 플러그가 폴리실리콘층으로 형성되는 반도체 소자의 콘택 플러그 형성 방법.
  12. 삭제
  13. 제 11 항에 있어서,
    상기 제1 플러그가 선택적 에피 성장 공정으로 형성되는 반도체 소자의 콘택 플러그 형성 방법.
  14. 제 11 항에 있어서,
    상기 제1 플러그가 상기 접합 영역과 동일한 폭과 면적으로 형성되는 반도체 소자의 콘택 플러그 형성 방법.
  15. 제 11 항에 있어서,
    상기 제1 플러그가 상기 층간 절연막 상에 형성되는 금속 배선들과 직접 접촉하지 않고 전기적 영향을 최소화할 수 있을 정도의 높이로 최대한 높게 형성되는 반도체 소자의 콘택 플러그 형성 방법.
  16. 제 11 항에 있어서,
    상기 제2 플러그가 금속 물질로 이루어진 반도체 소자의 콘택 플러그 형성 방법.
  17. 제 16 항에 있어서,
    상기 제2 플러그가 텅스텐으로 형성된 반도체 소자의 콘택 플러그 형성 방법.
  18. 제 11 항에 있어서,
    상기 제2 플러그는 상기 제2 플러그와 연결되는 금속 배선의 폭을 고려하여 주변의 금속 배선과 전기적으로 연결되지 않는 범위에서 최대 폭으로 형성되는 반 도체 소자의 콘택 플러그 형성 방법.
  19. 제 11 항에 있어서,
    상기 제1 플러그는 상기 제2 플러그가 4개 이하로 형성되는 영역에만 형성되며, 상기 제2 플러그가 4개 이상 형성되는 영역에서는 상기 제2 플러그가 직접 상기 접합 영역과 상기 금속 배선을 연결할 수 있도록 형성되는 반도체 소자의 콘택 플러그 형성 방법.
KR1020030100169A 2003-12-30 2003-12-30 반도체 소자의 콘택 플러그 및 그 형성 방법 KR100568790B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030100169A KR100568790B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 콘택 플러그 및 그 형성 방법
US10/887,944 US7109109B2 (en) 2003-12-30 2004-07-09 Contact plug in semiconductor device and method of forming the same
TW093121367A TWI251294B (en) 2003-12-30 2004-07-16 Contact plug in semiconductor device and method of forming the same
JP2004253153A JP4977848B2 (ja) 2003-12-30 2004-08-31 半導体素子のコンタクトプラグ及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100169A KR100568790B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 콘택 플러그 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20050068582A KR20050068582A (ko) 2005-07-05
KR100568790B1 true KR100568790B1 (ko) 2006-04-07

Family

ID=34698742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100169A KR100568790B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 콘택 플러그 및 그 형성 방법

Country Status (4)

Country Link
US (1) US7109109B2 (ko)
JP (1) JP4977848B2 (ko)
KR (1) KR100568790B1 (ko)
TW (1) TWI251294B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4096933B2 (ja) * 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
JP4507978B2 (ja) * 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
US8987846B2 (en) 2013-03-22 2015-03-24 Yoshinori Kumura Magnetic memory and manufacturing method thereof
JP5820416B2 (ja) * 2013-03-22 2015-11-24 株式会社東芝 半導体装置及びその製造方法
US9203015B2 (en) 2013-03-22 2015-12-01 Hisanori Aikawa Magnetic storage device
KR102088200B1 (ko) * 2014-07-01 2020-03-13 삼성전자주식회사 반도체 소자 및 그 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480024A (en) * 1987-09-22 1989-03-24 Toshiba Corp Semiconductor device and manufacture thereof
JPH08293543A (ja) * 1995-04-25 1996-11-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2953404B2 (ja) * 1995-12-08 1999-09-27 ソニー株式会社 半導体装置及びその製造方法
US6143648A (en) * 1997-02-18 2000-11-07 Motorola, Inc. Method for forming an integrated circuit
JP3127955B2 (ja) * 1997-06-30 2001-01-29 日本電気株式会社 半導体装置及びその製造方法
KR100252914B1 (ko) 1997-12-19 2000-05-01 김영환 반도체 소자의 구조 및 제조 방법
JP2000299294A (ja) * 1999-04-14 2000-10-24 Mitsubishi Electric Corp 半導体装置およびその中間体ならびに半導体装置の製造方法
US6518173B1 (en) * 1999-08-18 2003-02-11 Advanced Micro Devices, Inc. Method for avoiding fluorine contamination of copper interconnects
JP2001118927A (ja) * 1999-10-22 2001-04-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6611017B2 (en) * 2000-03-27 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device provided with capacitor having cavity-provided electrode
TW548832B (en) * 2001-03-08 2003-08-21 Hitachi Ltd Method of producing semiconductor integrated circuit device and semiconductor integrated circuit device
JP2002299571A (ja) * 2001-04-02 2002-10-11 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6583046B1 (en) * 2001-07-13 2003-06-24 Advanced Micro Devices, Inc. Post-treatment of low-k dielectric for prevention of photoresist poisoning
US6815223B2 (en) * 2002-11-22 2004-11-09 Symetrix Corporation Low thermal budget fabrication of ferroelectric memory using RTP
JP4497791B2 (ja) * 2002-05-09 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路
JP2004104012A (ja) * 2002-09-12 2004-04-02 Renesas Technology Corp 半導体装置
JP4353685B2 (ja) * 2002-09-18 2009-10-28 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
TWI251294B (en) 2006-03-11
JP4977848B2 (ja) 2012-07-18
US7109109B2 (en) 2006-09-19
US20050140016A1 (en) 2005-06-30
JP2005197654A (ja) 2005-07-21
KR20050068582A (ko) 2005-07-05
TW200522255A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
USRE48289E1 (en) Semiconductor device
US7541642B2 (en) Semiconductor device with a gate electrode including a pair of polysilicon layers
US20060273390A1 (en) Gate contact and runners for high density trench MOSFET
US5591991A (en) Semiconductor device and method of manufacturing the same
JP2002158350A5 (ko)
JPH1168102A (ja) 半導体装置の製造方法
KR100568790B1 (ko) 반도체 소자의 콘택 플러그 및 그 형성 방법
JP2003101027A (ja) 半導体装置及びその製造方法
KR20040014197A (ko) 반도체 장치
US5888889A (en) Integrated structure pad assembly for lead bonding
US5598019A (en) Semiconductor device having trench isolation structure and method of manufacturing the same
JP2937127B2 (ja) 半導体装置
US6429486B1 (en) Semiconductor support substrate potential fixing structure for SOI semiconductor device
KR20200073551A (ko) 수직형 메모리 장치
US20080173924A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20180308964A1 (en) Semiconductor device
CN114026700B (zh) 具有回流金属间电介质层的功率半导体器件
US8008725B2 (en) Field transistors for electrostatic discharge protection and methods for fabricating the same
JPH01293661A (ja) 半導体装置
KR100402143B1 (ko) 반도체몸체의제조방법
JPS63307775A (ja) キャパシタおよびその製造方法
US7364987B2 (en) Method for manufacturing semiconductor device
KR940009351B1 (ko) 반도체 칩의 에지 시일 및 그 제조방법
KR960012916B1 (ko) 반도체장치 및 그 제조방법
KR20000045475A (ko) 웰 바이어싱 트랜지스터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 15