KR100568790B1 - 반도체 소자의 콘택 플러그 및 그 형성 방법 - Google Patents
반도체 소자의 콘택 플러그 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100568790B1 KR100568790B1 KR1020030100169A KR20030100169A KR100568790B1 KR 100568790 B1 KR100568790 B1 KR 100568790B1 KR 1020030100169 A KR1020030100169 A KR 1020030100169A KR 20030100169 A KR20030100169 A KR 20030100169A KR 100568790 B1 KR100568790 B1 KR 100568790B1
- Authority
- KR
- South Korea
- Prior art keywords
- plug
- contact plug
- contact
- forming
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 230000005684 electric field Effects 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (19)
- 반도체 기판의 접합 영역 상에 형성되며, 전기장을 분산시키면서 상부의 금속 배선들 중 소정의 금속 배선을 상기 접합 영역과 전기적으로 연결시키기 위하여 상부가 좁고 하부가 넓으며, 상기 하부의 폭과 면적이 상기 접합 영역과 동일하고, 상기 상부는 상기 콘택 플러그와 연결되는 상기 금속 배선의 폭을 고려하여 주변의 금속 배선과 전기적으로 연결되지 않는 범위에서 최대 폭으로 형성되는 반도체 소자의 콘택 플러그.
- 삭제
- 삭제
- 반도체 기판의 접합 영역 상에 형성된 제1 플러그; 및상기 제1 플러그 상에 형성되며 상부의 금속 배선들 중 소정의 금속 배선과 연결되는 제2 플러그를 포함하여 이루어지며,상기 제1 플러그는 상기 제2 플러그보다 폭이 넓고, 상기 제1 플러그가 폴리실리콘층으로 이루어지며 상기 제2 플러그가 금속 물질로 이루어진 반도체 소자의 콘택 플러그.
- 삭제
- 제 4 항에 있어서,상기 제2 플러그가 텅스텐으로 이루어진 반도체 소자의 콘택 플러그.
- 제 4 항에 있어서,상기 제1 플러그의 폭과 면적이 상기 접합 영역과 동일한 반도체 소자의 콘택 플러그.
- 제 4 항에 있어서,상기 제1 플러그가 상기 금속 배선들과 직접 접촉하지 않고 전기적 영향을 최소화할 수 있을 정도의 높이로 최대한 높게 형성되는 반도체 소자의 콘택 플러그.
- 제 4 항에 있어서,상기 제2 플러그는 연결되는 상기 금속 배선의 폭을 고려하여 주변의 금속 배선과 전기적으로 연결되지 않는 범위에서 최대 폭으로 형성되는 반도체 소자의 콘택 플러그.
- 제 4 항에 있어서,상기 제1 플러그는 상기 제2 플러그가 4개 이하로 형성되는 영역에만 형성되며, 상기 제2 플러그가 4개 이상 형성되는 영역에서는 상기 제2 플러그가 직접 상기 접합 영역과 상기 금속 배선을 연결하는 반도체 소자의 콘택 플러그.
- 소오스/드레인과 같은 접합 영역이 형성된 반도체 기판이 제공되는 단계;상기 접합 영역 상에 제1 플러그를 형성하는 단계;상기 제1 플러그를 포함한 전체 구조 상에 층간 절연막을 형성하는 단계;상기 제1 플러그 상부의 상기 층간 절연막에 콘택홀을 형성하는 단계; 및상기 콘택홀에 제2 플러그를 형성하는 단계를 포함하며,상기 제1 플러그가 상기 제2 플러그보다 넓게 형성되고, 상기 제1 플러그가 폴리실리콘층으로 형성되는 반도체 소자의 콘택 플러그 형성 방법.
- 삭제
- 제 11 항에 있어서,상기 제1 플러그가 선택적 에피 성장 공정으로 형성되는 반도체 소자의 콘택 플러그 형성 방법.
- 제 11 항에 있어서,상기 제1 플러그가 상기 접합 영역과 동일한 폭과 면적으로 형성되는 반도체 소자의 콘택 플러그 형성 방법.
- 제 11 항에 있어서,상기 제1 플러그가 상기 층간 절연막 상에 형성되는 금속 배선들과 직접 접촉하지 않고 전기적 영향을 최소화할 수 있을 정도의 높이로 최대한 높게 형성되는 반도체 소자의 콘택 플러그 형성 방법.
- 제 11 항에 있어서,상기 제2 플러그가 금속 물질로 이루어진 반도체 소자의 콘택 플러그 형성 방법.
- 제 16 항에 있어서,상기 제2 플러그가 텅스텐으로 형성된 반도체 소자의 콘택 플러그 형성 방법.
- 제 11 항에 있어서,상기 제2 플러그는 상기 제2 플러그와 연결되는 금속 배선의 폭을 고려하여 주변의 금속 배선과 전기적으로 연결되지 않는 범위에서 최대 폭으로 형성되는 반 도체 소자의 콘택 플러그 형성 방법.
- 제 11 항에 있어서,상기 제1 플러그는 상기 제2 플러그가 4개 이하로 형성되는 영역에만 형성되며, 상기 제2 플러그가 4개 이상 형성되는 영역에서는 상기 제2 플러그가 직접 상기 접합 영역과 상기 금속 배선을 연결할 수 있도록 형성되는 반도체 소자의 콘택 플러그 형성 방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030100169A KR100568790B1 (ko) | 2003-12-30 | 2003-12-30 | 반도체 소자의 콘택 플러그 및 그 형성 방법 |
US10/887,944 US7109109B2 (en) | 2003-12-30 | 2004-07-09 | Contact plug in semiconductor device and method of forming the same |
TW093121367A TWI251294B (en) | 2003-12-30 | 2004-07-16 | Contact plug in semiconductor device and method of forming the same |
JP2004253153A JP4977848B2 (ja) | 2003-12-30 | 2004-08-31 | 半導体素子のコンタクトプラグ及びその形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030100169A KR100568790B1 (ko) | 2003-12-30 | 2003-12-30 | 반도체 소자의 콘택 플러그 및 그 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050068582A KR20050068582A (ko) | 2005-07-05 |
KR100568790B1 true KR100568790B1 (ko) | 2006-04-07 |
Family
ID=34698742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030100169A KR100568790B1 (ko) | 2003-12-30 | 2003-12-30 | 반도체 소자의 콘택 플러그 및 그 형성 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7109109B2 (ko) |
JP (1) | JP4977848B2 (ko) |
KR (1) | KR100568790B1 (ko) |
TW (1) | TWI251294B (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4096933B2 (ja) * | 2004-09-30 | 2008-06-04 | セイコーエプソン株式会社 | パターンの形成方法 |
JP4200981B2 (ja) * | 2005-05-16 | 2008-12-24 | セイコーエプソン株式会社 | バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器 |
JP4507978B2 (ja) * | 2005-05-16 | 2010-07-21 | セイコーエプソン株式会社 | 膜パターンの形成方法 |
US9203015B2 (en) | 2013-03-22 | 2015-12-01 | Hisanori Aikawa | Magnetic storage device |
US8987846B2 (en) * | 2013-03-22 | 2015-03-24 | Yoshinori Kumura | Magnetic memory and manufacturing method thereof |
JP5820416B2 (ja) * | 2013-03-22 | 2015-11-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR102088200B1 (ko) * | 2014-07-01 | 2020-03-13 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6480024A (en) * | 1987-09-22 | 1989-03-24 | Toshiba Corp | Semiconductor device and manufacture thereof |
JPH08293543A (ja) * | 1995-04-25 | 1996-11-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2953404B2 (ja) * | 1995-12-08 | 1999-09-27 | ソニー株式会社 | 半導体装置及びその製造方法 |
US6143648A (en) * | 1997-02-18 | 2000-11-07 | Motorola, Inc. | Method for forming an integrated circuit |
JP3127955B2 (ja) * | 1997-06-30 | 2001-01-29 | 日本電気株式会社 | 半導体装置及びその製造方法 |
KR100252914B1 (ko) | 1997-12-19 | 2000-05-01 | 김영환 | 반도체 소자의 구조 및 제조 방법 |
JP2000299294A (ja) * | 1999-04-14 | 2000-10-24 | Mitsubishi Electric Corp | 半導体装置およびその中間体ならびに半導体装置の製造方法 |
US6518173B1 (en) * | 1999-08-18 | 2003-02-11 | Advanced Micro Devices, Inc. | Method for avoiding fluorine contamination of copper interconnects |
JP2001118927A (ja) * | 1999-10-22 | 2001-04-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6611017B2 (en) * | 2000-03-27 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device provided with capacitor having cavity-provided electrode |
TW548832B (en) * | 2001-03-08 | 2003-08-21 | Hitachi Ltd | Method of producing semiconductor integrated circuit device and semiconductor integrated circuit device |
JP2002299571A (ja) * | 2001-04-02 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6583046B1 (en) * | 2001-07-13 | 2003-06-24 | Advanced Micro Devices, Inc. | Post-treatment of low-k dielectric for prevention of photoresist poisoning |
US6815223B2 (en) * | 2002-11-22 | 2004-11-09 | Symetrix Corporation | Low thermal budget fabrication of ferroelectric memory using RTP |
JP4497791B2 (ja) * | 2002-05-09 | 2010-07-07 | 株式会社ルネサステクノロジ | 半導体集積回路 |
JP2004104012A (ja) * | 2002-09-12 | 2004-04-02 | Renesas Technology Corp | 半導体装置 |
JP4353685B2 (ja) * | 2002-09-18 | 2009-10-28 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2003
- 2003-12-30 KR KR1020030100169A patent/KR100568790B1/ko active IP Right Grant
-
2004
- 2004-07-09 US US10/887,944 patent/US7109109B2/en not_active Expired - Lifetime
- 2004-07-16 TW TW093121367A patent/TWI251294B/zh not_active IP Right Cessation
- 2004-08-31 JP JP2004253153A patent/JP4977848B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20050068582A (ko) | 2005-07-05 |
TW200522255A (en) | 2005-07-01 |
US7109109B2 (en) | 2006-09-19 |
JP4977848B2 (ja) | 2012-07-18 |
JP2005197654A (ja) | 2005-07-21 |
TWI251294B (en) | 2006-03-11 |
US20050140016A1 (en) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE48289E1 (en) | Semiconductor device | |
US20070023828A1 (en) | Semiconductor device and method of manufacturing the same | |
US20060273390A1 (en) | Gate contact and runners for high density trench MOSFET | |
JP2001244462A (ja) | トランジスタ及びその製造方法 | |
US5591991A (en) | Semiconductor device and method of manufacturing the same | |
JP2002158350A5 (ko) | ||
JPH1168102A (ja) | 半導体装置の製造方法 | |
KR100568790B1 (ko) | 반도체 소자의 콘택 플러그 및 그 형성 방법 | |
JP2003101027A (ja) | 半導体装置及びその製造方法 | |
KR20040014197A (ko) | 반도체 장치 | |
US5888889A (en) | Integrated structure pad assembly for lead bonding | |
US5598019A (en) | Semiconductor device having trench isolation structure and method of manufacturing the same | |
JP2937127B2 (ja) | 半導体装置 | |
KR20200073551A (ko) | 수직형 메모리 장치 | |
US20080173924A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US20180308964A1 (en) | Semiconductor device | |
US20110269285A1 (en) | Field transistors for electrostatic discharge protection and methods for fabricating the same | |
CN114026700B (zh) | 具有回流金属间电介质层的功率半导体器件 | |
JPH01293661A (ja) | 半導体装置 | |
KR100402143B1 (ko) | 반도체몸체의제조방법 | |
JPS63307775A (ja) | キャパシタおよびその製造方法 | |
US7364987B2 (en) | Method for manufacturing semiconductor device | |
KR940009351B1 (ko) | 반도체 칩의 에지 시일 및 그 제조방법 | |
KR960012916B1 (ko) | 반도체장치 및 그 제조방법 | |
JP2006054278A (ja) | 半導体素子及び半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140221 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160223 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170223 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180223 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190220 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 15 |