CN114026700B - 具有回流金属间电介质层的功率半导体器件 - Google Patents

具有回流金属间电介质层的功率半导体器件 Download PDF

Info

Publication number
CN114026700B
CN114026700B CN202080044509.XA CN202080044509A CN114026700B CN 114026700 B CN114026700 B CN 114026700B CN 202080044509 A CN202080044509 A CN 202080044509A CN 114026700 B CN114026700 B CN 114026700B
Authority
CN
China
Prior art keywords
pattern
dielectric material
reflowable
inter
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080044509.XA
Other languages
English (en)
Other versions
CN114026700A (zh
Inventor
E·R·范布朗特
D·J·里施顿瓦尔纳
S·萨布里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN114026700A publication Critical patent/CN114026700A/zh
Application granted granted Critical
Publication of CN114026700B publication Critical patent/CN114026700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Abstract

功率半导体器件包括包含至少一个回流电介质材料图案和至少一个不可回流电介质材料图案的多层金属间电介质图案。在其他实施例中，功率半导体器件包括回流金属间电介质图案，其使用诸如坝料之类的牺牲结构形成以在回流处理期间限制金属间电介质图案的可回流电介质材料的横向扩展。该金属间电介质图案可以具有改进的形状和性能。

Description

具有回流金属间电介质层的功率半导体器件
相关申请的交叉引用
本申请要求于2019年5月16日提交的美国专利申请序列号16/413,921的优先权，其全部内容通过引用并入本文，如同其全文被阐述一样。
技术领域
本发明涉及半导体器件，并且更具体地，涉及功率半导体器件。
背景技术
功率半导体器件用于携带大电流并支持高电压。已知在本领域中有多种功率半导体器件，包括例如功率金属氧化物半导体场效应晶体管(“MOSFET”)、绝缘栅双极晶体管(“IGBT”)和各种其他器件。这些功率半导体器件通常由宽带隙半导体材料制成，诸如碳化硅或氮化镓基材料(在此，术语“宽带隙半导体”涵盖了带隙至少为1.4eV的任何半导体)。功率半导体器件被设计为阻断(在正向或反向阻断状态下)大电压和/或电流或通过(在正向操作状态下)大电压和/或电流。例如，在阻断状态下，功率半导体器件可以被设计为承受数百或数千伏的电势。
功率半导体器件可以具有横向结构或垂直结构。在具有横向结构的器件中，器件的端子(例如，功率MOSFET的漏极、栅极和源极端子)在半导体层结构的相同主表面(即，上部或下部)上。相比之下，在具有垂直结构的器件中，在半导体层结构的每个主表面上设置至少一个端子(例如，在垂直MOSFET中，源极和栅极可以在半导体层结构的上表面上，并且漏极可以在半导体层结构的底表面上)。垂直结构通常用在非常高功率的应用中，因为垂直结构允许可以支持高电流密度和阻断高电压的厚的半导体漂移层。在此，术语“半导体层结构”是指包括诸如半导体基底和/或半导体外延层之类的一个或多个半导体层的结构。
传统的垂直碳化硅功率MOSFET包括形成在诸如碳化硅晶片之类的碳化硅基底上的外延层结构。外延层结构(其可以包括一个或多个单独的层)用作功率半导体器件的漂移区。MOSFET可以具有形成在其中形成有一个或多个半导体器件的漂移区之上和/或之中的有源区，以及可以围绕有源区的终止区(termination region)。有源区充当主结，用于阻断反向偏置方向的电压并提供正向偏置方向的电流。功率MOSFET通常具有单位格子结构，从而意味着有源区包括并联电连接的大量单独的“单位格子”MOSFET，以用作单个功率MOSFET。在高功率应用中，这样的器件可以包括数千或数万个单位格子。
发明内容
根据本发明的实施例，提供了半导体器件，其包括宽带隙半导体层结构、在宽带隙半导体层结构的上表面上的栅极电极结构、在栅极电极结构上的金属间电介质图案以及在金属间电介质图案上的源极金属化结构，该金属间电介质图案包括不可回流电介质材料图案和回流电介质材料图案。栅极电极结构在宽带隙半导体层结构与金属间电介质图案之间，并且金属间电介质图案在栅极电极结构与源极金属化结构之间。
在一些实施例中，不可回流电介质材料图案在栅极电极结构与回流电介质材料图案之间。
在一些实施例中，不可回流电介质材料图案的最小厚度可以被选择为足以避免金属间电介质图案在半导体器件的正常操作期间击穿。
在一些实施例中，不可回流电介质材料图案的上角的厚度可以被选择为足以避免金属间电介质图案在半导体器件的正常操作期间击穿。
在一些实施例中，栅极电极结构可以包括多个栅极指，该多个栅极指与宽带隙半导体层结构被多个栅极绝缘指中的相应栅极绝缘指分开，并且不可回流电介质材料图案可以包括保形地围绕相应栅极指的上表面和侧表面的多个不可回流电介质指。
在一些实施例中，回流电介质材料图案可以具有圆化截面。
在一些实施例中，金属间电介质图案的在栅极电极结构的栅极指的顶表面的中心上方的厚度与金属间电介质图案的最小厚度的比率可以小于4比1。
在一些实施例中，回流电介质材料图案的与不可回流电介质材料图案的上角相邻的部分可以是回流电介质材料图案的具有最小厚度的部分。
在一些实施例中，回流电介质材料图案可以包括硼磷硅玻璃(“BPSG”)图案。
在一些实施例中，半导体器件可以是MOSFET，其中在宽带隙半导体层结构中设置有多个源极区，源极金属化图案电连接到源极区，并且器件还包括在宽带隙半导体层结构上的与源极金属化结构相对的漏极接触。
在一些实施例中，源极金属化结构可以是扩散阻挡层和在扩散阻挡层上的金属源极接触层。
在一些实施例中，半导体器件可以是绝缘栅双极结型晶体管。
在一些实施例中，回流电介质材料图案可以在栅极电极结构与不可回流电介质材料图案之间。
根据本发明的进一步实施例，提供了半导体器件，该半导体器件包括宽带隙半导体层结构、在宽带隙半导体层结构的上表面上的栅极电极结构、在栅极电极结构上的金属间电介质图案以及在金属间电介质图案上的源极金属化结构，该金属间电介质图案包括回流电介质材料图案。回流电介质材料图案的下部部分具有基本上垂直的侧壁。
在一些实施例中，回流电介质材料图案的上部部分可以具有圆化截面。
在一些实施例中，栅极电极结构可以包括多个栅极指，该多个栅极指与宽带隙半导体层结构被多个栅极绝缘指中的相应栅极绝缘指分开。
在一些实施例中，栅极绝缘指可以具有在垂直于宽带隙半导体层结构的上表面的方向上的第一厚度，并且回流电介质材料图案的下部部分可以具有第二厚度，该第二厚度大于或等于第一厚度。
在一些实施例中，回流电介质材料图案的下部部分的厚度可以是至少0.1微米。
在一些实施例中，栅极电极结构可以在宽带隙半导体层结构与金属间电介质图案之间，并且金属间电介质图案可以在栅极电极结构与源极金属化结构之间。
在一些实施例中，回流电介质材料图案可以包括硼磷硅玻璃(“BPSG”)图案。
在一些实施例中，金属间电介质图案的在栅极电极结构的栅极指的顶表面的中心上方的厚度与金属间电介质图案的最小厚度的比率可以至少为1比1并小于4比1。
根据本发明的进一步实施例，提供了制造半导体器件的方法，其中形成有宽带隙半导体层结构。导电图案形成在宽带隙半导体层结构的上表面上。不可回流电介质材料图案形成在导电图案上。在导电图上形成包括可回流电介质材料的可回流电介质材料层。对可回流电介质材料进行回流。在金属间电介质图案上形成源极金属化结构，金属间电介质图案包括不可回流电介质材料图案和包括至少一些可回流电介质材料的回流电介质材料图案。
在一些实施例中，不可回流电介质材料图案可以在导电图案与回流电介质材料图案之间。
在一些实施例中，回流电介质材料图案可以在导电图案与不可回流电介质材料图案之间。
在一些实施例中，方法还可以包括对包括可回流电介质材料的可回流电介质材料层进行回流以形成回流电介质材料层，并且然后蚀刻回流电介质材料层以形成回流电介质材料图案。
在一些实施例中，方法还可以包括蚀刻包括可回流电介质材料的可回流电介质材料层以形成可回流电介质材料图案，并且然后对可回流电介质材料图案进行回流以形成回流电介质材料图案。
在一些实施例中，导电图案可以包括多个栅极指。
在一些实施例中，形成不可回流电介质材料图案可以包括在相应的栅极指中的每个栅极指上保形地形成不可回流电介质指。
在一些实施例中，回流电介质材料图案可以是硼磷硅玻璃图案。
在一些实施例中，不可回流电介质材料图案可以形成在栅极指的侧壁上。
在一些实施例中，回流电介质材料图案可以直接接触栅极指的侧壁。
在一些实施例中，导电图案可以包括半导体图案，并且在导电图案上形成不可回流电介质材料图案可以包括对半导体图案的暴露表面进行氧化。
在一些实施例中，半导体图案可以包括多个多晶硅栅极指，并且宽带隙半导体层结构可以包括碳化硅半导体层结构。
在一些实施例中，方法还可以包括在限定于栅极指中的相邻栅极指之间的间隙中形成相应的牺牲结构，牺牲结构被定位成在可回流电介质材料的回流期间限制可回流电介质材料的横向扩展。
在一些实施例中，不可回流电介质材料图案的最小厚度可以被选择为足以避免金属间电介质图案在半导体器件的正常操作期间击穿。
在一些实施例中，不可回流电介质材料图案的上角的厚度可以被选择为足以避免金属间电介质图案在半导体器件的正常操作期间击穿。
在一些实施例中，回流电介质材料图案可以具有圆化截面。
在一些实施例中，金属间电介质图案的在导电图案的栅极指的顶表面的中心上方的厚度与金属间电介质图案的最小厚度的比率可以小于4比1。
根据本发明的更进一步的实施例，提供了制造半导体器件的方法，其中形成宽带隙半导体层结构，并且然后在宽带隙半导体层结构的上表面上形成多个间隔开的栅极指。在栅极指上形成包括可回流电介质材料的可回流电介质材料层。在栅极指之间的间隙中的宽带隙半导体层结构上形成牺牲结构。对可回流电介质材料进行回流。在金属间电介质图案上形成源极金属化图案，金属间电介质图案包括包含了至少一些可回流电介质材料的回流电介质材料图案。
在一些实施例中，在栅极指上形成可回流电介质材料层可以包括在相应的栅极指中的每个栅极指上保形地形成可回流电介质材料层。
在一些实施例中，回流电介质材料图案可以是硼磷硅玻璃图案。
在一些实施例中，栅极指可以包括多晶硅栅极指，并且宽带隙半导体层结构可以包括碳化硅半导体层结构。
在一些实施例中，牺牲结构可以被定位成在对可回流电介质材料进行回流期间限制可回流电介质材料的横向扩展。
在一些实施例中，方法还可以包括去除牺牲结构。
在一些实施例中，回流电介质材料图案的下部部分可以具有基本上垂直的侧壁，并且回流电介质材料图案的上部部分可以具有圆化截面。
根据本发明的进一步实施例，提供了半导体器件，该半导体器件包括宽带隙半导体层结构、在宽带隙半导体层结构的上表面上的栅极电极结构、在栅极电极结构上的金属间电介质图案以及在金属间电介质图案上的源极金属化结构，该金属间电介质图案包括至少第一氧化硅图案和包含与第一氧化硅图案不同材料的第二氧化硅图案。栅极电极结构在宽带隙半导体层结构与金属间电介质图案之间，金属间电介质图案在栅极电极结构与源极金属化结构之间，且金属间电介质图案的最大厚度与金属间电介质图案的最小厚度的比率小于4比1。
在一些实施例中，第一氧化硅图案可以包括不可回流材料图案，并且第二氧化硅图案可以包括回流材料图案。
在一些实施例中，金属间电介质图案的最小厚度可以相邻于栅极电极结构的上角。
在一些实施例中，金属间电介质图案的最大厚度可以在栅极电极结构的栅极指的顶表面的中心上方。
在一些实施例中，金属间电介质图案的最大厚度与金属间电介质图案的最小厚度的比率可以大于1比1。
在一些实施例中，金属间电介质图案的在栅极电极结构的栅极指的顶表面的中心上方的厚度与金属间电介质图案的最小厚度的比率可以大于1比1。
在一些实施例中，金属间电介质图案的最小厚度可以相邻于栅极电极结构的上角。
附图说明
图1是功率MOSFET的若干个单位格子的顶侧源极金属化结构的示意性截面视图。
图2是图1的MOSFET的栅极指之一与周围结构的放大截面视图。
图3是使用可回流金属间电介质图案形成的功率MOSFET的若干个单位格子的顶侧源极金属化结构的示意性截面视图。
图4是根据本发明的实施例的包括多个功率MOSFET的半导体晶片的示意性平面视图。
图5A是被包括在图4的半导体晶片上的功率MOSFET之一的示意性平面视图。
图5B是图5A的功率MOSFET的示意性平面视图，其中省略了其顶侧源极金属化结构、栅极接合焊盘以及金属间电介质图案。
图5C是沿图5A的线5C-5C截取的示意性截面图。
图5D是沿图5C的线5D-5D截取的示意性截面图。
图5E是图5C中所示的单位格子之一的放大视图，其中省略了源极金属化结构。
图6A-图6E是图示了形成图5A-图5E的MOSFET的金属间电介质图案的方法的示意性截面图。
图7A-图7B是图示了形成图5A-图5E的MOSFET的金属间电介质图案的另一方法的截面图。
图8A-图8F是图示了形成金属间电介质图案的方法的截面图，该金属间电介质图案可以用于代替图5A-图5E的MOSFET的金属间电介质图案。
图9A-图9D是图示了根据本发明的进一步实施例的形成MOSFET的方法的示意性截面图。
图10是根据本发明的进一步实施例的功率MOSFET的单位格子的截面视图，其中省略了源极金属化。
图11A是根据本发明的实施例的n沟道IGBT的简化电路图。
图11B是图11A的IGBT的一对单位格子的示意性截面图。
图12是根据本发明的实施例的形成功率MOSFET的方法的流程图。
图13是根据本发明的进一步实施例的形成功率MOSFET的方法的流程图。
具体实施方式
诸如功率MOSFET或功率IGBT之类的功率半导体器件包括用于将器件的端子连接到外部结构的顶侧金属化结构。例如，垂直功率MOSFET包括半导体层结构、充当器件的源极端子的顶侧源极金属化结构、充当器件的栅极端子的顶侧栅极金属化结构，以及形成在器件底部上的充当MOSFET的漏极端子的“背侧”漏极金属化结构。图1是传统的功率MOSFET 10的几个单位格子的上部部分的示意性截面视图。
如图1中所示，传统的功率MOSFET 10包括半导体层结构20(图1中仅示出半导体层结构20的顶部部分)、栅极电极结构30、金属间电介质图案50以及形成在半导体层结构20和栅极电极结构30的上表面上的顶侧源极金属化结构60。半导体层结构20可以包括例如碳化硅半导体基底(未示出)，其具有在其上外延生长的碳化硅漂移区24。具有与漂移区24相反的导电类型的阱区26被形成在漂移区24的上表面中。源极区28被形成在阱区26内。虽然未在图1中示出，但漏极接触被形成在半导体层结构20的底表面上。
栅极电极结构30包括形成在半导体层结构20的上表面上的多个栅极指34。每个栅极指34可以包括条形半导体或金属图案，并且栅极指34可以彼此平行地延伸。栅极电极结构30还包括多个栅极绝缘指32，该多个栅极绝缘指32形成在每个相应的栅极指34与半导体层结构20的上表面之间，以使栅极指34与半导体层结构20绝缘。栅极绝缘指32可以包括氧化硅的条带。金属间电介质图案50包括多个电介质指52，并且在形成栅极绝缘指32和栅极指34之后被形成在半导体层结构20的上表面上。每个电介质指52可以覆盖栅极指34中的相应一个栅极指34和栅极绝缘指32中的相应一个栅极绝缘指32的上表面和侧壁。间隙40被设置在相邻电介质指52之间，暴露半导体层结构20的上表面中的源极区28。相邻电介质指52之间的间距可以是小的，并且因此间隙40具有对应的窄的宽度，诸如例如1-5微米。
顶侧源极金属化结构60包括导电扩散阻挡层62和金属源极接触层64。扩散阻挡层62可以被保形地形成在金属间电介质图案50上以及半导体层结构20的上表面中的暴露的阱区26和源极区28上。扩散阻挡层62可以被设计为是合理的良导体，其可以防止诸如例如湿蚀刻剂之类的材料扩散到金属间电介质图案50中。源极接触层64可以包括高导电性金属层。被称为“键孔”的凹陷66可以存在于源极接触层64的在一些或所有间隙40上方的上表面中。
在MOSFET 10的制造期间，可以将诸如湿蚀刻剂之类的化学制品施加到源极接触层64。可能难以完全地冲洗掉湿蚀刻剂，尤其是如果源极接触层64的上表面包括被称为深键孔的凹陷66。任何剩余的湿蚀刻剂(或其他腐蚀性材料)可能沿着源极金属的晶界深入扩散到顶侧源极金属化结构60中。虽然导电扩散阻挡层62通常将阻止到达源极接触层64的底部的化学物质的进一步扩散，但扩散阻挡层62中可能存在小空隙，尤其是在间隙40内，因为扩散阻挡层金属可能并不总是完全地填充窄的间隙40。如果扩散阻挡层62中存在空隙，则化学物质可能穿过空隙并且然后侵蚀金属间电介质图案50。如果金属间电介质图案50包括接缝或其他通道，则化学物质可以沿着接缝行进和/或扩展接缝，从而产生在顶侧源极金属化结构60和栅极指34之间的通路。这可能潜在地产生顶侧源极金属化结构60和栅极指34之间的电短路。即使是单个单位格子中的这种电短接也可能导致MOSFET 10的损坏或毁坏。
图2是按比例绘制的图1的MOSFET 10的栅极指34中的一个栅极指34的放大的截面视图。如图2中所示，金属间电介质图案50的电介质指52基本上保形地形成在栅极指34和下方的栅极绝缘指32上。电介质指52的侧壁和半导体层结构20的上表面限定了一对面向内的角度α1和α2。如图2中所示，角度α1和α2可以各自接近90°。在所描绘的典型实施例中，角度α1和α2各自为大约80°，并且因此间隙40的侧壁以大约100°的角度向上延伸。当间隙40的侧壁具有这样急剧的角度时，可能难以完全地填充间隙40，这可能导致在扩散阻挡层62中形成空隙，如上面所讨论的。
图3是图1的MOSFET 10的修改版本的MOSFET 10A的一部分的示意性截面视图，该MOSFET 10A包括具有与图1的MOSFET 10的金属间电介质图案50不同形状的金属间电介质图案50A。参照图3，用于减少在扩散阻挡层62中的空隙形成的可能性的一种技术是减小角度α1和α2的大小，从而增大间隙40的侧壁与半导体层结构20的上表面限定的角度。随着由间隙40的侧壁限定的角度增加，扩散阻挡层金属变得更容易在没有空隙形成的情况下填充间隙40。如图3中所示，减小角度α1和α2的大小(并且因此增大由间隙40的侧壁限定的角度)的一种方式是使用可回流电介质材料，诸如硼磷硅玻璃(“BPSG”)，以在栅极电极结构30的侧壁和顶表面上保形地形成可回流金属间电介质图案(图3中未显示)。在栅极电极结构30上保形地形成BPSG金属间电介质图案之后，其可以在升高的温度(例如，在500-1000℃之间的温度)下回流以提供回流金属间电介质图案50A。回流过程可以增加电介质材料的密度，这倾向于减少或消除材料中的接缝。此外，回流BPSG材料中的表面张力可能导致形成回流金属间电介质图案50A的各个电介质指52A具有大致半椭圆形或半圆形截面，如图3中所示。这个通常“圆”的轮廓可以减小角度α1和α2，这可以更容易地在没有显著空隙形成的情况下在间隙40中形成扩散阻挡层62A。
虽然使用可回流电介质材料形成金属间电介质图案50A可以显著地改善扩散阻挡层62A的间隙填充特性(并且因此减少其中的空隙形成)，但是覆盖每个栅极指34的回流BPSG材料的厚度是不均匀的。尤其是，如图3中所示，回流BPSG材料的厚度可以具有在栅极指34的顶表面的中间的上方的最大厚度，并且可以在与栅极指34的顶表面的侧边缘相邻处显著更薄。在一些情况下，回流金属间电介质图案50A的与栅极指34的顶侧边缘相邻的厚度(见图3中的区域53)可以具有仅为在栅极指34的顶表面的中间上方的回流BPSG材料的厚度的10-40％厚的厚度。此外，回流过程可能倾向于扩展每个电介质指52A的横向宽度，这减小了间隙40的宽度。在器件操作期间，回流电介质指52A的薄的上部“角”区域可能是易损的，这可以导致栅极指34和源极金属化结构60之间的短路，其可以导致器件的故障。此外，较小的间隙40可能增加源极接触电阻和/或增加在扩散阻挡层62A的沉积期间形成空隙的可能性。因此，虽然使用可回流金属间电介质图案50A可以解决一个问题，但其可能引起其他问题。
根据本发明的某些实施例，提供了包括多层金属间电介质图案的功率半导体器件，这些多层金属间电介质图案包括至少一个可回流电介质材料图案和至少一个不可回流电介质材料图案。不可回流电介质材料图案可以被形成在栅极指的暴露的顶表面上以及栅极指和栅极绝缘指的暴露的侧表面上。可回流电介质材料图案可以被形成在不可回流电介质材料图案上。或者，可回流电介质材料图案可以被形成在栅极指的暴露的顶表面上以及栅极指和栅极绝缘指的暴露的侧表面上。然后可以回流可回流电介质材料图案以形成回流电介质材料图案，并且不可回流电介质材料图案可以被形成在回流电介质材料图案上。
在任一情况下，不可回流电介质材料图案可以具有例如足以防止金属间电介质图案的击穿的厚度。因此，即使在回流过程期间可回流电介质材料图案的与栅极指的上角相邻的厚度显著减小，仍将有足够的电介质材料总厚度以避免击穿。此外，不可回流电介质材料图案和可回流电介质材料图案的组合可以具有与图3的实施例中的可回流电介质材料图案的厚度大约相同的厚度。因此，可回流电介质材料图案可以具有减小的厚度，并且因此在回流期间其将不扩散到相邻栅极指之间的间隙中那么远。因此，根据本发明的实施例的金属间电介质图案可以具有完全可回流金属间电介质图案的优点，同时减少或最小化了与完全可回流金属间电介质图案相关联的潜在缺点。
根据本发明的进一步实施例，提供包括回流金属间电介质图案的功率半导体器件，该回流金属间电介质图案使用诸如坝料之类的牺牲结构形成以限制金属间电介质图案的可回流电介质材料在回流过程期间的横向扩展。这种坝料的使用还可以增加沿栅极指的侧边缘的电介质材料的量，从而确保金属间电介质图案具有足够的最小厚度以避免金属间电介质图案击穿。牺牲坝还可以防止可回流电介质材料的横向扩展，从而保持相邻电介质指之间的间隙的尺寸。
金属间电介质图案可以包括多层金属间电介质图案，例如，该多层金属间电介质图案具有不可回流层和可回流层两者。在一些实施例中，金属间电介质图案的最大厚度与金属间电介质图案的最小厚度的比率小于8比1，在其他实施例中小于6比1，以及在更进一步的实施例中小于4比1。在每种情况下，金属间电介质图案的最大厚度与金属间电介质图案的最小厚度的比率至少为1比1。
虽然这里的讨论集中在功率MOSFET器件上，但是将理解，这里公开的技术不限于这样的器件。例如，这里公开的技术也可以用于IGBT器件。
现在将参考其中示出了本发明的示例实施例的图4-图13更详细地讨论本发明的实施例。
图4是根据本发明的实施例的包括多个功率MOSFET 110的半导体晶片100的示意性平面视图。功率MOSFET 110可以按行和列形成并且可以彼此间隔开，使得晶片100随后可以被单颗化(例如，切片)以分离单独的功率MOSFET 110用于封装和测试。在一些实施例中，晶片100可以包括例如具有(例如，通过外延生长)形成在其上的一个或多个碳化硅层的4H碳化硅基底。其他半导体层(例如，多晶硅层)、绝缘层和/或金属层可以被形成在碳化硅半导体层结构上以形成功率MOSFET 110。在一些情况下，在碳化硅基底上形成其他半导体层之后，可以减薄或甚至去除碳化硅基底。
图5A是被包括在图4的半导体晶片100上的功率MOSFET 110中的一个功率MOSFET110的示意性平面视图。图5B是图5A的功率MOSFET 110的示意性平面视图，其中省略了其顶侧源极金属化结构、栅极接合焊盘以及金属间电介质图案。
如图5A中所示，栅极接合焊盘112与一个或多个源极接合焊盘114-1、114-2可以被形成在MOSFET 110的半导体层结构120(图5C)的上表面上。漏极接合焊盘116(在图5A中示为虚线框)可以被设置在MOSFET 110的底侧。栅极接合焊盘112、源极接合焊盘114-1和114-2、漏极接合焊盘116中的每一个可以由诸如铝之类的金属形成，接合线可以经由诸如热压或焊接之类的常规技术容易地附接到接合焊盘。
如下面将更详细地讨论的，MOSFET 110包括顶侧源极金属化结构160，其将MOSFET110的半导体层结构120中的源极区128电连接到外部器件。顶侧源极金属化结构160由图5A中的虚线框指示为顶侧源极金属化结构160的被诸如聚酰亚胺层之类的保护层118覆盖的重要部分。在一些实施例中，源极接合焊盘114-1、114-2可以是顶侧源极金属化结构160的通过保护层118中的开口暴露的部分。在图5A中示出的接合线119可以用于将栅极接合焊盘112和源极接合焊盘114-1、114-2连接到外部电路等。
图5C是沿图5B的线5C-5C截取的示意性截面图。图5D是沿图5C的线5D-5D截取的示意性截面视图。将理解的是，图5C-图5D图示了一个完整的单位格子和在其任一侧的两个附加单位格子的部分以便提供环境背景。图5E是图5C中所示的单位格子之一的放大视图，其中省略了源极金属化结构。
参考图5B-图5D，可以提供栅极电极结构130，该栅极电极结构130包括多个栅极绝缘指132(图5C)、多个栅极指134(图5B-图5D)、栅极焊盘136(图5B)以及将栅极指134电连接到栅极焊盘136的一个或多个栅极总线138(图5B)。栅极指134、栅极总线138和栅极焊盘136之间的电连接可以是常规的，并且因此将不在本文中描述或在图中示出。栅极绝缘指132可以包括例如氧化硅，并且可以使栅极指134与下面的半导体层结构120绝缘。在一些实施例中，栅极指134可以包括例如多晶硅图案，尽管也可以使用金属或其他导电图案。栅极指134可以水平地延伸穿过器件，或者可以替代地包括延伸穿过半导体层结构120的上表面的平坦层，该平坦层中具有开口，顶侧源极金属化结构160(下文讨论)通过该开口连接到半导体层结构120中的源极区128。在一些实施例中，栅极焊盘136可以在栅极接合焊盘112正下方并且电连接到栅极接合焊盘112。在其他实施例中，栅极焊盘136也可以作为栅极接合焊盘112。其他配置是可能的。在示例实施例中，栅极焊盘136和栅极总线138可以包括多晶硅和/或金属。
如图5C-图5D中所示，金属间电介质图案150可以包括多个单独的电介质指152，电介质指152覆盖相应的栅极指134和(一条或多条)栅极总线138。金属间电介质图案150可以使栅极电极结构130与顶侧源极金属化结构160绝缘。如上面所提到的，栅极电极结构130的栅极指134可以是多晶硅栅极指。因此将理解，在一些实施例中，“金属间”电介质图案150可以是形成为使半导体图案与金属图案绝缘而不是使两个金属图案彼此绝缘的图案。
顶侧源极金属化结构160可以被形成在金属间电介质图案150上。顶侧源极金属化结构160包括扩散阻挡层162和源极接触层164。MOSFET 110包括并联电连接的多个单位格子晶体管。现在将更详细地讨论MOSFET 110的各个层/图案。
参考图5C-图5E，单位格子晶体管可以被形成在n型碳化硅半导体基底122上，诸如例如重掺杂(例如，在1x1018原子/cm3和1x1021原子/cm3之间)n型杂质的单晶4H碳化硅半导体基底。在此，半导体材料的“掺杂浓度”是指使用诸如二次离子质谱法(“SIMS”)之类的标准测量技术测量的存在于立方厘米的半导体材料中的使半导体材料具有某种导电类型(即，n型或p型)的掺杂剂原子的数量。基底122可以具有任何合适的厚度(例如，在100和500微米厚之间)，并且在一些实施例中可以被部分地或完全地去除。将理解，在图5C中没有按比例绘制基底122的厚度。
漏极接触可以被形成在半导体基底122的下表面上。漏极接触既可以用作与半导体基底122的欧姆接触，也可以用作提供在MOSFET 110的漏极端子与外部器件之间的电连接的漏极接合焊盘116。在其他实施例中，漏极接触可以与漏极接合焊盘116分离(例如，第二层可以被形成在充当漏极接合焊盘116的漏极接触上)。在所描绘的实施例中，单个金属层被形成在半导体基底122的下表面上，其既用作欧姆漏极接触又用作漏极接合焊盘。漏极接触/漏极接合焊盘116可以包括例如诸如镍、钛、钨和/或铝之类的金属和/或这些和/或类似材料的薄层堆叠和/或合金。
轻掺杂的n型(n-)碳化硅漂移区124被设置在基底122的上表面上。可以例如通过在碳化硅基底122上外延生长来形成n型碳化硅漂移区124。n型碳化硅漂移区124可以具有例如1x1014至5x1016掺杂剂/cm3的掺杂浓度。n型碳化硅漂移区124可以是厚区，并具有在基底122上方的例如3-100微米的垂直高度。将理解，在图5C中没有按比例绘制漂移区124的厚度。虽然图5C中未示出，但在一些实施例中，n型碳化硅漂移区124的上部部分可以比其下部部分更重地掺杂(例如，1x1016至1x1017掺杂剂/cm3的掺杂浓度)，以在n型碳化硅漂移区124的上部部分中提供电流扩散层。
p型阱区126被形成在n型漂移区124的上部部分中。然后可以通过例如离子注入在阱区126的上部部分中形成重掺杂(n+)n型碳化硅的源极区128。在阱区126的侧部限定了沟道区127。基底122、漂移区124、阱区126和源极区128可以一起构成MOSFET 110的半导体层结构120。
在形成n型的源极区128之后，可以在半导体层结构120的上表面上形成多个栅极绝缘指132(该多个栅极绝缘指132共同构成栅极绝缘图案)。每个栅极绝缘指132可以包括例如诸如氧化硅、氮化硅、氮氧化硅等之类的电介质材料的细长条带。在每个栅极绝缘指132上形成诸如多晶硅栅极指134之类的栅极指134。栅极指134和栅极绝缘指132共同构成栅极电极结构130。如上面所提到的，在漂移区124的在每个栅极指134正下方的部分与源极区128之间的阱区126的垂直延伸部分构成沟道区127。当足够的偏置电压被施加到栅极指134时，沟道区127将n型的源极区128电连接到漂移区124。当偏置电压被施加到栅极指134时，电流可以从n型的源极区128通过沟道区127流到漂移区124并向下流到漏极接触、例如漏极接合焊盘116。
金属间电介质图案150被形成为可以包括呈电介质材料的间隔开的条带形式的多个电介质指152。金属间电介质图案150可以包括多层电介质图案，该多层电介质图案包括第一不可回流电介质图案154和第二回流电介质图案158。如将在下面更详细地讨论的，第二回流电介质图案158是通过形成第二可回流电介质图案156并且然后加热该器件以回流第二可回流电介质图案156的材料而形成的。第二可回流电介质图案156未在图5C中示出，但在图6D中被描绘(图6A-图6E图示了用于形成图5C的金属间电介质图案150的过程)。
在一些实施例中，第一不可回流电介质图案154可以被形成在栅极指134的暴露的顶表面上以及栅极指134和栅极绝缘指132的暴露的侧表面上。因此，第一不可回流电介质图案154可以包括多个不可回流电介质指152A，该多个不可回流电介质指152A覆盖相应栅极指134的顶表面和侧表面以及下方栅极绝缘指132的侧表面。第一不可回流电介质图案154例如可以为不是可回流图案的氧化硅图案、氮化硅图案、或氧化硅和氮化硅图案的组合。例如，未掺杂、仅掺杂磷或掺杂磷和至多少量硼的氧化硅图案可以是不可回流图案。然而，将理解，可以使用多种其他不可回流电介质材料来形成第一不可回流电介质图案154，诸如例如氧化铝、氧化镁或这些的混合物或其他氧化物和氮化物与二氧化硅形成硅酸盐或氮氧化物合金电介质。合适的材料可以表现出相对高的带隙(例如，大于5eV)和相对高的击穿电压。在一些实施例中，第一不可回流电介质图案154可以包括多层不可回流电介质材料。
如上所讨论的，根据本发明的实施例的金属间电介质图案可以包括不可回流电介质层/图案和可回流电介质层/图案两者。当其温度接近或超过玻璃化转变温度时，可回流电介质层和图案具有低粘度。
第一不可回流电介质图案154可以被保形地形成在栅极指134上和下方的栅极绝缘指132上。因此，第一不可回流电介质图案154可以具有相对均匀的厚度。在一些实施例中，第一不可回流电介质图案154的厚度可以足以防止金属间电介质图案150在器件操作期间的击穿。在这样的实施例中，即使第二回流电介质图案158具有极薄的区域，第一不可回流电介质图案154也可以将栅极指134与顶侧源极金属化结构160分开并且可以具有足以防止在MOSFET 110的正常操作期间击穿的厚度。例如，第二回流电介质图案158的最小厚度可以在一些实施例中是至少0.1微米，或者在其他实施例中是至少0.2微米。在其他实施例中，第一不可回流电介质图案154的厚度可以小于足以防止金属间电介质图案150击穿的厚度，但第一不可回流电介质图案154与第二回流电介质图案158的最小组合厚度可以足以防止击穿。在还有的其他实施例中，第一不可回流电介质图案154的厚度可以大于或等于栅极绝缘指132的厚度。
在一些实施例中，第二可回流电介质图案156可以直接形成在第一不可回流电介质图案154的顶部。如上所讨论的，第一不可回流电介质图案154可以包括多个不可回流电介质指152A，该多个不可回流电介质指152A覆盖相应栅极指134的顶表面和侧表面以及下面的栅极绝缘指132的侧表面。第二可回流电介质图案156可以包括多个可回流电介质指152B(见图6D)，该多个可回流电介质指152B覆盖相应的不可回流电介质指152A的顶表面和侧表面。第二可回流电介质图案156可以例如是BPSG，其是硼和磷掺杂的氧化硅材料，在例如500-1000℃之间的温度下是可回流的。除了硼和磷之外的其他合金元素可以用于可流动玻璃中，和/或可以使用其他可流动电介质材料。可以加热第二可回流电介质图案156以使其中的电介质材料回流以形成第二回流电介质图案158。第二回流电介质图案158可以包括多个电介质指152C。在示例实施例中，第一不可回流电介质图案154的厚度与第二可回流电介质图案156的厚度的比率可以是2:1、1:2、1:4、1:7和1:10。换言之，第一不可回流电介质图案154的厚度与第二可回流电介质图案156的厚度的比率可以在2:1与1:10之间。在大多数应用中，第一不可回流电介质图案154的厚度将小于第二可回流电介质图案156的厚度。
如将参考图6A-图6E更详细地讨论的，第二可回流电介质图案156可以被保形地形成在第一不可回流电介质图案154上，并且然后可以通过将第二可回流电介质图案156加热到例如800-1000℃的温度来回流，以将第二可回流电介质图案156转变为第二回流电介质图案158。当回流第二可回流电介质图案156时，包括第二回流电介质图案158的回流电介质材料中的表面张力可以使第二回流电介质图案158具有大致半椭圆形或半圆形的截面，如图5C中所示。第二回流电介质图案158的最靠近栅极指134的顶侧边缘的部分的厚度(一个这样的部分被包围在图5C中的虚线圆圈内)可以具有显著小于第二回流电介质图案158的其他部分厚度的厚度。例如，如图5E中所示，图5E是图5C的一小部分的放大视图(其中省略了顶侧源极金属化结构160)，第二回流电介质图案158的邻近栅极指134的上侧边缘的厚度T1可以显著小于第二回流电介质图案158的顶部部分的厚度T2。在一些实施例中，厚度T2可以是厚度T1的至少两倍、三倍、四倍、五倍或六倍。在第二回流电介质图案158下方提供第一不可回流电介质图案154可以确保金属间电介质图案150的与栅极指134的顶侧边缘相邻的总厚度可以足以防止击穿。例如，如图5E中所示，代表金属间电介质图案150的在栅极指134的顶侧边缘处的厚度的距离T3可以被设计为足以避免击穿。
在一些实施例中，金属间电介质图案150的最大厚度可以在栅极指134的中心的顶表面之上(即，T4)。金属间电介质图案150的最大厚度可以与栅极指134的顶侧边缘相邻(即，与栅极指134的顶角相邻)。在本发明的各种实施例中，金属间电介质图案150的在栅极指134的中心的顶表面上方的厚度(即，T4)与金属间电介质图案150的最小厚度(其通常为图5E中的T3)的比率可以小于8比1、小于6比1、小于5比1、小于4比1、小于3比1，或甚至小于2比1，并且在这些实施例中的每个实施例中可以是至少1比1。
在一些实施例中，第一不可回流电介质图案154和第二回流电介质图案158的组合可以具有与图3的实施例中的回流BPSG金属间电介质图案50A的厚度大约相同的厚度。因此，第二回流电介质图案158与图3的回流BPSG金属间电介质图案50A相比可以具有减小的厚度，并且因此在回流期间，第二可回流电介质图案156将不横向扩展得那么远，从而保持间隙140的期望宽度。因此，根据本发明的实施例的金属间电介质图案150可以具有完全可回流金属间电介质图案的优点，同时减少或最小化与完全可回流金属间电介质图案相关联的潜在缺点。
再次参考图5C，n型的源极区128暴露在相邻的回流电介质指152C之间的间隙140中。如上所讨论的，在碳化硅功率器件中，每个间隙140的宽度可以非常窄，诸如在1-5微米的量级。此外，随着技术继续发展，间隙140正变得更小，并且在不久的将来，商业器件中可以实现小至0.5微米的间隙140。可能难以在不在顶侧源极金属化结构160中形成空隙的情况下用顶侧源极金属化结构160来填充这样的小间隙140(下面讨论)。
第二回流电介质图案158可以具有圆化边缘，并且因此，角度α1和α2(参见图5E)可以更小，从而导致更容易用扩散阻挡层金属来完全地填充间隙140。因此，MOSFET 110可以不易在扩散阻挡层162的间隙140内的部分中形成空隙。
顶侧源极金属化结构160被形成在金属间电介质图案150上以及半导体层结构120中的暴露在间隙140中的阱区126和n型的源极区128上。顶侧源极金属化结构160包括扩散阻挡层162和形成在扩散阻挡层162上的源极接触层164。扩散阻挡层162可以是金属层或含金属的层，该扩散阻挡层162相对于相邻层是相对惰性的并且延迟或基本上防止其他材料通过其扩散。扩散阻挡层162可以包括例如连续导电层，该连续导电层包括钛、钨、钽、镍、铪和/或铟。例如，扩散阻挡层162可以包括钛、钽、镍、铪、钨、氮化钛、氮化钨、氧化铟或氮化钽或前述材料的合金。扩散阻挡层162可以被保形地形成在半导体层结构120的暴露部分上(例如，在阱区126和源极区128上)和金属间电介质图案150上。扩散阻挡层162通常由比被包括在源极接触层164中的金属的导电性低的金属形成。这样，扩散阻挡层162可以是相对薄的层，以便减少其对顶侧源极金属化结构160的电阻的影响。
源极接触层164可以被保形地形成在扩散阻挡层162上。源极接触层164可以包括例如诸如镍、钛、钨和/或铝之类的金属，和/或这些和/或类似材料的合金和/或薄层堆叠。在一些实施例中，源极接触层164可以包括铝层，因为铝相对便宜、导电性高、易于沉积，并且可以充当其他金属的良好种子层。源极接触层164可以基本上比扩散阻挡层162厚。源极接触层164的厚度可以反映顶侧源极金属化结构160的电阻(期望其是低的)与倾向于在源极接触层164的在源极区128上方的部分中形成的键孔166的深度之间的折衷。一般来说，当源极接触层164的厚度增大时，源极接触层164的电阻增大，而键孔166的平均深度减小。如图5C中所示，栅极电极结构130在宽带隙半导体层结构120与金属间电介质图案150之间，而金属间电介质图案150在栅极电极结构130与顶侧源极金属化结构160之间。
图6A-图6E是示意性截面图，其图示了图5A-图5E的MOSFET的金属间电介质图案150的形成。图6A-图6E对应于图5E的放大视图，其示出了单个单位格子以便简化附图。
如图6A中所示，不可回流电介质层155被保形地形成在器件的顶表面上以覆盖栅极绝缘指132的侧壁和栅极指134。如图6B中所示，然后选择性地蚀刻不可回流电介质层155以形成第一不可回流电介质图案154，其包括覆盖相应栅极绝缘指132的侧壁和相应栅极指134的多个电介质指152A(图6B中仅可见其中一个)。如图6C中所示，可回流电介质层157被保形地形成在第一不可回流电介质图案154上。如图6D中所示，然后选择性地蚀刻可回流电介质层157以形成第二可回流电介质图案156，其包括覆盖相应电介质指152A的多个电介质指152B(在图6D中仅可见其中一个)。最后，如图6E中所示，器件被加热至例如在500-1000℃之间的温度以回流第二可回流电介质图案156的材料，以将第二可回流电介质图案156转变为第二回流电介质图案158，并将各个可回流电介质指152B转变成回流电介质指152C。最后，扩散阻挡层162可以被保形地形成在第二回流电介质图案158上以及源极区128和阱区126的暴露部分上。如上所讨论的，将第一不可回流电介质图案154包括在金属间电介质图案150中可以确保该金属间电介质图案150的最小厚度足以防止在器件操作期间的击穿。
在上面参考图6A-图6E讨论的金属间电介质图案150的制造过程中，首先蚀刻第二可回流电介质图案156以暴露源极区128，并且然后回流以形成第二回流电介质图案158。然而，将理解，在其他实施例中，可回流电介质层157可以被回流以形成回流电介质层，并且然后可以蚀刻回流电介质层以形成暴露源极区128的第二回流电介质图案158。回流可回流电介质层157(即，在蚀刻之前执行回流)在某些应用中可能是有利的，因为其可以允许去除在回流过程期间回流电介质层的横向扩展的部分，从而保持在金属间电介质图案150中暴露源极区128的开口的期望尺寸。
图7A和图7B是示意性截面图，其图示了形成图5A-图5E的MOSFET 110的金属间电介质图案150的另一种方法。如图7A中所示，在半导体层结构120的上表面上形成包括多个栅极绝缘指132和多个栅极指134的栅极电极结构。栅极绝缘指132和栅极指134可以比被包括在图6A-图6E的实施例中的对应的栅极绝缘指132和栅极指134宽，并且栅极指134可以比被包括在图6A-图6E的实施例中的对应的栅极指134厚。接下来，如图7B中所示，通过氧化栅极指134的暴露的顶表面和侧表面来形成第一不可回流电介质图案154。栅极指134可以包括例如未掺杂硼的多晶硅栅极指134，并且因此对其氧化可以将每个栅极指134的上部部分和侧部部分转变为相应的不可回流电介质指152A。氧化过程可以被设计为氧化每个栅极指134的外部部分的预定厚度以便形成具有在每个栅极指134上的期望厚度的第一不可回流电介质图案154。氧化过程可以在足够高以氧化多晶硅但不足以氧化碳化硅的温度下进行，使得在氧化过程期间暴露的碳化硅的源极区128不被明显氧化。在通过氧化过程形成第一不可回流电介质图案154之后，可以形成第二可回流电介质图案156并且然后以上面参照图6C-图6E讨论的方式回流。值得注意的是，通过使用氧化过程来形成第一不可回流电介质图案154，可以省略以上参考图6B讨论的蚀刻步骤，从而简化制造过程。
图8A-图8F是图示了形成金属间电介质图案250的方法的截面图，该金属间电介质图案250可以用于代替图5A-图5E的MOSFET 110的金属间电介质图案150。如图8A中所示，栅极绝缘层131和栅极指层133可以被形成在半导体层结构120上。接下来，如图8B中所示，诸如例如二氧化硅层之类的不可回流电介质层255被形成在栅极指层133上。不可回流电介质层255可以例如通过等离子体增强化学气相沉积、低压化学气相沉积或对栅极电极结构130的顶表面的氧化来形成。如图8C中所示，执行蚀刻步骤以蚀刻栅极绝缘层131、栅极指层133和不可回流电介质层255以便暴露源极区128，从而将栅极绝缘层131、栅极指层133和不可回流电介质层255转变为多个栅极绝缘指132、多个栅极指134和包括多个电介质指252A的第一不可回流电介质图案254。注意，在这个实施例中，电介质指252A仅覆盖栅极指134的相应顶表面而不覆盖栅极指134的侧表面。
如图8D中所示，第二可回流电介质层257被保形地形成在器件上。如图8E中所示，然后选择性地蚀刻第二可回流电介质层257以形成第二可回流电介质图案256，该第二可回流电介质图案256包括覆盖相应电介质指252A的多个可回流电介质指252B。最后，如图8F中所示，器件被加热至例如在500-1000℃之间的温度以回流第二可回流电介质图案256的材料，以将第二可回流电介质图案256转变成包括多个可回流电介质指252C的第二回流电介质图案258。用于形成金属间电介质图案250的这种技术与上面参考图6A-图6E讨论的技术相比可以同样需要少一个蚀刻步骤。将理解，在其他实施例中，可选地，第二可回流电介质层257可以被回流并且然后被蚀刻以形成第二可回流电介质图案258。
根据本发明的进一步实施例，提供了功率半导体器件，该功率半导体器件包括在回流过程期间使用牺牲结构成形的回流金属间电介质图案。尤其是，牺牲结构可以在可回流电介质图案形成之前或之后被沉积在器件上。这些牺牲结构在回流过程期间被保留在原位，并且可以用于(1)在回流过程期间限制可回流电介质材料的横向流动和/或(2)增加回流过程完成后邻近栅极指134的侧边缘的可回流电介质材料的量。形成这种功率半导体器件的方法被图示在图9A-图9D中。
如图9A中所示，半导体层结构120可以被形成为具有栅极绝缘指132和形成在其上的栅极指134。参考图9B，形成可回流电介质层(未示出)以覆盖器件的上表面，并且然后蚀刻可回流电介质层以形成可回流电介质图案356，该可回流电介质图案356包括覆盖相应栅极指134的顶表面和侧表面以及相应栅极绝缘指132的侧表面的电介质指。接下来，在间隙140中形成牺牲坝390。牺牲坝390可以被选择性地沉积在间隙140中，或者可选地，牺牲层可以被保形地形成在器件的顶表面上，并且然后可以被选择性地蚀刻以形成牺牲坝390。在示例实施例中，牺牲坝390可以包括多晶硅，因为可以相对于BPSG回流电介质图案而以高选择性来蚀刻多晶硅。
如图9C中所示，然后可以加热器件以回流可回流电介质图案356，从而将可回流电介质图案356转变为包括多个电介质指352C的回流电介质材料图案358。如上所讨论的，这种回流过程通常使可回流电介质材料横向扩展并改变形状以具有半椭圆形或半圆形截面。然而，牺牲坝390防止可回流电介质材料横向扩展，并且因此可以保持间隙140的尺寸。如此，回流电介质材料图案358的下部部分具有基本上垂直的侧壁，如图9C中所示。此外，由于可回流电介质材料被防止横向扩展，因此保持了沿栅极指134的侧壁的更多可回流电介质材料，其用作增加电介质指352C的沿栅极指134的侧边缘的厚度。因此，牺牲坝390的使用可以减少或防止以上参考图3讨论的当使用可回流电介质材料形成金属间电介质图案150时可能出现的两个潜在问题。参照图9D，在完成回流过程之后，可以经由选择性蚀刻去除牺牲坝390。应注意，虽然在以上讨论中，在形成可回流电介质图案356之后形成牺牲坝390，但在其他实施例中，可以在形成可回流电介质图案356之前形成牺牲坝390。
在以上对包括具有不可回流电介质图案和可回流电介质图案两者的金属间电介质图案的实施例的讨论中，不可回流电介质图案在可回流电介质图案之前形成，使得不可回流电介质图案在栅极指和可回流电介质图案之间。然而，将理解，本发明的实施例不限于此。尤其是，包括具有不可回流电介质图案和可回流电介质图案两者的金属间电介质图案的上述实施例中的每个实施例可以被修改为使得首先(例如，直接在栅极指上)形成可回流电介质图案(或层)，并且然后回流，并且然后在回流电介质图案上形成不可回流电介质图案。以示例的方式，图10是MOSFET 410(其中省略了其源极金属化的部分)的单位格子的示意性截面，该MOSFET 410是图5A-图5E的MOSFET 110的修改版本。如图10中所示，MOSFET410的金属间电介质图案450包括直接形成在栅极指134上的回流电介质图案458以及形成在回流电介质图案458上的不可回流电介质图案454。
虽然上面讨论的MOSFET是具有在其上表面上的源极接触层164以及在其底表面上的漏极接触、例如漏极接合焊盘116的n型器件，但是将理解，在p型器件中，这些位置是相反的。此外，虽然上述功率MOSFET 110和这里描述的其他器件被示为基于碳化硅的半导体器件，但是将理解，本发明的实施例不限于此。相反，半导体器件可以包括适合于在功率半导体器件中使用的任何宽带隙半导体，包括例如基于氮化镓的半导体器件、基于氮化镓的半导体器件和II-VI族化合物半导体器件。
还将理解，形成本文讨论的金属间电介质图案的不可回流和/或可回流电介质层/图案可以各自包括单层或者可以是多层结构。在许多应用中，多层结构作为扩散阻挡件和/或提供与周围层的化学相容性可能更有效。
还将理解，本文公开的改进的金属间电介质图案还可以用于除了垂直功率MOSFET器件之外的功率半导体器件中。例如，这些金属间电介质图案也可以用在功率IGBT器件中，如本领域技术人员所知，这些功率IGBT器件是BJT和为BJT的基极馈电以便将BJT从电流控制器件转变为电压控制器件的MOSFET的组合。
图11A是根据本发明的实施例的IGBT 500的一小部分的示意性截面图。如图11A中所示，IGBT 500包括具有基极504、发射极506和集电极508的pnp碳化硅BJT 502。IGBT 500还包括具有栅极、例如栅极电极结构130，源极、例如顶侧源极金属化结构160，和漏极、例如漏极接合焊盘116的碳化硅MOSFET 510。MOSFET 510的源极、例如顶侧源极金属化结构160电连接到BJT 502的基极504，并且碳化硅MOSFET 510的漏极、例如漏极接合焊盘116电连接到BJT 502的集电极508。按照惯例，BJT 502的集电极508是IGBT 500的“发射极”，并且BJT502的发射极506是IGBT 500的“集电极”，并且MOSFET 510的栅极、例如栅极电极结构130是IGBT 500的“栅极”。
图11B是图11A的IGBT 500的一小部分的示意性截面视图。如图11B中所示，IGBT500可以被形成在例如重掺杂(p+)的p型碳化硅层121上。例如，可以在碳化硅基底上外延生长p型碳化硅层121，并且然后可以去除基底。p型碳化硅层121用作IGBT 500的集电极(并且因此也用作BJT 502的发射极506)。轻掺杂的n型(n-)碳化硅漂移区124被设置在p型碳化硅层121上，用作BJT 502的基极和用作MOSFET 510的源极。中等掺杂的p型阱区126被设置在n型漂移区124的上部部分中。可以用p型掺杂剂更重地掺杂每个p阱126的上部部分以形成也用作BJT 502的集电极的重掺杂p+发射极区。重掺杂(n+)的n型的源极区128也可以被形成在每个p阱126的上部部分中，该重掺杂(n+)的n型的源极区128用作IGBT 500的公共源极。形成顶侧源极金属化结构160以接触p型阱区126和n+型的源极区128两者，并且欧姆接触、例如漏极接合焊盘116被形成在p型碳化硅层121的下侧上。
栅极绝缘指132和栅极指134被设置在半导体层结构的上表面上。形成金属间电介质图案550，该金属间电介质图案550包括第一不可回流电介质图案554和第二回流电介质图案558两者(各自在上面被详细讨论)。在相邻电介质指之间设置间隙140，该间隙140暴露n型的源极区128和p型阱区126。在金属间电介质图案550上和暴露的n型的源极区128和p型阱区126上形成顶侧源极金属化结构160。顶侧源极金属化结构160包括扩散阻挡层162和源极接触层164。将理解，可以用本文公开的任何金属间电介质图案来代替金属间电介质图案550。
图12是根据本发明的实施例的形成功率半导体器件的方法的流程图。如图12中所示，操作可以开始于形成包括多个半导体层的宽带隙半导体层结构(“SLS”)(框600)。接下来，在宽带隙半导体层结构的上表面上形成可以包括例如多个栅极指的导电图案(框610)。在导电图案上形成第一不可回流电介质材料图案(框620)。在第一不可回流电介质材料图案上形成第二可回流电介质材料图案(框630)。可回流电介质材料图案被回流以形成包括不可回流电介质材料图案和回流电介质材料图案两者的金属间电介质图案(框640)。在金属间电介质图案上和宽带隙半导体层结构的暴露的上表面上形成源极金属化结构(框650)。
图13是根据本发明的进一步实施例的形成功率半导体器件的方法的流程图。如图13中所示，操作可以开始于形成包括多个半导体层的宽带隙半导体层结构(框700)。接下来，在宽带隙半导体层结构的上表面上形成多个间隔开的栅极指(框710)。在栅极指图案上形成可回流电介质材料图案(框720)。在可回流电介质材料图案中的相应间隙中形成相应的牺牲结构(框730)。回流可回流电介质材料图案以形成金属间电介质图案(框740)。在金属间电介质图案上形成源极金属化图案(框750)。
因此，根据本发明的实施例，可以提供功率MOSFET，其中由于提供了在仍保持了最小期望厚度以避免击穿的同时具有改进的轮廓和增加的密度的金属间电介质图案，该功率MOSFET不易由于栅极源极电短路而发生器件故障。这些改进的金属间电介质图案可以基本上没有为湿气或湿蚀刻剂提供通过金属间电介质图案扩散的路径的接缝，从而降低了栅极和源极金属化之间的电短路可能性。如此，根据本发明的实施例的功率MOSFET可以具有较低的故障率。
由根据本发明的实施例的技术解决的问题倾向于是特定于例如诸如碳化硅和/或氮化镓基器件之类的宽带隙功率半导体器件的问题。在这样的器件中，相邻电介质指(例如，电介质指152)之间的间隙(例如，间隙140)可以比在诸如硅基器件之类的窄带隙半导体器件中形成的MOSFET中设置的对应间隙小得多。如此，在硅MOSFET中，源极接触层中的空隙不倾向于在相邻电介质指之间的间隙中形成，并且由于间隙的大得多的尺寸，因此形成的任何键孔倾向于浅得多。因此，在窄带隙器件中，湿蚀刻剂倾向于不渗透通过源极接触金属化，并且因此减少或消除了对金属间电介质图案的致密化和/或使其轮廓变圆化的需要。
应当注意，存在其他潜在的方式来解决上面参考图1讨论的腐蚀性材料通过常规功率MOSFET 10的顶侧源极金属化结构60扩散的问题。作为一个示例，可以通过例如扩大源极区28的宽度来减小间隙40的纵横比。这可以改善顶侧源极金属化结构60的间隙填充特性。作为另一示例，沉积参数的变化可以用来改善源极接触层64的材料的间隙填充特性(例如，增加的沉积温度可以促进改善的间隙填充)。此外，还可以通过使用高精度沉积装置来改善间隙填充特性。此外，诸如例如原子层沉积之类的其他沉积技术可以用于形成顶侧源极金属化结构160的部分(例如，在间隙40中的部分)以便获得更一致的覆盖并且减少或防止空隙。
以上已经参照附图描述了本发明，其中示出了本发明的实施例。然而，本发明可以以许多不同的形式实施并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并将向本领域技术人员充分传达本发明的范围。在附图中，为了清楚起见，可能夸大了层和区域的尺寸和相对尺寸。将理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或“耦合到”另一元件或层时，其可以直接在另一元件或层上、直接连接或耦合到另一元件或层，或可能存在中间元件或层。相反，当元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦合到”另一元件或层时，没有中间元件或层存在。如本文所用，术语“和/或”包括一个或多个相关联所列项的任何和所有组合。相同的数字始终指代相同的元件。
将理解，尽管术语第一和第二在本文中用于描述各种区域、层和/或元件，但是这些区域、层和/或元件不应受这些术语的限制。这些术语仅用于将一个区域、层或元件与另一区域、层或元件区分开。因此，在不脱离本发明范围的情况下，下面讨论的第一区域、层或元件可以被称为第二区域、层或元件，并且类似地，第二区域、层或元件可以被称为第一区域、层或元件。
相对术语，诸如“下部”或“底部”和“上部”或“顶部”，可以在本文中用于描述一个元件与另一元件的关系，如图中所示。将理解，相对术语旨在还涵盖器件的除附图中描绘的取向之外的不同取向。例如，如果图中的器件被翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下部”可以涵盖“下部”和“上部”两种取向，这取决于图的具体取向。类似地，如果图中的一幅图中的器件被翻转，则被描述为“在”其他元件“下方”或“下”的元件将被定向为“在”其他元件“上方”。因此，示例性术语“下方”或“下”可以涵盖上方和下方两种取向。
此处使用的术语仅用于描述具体实施例的目的，并不旨在限制本发明。如本文所用，单数形式的“一(a/an)”和“该”也旨在包括复数形式，除非上下文另有明确指示。还将理解，术语“包含”和/或“包括”在本文中使用时，指定所陈述的特征、元件和/或部件的存在，但不排除存在或添加一个或多个其他特征、元件、部件和/或其组。
在此参考作为示意图的截面图描述本发明的实施例。如此，预料到由于例如制造技术和/或公差而导致的关于图示形状的变化。因此，本发明的实施例不应被解释为限于此处所示的区域的具体形状，而是包括例如由制造导致的形状偏差。例如，被图示为矩形的注入区域通常将具有圆或弯曲特征和/或在其边缘处的注入浓度梯度，而不是从注入到非注入区域的二元变化。因此，图中所示的区域本质上是示意性的，并且其形状不旨在图示器件区域的实际形状并且不旨在限制本发明的范围。
将理解，这里公开的实施例可以组合。因此，关于第一实施例描绘和/或描述的特征同样可以被包括在第二实施例中，并且反之亦然。
虽然参照具体附图描述了上述实施例，但要理解，本发明的一些实施例可以包括附加的和/或中间层、结构或元件，和/或可以删除特定的层、结构或元件。尽管已经描述了本发明的若干示例性实施例，但是本领域技术人员将容易理解，在本质上不脱离本发明的新颖教导和优点的情况下，在示例性实施例中的许多修改是可能的。因此，所有这些修改都旨在被包括在本发明的如权利要求所限定的范围内。因此，要理解，前述内容是对本发明的说明，并且不被解释为限于所公开的具体实施例，并且对所公开的实施例的修改以及其他实施例旨在被包括在所附权利要求的范围内。本发明由以下权利要求限定，其中权利要求的等同被包括在其中。

Claims (52)

1.一种半导体器件，包括：
宽带隙半导体层结构；
在所述宽带隙半导体层结构的上表面上的栅极电极结构，所述栅极电极结构包括栅极指，所述栅极指与所述宽带隙半导体层结构被栅极绝缘指分开，所述栅极绝缘指在垂直于由所述宽带隙半导体层结构的上表面定义的平面的方向上具有基本上均匀的厚度；
在所述栅极电极结构上的金属间电介质图案，所述金属间电介质图案包括不可回流电介质材料图案和回流电介质材料图案；以及
在所述金属间电介质图案上的源极金属化结构，
其中所述栅极电极结构在所述宽带隙半导体层结构与所述金属间电介质图案之间，
其中所述金属间电介质图案在所述栅极电极结构与所述源极金属化结构之间，以及
其中所述回流电介质材料图案的在所述栅极电极结构的中心上方的厚度为所述回流电介质材料图案的与所述栅极电极结构的上侧边缘相邻处的厚度的至少三倍。
2.根据权利要求1所述的半导体器件，其中所述不可回流电介质材料图案的最小厚度被选择为足以避免所述金属间电介质图案在所述半导体器件的正常操作期间的击穿。
3.根据权利要求1所述的半导体器件，其中所述不可回流电介质材料图案的上角的厚度被选择为足以避免所述金属间电介质图案在所述半导体器件的正常操作期间的击穿。
4.根据权利要求1所述的半导体器件，其中所述栅极电极结构包括多个栅极指，所述多个栅极指与所述宽带隙半导体层结构被多个栅极绝缘指中的相应的栅极绝缘指分开，并且其中所述不可回流电介质材料图案包括保形地围绕相应的栅极指的上表面和侧表面的多个不可回流电介质指。
5.根据权利要求1-4中任一项所述的半导体器件，其中所述回流电介质材料图案的上表面具有半椭圆形截面。
6.根据权利要求1-4中任一项所述的半导体器件，其中所述不可回流电介质材料图案的厚度超过所述回流电介质材料图案的最小厚度且不超过所述回流电介质材料图案的最大厚度。
7.根据权利要求1-4中任一项所述的半导体器件，其中所述回流电介质材料图案的与所述不可回流电介质材料图案的上角相邻的部分是所述回流电介质材料图案的具有最小厚度的部分。
8.根据权利要求1-4中任一项所述的半导体器件，其中所述回流电介质材料图案包括硼磷硅玻璃(“BPSG”)图案。
9.根据权利要求1-4中任一项所述的半导体器件，其中所述半导体器件包括MOSFET，其中在所述宽带隙半导体层结构中设置有多个源极区，其中所述源极金属化图案电连接到所述源极区，所述半导体器件还包括在所述宽带隙半导体层结构上的与所述源极金属化结构相对的漏极接触。
10.根据权利要求1-4中任一项所述的半导体器件，其中所述源极金属化结构包括扩散阻挡层和在所述扩散阻挡层上的金属源极接触层。
11.根据权利要求1-4中任一项所述的半导体器件，其中所述半导体器件包括绝缘栅双极结晶体管。
12.根据权利要求1-4中任一项所述的半导体器件，其中所述回流电介质材料图案的在所述栅极电极结构的栅极指的顶表面的中心上方的厚度与所述回流电介质材料图案的最小厚度的比率大于3比1。
13.根据权利要求1-4中任一项所述的半导体器件，其中所述金属间电介质图案的最小厚度相邻于所述栅极电极结构的上角。
14.根据权利要求1所述的半导体器件，其中所述回流电介质材料图案的在所述栅极电极结构上方的部分具有半椭圆形上表面，以及其中所述回流电介质材料图案具有垂直的外侧壁。
15.一种半导体器件，包括：
宽带隙半导体层结构；
在所述宽带隙半导体层结构的上表面上的栅极电极结构；
在所述栅极电极结构上的金属间电介质图案，所述金属间电介质图案包括回流电介质材料图案和在所述回流电介质材料图案上的不可回流电介质材料图案；以及
在所述金属间电介质图案上的源极金属化结构，
其中所述回流电介质材料图案的上表面具有半椭圆形截面，以及
其中所述回流电介质材料图案的在所述栅极电极结构的中心上方的厚度为所述回流电介质材料图案的与所述栅极电极结构的上侧边缘相邻处的厚度的至少三倍。
16.根据权利要求15所述的半导体器件，其中所述栅极电极结构包括多个栅极指，所述多个栅极指与所述宽带隙半导体层结构被多个栅极绝缘指中的相应的栅极绝缘指分开。
17.根据权利要求16所述的半导体器件，其中所述栅极绝缘指在垂直于所述宽带隙半导体层结构的上表面的方向上具有第一厚度，并且其中所述回流电介质材料图案的下部部分具有大于或等于第一厚度的第二厚度。
18.根据权利要求15所述的半导体器件，其中所述回流电介质材料图案的下部部分的厚度至少为0.1微米。
19.根据权利要求15-18中任一项所述的半导体器件，其中所述栅极电极结构在所述宽带隙半导体层结构与所述金属间电介质图案之间，并且其中所述金属间电介质图案在所述栅极电极结构与所述源极金属化结构之间。
20.根据权利要求15-18中任一项所述的半导体器件，其中所述回流电介质材料图案包括硼磷硅玻璃(“BPSG”)图案。
21.根据权利要求15-18中任一项所述的半导体器件，其中所述金属间电介质图案的在所述栅极电极结构的栅极指的顶表面的中心上方的厚度与所述金属间电介质图案的最小厚度的比率小于4比1。
22.根据权利要求15所述的半导体器件，其中所述不可回流电介质材料图案在所述回流电介质材料图案和所述源极金属化结构之间，以及所述不可回流电介质材料图案的上表面具有半椭圆形截面。
23.根据权利要求15所述的半导体器件，其中所述不可回流电介质材料图案的上表面各自具有半椭圆形截面。
24.一种制造半导体器件的方法，所述方法包括：
形成宽带隙半导体层结构；
在所述宽带隙半导体层结构的上表面上形成导电图案；
在所述导电图案上形成不可回流电介质材料图案；
在所述导电图案上形成包括可回流电介质材料的可回流电介质材料层；
回流所述可回流电介质材料；以及
在金属间电介质图案上形成源极金属化结构，所述金属间电介质图案包括不可回流电介质材料图案和包括至少一些可回流电介质材料的回流电介质材料图案。
25.根据权利要求24所述的方法，其中所述不可回流电介质材料图案在所述导电图案与所述回流电介质材料图案之间。
26.根据权利要求24所述的方法，其中，所述回流电介质材料图案在所述导电图案与所述不可回流电介质材料图案之间。
27.根据权利要求24所述的方法，还包括回流包括可回流电介质材料的所述可回流电介质材料层以形成回流电介质材料层，以及然后蚀刻所述回流电介质材料层以形成所述回流电介质材料图案。
28.根据权利要求24所述的方法，还包括蚀刻包括可回流电介质材料的所述可回流电介质材料层以形成可回流电介质材料图案，以及然后回流所述可回流电介质材料图案以形成所述回流电介质材料图案。
29.根据权利要求24-28中任一项所述的方法，其中所述导电图案包括多个栅极指。
30.根据权利要求29所述的方法，其中形成所述不可回流电介质材料图案包括在相应的栅极指中的每个栅极指上保形地形成不可回流电介质指。
31.根据权利要求24-28中任一项所述的方法，其中，所述回流电介质材料图案包括硼磷硅玻璃图案。
32.根据权利要求24-28中任一项所述的方法，其中在栅极指的侧壁上形成所述不可回流电介质材料图案。
33.根据权利要求24-28中任一项所述的方法，其中所述回流电介质材料图案直接接触栅极指的侧壁。
34.根据权利要求24-28中任一项所述的方法，其中所述导电图案包括半导体图案，并且其中在所述导电图案上形成所述不可回流电介质材料图案包括氧化所述半导体图案的暴露表面。
35.根据权利要求34所述的方法，其中所述半导体图案包括多个多晶硅栅极指，并且其中所述宽带隙半导体层结构包括碳化硅半导体层结构。
36.根据权利要求24-28中任一项所述的方法，还包括在限定于栅极指中的相邻栅极指之间的间隙中形成相应的牺牲结构，所述牺牲结构被定位成在可回流电介质材料的回流期间限制可回流电介质材料的横向扩展。
37.根据权利要求24-28中任一项所述的方法，其中所述不可回流电介质材料图案的最小厚度被选择为足以避免所述金属间电介质图案在所述半导体器件的正常操作期间的击穿。
38.根据权利要求24-28中任一项所述的方法，其中所述不可回流电介质材料图案的上角的厚度被选择为足以避免所述金属间电介质图案在所述半导体器件的正常操作期间的击穿。
39.根据权利要求24-28中任一项所述的方法，其中所述回流电介质材料图案具有圆化截面。
40.根据权利要求24-28中任一项所述的方法，其中所述金属间电介质图案的在所述导电图案的栅极指的顶表面的中心上方的厚度与所示金属间电介质图案的最小厚度的比率小于4比1。
41.一种制造半导体器件的方法，所述方法包括：
形成宽带隙半导体层结构；
在所述宽带隙半导体层结构的上表面上形成多个间隔开的栅极指；
在栅极指上形成包括可回流电介质材料的可回流电介质材料层；
在栅极指之间的间隙中的宽带隙半导体层结构上形成牺牲结构；
回流所述可回流电介质材料；以及
在金属间电介质图案上形成源极金属化图案，所述金属间电介质图案包括包含至少一些可回流电介质材料的回流电介质材料图案。
42.根据权利要求41所述的方法，其中在栅极指上形成所述可回流电介质材料层包括在相应的栅极指中的每个栅极指上保形地形成所述可回流电介质材料层。
43.根据权利要求42所述的方法，其中，所述回流电介质材料图案包括硼磷硅玻璃图案。
44.根据权利要求43所述的方法，其中栅极指包括多晶硅栅极指，并且其中所述宽带隙半导体层结构包括碳化硅半导体层结构。
45.根据权利要求41-44中任一项所述的方法，其中牺牲结构被定位成在回流所述可回流电介质材料期间限制所述可回流电介质材料的横向扩展。
46.根据权利要求41-44中任一项所述的方法，还包括去除牺牲结构。
47.根据权利要求41-44中任一项所述的方法，其中所述回流电介质材料图案的下部部分具有基本上垂直的侧壁，并且所述回流电介质材料图案的上部部分具有圆化截面。
48.一种半导体器件，包括：
宽带隙半导体层结构；
在所述宽带隙半导体层结构的上表面上的栅极电极结构；
在所述栅极电极结构上的金属间电介质图案，所述金属间电介质图案至少包括第一回流电介质材料图案和包含与第一回流电介质材料图案不同材料的第二不可回流电介质材料图案；以及
在所述金属间电介质图案上的源极金属化结构，
其中所述栅极电极结构在所述宽带隙半导体层结构与所述金属间电介质图案之间，
其中所述金属间电介质图案在所述栅极电极结构与所述源极金属化结构之间，以及
其中第二不可回流电介质材料图案具有超过第一回流电介质材料图案的最小厚度且不超过第一回流电介质材料图案的最大厚度的厚度。
49.根据权利要求48所述的半导体器件，其中所述金属间电介质图案的最小厚度相邻于所述栅极电极结构的上角。
50.根据权利要求49所述的半导体器件，其中所述金属间电介质图案的最大厚度在所述栅极电极结构的栅极指的顶表面的中心上方。
51.根据权利要求48所述的半导体器件，其中第一回流电介质材料图案具有半椭圆形的上表面和垂直的外侧壁。
52.根据权利要求48所述的半导体器件，其中第一回流电介质材料图案的上表面和第二不可回流电介质材料图案的上表面各自具有半椭圆形截面。
CN202080044509.XA 2019-05-16 2020-05-01 具有回流金属间电介质层的功率半导体器件 Active CN114026700B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/413,921 2019-05-16
US16/413,921 US10998418B2 (en) 2019-05-16 2019-05-16 Power semiconductor devices having reflowed inter-metal dielectric layers
PCT/US2020/030926 WO2020231647A1 (en) 2019-05-16 2020-05-01 Power semiconductor devices having reflowed inter-metal dielectric layers

Publications (2)

Publication Number Publication Date
CN114026700A CN114026700A (zh) 2022-02-08
CN114026700B true CN114026700B (zh) 2023-11-21

Family

ID=70847525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080044509.XA Active CN114026700B (zh) 2019-05-16 2020-05-01 具有回流金属间电介质层的功率半导体器件

Country Status (6)

Country Link
US (1) US10998418B2 (zh)
EP (1) EP3970198A1 (zh)
JP (2) JP7307818B2 (zh)
KR (1) KR20220008330A (zh)
CN (1) CN114026700B (zh)
WO (1) WO2020231647A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157381A (zh) * 2010-02-11 2011-08-17 三星电子株式会社 制造半导体装置的方法
WO2011130044A1 (en) * 2010-04-16 2011-10-20 Cree, Inc. Wide band-gap mosfets having a heterojunction under gate trenches thereof and related methods of forming such devices
CN103563059A (zh) * 2011-06-28 2014-02-05 国际商业机器公司 置换金属栅极工艺流程中具有低电阻源极区和漏极区的方法和结构
CN106024794A (zh) * 2015-03-31 2016-10-12 三星电子株式会社 半导体器件及其制造方法
CN107665859A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 包括电隔离图案的半导体器件及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412242A (en) 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
JPS62185375A (ja) 1986-02-10 1987-08-13 Nec Corp 集積回路装置の製造方法
KR940009599B1 (ko) 1991-10-30 1994-10-15 삼성전자 주식회사 반도체 장치의 층간 절연막 형성방법
JP4047384B2 (ja) * 1996-02-05 2008-02-13 シーメンス アクチエンゲゼルシヤフト 電界効果により制御可能の半導体デバイス
US5930630A (en) 1997-07-23 1999-07-27 Megamos Corporation Method for device ruggedness improvement and on-resistance reduction for power MOSFET achieved by novel source contact structure
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
KR100854971B1 (ko) * 2007-01-23 2008-08-28 삼성전자주식회사 자기정렬 금속막 션트 공정을 이용하는 반도체 장치의 제조방법
JP5029042B2 (ja) 2007-02-01 2012-09-19 株式会社デンソー 炭化珪素半導体装置
JP2011060901A (ja) * 2009-09-08 2011-03-24 Sumitomo Electric Ind Ltd 半導体装置および半導体装置の製造方法
KR101904991B1 (ko) * 2011-05-25 2018-10-08 페어차일드코리아반도체 주식회사 슈퍼정션 반도체 소자 및 그 제조방법
JP5929741B2 (ja) * 2012-01-23 2016-06-08 株式会社デンソー 半導体装置の製造方法
JP2014138048A (ja) * 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2015041638A (ja) * 2013-08-20 2015-03-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
CN104867832B (zh) 2014-02-21 2017-10-20 北大方正集团有限公司 垂直双扩散金属氧化物半导体场效应管的制造方法
JP6301795B2 (ja) * 2014-09-19 2018-03-28 株式会社東芝 半導体装置
JP6267624B2 (ja) * 2014-10-24 2018-01-24 住友電気工業株式会社 炭化珪素半導体装置
JP6347309B2 (ja) 2015-09-17 2018-06-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6668843B2 (ja) * 2016-03-14 2020-03-18 富士電機株式会社 半導体装置および製造方法
US11075264B2 (en) * 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
JP6692265B2 (ja) * 2016-09-16 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6904774B2 (ja) * 2017-04-28 2021-07-21 富士電機株式会社 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
JP6988175B2 (ja) * 2017-06-09 2022-01-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10601413B2 (en) * 2017-09-08 2020-03-24 Cree, Inc. Power switching devices with DV/DT capability and methods of making such devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157381A (zh) * 2010-02-11 2011-08-17 三星电子株式会社 制造半导体装置的方法
WO2011130044A1 (en) * 2010-04-16 2011-10-20 Cree, Inc. Wide band-gap mosfets having a heterojunction under gate trenches thereof and related methods of forming such devices
CN103563059A (zh) * 2011-06-28 2014-02-05 国际商业机器公司 置换金属栅极工艺流程中具有低电阻源极区和漏极区的方法和结构
CN106024794A (zh) * 2015-03-31 2016-10-12 三星电子株式会社 半导体器件及其制造方法
CN107665859A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 包括电隔离图案的半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2020231647A1 (en) 2020-11-19
KR20220008330A (ko) 2022-01-20
JP7307818B2 (ja) 2023-07-12
CN114026700A (zh) 2022-02-08
JP2023115346A (ja) 2023-08-18
US10998418B2 (en) 2021-05-04
JP2022533139A (ja) 2022-07-21
EP3970198A1 (en) 2022-03-23
US20200365708A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
TWI389309B (zh) 利用下沉溝槽之具有頂部汲極的半導體功率元件
CN102376765B (zh) 半导体器件及其制作方法
CN211428177U (zh) 功率半导体器件
US20060273390A1 (en) Gate contact and runners for high density trench MOSFET
US7504707B2 (en) Semiconductor device and manufacturing method thereof
US8564054B2 (en) Trench semiconductor power device having active cells under gate metal pad
JP2022500878A (ja) 半導体の垂直ショットキーダイオード及びその製造方法
CN114026700B (zh) 具有回流金属间电介质层的功率半导体器件
JP7288969B2 (ja) 埋設された粒子停止層を含む上側金属被膜構造を有するパワー半導体デバイス
US20220130997A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20220130996A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
JP7456268B2 (ja) 半導体装置および半導体装置の製造方法
WO2023127253A1 (ja) 半導体装置
US20230420527A1 (en) Gate trench power semiconductor devices having improved breakdown performance and methods of forming such devices
US20240136410A1 (en) Method of manufacturing semiconductor device
CN108701694B (zh) 高压碳化硅肖特基二极管倒装芯片阵列
CN115606007A (zh) 用于功率设备中的电接触区的导电增强层
CN115868030A (zh) 用于电气接触区域的阻挡层
CN116779675A (zh) 半导体装置以及半导体封装
CN113921588A (zh) 半导体器件及其制备方法
JP2020036047A (ja) ＳｉＣ半導体装置
KR20210065759A (ko) 전력 반도체 소자
KR20160100524A (ko) 질화물계 절연 게이트 바이폴라 트랜지스터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: North Carolina USA

Applicant after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Applicant before: CREE, Inc.

GR01 Patent grant
GR01 Patent grant