CN211428177U - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN211428177U
CN211428177U CN202020289058.3U CN202020289058U CN211428177U CN 211428177 U CN211428177 U CN 211428177U CN 202020289058 U CN202020289058 U CN 202020289058U CN 211428177 U CN211428177 U CN 211428177U
Authority
CN
China
Prior art keywords
trench
diode
semiconductor device
power semiconductor
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020289058.3U
Other languages
English (en)
Inventor
朴锺镐
胡尚寿
李相龙
金世云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN211428177U publication Critical patent/CN211428177U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型公开了功率半导体器件，所述功率半导体器件包括：有源区域中的源极区、外围区域中的栅极结构以及串联连接在有源区域和栅极结构之间的多个沟槽二极管。该多个沟槽二极管中的每一个包括：第一沟槽，该第一沟槽设置在衬底材料中；绝缘层，该绝缘层设置在第一沟槽的表面上方；第一导电类型的第一半导体材料，该第一半导体材料设置在第一沟槽内；和第二导电类型的第二半导体材料，该第二半导体材料设置在第一沟槽内并且设置在第一沟槽中的第一半导体材料的上方。

Description

功率半导体器件
技术领域
本公开涉及功率半导体器件。
背景技术
功率半导体器件用于许多不同的行业。这些行业中的一些行业，诸如电信、计算和收费系统，正在迅速地发展。这些行业将受益于改进的半导体器件特性，包括可靠性、开关速度和小型化。
功率半导体器件使用用于在执行感应开关时进行静电放电(ESD)保护或钳位的齐纳二极管。常规的齐纳二极管是表面形成的齐纳二极管，其在MOSFET的沟槽栅极上方的厚绝缘体上形成，即在沟槽中已形成栅极多晶硅之后。因此，在沟槽MOSFET的形成之后，表面形成的齐纳二极管需要附加的多晶硅沉积和掩模注入。此外，由于常规的表面形成的齐纳二极管在沟槽MOSFET上方形成，因此常规的表面形成的齐纳二极管添加了表面拓扑，这使得在光刻期间对小特征进行图案化更加困难。常规的表面形成的齐纳二极管由于其增加的高度而在执行多个金属沉积过程时也触发阶梯覆盖问题。
实用新型内容
本申请的实施方案涉及功率半导体器件，该功率半导体器件具有彼此串联连接的多个沟槽二极管，其中，当在外延层中形成栅极多晶硅(或栅极结构)时，沟槽二极管中的每一个形成在外延层中。在一个实施方案中，沟槽二极管是齐纳二极管。
在一个实施方案中，一种功率半导体器件包括：有源区域中的源极区、外围区域中的栅极结构以及串联连接在源极区和栅极结构之间的多个沟槽二极管；其中，该多个沟槽二极管中的每一个包括：设置在衬底材料中的第一沟槽；设置在第一沟槽的表面上方的绝缘层；设置在第一沟槽内的第一导电类型的第一半导体材料；以及设置在第一沟槽内并且设置在第一沟槽中的第一半导体材料的上方的第二导电类型的第二半导体材料。
附图说明
图1A示出了根据本公开的一个实施方案的功率半导体器件。
图1B示出了根据本公开的另一个实施方案的功率半导体器件。
图2A至图2H示出了根据本公开的一个实施方案的形成功率半导体器件的方法。
图3示出了根据本公开的一个实施方案的串联连接的沟槽二极管的剖视图。
图4是示意性地示出根据本公开的一个实施方案的功率半导体器件的布局的平面图。
具体实施方式
本申请的实施方案涉及沟槽二极管、具有沟槽二极管的功率半导体器件、以及形成该功率半导体器件的方法。当在外延层中形成用于栅极结构的沟槽时，通过在外延层中形成二极管沟槽来在半导体材料(例如，外延层)中形成沟槽二极管，例如齐纳二极管。由于沟槽二极管在外延层中形成，因此沟槽二极管和栅极结构的上表面基本上与外延层的上表面齐平(或基本上共平面)，由此消除了阶梯覆盖问题。
在一个实施方案中，沟槽二极管是作为功率半导体器件的部分设置的齐纳二极管。沟槽二极管被配置成具有非常薄的耗尽区，例如小于1μm，并且允许电流沿正向以及反向流动。沟槽二极管具有限定在衬底材料中的沟槽内的P-N结。衬底材料可以包括外延层。绝缘层设置在沟槽表面上方。第一导电类型的第一半导体材料填充沟槽的第一部分，并且第二导电类型的第二半导体材料填充沟槽的第二部分，其中第一半导体材料和第二半导体材料限定沟槽二极管的P-N结。绝缘层设置在第一半导体材料与衬底材料之间。在一个实施方案中，根据实施方式，沟槽二极管的击穿电压不超过6伏、5伏、4伏或3伏。
下面结合附图提供实施方案的具体实施方式。本公开的范围仅由权利要求限制并涵盖许多替代、修改和等同物。尽管以给定顺序呈现各种方法的步骤，但是实施方案不必限于以所列顺序执行。在一些实施方案中，某些操作可以除所描述的顺序之外的顺序同时执行，或根本不执行。
在以下描述中阐述了许多具体细节。提供这些细节是为了通过特定示例促进对本公开的范围的透彻理解，并且可以在不具有这些特定细节中的一些特定细节的情况下根据权利要求来实践实施方案。因此，本公开的特定实施方案是说明性的，而不旨在是排他性的或限制性的。出于清楚目的，没有详细地描述与本公开相关的技术领域中已知的技术材料，使得不会不必要地模糊本公开。
图1A示出了根据本公开的一个实施方案的功率半导体器件100。在本实施方案中，功率半导体器件100是具有沟槽二极管的功率金属氧化物半导体场效应晶体管(MOSFET)器件。在另一个实施方案中，功率半导体器件100可以是另一种功率半导体器件，诸如绝缘栅双极晶体管(IGBT)器件。如果功率半导体器件100是IGBT，那么该功率半导体器件将具有附加的P+衬底或层，如本领域的技术人员将理解。
功率半导体器件100包括半导体衬底102，例如硅衬底。在其他实施方案中，衬底102可以是包括另一种半导体材料的衬底，诸如IV族半导体衬底、III-V族化合物半导体衬底或II-VI族氧化物半导体衬底。例如，IV族半导体衬底可以包括硅衬底、锗衬底或硅锗衬底。根据实施方式，衬底102还可以包括外延层。
外延层104(或外延层)设置在衬底102上方。在一个实施方案中，外延层104具有第一导电类型。在另一个实施方案中，外延层104具有与第一导电类型相反的第二导电类型。在外延层中形成多个栅极结构140和沟槽二极管150。
在一个实施方案中，功率半导体器件100是n-MOSFET。因此，衬底102是N+型掺杂衬底，并且外延层104是轻度n掺杂外延层，即N型掺杂外延层。
在另一个实施方案中，功率半导体器件100可以是p-MOSFET，其所具有层的导电类型与基于n-MOSFET的功率半导体器件的导电类型相反。例如，P+型掺杂衬底将用作衬底102，并且P型掺杂外延层将用作外延层104。
外延层104具有多个栅极沟槽和一个或多个二极管沟槽(为了说明方便，在图1A中仅示出一个二极管沟槽)。二极管沟槽设置在栅极沟槽之间并且该二极管沟槽的宽度大于栅极沟槽的宽度。在一个实施方案中，二极管沟槽150(例如，二极管沟槽150的开口)比栅极沟槽140(例如，栅极沟槽140的开口)宽至少2.5倍。在另一个实施方案中，取决于实施方式，二极管沟槽比栅极沟槽宽至少3.0倍或3.5倍。二极管沟槽的宽度被配置成基本上大于栅极沟槽，使得可以使用相同的半导体材料来形成栅极结构和沟槽二极管，如以下将解释的。可以根据实施方式调整沟槽宽度的尺寸和半导体材料的沉积厚度。
二极管沟槽具有第一材料层112、第二材料层114-1和第三材料层114-2。第一材料层112沿二极管沟槽的底表面和侧表面设置并且包括第一半导体材料(例如，第一多晶硅材料)。第一多晶硅材料具有第一导电类型，例如N型导电性。在一个实施方案中，第一材料层112的掺杂浓度为至少1×1018/cm3(例如，5×1018/cm3或更高)。
第二材料层114-1设置在第一材料层112上并且包括第二半导体材料(例如，第二多晶硅材料)。第二多晶硅材料具有第二导电类型，例如P型导电性。在一个实施方案中，第二材料层114-1的掺杂浓度为约1×1017/cm3至约1×1018/cm3。
第三材料层114-2设置在第二材料层114-1上并且包括具有第二导电类型的高掺杂材料。在一个实施方案中，第三材料层114-2的掺杂浓度为约1×1017/cm3至约1×1018/cm3。第二材料层114-1和第三材料层114-2具有相同的导电类型；然而，第三材料层114-2中的杂质的掺杂浓度高于第二材料层114-1中的杂质的掺杂浓度。填充二极管沟槽的第一材料层至第三材料层112、114-1和114-2形成沟槽二极管150。在一个实施方案中，第三材料层114-2用于提供附加的杂质以增加沟槽二极管150的掺杂浓度，以便解决任何泄漏问题和/或扩散问题。
在一个实施方案中，沟槽二极管150是在二极管沟槽中具有高掺杂P-N结的齐纳二极管，并且被配置成具有小于1μm的耗尽区，从而允许电流沿正向和反向流动。
在一个实施方案中，当沟槽二极管150用作ESD二极管时，沟槽二极管150设置在有源区域“A”中的栅极结构140与ESD区域“E”(例如，外围区域)中的栅极结构140之间。有源区域A表示其中形成MOSFET的区域，并且ESD区域E表示其中形成ESD相关部件(诸如沟槽二极管150)的区域。在一个实施方案中，ESD区域(或外围区域)设置在功率器件的虚拟区中。
绝缘层110对栅极沟槽和二极管沟槽中的每一者的底表面和侧表面进行内衬。在一个实施方案中，在已形成栅极沟槽和二极管沟槽之后，并且在栅极沟槽和二极管沟槽填充有第一多晶硅材料和第二多晶硅材料之前，形成绝缘层110。绝缘层110设置在栅极结构140与外延层104之间并且设置在外延层104与沟槽二极管150的第一材料层112之间。在一个实施方案中，绝缘层110包括LOCOS(硅的局部氧化)氧化物。在另一个实施方案中，通过沿包括栅极沟槽和二极管沟槽的所得结构的轮廓沉积绝缘材料来形成绝缘层110。绝缘层110设置有足够的厚度以避免沟槽二极管150与衬底102之间的击穿。
MOSFET的体区(或阱区)118设置在外延层104中。在一个实施方案中，栅极沟槽和二极管沟槽延伸通过体区118。体区118具有第二导电类型，例如P型导电性。在一个实施方案中，将具有第二导电类型的杂质注入到外延层104中以在外延层104中形成体区118。
高杂质区120设置在体区118的上部区中。在一个实施方案中，高杂质区120充当n-MOSFET的源极区。高杂质区120包括具有第一导电类型的材料，并且因此高杂质区120是N+杂质区。在一个实施方案中，使用砷注入和扩散过程来形成高杂质区120。
源极电极126A连接沟槽二极管150和有源区域A中的体区(或源极区)130，并且栅极电极126B连接沟槽二极管150和ESD区域E中的栅极结构140。在本实施方案中，源极电极126A充当沟槽二极管150的阴极，并且栅极电极126B充当沟槽二极管150的阳极。在一个实施方案中，源极电极126A和栅极电极126B包括导电材料诸如铝。在一个实施方案中，漏极电极126C在源极电极126A的相对侧上设置在衬底102上方。
层间绝缘层110-1设置在源极电极126A和栅极电极126B与下面结构(包括例如栅极结构140和沟槽二极管150)之间。
图1B示出了根据本公开的另一个实施方案的具有沟槽二极管150A的功率半导体器件100-1。源极电极设置在衬底的第一侧上方，并且漏极电极设置在衬底的第二侧(或相对侧)上方。沟槽二极管150A包括第一材料层112A和第二材料层114A。与图1A所示的沟槽二极管150不同，沟槽二极管150A不包括第三材料层。在该实施方案中，第一材料层112A部分地填充二极管沟槽的一部分，并且第二材料层114A填充二极管沟槽的剩余的部分。沟槽二极管150A可以是具有不超过1μm的耗尽区的齐纳二极管。在一个实施方案中，根据实施方式，沟槽二极管的击穿电压不超过6伏、5伏、4伏或3伏。
图2A至图2H示出了根据本公开的一个实施方案的用于形成功率半导体器件200的方法。为了说明方便，假设功率半导体器件200是n-MOSFET。
在图2A中，提供衬底材料。衬底材料可以包括半导体衬底202和半导体层204。在一个实施方案中，衬底202是硅。在其他实施方案中，衬底202可以是包括任何其他半导体材料的衬底，例如IV族半导体衬底、III-V族化合物半导体衬底或II-VI族氧化物半导体衬底。IV族半导体衬底可以包括硅衬底、锗衬底或硅锗衬底。衬底202可以是具有N型导电性的高掺杂层，例如N++掺杂衬底。根据实施方式，衬底202还可以包括外延层。
在一个实施方案中，半导体层204是在衬底202上方生长的外延层，并且设置有N型杂质以将外延层转换成N型导电性。为了将外延层转换成N型导电性，将N型杂质注入到外延层中并对其进行退火以有利于N型杂质的扩散。在另一个实施方案中，半导体层204在其形成时可以设置有N型杂质，并且因此可以跳过注入步骤。
在形成N型外延层204之后，在外延层204中形成多个沟槽。在该实施方案中，所形成的沟槽包括用于栅极结构的栅极沟槽和用于沟槽二极管的二极管沟槽208。为了说明方便，图2A示出了栅极沟槽，其包括在有源区域中形成的第一栅极沟槽206A和第二栅极沟槽206B以及在ESD区域中形成的第三栅极沟槽206C。二极管沟槽208在第二栅极沟槽206B与第三栅极沟槽206C之间形成在ESD区域中。二极管沟槽208的宽度大于栅极沟槽206A至206C的宽度。例如，二极管沟槽208比栅极沟槽206A至206C宽至少2.5倍。在另一个实施方案中，取决于实施方式，二极管沟槽208(例如，二极管沟槽的开口)比栅极沟槽206A至206C(例如，栅极沟槽的开口)宽至少3.0倍或3.5倍。在该实施方案中，二极管沟槽208用作ESD沟槽二极管。然而，实施方案并不限于此。在其他实施方案中，二极管沟槽208是用于钳位功能或用于温度感测功能的沟槽二极管的一部分。
在图2B中，沿着包括栅极沟槽206A至206C和二极管沟槽208的所得结构的暴露表面形成绝缘层210。在一个实施方案中，绝缘层210可以包括LOCOS氧化物，通过氧化其中形成栅极沟槽206A至206C和二极管沟槽208的N型外延层204的暴露表面部分来形成该LOCOS氧化物。在另一个实施方案中，通过沿着图2A的所得结构的暴露表面沉积绝缘材料来形成绝缘层210。
在一个实施方案中，可以通过考虑n-MOSFET的击穿电压(BV)来确定绝缘层210的厚度。在一个实施方案中，当n-MOSFET的BV在10V至30V的范围内时，绝缘层210的厚度在180埃至300埃的范围内。在另一个实施方案中，当n-MOSFET的BV在40V至150V的范围内时，绝缘层210的厚度在500埃至1500埃的范围内。
在图2C中，在绝缘层210上方沉积第一导电层，例如第一多晶硅层212。第一多晶硅层212的掺杂浓度可以为约5×1018/cm3至约1×1020/cm3。在一个实施方案中，第一多晶硅层212完全地填充栅极沟槽206A至206C并且部分地填充二极管沟槽208(或填充二极管沟槽208的第一部分)。在二极管沟槽208中，沿二极管沟槽208的轮廓沉积第一多晶硅层212，同时使沟槽体208-1的第二部分保持未填充。将第一多晶硅层212沉积到给定厚度，该给定厚度足以完全填充栅极沟槽206A至206C但不完全填充二极管沟槽208。也就是说，二极管沟槽的开口被第一半导体材料完全堵塞，并且栅极沟槽的开口的一部分保持打开。第一多晶硅层212对应于用于形成栅极多晶硅(或栅极结构)的多晶硅层。第一多晶硅层212具有N型导电性。可以根据实施方式改变第一多晶硅层212的沉积厚度，例如，取决于栅极沟槽206A至206C和二极管沟槽208的宽度。在一个实施方案中，填充有第一多晶硅层212的二极管沟槽208的第一部分可以对应于二极管沟槽208的宽度的约30％至约50％。
在图2D中，在第一多晶硅层212上方沉积第二导电层，例如第二多晶硅层214，以便填充保持未被第一多晶硅层212填充的二极管沟槽体208-1的第二部分。第二多晶硅层214的导电类型与第一多晶硅层212的导电类型相反，使得二极管沟槽208在其中将具有P-N结。在一个实施方案中，第二多晶硅层214具有P型导电性，并且完全地填充剩余的二极管沟槽部分208-1。第二多晶硅层214的掺杂浓度可以为约1×1017/cm3至约1×1018/cm3。
在另一个实施方案中，第二多晶硅层214部分地填充二极管沟槽体208-1的第二部分。二极管沟槽208设置有一种或多种附加的材料以完全地填充二极管沟槽。例如，提供或沉积第三导电层以完全地填充二极管沟槽体208-1的剩余的部分(例如，第三部分)。
在图2E中，在填充沟槽并覆盖绝缘层210的第一多晶硅层212和第二多晶硅层214上执行平坦化过程，直到暴露绝缘层210。所得的第一多晶硅层212和第二多晶硅层214的上表面基本上彼此共平面。在一个实施方案中，平坦化过程包括化学机械抛光(CMP)过程。平坦化过程还可以包括回蚀过程，并且例如，在回蚀过程之后执行CMP。
作为平坦化过程的结果，形成栅极区212A至212C和二极管区216。栅极区212A至212C被填充有第一多晶硅层212，并且二极管区216包括第一多晶硅部分212-1和第二多晶硅部分214-1。在二极管区216中，第一多晶硅部分212-1包括第一多晶硅层212，并且第二多晶硅部分214-1包括第二多晶硅层214。第一多晶硅部分212-1设置在绝缘层210与第二多晶硅部分214-1之间。通过执行平坦化过程，栅极区212A至212C和二极管区216的上表面与通过平坦化暴露的绝缘层210的顶表面齐平(或基本上共平面)。
在图2F中，执行注入过程(或体注入过程)以便沿平行于衬底202的顶表面的横向方向，在N型外延层204的设置在栅极区212A至212C和二极管区216之间的部分中形成体区(阱)218。在该实施方案中，将P型杂质注入到N型外延层204的部分中以在N型外延层204中形成体区218，体区218中的每个体区在横向方向上与栅极区212A至212C和二极管区216中的每一者交替布置。
体阻挡掩模可以用于形成体区218。当执行体注入过程时，栅极区212A至212C和二极管区216的第一多晶硅部分212-1被体阻挡掩模覆盖，以便防止填充栅极区212A至212C和二极管区216的第一多晶硅部分212-1的第一多晶硅层212被注入P型杂质。
上述注入过程(或体注入过程)也可以用于形成杂质掺杂部分214-2，该杂质掺杂部分在第二多晶硅部分214-1内形成以增加第二多晶硅部分214-1的掺杂浓度。也就是说，用于在外延层204中形成体区218的注入过程附加地用于在二极管区216的第二多晶硅部分214-1中形成杂质掺杂部分214-2。注入到N型外延层204和二极管区216的第二多晶硅部分214-1中的P型杂质可以在注入之后通过扩散驱入。可以使用退火以有利于杂质的扩散。控制注入步骤和随后的扩散步骤，使得第二多晶硅部分214-1设置有杂质掺杂部分214-2和剩余的第二多晶硅部分214-1A。在一个实施方案中，杂质掺杂部分214-2的掺杂浓度为约1×1017/cm3至约1×1018/cm3。在一个实施方案中，杂质掺杂部分214-2中的杂质的掺杂浓度高于第二多晶硅层214中的杂质的掺杂浓度。
在注入过程之后形成沟槽二极管250。沟槽二极管250包括第一多晶硅部分212-1、剩余的第二多晶硅部分214-1A、和杂质掺杂部分214-2。剩余的第二多晶硅部分214-1A表示在第二多晶硅部分214-1上执行体注入之后的第二多晶硅部分214-1的剩余的部分。由于第一多晶硅部分212-1具有N型导电性，因此剩余的第二多晶硅部分214-1A具有P型导电性，并且通过将P型杂质注入到第二多晶硅部分214-1中来形成杂质掺杂部分214-2，沟槽二极管250具有由第一多晶硅部分212-1以及剩余的第二多晶硅部分214-1A和杂质掺杂部分214-2形成的P-N结。由于P型杂质被注入到具有P型导电性的第二多晶硅部分214-1中，因此杂质掺杂部分214-2相对高掺杂有P型杂质。因此，杂质掺杂部分214-2可以是P+杂质区。可以形成杂质掺杂部分214-2以便为沟槽二极管提供更多的杂质，以使泄漏问题最小化或解决扩散问题或两者。
在另一个实施方案中，当执行体注入过程时，体阻挡掩模还可以覆盖第二多晶硅部分214-1以防止注入P型杂质。因此，沟槽二极管250可以仅形成有第一多晶硅部分212-1和第二多晶硅部分214-1，而不包括杂质掺杂部分214-2，如图1B所示。如果功率器件工作良好而不具有泄漏问题和/或扩散问题，则可以跳过杂质掺杂部分214-2的形成。
在图2F中，将P型杂质注入到第二多晶硅部分214-1的一部分中。然而，在另一个实施方案中，P型杂质可以注入并扩散到第二多晶硅部分214-1的几乎所有部分中，并且因此第二多晶硅部分214-1的几乎所有部分都可以转换成杂质掺杂部分214-2。
在一个实施方案中，通过调整P型杂质的掺杂浓度来控制沟槽二极管250的击穿电压。随着掺杂浓度增加，沟槽二极管250的击穿电压降低。在一个实施方案中，当击穿电压在3V至6V的范围内时，掺杂浓度在1×1017/cm3至1×1018/cm3的范围内。
在形成体区218和沟槽二极管250之后，在绝缘层210下方的体区218的上部部分中形成高杂质区220。高杂质区220包括具有N型导电性的材料，并且因此高杂质区220是N+杂质区。在一个实施方案中，通过砷注入和扩散过程来形成高杂质区220。在形成高杂质区220的过程中，栅极区域212A至212C和沟槽二极管250可以被掩模覆盖，并且在注入过程期间防止注入N型杂质。在一个实施方案中，高杂质区220充当源极区。
在图2G中，在形成高杂质区220之后，在图2F的所得结构上沉积绝缘材料，由此形成层间绝缘层210-1。绝缘材料可以是包括在绝缘层210中的相同的材料。在形成层间绝缘层210-1之后，分别在栅极区域212A和212B之间的体区218(或源极区230)、沟槽二极管250的第一多晶硅部分212-1、沟槽二极管250的杂质掺杂部分214-2、以及ESD区域中的栅极区212C(或栅极结构240)中形成接触孔222A、222B、222C和222D。通过蚀刻层间绝缘层210-1和层间绝缘层210-1的下面层(诸如高杂质区220、沟槽二极管250的第一多晶硅部分212-1、和沟槽二极管250的杂质掺杂部分214-2、以及栅极区212C中的第一多晶硅层212)来形成接触孔222A、222B、222C和222D。在有源区域中，通过蚀刻高杂质区220来形成接触孔222A以暴露体区218(或源极区230)。
随后，执行硼离子注入以在接触孔222A、222B、222C和222D的底部周围形成结层224。结层224具有P型导电性并且具有比体区218高的杂质掺杂浓度，以有利于在接触插塞与结层224之间形成欧姆接触。
在图2H中，在包括接触孔222A、222B、222C和222D的所得结构上执行金属化以连接沟槽二极管250、有源区域中的源极区230和ESD区域中的栅极结构212C。将导电材料诸如铝沉积到接触孔222A、222B、222C和222D中以及层间绝缘层210-1上方，并且然后将沉积的导电材料图案化。通过图案化过程，形成连接设置在接触孔222A和222B中的接触插塞的源极金属图案(或源极电极)226A，并且形成连接设置在接触孔222C和222D中的接触插塞的栅极金属图案(或栅极电极)226B。因此，沟槽二极管250连接到源极区230和栅极结构240并设置在该源极区和该栅极结构之间。沟槽二极管250的第一端(例如，阴极)通过源极电极226A连接到源极区230，并且沟槽二极管250的第二端(例如，阳极)通过栅极电极226B连接到栅极结构240。漏极电极226C在源极电极226A的相对侧上形成在衬底202上方。
图2H的所得的功率半导体器件200对应于图1A中的功率器件100。根据实施方式，图2H所示的功率器件200可以是功率MOSFET、IGBT等。
在本公开的实施方案中，通过依次执行第一多晶硅沉积过程和第二多晶硅沉积过程，在外延层中形成沟槽二极管，第一多晶硅沉积过程与形成栅极多晶硅(或栅极结构)的过程相同。因此，可以简化包括沟槽二极管的功率半导体器件的制造过程，并且因此减少功率半导体器件的过程时间和成本。
此外，由于沟槽二极管与栅极结构一起在外延层中形成，而不是在栅极结构上方，因此与在形成沟槽MOSFET(例如，栅极多晶硅)之后在厚绝缘体上构造的常规的表面形成的二极管相比，可以非常容易地在沟槽二极管上方形成的结构上执行平坦化。
此外，由于沟槽二极管在外延层中形成并且因此设置在厚绝缘层(例如，设置在沟槽二极管与金属图案之间的层间绝缘层)下面，因此沟槽二极管具有对物理损坏诸如引线结合的鲁棒性。
图3示出了根据本公开的一个实施方案的串联连接的多个沟槽二极管的剖视图。在图3中，多个沟槽二极管(例如，两个沟槽二极管350-1和350-2)串联连接在有源区域中的源极区与ESD区域中的栅极结构之间。在一个实施方案中，沟槽二极管350-1和350-2的击穿电压(BV)可以附加地通过彼此串联连接的沟槽二极管350-1和350-2的金属连接控制。例如，一个沟槽二极管的击穿电压为5V，彼此串联连接的两个沟槽二极管的组合的击穿电压可以为10V(＝5V+5V)。也就是说，可以通过调整串联连接的沟槽二极管的数量来控制击穿电压。
图4是示意性地示出根据本公开的一个实施方案的功率半导体器件的布局的平面图。在图4中，多个沟槽二极管450设置在有源区域A中的栅极结构412A与ESD区域E中的栅极结构412B之间。在该实施方案中，沟槽二极管450具有与栅极结构412A和412B相同的线型。然而，沟槽二极管450的形状可以根据栅极结构的形状进行各种修改。
已经与作为示例提出的具体实施方案一起描述了本公开的各方面。在不脱离下面所述的权利要求的范围的情况下，可以对本文所述的实施方案进行多种替换、修改和变化。因此，本文所述的实施方案旨在是说明性的而非限制性的。

Claims (10)

1.一种功率半导体器件，其特征在于，包括：
有源区域中的源极区；
外围区域中的栅极结构；以及
串联连接在所述有源区域和所述栅极结构之间的多个沟槽二极管，
其中，所述多个沟槽二极管中的每个沟槽二极管包括：
第一沟槽，所述第一沟槽设置在衬底材料中；
绝缘层，所述绝缘层设置在所述第一沟槽的表面上方；
第一导电类型的第一半导体材料，所述第一半导体材料设置在所述第一沟槽内；和
第二导电类型的第二半导体材料，所述第二半导体材料设置在所述第一沟槽内并且设置在所述第一沟槽中的所述第一半导体材料的上方。
2.根据权利要求1所述的功率半导体器件，其中，所述第一半导体材料的掺杂浓度至少是1×1018/cm3，并且所述第二半导体材料的掺杂浓度至少是1×1017/cm3。
3.根据权利要求1所述的功率半导体器件，其中，所述衬底材料包括外延层，并且所述第一沟槽设置在所述外延层中；并且
其中，所述第一半导体材料是具有所述第一导电类型的多晶硅，以及所述第二半导体材料是具有所述第二导电类型的多晶硅，所述第二导电类型与所述第一导电类型不同。
4.根据权利要求1所述的功率半导体器件，还包括：
所述第二导电类型的第三半导体材料，所述第三半导体材料设置在所述第一沟槽内并且设置在所述第二半导体材料的上方，所述第三半导体材料的掺杂浓度高于所述第二半导体材料的掺杂浓度。
5.根据权利要求1所述的功率半导体器件，其中，所述栅极结构被设置在所述衬底材料中限定的第二沟槽中，所述栅极结构由所述第一导电类型的所述第一半导体材料形成。
6.根据权利要求5所述的功率半导体器件，其中，所述第一沟槽具有第一宽度，并且所述第一宽度大于所述第二沟槽的第二宽度。
7.根据权利要求1所述的功率半导体器件，还包括：
第一电极，所述第一电极设置在所述衬底材料的第一侧的上方，并且电耦合到所述源极区和所述多个沟槽二极管中的第一个沟槽二极管；和
第二电极，所述第二电极设置在所述衬底材料的所述第一侧的上方，并且电耦合到所述栅极结构和所述多个沟槽二极管中的第二个沟槽二极管。
8.根据权利要求7所述的功率半导体器件，还包括：
第三电极，所述第三电极设置在所述衬底材料的第二侧的上方，所述第二侧位于所述第一侧的相对侧；
其中，所述功率半导体器件包括金属氧化物半导体场效应晶体管器件，所述第一电极是源电极，以及所述第三电极是漏电极。
9.根据权利要求1所述的功率半导体器件，其中，所述多个沟槽二极管和所述栅极结构设置在静电放电区域。
10.根据权利要求1所述的功率半导体器件，其中，所述多个沟槽二极管和所述栅极结构是线型。
CN202020289058.3U 2018-07-25 2019-07-19 功率半导体器件 Active CN211428177U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/045,411 US10468402B1 (en) 2018-07-25 2018-07-25 Trench diode and method of forming the same
US16/045,411 2018-07-25
CN201921146192.1U CN210296387U (zh) 2018-07-25 2019-07-19 沟槽二极管和功率半导体器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201921146192.1U Division CN210296387U (zh) 2018-07-25 2019-07-19 沟槽二极管和功率半导体器件

Publications (1)

Publication Number Publication Date
CN211428177U true CN211428177U (zh) 2020-09-04

Family

ID=68392204

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202020289058.3U Active CN211428177U (zh) 2018-07-25 2019-07-19 功率半导体器件
CN201921146192.1U Active CN210296387U (zh) 2018-07-25 2019-07-19 沟槽二极管和功率半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201921146192.1U Active CN210296387U (zh) 2018-07-25 2019-07-19 沟槽二极管和功率半导体器件

Country Status (2)

Country Link
US (3) US10468402B1 (zh)
CN (2) CN211428177U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675273A (zh) * 2021-08-20 2021-11-19 上海华虹宏力半导体制造有限公司 具有esd功能的沟槽型功率器件
CN113675092A (zh) * 2021-08-20 2021-11-19 上海华虹宏力半导体制造有限公司 沟槽型功率器件的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7383917B2 (ja) * 2019-07-11 2023-11-21 富士電機株式会社 半導体装置および半導体装置の製造方法
CN111029408A (zh) * 2019-12-17 2020-04-17 华羿微电子股份有限公司 一种集成esd的vdmos器件及制备方法
DE102020213385A1 (de) 2020-10-23 2022-04-28 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur
CN114447114A (zh) * 2020-10-30 2022-05-06 创亿半导体股份有限公司 功率半导体元件及其制造方法
US11482562B2 (en) * 2020-12-30 2022-10-25 Applied Materials, Inc. Methods for forming image sensors
CN113257674B (zh) * 2021-04-19 2023-03-07 深圳基本半导体有限公司 一种二极管芯片结构及制作方法
CN116013920A (zh) * 2022-12-08 2023-04-25 上海功成半导体科技有限公司 半导体器件、半导体器件的制作方法及电子设备
CN116404002B (zh) * 2023-04-01 2023-12-01 深圳市美浦森半导体有限公司 一种半导体芯片的制造方法
CN116314341B (zh) * 2023-05-25 2023-08-08 江苏应能微电子股份有限公司 内置esd保护二极管的sgt器件及其制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL187942C (nl) * 1980-08-18 1992-02-17 Philips Nv Zenerdiode en werkwijze ter vervaardiging daarvan.
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
US7973381B2 (en) * 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
DE102004045467B4 (de) * 2004-09-20 2020-07-30 Infineon Technologies Ag Feldeffekt-Trenchtransistor
JP4727964B2 (ja) * 2004-09-24 2011-07-20 株式会社日立製作所 半導体装置
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4830360B2 (ja) * 2005-06-17 2011-12-07 株式会社デンソー 半導体装置およびその製造方法
US7544545B2 (en) 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US8022472B2 (en) * 2007-12-04 2011-09-20 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US20090212354A1 (en) 2008-02-23 2009-08-27 Force Mos Technology Co. Ltd Trench moseft with trench gates underneath contact areas of esd diode for prevention of gate and source shortate
US8426913B2 (en) * 2008-06-23 2013-04-23 Force Mos Technology Co., Ltd. Integrated trench MOSFET with trench Schottky rectifier
US7750412B2 (en) * 2008-08-06 2010-07-06 Fairchild Semiconductor Corporation Rectifier with PN clamp regions under trenches
US20100090274A1 (en) * 2008-10-10 2010-04-15 Force Mos Technology Co. Ltd. Trench mosfet with shallow trench contact
US7919347B2 (en) * 2009-01-06 2011-04-05 International Business Machines Corporation Methods of fabricating P-I-N diodes, structures for P-I-N diodes and design structure for P-I-N diodes
US8164162B2 (en) * 2009-06-11 2012-04-24 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes sharing same gate metal pad
US8779510B2 (en) * 2010-06-01 2014-07-15 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
JP2012064849A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
US8476676B2 (en) * 2011-01-20 2013-07-02 Alpha And Omega Semiconductor Incorporated Trench poly ESD formation for trench MOS and SGT
US8274113B1 (en) * 2011-05-12 2012-09-25 Force Mos Technology Co., Ltd. Trench MOSFET having shielded electrode integrated with trench Schottky rectifier
US8564047B2 (en) * 2011-09-27 2013-10-22 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode
DE102013108518B4 (de) * 2013-08-07 2016-11-24 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen derselben
US9496382B2 (en) * 2013-11-21 2016-11-15 Chengdu Monolithic Power Systems Co., Ltd. Field effect transistor, termination structure and associated method for manufacturing
US9773777B2 (en) * 2016-01-08 2017-09-26 Texas Instruments Incorporated Low dynamic resistance low capacitance diodes
US9953969B2 (en) * 2016-03-25 2018-04-24 Force Mos Technology Co., Ltd. Semiconductor power device having shielded gate structure and ESD clamp diode manufactured with less mask process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675273A (zh) * 2021-08-20 2021-11-19 上海华虹宏力半导体制造有限公司 具有esd功能的沟槽型功率器件
CN113675092A (zh) * 2021-08-20 2021-11-19 上海华虹宏力半导体制造有限公司 沟槽型功率器件的制造方法
CN113675092B (zh) * 2021-08-20 2024-02-02 上海华虹宏力半导体制造有限公司 沟槽型功率器件的制造方法
CN113675273B (zh) * 2021-08-20 2024-02-02 上海华虹宏力半导体制造有限公司 具有esd功能的沟槽型功率器件

Also Published As

Publication number Publication date
US20200273855A1 (en) 2020-08-27
US10685955B2 (en) 2020-06-16
US10468402B1 (en) 2019-11-05
CN210296387U (zh) 2020-04-10
US20200035667A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
CN211428177U (zh) 功率半导体器件
US11031390B2 (en) Bidirectional switch having back to back field effect transistors
CN104347424B (zh) 具有单元沟槽结构和接触点的半导体器件及其制造方法
US8575695B2 (en) Lateral super junction device with high substrate-drain breakdown and built-in avalanche clamp diode
CN110718546B (zh) 绝缘栅极半导体器件及其制造方法
US11538933B2 (en) Schottky diode integrated into superjunction power MOSFETs
US20140048878A1 (en) Semiconductor device and method for fabricating the same
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US10249752B2 (en) Semiconductor devices having segmented ring structures
KR20180097510A (ko) 수직 전력 반도체 디바이스 내의 소스-게이트 영역 구조물
JP2019521529A (ja) パワーデバイス及びその製造方法
US20150162423A1 (en) Semiconductor power devices and methods of manufacturing the same
CN110690212A (zh) 借助掩埋击穿晶闸管装置的单向esd保护
CN113725300B (zh) 多源mos管共用栅极的芯片结构及其制造方法
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
CN111199970B (zh) 用于静电防护的晶体管结构及其制造方法
US10529706B2 (en) Integrated transistor and protection diode and fabrication method
CN114026700B (zh) 具有回流金属间电介质层的功率半导体器件
CN110931546B (zh) 包括边缘终端结构的iii-v半导体器件及其形成方法
CN111180421B (zh) 用于静电防护的晶体管结构及其制造方法
CN110416302B (zh) 一种半导体器件及其制造方法
CN111180511A (zh) 一种绝缘闸双极晶体管与整流器之整合结构的制造方法
KR20160092337A (ko) 초접합 구조체 및 트렌치 게이트를 포함하는 전력 모스형 다이오드의 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant