DE102020213385A1 - Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur - Google Patents

Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur Download PDF

Info

Publication number
DE102020213385A1
DE102020213385A1 DE102020213385.9A DE102020213385A DE102020213385A1 DE 102020213385 A1 DE102020213385 A1 DE 102020213385A1 DE 102020213385 A DE102020213385 A DE 102020213385A DE 102020213385 A1 DE102020213385 A1 DE 102020213385A1
Authority
DE
Germany
Prior art keywords
layer
conductivity type
monocrystalline
depression
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020213385.9A
Other languages
English (en)
Inventor
Heribert Weber
Mike Schwarz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102020213385.9A priority Critical patent/DE102020213385A1/de
Priority to PCT/EP2021/079476 priority patent/WO2022084551A1/de
Priority to CN202180072460.3A priority patent/CN116349005A/zh
Publication of DE102020213385A1 publication Critical patent/DE102020213385A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

Die Erfindung schafft ein Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und eine entsprechende Buried-Layer-Schichtstruktur. Das Verfahren weist die Schritte auf: Bereitstellen eines monokristallinen Substrats (S) eines ersten Leitungstyps (n) aus einem Substratmaterial, welches eine Oberseite (O) und eine Unterseite (U) aufweist; Bilden wenigstens einer Vertiefung (V) in der Oberseite (O) oder in einer Rahmenstruktur (MS) auf der Oberseite (O) des monokristallinen Substrats (S), welche wenigstens einen Wandbereich (W) und einen Boden (B) aufweist, wobei das monokristalline Substrat (S) zumindest am Boden (B) der wenigstens einen Vertiefung (V) freiliegt; Bilden einer ersten Schicht (P1) eines zweiten Leitungstyps (p) aus dem Substratmaterial in der wenigstens einen Vertiefung (V) und einem Peripheriebereich der wenigstens einen Vertiefung (V), welche zumindest auf der freiliegenden Oberseite (O) des monokristallinen Substrats (S) am Boden (B) der Vertiefung (V) monokristallin gebildet wird; epitaktisches Aufwachsen mindestens einer ersten Schicht (N1) des ersten Leitungstyps (n) aus dem Substratmaterial auf der ersten Schicht (P1) des zweiten Leitungstyps (p), welche auf dem monokristallinen Bereich der ersten Schicht (P1) monokristallin aufwächst, zum zumindest bereichsweisen Auffüllen der Vertiefung (V); Rückdünnen der resultierenden Struktur, so dass die erste Schicht (P1) des zweiten Leitungstyps (p) eine erste Buried-Layer bildet und die erste Schicht (N1) des ersten Leitungstyps (n) einen ersten Bildungsbereich für integrierte Schaltungselemente (SE1) bildet, der zumindest bereichsweise wannenförmig von der ersten Buried-Layer-Schichtstruktur umgeben ist.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und eine entsprechende Buried-Layer-Schichtstruktur.
  • Stand der Technik
  • Obwohl auch beliebige mikromechanische Strukturen (MEMS) anwendbar sind, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand von Buried-Layer-Schichtstrukturen für integrierte Schaltungskomponenten erläutert.
  • Die US 5 614 750 A offenbart einen Buried-Layer-Kontakt für eine integrierte Schaltungsanordnung.
  • Um integrierte Schaltungskomponenten untereinander oder gegenüber dem Siliziumsubstrat vollständig elektrisch trennen zu können, werden in der Regel sogenannte Buried-Layer-Schichtstrukturen eingesetzt.
  • Mit Hilfe dieser hochdotierten Schichtstrukturen kann man vertikale Diodenstrukturen realisieren, welche in Sperrrichtung betrieben werden, um einen Stromfluss durch diese zu verhindern. Auf diese Weise kann verhindert werden, dass durch eine Buried-Layer-Schichtstruktur hindurch zwischen zwei benachbarten Siliziumschichten ein Stromfluss erfolgen kann. Um auch lateral eine elektrische Isolation erreichen zu können, wird die Buried-Layer-Schichtstruktur in der Regel mit Hilfe sogenannter Sinker elektrisch kontaktiert. Die Sinker werden mit Hilfe von Implantations- und Diffusionsprozessen von der Waferoberfläche ausgebildet und besitzen die gleiche/eine ähnliche Dotierung wie die Buried-Layer-Schichtstruktur. Die Buried-Layer-Schichtstruktur selbst kann z.B. durch Implantation oder aber auch durch epitaktisches Aufwachsen von Silizium auf einem Si-Substrat erzeugt werden. Letzteres hat den Vorteil, dass auf der Buried-Layer-Schichtstruktur wiederum eine Schicht epitaktisch aufgewachsen werden kann, welche eine deutlich geringere Dotierung aufweist wie die Buried-Layer-Schichtstruktur selbst.
  • Dies hat den Vorteil, dass an der Oberfläche dieser Schicht nun problemlos weitere integrierte Schaltungskomponenten hergestellt werden können.
  • In 7 ist beispielhaft ein bekanntes integriertes Bauelement mit typischer Doppelepitaxie dargestellt, wie beispielsweise aus „New silicon technologies enable highperformance arrays of Single Photon Avalanche Diodes“, A. Gulinatti et al., Proc. SPIE Int. Soc. Opt. Eng. 2013, May 29, 8727: 87270M, doi:10.1117/12.2016384 bekannt.
  • Hier wurde auf ein n+ Si-Substrat S eine p+ Si-Schicht, welche als Buried Layer BL dient, epitaktisch abgeschieden und auf dieser Buried-Layer-BL-Schicht wiederum eine p- Si-Schicht als quasi-intrinsische Schicht IL epitaktisch aufgewachsen, in welcher schließlich ein integriertes Schaltungselement SE mit einer Anode A, einer Kathode C, einer p+ Anreicherungsschicht E und einer Shallow Junction S gebildet wurde. Die laterale elektrische Isolation erfolgt hier durch einen Sinker SI, welcher eine p+ Dotierung aufweist, die sich durch die p- Si-Schicht IL hindurch bis zur Buried-Layer-BL-Schicht hindurch erstreckt.
  • Die elektrische Kontaktierung der Buried-Layer-Schicht von der Waferoberfläche aus muss mit Hilfe von zusätzlichen Maskier-, Ätz-, Implantations-, Diffusions- und/oder Abscheideschritten erfolgen. Dies führt einerseits zu einer höheren Anzahl von Prozessschritten und damit zu höheren Kosten, und andererseits ist die Tiefe h, in der die Buried-Layer-BL-Schicht abgelegt werden kann, durch die maximale Tiefe, in die ein Dotierstoff mit ausreichender Dotierstoffkonzentration von der Waferoberfläche aus in das Si-Substrat S eingetrieben werden kann, begrenzt. In dem gezeigten Beispiel befindet sich z.B. die Buried-Layer -Schicht in einer Tiefe h ~ 3 µm unter der Waferoberfläche. Soll sich die Buried-Layer -Schicht in einer Tiefe h > 10µm befinden, so ist es mit dem oben beschriebenen Verfahren nicht mehr möglich, eine niederohmige Kontaktierung der Buried-Layer-BL-Schicht sicherzustellen.
  • Offenbarung der Erfindung
  • Die Erfindung schafft ein Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur nach Anspruch 1 und eine entsprechende Buried-Layer-Schichtstruktur nach Anspruch 15.
  • Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Unteransprüche.
  • Vorteile der Erfindung
  • Kern der vorliegenden Erfindung ist es, als erstes eine Vertiefung in oder auf einem monokristallinen Substrat, beispielsweise aus Silizium, zu erzeugen, in welche epitaktisch eine monokristalline Schicht abgeschieden wird, die später als Buried-Layer-Schichtstruktur dient, und auf die wiederum epitaktisch eine Schicht abgeschieden wird, welche eine andere Dotierung aufweist als die Buried-Layer-Schichtstruktur, und die als Bildungsbereich für integrierte Schaltungselemente dient.
  • Anschließend wird die Oberfläche mit Hilfe eines CMP-Schritts planarisiert bzw. rückpoliert, dass beispielsweise das ursprünglich Substrat wieder zum Vorschein kommt, wobei innerhalb oder oberhalb des Substrats der Bildungsbereich für integrierte Schaltungselemente erzeugt wird, der umlaufend durch eine homogen dotierte Buried-Layer-Schichtstruktur vom Substrat getrennt ist. Durch diese Art der Prozessierung wird weiter erreicht, dass die Buried-Layer-Schichtstruktur, das Substrat, sowie die weiteren Schaltungskomponenten mit Hilfe von Standardschritten elektrisch an der Oberfläche kontaktiert werden können. Über die Wahl der Vertiefung im oder auf dem Substrat und die der einzelnen, epitaktisch abgeschiedenen Schichten kann weiter festgelegt werden, in welcher Tiefe sich die Buried-Layer-Schichtstruktur befindet und welche Dicke diese und der durch sie vom Substrat getrennte Bereich besitzt.
  • Gemäß einer bevorzugten Weiterbildung wird ein erster elektrischer Kontaktbereich zum elektrischen Kontaktieren der die erste Buried-Layer-Schichtstruktur bildenden ersten Schicht des zweiten Leitungstyps oberhalb der Oberseite gebildet.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die wenigstens eine Vertiefung in der Oberseite des monokristallinen Substrats gebildet, wobei das monokristalline Substrat an dem Wandbereich und an dem Boden der wenigstens einen Vertiefung freiliegt, und wobei beim epitaktischen Aufwachsen der ersten Schicht des ersten Leitungstyps die Vertiefung teilweise aufgefüllt wird. So lässt sich ein zumindest teilweise abgesenkter Bildungsbereich für integrierte Schaltungselemente herstellen.
  • Gemäß einer weiteren bevorzugten Weiterbildung erfolgen ein Bilden einer zweiten Schicht des zweiten Leitungstyps aus dem Substratmaterial auf der ersten Schicht des ersten Leitungstyps in der wenigstens einen Vertiefung und einem Peripheriebereich der wenigstens einen Vertiefung, welche auf dem monokristallinen Bereich der ersten Schicht des ersten Leitungstyps monokristallin aufwächst; ein epitaktisches Aufwachsen einer zweiten Schicht des ersten Leitungstyps aus dem Substratmaterial auf der zweiten Schicht des zweiten Leitungstyps, welche auf dem monokristallinen Bereich der zweiten Schicht des zweiten Leitungstyps monokristallin aufwächst und welche die wenigstens eine Vertiefung vollständig auffüllt; wobei das Rückdünnen der resultierenden Struktur derart erfolgt, dass die zweite Schicht des zweiten Leitungstyps eine zweite Buried-Layer-Schichtstruktur bildet und die zweite Schicht des ersten Leitungstyps einen zweiten Bildungsbereich für integrierte Schaltungselemente bildet, der zumindest bereichsweise wannenförmig von der zweiten Buried-Layer-Schichtstruktur umgeben ist; und ein Bilden von einem zweiten elektrischen Kontaktbereich zum elektrischen Kontaktieren der die zweite Buried-Layer-Schichtstruktur bildenden zweiten Schicht des zweiten Leitungstyps oberhalb/an der Oberseite erfolgt. So lassen sich auch mehrere Buried-Layer-Schichtstrukturen in einer Vertiefung anlegen.
  • Gemäß einer weiteren bevorzugten Weiterbildung erfolgt das Rückdünnen bis zur Oberseite des monokristallinen Substrats.
  • Gemäß einer weiteren bevorzugten Weiterbildung erfolgt das Rückdünnen derart, dass ein über die Vertiefung hinausragender Überstand der ersten Schicht des zweiten Leitungstyps und der ersten Schicht des ersten Leitungstyps auf der Oberseite des Substrats verbleibt.
  • Gemäß einer weiteren bevorzugten Weiterbildung erfolgt das Rückdünnen derart, dass ein Überstand der ersten Schicht und der zweiten Schicht des zweiten Leitungstyps und der ersten Schicht und der zweiten Schicht des ersten Leitungstyps auf der Oberseite des Substrats verbleibt.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Vertiefung derart asymmetrisch ausgebildet, dass zumindest ein Wandbereich gegenüber den anderen Seitenwänden der Vertiefung unterschiedlich hoch ausgebildet ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird vor dem Bilden der ersten Schicht des zweiten Leitungstyps an dem Wandbereich und in dem Peripheriebereich eine polykristalline Schicht gebildet. So lässt sich der monokristalline Bereich lateral eingrenzen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Vertiefung in einer Rahmenstruktur auf der Oberseite des monokristallinen Substrats gebildet, wobei vor dem Bilden der ersten Schicht des zweiten Leitungstyps an dem Wandbereich und in dem Peripheriebereich optional eine polykristalline Schicht gebildet wird, und wobei das monokristalline Substrat an dem Boden der Vertiefung freiliegt. So lässt sich die Buried-Layer-Schichtstruktur oberhalb des Substrats ausbilden.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die polykristalline Schicht vor dem Bilden der ersten Schicht des zweiten Leitungstyps an dem Wandbereich und in dem Peripheriebereich gebildet und erfolgt vor dem Bilden der ersten Schicht des zweiten Leitungstyps ein epitaktisches Aufwachsen einer dritten Schicht des ersten Leitungstyps aus dem Substratmaterial in der Vertiefung und dem Peripheriebereich der Vertiefung, welche auf dem Boden als monokristalliner Bereich aufwächst und welche auf der polykristallinen Schicht als polykristalliner Bereich aufwächst. So lässt sich die Vertiefung verkleinern und bedarfsgerecht anpassen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die Rahmenstruktur aus einem Mehrschichtsystem, insbesondere einem Siliziumoxid/Siliziumnitrid/Polysilizium-Mehrschichtsystem, gebildet.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die erste Schicht des zweiten Leitungstyps epitaktisch aufgewachsen und in situ dotiert oder durch eine Ionenimplantation in dem Substrat oder einen Diffusionsprozess in dem Substrat gebildet.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden im ersten Bildungsbereich für integrierte Schaltungselemente ein oder mehrere integrierte Schaltungselemente und/oder im zweiten Bildungsbereich für integrierte Schaltungselemente ein oder mehrere integrierte Schaltungselemente gebildet und/oder im Bereich des monokristallinen Substrats ein oder mehrere integrierte Schaltungselemente gebildet.
  • Figurenliste
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung werden nachfolgend anhand von Ausführungsformen mit Bezug auf die Figuren erläutert.
  • Es zeigen:
    • 1a)-d) schematische Querschnittsdarstellungen zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
    • 2a)-c) schematische Querschnittsdarstellungen zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
    • 3a),b) schematische Querschnittsdarstellungen zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
    • 4a),b) schematische Querschnittsdarstellungen zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
    • 5a)-e) schematische Querschnittsdarstellungen zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
    • 6 eine schematische Querschnittsdarstellung zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer sechsten Ausführungsform der vorliegenden Erfindung; und
    • 7 ein bekanntes integriertes Bauelement mit typischer Doppelepitaxie.
  • Ausführungsformen der Erfindung
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche bzw. funktionsgleiche Elemente.
  • 1a)-d) sind schematische Querschnittsdarstellungen zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • In 1a) bezeichnet Bezugszeichen S ein monokristallines Siliziumsubstrat, welches n+-dotiert ist (erster Leitungstyp n) und welches eine Oberseite O und eine Unterseite U aufweist. Mithilfe von Standardschritten der Halbleitertechnik wird wenigstens eine Vertiefung V in der Oberseite O des monokristallinen Siliziumsubstrats S gebildet. Die wenigstens eine Vertiefung V weist wenigstens einen Wandbereich W und wenigstens einen Boden B auf.
  • Anschließend wird durch einen epitaktischen Abscheidungsprozess mit In-situ-Dotierung eine erste Schicht P1 aus Silizium in der wenigsten einen Vertiefung V und in einem Peripheriebereich der wenigstens einen Vertiefung V aufgewachsen, welche p+-dotiert ist (zweiter Leitungstyp p). Die erste Schicht P1 wächst bei dieser Ausführungsform monokristallin auf der freiliegenden Oberseite O des monokristallinen Substrats S an dem wenigstens einen Boden B, an dem wenigstens einen Wandbereich W und in der Peripherie der wenigstens einen Vertiefung V auf.
  • Bei einer weiteren (nicht dargestellten) Ausführungsform kann die erste Schicht P1 des zweiten Leitungstyps p auch durch eine Ionenimplantation in das Substrat S gebildet oder durch eine Diffusion gebildet werden und anschließend entsprechend getempert werden, um die monokristalline Struktur der ersten Schicht P1 des zweiten Leitungstyps p zu erreichen/zu erhalten.
  • Die erste Schicht P1 des zweiten Leitungstyps p übernimmt später die Funktion der Buried-Layer-Schichtstruktur.
  • Weiter mit Bezug auf 1b) wird auf der ersten Schicht P1 des zweiten Leitungstyps p nun ganzflächig epitaktisch eine erste Schicht N1 des ersten Leitungstyps n aus Silizium aufgewachsen, welche n-dotiert ist. Das epitaktische Aufwachsen geschieht derart, dass die Schichtdicken von der ersten Schicht N1 des ersten Leitungstyps n und von der ersten Schicht P1 des zweiten Leitungstyps p eine Gesamtdicke d oberhalb/auf dem Boden B der wenigsten einen Vertiefung V aufweisen. Die Gesamtdicke d sollte dabei betragsmäßig größer oder gleich einer Tiefe t der wenigstens einen Vertiefung V in der Oberseite O des monokristallinen Siliziumsubstrats S sein.
  • Wie in 1c) gezeigt, erfolgt anschließend ein Rückdünnen der resultierenden Struktur aus der ersten Schicht P1 des zweiten Leitungstyps p und der ersten Schicht N1 des ersten Leitungstyps n bis zur Oberseite O des Siliziumsubstrats S, beispielsweise durch einen CMP-Prozess (chemisch-mechanisches Polieren).
  • So entsteht ein n-dotierter Bildungsbereich für integrierte Schaltungselemente, welcher durch die erste Schicht N1 des ersten Leitungstyps n gebildet ist, wobei dieser Bildungsbereich für integrierte Schaltungselemente von der ersten Schicht P1 des zweiten Leitungstyps p als Buried Layer wannenförmig umgeben ist. Nach dem Rückdünnen ist die durch die erste Schicht P1 des zweiten Leitungstyps p gebildete Buried-Layer-Schicht von der Oberseite O her zugänglich, was später eine einfache elektrische Kontaktierung ermöglicht.
  • In 1d) ist beispielhaft gezeigt, wie nach dem Rückdünnen mithilfe von Standardhalbleiterprozessschritten verschiedene Dotierbereiche im Bereich des Siliziumsubstrats S, im Bereich der durch die erste Schicht P1 des zweiten Leitungstyps p gebildeten Buried-Layer-Schichtstruktur und/oder in dem durch die erste Schicht N1 des ersten Leitungstyps n gebildeten ersten Bildungsbereich für integrierte Schaltungselemente eingebracht werden können.
  • So bezeichnet Bezugszeichen KS n+-dotierte elektrische Substratkontaktbereiche, KB1 p+-dotierte elektrische Kontaktbereiche zum elektrischen Kontaktieren der die erste Buried-Layer-Schichtstruktur bildenden ersten Schicht P1 des zweiten Leitungstyps p und SE1 ein beispielhaftes integriertes Schaltungselement, welches im ersten Bildungsbereich für integrierte Schaltungselemente gebildet ist.
  • Das beispielhafte integrierte Schaltungselement SE1 ist eine pn-Diode, die n+-dotierte elektrische Kontaktbereiche KN1, KN2 und eine p-dotierte Wanne PW aufweist, welche wiederum einen p+-dotierten elektrischen Kontaktbereich KP aufweist.
  • Obwohl nur anhand von einer einzigen Vertiefung V beschrieben, ist es selbstverständlich möglich, in dem Siliziumsubstrat S parallel eine Mehrzahl von Vertiefungen mit entsprechenden Buried-Layer-Schichtstrukturen und Bildungsbereichen für integrierte Schaltungselemente herzustellen, welche zudem unterschiedliche geometrischen Formen und Abmessungen haben können.
  • 2a)-c) sind schematische Querschnittsdarstellungen zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Der Prozesszustand gemäß 2a) schließt sich an den Prozesszustand gemäß 1a) an. Bei der zweiten Ausführungsform wird zunächst die erste Schicht N1 des ersten Leitungstyps n aus Silizium epitaktisch auf die erste Schicht P1 des zweiten Leitungstyps p aufgewachsen. Die Gesamtdicke d der Schichtdicken von der ersten Schicht N1 des ersten Leitungstyps n und von der ersten Schicht P1 des zweiten Leitungstyps p ist bei dieser Variante betragsmäßig kleiner ist als eine Tiefe t der Vertiefung V, sodass die Vertiefung V beim epitaktischen Aufwachsen der ersten Schicht N1 des ersten Leitungstyps n auf die erste Schicht P1 des zweiten Leitungstyps P1 nur teilweise aufgefüllt wird.
  • Daran anschließend erfolgt ein Bilden einer zweiten Schicht P2 des zweiten Leitungstyps p aus Silizium auf der ersten Schicht N1 des ersten Leitungstyps n in der Vertiefung V und in dem Peripheriebereich der Vertiefung V, welche p+-dotiert ist. Das Bilden der zweiten Schicht P2 des zweiten Leitungstyps p erfolgt derart, dass die Vertiefung V nicht vollständig aufgefüllt wird. Die Dotierung der zweiten Schicht P2 kann wie bei der ersten Ausführungsform entweder während des epitaktischen Aufwachsens oder durch einen entsprechenden Implantations- oder Diffusionsprozess geschehen. Die zweite Schicht P2 des zweiten Leitungstyps p wächst monokristallin auf der darunterliegenden ersten Schicht N1 des ersten Leitungstyps n auf und bildet später eine zweite Buried-Layer-Schichtstruktur.
  • Anschließend erfolgt ein epitaktisches Aufwachsen einer zweiten Schicht N2 des ersten Leitungstyps n aus Silizium auf der zweiten Schicht P2 des zweiten Leitungstyps p, welche ebenfalls vollständig monokristallin aufwächst und welche die Vertiefung V vollständig auffüllt. Die Oberseite O2 der zweiten Schicht N2 des ersten Leitungstyps n weist dabei eine Höhe d' oberhalb des Bodens B der Vertiefung V auf, die betragsmäßig größer oder gleich einer Tiefe t der Vertiefung V sein kann.
  • Wie in 2b) dargestellt, erfolgt anschließend wie bei der ersten Ausführungsform ein Rückdünnen der resultierenden Struktur bis zur Oberseite O des Siliziumsubstrats S, beispielsweise durch den erwähnten CMP-Prozess.
  • Somit entsteht gemäß 2b) eine Struktur, bei der zusätzlich im ersten Bildungsbereich für integrierte Schaltungselemente der ersten Schicht N1 des ersten Leitungstyps n, welcher wannenförmig von der ersten Buried-Layer-Schichtstruktur umgeben ist, die aus der ersten Schicht P1 des zweiten Leitungstyps p gebildet ist, ein zweiter Bildungsbereich für integrierte Schaltungselemente, welcher durch die zweite Schicht N2 des ersten Leitungstyps n gebildet ist und welcher wannenförmig von einer zweiten Buried-Layer-Schichtstruktur umgeben ist, welche aus der zweiten Schicht P2 des zweiten Leitungstyps p gebildet ist. Bei dieser Variante befindet sich die wannenförmige erste Buried-Layer-Schichtstruktur zwischen dem ersten Bildungsbereich für integrierte Schaltungselemente und dem Siliziumsubstrat S und die wannenförmige zweite Buried Layer Schichtstruktur zwischen dem zweiten Bildungsbereich für integrierte Schaltungselemente und dem ersten Bildungsbereich für integrierte Schaltungselemente.
  • 2c) zeigt ein Beispiel einer elektrischen Kontaktierung der ersten Buried-Layer-Schichtstruktur und der zweiten Buried-Layer-Schichtstruktur sowie des ersten Bildungsbereichs für integrierte Schaltungselemente und des zweiten Bildungsbereichs für integrierte Schaltungselemente und des Substrats S.
  • Insbesondere sind hier ein erstes integriertes Schaltungselement SE1' des ersten Bildungsbereichs für integrierte Schaltungselemente und ein zweites integriertes Schaltungselement SE2 des zweiten Bildungsbereichs für integrierte Schaltungselemente nur schematisch dargestellt. Eine typische Realisierung könnte beispielsweise in einer jeweiligen pn-Diode und/oder in einem jeweiligen npn-Transistor bestehen, wie bereits im Zusammenhang mit der ersten Ausführungsform ausführlich erläutert. Weiter kann vorgesehen sein, dass außer den in den entsprechenden Bildungsbereichen vorgesehenen integrierten Schaltungen auch außerhalb der Bildungsbereiche, d.h. im Siliziumsubstratbereich, integrierte Schaltungselemente vorhanden sein können.
  • Elektrische Kontaktbereiche der zweiten Buried-Layer-Schichtstruktur sind mit Bezugszeichen KB2 bezeichnet, ein elektrischer Kontaktbereich des zweiten Bildungsbereichs für integrierte Schaltungselemente ist mit Bezugszeichen KN2 bezeichnet und elektrische Kontaktbereiche des Siliziumsubstrats S sind mit Bezugszeichen KS bezeichnet.
  • 3a),b) sind schematische Querschnittsdarstellungen zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Der Prozesszustand gemäß 3a) geht von dem Prozesszustand gemäß 2a) aus. Hier erfolgt das Rückdünnen mittels des CMP-Prozesses derart, dass ein Überstand UE der ersten Schicht P1 des zweiten Leitungstyps p und der ersten Schicht N1 des ersten Leitungstyps n außerhalb der Vertiefung V auf der Oberseite O des Siliziumsubstrats S verbleibt.
  • Alternativ kann das Rückdünnen auch derart erfolgen, dass ein Überstand der ersten Schicht P1 und der zweiten Schicht P2 des zweiten Leitungstyps p und der ersten Schicht N1 und der zweiten Schicht N2 des ersten Leitungstyps n außerhalb der Vertiefung V auf der Oberseite O des Siliziumsubstrats S verbleiben.
  • Mit Bezug auf 3b) erfolgt dann beispielhaft die elektrische Kontaktierung, indem ein n+-dotierter elektrischer Substratkontaktbereich KS', ein elektrischer Kontaktbereich KB1' für die erste Buried-Layer-Schichtstruktur und die weiteren bereits erwähnten elektrischen Kontaktbereiche eingebracht werden. Das integrierte Schaltungselement des ersten Bildungsbereichs für integrierte Schaltungselemente ist hier mit Bezugszeichen SE1", und das integrierte Schaltungselement des zweiten Bildungsbereichs für integrierte Schaltungselemente ist hier mit Bezugszeichen SE2' bezeichnet. Ansonsten entsprechen die elektrischen Kontaktbereiche den bereits oben beschriebenen elektrischen Kontaktbereichen.
  • 4a),b) sind schematische Querschnittsdarstellungen zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
  • Bei der vierten Ausführungsform ist gemäß 4a) die Vertiefung V derart asymmetrisch ausgebildet, dass wenigstens zwei Wandbereiche W, W' der wenigstens einen Vertiefung V ausgehend von dem Boden B der wenigstens einen Vertiefung V eine um einen Höhenunterschied DU unterschiedliche Höhe besitzen.
  • Eine beispielhafte elektrische Kontaktierung ist in 4b) gezeigt. Der elektrische Kontaktbereich der aus der ersten Schicht P1 des zweiten Leitungstyps p gebildeten ersten Buried Layer Schichtstruktur trägt hier Bezugszeichen KB1'', und die entsprechenden integrierten Schaltungskomponenten des ersten und zweiten Bildungsbereichs für integrierte Schaltungselemente sind hier mit Bezugszeichen SE1'' und SE2'' bezeichnet.
  • Ansonsten entsprechen die elektrischen Kontaktbereiche den bereits oben beschriebenen elektrischen Kontaktbereichen.
  • Die Erfindung ist nicht auf die gezeigten Konfigurationen beschränkt. So müssen die erzeugten Buried-Layer-Wannen P1, P2 nicht zwingend mittig zueinander liegen. Wird zuerst ein erster Bildungsbereich N1 für integrierte Schaltungen in einer Buried-Layer-Wanne P1 wie in 1c) gezeigt erzeugt, kann an einer beliebigen Stelle innerhalb des Bildungsbereichs wenigsten eine weitere Vertiefung geschaffen und ein weiterer Bildungsbereich in einer weiteren Buried-Layer-Wanne hergestellt werden, analog zu dem bereits beschriebenen Herstellungsverfahren. Dabei können sich die unterschiedlichen Buried-Layer-Wannen auch berühren und/oder überschneiden.
  • 5a)-e) sind schematische Querschnittsdarstellungen zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
  • Gemäß 5a) ist bei der fünften Ausführungsform die Vertiefung V' in einer Rahmenstruktur MS auf der Oberseite O des monokristallinen Siliziumsubstrats S gebildet. Die Rahmenstruktur MS besteht beispielsweise aus einem Mehrschichtsystem von Siliziumoxid-, Siliziumnitrid- und Polysiliziumschichten.
  • Bei dieser fünften Ausführungsform wird vor dem Bilden der ersten Schicht P1' des ersten Leitungstyps p an dem Wandbereich W1 der Vertiefung V' und in dem Peripheriebereich eine polykristalline Schicht P0 als Startschicht gebildet, wobei die Oberseite O des monokristallinen Siliziumsubstrats S am Boden B' der Vertiefung V' freigelegt wird.
  • Gemäß 5b) erfolgt außerdem vor dem Bilden der ersten Schicht P1' des zweiten Leitungstyps p ein epitaktisches Aufwachsen einer dritten Schicht N0 des ersten Leitungstyps n aus Silizium in der Vertiefung V' und in dem Peripheriebereich der Vertiefung V'. Diese dritte Schicht N0 des ersten Leitungstyps n wächst auf dem Boden B' an der Oberseite O des monokristallinen Siliziumsubstrats S als monokristalliner Bereich S' auf und wächst auf der polykristallinen Schicht P0 als polykristalliner Bereich S" auf.
  • Durch das Aufwachsen der dritten Schicht N0 des ersten Leitungstyps n wird die Vertiefung V' verkleinert, indem der Boden B', also das Substrat S durch den Bereich S', angehoben wird und gleichzeitig der Wandbereich W1 ins Innere der Vertiefung V' verlagert wird. Nach dem Aufwachsen der dritten Schicht N0 des ersten Leitungstyps n wird die erste Schicht P1' des ersten Leitungstyps n aus Silizium auf dem Boden B', dem Wandbereich W1 und dem Peripheriebereich gebildet, wobei diese auf dem Boden B' monokristallin und auf dem Wandbereich W1 und der Peripherie polykristallin aufwächst. Die Vertiefung V' ist zu diesem Zeitpunkt noch nicht vollständig aufgefüllt. Die dritte Schicht N0 kann in situ dotiert oder durch eine Ionenimplantation in dem Substrat oder einen Diffusionsprozess in dem Substrat gebildet werden.
  • Weiter mit Bezug auf 5c) erfolgt anschließend das Aufwachsen der ersten Schicht N1' des ersten Leitungstyps n aus Silizium auf der ersten Schicht P1' des zweiten Leitungstyps p. Auf dem monokristallinen Substratbereich S' wächst ein monokristalliner Bereich N1'a der ersten Schicht N1 des ersten Leitungstyps n auf, und auf dem polykristallinen Bereich der ersten Schicht P1' des zweiten Leitungstyps p wächst die erste Schicht N1' des ersten Leitungstyps n als polykristalliner Bereich N1'b auf. Die aufgewachsene Schichtdicke des monokristallinen Bereichs N1'a wird dabei so gewählt, dass die Vertiefung V' wenigstens vollständig aufgefüllt wird.
  • Gemäß 5d) wird die resultierende Struktur rückgedünnt, indem die erste Schicht N1' des ersten Leitungstyps n, die erste Schicht P1' des zweiten Leitungstyps p, die dritte Schicht N0 des ersten Leitungstyps und die polykristalline Schicht P0 bis zur Oberseite O' der Rahmenstruktur MS durch den CMP-Prozess rückgedünnt werden. Dies führt zum Prozesszustand gemäß 5d).
  • Gemäß 5e) erfolgt dann die elektrische Kontaktierung, wobei die elektrischen Substratkontaktbereiche KS' sowie die elektrischen Kontaktbereiche KB1' der Buried-Layer-Schicht im polykristallinen Bereich S" der dritten Schicht N0 des ersten Leitungstyps N2 angelegt/erzeugt werden.
  • In dem Bildungsbereich für integrierte Schaltungselemente kann analog zur ersten Ausführungsform wenigstens ein Schaltungselement SE1 zum Beispiel in Form einer pn-Diode und/oder eines npn-Transistors angelegt werden.
  • Bei dieser Ausführungsform befinden sich die vertikalen Bereiche der Buried-Layer-Schichtstruktur im polykristallinen Bereich und der horizontale Teil der Buried-Layer-Schichtstruktur im monokristallinen Bereich, was hinsichtlich der Funktion im Vergleich zur ersten Ausführungsform keinen Unterschied bewirkt.
  • 6 ist eine schematische Querschnittsdarstellung zur Erläuterung eines Herstellungsverfahrens für eine Buried-Layer-Schichtstruktur und einer entsprechenden Buried-Layer-Schichtstruktur gemäß einer sechsten Ausführungsform der vorliegenden Erfindung.
  • Bei der sechsten Ausführungsform wird im Anschluss an den Prozesszustand gemäß 5a) die erste Schicht P1' des zweiten Leitungstyps p unmittelbar auf dem freiliegenden Boden B" der Vertiefung V", dem Wandbereich W1 und der Peripherie abgeschieden. Auf der Oberseite O des monokristallinen Siliziumsubstrats S am Boden B" der Vertiefung V" wächst die erste Schicht P1' des zweiten Leitungstyps p monokristallin auf, und auf der polykristallinen Schicht P0 abgeschieden polykristallin. Im Anschluss daran können sich beispielsweise die Prozessschritte gemäß 1b) - 1d) bzw. der zweiten, dritten und vierten Ausführungsform anschließen.
  • Obwohl die vorliegende Erfindung anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt. Insbesondere sind die genannten Materialien und Topologien nur beispielhaft und nicht auf die erläuterten Beispiele beschränkt.
  • Die beispielhaft gezeigten Ausführungsbeispiele können zudem mehrfach auf einem Siliziumsubstrat, z.B. einem Siliziumwafer, vorliegen. Weiter können mehrere der beispielhaft gezeigten Ausführungsbeispiele parallel/gleichzeitig auf einem Siliziumsubstrat vorhanden sein.
  • Auch ist die Art der angegebenen Materialien und Geometrien beliebig variierbar. Die einzelnen Varianten der Prozessführung, welche beschrieben worden sind, können beliebig miteinander kombiniert werden, beispielsweise eine gleichzeitige Herstellung unterschiedlicher Buried-Layer-Schichtstrukturen in verschiedenen Bereichen einer Vertiefung.
  • Die bei den oben beschriebenen Ausführungsformen gewählten Dotierstofftypen sind nur beispielhaft und können generell beliebig gewählt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 5614750 A [0003]

Claims (15)

  1. Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur mit den Schritten: Bereitstellen eines monokristallinen Substrats (S; S, S') eines ersten Leitungstyps (n) aus einem Substratmaterial, welches eine Oberseite (O) und eine Unterseite (U) aufweist; Bilden wenigstens einer Vertiefung (V; V'; V") in der Oberseite (O) oder in einer Rahmenstruktur (MS) auf der Oberseite (O) des monokristallinen Substrats (S; S, S'), welche wenigstens einen Wandbereich (W; W, W'; W1) und wenigstens einen Boden (B; B'; B") aufweist, wobei das monokristalline Substrat (S; S, S') zumindest am Boden (B; B'; B") der wenigstens einen Vertiefung (V; V'; V") freiliegt; Bilden einer ersten Schicht (P1; P1') eines zweiten Leitungstyps (p) aus dem Substratmaterial in der wenigstens einen Vertiefung (V; V') und einem Peripheriebereich der wenigstens einen Vertiefung (V; V'), welche zumindest auf der freiliegenden Oberseite (O) des monokristallinen Substrats (S; S, S') am Boden (B; B'; B") der wenigstens einen Vertiefung (V; V'; V") monokristallin gebildet wird; epitaktisches Aufwachsen mindestens einer ersten Schicht (N1; N1') des ersten Leitungstyps (n) aus dem Substratmaterial auf der ersten Schicht (P1; P1') des zweiten Leitungstyps (p), welche auf dem monokristallinen Bereich der ersten Schicht (P1; P1') monokristallin aufwächst, zum zumindest bereichsweisen Auffüllen der Vertiefung (V; V'; V"); und Rückdünnen der resultierenden Struktur, so dass die erste Schicht (P1; P1') des zweiten Leitungstyps (p) eine erste Buried-Layer-Schichtstruktur bildet und die erste Schicht (N1; N1') des ersten Leitungstyps (n) einen ersten Bildungsbereich für integrierte Schaltungselemente (SE1; SE1'; SE1") bildet, der zumindest bereichsweise wannenförmig von der ersten Buried-Layer-Schichtstruktur umgeben ist.
  2. Verfahren nach Anspruch 1, weiter umfassend das Bilden von einem ersten elektrischen Kontaktbereich (KB1; KB1') zum elektrischen Kontaktieren der die erste Buried-Layer-Schichtstruktur bildenden ersten Schicht (P1; P1') des zweiten Leitungstyps (p) oberhalb der Oberseite (O).
  3. Verfahren nach Anspruch 1 oder 2, wobei die wenigstens eine Vertiefung (V) in der Oberseite (O) des monokristallinen Substrats (S) gebildet wird, wobei das monokristalline Substrat (S) an dem wenigstens einen Wandbereich (W) und an dem Boden (B) der wenigstens einen Vertiefung (V) freiliegt, und wobei beim epitaktischen Aufwachsen der ersten Schicht (N1) des ersten Leitungstyps (n) die wenigstens eine Vertiefung (V) teilweise aufgefüllt wird.
  4. Verfahren nach Anspruch 3, wobei ein Bilden einer zweiten Schicht (P2) des zweiten Leitungstyps (p) aus dem Substratmaterial auf der ersten Schicht (N1) des ersten Leitungstyps (n) in der wenigsten einen Vertiefung (V) und einem Peripheriebereich der wenigstens einen Vertiefung (V) erfolgt, welche auf dem monokristallinen Bereich der ersten Schicht (N1) des ersten Leitungstyps (n) monokristallin aufwächst; ein epitaktisches Aufwachsen einer zweiten Schicht (N2) des ersten Leitungstyps (n) aus dem Substratmaterial auf der zweiten Schicht (P2) des zweiten Leitungstyps (p) erfolgt, welche auf dem monokristallinen Bereich der zweiten Schicht (P2) des zweiten Leitungstyps (p) monokristallin aufwächst und welche die wenigstens eine Vertiefung (V; V') vollständig auffüllt; das Rückdünnen der resultierenden Struktur derart erfolgt, dass die zweite Schicht (P2) des zweiten Leitungstyps (p) eine zweite Buried-Layer-Schichtstruktur bildet und die zweite Schicht (N2) des ersten Leitungstyps (n) einen zweiten Bildungsbereich für integrierte Schaltungselemente (SE2; SE2'; SE2") bildet, der zumindest bereichsweise wannenförmig von der zweiten Buried-Layer-Schichtstruktur umgeben ist; und ein Bilden von einem zweiten elektrischen Kontaktbereich (KB2) zum elektrischen Kontaktieren der die zweite Buried-Layer-Schichtstruktur bildenden zweiten Schicht (P2) des zweiten Leitungstyps (p) an der Oberseite (O) des monokristallinen Substrats (S) erfolgt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Rückdünnen bis zur Oberseite (O) des monokristallinen Substrats (S) erfolgt.
  6. Verfahren nach Anspruch 3, wobei das Rückdünnen derart erfolgt, dass ein Überstand (UE) der ersten Schicht (P1; P1') des zweiten Leitungstyps (p) und der ersten Schicht (N1) des ersten Leitungstyps (n) auf der Oberseite (O) des monokristallinen Substrats (S) außerhalb der wenigsten einen Vertiefung (V, V') verbleibt.
  7. Verfahren nach Anspruch 4, wobei das Rückdünnen derart erfolgt, dass ein Überstand der ersten Schicht (P1; P1') und der zweiten Schicht (P2) des zweiten Leitungstyps (p) und der ersten Schicht (N1) und der zweiten Schicht (N2) des ersten Leitungstyps (n) auf der Oberseite (O) des monokristallinen Substrats (S) außerhalb der wenigstens einen Vertiefung (V) verbleibt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die wenigstens eine Vertiefung (V) derart asymmetrisch ausgebildet wird, dass wenigstens zwei Wandbereiche (W, W') der wenigstens einen Vertiefung (V) ausgehend von dem Boden B der wenigsten einen Vertiefung (V) eine um einen Höhenunterschied (DU) unterschiedliche Höhe besitzen.
  9. Verfahren nach Anspruch 3, wobei vor dem Bilden der ersten Schicht (P1) des ersten Leitungstyps (p) in dem Wandbereich (W) und in dem Peripheriebereich eine polykristalline Schicht (P0) gebildet wird.
  10. Verfahren nach Anspruch 1, wobei die wenigstens eine Vertiefung (V'; V") in einer Rahmenstruktur (MS) auf der Oberseite (O) des monokristallinen Substrats (S; S, S') gebildet wird, wobei vor dem Bilden der ersten Schicht (P1') des ersten Leitungstyps (p) in dem Wandbereich (W1) und in dem Peripheriebereich optional eine polykristalline Schicht (P0) gebildet wird, und wobei das monokristalline Substrat (S; S, S') an dem Boden (B'; B") der wenigstens einen Vertiefung (V; V') freiliegt.
  11. Verfahren nach Anspruch 10, wobei die polykristalline Schicht (P0) vor dem Bilden der ersten Schicht (P1') des ersten Leitungstyps (p) in dem Wandbereich (W1) und in dem Peripheriebereich gebildet wird und vor dem Bilden der ersten Schicht (P1') des ersten Leitungstyps (p) ein epitaktisches Aufwachsen einer dritten Schicht (N0) des ersten Leitungstyps (n) aus dem Substratmaterial in der wenigstens einen Vertiefung (V') und dem Peripheriebereich der wenigstens einen Vertiefung (V') erfolgt, welche auf dem Boden (B') als monokristalliner Bereich (S') aufwächst und welche auf der polykristallinen Schicht (P0) als polykristalliner Bereich (S") aufwächst.
  12. Verfahren nach einem der Ansprüche 10 oder 11, wobei die Rahmenstruktur (MS) aus einem Mehrschichtsystem, insbesondere einem Siliziumoxid/Siliziumnitrid/Polysilizium-Mehrschichtsystem, gebildet wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Schicht (P1; P1') des ersten Leitungstyps (p) während dem epitaktischen Aufwachsen in situ dotiert wird oder durch eine Ionenimplantation in dem Substrat (S; S, S') oder einen Diffusionsprozess in dem Substrat (S; S, S') gebildet wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei im ersten Bildungsbereich für integrierte Schaltungselemente (SE1; SE1'; SE1") ein oder mehrere integrierte Schaltungselemente (SE1; SE1'; SE1") und/oder im zweiten Bildungsbereich für integrierte Schaltungselemente (SE2; SE2'; SE2") und/oder im Bereich des monokristallinen Substrats (S; S, S') ein oder mehrere integrierte Schaltungselemente (SE2; SE2'; SE2") gebildet werden.
  15. Buried-Layer-Schichtstruktur mit: einem monokristallinen Substrat (S; S, S') eines ersten Leitungstyps (n) aus einem Substratmaterial, welches eine Oberseite (O) und eine Unterseite (U) aufweist; einer Vertiefung (V; V'; V") in der Oberseite (O) oder in einer Rahmenstruktur (MS) auf der Oberseite (O) des monokristallinen Substrats (S; S, S'), welche wenigstens einen Wandbereich (W; W, W'; W1) und einen Boden (B; B'; B") aufweist, wobei das monokristalline Substrat (S; S, S') zumindest an den Boden (B; B'; B") der Vertiefung (V; V'; V") angrenzt; einer ersten Schicht (P1; P1') eines zweiten Leitungstyps (p) aus dem Substratmaterial, welche in der Vertiefung (V; V') angeordnet ist und welche zumindest am Boden (B; B'; B") der Vertiefung (V; V'; V") auf der angrenzenden Oberseite (O) des monokristallinen Substrats (S; S, S') monokristallin gebildet ist und welche entlang des Wandbereichs (W; W, W'; W1) monokristallin oder polykristallin gebildet ist; einer ersten Schicht (N1; N1') des ersten Leitungstyps (n) aus dem Substratmaterial, welche auf der ersten Schicht (P1; P1') des zweiten Leitungstyps (p) angeordnet ist und welche auf dem monokristallinen Bereich der ersten Schicht (P1; P1') monokristallin gebildet ist und welche die Vertiefung (V; V'; V") zumindest bereichsweise auffüllt; und wobei die erste Schicht (P1; P1') des zweiten Leitungstyps (p) eine erste Buried-Layer-Schichtstruktur bildet und die erste Schicht (N1; N 1') des ersten Leitungstyps (n) einen ersten Bildungsbereich für integrierte Schaltungselemente (SE1; SE1'; SE1") bildet, der zumindest bereichsweise wannenförmig von der ersten Buried-Layer-Schichtstruktur umgeben ist.
DE102020213385.9A 2020-10-23 2020-10-23 Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur Pending DE102020213385A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020213385.9A DE102020213385A1 (de) 2020-10-23 2020-10-23 Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur
PCT/EP2021/079476 WO2022084551A1 (de) 2020-10-23 2021-10-25 Verfahren zum herstellen einer buried-layer-schichtstruktur und entsprechende buried-layer-schichtstruktur
CN202180072460.3A CN116349005A (zh) 2020-10-23 2021-10-25 用于制造埋层层结构的方法和相应的埋层层结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020213385.9A DE102020213385A1 (de) 2020-10-23 2020-10-23 Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur

Publications (1)

Publication Number Publication Date
DE102020213385A1 true DE102020213385A1 (de) 2022-04-28

Family

ID=78617369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020213385.9A Pending DE102020213385A1 (de) 2020-10-23 2020-10-23 Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur

Country Status (3)

Country Link
CN (1) CN116349005A (de)
DE (1) DE102020213385A1 (de)
WO (1) WO2022084551A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614750A (en) 1995-06-29 1997-03-25 Northern Telecom Limited Buried layer contact for an integrated circuit structure
JP2013168609A (ja) 2012-02-17 2013-08-29 Kyushu Institute Of Technology トレンチダイオード及びその製造方法
US20200035667A1 (en) 2018-07-25 2020-01-30 Semiconductor Components Industries, Llc Trench diode and method of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6606083A (de) * 1965-06-22 1967-11-06 Philips Nv
JPS51135385A (en) * 1975-03-06 1976-11-24 Texas Instruments Inc Method of producing semiconductor device
JPS55160443A (en) * 1979-05-22 1980-12-13 Semiconductor Res Found Manufacture of semiconductor integrated circuit device
JPS5978555A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 半導体装置
US4609413A (en) * 1983-11-18 1986-09-02 Motorola, Inc. Method for manufacturing and epitaxially isolated semiconductor utilizing etch and refill technique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614750A (en) 1995-06-29 1997-03-25 Northern Telecom Limited Buried layer contact for an integrated circuit structure
JP2013168609A (ja) 2012-02-17 2013-08-29 Kyushu Institute Of Technology トレンチダイオード及びその製造方法
US20200035667A1 (en) 2018-07-25 2020-01-30 Semiconductor Components Industries, Llc Trench diode and method of forming the same

Also Published As

Publication number Publication date
CN116349005A (zh) 2023-06-27
WO2022084551A1 (de) 2022-04-28

Similar Documents

Publication Publication Date Title
DE68922819T2 (de) Ultradichte DRAM-Zelle-Matrix und ihr Herstellungsverfahren.
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE3686310T2 (de) Dielektrisch isoliertes integriertes halbleiterbauelement und herstellungsverfahren.
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
DE102011054784B4 (de) Integrierte Schaltungstechnologie mit verschiedenen Bauelementepitaxialschichten und Verfahren zu dessen Herstellung
DE102016124207A1 (de) Vergrabene isolierungsgebiete und verfahren zu deren bildung
EP1625614B1 (de) Verfahren zur herstellung eines bipolartransistors
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE102015204411B4 (de) Transistor und Verfahren zur Herstellung eines Transistors
DE102017120535A1 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE60028816T2 (de) Herstellung von unipolaren Komponenten
DE10104776A1 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE68928787T2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE10060584A1 (de) Bipolartransistor und Verfahren zu seiner Herstellung
DE102020213385A1 (de) Verfahren zum Herstellen einer Buried-Layer-Schichtstruktur und entsprechende Buried-Layer-Schichtstruktur
EP1436842A1 (de) Bipolar-transistor und verfahren zum herstellen desselben
DE10345447B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauteils
DE10328008B4 (de) Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
DE10317096B4 (de) Verfahren zur Herstellung von komplementären bipolaren Transistoren mit SiGe-Basisregionen
DE102018129594A1 (de) Teilweises entfernen eines halbleiterwafers
DE102004060363B4 (de) Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung

Legal Events

Date Code Title Description
R163 Identified publications notified